JP4148769B2 - Control circuit - Google Patents

Control circuit Download PDF

Info

Publication number
JP4148769B2
JP4148769B2 JP2002376121A JP2002376121A JP4148769B2 JP 4148769 B2 JP4148769 B2 JP 4148769B2 JP 2002376121 A JP2002376121 A JP 2002376121A JP 2002376121 A JP2002376121 A JP 2002376121A JP 4148769 B2 JP4148769 B2 JP 4148769B2
Authority
JP
Japan
Prior art keywords
voltage
output
input
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002376121A
Other languages
Japanese (ja)
Other versions
JP2004208440A (en
Inventor
浩之 芳賀
賢知 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002376121A priority Critical patent/JP4148769B2/en
Publication of JP2004208440A publication Critical patent/JP2004208440A/en
Application granted granted Critical
Publication of JP4148769B2 publication Critical patent/JP4148769B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、急激な負荷の変動に対し、出力電圧制御を高速化する電源制御回路に関するものである。
【０００２】
【従来の技術】
図２に示したヒステリシス電圧制御は、基準電圧Vrefおよびヒステリシスコンパレータ１２によって設定されるヒステリシスレベルの中に検出電圧を保持することにより、出力を安定化させる自励式の制御方法である。この制御は、遅いフィードバックループを持たず、過渡現象と同様の速さで負荷電流変動に応答する。応答時間は、ヒステリシスコンパレータ１２とドライブ回路１９の遅延のみに依存するため、ヒステリシス電圧制御は高速の過渡応答を示す。
【０００３】
この制御方法におけるスイッチング周波数fsは、入力電圧Vin、出力電圧Vout、出力コンデンサCoutの等価直列抵抗ESR、出力インダクタL、ヒステリシスレベルHystに依存する。スイッチング周波数fsは式１によって計算することができる。
【式１】

Figure 0004148769
従来のヒステリシス電圧制御は、出力コンデンサCoutの特性に依存するESRによりスイッチング周波数が変動してしまう欠点があった。
【０００４】
この問題を解決するために、米国特許第６，１４７，４７８号では、検出電圧にランプ電圧波形を加算した電圧をヒステリシスコンパレータ１２に供給している。この手法によれば、検出電圧のリプル電圧より大きなランプ電圧を加算することにより、ヒステリシスコンパレータ１２の周波数変動をなくすことが可能になる。なぜなら、ヒステリシスコンパレータ１２の入力に供給されるランプ電圧の変動は検出電圧の変動に比べて大きい事から、検出電圧の影響がほとんど無くなるためである。さらに、ランプ波形のスロープは入力電圧Vinにより決定するため一定である。よって周波数は、ランプ電圧が設定されたヒステリシスレベルの中で変動する事により決定される。（特許文献１参照）
【０００５】
しかし、このようにすると負荷の急激な変動が生じた場合、ランプ電圧のスロープより大きく出力電圧が変動しないと応答しないデメリットもある。そのため、ランプ電圧は周波数変動と高速応答性のバランスをとった適切なスロープを持たせることが必要である。図３に負荷が安定しているときの検出電圧と、これに加算するランプ電圧波形を示す。
【０００６】
この特許の構成を図４に示す。図４に示すスイッチング手段を持つ電力変換器において、ダイオード１３のカソードを直流カット手段１７の入力に接続し、この直流カット手段１７の出力を、電圧検出手段、積分手段、加算手段が組み合わさった合成回路２１に接続し、この合成回路２１の出力をヒステリシスコンパレータ１２の入力に接続している。この回路はダイオード１３の電圧を直流カットしてから積分することでランプ電圧波形を作り出し、それを電圧検出回路に加算する、という機能を果たすものである。より具体的な構成を図５に示す。抵抗器７とコンデンサ１０で積分回路が構成されており、抵抗器５，抵抗器６で電圧検出回路が構成されている。しかしながら、この回路構成の場合、抵抗器５とコンデンサ１０でも積分回路が構成されてしまう。よって、急激な負荷変動が生じ出力電圧Voutが大きく変化した場合、抵抗器５を通して、コンデンサ１０の充放電がおきるため、ヒステリシスコンパレータ１２の入力電圧は出力電圧に対して即座に応答することができなく、ヒステリシスコンパレータ１２の出力電圧に遅れが生じる問題があった。
【０００７】
【特許文献１】
米国特許第６，１４７，４７８号
【０００８】
【発明が解決しようとする課題】
本発明の目的は、前記問題点を解決する制御方式を提供することにある。
【０００９】
【課題を解決するための手段】
制御対象となる電圧を検出する電圧検出手段と、前記電圧検出手段の出力が第一の入力に接続されたヒステリシスコンパレータと、前記ヒステリシスコンパレータの第二の入力に接続された基準電圧設定手段と、前記ヒステリシスコンパレータの出力を入力としてドライブ信号を生成するドライブ回路とを備え、前記制御対象電圧を前記基準電圧と前記ヒステリシスコンパレータで決まるヒステリシスレベルの中に保持する事によって安定化させるヒステリシス電圧制御を行う制御回路において、前記ヒステリシスコンパレータの出力を積分する積分手段と、前記積分手段の出力から直流成分を除く直流カット手段と、前記直流カット手段の出力と前記電圧検出手段の出力を加算し、前記ヒステリシスコンパレータの第一の入力に供給する加算手段とを備えることで課題を解決する。
【００１０】
【発明の実施の形態】
次に、添付図面を参照しながら本発明の制御回路の実施の形態について詳細に説明する。図１は本発明の制御回路のブロック図を示している。図６は図１の一実施例である。電圧検出回路部１５を抵抗器１と抵抗器２で構成し、積分回路部１６を抵抗器３とコンデンサ８によるRC積分回路とし、直流カット回路部１７にコンデンサ９を用い、加算回路部１８に抵抗器４を用いた。ヒステリシスコンパレータ１２の反転入力には加算結果、非反転入力には基準電圧Vrefを入力した。ヒステリシスコンパレータ１２の出力電圧に応じ、ドライブ回路１９の出力はスイッチング手段を含んだ電圧変換部２０に入力される。
【００１１】
以下、図６の本実施の形態の動作について説明する。まず、負荷回路１４の電流変動がない定常状態における動作について説明をする。定常状態において加算回路１８の出力と電圧検出回路１５の出力を加算し、その加算結果と基準電圧Vrefをヒステリシスコンパレータ１２により比較する。前記加算結果がヒステリシスウインドウのハイレベルVHIに到達するとヒステリシスコンパレータ１２の出力電圧はロー信号となり、ドライブ回路を通して電圧変換部を制御する。また、前記加算結果がヒステリシスウインドウのローレベルVLOに到達するとヒステリシスコンパレータ１２の出力電圧はハイ信号となりドライブ回路を通して電圧変換部を制御する。よって前記加算値は、図３に示すように設定されたヒステリシスコンパレータ１２のヒステリシスレベルの間に保持され、電圧を安定に制御する。この定常状態において、ヒステリシスコンパレータ１２の入力に供給されるランプ電圧の変動は検出電圧の変動と比べ大きく一定であるため、一定の周波数で動作する。
【００１２】
次に負荷回路１４で急激な電流変動が発生した場合について説明をする。ある時刻t1で急激な負荷回路１４の電流増加が発生した瞬間、出力電流の急激な増加に対する不足分を補うため、出力コンデンサCoutから放電電流が流れる。このとき出力電圧Voutは出力コンデンサCoutの内部インピーダンスと放電電流の積により表される電圧降下と蓄積電荷を放出することによる電圧降下により減少する。このとき加算回路１８により加算される電圧のスロープより大きなスロープを持った検出電圧が発生し、加算結果は瞬時にヒステリシスコンパレータ１２のローレベルVLOにまで下がる。そしてヒステリシスコンパレータ１２の出力はハイ信号となり、電力変換部のスイッチング素子により、入力電圧Vinより電力が供給される。この状態は、制御電圧Voutが設定電圧まで回復し、ヒステリシスコンパレータ１２の反転入力電圧がヒステリシスレベルのハイレベルVHIに到達するまで維持される。
【００１３】
ある時刻t２で急激な負荷回路１４の電流減少が発生した瞬間、出力電流の急激な減少に対する過剰分を補うため、出力コンデンサに充電電流が流れる。このときの出力電圧は出力コンデンサCoutの内部インピーダンスと充電電流の積、及び容量に対する電荷の蓄積により増加する。このとき加算回路１８により加算される電圧のスロープより大きなスロープを持った検出電圧が発生し、加算結果は瞬時にヒステリシスコンパレータ１２のハイレベルVHIにまで上がる。そして、ヒステリシスコンパレータ１２の出力はロー信号となり、電力変換部のスイッチング素子により、入力電圧Vinからの電力供給はストップする。この状態は、制御電圧Voutが設定電圧まで回復し、ヒステリシスコンパレータ１２の反転入力電圧がヒステリシスレベルのローレベルVLOに到達するまで維持される。
【００１４】
図１における電力変換部２０は降圧チョッパ、フォワードコンバータ、ハーフブリッジコンバータ、フルブリッジコンバータ、プッシュプルコンバータにおいても適用できる。降圧チョッパに適用した場合について図７に示す。ヒステリシスコンパレータ１２の反転入力には加算結果、非反転入力には基準電圧Vrefを入力した。コンパレータ１２の出力がハイ信号の時、そのハイ信号はドライブ回路１９に入力され、ドライブ回路１９の出力からスイッチング素子２２を短絡させる信号を出力し、入力電源より電力が負荷回路１４へ供給するように動作する。また、コンパレータ１２の出力がロー信号の時、そのロー信号はドライブ回路１９に入力され、ドライブ回路１９の出力からスイッチング素子２２を解放させる信号を出力する。出力インダクタLに蓄えられたエネルギーが整流素子１３を通り転流する。このように出力電圧Voutを制御する。
【００１５】
絶縁型コンバータにおいても同様である。図８に示すフォワードコンバータにおいてもコンパレータ１２の出力がハイ信号の時、そのハイ信号は絶縁素子３４を介しドライブ回路１９に入力され、ドライブ回路１９の出力からスイッチング素子２２を短絡させる信号を出力する。入力電源より電力がトランスT、整流素子２９を介し、負荷回路１４へ供給されるように動作する。また、コンパレータ１２の出力がロー信号の時、そのロー信号は絶縁素子３４を介しドライブ回路１９に入力され、ドライブ回路１９の出力からスイッチング素子２２を解放させる信号を出力する。出力インダクタLに蓄えられたエネルギーが整流素子１３を通り転流する。図９に示すプッシュプルコンバータ、図１０に示すハーフブリッジコンバータにおいては、ヒステリシスコンパレータ１２の出力信号をドライブ回路１９によりスイッチング素子２３，２４にそれぞれ交互に振り分ける事により同様の動作をする。図１１に示すフルブリッジコンバータにおいては、ヒステリシスコンパレータ１２の出力信号をドライブ回路１９によりスイッチング素子２５および２６と、２７および２８とに交互に信号を振り分ける事により同様の動作をする。
【００１６】
図１２は、積分回路１６の入力電圧を、ヒステリシスコンパレータ１２の出力電圧からドライブ回路１９の出力電圧に置き換えた場合であり、同様の効果が得られる。また、図１３に示すように、積分回路１６の入力電圧をLCフィルタの入力電圧に置き換えた場合も、同様の効果を得ることができるが、この場合さらに入力電圧Vinがフィードフォワードされるメリットがある。入力電圧Vinに変動が生じた場合、積分器１６より出力される三角波の傾きは入力電圧Vinの変動に伴い変化する。したがって、検出電圧に加算されるランプ波形も変化する。例えば入力電圧Vinが増加した場合、積分回路１６から出力される三角波の立ち上がりスロープは増加し、加算回路１８に入力するランプ信号の立ち上がりスロープも増加する。ヒステリシスコンパレータ１２に入力される加算電圧は早くヒステリシスレベルのハイレベルに到達することになり、ヒステリシスコンパレータ１２の出力は通常より早くロー信号を出力する。よって入力電圧Vinからの電力供給期間を短くすることができる。また、入力電圧Vinが減少した場合、積分回路１６から出力される三角波の立ち上がりスロープは減少し、加算回路１８に入力するランプ信号の立ち上がりスロープも減少する。ヒステリシスコンパレータ１２に入力される加算電圧は遅くヒステリシスレベルのハイレベルに到達することになり、ヒステリシスコンパレータ１２の出力は通常より遅くハイ信号を出力する事になる。よって入力電圧Vinからの電力供給期間を長くすることができる。
【００１７】
【発明の効果】
以上説明したように、本発明によれば、負荷回路の急激な負荷変動による電圧変化に対し応答の遅れが無い、高速の電圧制御を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の電圧制御ブロック回路図
【図２】従来のヒステリシス制御ブロック回路図
【図３】定常状態における、検出電圧と加算値電圧
【図４】米国特許第６，１４７，４７８号による電圧制御ブロック回路図
【図５】米国特許第６，１４７，４７８号による電圧制御の実施例
【図６】本発明の実施回路図
【図７】降圧チョッパに適用した実施例
【図８】フォワードコンバータに適用した実施例
【図９】プッシュプルコンバータに適用した実施例
【図１０】ハーフブリッジコンバータに適用した実施例
【図１１】フルブリッジコンバータに適用した実施例
【図１２】本発明の応用回路１
【図１３】本発明の応用回路２
【符号の説明】
１〜７ 抵抗器
８〜１１ コンデンサ
１２ ヒステリシスコンパレータ
１３ 整流素子
１４ 負荷回路
１５ 電圧検出回路部
１６ 積分回路部
１７ 直流カット回路部
１８ 加算回路部
１９ ドライブ回路部
２０ 電力変換部
２１ 電圧検出手段、積分手段、加算手段合成回路部
２２〜２８ スイッチング素子
２９〜３１ 整流素子
３２〜３３ コンデンサ
Vin 入力電圧
Vout 出力電圧
Vref 基準電圧
Cout 出力コンデンサ
L インダクタ
Cin 入力コンデンサ
T トランス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply control circuit that speeds up output voltage control against sudden load fluctuations.
[0002]
[Prior art]
The hysteresis voltage control shown in FIG. 2 is a self-excited control method that stabilizes the output by holding the detection voltage within the hysteresis level set by the reference voltage Vref and the hysteresis comparator 12. This control does not have a slow feedback loop and responds to load current fluctuations as fast as transients. Since the response time depends only on the delay of the hysteresis comparator 12 and the drive circuit 19, the hysteresis voltage control exhibits a fast transient response.
[0003]
The switching frequency fs in this control method depends on the input voltage Vin, the output voltage Vout, the equivalent series resistance ESR of the output capacitor Cout, the output inductor L, and the hysteresis level Hyst. The switching frequency fs can be calculated by Equation 1.
[Formula 1]
Figure 0004148769
The conventional hysteresis voltage control has a drawback that the switching frequency fluctuates due to ESR depending on the characteristics of the output capacitor Cout.
[0004]
In order to solve this problem, US Pat. No. 6,147,478 supplies the hysteresis comparator 12 with a voltage obtained by adding a ramp voltage waveform to the detected voltage. According to this method, it is possible to eliminate the frequency fluctuation of the hysteresis comparator 12 by adding a ramp voltage larger than the ripple voltage of the detection voltage. This is because the fluctuation of the lamp voltage supplied to the input of the hysteresis comparator 12 is larger than the fluctuation of the detection voltage, so that the influence of the detection voltage is almost eliminated. Furthermore, the slope of the ramp waveform is constant because it is determined by the input voltage Vin. Therefore, the frequency is determined by the lamp voltage changing within the set hysteresis level. (See Patent Document 1)
[0005]
However, in this case, when the load fluctuates rapidly, there is a demerit that it does not respond unless the output voltage fluctuates larger than the ramp voltage slope. Therefore, it is necessary for the lamp voltage to have an appropriate slope that balances frequency fluctuation and high-speed response. FIG. 3 shows the detected voltage when the load is stable and the ramp voltage waveform added to the detected voltage.
[0006]
The configuration of this patent is shown in FIG. In the power converter having the switching means shown in FIG. 4, the cathode of the diode 13 is connected to the input of the DC cut means 17, and the output of the DC cut means 17 is combined with the voltage detection means, the integration means, and the addition means. It is connected to the synthesis circuit 21 and the output of this synthesis circuit 21 is connected to the input of the hysteresis comparator 12. This circuit performs a function of creating a ramp voltage waveform by integrating the voltage of the diode 13 after direct current cut and adding it to the voltage detection circuit. A more specific configuration is shown in FIG. The resistor 7 and the capacitor 10 constitute an integrating circuit, and the resistor 5 and the resistor 6 constitute a voltage detection circuit. However, in this circuit configuration, the resistor 5 and the capacitor 10 also constitute an integrating circuit. Therefore, when a sudden load change occurs and the output voltage Vout changes greatly, the capacitor 10 is charged and discharged through the resistor 5, so that the input voltage of the hysteresis comparator 12 can immediately respond to the output voltage. However, there is a problem that the output voltage of the hysteresis comparator 12 is delayed.
[0007]
[Patent Document 1]
US Pat. No. 6,147,478
[Problems to be solved by the invention]
An object of the present invention is to provide a control system that solves the above problems.
[0009]
[Means for Solving the Problems]
Voltage detection means for detecting a voltage to be controlled; a hysteresis comparator in which an output of the voltage detection means is connected to a first input; a reference voltage setting means connected to a second input of the hysteresis comparator; A drive circuit that generates a drive signal by using the output of the hysteresis comparator as an input, and performs hysteresis voltage control that stabilizes the control target voltage by holding it within the hysteresis level determined by the reference voltage and the hysteresis comparator. In the control circuit, integrating means for integrating the output of the hysteresis comparator; DC cutting means for removing a DC component from the output of the integrating means; adding the output of the DC cutting means and the output of the voltage detecting means; Add to the first input of the comparator SUMMARY by and means.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the control circuit of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows a block diagram of the control circuit of the present invention. FIG. 6 shows an embodiment of FIG. The voltage detection circuit unit 15 is composed of the resistor 1 and the resistor 2, the integration circuit unit 16 is an RC integration circuit using the resistor 3 and the capacitor 8, the capacitor 9 is used for the DC cut circuit unit 17, and the addition circuit unit 18 is used. Resistor 4 was used. The addition result is input to the inverting input of the hysteresis comparator 12, and the reference voltage Vref is input to the non-inverting input. Depending on the output voltage of the hysteresis comparator 12, the output of the drive circuit 19 is input to a voltage converter 20 including switching means.
[0011]
The operation of the present embodiment shown in FIG. 6 will be described below. First, the operation of the load circuit 14 in a steady state where there is no current fluctuation will be described. In a steady state, the output of the addition circuit 18 and the output of the voltage detection circuit 15 are added, and the addition result and the reference voltage Vref are compared by the hysteresis comparator 12. The addition result is output voltage of the hysteresis comparator 12 reaches the high level V HI of the hysteresis window becomes a low signal, for controlling the voltage converting unit through the drive circuit. Further, the output voltage of the hysteresis comparator 12 when the sum reaches a low level V LO hysteresis window controls the voltage converting unit through the drive circuit becomes the high signal. Therefore, the added value is held between the hysteresis levels of the hysteresis comparator 12 set as shown in FIG. 3, and the voltage is stably controlled. In this steady state, the fluctuation of the lamp voltage supplied to the input of the hysteresis comparator 12 is large and constant compared to the fluctuation of the detection voltage, and therefore operates at a constant frequency.
[0012]
Next, a case where a sudden current fluctuation occurs in the load circuit 14 will be described. Moment the current rapid increase in the load circuit 14 is generated at a certain time t 1, to compensate for the shortage with respect to the rapid increase in the output current, the discharge current flows from the output capacitor Cout. At this time, the output voltage Vout decreases due to the voltage drop represented by the product of the internal impedance of the output capacitor Cout and the discharge current and the voltage drop caused by discharging the stored charge. At this time, a detection voltage having a slope larger than the slope of the voltage added by the addition circuit 18 is generated, and the addition result instantaneously drops to the low level V LO of the hysteresis comparator 12. The output of the hysteresis comparator 12 becomes a high signal, and power is supplied from the input voltage Vin by the switching element of the power converter. This state is maintained until the control voltage Vout recovers to the set voltage and the inverted input voltage of the hysteresis comparator 12 reaches the high level VHI of the hysteresis level.
[0013]
Moment the current decrease at a certain time t 2 at abrupt load circuit 14 occurs, to compensate for the excess for rapid decrease of the output current, charging current flows to the output capacitor. The output voltage at this time increases due to the product of the internal impedance of the output capacitor Cout and the charging current, and the accumulation of charge with respect to the capacitance. At this time, a detection voltage having a slope larger than the slope of the voltage added by the addition circuit 18 is generated, and the addition result instantaneously rises to the high level V HI of the hysteresis comparator 12. Then, the output of the hysteresis comparator 12 becomes a low signal, and the power supply from the input voltage Vin is stopped by the switching element of the power conversion unit. This state is maintained until the control voltage Vout recovers to the set voltage and the inverting input voltage of the hysteresis comparator 12 reaches the low level VLO of the hysteresis level.
[0014]
The power converter 20 in FIG. 1 can also be applied to a step-down chopper, a forward converter, a half bridge converter, a full bridge converter, and a push-pull converter. FIG. 7 shows a case where the present invention is applied to a step-down chopper. The addition result is input to the inverting input of the hysteresis comparator 12, and the reference voltage Vref is input to the non-inverting input. When the output of the comparator 12 is a high signal, the high signal is input to the drive circuit 19, a signal for short-circuiting the switching element 22 is output from the output of the drive circuit 19, and power is supplied from the input power supply to the load circuit 14. To work. When the output of the comparator 12 is a low signal, the low signal is input to the drive circuit 19 and outputs a signal for releasing the switching element 22 from the output of the drive circuit 19. The energy stored in the output inductor L is commutated through the rectifying element 13. In this way, the output voltage Vout is controlled.
[0015]
The same applies to the isolated converter. Also in the forward converter shown in FIG. 8, when the output of the comparator 12 is a high signal, the high signal is input to the drive circuit 19 through the insulating element 34, and a signal for shorting the switching element 22 is output from the output of the drive circuit 19. . It operates so that electric power is supplied from the input power source to the load circuit 14 via the transformer T and the rectifying element 29. When the output of the comparator 12 is a low signal, the low signal is input to the drive circuit 19 via the insulating element 34, and a signal for releasing the switching element 22 from the output of the drive circuit 19 is output. The energy stored in the output inductor L is commutated through the rectifying element 13. The push-pull converter shown in FIG. 9 and the half-bridge converter shown in FIG. 10 perform the same operation by alternately distributing the output signal of the hysteresis comparator 12 to the switching elements 23 and 24 by the drive circuit 19, respectively. In the full bridge converter shown in FIG. 11, the same operation is performed by alternately distributing the output signal of the hysteresis comparator 12 to the switching elements 25 and 26 and 27 and 28 by the drive circuit 19.
[0016]
FIG. 12 shows a case where the input voltage of the integrating circuit 16 is replaced with the output voltage of the drive circuit 19 from the output voltage of the hysteresis comparator 12, and the same effect can be obtained. Further, as shown in FIG. 13, when the input voltage of the integration circuit 16 is replaced with the input voltage of the LC filter, the same effect can be obtained. In this case, however, there is a merit that the input voltage Vin is further fed forward. is there. When the input voltage Vin varies, the slope of the triangular wave output from the integrator 16 changes with the variation of the input voltage Vin. Therefore, the ramp waveform added to the detection voltage also changes. For example, when the input voltage Vin increases, the rising slope of the triangular wave output from the integrating circuit 16 increases and the rising slope of the ramp signal input to the adding circuit 18 also increases. The added voltage input to the hysteresis comparator 12 quickly reaches the high level of the hysteresis level, and the output of the hysteresis comparator 12 outputs a low signal earlier than usual. Therefore, the power supply period from the input voltage Vin can be shortened. When the input voltage Vin decreases, the rising slope of the triangular wave output from the integrating circuit 16 decreases and the rising slope of the ramp signal input to the adding circuit 18 also decreases. The added voltage input to the hysteresis comparator 12 will reach the high level of the hysteresis level later, and the output of the hysteresis comparator 12 will output a high signal later than usual. Therefore, the power supply period from the input voltage Vin can be lengthened.
[0017]
【The invention's effect】
As described above, according to the present invention, it is possible to realize high-speed voltage control with no delay in response to a voltage change due to a sudden load fluctuation of the load circuit.
[Brief description of the drawings]
FIG. 1 is a voltage control block circuit diagram of the present invention. FIG. 2 is a conventional hysteresis control block circuit diagram. FIG. 3 is a detection voltage and an added value voltage in a steady state. FIG. 5 is a circuit diagram of voltage control according to US Pat. No. 6,147,478. FIG. 6 is a circuit diagram of an embodiment of the present invention. FIG. 7 is an embodiment applied to a step-down chopper. Embodiment applied to a forward converter FIG. 9 Embodiment applied to a push-pull converter FIG. 10 Embodiment applied to a half-bridge converter FIG. 11 Embodiment applied to a full-bridge converter FIG. Application circuit 1
FIG. 13 is an application circuit 2 of the present invention.
[Explanation of symbols]
1 to 7 Resistors 8 to 11 Capacitor 12 Hysteresis comparator 13 Rectifier 14 Load circuit 15 Voltage detection circuit unit 16 Integration circuit unit 17 DC cut circuit unit 18 Addition circuit unit 19 Drive circuit unit 20 Power conversion unit 21 Voltage detection means, integration Means, addition means synthesis circuit unit 22-28 switching element 29-31 rectifier element 32-33 capacitor
Vin input voltage
Vout output voltage
Vref reference voltage
Cout output capacitor
L inductor
Cin input capacitor
T transformer

Claims (7)

制御対象となる電圧を検出する電圧検出手段と、前記電圧検出手段の出力が第一の入力に接続されたヒステリシスコンパレータと、前記ヒステリシスコンパレータの第二の入力に接続された基準電圧設定手段と、前記ヒステリシスコンパレータの出力を入力としてドライブ信号を生成するドライブ回路とを備え、前記制御対象電圧を前記基準電圧と前記ヒステリシスコンパレータで決まるヒステリシスレベルの中に保持する事によって安定化させるヒステリシス電圧制御を行う制御回路において、
前記ヒステリシスコンパレータの出力を積分する積分手段と、前記積分手段の出力から直流成分を除く直流カット手段と、前記直流カット手段の出力と前記電圧検出手段の出力を加算し、前記ヒステリシスコンパレータの第一の入力に供給する加算手段とを備えたことを特徴とする制御回路。Voltage detection means for detecting a voltage to be controlled; a hysteresis comparator in which an output of the voltage detection means is connected to a first input; a reference voltage setting means connected to a second input of the hysteresis comparator; A drive circuit that generates a drive signal by using the output of the hysteresis comparator as an input, and performs hysteresis voltage control that stabilizes the control target voltage by holding it within the hysteresis level determined by the reference voltage and the hysteresis comparator. In the control circuit,
Integrating means for integrating the output of the hysteresis comparator; DC cutting means for removing a DC component from the output of the integrating means; adding the output of the DC cutting means and the output of the voltage detecting means; And an adding means for supplying to the input of the control circuit. 前記積分手段の入力として、前記ドライブ回路の出力を使用したことを特徴とする請求項１の制御回路。2. The control circuit according to claim 1, wherein an output of the drive circuit is used as an input of the integrating means. 前記積分手段の入力として、入力電圧をオンオフするスイッチング手段、前記オンオフされた電圧を平滑するLCフィルタを含むスイッチング電源装置の中の、前記オンオフされた電圧を使用したことを特徴とする請求項１または請求項２の制御回路。2. The on / off voltage in a switching power supply device including switching means for turning on / off an input voltage and an LC filter for smoothing the on / off voltage is used as an input of the integrating means. Or the control circuit of Claim 2. 前記電圧検出手段として第一の抵抗と第二の抵抗の直列回路からなる抵抗分圧回路としたことを特徴とする請求項１、請求項２または請求項３の制御回路。4. The control circuit according to claim 1, wherein the voltage detecting means is a resistance voltage dividing circuit comprising a series circuit of a first resistor and a second resistor. 前記積分手段として第三の抵抗と第一のコンデンサの直列回路からなるRC積分回路としたことを特徴とする請求項１、請求項２、請求項３、または請求項４の制御回路。5. The control circuit according to claim 1, wherein the integrating means is an RC integrating circuit comprising a series circuit of a third resistor and a first capacitor. 前記直流カット手段として第二のコンデンサを使用したことを特徴とする請求項１、請求項２、請求項３、請求項４または請求項５の制御回路。6. The control circuit according to claim 1, wherein the DC capacitor is a second capacitor. 前記加算手段として、前記直流カット手段の出力と前記第一の抵抗と第二の抵抗の接続点の間に第四の抵抗を接続したことを特徴とする請求項４、請求項５または請求項６の制御回路。4. The fourth resistor according to claim 4, wherein a fourth resistor is connected between the output of the DC cut device and a connection point of the first resistor and the second resistor as the adding device. 6 control circuit;
JP2002376121A 2002-12-26 2002-12-26 Control circuit Expired - Fee Related JP4148769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002376121A JP4148769B2 (en) 2002-12-26 2002-12-26 Control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002376121A JP4148769B2 (en) 2002-12-26 2002-12-26 Control circuit

Publications (2)

Publication Number Publication Date
JP2004208440A JP2004208440A (en) 2004-07-22
JP4148769B2 true JP4148769B2 (en) 2008-09-10

Family

ID=32813664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002376121A Expired - Fee Related JP4148769B2 (en) 2002-12-26 2002-12-26 Control circuit

Country Status (1)

Country Link
JP (1) JP4148769B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768695B2 (en) 2015-05-12 2017-09-19 Samsung Electronics Co., Ltd. Power converting circuit and hysteresis buck converter with changing response characteristic based on transient state of output voltage

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4675124B2 (en) 2005-03-10 2011-04-20 ローム株式会社 Switching regulator
WO2007018227A1 (en) 2005-08-11 2007-02-15 Murata Manufacturing Co., Ltd. Insulating type switching power supply device
JP4852722B2 (en) * 2007-05-11 2012-01-11 国立大学法人 大分大学 DC power supply controller
JP5207673B2 (en) * 2007-06-27 2013-06-12 キヤノン株式会社 Electronic equipment and switching power supply
US9509216B2 (en) 2014-07-04 2016-11-29 Rohm Co., Ltd. Switching power supply circuit
JP6872388B2 (en) 2016-05-19 2021-05-19 株式会社日本マイクロニクス How to manufacture a secondary battery
KR102226290B1 (en) * 2019-01-29 2021-03-10 주식회사 이디티 AC­DC Converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768695B2 (en) 2015-05-12 2017-09-19 Samsung Electronics Co., Ltd. Power converting circuit and hysteresis buck converter with changing response characteristic based on transient state of output voltage

Also Published As

Publication number Publication date
JP2004208440A (en) 2004-07-22

Similar Documents

Publication Publication Date Title
JP3511195B2 (en) Voltage conversion circuit
JP3893128B2 (en) High-precision battery charger in voltage mode
US8207721B2 (en) Switching regulator capable of stable operation and improved frequency characteristics in a broad input and output voltage range and method for controlling operation thereof
JP3535902B2 (en) Power factor correction circuit
US8004253B2 (en) Duty cycle dependent non-linear slope compensation for improved dynamic response
US7116090B1 (en) Switching control circuit for discontinuous mode PFC converters
KR101677728B1 (en) Power factor correction circuit and driving method thereof
JP3697696B2 (en) DC-DC converter
CN102377337B (en) Switching power source apparatus
US7352599B2 (en) Switching power source apparatus
US20140239826A1 (en) Method for Driving LED
JP5722959B2 (en) Hybrid adaptive power factor correction scheme for switching power converter
US20100141222A1 (en) Load transient sensing circuit for a power converter
JPH10225105A (en) Dc-dc converter
KR101739552B1 (en) Hold-up time extending circuit and converter comprising the same
JP2001078370A (en) Charger and charging control circuit
JP4148769B2 (en) Control circuit
CN113872421A (en) Control circuit of voltage conversion circuit and control method thereof
JP4548100B2 (en) DC-DC converter
JP6815495B2 (en) Ripple injection circuit and electronic equipment equipped with it
JP2006230167A (en) Power supply unit
JP6554942B2 (en) Switching power supply
JP2003023774A (en) Power supply circuit and control method for the power supply circuit
CN109936294B (en) Control circuit and flyback converter using same
JP6810150B2 (en) Switching power supply and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees