JP4147642B2

JP4147642B2 - Method for manufacturing printed wiring board

Info

Publication number: JP4147642B2
Application number: JP30404298A
Authority: JP
Inventors: 信宏黒岩
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1998-10-26
Filing date: 1998-10-26
Publication date: 2008-09-10
Anticipated expiration: 2018-10-26
Also published as: JP2000133945A

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁層を介して積層された少なくとも２個の導体回路を有するプリント配線板に係り、特には、これら導体回路をビアにより電気的に接続するプリント配線板の製造方法に関する。
【０００２】
【従来の技術】
従来、多層回路プリント配線板においては図１４に示すように、絶縁層１を介して上下層の導体回路２，３を積層し、これらの導体回路２，３をビア４により電気的に接続している。このビア４は、絶縁層１に上下層の導体回路２，３に連なる孔５を形成し、絶縁層１の表面及び孔５の内面に銅めっきを被覆して構成されている。
【０００３】
【発明が解決しようとする課題】
然しながら、導体回路３をパターンめっきにより形成した場合には、めっき層が絶縁層１の表面及び孔５の内面に一様な厚さに被覆されるので、孔５が大径（１００μｍ以上）の場合にはビア４の表面は二点鎖線で示すように凹状６になる。この凹状な表面の上に更に絶縁層１を重ねた場合特にフィルムによる絶縁層１の場合には、凹状部分６にボイドが発生するという問題がある。
【０００４】
このボイドの問題を解消するため、絶縁層１の表面及び孔５の内面に無電解めつきを施せば、ビア４の表面を平坦に形成することができるが、無電解めつきに長時間を必要とするので、コストが高くなるという新たな問題点が発生する。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、その目的は、ビアをパターンめっきにより形成し、しかも表面を平坦にすることができるプリント配線板の製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明が採った手段は、実施例で使用する符号を付して説明すると、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、下記の工程を含むことを特徴とするプリント配線板の製造方法。
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
【０００７】
【発明の実施の形態】
以下、本発明を多層回路プリント配線板に適用した一実施例につき図１〜図１３を参照して説明する。尚、多層板の製造方法については周知であるので、特にビアを形成する工程を重点的に説明する。
【０００８】
第１の工程
下層の導体回路１１の上面に絶縁層１２（約４０μｍ）を形成する（図１参照）。
【０００９】
第２の工程
この絶縁層１２にビア用の孔１３を形成する。ビアには、フォトビアとレーザービアの２種類が利用されている。フォトビアは絶縁層として感光性樹脂を使用し、これを露光・現像してテーパー状の孔を形成し、この孔の内面にめっきを施すものである（図１０参照）。また、レーザービアは、レーザーにより円筒状の孔を形成、これの内面にめっきを施すものである（図２参照）。何れの場合も、以後の製造工程は同じであるので、レーザービアの場合について説明する。
【００１０】
第３の工程
絶縁層１２の表面及びビア用の孔１３の内面にフラッシュ化学銅めっきを行い化学銅１４（２．５〜５μｍ）を析出する（図３参照）。
【００１１】
第４の工程
絶縁層１２の表面にめっきレジスト１５（約２０μｍ）を形成した後、露光・現像してビア用の孔１３に連通するほぼ同径の開口部１６を形成する（図４参照）。
【００１２】
第５の工程
ビア用の孔１３の内面に電気銅めっきを施してビア１７を形成する。電気銅めっきの上面１７ａは絶縁層１２よりも突出させる（図５参照）。この電気銅めっきは、上面１７ａがめっきレジスト１５より突出していることが好ましい（銅めっきの厚さは約５０μｍ）。
【００１３】
第６の工程
めっきレジスト１５を剥離する（図６参照）。
【００１４】
第７の工程
絶縁層１２の表面及びビア１７にパネルめっき１８（約２０μｍ）を形成する（図７参照）。
【００１５】
第８の工程
パネルめっき１８及びビアの上面１７ａを研磨して（研磨代約２〜３μｍ）全体を平坦に形成する（図８参照）。
【００１６】
第９の工程。
パネルめっき１８にレジスト・露光・現像・エッチングの工程を経て回路パターンを形成して導体回路１９とする（図９参照）。
【００１７】
尚、上記第４の工程において、めっきレジスト１５にビア用の孔１３とほぼ同形の開口部１６を形成すると説明したが、開口部１６の大きさに関して、フォトビアにおける検討結果について説明する。
【００１８】
第１のケースは、孔１３と同径の開口部１６の場合である（図１１参照）。
即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は１００μｍである。この場合、ビアの上面１７ａは開口部１６と同心の円弧状に形成される。
【００１９】
第２のケースは、孔１３よりも開口部１６が大の場合である（図１２参照）。即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は２００μｍである。この第２のケースは、絶縁層１２の表面にも電気銅めっきが被覆される。この第２のケースにおいては、電気銅めっきの面積が大きい分、研磨時間が第１のケースよりも余分にかかる。
【００２０】
第３のケースは、孔１３よりも開口部１６が小の場合である（図１３参照）。即ち、孔１３の直径は２００μｍであり、開口部１６は、円形で直径は１５０μｍである。この第３の実施例においては、めっきレジスト１５の陰になる孔１３の上端部にも電気銅めっきが充分に被覆され、開口部１６内が円弧状に盛り上がっている。開口部１６が孔１３の直径に比べて非常に小さい場合は、めっきレジスト１５の陰になる孔１３の上端部の電気銅めっきの被膜が薄くなることもあるが、後の工程においてパネルめっき１８が被覆されるので、この欠陥は解消される。
【００２１】
上記第１ないし第３のケースにおいては、パネルめっき１８を行った後、パネルめっき１８及びビアの上面１７ａを研磨するので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２２】
第１のケースにおいては、細径の孔１３と開口部１６の縁部を完全に一致させることは難しいが、たとえ偏心状態になつても、前述の第２のケース及び第３のケースが複合して存在したケースとなるので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２３】
本発明は、つぎの効果を奏する。
（１）ビア用の孔１３の内面のみをパネルめっきするので、絶縁層１２の厚さ（ビア１７の深さ）あるいはビア１７の直径の大小に拘らず導体回路１９の上面を平坦に形成できる。
（２）ビア用の孔１３の内面に施す電気銅めっきの上面１７ａを、絶縁層１２よりも突出させたので、電気めっきの管理条件が広くなり、電気めっきが容易にでき、無電解めっきを利用した場合に比べてコストも低減できる。
（３）パネルめっき１８及びビア１７の上面１７ａを研磨するので、導体回路１９の上面を平坦に形成でき、この上に重ねる絶縁層１２との間にボイドが発生しない。また、絶縁層１２も平坦に形成される。
（４）導体回路１１，１９が平坦に形成でき、めっき厚のばらつきが少ないので、高密度で設計の自由度の高い回路基板が形成できる。
【００２４】
【発明の効果】
本発明のプリント配線板の製造方法は、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
を含むので、ビアをパターンめっきにより形成安価に製作することができ、しかも表面を平坦にすることができるという優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明をレザービアに適用した第１の製造工程を示す断面図である。
【図２】第２の製造工程を示す断面図である。
【図３】第３の製造工程を示す断面図である。
【図４】第４の製造工程を示す断面図である。
【図５】第５の製造工程を示す断面図である。
【図６】第６の製造工程を示す断面図である。
【図７】第７の製造工程を示す断面図である。
【図８】第８の製造工程を示す断面図である。
【図９】第９の製造工程を示す断面図である。
【図１０】フォトビアにおける断面図である。
【図１１】第２の製造工程においてレジストの開口部とビアー用孔との大きさの関係を検討した第１のケースにおけるビアーの断面図である。
【図１２】第２のケースにおけるビアーの断面図である。
【図１３】第３のケースにおけるビアーの断面図である。
【図１４】従来例における要部の断面図である。
【符号の説明】
１１導体回路
１２絶縁層
１３ビア用の孔
１４化学銅
１５めっきレジスト
１６開口部
１７ビア
１７ａ上面
１８パネルめっき
１９導体回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board having at least two conductor circuits laminated via an insulating layer, and more particularly to a method of manufacturing a printed wiring board in which these conductor circuits are electrically connected by vias.
[0002]
[Prior art]
Conventionally, in a multilayer printed circuit board, as shown in FIG. 14, upper and lower conductor circuits 2 and 3 are laminated via an insulating layer 1, and these conductor circuits 2 and 3 are electrically connected by vias 4. ing. The via 4 is formed by forming a hole 5 connected to the upper and lower conductor circuits 2 and 3 in the insulating layer 1 and covering the surface of the insulating layer 1 and the inner surface of the hole 5 with copper plating.
[0003]
[Problems to be solved by the invention]
However, when the conductor circuit 3 is formed by pattern plating, since the plating layer is uniformly coated on the surface of the insulating layer 1 and the inner surface of the hole 5, the hole 5 has a large diameter (100 μm or more). In some cases, the surface of the via 4 has a concave shape 6 as indicated by a two-dot chain line. When the insulating layer 1 is further laminated on the concave surface, particularly in the case of the insulating layer 1 made of a film, there is a problem that voids are generated in the concave portion 6.
[0004]
In order to eliminate this void problem, the surface of the via 4 can be formed flat if electroless plating is applied to the surface of the insulating layer 1 and the inner surface of the hole 5, but it takes a long time for electroless plating. This requires a new problem of high cost.
[0005]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a printed wiring board in which vias are formed by pattern plating and the surface can be flattened.
[0006]
[Means for Solving the Problems]
Means taken by the present invention to solve this problem will be described with reference numerals used in the embodiments, and has at least two conductor circuits laminated via an insulating layer. In the printed wiring board electrically connected by via | veer, the following process is included, The manufacturing method of the printed wiring board characterized by the above-mentioned.
Forming an insulating layer on the upper surface of the underlying conductor circuit;
Forming via holes in the insulating layer;
Depositing chemical copper on the surface of the insulating layer and the inner surface of the via hole;
Forming a plating resist on the surface of the insulating layer and forming an opening of substantially the same diameter in communication with the via hole in the plating resist;
Forming a via by applying electrolytic copper plating to the inner surface of the via hole, and projecting the upper surface of the electrolytic copper plating from the insulating layer;
Removing the plating resist.
Forming a panel plating on the surface of the insulating layer and the upper surface of the via;
The process of polishing the upper surface of panel plating and vias to form the entire surface flat.
The process of forming a circuit pattern on panel plating to make a conductor circuit.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is applied to a multilayer circuit printed wiring board will be described with reference to FIGS. In addition, since the manufacturing method of a multilayer board is well-known, especially the process of forming a via | veer is demonstrated mainly.
[0008]
Insulating layer 12 (about 40 μm) is formed on the upper surface of conductor circuit 11 in the first step lower layer (see FIG. 1).
[0009]
Second Step A via hole 13 is formed in the insulating layer 12. There are two types of vias, photo vias and laser vias. The photo via uses a photosensitive resin as an insulating layer, and exposes and develops it to form a tapered hole, and the inner surface of this hole is plated (see FIG. 10). The laser via is formed by forming a cylindrical hole with a laser and plating the inner surface thereof (see FIG. 2). In any case, since the subsequent manufacturing process is the same, the case of laser via will be described.
[0010]
Flash chemical copper plating is performed on the surface of the third step insulating layer 12 and the inner surface of the via hole 13 to deposit chemical copper 14 (2.5 to 5 μm) (see FIG. 3).
[0011]
After forming a plating resist 15 (about 20 μm) on the surface of the fourth step insulating layer 12, exposure and development are performed to form an opening 16 having substantially the same diameter communicating with the via hole 13 (see FIG. 4). .
[0012]
A copper 17 is plated on the inner surface of the fifth process via hole 13 to form a via 17. The upper surface 17a of the electrolytic copper plating is protruded from the insulating layer 12 (see FIG. 5). In this electrolytic copper plating, it is preferable that the upper surface 17a protrudes from the plating resist 15 (the thickness of the copper plating is about 50 μm).
[0013]
Sixth Step Plating resist 15 is removed (see FIG. 6).
[0014]
Panel plating 18 (about 20 μm) is formed on the surface of the seventh step insulating layer 12 and the via 17 (see FIG. 7).
[0015]
Eighth step The panel plating 18 and the upper surface 17a of the via are polished (polishing margin of about 2 to 3 μm) to form the entire surface flatly (see FIG. 8).
[0016]
Ninth step.
A circuit pattern is formed on the panel plating 18 through resist, exposure, development and etching steps to form a conductor circuit 19 (see FIG. 9).
[0017]
In the fourth step, it has been described that the opening 16 having substantially the same shape as the via hole 13 is formed in the plating resist 15. However, the examination result of the photo via regarding the size of the opening 16 will be described.
[0018]
The first case is the case of the opening 16 having the same diameter as the hole 13 (see FIG. 11).
That is, the diameter of the hole 13 is 100 μm, and the opening 16 is circular and has a diameter of 100 μm. In this case, the upper surface 17 a of the via is formed in an arc shape concentric with the opening 16.
[0019]
The second case is a case where the opening 16 is larger than the hole 13 (see FIG. 12). That is, the diameter of the hole 13 is 100 μm, and the opening 16 is circular and has a diameter of 200 μm. In the second case, the surface of the insulating layer 12 is also coated with electrolytic copper plating. In the second case, the polishing time is longer than the first case because the area of the electrolytic copper plating is large.
[0020]
The third case is a case where the opening 16 is smaller than the hole 13 (see FIG. 13). That is, the diameter of the hole 13 is 200 μm, and the opening 16 is circular and the diameter is 150 μm. In this third embodiment, the upper end portion of the hole 13 which is the shadow of the plating resist 15 is sufficiently covered with the electrolytic copper plating, and the inside of the opening portion 16 is raised in an arc shape. When the opening 16 is much smaller than the diameter of the hole 13, the electrolytic copper plating film on the upper end of the hole 13 that is behind the plating resist 15 may be thinned. Since this is covered, this defect is eliminated.
[0021]
In the first to third cases, since the panel plating 18 and the upper surface 17a of the via are polished after the panel plating 18, the surfaces of the conductor circuit 19 and the via 17 can be formed flat.
[0022]
In the first case, it is difficult to completely match the edge of the small-diameter hole 13 and the opening 16, but the second case and the third case described above are combined even in an eccentric state. Therefore, the surface of the conductor circuit 19 and the via 17 can be formed flat.
[0023]
The present invention has the following effects.
(1) Since only the inner surface of the via hole 13 is panel-plated, the upper surface of the conductor circuit 19 can be formed flat regardless of the thickness of the insulating layer 12 (depth of the via 17) or the diameter of the via 17. .
(2) Since the upper surface 17a of the electro copper plating applied to the inner surface of the via hole 13 is protruded from the insulating layer 12, the electroplating management conditions are widened, the electroplating can be easily performed, and the electroless plating can be performed. Cost can be reduced compared to the case of using.
(3) Since the panel plating 18 and the upper surface 17a of the via 17 are polished, the upper surface of the conductor circuit 19 can be formed flat, and no void is generated between the insulating layer 12 and the conductor layer 19 overlying. The insulating layer 12 is also formed flat.
(4) Since the conductor circuits 11 and 19 can be formed flat and there is little variation in plating thickness, a circuit board with high density and high design freedom can be formed.
[0024]
【The invention's effect】
The printed wiring board manufacturing method of the present invention has at least two conductor circuits laminated via an insulating layer, and in the printed wiring board that electrically connects these conductor circuits by vias,
Forming an insulating layer on the upper surface of the underlying conductor circuit;
Forming via holes in the insulating layer;
Depositing chemical copper on the surface of the insulating layer and the inner surface of the via hole;
Forming a plating resist on the surface of the insulating layer and forming an opening of substantially the same diameter in communication with the via hole in the plating resist;
Forming a via by applying electrolytic copper plating to the inner surface of the via hole, and projecting the upper surface of the electrolytic copper plating from the insulating layer;
Removing the plating resist;
Forming a panel plating on the surface of the insulating layer and the upper surface of the via;
The process of polishing the upper surface of panel plating and vias to form the entire surface flat.
The process of forming a circuit pattern on panel plating to make a conductor circuit.
Therefore, the via can be formed by pattern plating at low cost, and the surface can be flattened.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first manufacturing process in which the present invention is applied to a razor via.
FIG. 2 is a cross-sectional view showing a second manufacturing process.
FIG. 3 is a cross-sectional view showing a third manufacturing process.
FIG. 4 is a cross-sectional view showing a fourth manufacturing process.
FIG. 5 is a cross-sectional view showing a fifth manufacturing process.
FIG. 6 is a cross-sectional view showing a sixth manufacturing process.
FIG. 7 is a cross-sectional view showing a seventh manufacturing process.
FIG. 8 is a cross-sectional view showing an eighth manufacturing process.
FIG. 9 is a cross-sectional view showing a ninth manufacturing process.
FIG. 10 is a cross-sectional view of a photo via.
FIG. 11 is a cross-sectional view of a via in a first case in which the relationship between the size of a resist opening and a via hole is examined in a second manufacturing process;
FIG. 12 is a cross-sectional view of a via in the second case.
FIG. 13 is a sectional view of a via in a third case.
FIG. 14 is a cross-sectional view of a main part in a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Conductor circuit 12 Insulating layer 13 Via hole 14 Chemical copper 15 Plating resist 16 Opening 17 Via 17a upper surface 18 Panel plating 19 Conductor circuit

Claims

絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、下記の工程を含むことを特徴とするプリント配線板の製造方法。
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。A printed wiring board having at least two conductor circuits laminated via an insulating layer and electrically connecting these conductor circuits with vias, comprising the following steps: .
Forming an insulating layer on the upper surface of the underlying conductor circuit;
Forming via holes in the insulating layer;
Depositing chemical copper on the surface of the insulating layer and the inner surface of the via hole;
Forming a plating resist on the surface of the insulating layer and forming an opening of substantially the same diameter in communication with the via hole in the plating resist;
Forming a via by applying electrolytic copper plating to the inner surface of the via hole, and projecting the upper surface of the electrolytic copper plating from the insulating layer;
Removing the plating resist;
Forming a panel plating on the surface of the insulating layer and the upper surface of the via;
The process of polishing the upper surface of panel plating and vias to form the entire surface flat.
The process of forming a circuit pattern on panel plating to make a conductor circuit.