JP4142701B2 - Still image changing method, display drive control system, and mobile phone using this technology - Google Patents
Still image changing method, display drive control system, and mobile phone using this technology Download PDFInfo
- Publication number
- JP4142701B2 JP4142701B2 JP2006206070A JP2006206070A JP4142701B2 JP 4142701 B2 JP4142701 B2 JP 4142701B2 JP 2006206070 A JP2006206070 A JP 2006206070A JP 2006206070 A JP2006206070 A JP 2006206070A JP 4142701 B2 JP4142701 B2 JP 4142701B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- image data
- drive control
- still image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は、表示装置の画像表示モードを制御するための表示駆動制御技術に係り、特に液晶表示装置や有機EL表示装置、その他のドットマトリクス型表示装置に静止画や動画を表示する表示装置の画像表示モードを制御する表示駆動制御装置における静止画変更方法と表示駆動制御システムおよびこの技術を用いた携帯電話機に関する。
The present invention relates to a display drive control technique for controlling an image display mode of a display device, and more particularly to a display device that displays a still image or a moving image on a liquid crystal display device, an organic EL display device, or other dot matrix type display device. The present invention relates to a still image changing method , a display drive control system, and a mobile phone using this technology in a display drive control apparatus for controlling an image display mode.
通常、ドットマトリクス型表示装置は、二次元にマトリクス配列された多数の画素を有する表示パネルと、この表示パネルに画像信号を供給して静止画や動画を表示させるための表示制御回路から構成される。この種の表示装置としては、液晶表示装置、有機EL表示装置、プラズマ表示装置、あるいは電界放出型表示装置等が知られている。ここでは、表示装置の典型である液晶表示装置と、この液晶表示装置を表示部に用いた携帯電話機を例として、その画像表示システムの概要を説明する。 In general, a dot matrix type display device includes a display panel having a large number of pixels arranged in a two-dimensional matrix, and a display control circuit for supplying image signals to the display panel to display still images and moving images. The As this type of display device, a liquid crystal display device, an organic EL display device, a plasma display device, a field emission display device, or the like is known. Here, an outline of an image display system will be described by taking a liquid crystal display device which is a typical display device and a mobile phone using the liquid crystal display device as a display unit as an example.
近年、携帯電話機の表示画面に動画像(以下、単に動画とも言う)を表示する要求が高まっている。しかし、従来の携帯電話機は主としてテキストを含めた静止画像(以下、単に静止画とも言う)表示を行うことを目的としているため、その駆動制御回路には静止画・テキスト・システム・I/O・インターフェース回路のみを具備し、動画対応のインターフェース回路は内蔵されていない。そのため、従来の駆動制御回路では動画の表示は可能であるが、スムーズに観察される高画質での動画の表示を行うことは難しい。なお、以下では、インターフェース回路を単にインターフェースと称する。 In recent years, there has been an increasing demand for displaying a moving image (hereinafter also simply referred to as a moving image) on a display screen of a mobile phone. However, since the conventional mobile phone is mainly intended to display a still image including text (hereinafter also simply referred to as a still image), the drive control circuit includes a still image, text system, I / O, It has only an interface circuit and does not have a built-in interface circuit for moving images. For this reason, the conventional drive control circuit can display a moving image, but it is difficult to display a moving image with high image quality that can be observed smoothly. Hereinafter, the interface circuit is simply referred to as an interface.
図21は本発明前に発明者によって検討された表示駆動制御回路および表示装置の一例である動画対応のインターフェースを持たない携帯電話機の駆動回路システム構成の一例を説明するブロック図である。この駆動制御回路システム1’は音声インターフェース(AUI)2、高周波インターフェース(HFI)3、画像プロセッサ4’、メモリ5および表示駆動制御回路である液晶コントローラ・ドライバ(LCD−CDR)6’、静止画・テキスト・システム・I/Oバス・インターフェース(SS/IF)7等で構成される。なお、参照符号9はマイクロフォン(M/C)、10はスピーカ(S/P)、12はアンテナ(ANT)、13は液晶パネル(液晶ディスプレイ:LCD)である。
FIG. 21 is a block diagram illustrating an example of a drive circuit system configuration of a mobile phone that does not have a moving image compatible interface, which is an example of a display drive control circuit and a display device that have been studied by the inventors before the present invention. The drive control circuit system 1 'includes an audio interface (AUI) 2, a high frequency interface (HFI) 3, an image processor 4', a
画像プロセッサ4’はデジタル・シグナル・プロセッサ(DSP)411とASIC412およびマイコンMPUを有するベースバンド・プロセッサ41で構成される。音声インターフェース(AUI)2はマイクロフォン9からの音声入力の取込みとスピーカ10への音声の出力を制御する。
The image processor 4 'includes a digital signal processor (DSP) 411, a
液晶パネル13への表示は、メモリ5から画像データを読みだし、マイコンMPU413で必要な処理を行って静止画・テキスト・システム・I/Oバス・インターフェースSS/IF7を使用して液晶コントローラ・ドライバ(LCD−CDR)6’内の表示RAMへ書き込まれる。動画表示モードでは、1秒間に10〜15画面(フレーム)が書換えられる。このシステムでは、80系インターフェースに代表されるシステム・I/Oバスが使用される。以下、静止画・テキスト・システム・I/Oバス・インターフェース(SS/IF)7をシステム・インターフェース7と略記することもある。
For display on the
液晶コントローラ・ドライバ(LCD−CDR)6’での表示動作は、当該ドライバ内の内蔵クロックで動作する。このため、画像データの書き込みと表示動作は全く非同期に行われる。 The display operation by the liquid crystal controller / driver (LCD-CDR) 6 'is performed by a built-in clock in the driver. For this reason, the writing of image data and the display operation are performed completely asynchronously.
図22は図21に示したシステムでの動画像表示時の画面更新の動作例を模式的に示す説明図である。図22は携帯電話機の表示画面を示し、静止画像(Still picture)表示領域の中に動画像(Motion picture)表示を行う様子を示す。この図面表示は以降の図面でも同様である。液晶コントローラ・ドライバ(LCD−CDR)6’内の表示RAMへの画像データの書き込みは、表示動作とは全く無関係に行われる。上記したように、画像データの書き込みと液晶パネルLCDでの表示のための当該画像データの読み出しが無関係(非同期)に行われるため、図22の(a)に示した動画1(Moving picture1)から同(c)の動画2(Moving picture2)への画面更新は、図22の(b)に示したように当該画面の途中から行われる場合がある。 FIG. 22 is an explanatory diagram schematically showing an example of the screen update operation when moving images are displayed in the system shown in FIG. FIG. 22 shows a display screen of a mobile phone, and shows a state in which a moving picture (Motion picture) is displayed in a still picture (Still picture) display area. This drawing display is the same in the following drawings. The writing of the image data into the display RAM in the liquid crystal controller / driver (LCD-CDR) 6 'is performed completely irrespective of the display operation. As described above, since the writing of the image data and the reading of the image data for display on the liquid crystal panel LCD are performed independently (asynchronously), from the moving picture 1 (Moving picture 1) shown in FIG. The screen update to the moving picture 2 (Moving picture 2) of (c) may be performed from the middle of the screen as shown in (b) of FIG.
画面の途中から動画の更新が行われた場合、動画1(Moving picture1)と動画2(Moving picture2)が同一表示内に併存して更新が行われる。このため、図22の(b)のように表示中の動画1と動画2の境界が目立ち、それが画面のチラツキとなって視認される場合があり、表示品質の観点からは好ましいものではない。このように、静止画・テキスト・システム・I/Oバス・インターフェースSS/IFのみでは動画の表示を高品質で行うことが困難である。動画の表示のためには、表示動作に同期して画像データの書き込みを行う必要がある。
When the moving image is updated from the middle of the screen, the moving image 1 (Moving picture 1) and the moving image 2 (Moving picture 2) coexist in the same display and are updated. For this reason, as shown in FIG. 22B, the boundary between the moving
図23は図21に示されるシステムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。液晶コントローラ・ドライバ(LCD−CDR)6’は、書き込みアドレス生成回路61、表示アドレス生成回路62、RAMで構成したビットマップ画像メモリである表示メモリ(M)63、液晶駆動回路(DR)64、内蔵クロック発生回路(CLK)65を有する。画像プロセッサ4’のベースバンド・プロセッサ41からの表示データ(DB17−0)はシステム・インターフェース(SS/IF)7から内蔵の表示メモリMに書き込まれる。
FIG. 23 is a block diagram illustrating a configuration example of the liquid crystal controller / driver and its peripheral circuits in the system shown in FIG. A liquid crystal controller / driver (LCD-CDR) 6 ′ includes a write
このときの書き込みアドレスは、書き込みアドレス生成回路(SAG)61でシステム・インターフェース信号CS(チップセレクト)、RS(レジスタセレクト)WR(ライト)の各信号により生成される。表示動作での表示データの読み出しは、表示アドレス生成回路(DAG)で生成される表示アドレスに従い表示メモリ(M)63より読み出される。表示アドレス生成は内蔵クロック発生回路(CLK)65で生成されるクロックに同期して行われる。この内蔵クロックによる動作とシステム・インターフェース(SS/IF)7による動作は、全く無関係(非同期)に行われる。 The write address at this time is generated by the write address generation circuit (SAG) 61 based on the system interface signal CS (chip select) and RS (register select) WR (write). In the display operation, display data is read from the display memory (M) 63 in accordance with the display address generated by the display address generation circuit (DAG). The display address generation is performed in synchronization with the clock generated by the built-in clock generation circuit (CLK) 65. The operation by the built-in clock and the operation by the system interface (SS / IF) 7 are performed completely unrelated (asynchronously).
図24は図23に示したシステムの液晶コントローラ・ドライバを用いた携帯電話機の画面における動画像の画面更新の様子を説明する模式図である。表示動作による表示読み出しライン(走査線:画素選択ライン)LRは、内蔵クロックに従って一定速度で順次先頭から読み出される。システム・インターフェース(SS/IF)7からの表示データのメモリMへの書き込みは、表示動作に無関係に行われる。このため、システム・インターフェース(SS/IF)7による書き込みラインLWが、表示動作による表示読出しラインLRを追い越す場合が起こる。すなわち、表示書込みラインLWと表示読出しラインLRとが交差する場合がある。 FIG. 24 is a schematic diagram for explaining how the moving image is updated on the screen of the mobile phone using the liquid crystal controller / driver of the system shown in FIG. The display readout line (scanning line: pixel selection line) LR by the display operation is sequentially read from the head at a constant speed according to the built-in clock. Writing display data from the system interface (SS / IF) 7 to the memory M is performed regardless of the display operation. For this reason, the write line LW by the system interface (SS / IF) 7 may pass the display read line LR by the display operation. That is, the display write line LW and the display read line LR may cross each other.
書き込みラインと読み出しラインとが図24の(c)に示したように交差すると、同図(a)の動画表示状態から同図(b)の動画表示状態に表示が変化するときに、この交差するラインで表示にチラツキが発生する。1秒間に60フレームの画面表示において、毎秒15コマの動画表示を行うと、4フレームに1回の画面更新が必要である。この場合、1秒間に4回の画面更新が起こり、毎秒4回のチラツキが発生することになる。この画面チラツキはこの種の表示装置における解決すべき課題の一つとなっていた。 When the writing line and the reading line intersect as shown in FIG. 24C, the intersection changes when the display changes from the moving image display state of FIG. 24A to the moving image display state of FIG. The display flickers on the lines that are displayed. If a moving image is displayed at 15 frames per second in a screen display of 60 frames per second, the screen needs to be updated once every 4 frames. In this case, four screen updates occur per second, and four flickers occur per second. This screen flicker has been one of the problems to be solved in this type of display device.
また、上記のような画面チラツキを回避するための構成を液晶コントローラ・ドライバに付加すると、表示装置の消費電力が増加し、特に携帯電話機のような携帯端末では好ましいものではない。本発明の目的は、動画表示時に画面チラツキがなく、かつ高画質の動画表示機能を付加したことによる電力消費を抑制して低消費電力化した表示駆動制御システムを提供することにある。 Further, if a configuration for avoiding screen flicker as described above is added to the liquid crystal controller / driver, the power consumption of the display device is increased, which is not preferable particularly in a portable terminal such as a cellular phone. An object of the present invention is to provide a display drive control system that reduces power consumption by suppressing power consumption due to the addition of a high-quality moving image display function without screen flicker during moving image display.
上記目的を達成するために、本発明は、第2機能とされる静止画モードにおけるシステム・インターフェースに加えて第1機能とされる動画対応のインターフェースを用い、さらに必要な期間のみ動画対応のインターフェースを動作させるように静止画インターフェース(システム・インターフェース)との切り換えを行うことによって低消費電力化した点に特徴を有する。本発明による表示駆動制御装置の構成例の概要を記述すれば、下記のとおりである。 In order to achieve the above object, the present invention uses a moving image compatible interface as a first function in addition to a system interface in a still image mode as a second function, and further supports a moving image only during a necessary period. The feature is that the power consumption is reduced by switching to the still image interface (system interface) so as to operate. The outline of the configuration example of the display drive control apparatus according to the present invention will be described as follows.
(1)、静止画・テキスト・システム・I/Oバス・インターフェースと、画像データ処理装置からの動画像データを入力する外部表示インターフェースと、少なくとも1フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動回路とを備えた。 (1) An image display memory having an image data storage area for at least one frame, a still image / text / system / I / O bus interface, an external display interface for inputting moving image data from the image data processing device And a display driving circuit for supplying display data to the display device.
(2)、(1)において、前記静止画・テキスト・システム・I/Oバス・インターフェースと外部表示インターフェースの表示データを前記画像表示メモリの書き込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを備えた。 (2) In (1), a display operation switching register and memory access for selectively connecting display data of the still image / text / system / I / O bus interface and external display interface to writing and reading of the image display memory And a switching register.
(3)、(1)において、動画像の垂直同期信号入力端子を備え、前記画像表示メモリへの動画表示データの書き込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御する。 (3) In (1), a vertical synchronizing signal input terminal for moving images is provided, and the timing of writing and reading moving image display data to and from the image display memory is controlled by a vertical synchronizing signal input from the vertical synchronizing signal input terminal. To do.
(4)、(1)乃至(3)において、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を備えた。 In (4), (1) to (3), an enable signal input terminal for designating an area for displaying the moving image on the screen of the display device is provided.
(5)、(1)乃至(3)において、前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領域を指定するイネーブル信号入力端子を備えた。 (5) In (1) to (3), there is provided an enable signal input terminal for designating a region for updating a part of a still image in a region for displaying the still image on the screen of the display device.
(6)、動画データが転送される第1ポートと静止画データが転送され第2ポートとを備えた。 (6) A first port to which moving image data is transferred and a second port to which still image data is transferred are provided.
(7)、表示パネルに供給されるべき画像データを格納するメモリと、
前記メモリに格納される前記画像データとしての動画データが転送される第1ポートと、前記メモリに格納される前記画像データとしての静止画データが転送される第2ポートとを備えた。
(7) a memory for storing image data to be supplied to the display panel;
A first port to which moving image data as the image data stored in the memory is transferred, and a second port to which still image data as the image data stored in the memory is transferred.
(8)、表示パネルの画面に供給されるべき画像データを格納するメモリと、前記メモリに格納される前記画像データとして動画データが転送される第1ポートと、前記画面の先頭を示す信号が供給される外部信号端子とを備え、
前記外部端子に供給された前記信号に同期して、前記動画データの転送を開始するようにした。
(8) a memory for storing image data to be supplied to the screen of the display panel, a first port to which moving image data is transferred as the image data stored in the memory, and a signal indicating the head of the screen An external signal terminal to be supplied,
The moving image data transfer is started in synchronization with the signal supplied to the external terminal.
(9)、(8)において、前記メモリに格納される前記画像データとして静止画データが転送される第2ポートをさらに備えた。 (9) In (8), a second port to which still image data is transferred as the image data stored in the memory is further provided.
(10)、表示パネルの画面に供給されるべき画像データを格納するメモリと、前記メモリに格納される前記画像データとして動画データが転送されるポートと、前記動画データを前記メモリの所望の領域へ書き込むことを指示する信号を受ける外部端子とを備えた。 (10) a memory for storing image data to be supplied to the screen of the display panel, a port to which moving image data is transferred as the image data stored in the memory, and the moving image data in a desired area of the memory And an external terminal for receiving a signal instructing to write to.
(11)、表示パネルに供給されるべき画像データを格納するメモリと、前記メモリに格納される上記画像データとして動画データが転送される第1ポートと、前記メモリに格納される前記画像データとして静止画データが転送され第2ポートと、前記メモリへの前記画像データの書き込みに、前記第1ポートに供給された前記動画データと前記第2ポートに供給された静止画データとの一方を指定するための第1制御レジスタを備えた。 (11) a memory for storing image data to be supplied to the display panel, a first port to which moving image data is transferred as the image data stored in the memory, and the image data stored in the memory Designate one of the second port and the moving image data supplied to the first port and the still image data supplied to the second port to transfer the image data to the memory when the still image data is transferred A first control register is provided.
(12)、内部動作クロックを発生するクロック生成回路と、表示パネルに供給されるべき画像データを格納するメモリと、前記メモリに格納される前記画像データとして動画データが同期信号に同期して転送される第1ポートと、前記メモリに格納される前記画像データとして静止画データが転送される第2ポートと、前記メモリからの前記画像データの読み出し動作を制御する第1制御レジスタとを有し、
前記第2ポートに供給された前記静止画データを、前記内部動作クロックに同期して前記メモリに書き込み可能とし、
前記第1制御レジスタが、前記メモリからの前記画像データの読み出しに、前記同期信号に同期した読み出し動作と前記内部クロック信号に同期した読み出し動作の一方を指定するようにした。
(12) a clock generation circuit for generating an internal operation clock, a memory for storing image data to be supplied to the display panel, and moving image data transferred as the image data stored in the memory in synchronization with a synchronization signal A second port to which still image data is transferred as the image data stored in the memory, and a first control register for controlling a read operation of the image data from the memory. ,
The still image data supplied to the second port can be written to the memory in synchronization with the internal operation clock;
The first control register designates one of a reading operation synchronized with the synchronizing signal and a reading operation synchronized with the internal clock signal for reading the image data from the memory.
上記構成とした本発明の表示駆動制御装置によれば、高品質の動画像を表示することができると共に、動画インターフェースと静止画インターフェースを表示内容(動画モード/静止画モード)に応じて切り換えることにより、低消費電力化を実現できる。 According to the display drive control device of the present invention configured as described above, high-quality moving images can be displayed, and the moving image interface and the still image interface are switched according to the display content (moving image mode / still image mode). Therefore, low power consumption can be realized.
本発明によれば、動画表示時の更新画面をフレームに同期させて行うため、更新途中の表示のチラツキがなく、また動画表示時の表示データの転送データ数を低減できるため、本発明の表示駆動制御装置を用いたシステム全体での消費電力の低減が可能である。 According to the present invention, since the update screen at the time of moving image display is synchronized with the frame, there is no flickering of the display during the update, and the number of transfer data of the display data at the time of moving image display can be reduced. It is possible to reduce power consumption in the entire system using the drive control device.
また、静止画・テキスト・システム・I/Oバス・インターフェースと、画像データ処理装置からの動画像データを入力する外部表示インターフェースの切り換えと画像表示メモリのアクセスを独立して制御するように構成したことにより、表示内容に合わせた表示モードを選択できる。 In addition, switching between the still image / text / system / I / O bus interface and the external display interface for inputting moving image data from the image data processing device and the access to the image display memory are independently controlled. Thus, a display mode that matches the display content can be selected.
さらに、動画表示モードと静止画表示モードで対応するインターフェースを切り換えることで、それぞれのインターフェースの機能を有効に活用できることでもシステム全体での消費電力の低減が可能である。 Furthermore, by switching the corresponding interface between the moving image display mode and the still image display mode, the power consumption of the entire system can be reduced by effectively utilizing the functions of the respective interfaces.
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。 Embodiments of the present invention will be described below in detail with reference to the drawings of the embodiments.
図1は本発明の一実施例の全体構成の説明図であり、本発明による表示駆動制御装置の一例である第1機能とされる動画対応のインターフェース(すなわち、動画データが転送される第1ポートを含む)を有する携帯電話機の駆動回路システム構成の一実施例を説明するブロック図である。この駆動制御装置1は図20に示したものと同様の音声インターフェース(AUI)2、高周波インターフェース(HFI)3、画像データ処理装置である画像プロセッサ4、画像表示メモリであるメモリ5および表示駆動制御回路である液晶コントローラ・ドライバ(LCD−CDR)6、第2機能とされる静止画・テキスト・システム・I/Oバス・インターフェース(SS/IF)7(すなわち、静止画データが転送される第2ポートを含む)等で構成される。
FIG. 1 is an explanatory diagram of the overall configuration of an embodiment of the present invention. An interface corresponding to a moving image (that is, a first to which moving image data is transferred), which is a first function as an example of a display drive control apparatus according to the
メモリ5は少なくとも画像1フレーム分の表示データを格納するフレームメモリ(ビットマップメモリ)であり、以下ではグラフィックRAMとも称する。また、実施例の説明でも、静止画・テキスト・システム・I/Oバス・インターフェース(SS/IF)7をシステム・インターフェース7、あるいは動画インターフェースとして説明する場合もある。
The
そして、画像プロセッサ4には、デジタル・シグナル・プロセッサ(DSP)411とASIC412およびマイコンMPUでを有するベースバンド・プロセッサ41に加えて、動画対応プロセッサ(MPEG)421と液晶表示コントローラ(LCDC)422を有するアプリケーション・プロセッサ(APP)42を備えている。なお、参照符号9はマイクロフォン(M/C9、10はスピーカ(S/P)、11はビデオカメラ(C/M)、12はアンテナ(ANT)、13は液晶パネル(液晶ディスプレイ:LCD)である。ASIC412はその他の携帯電話システム構成上必要な周辺回路機能を有する。また、画像プロセッサ4は、単結晶シリコンの様な1つの半導体基板(チップ)に形成されても良いし、ベースハンドプロセッサ41及びアプリケーション・プロセッサ42のそれぞれが1つの半導体基板(チップ)に形成されても良い。
The
前記した図21に示された携帯電話機システムにおいて一般的に具備されるベースバンド・プロセッサBBPでは動画処理能力が不足する。このベースバンド・プロセッサBBPの他にアプリケーション・プロセッサ(APP)と称するサブMPUが知られている。図1におけるアプリケーション・プロセッサ(APP)42には、MPEG動画処理などを行うためにMPEGプロセッサ(MPRG)421が内蔵される。また、アプリケーション・プロセッサ(APP)42は動画インターフェース(MP/IF)8で液晶コントローラ・ドライバ(LCD−CDR)6に画像データを転送する。静止画表示データやテキスト表示データは、図21に示されたシステムと同様にシステム・インターフェース(SS/IF)7を介して液晶コントローラ・ドライバ(LCD−CDR)6に転送される。 The baseband processor BBP generally provided in the mobile phone system shown in FIG. In addition to this baseband processor BBP, a sub MPU called an application processor (APP) is known. The application processor (APP) 42 in FIG. 1 incorporates an MPEG processor (MPRG) 421 for performing MPEG moving image processing and the like. The application processor (APP) 42 transfers image data to the liquid crystal controller / driver (LCD-CDR) 6 through the moving image interface (MP / IF) 8. Still image display data and text display data are transferred to the liquid crystal controller / driver (LCD-CDR) 6 via the system interface (SS / IF) 7 as in the system shown in FIG.
図2は本発明の表示駆動制御装置の一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を説明する模式図である。動画インターフェースMP/IF8では、表示動作に必要な同期信号(垂直同期信号VSYNC,水平同期信号HSYNC,ドットクロックDOTCLK)により表示動作を行い、表示動作に同期して後述する表示データ信号(例えば、18ビット:PD17−PD0、以下PD17−0のように表記する)、データイネーブル信号(ENABLE)により表示データを液晶コントローラ・ドライバ(LCD−CDR)6の表示メモリ(内蔵RAM:M)63に書き込む。これにより、図2の(a)の画面表示から同(b)の画面表示への画面の更新は当該画面の先頭から行われ、画面の途中からの切り換えは起こらない。 FIG. 2 is a schematic diagram for explaining a state of screen update of a moving image on a display screen of a mobile phone using an embodiment of the display drive control apparatus of the present invention. In the moving image interface MP / IF8, a display operation is performed by synchronization signals (vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC, dot clock DOTCLK) necessary for the display operation, and display data signals (for example, 18 described later) are synchronized with the display operation. Display data is written in the display memory (built-in RAM: M) 63 of the liquid crystal controller / driver (LCD-CDR) 6 by a bit: PD17-PD0 (hereinafter referred to as PD17-0) and a data enable signal (ENABLE). Thus, the screen update from the screen display of FIG. 2A to the screen display of FIG. 2B is performed from the top of the screen, and switching from the middle of the screen does not occur.
図3は本発明による液晶コントローラ・ドライバの回路構成とその関連回路を動画インターフェースを用いた動画表示動作について説明するブロック図である。図中、図1と同一参照符号は同一機能部分に対応する。液晶コントローラ・ドライバ(LCD−CDR)6は、例えば、単結晶シリコンの様な1つの半導体基板(チップ)に公知のCMOS製造プロセスによって形成されており、ライトアドレス生成回路(SAG)61、表示アドレス生成回路(DAG)62、表示メモリ(M)63、および液晶駆動回路(DR)64を有している。表示データの書き込みは、データバス(PD17−0)から行われる。この時の書き込みアドレスWAは動画インターフェース信号(VSYNC,HSYNC,DOTCLK,ENABLE)の内のドットクロックDOTCLK及びイネーブル信号ENABLEに基づいてライトアドレス生成回路(SAG)61で生成される。 FIG. 3 is a block diagram for explaining the moving image display operation using the moving image interface of the circuit configuration of the liquid crystal controller / driver according to the present invention and related circuits. In the figure, the same reference numerals as those in FIG. 1 correspond to the same functional parts. The liquid crystal controller / driver (LCD-CDR) 6 is formed on a single semiconductor substrate (chip) such as single crystal silicon by a known CMOS manufacturing process, and includes a write address generation circuit (SAG) 61, a display address, and the like. A generation circuit (DAG) 62, a display memory (M) 63, and a liquid crystal drive circuit (DR) 64 are included. The display data is written from the data bus (PD17-0). The write address WA at this time is generated by the write address generation circuit (SAG) 61 based on the dot clock DOTCLK and the enable signal ENABLE in the moving image interface signals (VSYNC, HSYNC, DOTCLK, ENABLE).
すなわち、ライトアドレス生成回路(SAG)61は、イネーブル信号ENABLEのアクティブレベルにしたがって上記ドットクロックDOTCLKをカウントするカウンタを有し、上記カウンタの出力が書き込みアドレスWAとされる。尚、上記イネーブル信号ENABLEは、動画表示エリアの先頭でアクティブレベルとされ、動画表示エリアの最後で非アクティブレベルとされる。上記ライトアドレス生成回路61のカウンタは上記イネーブル信号ENABLEのアクティブレベルでその値がリセットされ、ドットクロックDOTCLKのカウント動作を開始する。
That is, the write address generation circuit (SAG) 61 has a counter that counts the dot clock DOTCLK according to the active level of the enable signal ENABLE, and the output of the counter is used as the write address WA. The enable signal ENABLE is set to the active level at the beginning of the moving image display area and is set to the inactive level at the end of the moving image display area. The value of the counter of the write
動画表示エリアが図2に示されるように、表示パネルの中央部分に表示される場合、表示メモリの動画エリアに対応する部分の先頭アドレスと最後アドレスとを格納するレジスタが液晶コントローラ・ドライバ6に設けられる。この場合、ライトアドレス発生回路61内のカウンタの出力は、上記先頭アドレスを加算されてライトアドレスとされることになる。
As shown in FIG. 2, when the moving image display area is displayed in the center portion of the display panel, the liquid crystal controller /
表示データは、動画インターフェース信号に基づいて表示アドレス生成回路(DAG)62から生成される表示アドレスDAに従って内蔵のメモリ(M)63から読み出されて液晶駆動回路(DR)64に与えられる。表示アドレス生成回路62は、VSYNC及びHSYNCのアクティブレベルで初期化されるとともに、ドットクロックを計数するカウンタを有し、上記カウンタの出力が表示アドレスDAとされる。すなわち、表示データの書き込みアドレスWAと読み出しアドレスDAは、共に動画インターフェース信号を基準として生成される。
The display data is read from the built-in memory (M) 63 according to the display address DA generated from the display address generation circuit (DAG) 62 based on the moving image interface signal, and is given to the liquid crystal drive circuit (DR) 64. The display
図4は本発明の表示駆動制御システムの一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を動画インターフェースでの表示動作として説明する模式図である。システム・インターフェース(SS/IF)7からの表示データの書き込みは、図3における動画インターフェース(MP/IF)8からのドットクロックDOTCLK及びイネーブル信号ENABLEに従って表示メモリ(M)63に書き込まれる。 FIG. 4 is a schematic diagram for explaining the state of the moving image screen update on the display screen of the mobile phone using one embodiment of the display drive control system of the present invention as a display operation on the moving image interface. The display data is written from the system interface (SS / IF) 7 to the display memory (M) 63 according to the dot clock DOTCLK and the enable signal ENABLE from the moving image interface (MP / IF) 8 in FIG.
表示データは、動画インターフェース信号(VSYNC,HSYNC,DOTCLK)に従って読み出される。画像データの書き込みと表示読み出しは同一の信号を基準として動作するため、同一の一定速度で行われる。図4の(a)におけるLRは表示データの読み出しライン、LWは表示データの書き込みラインを示す。また、図4の(c)におけるLENDは最終ラインを示す。 The display data is read according to the moving image interface signal (VSYNC, HSYNC, DOTCLK). The writing of image data and the reading of display are performed with the same constant speed because they operate based on the same signal. In FIG. 4A, LR indicates a display data read line, and LW indicates a display data write line. In addition, LEND in FIG. 4C indicates the last line.
そして、時間t0は画面先頭ライン表示時点、時間t1 は画面最終ライン表示開始時点を示す。これにより、表示データの書き込みと表示読み出しは、1画面表示中に互いに追い越すことはないため、前記図23で説明したような動画1と動画2の境界がなく、画面のチラツキが発生することがない。書き込みアドレスと表示読み出しアドレスは、1ライン以上の間隔が常に保たれていればよい。
Time t0 indicates the screen start line display time, and time t1 indicates the screen last line display start time. As a result, the writing and display reading of the display data do not pass each other during one-screen display, so that there is no boundary between the moving
尚、図4において、同じ時間に表示されるメモリへの書き込み動作と読み出し動作が発生している様に見えるものの、実際は1動作サイクルにおいて前半に書き込み動作が行われ、後半に読み出し動作が行われていると理解されたい。ただし、表示メモリ63がライトポートとリードポートとを有する2ポートメモリの場合、書き込み動作と読み出し動作とを同時に行うことは可能である。
In FIG. 4, although it appears that a write operation and a read operation to the memory displayed at the same time are occurring, the write operation is actually performed in the first half in one operation cycle, and the read operation is performed in the second half. I want to be understood. However, when the
次に、静止画表示モードについて説明する。図5は本発明の実施例の効果を比較して説明するための動画インターフェースと内蔵メモリを有しない液晶コントローラ・ドライバの構成とその動作の説明図である。また、図6は図5の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。この液晶コントローラ・ドライバ(LCD−CDR)6はメモリMとしてラインメモリ(LM)63’を有している。 Next, the still image display mode will be described. FIG. 5 is an explanatory view of the configuration and operation of a liquid crystal controller / driver that does not have a moving image interface and a built-in memory for explaining the effects of the embodiment of the present invention. FIG. 6 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. The liquid crystal controller / driver (LCD-CDR) 6 has a line memory (LM) 63 ′ as the memory M.
この構成では、ビットマップメモリのようなRAMメモリを持たないため、静止画表示モードでも、図6の(a)、(b)、・・・・に示したように常時同一画面データを液晶コントローラ・ドライバ(LCD−CDR)6に転送し続けなければならない。そのため、データ転送による電力を要旨、消費電力の低減は難しい。また、動画表示には転送データが1画面ずつ異なるため、表示動作に同期して書き込める本発明の回路(図3参照)が有効である。 In this configuration, since there is no RAM memory such as a bitmap memory, even in the still image display mode, as shown in FIGS. 6A, 6B,. • It must continue to be transferred to the driver (LCD-CDR) 6. Therefore, it is difficult to reduce the power consumption due to the power of data transfer. In addition, since the transfer data is different for each screen in the moving image display, the circuit of the present invention (see FIG. 3) that can write in synchronization with the display operation is effective.
図7は本発明の実施例の効果を比較して説明するためのシステム・インターフェースと内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの構成とその動作の説明図である。また、図8は図7の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。図7に示した構成では、内蔵メモリ(M)63として図3と同様のRAMメモリであるビットマップメモリ(M)63を表示メモリとして内蔵している。 FIG. 7 is a diagram for explaining the configuration and operation of a liquid crystal controller / driver that performs data transfer using a system interface and a built-in memory for comparing and explaining the effects of the embodiment of the present invention. FIG. 8 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. In the configuration shown in FIG. 7, a bitmap memory (M) 63 that is a RAM memory similar to that in FIG.
図8に示したように、この内蔵のメモリ(M)63に1画面分の画像データを書き込んだ後は、内蔵クロックにより当該メモリ(M)63のデータを読み出すために静止画データを再度転送する必要がない。このため、データ転送における消費電力を低減できる。この考え方に基づいて、本発明の実施例では、静止画の表示モードでは図7の構成部分を使用し、動画表示モードでは図5に示した構成を機能させるようにしたものである。この静止画表示モードと動画表示モードの切り換えには、後述するレジスタを設け、このレジスタの状態に従ってモード切り換えを行うようにする。 As shown in FIG. 8, after the image data for one screen is written in the built-in memory (M) 63, the still image data is transferred again to read the data in the memory (M) 63 by the built-in clock. There is no need to do. For this reason, power consumption in data transfer can be reduced. Based on this concept, in the embodiment of the present invention, the configuration shown in FIG. 7 is used in the still image display mode, and the configuration shown in FIG. 5 is made to function in the moving image display mode. For switching between the still image display mode and the moving image display mode, a register described later is provided, and the mode is switched according to the state of this register.
図9は本発明の構成を図7の構成および図5の構成と比較して示すメリットとデメリットの説明図である。図9の丸で囲んだ1、すなわちシステム・インターフェースのみと表示メモリ(RAM)を備えた構成では、表示メモリ(RAM)を内蔵したことにより、静止画表示モード、動画表示モードの何れの画像表示モードでも表示データの転送量を最小限にすることができる。しかし、前記図20〜図23で説明したような表示画面のチラツキが発生する。 FIG. 9 is an explanatory diagram of merits and demerits showing the structure of the present invention in comparison with the structure of FIG. 7 and the structure of FIG. In the configuration including 1 in FIG. 9, that is, only the system interface and the display memory (RAM), since the display memory (RAM) is built in, any image display of the still image display mode or the moving image display mode is displayed. Even in the mode, the transfer amount of display data can be minimized. However, the flickering of the display screen as described with reference to FIGS. 20 to 23 occurs.
図9の丸で囲んだ2の構成、すなわち動画インターフェースとラインメモリを備えた構成では、チラツキの無い画面表示が可能であるが、静止画表示を含めて常時データの転送を必要とするために消費電力が増加し、低消費電力化は難しい。これらに対し、図9の丸で囲んだ3に示した内蔵メモリと動画インターフェースを設け、かつ静止画表示モードと動画表示モードとを切り換えるようにした本発明の実施例の構成によれば、表示画面にチラツキの無い動画更新が可能で、かつ最小限のデータ転送により低消費電力化を実現できる。
In the configuration of 2 circled in FIG. 9, that is, the configuration including the moving image interface and the line memory, it is possible to display the screen without flickering, but because the data transfer is always required including the still image display. Power consumption increases and low power consumption is difficult. On the other hand, according to the configuration of the embodiment of the present invention in which the built-in memory and the moving image interface shown in
次に、本発明による動画インターフェースとシステム・インターフェースにおける動画表示と静止画表示の各表示モードの切り換えを実現するための具体的なシステム構成およびその動作を説明する。 Next, a description will be given of a specific system configuration and operation for realizing switching of each display mode between the moving image display and the still image display in the moving image interface and the system interface according to the present invention.
図10は本発明の表示駆動制御装置を構成する液晶コントローラ・ドライバを具体化したドライバチップの回路構成の説明図である。このドライバチップ600への静止画データ、テキストデータ等はベースバンド・プロセッサ41からシステム・インターフェース601に書き込まれ、内部のアドレスカウンタ(AC)606の示すアドレスのメモリすなわちグラフィックRAM(GRAM)610に表示データとして書き込まれる。この表示動作は次のとおりである。すなわち、内部クロック生成回路(CPG)630で生成したクロック信号に基づいてタイミング発生回路622は表示動作に必要なタイミング、表示アドレスを発生する。
FIG. 10 is an explanatory diagram of a circuit configuration of a driver chip that embodies a liquid crystal controller / driver constituting the display drive control apparatus of the present invention. Still image data, text data, etc. to the
このタイミング、表示アドレスでグラフィックRAM(GRAM)610から表示データを読み出し、液晶表示に必要な電圧レベルに変換して液晶パネルに送出する。動画表示モードと静止画表示モードの切り換えは、表示動作切り換えレジスタ(DM)621、RAMアクセス切り換えレジスタ(RM)605により行う。 Display data is read from the graphic RAM (GRAM) 610 at this timing and display address, converted to a voltage level necessary for liquid crystal display, and sent to the liquid crystal panel. Switching between the moving image display mode and the still image display mode is performed by a display operation switching register (DM) 621 and a RAM access switching register (RM) 605.
動画表示モードでは、動画表示データ(PD17−0)、垂直同期信号VSYNC、水平同期信号HSYNC、ドットクロックDOTCLK、データイネーブル信号ENABLEがアプリケーション・プロセッサ42から外部表示インターフェース620に入力する。表示動作切り換えレジスタ(DM)621によりタイミング発生回路622内でのタイミングを内蔵クロック基準から同期信号(VSYNC、HSYNC)に切り換え、必要なタイミング信号を生成する。尚、タイミング発生回路622は、図3で示される表示アドレス生成回路が含まれるが、図面の複雑さを避けるため記載されていない。
In the moving image display mode, moving image display data (PD17-0), vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC, dot clock DOTCLK, and data enable signal ENABLE are input from the
また、RAMアクセス切り換えレジスタ(RM)605によりライトアドレスカウンタ(AC)606の動作をドットクロックDOTCLK、データイネーブル信号ENABLEより発生する信号に切り換える。そして、グラフィックRAM(GRAM)610へのデータバスを表示データ(PD17−0)へ切り換える。これにより、表示動作、RAMアクセス動作は、システム・インターフェース601と内部クロック生成回路(CPG)630から動画インターフェースである外部表示インターフェースモジュール620に切り換えられる。
The RAM access switching register (RM) 605 switches the operation of the write address counter (AC) 606 to a signal generated from the dot clock DOTCLK and the data enable signal ENABLE. Then, the data bus to the graphic RAM (GRAM) 610 is switched to display data (PD17-0). Thus, the display operation and the RAM access operation are switched from the system interface 601 and the internal clock generation circuit (CPG) 630 to the external
なお、図10において、参照符号602はゲートドライバ・インターフェース(シリアル)、603はインデックスレジスタ(IR)、604はコントロールレジスタ(CR)、607はビット単位の演算処理を行うビットオペレーション回路、608は読み出し(リード)データラッチ回路、609は書き込み(ライト)データラッチ回路である。また、参照符号623,624,626はラッチ回路、625は交流化回路、627は駆動回路で、表示駆動回路(ここでは液晶駆動回路)64を構成する。そして、640はガンマ(γ)調整回路、650は階調電圧生成回路であり、液晶パネルへの表示データ処理回路を構成する。なお、ビットオペレーション回路607はビット単位の演算処理、及びビット単位の並び換え操作を行うものであるため、本機能を必要としない場合は省略できる。
In FIG. 10,
次に、システム・インターフェースとアプリケーション・インターフェースの切り換えレジスタの詳細について説明する。表1は図10で説明したRAMアクセス切り換えレジスタ(RM)605のモード設定状態を示す。なお、表1では、このレジスタをRAMアクセスモードレジスタと表記している。 Next, the details of the system interface and application interface switching registers will be described. Table 1 shows the mode setting state of the RAM access switching register (RM) 605 described with reference to FIG. In Table 1, this register is expressed as a RAM access mode register.
また、表2は同じく図10で説明した表示動作切り換えレジスタ(DM)605のモード設定状態を示す。なお、表2では、このレジスタを表示動作モードレジスタと表記している。 Table 2 also shows the mode setting state of the display operation switching register (DM) 605 described with reference to FIG. In Table 2, this register is represented as a display operation mode register.
そして、表3はRAMアクセス切り換えレジスタ(RM)と表示動作切り換えレジスタ(DM)の組み合わせ設定による各種の表示動作モードの状態の説明図である。
表1に示したように、RAMアクセス切り換えレジスタ(RM)は内蔵した表示メモリ(グラフィックRAM)GRAMへのアクセスを行うインターフェースの切り換えを設定する。このRAMアクセス切り換えレジスタ(RMレジスタ)の設定を「RMの設定状態」で説明すると、「RM=0」のときはシステム・インターフェースのみからメモリGRAMへの表示データの書き込みが可能となる。また、「RM=1」のときはアプリケーション・インターフェース(動画インターフェース、表1のRGBインターフェース)のみからメモリGRAMへの書き込みが可能となる。 As shown in Table 1, the RAM access switching register (RM) sets switching of an interface for accessing the built-in display memory (graphic RAM) GRAM. The setting of the RAM access switching register (RM register) will be described in “RM setting state”. When “RM = 0”, display data can be written into the memory GRAM only from the system interface. When “RM = 1”, writing to the memory GRAM is possible only from the application interface (moving image interface, RGB interface in Table 1).
表2に示した表示動作切り換えレジスタ(DMレジスタ)は2ビットの設定であり、表示動作モードを切り換える。このDMレジスタの設定を「DMの設定状態」で説明する。「DM=00」のときは内蔵クロックによる表示動作が行われる。また、「DM=01」のときは動画インターフェース(RGBインターフェース)により表示動作が行われる。また、「DM=10」のときはVSYNCインターフェースによる表示動作となり、RGBインターフェース時のVSYNC信号のみと内蔵ブロックにより表示動作が行われる。なお、「DM=11」の設定は禁止される。 The display operation switching register (DM register) shown in Table 2 is a 2-bit setting, and switches the display operation mode. This DM register setting will be described in “DM setting state”. When “DM = 00”, a display operation is performed using a built-in clock. When “DM = 01”, the display operation is performed by the moving image interface (RGB interface). When “DM = 10”, the display operation is performed by the VSYNC interface, and the display operation is performed only by the VSYNC signal and the built-in block at the time of the RGB interface. Note that the setting of “DM = 11” is prohibited.
このように、インターフェースの切り換えをRAMアクセス切り換えレジスタと表示動作切り換えレジスタとの2つのレジスタ(RAMレジスタ、DMレジスタ)を用いて独立に制御する。表3に纏めて表記したように、2つのレジスタの設定状態で表示動作を切り換えることで種々の表示モードで動作可能となる。なお、表3では、「DMの設定状態」を(DM1−0=00)のように表記してある。 As described above, the switching of the interface is controlled independently using the two registers (RAM register and DM register) of the RAM access switching register and the display operation switching register. As summarized in Table 3, it is possible to operate in various display modes by switching the display operation in the setting state of the two registers. In Table 3, “DM setting state” is represented as (DM1-0 = 00).
図11はシステム・インターフェースとアプリケーション・インターフェースを備えて内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの実施例の構成とその動作の説明図である。また、図12は図11の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。本実施例では、静止画データ等を入力するシステム・インターフェース(ベースバンド・インターフェース)41、動画インターフェースであるアプリケーション・インターフェース42は共に、そのデータは表示メモリである内蔵RAMメモリ(表示メモリM)63に格納される。
FIG. 11 is a diagram for explaining the configuration and operation of an embodiment of a liquid crystal controller / driver that includes a system interface and an application interface and performs data transfer using a built-in memory. FIG. 12 is a schematic diagram for explaining how still images are displayed by the liquid crystal controller / driver of FIG. In this embodiment, both a system interface (baseband interface) 41 for inputting still image data and the
垂直同期信号VSYNCは表示動作の画面先頭を示すタイミング信号、水平同期信号HSYNCは表示動作のライン周期を示すタイミング信号、ドットクロックDOTCLKは画素単位のクロックで動画インターフェースすなわちアプリケーション・インターフェース(APP)42による表示動作の基準クロックとなる。また、このドットクロックDOTCLKは表示メモリ(M)63の書き込み信号ともなる。アプリケーション・プロセッサ42はこのドットクロックDOTCLKに同期して画像データを転送する。なお、イネーブル信号ENABLEは、各画素データが有効であることを示す信号である。このイネーブル信号ENABLEが有効のときのみ転送データが表示メモリ(M)63に書き込まれる。
The vertical synchronization signal VSYNC is a timing signal indicating the head of the display operation, the horizontal synchronization signal HSYNC is a timing signal indicating the line cycle of the display operation, and the dot clock DOTCLK is a clock in units of pixels, and is based on the moving image interface, that is, the application interface (APP) 42 This is the reference clock for display operation. The dot clock DOTCLK also serves as a write signal for the display memory (M) 63. The
すなわち、図12に示したように、画面のRAMデータ表示エリア(静止画表示領域)SSDAの内のイネーブル信号ENABLEが有効とされた領域である動画表示領域MPDAに動画表示データPD17−0が表示される。なお、画面の上下にはバックポーチ期間(BP3−0)とフロントポーチ期間(FP3−0)が設けてあり、その間に表示期間(NL4−0)が設けられている。 That is, as shown in FIG. 12, the moving image display data PD17-0 is displayed in the moving image display area MPDA in which the enable signal ENABLE is valid in the RAM data display area (still image display area) SSDA of the screen. Is done. Note that a back porch period (BP3-0) and a front porch period (FP3-0) are provided above and below the screen, and a display period (NL4-0) is provided therebetween.
図13はシステム・インターフェースとアプリケーション・インターフェースの切り換え動作を表示画面の状態で示した説明図である。システム・インターフェースの動作で静止画FSが表示され、アプリケーション・インターフェースの動作で動画MP1,MP2,・・・MP10,・・・MPNが表示される様子を示している。携帯電話機では、動画表示を行う時間は表示を行う時間からすると少ないはずである。このため、大多数を占める静止画表示時は「システム・インターフェース+内部クロックによる表示」により低消費電力での動作となる。 FIG. 13 is an explanatory diagram showing the switching operation between the system interface and the application interface in the state of the display screen. The still image FS is displayed by the operation of the system interface, and the moving images MP1, MP2,... MP10,. In a mobile phone, the time for displaying a moving image should be less than the time for displaying. For this reason, at the time of displaying a still image occupying the majority, “system interface + display by internal clock” enables operation with low power consumption.
そして、動画表示を行う際のみ、前記したように各レジスタ(RM、DM)を切り換えてアプリケーション・インターフェース(動画インターフェース)を有効にする。これにより、データの転送電力を使用するインターフェースの使用期間を最小限にし、システム全体での電力消費の低減化を図ることができる。なお、レジスタの設定を含め、本システムのインストラクション設定はシステム・インターフェースのみから可能としている。しかし、別経由でのインストラクション設定を行うようにしてもよい。 Then, only when displaying a moving image, the application interface (moving image interface) is enabled by switching the registers (RM, DM) as described above. As a result, it is possible to minimize the usage period of the interface that uses the data transfer power and to reduce the power consumption of the entire system. It should be noted that the instruction setting of this system, including register settings, is possible only from the system interface. However, instruction setting via another route may be performed.
図14は本発明の実施例2の説明図であり、動画バッファリング動作を実行する回路構成を説明するためのブロック図である。前記図5と図6で説明した画像表示システムでは、動画表示時(アプリケーション・インターフェースの使用時)は表示データをラインメモリに逐次格納して表示が行われる。そのため、表示データを常時転送し続ける必要がある。本実施例では、動画インターフェース(アプリケーション・インターフェース(APP)42)の使用時も表示データを全てRAMメモリ(M)63に格納し、格納された表示データを、動画インターフェース(63)により入力する同期信号(VSYNC,HSYNC,DOTCLK,ENABLE)に従って読み出して液晶パネルに出力し、これを表示する。内蔵のRAMメモリ(M)63へのアクセス切り換えをアクセスモードレジスタ(RMレジスタ)605で行う。
FIG. 14 is an explanatory diagram of
図15は図14の回路構成による動画バッファリング動作における動画データの転送の様子を説明する説明する模式図である。前記図5で説明したようなラインメモリのみを用いる動画表示では、動画データを常時転送しなければならない。現状の携帯電話機のシステムでは、動画表示時の1秒間のコマ(フレーム)数は10〜15である。このため、1秒間の表示フレーム数を60フレームとすると画面更新は4フレームに一回行われることになる。すなわち、4フレーム期間は同じ画面を表示している。 FIG. 15 is a schematic diagram for explaining the state of transfer of moving image data in the moving image buffering operation with the circuit configuration of FIG. In the moving image display using only the line memory as described in FIG. 5, the moving image data must be transferred at all times. In the current mobile phone system, the number of frames (frames) per second when displaying a moving image is 10-15. For this reason, when the number of display frames per second is 60 frames, the screen is updated once every four frames. That is, the same screen is displayed for the four frame periods.
現状の携帯電話機での動画を図5、図6で説明した構成で行うと、4フレームの同一画面表示期間にわたってデータ転送を行なわなければならないため、データ転送により消費電力が増加する。本実施例では、動画データを全て内蔵のRAMメモリに格納する動画バッファリングを行うようにしたため、画面の更新時のみデータ転送を行い、内蔵のメモリの表示データを更新することになる。その後の同一画面の表示期間は、システム側からのデータ転送を行わずにメモリに格納された表示データを読み出して表示する。これにより、動画データの転送回数が、上記例の動画15フレーム/秒、フレーム周波数60Hzにおいて、従来に比較して1/4に削減される。 If a moving picture on a current mobile phone is performed with the configuration described with reference to FIGS. 5 and 6, data transfer must be performed over the same frame display period of 4 frames, so that power consumption increases due to the data transfer. In this embodiment, since moving image buffering for storing all moving image data in the built-in RAM memory is performed, data transfer is performed only when the screen is updated, and display data in the built-in memory is updated. In the subsequent display period of the same screen, the display data stored in the memory is read and displayed without performing data transfer from the system side. As a result, the number of transfer times of the moving image data is reduced to ¼ compared to the conventional case at the moving image of 15 frames / second and the frame frequency of 60 Hz in the above example.
本発明は、上記説明したような画面のRAMデータ表示エリア(静止画表示領域)SSDAの内に動画表示領域MPDAをはめ込む際の動画データ表示領域の選択した領域のみに当該動画データを転送することもできる。図16は本発明による動画転送を実現する回路構成の一実施例を説明するブロック図である。また、図17は図16の液晶コントローラ・ドライバによる選択領域のみへの静止画表示の様子を説明する模式図である。 The present invention transfers the moving image data only to the selected area of the moving image data display area when the moving image display area MPDA is inserted into the RAM data display area (still image display area) SSDA of the screen as described above. You can also. FIG. 16 is a block diagram for explaining an embodiment of a circuit configuration for realizing moving image transfer according to the present invention. FIG. 17 is a schematic diagram for explaining how still images are displayed only in selected areas by the liquid crystal controller / driver of FIG.
動画バッファリングを用いない場合、液晶パネルの一部分を使用して動画表示を行う際に動画表示領域MPDA以外の静止画表示領域SSDAも含めて動画インターフェースから表示データを常時転送する必要があった。このため、データ転送数が増し、消費電力が増加する。本実施例の選択領域転送方式では、動画インターフェースから転送する表示データは、動画表示領域MPDAの表示データのみを転送可能である。 When moving image buffering is not used, it is necessary to always transfer display data from the moving image interface including the still image display area SSDA other than the moving image display area MPDA when displaying a moving image using a part of the liquid crystal panel. For this reason, the number of data transfers increases and power consumption increases. In the selected area transfer method of this embodiment, only display data in the moving picture display area MPDA can be transferred as display data transferred from the moving picture interface.
選択領域転送方式では、事前に表示メモリへ静止画データを書き込んで置き、ENABLE信号にて指示された表示メモリの部分にのみ動画インターフェースから表示データを書き込む。これにより、表示メモリ上で静止画と動画が合成され、表示動作時に同時に読み出されて液晶パネル13に表示がなされる。このように、本実施例によれば、選択的に動画表示領域を指定することができ、動画領域分に相当する最小限のデータ転送で動画表示が可能となり、データ転送時の消費電力を低減することができる。なお、以上は携帯電話機の表示装置に限るものではなく、パソコンやディスプレイモニターなどの大サイズの表示装置についても同様に適用できる。
In the selected area transfer method, still image data is written in advance in the display memory, and display data is written from the moving image interface only in the portion of the display memory designated by the ENABLE signal. As a result, the still image and the moving image are synthesized on the display memory, and simultaneously read out during the display operation and displayed on the
図18は本発明の効果を説明するための前記各データ転送方式の動画データ転送数の比較説明図である。なお、図18は、液晶パネルサイズが176×240ドット、動画サイズがQCIFサイズ(144×176ドット)、動画コマ数が15フレーム/秒(fps)、フレーム周波数が60Hzの液晶表示装置で比較したものである。図18から分かるように、(a)動画インターフェースのみの場合(内蔵メモリ無し)では176×240×60フレーム=2.5M回転送/秒、(b)動画バッファリング方式では176×240×15フレーム=633k回転送/秒、(c)動画バッファリング方式+選択動画領域転送方式では144×176×15フレーム=380k回転送/秒となる。 FIG. 18 is a comparative explanatory view of the number of moving image data transfers in each of the data transfer methods for explaining the effect of the present invention. FIG. 18 shows a comparison between liquid crystal display devices having a liquid crystal panel size of 176 × 240 dots, a moving image size of QCIF size (144 × 176 dots), a moving image frame rate of 15 frames / second (fps), and a frame frequency of 60 Hz. Is. As can be seen from FIG. 18, (a) 176 × 240 × 60 frames = 2.5M times transfer / second in the case of only the moving image interface (no built-in memory), (b) 176 × 240 × 15 frames in the moving image buffering method. = 633 k times transfer / second, (c) In the moving image buffering method + selected moving image area transfer method, 144 × 176 × 15 frames = 380 k times transfer / second.
したがって、データ転送量は、(b)動画バッファリング方式は(a)動画インターフェースのみの場合に対して約25%の低減、(c)動画バッファリング方式+選択動画領域転送方式は(a)動画インターフェースのみの場合に対して約15%の低減が可能となる。 Therefore, the data transfer amount is reduced by about 25% in the case of (b) moving image buffering method (a) only with the moving image interface, and (c) moving image buffering method + selected moving image area transfer method is (a) moving image A reduction of about 15% is possible compared to the case of only the interface.
図19は本発明の実施例3の説明図であり、動画表示中の静止画領域の表示書き換え方式を説明する模式図である。図10で具体的に説明したように、本発明の液晶コントローラ・ドライバは静止画インターフェースと動画インターフェースの切り換えをレジスタで行い、また、図14以降で説明したような動画バッファリングが可能であることから、動画表示中の静止画領域の表示書き換えを行うこともできる。
FIG. 19 is an explanatory diagram of
図19に示したように、表示画面に動画を表示しているときにも、携帯電話機におけるようなアイコンマーク(時計、電波状況)等を更新する必要がある。ここでは、画面の静止画表示領域にメール着信表示SISを表示させる場合を例として示す。動画バッファリング方式による表示データの書き換えは、画面更新時となる。この他の期間は表示動作のみを行う。前記したように、静止画表示モードと動画表示モードはレジスタ(表示動作切り換えレジスタ(DM)、RAMアクセス切り換えレジスタ(RM))で行う。さらに、この切り換えは、表示動作とメモリへのアクセスのそれぞれを独立して切り換えが可能である。 As shown in FIG. 19, it is necessary to update the icon mark (clock, radio wave status) and the like on the mobile phone even when a moving image is displayed on the display screen. Here, an example is shown in which the incoming mail display SIS is displayed in the still image display area of the screen. The display data is rewritten by the video buffering method when the screen is updated. In other periods, only the display operation is performed. As described above, the still image display mode and the moving image display mode are performed by registers (display operation switching register (DM), RAM access switching register (RM)). Further, this switching can be performed independently between the display operation and the access to the memory.
このため、本実施例では、図19の動作波形に示したように、動画表示の画面更新時以外の期間に、RAMアクセスのみRAMアクセス切り換えレジスタ(RM)を「=0」としてシステム・インターフェースに切り換え、静止画表示領域の表示データを更新する。この静止画表示領域の更新期間TSが終了した時点で当該RAMアクセス切り換えレジスタ(RM)を「=1」とする。この静止画表示領域の更新期間TSには、表示動作切り換えレジスタ(DM)を「=1」として動画インターフェースから表示を継続する。これにより、動画表示中においても静止画表示領域の更新が可能となり、より柔軟な表示形態を実現できる。 For this reason, in this embodiment, as shown in the operation waveform of FIG. 19, the RAM access switching register (RM) is set to “= 0” for the RAM access only in the period other than the time of updating the moving image display screen. Switch and update the display data in the still image display area. At the end of the still image display area update period TS, the RAM access switching register (RM) is set to “= 1”. In the still image display area update period TS, the display operation switching register (DM) is set to “= 1” and the display is continued from the moving image interface. As a result, the still image display area can be updated even during moving image display, and a more flexible display mode can be realized.
図20は本発明の実施例4の説明図であり、表2及び表3のVSYNCインターフェースを採用した場合の液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。そして、メモリ(M)の書き込みを制御するライトアドレス生成回路(SAG)は、システム・インターフェース7から制御し、メモリ(M)の読み出しを制御する表示アドレス生成回路(DAG)のアドレスの生成タイミングをアプリケーション・プロセッサ42から垂直同期信号VSYNCで制御するようにした。
FIG. 20 is an explanatory diagram of
この場合、表示アドレス生成回路(DAG)は、VSYNCアクティブレベルでリセットされ、内蔵クロック回路CLKから発生されたクロック信号を計数するカウンタを有し、このカウンタの出力が表示アドレスDAとして利用される。この構成の場合、従来システムをほとんど変更することなく、動画データを表示することが可能となる。尚、システム・インターフェース7側からの動画データの書き込み速度は、内蔵クロック発生回路CLKからのクロック信号に基づく表示動作よりも十分高速に行われる必要性がある。他の構成と動作は図3で説明したものと同様である。 In this case, the display address generation circuit (DAG) has a counter that is reset at the VSYNC active level and counts the clock signal generated from the built-in clock circuit CLK, and the output of this counter is used as the display address DA. In the case of this configuration, it is possible to display moving image data with almost no change to the conventional system. The moving image data writing speed from the system interface 7 side needs to be sufficiently faster than the display operation based on the clock signal from the built-in clock generation circuit CLK. Other configurations and operations are the same as those described in FIG.
本実施例の構成において、表示メモリ(M)に対してアプリケーション・プロセッサ42からの垂直同期信号VSYNCで書き込まれた表示データの読み出しの開始時点を制御することにより、画像表示を画面の走査タイミングに同期させることができ、画面の途中から画像更新がなされることはない。したがって、画面更新中での画面のチラツキは発生しない。
In the configuration of this embodiment, by controlling the start point of reading of display data written by the vertical synchronization signal VSYNC from the
なお、以上、本発明を実施例により説明したが、本発明は上記実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変形が可能であることは言うまでもない。 Although the present invention has been described with reference to the embodiments, the present invention is not limited to the configurations of the above embodiments, and various modifications can be made without departing from the technical idea of the present invention. Needless to say.
1・・・・駆動制御回路装置、2・・・・音声インターフェース(AUI)3・・・・高周波インターフェース(HFI)、4・・・・画像データ処理装置である画像プロセッサ、41・・・・マイコンMPUを有するベースバンド・プロセッサ、411・・・・デジタル・シグナル・プロセッサ(DSP)、412・・・・ASIC、42・・・・アプリケーション・プロセッサ(APP)、421・・・・動画対応プロセッサ(MPEG)、422・・・・液晶表示コントローラ(LCDC)、5・・・・画像表示メモリ、6・・・・表示駆動制御回路である液晶コントローラ・ドライバ(LCD−CDR)、7・・・・静止画・テキスト・システム・I/Oバス・インターフェース(SS/IF)、動画インターフェース(MP/IF)、9・・・・マイクロフォン(M/C)、10・・・・スピーカ(S/P)、11・・・・ビデオカメラ(C/M)、12・・・・アンテナ(ANT)、13・・・・液晶パネル(液晶ディスプレイ:LCD)、621・・・・表示動作切り換えレジスタ(DM)、605・・・・RAMアクセス切り換えレジスタ(RM)。
DESCRIPTION OF
Claims (16)
1)第1データ端子を介してシステム・インターフェース回路へ供給された静止画像をメモリへ書き込む第1書き込み動作と、第2データ端子を介して外部表示インターフェース回路へ供給された動画像を上記メモリへ書き込む第2書き込み動作とのいずれか一方を指定可能なレジスタを、上記第2書き込み動作を指定するように上記データ処理装置によって設定し、
2)その後、上記レジスタを、上記第1書き込み動作を指定するように上記データ処理装置によって設定し、
3)その後、上記レジスタを、再度、上記第2書き込み動作を指定するように上記データ処理装置によって設定することによって上記静止画像を変更する静止画像変更方法。 In a display system including a display panel, a drive control device coupled to the display panel, and a data processing device coupled to the drive control device, a moving image is displayed on the first display portion of the display panel, and A still image changing method for changing the still image in a state where a still image is displayed on a second display portion different from the first display portion of the display panel,
1 ) A first writing operation for writing a still image supplied to the system interface circuit via the first data terminal to the memory, and a moving image supplied to the external display interface circuit via the second data terminal to the memory. A register capable of designating either one of the second write operation to be written is set by the data processing device so as to designate the second write operation,
2 ) Thereafter, the register is set by the data processor to specify the first write operation,
3 ) A still image changing method for changing the still image by setting the register again by the data processing device so as to designate the second write operation again.
上記第1レジスタおよび上記レジスタは、上記駆動制御装置に含まれる請求項1に記載の静止画像変更方法。The still image changing method according to claim 1, wherein the first register and the register are included in the drive control device.
1)データ端子を介して第1インターフェース回路へ供給された静止画像をメモリへ書き込む第1書き込み動作と、上記データ端子を介して第2インターフェース回路へ供給された動画像を上記メモリへ書き込む第2書き込み動作とのいずれか一方を指定可能なレジスタを、上記第2書き込み動作を指定するように上記データ処理装置によって設定し、1) A first writing operation for writing the still image supplied to the first interface circuit via the data terminal to the memory, and a second writing operation for writing the moving image supplied to the second interface circuit via the data terminal to the memory. A register capable of designating either one of the write operations is set by the data processing device so as to designate the second write operation,
2)上記レジスタを、上記第1書き込み動作を指定するように上記データ処理装置によって設定し、上記第1インターフェース回路に供給された更新される静止画データを上記メモリへ書き込み、2) The register is set by the data processing device so as to designate the first write operation, and the updated still image data supplied to the first interface circuit is written to the memory.
3)上記レジスタを、再度、上記第2書き込み動作を指定するように上記データ処理装置によって設定することによって上記静止画像を更新する静止画像変更方法。 3) A still image changing method for updating the still image by setting the register again by the data processing device so as to designate the second write operation.
上記レジスタは、上記駆動制御装置に含まれる請求項3に記載の静止画像変更方法。The still image changing method according to claim 3, wherein the register is included in the drive control device.
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第1機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第2機能とによって前記画像データ処理装置と結合され、The display drive control device includes the first function for writing the image data corresponding to the moving image data to the memory and the second function for writing the image data to be the still image data to the memory. Combined with an image data processor,
前記表示駆動制御装置は、前記第1機能と前記第2機能のいずれか一方を設定可能なレジスタ部を含み、The display drive control device includes a register unit capable of setting one of the first function and the second function,
上記画像データ処理装置は、前記レジスタの設定を変更することによって、前記メモリに記憶された前記動画データに対応される前記画像データの更新の間に、前記静止画データとされる前記画像データを更新することを特徴とする表示駆動制御システム。The image data processing device changes the setting of the register to change the image data to be the still image data during the update of the image data corresponding to the moving image data stored in the memory. A display drive control system characterized by updating.
上記表示駆動制御回路は、データ端子を介して第1インターフェースへ供給された静止画データを上記メモリへ書き込み可能とする第1状態、又は、上記データ端子を介して上記第2インターフェースへ供給された上記動画データを上記メモリへ書き込み可能とする第2状態を有するレジスタを有し、The display driving control circuit is supplied to the second interface via the data terminal or the first state in which the still image data supplied to the first interface via the data terminal can be written to the memory. A register having a second state enabling the video data to be written to the memory;
上記画像データ処理装置は、上記表示パネルの第1表示部分に動画像が表示され、上記表示パネルの上記第1表示部分と異なる第2表示部分に静止画像が表示される状態において、上記レジスタの設定を上記第2状態から上記第1状態へ設定して、上記メモリへ更新のための静止画データを書き込み、その後、上記レジスタの設定を上記第1状態から上記第2状態へ設定して、上記動画データを上記メモリへ書き込みを行うことを特徴とする表示駆動制御システム。The image data processing device is configured to display a moving image on the first display portion of the display panel and display a still image on a second display portion different from the first display portion of the display panel. Set the setting from the second state to the first state, write still image data for updating to the memory, and then set the register setting from the first state to the second state. A display drive control system, wherein the moving image data is written to the memory.
上記表示駆動制御回路は、データ端子を介して第1インターフェースへ供給された静止画データを上記メモリへ書き込み可能とする第1状態、又は、上記データ端子を介して上記第2インターフェースへ供給された上記動画データを上記メモリへ書き込み可能とする第2状態を有するレジスタを有し、The display driving control circuit is supplied to the second interface via the data terminal or the first state in which the still image data supplied to the first interface via the data terminal can be written to the memory. A register having a second state enabling the video data to be written to the memory;
上記データ処理装置は、上記表示パネルの第1表示部分に動画像が表示され、上記表示パネルの上記第1表示部分と異なる第2表示部分に静止画像が表示される状態において、上記静止画像を更新するとき、In the state where the moving image is displayed on the first display portion of the display panel and the still image is displayed on a second display portion different from the first display portion of the display panel, the data processing device displays the still image When updating
1)上記レジスタの設定を上記第2状態から上記第1状態へ設定し、上記第1インターフェースを介して供給される更新のための静止画データを上記メモリへ書き込み、1) The setting of the register is changed from the second state to the first state, and the still image data for update supplied via the first interface is written to the memory.
2)上記レジスタの設定を上記第1状態から上記第2状態へ設定して、上記第2インターフェースを介して供給される上記動画データを上記メモリへ書き込みを行うことを特徴とする携帯電話機。2) A cellular phone characterized in that the setting of the register is set from the first state to the second state, and the moving image data supplied via the second interface is written to the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206070A JP4142701B2 (en) | 2001-12-27 | 2006-07-28 | Still image changing method, display drive control system, and mobile phone using this technology |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001397307 | 2001-12-27 | ||
JP2006206070A JP4142701B2 (en) | 2001-12-27 | 2006-07-28 | Still image changing method, display drive control system, and mobile phone using this technology |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002376723A Division JP2003263140A (en) | 2001-12-27 | 2002-12-26 | Display drive control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006330755A JP2006330755A (en) | 2006-12-07 |
JP4142701B2 true JP4142701B2 (en) | 2008-09-03 |
Family
ID=37552417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006206070A Expired - Lifetime JP4142701B2 (en) | 2001-12-27 | 2006-07-28 | Still image changing method, display drive control system, and mobile phone using this technology |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4142701B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5301119B2 (en) * | 2007-06-28 | 2013-09-25 | 京セラ株式会社 | Display device and display program |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09281933A (en) * | 1996-04-17 | 1997-10-31 | Hitachi Ltd | Data driver and liquid crystal display device and information processing device using it. |
JPH11296130A (en) * | 1998-04-16 | 1999-10-29 | Pioneer Electron Corp | Driving device of display panel |
JP2000284766A (en) * | 1999-03-31 | 2000-10-13 | Fujitsu General Ltd | Memory control circuit |
JP2001202053A (en) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Display device and information portable terminal |
JP3659139B2 (en) * | 1999-11-29 | 2005-06-15 | セイコーエプソン株式会社 | RAM built-in driver and display unit and electronic device using the same |
JP4058888B2 (en) * | 1999-11-29 | 2008-03-12 | セイコーエプソン株式会社 | RAM built-in driver and display unit and electronic device using the same |
WO2003056541A1 (en) * | 2001-12-27 | 2003-07-10 | Renesas Technology Corp. | Display drive control system |
-
2006
- 2006-07-28 JP JP2006206070A patent/JP4142701B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006330755A (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839349B2 (en) | Display system | |
JP2004151222A (en) | Liquid crystal display control unit and liquid crystal display device | |
JP2015125245A (en) | Liquid crystal display device, liquid crystal driver, and drive method of the liquid crystal display panel | |
JP3826159B2 (en) | Display drive control circuit | |
JPWO2003056541A1 (en) | Display drive control system | |
JP4142701B2 (en) | Still image changing method, display drive control system, and mobile phone using this technology | |
JP2003263140A (en) | Display drive control circuit | |
JP2006330754A (en) | Display system and mobile phone unit using same | |
JP2007213096A (en) | Display drive control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4142701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |