JP4141427B2 - Display drive device - Google Patents
Display drive device Download PDFInfo
- Publication number
- JP4141427B2 JP4141427B2 JP2004275073A JP2004275073A JP4141427B2 JP 4141427 B2 JP4141427 B2 JP 4141427B2 JP 2004275073 A JP2004275073 A JP 2004275073A JP 2004275073 A JP2004275073 A JP 2004275073A JP 4141427 B2 JP4141427 B2 JP 4141427B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- period
- pixel
- signal
- display cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Light Control Or Optical Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶ディスプレイやプラズマディスプレイ、あるいは入力される画像信号の属性に応じて光導波板に対するアクチュエータ部の接触・離隔方向の変位動作を制御して、光導波板の所定部位の漏れ光を制御することにより、光導波板に画像信号に応じた映像を表示させるディスプレイ（便宜的に電歪型ディスプレイと記す）等のパネル型のディスプレイを駆動するためのディスプレイの駆動装置に関する。 The present invention controls liquid crystal display, plasma display, or the displacement operation of the actuator part in contact / separation direction with respect to the optical waveguide plate in accordance with the attribute of the input image signal, and leaks light at a predetermined part of the optical waveguide plate. by controlling relates to a drive equipment displays for driving the panel-type display such as a display for displaying the image corresponding to the image signal to the optical waveguide plate (conveniently referred to as electrostriction type display).
従来から、ディスプレイとして、陰極線管（ＣＲＴ）、液晶ディスプレイ、プラズマディスプレイ等の表示装置が知られている。 Conventionally, display devices such as a cathode ray tube (CRT), a liquid crystal display, and a plasma display are known as displays.
陰極線管としては、通常のテレビジョン受像機やコンピュータ用のモニタ装置等が知られているが、画面は明るいものの、消費電力が大きく、また、画面の大きさに比較して表示装置全体の奥行きが大きくなるという問題がある。また、表示画像の周辺部で分解能が低下し、像又は図形が歪む。記憶作用がない。大型表示ができないなどの難点もある。 As a cathode ray tube, an ordinary television receiver, a monitor device for a computer, and the like are known. However, although the screen is bright, the power consumption is large and the depth of the entire display device is larger than the screen size. There is a problem that becomes larger. In addition, the resolution is reduced at the periphery of the display image, and the image or figure is distorted. There is no memory effect. There are also disadvantages such as being unable to display large images.
この理由は、電子銃から放射された電子ビームを大きく偏向させることから、電子ビームがブラウン管の蛍光面に斜めに到達する箇所では発光点（ビームスポット）が広がり、像が斜めに表示されるようになる。これにより、表示画像に歪みが生じることになる。また、ブラウン管内部の大きな空間を真空に保つには限度があるからである。 This is because the electron beam radiated from the electron gun is largely deflected, so that the emission point (beam spot) is widened and the image is displayed diagonally where the electron beam reaches the fluorescent screen of the cathode ray tube obliquely. become. As a result, the display image is distorted. In addition, there is a limit to keeping a large space inside the cathode ray tube in a vacuum.
一方、パネル型のディスプレイ、例えば液晶ディスプレイは、装置全体を小型化でき、消費電力が少ないという利点がある。プラズマディスプレイ及び電歪型ディスプレイは、前記液晶ディスプレイと同様に、表示部自体が体積をとらないため、小型化が可能であり、平板な表示面であるため、見やすいという長所があり、特に、交流型プラズマディスプレイ及び電歪型ディスプレイにおいては、セルの記憶作用により、リフレッシュメモリが不要であるという長所も有する。 On the other hand, panel-type displays, such as liquid crystal displays, have the advantage that the entire apparatus can be reduced in size and consume less power. As with the liquid crystal display, the plasma display and the electrostrictive display have the advantage of being easy to see because the display unit itself does not take up a volume and can be downsized, and it is a flat display surface. The type plasma display and the electrostrictive display have an advantage that a refresh memory is not necessary due to the memory action of the cells.
本発明は、このようなパネル型のディスプレイにおいて、消費電力を有効に低減させることができ、高輝度化を達成させることができるディスプレイの駆動装置を提供することを目的とする。 The present invention, in such a panel type display, power consumption can be effectively reduced, and to provide a driving equipment of a display that can be achieved with high brightness.
また、本発明の他の目的は、サブフィールド駆動による階調制御において、消費電力を有効に低減させることができ、高輝度化を達成させることができるディスプレイの駆動装置を提供することにある。 Another object of the present invention, the gradation control by the sub-field driving, power consumption can be effectively reduced is to provide a driving equipment of a display that can achieve the high brightness .
また、本発明の他の目的は、サブフィールド駆動による階調制御において、サブフィールド総数の低減を図ることができ、消費電力を有効に低減させることができるディスプレイの駆動装置を提供することにある。 Another object of the present invention, the gradation control by the sub-field driving, it is possible to reduce the total number of subfields, the power consumption can be effectively reduced to provide a driving equipment for display is there.
本発明に係るディスプレイの駆動装置は、多数の画素がマトリクス状に配列され、画素の電荷状態に基づいて表示制御が行われる表示部を有し、供給される画像信号に応じた映像を少なくとも時間変調方式を用いて表示させるディスプレイの駆動装置において、該駆動装置は、
１枚の画像の表示期間を１フィールドとしたとき、該１フィールドが、
１又は複数の表示サイクルからなる１つの第１の表示サイクル群であって、各表示サイクルが、画素のＯＦＦ状態からＯＮ状態への遷移を制御する期間とディスプレイの階調に寄与する期間とを含んでいる、第１の表示サイクル群と、
前記第１の表示サイクル群の直後に配置された、１又は複数の連続した表示サイクルからなる１つの第２の表示サイクル群であって、各表示サイクルが、画素に記憶されたＯＮ状態の消去を制御する期間とディスプレイの階調に寄与する期間とを含み、該階調に寄与する期間が、前記第１の表示サイクル群を構成する各表示サイクルにおける階調に寄与する期間とは時間幅が相違している、第２の表示サイクル群と
からなるように駆動するよう構成されており、
ＯＦＦ状態から遷移した画素のＯＮ状態が、前記第２の表示サイクル群を構成する表示サイクルの１つにおいて消去されるまで、画素のメモリ効果により維持されるよう構成されていることを特徴とする。
The display driving device according to the present invention includes a display unit in which a large number of pixels are arranged in a matrix and display control is performed based on the charge state of the pixels, and at least a video corresponding to the supplied image signal is displayed over time. In a display drive device that displays using a modulation method, the drive device includes:
When the display period of one image is one field, the one field is
One first display cycle group consisting of one or a plurality of display cycles, each display cycle having a period for controlling the transition of the pixel from the OFF state to the ON state and a period for contributing to the gradation of the display A first display cycle group comprising:
One second display cycle group consisting of one or a plurality of continuous display cycles arranged immediately after the first display cycle group, each display cycle being erased from the ON state stored in the pixel And a period that contributes to the gradation of the display, and a period that contributes to the gradation is a time width that contributes to the gradation in each display cycle that constitutes the first display cycle group Is different from the second display cycle group
It is configured to drive to consist of
The ON state of the pixel transitioned from the OFF state is configured to be maintained by the memory effect of the pixel until it is erased in one of the display cycles constituting the second display cycle group. .
これにより、消費電力を有効に低減させることができ、高輝度化を達成させることができる。また、サブフィールド駆動による階調制御において、消費電力を有効に低減させることができ、高輝度化を達成させることができる。Thereby, power consumption can be reduced effectively and high brightness can be achieved. Further, in gradation control by subfield driving, power consumption can be effectively reduced, and high luminance can be achieved.
この場合、１フィールドを複数のサブフィールドに分けて、各サブフィールド毎に強制リセットする駆動方式（プラズマディスプレイ等で採用）と比べ、消費電力を有効に低減させることができる。しかも、輝度の向上も実現させることが可能となる。 In this case, power consumption can be effectively reduced as compared with a driving method (adopted in a plasma display or the like) in which one field is divided into a plurality of subfields and forcedly reset for each subfield. Moreover, it is possible to realize also the improvement of Brightness.
そして、本発明において、該装置は、前記第１の表示サイクル群において、最後の表示サイクルが階調に寄与する期間の前後に、画素のＯＦＦ状態からＯＮ状態への制御する期間を含み、他の表示サイクルが階調に寄与する期間の前に、画素のＯＦＦ状態からＯＮ状態へ制御する期間を含むように駆動するようにしてもよい。
また、本発明において、該装置は、前記第２の表示サイクル群において、最初の表示サイクルが階調に寄与する期間の前後に、画素に記憶されたＯＮ状態の消去を制御する期間を含み、他の表示サイクルが階調に寄与する期間の後に、画素に記憶されたＯＮ状態の消去を制御する期間を含むように駆動するようにしてもよい。
In the present invention, the device includes a period for controlling the pixel from the OFF state to the ON state before and after the period in which the last display cycle contributes to the gradation in the first display cycle group. The display cycle may be driven so as to include a period in which the pixel is controlled from the OFF state to the ON state before the period in which the display cycle contributes to the gradation.
In the present invention, the device includes a period for controlling the erasing of the ON state stored in the pixel before and after the period in which the first display cycle contributes to the gradation in the second display cycle group, Driving may be performed so as to include a period for controlling erasing of the ON state stored in the pixel after a period in which another display cycle contributes to gradation .
以上説明したように、本発明に係るディスプレイの駆動装置によれば、消費電力を有効に低減させることができ、高輝度化を達成させることができる。また、サブフィールド駆動による階調制御において、消費電力を有効に低減させることができ、高輝度化を達成させることができる。サブフィールド駆動による階調制御において、サブフィールド総数の低減を図ることができ、消費電力を有効に低減させることができる。 As described above, according to the driving equipment of the display according to the present invention, power consumption can be effectively reduced, thereby achieving high brightness. Further, in gradation control by subfield driving, power consumption can be effectively reduced, and high luminance can be achieved. In gradation control by subfield driving, the total number of subfields can be reduced, and power consumption can be effectively reduced.
以下、本発明に係るディスプレイの駆動装置の実施の形態例（以下、単に実施の形態に係る駆動装置と記す）を図１〜図４８Ｂを参照しながら説明するが、その前に、本実施の形態に係る駆動装置が適用されるディスプレイの構成について図１〜図２８を参照しながら説明する。 Hereinafter, embodiments of implementation of the driving equipment of the display according to the present invention (hereinafter, simply referred to as driving apparatus according to the embodiment) will be described with reference to FIGS. 1 to 48B, and before that, the present embodiment A configuration of a display to which the driving device according to the embodiment is applied will be described with reference to FIGS.
ディスプレイの全体構成
このディスプレイＤは、図１に示すように、光源（図示せず）からの光１０が導入される光導波板１２と、該光導波板１２の背面に対向して設けられ、かつ多数のアクチュエータ部１４が画素に対応して配列された駆動部１６を有して構成されている。
As shown in FIG. 1, the display D is provided with an
駆動部１６は、例えばセラミックスにて構成されたアクチュエータ基板１８を有し、該アクチュエータ基板１８の各画素に応じた位置にアクチュエータ部１４が配設されている。前記アクチュエータ基板１８は、一主面が光導波板１２の背面に対向するように配置されており、該一主面は連続した面（面一）とされている。アクチュエータ基板１８の内部には、各画素に対応した位置にそれぞれ後述する振動部を形成するための空所２０が設けられている。各空所２０は、アクチュエータ基板１８の他端面に設けられた径の小さい貫通孔１８ａを通じて外部と連通されている。
The
前記アクチュエータ基板１８のうち、空所２０の形成されている部分が薄肉とされ、それ以外の部分が厚肉とされている。薄肉の部分は、外部応力に対して振動を受けやすい構造となって振動部２２として機能し、空所２０以外の部分は厚肉とされて前記振動部２２を支持する固定部２４として機能するようになっている。
Of the
つまり、アクチュエータ基板１８は、最下層である基板層１８Ａと中間層であるスペーサ層１８Ｂと最上層である薄板層１８Ｃの積層体であって、スペーサ層１８Ｂのうち、画素に対応する箇所に空所２０が形成された一体構造体として把握することができる。基板層１８Ａは、補強用基板として機能するほか、配線用の基板としても機能するようになっている。なお、前記アクチュエータ基板１８は、一体焼成であっても、後付けであってもよい。
That is, the
各アクチュエータ部１４は、図示するように、前記振動部２２と固定部２４のほか、該振動部２２上に直接形成された圧電／電歪層や反強誘電体層等の形状保持層２６と、該形状保持層２６の上面に形成された一対の電極２８（ロー電極２８ａ及びカラム電極２８ｂ）とを有するアクチュエータ部本体３０と、図１に示すように、該アクチュエータ部本体３０上に接続され、かつ光導波板１２との接触面積を大きくして画素に応じた面積にする変位伝達部３２とを有して構成されている。
As shown in the figure, each
即ち、このディスプレイＤは、アクチュエータ基板１８上に、形状保持層２６及び一対の電極２８からなるアクチュエータ部本体３０を形成した構造を有する。一対の電極２８は、形状保持層２６に対して上下に形成した構造や片側だけに形成した構造でもかまわないが、アクチュエータ基板１８と形状保持層２６との接合性を有利にするには、このディスプレイＤのように、アクチュエータ基板１８と形状保持層２６とが段差のない状態で直接接するように、形状保持層２６の上部（アクチュエータ基板１８とは反対側）のみに一対の電極２８を形成した方が好ましい。
That is, the display D has a structure in which an
各構成部材の形状等の説明
各部材の形状については、特開平１０−７８５４９号公報に詳細に説明されているため、ここでは簡単に説明する。
Explanation of the shape of each component The shape of each member is described in detail in Japanese Patent Laid-Open No. 10-78549, and will be briefly described here.
まず、振動部２２及び形状保持層２６の平面形状は、円形状、長円形状（トラック形状）、楕円形状、矩形状（コーナー部が角のとれた形状を含む）、多角形状（例えば八角形状で各頂角部分が丸みを帯びた形状を含む）などである。
First, the planar shape of the vibrating
この場合、振動部２２の大きさが最も大きく、次いで一対の電極２８の外周形状とされ、形状保持層２６の平面形状が最も小さく設定されている。なお、一対の電極２８ａ及び２８ｂの外周形状が最も大きくなるように設定してもよい。
In this case, the size of the vibrating
一対の電極２８（ロー電極２８ａ及びカラム電極２８ｂ）の平面形状は、図２に示すように、多数のくし歯が相補的に対峙した形状としてもよく、その他、特開平１０−７８５４９号公報にも示されているように、渦巻き状や多枝形状などを採用することができる。
As shown in FIG. 2, the planar shape of the pair of electrodes 28 (
形状保持層２６の平面形状を例えば楕円形状とし、一対の電極２８をくし歯状に形成した場合は、図３Ａ及び図３Ｂに示すように、形状保持層２６の長軸に沿って一対の電極２８のくし歯が配列される形態や、図４Ａ及び図４Ｂに示すように、形状保持層２６の短軸に沿って一対の電極２８のくし歯が配列される形態などがある。
When the planar shape of the shape-retaining
そして、図３Ａ及び図４Ａに示すように、一対の電極２８のくし歯の部分が形状保持層２６の平面形状内に含まれる形態や、図３Ｂ及び図４Ｂに示すように、一対の電極２８のくし歯の部分が形状保持層２６の平面形状からはみ出した形態などがある。図３Ｂ及び図４Ｂに示す形態の方がアクチュエータ部１４の屈曲変位において有利である。
Then, as shown in FIGS. 3A and 4A, the comb-tooth portions of the pair of
一対の電極２８としては、例えば図５に示すように、形状保持層２６の下面に例えばロー電極２８ａを形成し、形状保持層２６の上面にカラム電極２８ｂを形成するようにしてもよい。
As the pair of
この場合、図１に示すように、アクチュエータ部１４を光導波板１２側に凸となるように、一方向に屈曲変位させることが可能であるほか、アクチュエータ部１４を空所２０側に凸となるように、他方向に屈曲変位させることも可能である。
In this case, as shown in FIG. 1, the
そして、各電極２８ａ及び２８ｂに通じる配線は、図６の例に基づいて説明すると、多数の画素の行数に応じた本数の垂直選択線４０と、多数の画素の列数に応じた本数の信号線４２とを有する。
The wirings leading to the
各垂直選択線４０は、各画素（アクチュエータ部１４：図１参照）におけるロー電極２８ａに電気的に接続され、各信号線４２は、各画素１４のカラム電極２８ｂに電気的に接続されている。また、前記各垂直選択線４０は、前列の画素に関するロー電極２８ａから導出されて当該画素に関するロー電極２８ａに接続されて、１つの行に関し、シリーズに配線された形となっている。信号線４２は、列方向に延びる本線４２ａと該本線４２ａから分岐して各画素１４のカラム電極２８ｂに接続される支線４２ｂからなる。
Each
各垂直選択線４０への電圧信号の供給は、図示しない配線基板（アクチュエータ基板１８の他主面に貼り合わされている）からスルーホール４４を通じて行われ、各信号線４２への電圧信号の供給も、図示しない前記配線基板からスルーホール４６を通じて行われるようになっている。
The voltage signal is supplied to each
垂直選択線４０のスルーホール４４は、信号線４２の場合と異なって、垂直選択線４０上に形成されないため、スルーホールと一方の電極２８ａ間にそれらの電気的導通を図るための中継導体４８が形成される。
Unlike the case of the
なお、各垂直選択線４０と各信号線４２とが交差する部分には、互いの配線４０及び４２間の絶縁をとるためにシリコン酸化膜、ガラス膜、樹脂膜等からなる絶縁膜５０（二点鎖線で示す）が介在されている。
It should be noted that an insulating
また、振動部２２の形状、形状保持層２６の平面形状、一対の電極２８にて形づくられる外周形状は、円と楕円の組み合わせでもよいし、矩形状と楕円の組み合わせでもよく、特に限定されるものではない。また、形状保持層２６の平面形状は、ここでは図示しないが、リング状とすることも好ましく採用される。この場合も、外周形状として、円、楕円、矩形状など種々のものが挙げられる。形状保持層２６の平面形状をリング状とすることにより、中空部分に電極を形成する必要がないため、変位量を小さくすることなく静電容量を小さくすることができる。
Further, the shape of the vibrating
図６の例では、アクチュエータ基板１８上での各アクチュエータ部１４（画素）の配置をマトリクス状とした例を示したが、その他、各行に対して画素（アクチュエータ部１４）を千鳥状に配置するようにしてもよい。
In the example of FIG. 6, the example in which the arrangement of the actuator units 14 (pixels) on the
形状保持層の説明
ところで、形状保持層２６として、圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの何れかの組合せを含有するセラミックスが挙げられる。これらの化合物が５０重量％以上を占める主成分であってもよいことはいうまでもない。また、上記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、本実施の形態の圧電／電歪層の構成材料として最も使用頻度が高い。
Explanation of Shape Retaining Layer When a piezoelectric / electrostrictive layer is used as the
また、圧電／電歪層をセラミックスにて構成する場合、上記セラミックスに、更に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、若しくはこれらの何れかの組合せ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。 Further, when the piezoelectric / electrostrictive layer is composed of ceramics, the ceramics may be further added with oxides such as lanthanum, calcium, strontium, molybdenum, tungsten, barium, niobium, zinc, nickel, manganese, or any of these. A combination of the above or other ceramics appropriately added may be used.
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、更にランタンやストロンチウムを含有するセラミックスを用いることが好ましい。 For example, it is preferable to use a ceramic containing, as a main component, a component composed of lead magnesium niobate, lead zirconate and lead titanate, and further containing lanthanum or strontium.
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。 The piezoelectric / electrostrictive layer may be dense or porous, and in the case of being porous, the porosity is preferably 40% or less.
形状保持層２６として、反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、更にはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
When an antiferroelectric layer is used as the shape-retaining
特に下記の組成のようにジルコン酸鉛とスズ酸鉛からなる成分を含む反強誘電体膜をアクチュエータ部１４のような膜型素子として適用する場合、比較的低電圧で駆動することができるため、特に好ましい。
In particular, when an antiferroelectric film containing a component composed of lead zirconate and lead stannate as in the following composition is applied as a film-type element such as the
Ｐｂ0.99Ｎｂ0.02［（ＺｒxＳｎ1-x）1-yＴｉy］0.98Ｏ3
但し、0.5 ＜ｘ＜ 0.6，0.05＜ｙ＜ 0.063，0.01＜Ｎｂ＜ 0.03
また、この反強誘電体層は、多孔質であっても良く、多孔質の場合には気孔率３０％以下であることが望ましい。
Pb 0.99 Nb 0.02 [(Zr x Sn 1-x ) 1-y Ti y ] 0.98 O 3
However, 0.5 <x <0.6, 0.05 <y <0.063, 0.01 <Nb <0.03
The antiferroelectric layer may be porous, and in the case of being porous, the porosity is preferably 30% or less.
そして、振動部２２の上に形状保持層２６を形成する方法としては、スクリーン印刷法、ディッピング法、塗布法、電気泳動法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相蒸着法（ＣＶＤ）、めっき等の各種薄膜形成法を用いることができる。
As a method for forming the
この実施の形態においては、振動部２２上に前記形状保持層２６を形成するにあたっては、スクリーン印刷法やディッピング法、塗布法、電気泳動法等による厚膜形成法が好適に採用される。
In this embodiment, a thick film forming method such as a screen printing method, a dipping method, a coating method, an electrophoresis method, or the like is suitably used for forming the
これらの手法は、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子を主成分とするペーストやスラリー、又はサスペンション、エマルジョン、ゾル等を用いて形成することができ、良好な圧電作動特性が得られるからである。 These methods can be formed using paste, slurry, suspension, emulsion, sol or the like mainly composed of piezoelectric ceramic particles having an average particle diameter of 0.01 to 5 μm, preferably 0.05 to 3 μm. This is because good piezoelectric operation characteristics can be obtained.
特に、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成することができることをはじめ、「電気化学および工業物理化学 Ｖｏｌ．５３，Ｎｏ．１（１９８５），ｐ６３〜６８ 安斎和夫著」あるいは「第１回電気泳動法によるセラミックスの高次成形法 研究討論会 予稿集（１９９８），ｐ５〜６，ｐ２３〜２４」等の技術文献に記載されるような特徴を有する。従って、要求精度や信頼性等を考慮して、適宜、手法を選択して用いるとよい。 In particular, the electrophoretic method is capable of forming a film with high density and high shape accuracy, as well as “electrochemistry and industrial physical chemistry Vol. 53, No. 1 (1985), p 63-68 Kazuo Anzai. The authors have the characteristics described in the technical literature such as “Hirotsu” or “The 1st Electrophoresis Method for High-Order Forming of Ceramics Research Discussion (1998), p5-6, p23-24”. Accordingly, it is preferable to select and use a method as appropriate in consideration of required accuracy, reliability, and the like.
ディスプレイの動作説明
次に、前記構成を有するディスプレイＤの動作を図１を参照しながら簡単に説明する。まず、光導波板１２の例えば端部から光１０が導入される。この場合、光導波板１２の屈折率の大きさを調節することにより、全ての光１０が光導波板１２の前面及び背面において透過することなく内部で全反射する。この状態において、あるアクチュエータ部１４が選択状態とされて、光導波板１２の背面に前記アクチュエータ部１４に対応する変位伝達部３２が光の波長以下の距離で接触すると、それまで全反射していた光１０は、光導波板１２の背面に接触している変位伝達部３２の表面まで透過する。
Operation of the display will be briefly explained with reference to FIG. 1 the operation of the display D with the structure. First, the light 10 is introduced from, for example, the end of the
一旦、変位伝達部３２の表面に到達した光１０は、変位伝達部３２の表面で反射して散乱光５２として、一部は再度光導波板１２の中で反射するが、散乱光５２の大部分は光導波板１２で反射されることなく、光導波板１２の前面を透過することになる。
The light 10 that has once reached the surface of the
つまり、光導波板１２の背面にある変位伝達部３２の接触の有無により、光導波板１２の前面における光の発光（漏れ光）の有無を制御することができる。特に、本実施例に係るディスプレイでは、光導波板１２に対して変位伝達部３２を接触・離隔方向に変位動作させる１つの単位を１画素とし、更にこの画素を多数マトリクス状、あるいは各行に関し千鳥状に配列するようにしているため、入力される画像信号の属性に応じて各画素での変位動作を制御することにより、陰極線管や液晶ディスプレイ並びにプラズマディスプレイと同様に、光導波板の前面に画像信号に応じた映像（文字や図形等）を表示させることができる。
That is, the presence / absence of light emission (leakage light) on the front surface of the
アクチュエータ部の動作原理
次に、形状保持層２６として圧電層を用いた場合の各アクチュエータ部１４での動作原理を図７の屈曲変位特性と図８の電荷−印加電圧特性に基づいて説明する。
Next, the operation principle of each
図７に示す屈曲変位特性は、アクチュエータ部１４に加えられる電圧を連続的に変化させたときのアクチュエータ部１４の屈曲変位をみたものである。この例では、図１に示すように、アクチュエータ部１４が一方向（光導波板１２に接近する方向）に屈曲変位する場合を正方向としている。
The bending displacement characteristics shown in FIG. 7 are obtained by looking at the bending displacement of the
図８に示す電荷−印加電圧特性は、同じくアクチュエータ部１４に加えられる電圧を連続的に変化させた場合に、アクチュエータ部１４における一対の電極２８ａ及び２８ｂ間に蓄積される電荷量Ｑの変化をみたものである。図１に示すディスプレイＤにおいては、図６に基づいて説明したように、一対の電極２８ａ及び２８ｂのうち、ロー電極２８ａに垂直選択線４０が接続され、カラム電極２８ｂに信号線４２が接続されていることから、図７及び図８の横軸に示す印加電圧は、当該アクチュエータ部１４に関する垂直選択線４０と信号線４２との間の電圧を示すことになる。
The charge-applied voltage characteristic shown in FIG. 8 shows the change in the amount of charge Q accumulated between the pair of
具体的に前記屈曲変位特性の測定について一例をあげて説明する。まず、アクチュエータ部１４の一対の電極２８ａ及び２８ｂ間に周波数が１ｋＨｚ、正側ピーク電圧が１８０Ｖ、負側ピーク電圧が−６０Ｖのｓｉｎ波を印加し、そのときの各ポイント（点Ａ〜点Ｈ）での変位量を連続してレーザ変位計で測定する。そのときの測定結果を電圧−屈曲変位グラフにプロットしたものが図７の屈曲変位特性である。図７の矢印に示されるように、屈曲変位の変位量は、印加電圧の連続的な増減によってある程度のヒステリシスをもって連続的に変化している。また、図８に示すように、一対の電極２８ａ及び２８ｂに蓄積される電荷量Ｑも、図７の特性と同様に、印加電圧の連続的な増減によってある程度のヒステリシスをもって連続的に変化している。
The measurement of the bending displacement characteristic will be specifically described with an example. First, a sine wave having a frequency of 1 kHz, a positive peak voltage of 180 V, and a negative peak voltage of −60 V is applied between the pair of
具体的に、まず、測定を点Ｂで示す電圧無負荷状態（印加電圧＝０Ｖ）から開始したとすると、この点Ｂにおいては、形状保持層２６に伸びは生じず、変位伝達部３２と光導波板１２とは離隔された状態、即ち、消光状態にある。電荷量Ｑも最低のレベルにある。
Specifically, first, if the measurement is started from a voltage no-load state (applied voltage = 0 V) indicated by a point B, at this point B, the
次に、アクチュエータ部１４の一対の電極２８ａ及び２８ｂ間に正側ピーク値（＝１８０Ｖ）が印加されると、点Ｅに示すように、電荷量Ｑの増加に伴って、形状保持層２６が伸びることとなり、アクチュエータ部１４は、一方向（光導波板１２に接近する方向）に屈曲変位する。このとき、電荷量Ｑは最大レベルとなる。このアクチュエータ部１４の凸状変形によって変位伝達部３２が光導波板１２側に変位し、該変位伝達部３２は光導波板１２に接触することとなる。
Next, when a positive peak value (= 180 V) is applied between the pair of
変位伝達部３２は、アクチュエータ部１４の屈曲変位に対応して光導波板１２の背面に接触するものであるが、変位伝達部３２が光導波板１２の背面に接触すると、例えば光導波板１２内で全反射されていた光１０が、光導波板１２の背面を透過して変位伝達部３２の表面まで透過し、変位伝達部３２の表面で反射する。これによって、当該アクチュエータ部１４に対応する画素が発光状態となる。
The
なお、変位伝達部３２は、光導波板１２の背面を透過した光を反射するため、更には光導波板１２との接触面積を所定以上に大きくするために設けられるものである。即ち、変位伝達部３２と光導波板１２との接触面積により、発光面積が規定される。
In addition, the
そして、前記ディスプレイＤでは、変位伝達部３２は、実質的な発光面積を規定する板部材３２ａとアクチュエータ部本体３０の変位を板部材３２ａに伝達するための変位伝達部材３２ｂを有する。
And in the said display D, the
なお、変位伝達部３２と光導波板１２との接触とは、変位伝達部３２と光導波板１２とが光１０（光導波板１２に導入される光１０）の波長以下の距離に位置することを意味する。
The contact between the
また、光導波板１２に接触する板部材３２ａ以外のところを金属膜や、カーボンブラック、黒顔料、黒染料を含んだ膜で形成されたブラックマトリクスで覆うことが好ましい。中でも、Ｃｒ、Ａｌ、Ｎｉ、Ａｇ等の金属膜をブラックマトリクスとして使うと光の吸収が小さいため、光導波板１２を伝搬する光の減衰、散乱を抑制することができ、特に好ましく用いられる。また、カーボンブラック、黒顔料、黒染料を含んだ膜をブラックマトリクスとして使うと、光の吸収性がよく、コントラストを向上させることができる。
Further, it is preferable to cover a portion other than the
次に、アクチュエータ部１４の一対の電極２８ａ及び２８ｂ間への電圧印加を停止して、電圧無負荷状態とした場合、アクチュエータ部１４は、凸の状態から元の状態（点Ｂの状態）に戻ろうとするが、ヒステリシス特性の関係から、完全に点Ｂの状態までは戻らず、点Ｂよりも僅かに一方向に変位した状態（点Ｈの状態）となる。この状態においては、変位伝達部３２と光導波板１２とは隔離された状態、即ち、消光状態となっている。
Next, when the voltage application between the pair of
アクチュエータ部１４の一対の電極２８ａ及び２８ｂ間に負側ピーク電圧（−６０Ｖ）が印加されると、点Ａに示すように、形状保持層２６は縮むこととなる。これによって、前記電圧無負荷状態での僅かな一方向への変位が打ち消されて、完全に元の状態に復元することになる。
When a negative peak voltage (−60 V) is applied between the pair of
そして、図７及び図８の特性図からもわかるように、前記一対の電極２８ａ及び２８ｂ間に正側ピーク電圧（＋１８０Ｖ）を印加して発光状態とした後に、印加電圧を例えば＋２０Ｖ〜＋１００Ｖにまで低下させても、形状保持層２６の記憶作用（ヒステリシス特性）によって、前記発光状態を維持する。この記憶作用は、消光状態でも同じであり、一対の電極２８ａ及び２８ｂ間に例えば０Ｖもしくは負側ピーク電圧（−６０Ｖ）を印加して消光状態とした後に、印加電圧を例えば＋２０Ｖ〜＋１００Ｖにまで上昇させても、形状保持層２６の記憶作用（ヒステリシス特性）によって、前記消光状態を維持する。
As can be seen from the characteristic diagrams of FIGS. 7 and 8, after applying a positive peak voltage (+ 180V) between the pair of
つまり、形状保持層２６を有するアクチュエータ部１４は、同じ電圧レベルにおいて、２つ乃至それ以上の変位状態を少なくとも有するアクチュエータ部１４として定義することができる。
That is, the
前記形状保持層２６を有するアクチュエータ部１４による特徴は以下の通りである。
Features of the
（１） 消光状態から発光状態へのしきい値特性が形状保持層２６が存在しない場合と比して急峻になるため、電圧の振れ幅を狭くでき、回路側の負担を軽減することができる。
(1) Since the threshold characteristic from the extinction state to the light emission state becomes steep compared with the case where the
（２） 発光状態及び消光状態の差が明確になり、コントラストの向上につながる。 (2) The difference between the light emission state and the quenching state becomes clear, leading to an improvement in contrast.
（３） しきい値のばらつきが小さくなり、電圧の設定範囲に余裕が生まれる。 なお、アクチュエータ部１４としては、制御の容易性から、例えば上向きに変位するアクチュエータ部１４（電圧無負荷で離隔状態、電圧印加時に接触するもの）であることが望ましい。特に、表面に一対の電極２８ａ及び２８ｂをもつ構造であることが望ましい。
(3) The variation in threshold value is reduced, and a margin is created in the voltage setting range. The
駆動装置の説明
次に、図９を参照しながら本実施の形態に係る駆動装置２００について説明する。この駆動装置２００は、多数のアクチュエータ部１４がマトリクス状、あるいは千鳥状に配列された駆動部１６における垂直選択線４０（各行毎のアクチュエータ部１４におけるロー電極２８ａにシリーズに接続されている）に選択的にロー信号ＳＲを供給して、１行単位にアクチュエータ部１４を順次選択するロー電極駆動回路２０２と、前記駆動部１６の信号線４２にパラレルにデータ信号ＳＤを出力して、ロー電極駆動回路２０２にて選択された行（選択行）の各アクチュエータ部１４のカラム電極２８ｂにそれぞれデータ信号ＳＤを供給するカラム電極駆動回路２０４と、入力される映像信号Ｓｖ及び同期信号Ｓｓに基づいてロー電極駆動回路２０２及びカラム電極駆動回路２０４を制御する信号制御回路２０６とを有して構成されている。
Description of Drive Device Next, the
ロー電極駆動回路２０２には、内部のロジック回路での論理演算のためのロジック電源電圧（例えば±５Ｖ）と、ロー信号ＳＲを生成するための３種類のロー側電源電圧（例えば−１００Ｖ、−２０Ｖ及び＋６０Ｖ）が図示しない電源回路を通じて供給され、カラム電極駆動回路２０４には、前記ロジック電源電圧と、データ信号ＳＤを生成するための２種類のカラム側電源電圧（例えば８０Ｖ、０Ｖ）が図示しない電源回路を通じて供給されている。
The low
ここで、３種類のロー側電源電圧のうち、−１００Ｖは後述する選択パルスＰｓのピーク電圧として使用され、−２０Ｖは非選択信号Ｓｕのピーク電圧として使用され、６０ＶはリセットパルスＰｒのピーク電圧として使用される。また、２種類のカラム側電源電圧のうち、８０Ｖは後述するＯＮ信号のピーク電圧として使用され、０ＶはＯＦＦ信号のピーク電圧として使用される。 Of the three types of low-side power supply voltages, −100 V is used as the peak voltage of the selection pulse Ps described later, −20 V is used as the peak voltage of the non-selection signal Su, and 60 V is the peak voltage of the reset pulse Pr. Used as. Of the two types of column-side power supply voltages, 80V is used as a peak voltage of an ON signal described later, and 0V is used as a peak voltage of an OFF signal.
信号制御回路２０６は、その内部にタイミングコントローラ、フレームメモリ及びＩ／Ｏバッファを有し、ロー電極駆動回路２０２に通じるロー側制御線２０８並びにカラム電極駆動回路２０４に通じるカラム側制御線２１０を通じてこれらロー電極駆動回路２０２及びカラム電極駆動回路２０４を時間変調方式で階調制御するように構成されている。
The
前記ロー電極駆動回路２０２及びカラム電極駆動回路２０４は、次の点を特徴とすることが望ましい。
The row
（１） アクチュエータ部１４が容量性負荷となるため、該容量性負荷を駆動することを考慮に入れて、例えばアクチュエータ部１４を屈曲変位させる電圧（オン電圧）の印加終了時に容量性負荷に加わる分圧比が５０％以上であることが望ましい。
(1) Since the
（２） 画素の発光状態及び消光状態が表現できるだけのアクチュエータ部１４の変位量を得るために、２０Ｖ以上の電圧出力が可能であることが望ましい。
(2) In order to obtain a displacement amount of the
（３） 出力電流の向きが双方向にとられることを考慮に入れる。 (3) Take into account that the direction of the output current is bidirectional.
（４） 行方向及び列方向の２電極構造の負荷を駆動することができるものとすることが望ましい。 (4) It is desirable that the load of the two-electrode structure in the row direction and the column direction can be driven.
ディスプレイの変形例
次に、ディスプレイＤのいくつかの変形例について、図１０〜図２８を参照しながら説明する。なお、図１と対応するものについては同符号を付してその重複説明を省略する。
Modification of display Next, several variations of the display D, and described with reference to FIGS. 10 to 28. In addition, the same code | symbol is attached | subjected about the thing corresponding to FIG. 1, and the duplicate description is abbreviate | omitted.
まず、第１の変形例に係るディスプレイＤａは、図１０に示すように、図１に示すディスプレイＤとほぼ同じ構成を有するが、形状保持層２６の上面に上部電極２８ａが形成され、形状保持層２６の下面に下部電極２８ｂが形成されている点と、図１１に示すように、アクチュエータ基板１８（図１０参照）上における各アクチュエータ部１４の近傍にスイッチング用のＴＦＴ（薄膜トランジスタ）６０が形成されている点で異なる。この場合、各アクチュエータ部１４の上部電極２８ａは、対応するＴＦＴ６０のソース／ドレイン領域６２にコンタクト６４を通じて電気的に接続されている。
First, as shown in FIG. 10, the display Da according to the first modification has substantially the same configuration as the display D shown in FIG. 1, but the
また、図１１に示すように、上部電極２８ａの平面形状（実線参照）、形状保持層２６の平面形状（一点鎖線参照）及び下部電極２８ｂの外周形状（破線参照）はいずれも矩形状とされ、この場合、上部電極２８ａの大きさが最も大きく、次いで形状保持層２６の平面形状とされ、下部電極２８ｂの平面形状が最も小さく設定されている。
Also, as shown in FIG. 11, the planar shape of the
また、図１１及び図１２に示すように、各垂直選択線４０は、各画素（アクチュエータ部１４）に対応して形成されたＴＦＴ６０のゲート電極にコンタクト６６を通じて電気的に接続され、各信号線４２は、各画素１４に対応して形成されたＴＦＴ６０のソース／ドレイン領域６８にコンタクト７０を通じて電気的に接続されている。
Further, as shown in FIGS. 11 and 12, each
なお、各垂直選択線４０と各信号線４２とが交差する部分には、互いの配線４０及び４２間の絶縁をとるためにシリコン酸化膜、ガラス膜、樹脂膜等からなる絶縁膜７２が介在されている。
In addition, an insulating
各アクチュエータ部１４における下部電極２８ｂは、アクチュエータ基板１８に形成されたスルーホール７４を通じてアクチュエータ基板１８の背面側に導出され、該アクチュエータ基板１８の背面に形成された接地線７６（図１０参照）に電気的に接続されるようになっている。
The
従って、前記ロー電極駆動回路２０２にて１つの行が選択されると、当該選択行に関するＴＦＴ６０がすべてオンとなり、これにより、カラム電極駆動回路２０４を通じて供給されたデータ信号は、ＴＦＴ６０のチャネル領域を通じてアクチュエータ部１４の上部電極２８ａに供給されることになる。
Therefore, when one row is selected by the row
この第１の変形例に係るディスプレイＤａにおいては、各アクチュエータ部１４への電圧印加をオンオフ制御するためのスイッチング素子であるＴＦＴ６０を各アクチュエータ部１４に対応して設けるようにしたので、非選択行に関するアクチュエータ部１４に対応するＴＦＴ６０をオフにさせることによって、非選択行へのデータ信号（動作電圧及びリセット電圧）の供給を防止することができ、非選択行に関する画素（アクチュエータ部）１４を駆動させる必要がなくなり、消費電力の削減化を有効に図ることができる。
In the display Da according to the first modification, the
また、ＴＦＴ６０がオフになっても、アクチュエータ部１４に対するデータ信号の供給（動作電圧又はリセット電圧の印加）が維持されることになるため、当該アクチュエータ部１４は、一定以上の変位量を保持し続け、当該画素のオン状態あるいはオフ状態が維持されることになる。
Further, even if the
このように、非選択行に関するアクチュエータ部１４は、充電されたまま開放状態として維持され、行選択時に与えられた変位量を信号無印加状態で一定時間維持させることができるため、非選択期間の画素発光が可能となる。このため、高輝度化を実現させることができる。
In this way, the
また、この第１の変形例に係るディスプレイＤａでは、アクチュエータ基板１８上であって、各アクチュエータ部１４の近傍にそれぞれＴＦＴ６０を形成するようにしたので、アクチュエータ基板１８上での大規模な配線パターンの形成を行う必要がなくなり、配線の簡略化を図ることができる。
Further, in the display Da according to the first modification, since the
この第１の変形例に係るディスプレイＤａにおいては、アクチュエータ基板１８上に、アクチュエータ部１４、ＴＦＴ６０、垂直選択線４０及び信号線４２を形成し、アクチュエータ基板１８の背面側に接地線７６を形成するようにしたが、その他、アクチュエータ基板１８上に、アクチュエータ部１４及び接地線７４を形成し、アクチュエータ基板１８の背面側にＴＦＴ６０、垂直選択線４０及び信号線４２を形成するようにしてもよい。
In the display Da according to the first modification, the
また、この第１の変形例に係るディスプレイＤａにおいては、形状保持層２６の上面及び下面に上部電極２８ａ及び下部電極２８ｂを形成するようにしたが、その他、図１に示すように、振動部２２上に直接形状保持層２６を形成し、該形状保持層２６の上面に一対の電極２８を形成するようにしてもよい。
Further, in the display Da according to the first modification, the
この場合、図１３Ａに示すように、一対の電極２８ａ及び２８ｂが互い違いに配列されたくし歯形状であってもよく、図１３Ｂに示すように、一対の電極２８ａ及び２８ｂが互いに並行に、かつ相互に離間された渦巻き状としてもよい。また、図１４に示すように、一対の電極２８ａ及び２８ｂが、相互に離間されて相補形に配列された形状（多枝形状）であってもよい。この図１４では、アクチュエータ基板１８（図１参照）の裏面にスイッチング素子（図示せず）が形成され、一方の電極２８ａが中継導体７８及びスルーホール７４を通じて前記スイッチング素子に電気的に接続された例を示す。
In this case, as shown in FIG. 13A, the pair of
ところで、図１及び図１０に示すディスプレイＤ、Ｄａでは、変位伝達部３２における変位伝達部材３２ｂをフィルム状に全面に形成した例を示したが、その他、図１５及び図１６に示す第２及び第３の変形例に係るディスプレイＤｂ及びＤｃのように、前記変位伝達部３２を画素単位に分離して形成するようにしてもよい。この場合、変位伝達部３２の構成として、板部材３２ａ及び変位伝達部材３２ｂを一体化させた構造にすることが好ましい。また、これらの変形例においては、変位伝達部３２上に色フィルタ１００と透明層１０２を積層させるようにしている。
Incidentally, in the displays D and Da shown in FIG. 1 and FIG. 10, the example in which the
これにより、変位伝達部３２の軽量化を図ることができ、各アクチュエータ部１４での応答速度の向上を図ることができ、しかも、周辺画素の駆動（変位）の影響を受けにくいため、コントラストをより高めることができる。
Thereby, the weight of the
そして、第２の変形例に係るディスプレイＤｂは、図１５に示すように、光導波板１２とアクチュエータ基板１８とを桟１０４にて固定し、桟１０４の先端と光導波板１２間にブラックマトリクス層１０６を設けることにより、該ブラックマトリクス層１０６にて上層の透明層１０２と光導波板１２との間のギャップを調整するようにしている。これにより、全体の画素のギャップを更に均一化できるという効果を有する。
As shown in FIG. 15, the display Db according to the second modification has the
ここで、前記桟１０４の材質は、熱、圧力に対して変形しないものが好ましい。また、透明層１０２の上面と桟１０４の上面（ブラックマトリクス層１０６と接触する面）の位置を揃えておくと、前記ギャップを調整しやすいという利点がある。これを実現する方法としては、例えば、平坦なガラス面を用いて透明層１０２と桟１０４を同時に形成する方法や、透明層１０２と桟１０４を形成した後、研磨して面出しを行う方法などがある。
Here, the material of the
一方、第３の変形例に係るディスプレイＤｃは、図１６に示すように、変位伝達部３２のアクチュエータ基板１８側に光反射層１０８を形成している点で特徴がある。図のように、光反射層１０８を変位伝達部３２の直下に形成する場合においては、光反射層１０８を金属等の導電層にて構成すると、アクチュエータ部１４における一対の電極２８ａ及び２８ｂ間が短絡するおそれがあるため、前記光反射層１０８とアクチュエータ部１４との間に絶縁層１１０を形成することが望ましい。
On the other hand, the display Dc according to the third modification is characterized in that a
通常、光１０の一部が変位伝達部３２を透過する場合（例えば、変位伝達部３２の層厚が薄い、同材質として有機樹脂中のセラミック粉末の含有量が低い場合等）においては、光導波板１２により導入した光１０の一部が変位伝達部３２を通してアクチュエータ基板１８側に透過してしまい、輝度が低下するおそれがある。
Usually, when a part of the light 10 is transmitted through the displacement transmission part 32 (for example, when the thickness of the
しかし、この第３の変形例に係るディスプレイＤｃにおいては、上述したように変位伝達部３２のアクチュエータ基板１８側に光反射層１０８を形成するようにしているため、前記変位伝達部３２を透過する光１０（光路ｂで示す）を光導波板１２側に反射させることができ、輝度の向上を図ることが可能となる。
However, in the display Dc according to the third modified example, since the
特に、変位伝達部３２に光１０の透過性があり、かつ、光１０の吸収性もある場合、輝度向上のためには、変位伝達部３２の厚みを厚くするよりも、この第３の変形例に係るディスプレイＤｃのように、光反射層１０８を形成する方がより効果的である。
In particular, when the
ところで、変位伝達部３２を構成する色フィルタ１００等の着色層とは、特定の波長領域の光だけを取り出すために用いられる層であり、例えば特定の波長の光を吸収、透過、反射、散乱させることで発色させるものや、入射した光を別の波長のものに変換させるものなどがある。透明体、半透明体及び不透明体を単独、もしくは組み合わせて用いることができる。
By the way, the colored layer such as the
構成は、例えば染料、顔料、イオンなどの色素や蛍光体を、ゴム、有機樹脂、透光性セラミックス、ガラス、液体等の内部に分散、溶解したものや、それらの表面に塗布したもの、更には上述の色素や蛍光体等の粉末を焼結させたり、プレスして固めたものなどがある。材質及び構造については、これらを単独で用いてもよいし、これらを組み合わせて用いてもよい。 For example, dyes, pigments, ions and other pigments and phosphors are dispersed and dissolved in rubber, organic resin, translucent ceramics, glass, liquid, etc. Includes those obtained by sintering or pressing the above-mentioned powders such as dyes and phosphors. About a material and a structure, these may be used independently and may be used in combination.
前記着色層の膜形成法としては、特に制限はなく、公知の各種の膜形成法を適用することができる。例えば光導波板１２やアクチュエータ部１４の面上に、チップ状、フィルム状の着色層を直接貼り付けるフィルム貼着法のほか、着色層の原材料となる粉末、ペースト、液体、気体、イオン等を、スクリーン印刷、フォトリソグラフィ法、スプレー・ディッピング、塗布等の厚膜形成手法や、イオンビーム、スパッタリング、真空蒸着、イオンプレーティング、ＣＶＤ、めっき等の薄膜形成手法により成膜し、着色層を形成する方法がある。
There is no restriction | limiting in particular as the film formation method of the said colored layer, Various well-known film formation methods are applicable. For example, in addition to a film sticking method in which a chip-like or film-like colored layer is directly stuck on the surface of the
また、前記変位伝達部３２としてその全部あるいは一部に発光層を設けるようにしてもよい。この発光層としては蛍光体層が挙げられる。この蛍光体層は、不可視光（紫外線や赤外線）によって励起され、可視光を発光するものや、可視光によって励起されて可視光を発光するものがあるが、いずれでもよい。
Further, a light emitting layer may be provided on all or a part of the
前記発光層として、蛍光顔料も用いることができる。この蛍光顔料を用いると、顔料自体の色、即ち、反射色にほぼ一致する波長の蛍光が加わるものは、それだけ色刺激が大きく、鮮やかに発光するため、表示素子やディスプレイの高輝度化に対してより好ましく用いられ、一般的な昼光蛍光顔料が好ましく用いられる。 A fluorescent pigment can also be used as the light emitting layer. When this fluorescent pigment is used, the color of the pigment itself, that is, the one that adds fluorescence with a wavelength that almost matches the reflected color, has a large color stimulus and emits vivid light. And a general daylight fluorescent pigment is preferably used.
発光層として、輝尽性蛍光体や、燐光体、あるいは蓄光顔料も用いられる。これらの材料は、有機材料、無機材料のいずれでもよい。 As the light emitting layer, stimulable phosphors, phosphors, or phosphorescent pigments are also used. These materials may be either organic materials or inorganic materials.
そして、上述した発光材料を単独で用いて発光層を形成したもの、これらの発光材料を樹脂に分散させたものを用いて発光層を形成したもの、あるいはこれらの発光材料を樹脂に溶解させたもので発光層を形成したものが好ましく用いられる。 And what formed the light emitting layer using the above-mentioned light emitting material independently, what formed the light emitting layer using what disperse | distributed these light emitting materials in resin, or dissolved these light emitting materials in resin. What formed the light emitting layer with what is used is preferably used.
発光材料の残光時間としては、１秒以下が好ましく、より好ましくは３０ｍ秒がよい。更に好ましくは数ｍ秒以下がよい。 The afterglow time of the luminescent material is preferably 1 second or less, more preferably 30 milliseconds. More preferably, it is several milliseconds or less.
そして、前記変位伝達部３２の全部あるいはその一部として前記発光層を用いた場合は、光源（図示せず）として、前記発光層を励起する波長の光を含み、励起に十分なエネルギー密度を有していれば、特に制限はない。例えば、冷陰極管、熱陰極管、メタルハライドランプ、キセノンランプ、赤外線レーザを含むレーザ、ブラックライト、ハロゲンランプ、白熱電球、重水素放電ランプ、蛍光ランプ、水銀ランプ、トリチウムランプ、発光ダイオード、プラズマ光源などが用いられる。
When the light emitting layer is used as all or part of the
次に、第４の変形例に係るディスプレイＤｄは、図１７に示すように、アクチュエータ部１４のカラム電極２８ｂと信号線４２との間にバリスタ１２０が挿入接続され、１行の画素群に対して共通の垂直選択線４０が接続され、信号線４２がアクチュエータ基板１８の背面側に形成されている点で異なる。
Next, in the display Dd according to the fourth modification, as shown in FIG. 17, a
図１８に示すように、垂直選択線４０は、前列の画素に関するロー電極２８ａから導出されて当該画素に関するロー電極２８ａに接続されて、１つの行に関し、シリーズに配線された形となっている。また、カラム電極２８ｂと信号線４２とはアクチュエータ基板１８に形成されたスルーホール１２２を通じて電気的に接続される。
As shown in FIG. 18, the
バリスタ１２０は、印加電圧の変化に応じて抵抗値が非線形的に変わる抵抗素子であり、例えばＳｉＣバリスタやＳｉのｐｎｐバリスタ、または、ＺｎＯを主体としたバリスタにて構成され、両端電圧が高くなると抵抗値が減少する負特性を有する。
The
図１９及び図２０に、この第４の変形例に係るディスプレイにおけるアクチュエータ部の屈曲変位特性と電荷−印加電圧特性を示す。図１９及び図２０において、各横軸に示された印加電圧は、当該アクチュエータ部１４の一対の電極２８ａ及び２８ｂに直接印加される電圧ではなく、垂直選択線４０と信号線４２との間の電圧を示す。
19 and 20 show the bending displacement characteristics and the charge-applied voltage characteristics of the actuator section in the display according to the fourth modification. In FIG. 19 and FIG. 20, the applied voltage shown on each horizontal axis is not a voltage directly applied to the pair of
ここで、第４の変形例に係るディスプレイＤｄの動作について簡単に説明すると、まず、例えば１行１列の画素に関し、該画素が選択されて、その垂直選択線４０と信号線４２との間の電圧（印加電圧）が最も高いレベルＶ１となった場合、バリスタ１２０はオン状態となり、そのときの抵抗は非常に小さいものとなる（以下、オン状態でのバリスタ１２０の抵抗をオン抵抗と記す）。従って、このオン抵抗とバリスタ１２０の静電容量による時定数も小さくなり、前記印加電圧の変化に対する応答が速くなる。これにより、アクチュエータ部１４に印加される電圧は、急峻に規定の高電圧（例えば１８０Ｖ）まで立ち上がることになり、電荷量Ｑも急峻に増加することになる。その結果、図１９の屈曲変位特性から、前記画素はオン状態とされて発光することになり、このときの電荷量Ｑは最大レベルとなる。
Here, the operation of the display Dd according to the fourth modification will be briefly described. First, for example, for a pixel in one row and one column, the pixel is selected, and the space between the
当該画素が非選択状態となって、その垂直選択線４０と信号線４２との間の電圧（印加電圧）が中位レベル（Ｖ２〜Ｖ３）となった場合、バリスタ１２０はオフ状態となり、そのときの抵抗は非常に大きいものとなる（以下、オフ状態でのバリスタ１２０の抵抗をオフ抵抗と記す）。従って、このオフ抵抗とバリスタ１２０の静電容量による時定数も大きくなり、前記印加電圧に対する応答が遅くなる。これにより、アクチュエータ部１４に印加される電圧は、選択時に印加された電圧レベル（１８０Ｖ）をほぼ維持した状態となるため、電荷量Ｑもほぼ最大レベルを維持し、該画素での発光は維持される。
When the pixel is in a non-selected state and the voltage (applied voltage) between the
当該画素がリセットされて、その垂直選択線４０と信号線４２との間の電圧（印加電圧）が最も低いレベルＶ４となった場合、バリスタ１２０は再びオン状態となり、そのときのオン抵抗は非常に小さいものとなる。これにより、アクチュエータ部１４に印加される電圧は、急峻に規定の低電圧（例えば−６０Ｖ）まで立ち下がることになり、図１９の屈曲変位特性から、前記画素はオフ状態とされて消光することになる。このときの電荷量Ｑは最小レベルとなる。
When the pixel is reset and the voltage (applied voltage) between the
その後、当該画素が非選択状態となって、垂直選択線４０と信号線４２との間の電圧（印加電圧）が中位レベル（Ｖ２〜Ｖ３）となった場合、バリスタ１２０は再びオフ状態となってそのときの抵抗が非常に大きいものとなることから、該オフ抵抗とバリスタ１２０の静電容量による時定数も大きくなり、前記印加電圧に対する応答が遅くなる。これにより、アクチュエータ部１４に印加される電圧は、リセット時に印加された電圧レベル（−６０Ｖ）をほぼ維持した状態となるため、該画素での消光は維持される。
After that, when the pixel is in a non-selected state and the voltage (applied voltage) between the
この第４の変形例に係るディスプレイＤｄにおいては、図１９の電圧−屈曲変位特性及び図２０の電荷−印加電圧特性からもわかるように、選択時での高電圧レベルＶ１から非選択時での中位レベル（Ｖ２〜Ｖ３）までにわたって、変位量及び電荷量Ｑ共にほとんど変化がなくほぼ平坦な特性を示し、リセット時での低電圧レベルから非選択時での中位レベルまでにわたって、変位量及び電荷量共にほとんど変化がなくほぼ平坦な特性を示している。 In the display Dd according to the fourth modified example, as can be seen from the voltage-bending displacement characteristic of FIG. 19 and the charge-applied voltage characteristic of FIG. 20, the high voltage level V1 at the time of selection is not changed. Displacement amount and charge amount Q are almost unchanged over the middle level (V2 to V3), showing almost flat characteristics, and the displacement amount from the low voltage level at reset to the middle level at non-selection. In addition, both the charge amount and the charge amount hardly change, and the characteristics are almost flat.
つまり、第４の変形例に係るディスプレイＤｄにおいては、アクチュエータ部１４として動作させる場合に、非常に良好なヒステリシス特性を有しており、ほぼ完全な形状保持としてのメモリ効果を有している。
That is, the display Dd according to the fourth modified example has a very good hysteresis characteristic when operated as the
このように、第４の変形例に係るディスプレイＤｄにおいては、バリスタ１２０自体にアクチュエータ部１４への印加電圧のメモリ作用を有することから、アクチュエータ部１４における形状保持層２６の構成材料として、図２１に示すように、屈曲変位特性にヒステリシスを持たない材料を用いることも可能となり、材料の選択の幅を広げることができる。
Thus, in the display Dd according to the fourth modified example, since the
この第４の変形例に係るディスプレイＤｄにおいては、アクチュエータ基板１８上に、アクチュエータ部１４、バリスタ１２０及び垂直選択線４０を形成し、アクチュエータ基板１８の背面側に信号線４２を形成するようにしたが、その他、図２２Ａ及び図２２Ｂに示すように、アクチュエータ基板１８上に、アクチュエータ部１４及び垂直選択線４０を形成し、アクチュエータ基板１８の背面側にバリスタ１２０及び信号線４２を形成するようにしてもよい。
In the display Dd according to the fourth modification, the
この場合、図２３に示すように、一主面に多数のアクチュエータ部１４（図示せず）が形成されたアクチュエータ基板１８のほかに、両面に電極３００及び３０２が形成されたバリスタ基板３０４を用意する。アクチュエータ基板１８の一主面から他主面につながるスルーホール７４（図１参照）を各アクチュエータ部１４に対応して多数設け、該スルーホール７４におけるアクチュエータ基板１８の他主面側に電極パッド３０６を形成する。即ち、これら電極パッド３０６は、一主面に設けられたアクチュエータ部１４に対応した位置に設けられることになる。
In this case, as shown in FIG. 23, in addition to the
一方、バリスタ基板３０４は、図２３に示すように、アクチュエータ基板１８の裏面に貼り合わせたときに、各アクチュエータ部１４（正確には、各電極パッド３０６）に対応した位置にそれぞれ電極３００、３０２が形成されている。この両面の電極３００及び３０２とこれら電極３００及び３０２間に存在する基板材料によって各アクチュエータ部１４に対応したバリスタ１２０として機能することになる。
On the other hand, when the
そして、バリスタ基板３０４の裏面（アクチュエータ基板１８とは反対側の面）に形成された電極３０２、３０２同士を接続することによって信号線４２が構成されることになる。バリスタ機能を必要としない電極３０８（例えば垂直選択線４０の取り出し電極）は、例えばスルーホール３１０を用いてアクチュエータ基板１８の他主面に形成されたゲート線取り出し用の電極パッド３１２に電気的に接続される。
The
これらアクチュエータ基板１８とバリスタ基板３０４との貼り合わせは、アクチュエータ基板１８の他主面（多数の電極パッド３０６が形成された面）とバリスタ基板３０４の一主面とを互いに合わせ、アクチュエータ基板１８における電極パッド３０６とバリスタ基板３０４における電極３００とを例えば半田や導電性樹脂などで貼り合わせる。この貼り合わせによって、アクチュエータ部１４の一方の電極（例えばカラム電極２８ｂ）と信号線４２とがバリスタ１２０を介して電気的に接続されることになる。
The
ここで、バリスタ基板３０４の厚みは、要求されるバリスタ電圧から決定され、バリスタ１２０の電極面積は要求される静電容量と電流容量から決定される。
Here, the thickness of the
また、バリスタ基板３０４の一主面において近接する電極３００、３００間やバリスタ基板３０４の他主面において近接する電極３０２、３０２間でのリーク電流を低減し、かつ、これら電極３００及び３０２の配置についての自由度を高める方法としては、例えば、以下のような２つの方法が考えられる。
Further, the leakage current between the
（１） 近接する電極３００、３００間並びに近接する電極３０２、３０２間に溝を切る。この場合、電極３００、３００間並びに電極３０２、３０２間の距離が実質的に増大し、バリスタ電圧が高くなる。
(1) A groove is cut between
（２） バリスタ基板３０４の構成材料の粒径を細かくし、バリスタ基板３０４の厚みを薄くする。この場合、対向電極３００及び３０２間のバリスタ電圧を維持しながら近接する電極３００、３００間並びに電極３０２、３０２間のバリスタ電圧が高くなる。
(2) The particle size of the constituent material of the
このように、アクチュエータ基板１８とは別に、バリスタ１２０を構成するためのバリスタ基板３０４を用意し、該バリスタ基板３０４をアクチュエータ基板１８に貼り合わせるようにしたので、各アクチュエータ部１４と信号線４２との間にバリスタ１２０を接続するための配線構造が非常に簡単になり、ディスプレイＤｄのサイズを小型化できると共に、ディスプレイＤｄの歩留まりの向上、製造コストの低廉化等で非常に有利となる。
Thus, since the
また、この第４の変形例に係るディスプレイＤｄにおいては、形状保持層２６の上面及び下面に上部電極２８ａ及び下部電極２８ｂを形成するようにしたが、その他、振動部２２上に直接形状保持層２６を形成し、該形状保持層２６の上面に一対の電極２８を形成するようにしてもよい。
In the display Dd according to the fourth modification, the
この場合、図２４Ａに示すように、一対の電極２８ａ及び２８ｂが互い違いに配列されたくし歯形状であってもよく、図２４Ｂに示すように、一対の電極２８ａ及び２８ｂが互いに並行に、かつ相互に離間された渦巻き状であってもよい。また、図１４に示す場合と同様に、一対の電極２８ａ及び２８ｂを多枝形状としてもよい。この場合も第４の変形例に係るディスプレイＤｄと同様に、バリスタ１２０をアクチュエータ基板１８（図１参照）の主面にも裏面にも形成することができる。図１４に沿った構成では、アクチュエータ基板１８の裏面にバリスタ（図示せず）が形成され、一方の電極２８ａが中継導体７８及びスルーホール７４を通じて前記バリスタに電気的に接続される形態とされたものとなる。
In this case, as shown in FIG. 24A, a pair of
次に、図２５〜図２８を参照しながら第５の変形例に係るディスプレイＤｅについて説明する。なお、本実施の形態に係るディスプレイＤと対応するものについては同符号を付してその重複説明を省略する。 Next, a display De according to a fifth modification will be described with reference to FIGS. In addition, about the thing corresponding to the display D which concerns on this Embodiment, the same code | symbol is attached | subjected and the duplication description is abbreviate | omitted.
この第５の実施の形態に係るディスプレイＤｅは、図２５に示すように、基本的には、本実施の形態に係るディスプレイＤとほぼ同様の構成を有するが、アクチュエータ部１４の上部電極２８ａと接地線７６との間に圧電リレー４００が挿入接続されている点で異なり、この圧電リレー４００を設ける関係から、構造的にも本実施の形態に係るディスプレイＤと異なる。
As shown in FIG. 25, the display De according to the fifth embodiment has basically the same configuration as the display D according to the present embodiment, but the
具体的に説明すると、図２６及び図２７に示すように、この第５の変形例に係るディスプレイＤｅは、アクチュエータ基板１８の各アクチュエータ部１４に隣接した位置にそれぞれ圧電リレー４００が配設される。アクチュエータ基板１８の内部には、前記アクチュエータ部１４を構成するための空所２０のほかに、圧電リレー４００を構成するための空所４０２が設けられている。該空所４０２も、アクチュエータ基板１８の背面側に設けられた径の小さい貫通孔（図示せず）を通じて外部と連通されている。
Specifically, as shown in FIGS. 26 and 27, in the display De according to the fifth modified example, the
従って、この場合も、前記アクチュエータ基板１８のうち、前記空所４０２の形成されている部分が薄肉とされ、それ以外の部分が厚肉とされている。薄肉の部分は、外部応力に対して振動を受けやすい構造となって圧電リレー用の振動部４０４として機能し、空所４０２以外の部分は厚肉とされて前記振動部４０４を支持する圧電リレー用の固定部４０６として機能するようになっている。
Accordingly, also in this case, the portion of the
各圧電リレー４００は、図示するように、前記振動部４０４と固定部４０６のほか、該振動部４０４上に形成された圧電／電歪層や反強誘電体層等の形状保持層４０８と、該形状保持層４０８の下面に形成された下部電極２８ｂと、前記形状保持層４０８の上面に形成された中間電極４１０（垂直選択線４０につながる電極）と、該中間電極４１０上に形成された絶縁層４１２と、該絶縁層４１２上に形成された上部電極２８ａとを有するリレー本体４１４と、光導波板１２における駆動部側の面のうち、各圧電リレー４００に対応した位置に設けられたブラックマトリクス層４１６と、該ブラックマトリクス層４１６の前記圧電リレー４００と対向する面に形成された接地電極４１８とを有して構成されている。ブラックマトリクス層４１６としては、例えばＣｒ、Ａｌ、Ｎｉ、Ａｇ等の金属膜を用いることが好ましい。光の吸収が小さいため、光導波板１２を伝搬する光の減衰、散乱を抑制することができるからである。また、コントラスト向上のためには、カーボンブラック、黒顔料、黒染料を含んだ膜も好ましくは用いられる。この例では、ブラックマトリクス層４１６を形成した例を示しているが、その他、前記ブラックマトリクス層４１６を形成せずに、透明電極を接地電極４１８として使用する場合もある。
Each
各種電極のうち、下部電極２８ｂは、アクチュエータ部１４の下部電極（信号線４２につながる電極）２８ｂと共通とされ、上部電極２８ａは、アクチュエータ部１４の上部電極２８ａと共通とされている。
Of the various electrodes, the
この第５の変形例に係るディスプレイＤｅにおいては、１つの垂直選択線４０に対して例えば選択信号（例えば正の高レベル電位）を印加することによって当該垂直選択線４０が選択されるようになっている。
In the display De according to the fifth modified example, the
この第５の変形例に係るディスプレイＤｅにおいても、本実施の形態に係るディスプレイＤと同様に、非選択行へのデータ信号の供給を防止することができ、非選択行に関する画素（アクチュエータ部）１４を駆動させる必要がなくなり、消費電力の削減化を有効に図ることができる。また、非選択期間Ｔｕの画素発光が可能となるため、高輝度化を実現させることができる。また、アクチュエータ基板１８上での大規模な配線パターンの形成を行う必要がなくなり、配線の簡略化を図ることができる。
Also in the display De according to the fifth modification, similarly to the display D according to the present embodiment, it is possible to prevent the data signal from being supplied to the non-selected rows, and the pixels (actuator units) relating to the non-selected rows. 14 need not be driven, and power consumption can be effectively reduced. Further, since pixel light emission in the non-selection period Tu is possible, high luminance can be realized. Further, it is not necessary to form a large-scale wiring pattern on the
この第５の変形例に係るディスプレイＤｅにおいては、アクチュエータ基板１８上に、アクチュエータ部１４、圧電リレー４００及び接地電極４１８を形成したが、その他、図２８に示すように、アクチュエータ基板１８上にアクチュエータ部１４を形成し、アクチュエータ基板１８の背面側に圧電リレー４００及び接地電極４１８を形成するようにしてもよい。
In the display De according to the fifth modified example, the
例えば、図２８に示すように、アクチュエータ基板１８のうち、アクチュエータ部１４を構成するための空所２０の下方に圧電リレー４００を構成するための空所４０２を設けて、該空所４０２の下方にリレー本体４１４を形成することにより達成できる。
For example, as shown in FIG. 28, a
この場合、信号線４２を共通化することができないため、新たにスイッチング専用の垂直選択線４２０をアクチュエータ基板１８の背面側に配線する。また、圧電リレー４００上に形成される上部電極２８ａをアクチュエータ部１４からアクチュエータ基板１８に設けられたスルーホール４２２を通じて配線し、上部電極２８ａと選択的に接触される接地電極４１８をアクチュエータ基板１８の下方に配置されたプリント配線基板４２４に形成すればよい。
In this case, since the
なお、電極２８ａ及び２８ｂを形状保持層２６上に形成し、くし歯形状、渦巻き状又は多枝形状に一対の電極として形成してもよいのは、本実施の形態に係るディスプレイＤ並びに第１〜第４の変形例に係るディスプレイＤａ〜Ｄｄと同様である。
The
時間変調方式による階調制御の説明
ここで、時間変調方式による階調制御について、図２９〜図４１を参照しながら説明する。まず、図２９に示すように、１枚の画像の表示期間を１フィールドとし、該１フィールドを複数に等分割した際の１つの分割期間をサブフィールドとしたとき、各サブフィールド毎に表示サイクルＴｄが設定される。例えば１フィールドを７つに等分割した場合の最大階調レベルは８となる。
Explanation of Gradation Control by Time Modulation Method Here, gradation control by the time modulation method will be explained with reference to FIGS. First, as shown in FIG. 29, when the display period of one image is one field, and one division period when the one field is equally divided into a plurality of subfields, a display cycle is performed for each subfield. Td is set. For example, the maximum gradation level is 8 when one field is equally divided into seven.
そして、ロー電極駆動回路２０２は、各サブフィールド内においてすべての行選択を終了するように信号制御回路２０６によってタイミング制御される。従って、ロー電極駆動回路２０２にて１つの行を選択する時間（選択期間）は、１つのサブフィールドの時間幅を駆動部１６の行数で除算することにより得られる時間幅で規制され、該時間幅か、もしくは該時間幅よりも短い時間幅が選ばれる。好ましくは、前記時間幅の１／ｍ（ｍは１〜５の任意の実数、好ましくは１〜３の実数）が選ばれる。
The timing of the row
そして、本実施の形態に係る駆動装置２００は、信号制御回路２０６において、前記１フィールド内に、選択された画素の階調レベルに応じて、その発光開始タイミングと、当該画素の選択／非選択状態によらない可変長の発光維持期間を決定するように制御する。
Then, in the
以下、本実施の形態に係る階調制御の具体例について図３０Ａ〜図４１を参照しながら説明する。なお、図３０Ａ〜図４１の例は、図面の複雑化を避けるために、１フィールドを７つのサブフィールドＳＦ１〜ＳＦ７に分け、行数を４とした場合の簡略化したフォーマットを示す。 Hereinafter, a specific example of gradation control according to the present embodiment will be described with reference to FIGS. 30A to 41. 30A to 41 show a simplified format in which one field is divided into seven subfields SF1 to SF7 and the number of rows is four in order to avoid complication of the drawings.
第１の具体例
第１の具体例は、図３０Ａに示すように、１フィールド内に、１つの選択期間Ｓと最大階調レベルに応じた数の表示サイクルＴｄを割り当てる方式である。この場合、表示サイクルＴｄは非選択期間Ｕとリセット期間Ｒとで構成される。
First Specific Example In the first specific example, as shown in FIG. 30A, a number of display cycles Td corresponding to one selection period S and the maximum gradation level are allocated in one field. In this case, the display cycle Td includes a non-selection period U and a reset period R.
非選択期間Ｕは、基本的には、ロー電極駆動回路２０２を通じて当該画素の行以外の行をすべて選択するために使用されるもので、非選択期間Ｕ≧選択期間Ｓ×（行数−１）に設定される。リセット期間Ｒは、前記選択期間Ｓと同様に当該画素の行を選択するために使用されるもので、選択期間Ｓとほぼ同等の時間が設定される。
The non-selection period U is basically used for selecting all the rows other than the row of the pixel through the row
更に、図３０Ｂに示すように、ロー電極駆動回路２０２を通じて、前記選択期間Ｓに選択パルスＰｓが出力され、表示サイクルＴｄにおける非選択期間Ｕに非選択信号Ｓｕが出力され、リセット期間ＲにリセットパルスＰｒが出力される。
Further, as shown in FIG. 30B, the selection pulse Ps is output in the selection period S through the row
カラム電極駆動回路２０４に対する信号制御回路２０６での制御は、発光維持期間においてＯＮ信号が出力され、発光維持期間以外の期間のうち、少なくとも発光維持期間の終了タイミングにおいてＯＦＦ信号が出力されるように制御する。
The control by the
例えば１行１列の画素について、当該画素の階調レベルが例えば５であった場合は、選択期間Ｓ並びに第１の表示サイクルＴｄ１から第４の表示サイクルＴｄ４における各リセット期間Ｒに同期してＯＮ信号が出力され、第５の表示サイクルＴｄ５から第７の表示サイクルＴｄ７における各リセット期間Ｒのうち、少なくとも発光維持期間の終了を示す最初の第５の表示サイクルＴｄ５におけるリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。残りの第６及び第７の表示サイクルＴｄ６及びＴｄ７における各リセット期間Ｒに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第１の具体例ではＯＦＦ信号を出力させた例を示している。 For example, for a pixel in one row and one column, when the gradation level of the pixel is 5, for example, in synchronization with the selection period S and each reset period R in the first display cycle Td1 to the fourth display cycle Td4 An ON signal is output, and is synchronized with the reset period R in the first fifth display cycle Td5 indicating at least the end of the light emission maintenance period among the reset periods R in the fifth display cycle Td5 to the seventh display cycle Td7. Control to output an OFF signal. A signal to be output in each reset period R in the remaining sixth and seventh display cycles Td6 and Td7 may be either an ON signal or an OFF signal. In the first specific example, an example in which an OFF signal is output is shown.
同様に、２行１列の画素について、図３０Ｃに示すように、該画素の階調レベルが例えば３であった場合は、選択期間Ｓ並びに第１及び第２の表示サイクルＴｄ１及びＴｄ２における各リセット期間Ｒに同期してＯＮ信号が出力され、第３の表示サイクルＴｄ３から第７の表示サイクルＴｄ７における各リセット期間Ｒのうち、少なくとも発光維持期間の終了を示す最初の第３の表示サイクルＴｄ３におけるリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。残りの第４〜第７の表示サイクルＴｄ４〜Ｔｄ７における各リセット期間Ｒに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。本実施の形態ではＯＦＦ信号を出力させた例を示している。 Similarly, for the pixel in 2 rows and 1 column, as shown in FIG. 30C, when the gradation level of the pixel is 3, for example, each in the selection period S and the first and second display cycles Td1 and Td2 An ON signal is output in synchronization with the reset period R, and among the reset periods R in the third display cycle Td3 to the seventh display cycle Td7, at least the first third display cycle Td3 indicating the end of the light emission maintenance period. Control is performed so that an OFF signal is output in synchronization with the reset period R. A signal to be output in each reset period R in the remaining fourth to seventh display cycles Td4 to Td7 may be either an ON signal or an OFF signal. In this embodiment, an example in which an OFF signal is output is shown.
具体的に電圧の変化で見てみると、まず、１行１列の画素については、図３０Ｂに示すように、選択期間Ｓにおいてピーク電圧が−１００Ｖの選択パルスＰｓが出力され、このとき、ピーク電圧８０ＶのＯＮ信号が信号線４２に供給されているため、アクチュエータ部１４には８０−（−１００）Ｖ＝１８０Ｖが印加されることになり、図７の屈曲変位特性から、アクチュエータ部１４は点Ｅまで一方向に変位することになる。即ち、当該画素は発光状態となる。
Looking specifically at the change in voltage, first, as shown in FIG. 30B, a selection pulse Ps having a peak voltage of −100 V is output in the selection period S for the pixel in the first row and the first column. Since an ON signal having a peak voltage of 80 V is supplied to the
その後の第１の表示サイクルＴｄ１における非選択期間Ｕでは、ピーク電圧−２０Ｖの非選択信号Ｓｕが出力される。この期間においてはロー電極駆動回路２０２を通じて２行目以降の行が選択されて、１列目の信号線４２にはＯＮ信号あるいはＯＦＦ信号がランダムに供給されることになる。つまり、１行１列のアクチュエータ部１４には８０−（−２０）Ｖ＝１００Ｖあるいは０−（−２０）Ｖ＝２０Ｖが印加されることになる。
In the subsequent non-selection period U in the first display cycle Td1, a non-selection signal Su having a peak voltage of −20V is output. During this period, the second and subsequent rows are selected through the row
従って、当該アクチュエータ部１４は、図７の屈曲変位特性からもわかるように、点Ｆあるいは点Ｇの屈曲変位となり、アクチュエータ部１４は当初の変位状態がほぼ維持されることになる。即ち、当該画素の発光状態は維持される。
Therefore, as can be seen from the bending displacement characteristics of FIG. 7, the
第１の表示サイクルＴｄ１におけるリセット期間Ｒでは、ピーク電圧６０ＶのリセットパルスＰｒが出力される。このとき、１列目の信号線４２にはＯＮ信号が供給されているため、アクチュエータ部１４には８０−６０Ｖ＝２０Ｖが印加されることになり、当該画素の発光状態は維持される。
In the reset period R in the first display cycle Td1, a reset pulse Pr having a peak voltage of 60V is output. At this time, since the ON signal is supplied to the
この第１の表示サイクルＴｄ１での動作は、第５の表示サイクルＴｄ５における非選択期間Ｕまで同様に行われる。次の第５の表示サイクルＴｄ５におけるリセット期間Ｒ以降においては、１列目にＯＦＦ信号が供給される。これにより、第５の表示サイクルＴｄ５のリセット期間Ｒにおいては、ピーク電圧６０ＶのリセットパルスＰｒが出力され、このとき、ピーク電圧０ＶのＯＦＦ信号が信号線４２に供給されているため、当該アクチュエータ部１４には０−６０Ｖ＝−６０Ｖが印加されることになり、図７の屈曲変位特性から、アクチュエータ部１４は点Ａまで復元（リセット）し、当該画素は消光状態となる。
The operation in the first display cycle Td1 is similarly performed until the non-selection period U in the fifth display cycle Td5. After the reset period R in the next fifth display cycle Td5, an OFF signal is supplied to the first column. Thereby, in the reset period R of the fifth display cycle Td5, a reset pulse Pr with a peak voltage of 60V is output. At this time, an OFF signal with a peak voltage of 0V is supplied to the
その後の第６の表示サイクルＴｄ６における非選択期間Ｕでは、ピーク電圧−２０Ｖの非選択信号が出力される。この期間においてはロー電極駆動回路２０２を通じて２行目以降の行が選択されて、１列目の信号線にはＯＮ信号あるいはＯＦＦ信号がランダムに供給されることになり、１行１列のアクチュエータ部１４には８０−（−２０）Ｖ＝１００Ｖあるいは０−（−２０）Ｖ＝２０Ｖが印加されることになる。
In the subsequent non-selection period U in the sixth display cycle Td6, a non-selection signal having a peak voltage of −20 V is output. During this period, the second and subsequent rows are selected through the row
従って、当該アクチュエータ部１４は、図７の屈曲変位特性からもわかるように、点Ｃあるいは点Ｄの変位状態となり、当該画素の消光状態は維持される。
Therefore, as can be seen from the bending displacement characteristics of FIG. 7, the
第６の表示サイクルＴｄ６におけるリセット期間Ｒでは、ピーク電圧６０ＶのリセットパルスＰｒが出力される。このとき、１列目の信号線４２にはＯＦＦ信号が供給されているため、アクチュエータ部１４には０−６０Ｖ＝−６０Ｖが印加されることになり、当該画素の消光状態は維持される。この第６の表示サイクルＴｄ６での動作は、第７の表示サイクルＴｄ７においても同様に行われる。
In the reset period R in the sixth display cycle Td6, a reset pulse Pr having a peak voltage of 60V is output. At this time, since the OFF signal is supplied to the
このように、階調レベルが５である１行１列の画素においては、１フィールドの先頭から第５の表示サイクルＴｄ５におけるリセット期間Ｒの開始時点まで発光状態とされ、第５の表示サイクルＴｄ５におけるリセット期間Ｒの開始時点から１フィールドの終端まで消光状態とされる。 As described above, in the pixel in the first row and the first column with the gradation level of 5, the light emission is performed from the beginning of one field to the start of the reset period R in the fifth display cycle Td5, and the fifth display cycle Td5. Is extinguished from the start of the reset period R to the end of one field.
同様に、階調レベルが３である２行１列の画素においては、図３０Ｃに示すように、１フィールドの先頭から第３の表示サイクルＴｄ３におけるリセット期間Ｒの開始時点まで発光状態とされ、第３の表示サイクルＴｄ３におけるリセット期間Ｒの開始時点から１フィールドの終端まで消光状態とされる。 Similarly, in the pixel in 2 rows and 1 column with the gradation level of 3, as shown in FIG. 30C, the pixel is in a light emitting state from the beginning of one field to the start of the reset period R in the third display cycle Td3. The light is extinguished from the start of the reset period R to the end of one field in the third display cycle Td3.
この第１の具体例によれば、図３０Ａに示すように、選択期間Ｓを１フィールドの先頭に割り当てた場合を想定したとき、当該画素の階調レベルに応じて、１フィールドの先頭から１つの表示サイクルＴｄあるいは複数の表示サイクルＴｄが連続して選択され、先頭の選択期間Ｓ並びに選択された表示サイクルＴｄのリセット期間に同期してＯＮ信号が出力され、残りの表示サイクルＴｄにおける各リセット期間Ｒに同期してＯＦＦ信号が出力されることになる。 According to the first specific example, as shown in FIG. 30A, when it is assumed that the selection period S is assigned to the head of one field, 1 from the head of one field is selected according to the gradation level of the pixel. One display cycle Td or a plurality of display cycles Td is selected in succession, an ON signal is output in synchronization with the leading selection period S and the reset period of the selected display cycle Td, and each reset in the remaining display cycles Td An OFF signal is output in synchronization with the period R.
この場合、１フィールド内での当該画素に対する発光と消光のサイクルが１回のみとなり、１フィールドを複数のサブフィールドに分けて、各サブフィールド毎に強制リセットする駆動方式（プラズマディスプレイ等で採用）と比べ、消費電力を有効に低減させることができる。 In this case, there is only one light emission and extinction cycle for the pixel in one field, and one field is divided into a plurality of subfields and is forcibly reset for each subfield (adopted in plasma display etc.) Compared with, power consumption can be reduced effectively.
ここで、１つの実験例を示す。この実験例は、本実施の形態に係るディスプレイＤにおいて、第１の具体例に係る駆動方式と、比較例（プラズマディスプレイで使用されている一般的な駆動方式）でのアクチュエータ部１４への印加電圧波形を計測しながら、当該画素から散乱される光の強度変化（Ｌｄ）をフォトダイオードで測定したものである。第１の具体例の測定結果を図３１に示し、比較例の測定結果を図３２に示す。
Here, one experimental example is shown. This experimental example is applied to the
第１の具体例においては、図３１に示すように、ＯＮ信号の出力期間中での選択パルスＰｓの出力に基づいて高レベルのパルス状の電圧ＶHがアクチュエータ部１４に印加され、その後の表示サイクルでは２０Ｖの電圧波形と１００Ｖの電圧波形がランダムに印加され、ＯＦＦ信号の出力期間でのリセットパルスＰｒの出力に基づいて低レベルのパルス状の電圧ＶLがアクチュエータ部１４に印加されていることがわかる。
In the first specific example, as shown in FIG. 31, a high-level pulsed voltage V H is applied to the
このことから、第１の具体例では、図８の電荷−印加電圧特性からもわかるように、−×−で囲まれた面積に相当する電力は１フィールド内に１回のみの消費で済む。このことは、第１〜第５の変形例に係るディスプレイＤａ〜Ｄｅでも同様である。特に、バリスタ１２０を用いた第４の変形例に係るディスプレイＤｄにおいては、図２０の電荷−印加電圧特性において−×−で囲まれた面積に相当する電力が１フィールド内に１回のみの消費で済むことになる。
From this, in the first specific example, as can be seen from the charge-applied voltage characteristics of FIG. 8, the power corresponding to the area surrounded by -x- can be consumed only once in one field. The same applies to the displays Da to De according to the first to fifth modifications. In particular, in the display Dd according to the fourth modification using the
一方、比較例では、図３２に示すように、１つの表示サイクルＴｄで印加電圧が高レベルＶH（１８０Ｖ）から低レベルＶL（−６０Ｖ）まで変化することから、図８の電荷−印加電圧特性からもわかるように、−×−で囲まれた面積に相当する電力が１つの表示サイクルＴｄで消費されることとなる。つまり、１フィールド内で−×−で囲まれた面積に相当する電力は、表示サイクルＴｄの回数分だけ消費され、第１の具体例と比して消費電力が大きくなっていることがわかる。 On the other hand, in the comparative example, as shown in FIG. 32, the applied voltage changes from the high level V H (180 V) to the low level V L (−60 V) in one display cycle Td. As can be seen from the voltage characteristics, power corresponding to the area surrounded by -x- is consumed in one display cycle Td. That is, it can be seen that the power corresponding to the area surrounded by − × − in one field is consumed by the number of display cycles Td, and the power consumption is larger than that in the first specific example.
このように、第１の具体例を採用することによって、パネル型ディスプレイの消費電力を有効に低減することができることとなる。 Thus, by adopting the first specific example, the power consumption of the panel type display can be effectively reduced.
しかも、第１の具体例では、当該画素の階調レベルに応じて選択された表示サイクルにわたって発光状態が維持されることから輝度の向上も実現させることが可能となる。また、階調と輝度の線形性が良好となり、高精度な階調表現が可能となる。更に、発光時間の効率も高くなる。特に、第４の変形例に係るディスプレイにおいては、電圧−変位特性上、良好なヒステリシス特性を有することから、発光輝度を十分に維持させることができ、表示画像の高輝度化を実現させることができる。 Moreover, in the first specific example, since the light emission state is maintained over the display cycle selected according to the gradation level of the pixel, it is possible to improve the luminance. In addition, the linearity of gradation and luminance is good, and highly accurate gradation expression is possible. Furthermore, the efficiency of the light emission time is increased. In particular, the display according to the fourth modification has a good hysteresis characteristic in terms of voltage-displacement characteristics, so that the emission luminance can be sufficiently maintained, and the display image can be increased in luminance. it can.
第２の具体例
次に、第２の具体例に係る階調制御の方式を図３３Ａ〜図３３Ｃを参照しながら説明する。この第２の具体例は、図３３Ａに示すように、前記第１の具体例（図３０Ａ参照）とほぼ同じ階調制御方式であるが、前記１フィールド内に、最大階調レベルに応じた数の表示サイクルＴｄ１〜Ｔｄ７と１つのリセット期間Ｒが割り当てられている点と、各表示サイクルＴｄ１〜Ｔｄ７が選択期間Ｓと非選択期間Ｕで構成されている点で異なる。
Second Specific Example Next, a gradation control method according to a second specific example will be described with reference to FIGS. 33A to 33C. As shown in FIG. 33A, the second specific example is substantially the same gray scale control method as the first specific example (see FIG. 30A), but in accordance with the maximum gray level within the one field. The difference is that a number of display cycles Td1 to Td7 and one reset period R are assigned, and that each display cycle Td1 to Td7 is composed of a selection period S and a non-selection period U.
そして、カラム電極駆動回路２０４に対する信号制御回路２０６での制御は、発光維持期間以外の期間においてＯＦＦ信号が出力され、発光維持期間のうち、少なくともその発光開始タイミングにおいてＯＮ信号が出力されるように制御する。
The control by the
例えば１行１列の画素について、該画素の階調レベルが例えば５であった場合、図３３Ｂに示すように、第１及び第２の表示サイクルの各選択期間Ｓに同期してＯＦＦ信号が出力され、第３の表示サイクルＴｄ３から第７の表示サイクルＴｄ７における各選択期間Ｓのうち、少なくとも発光開始タイミングを示す最初の第３の表示サイクルＴｄ３における選択期間Ｓに同期してＯＮ信号が出力され、１フィールドにおける終端のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。発光維持期間における第４〜第７の表示サイクルＴｄ４〜Ｔｄ７の各選択期間Ｓに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第２の具体例では、ＯＮ信号を出力させた例を示す。 For example, for a pixel in one row and one column, if the gradation level of the pixel is 5, for example, as shown in FIG. 33B, an OFF signal is generated in synchronization with each selection period S of the first and second display cycles. An ON signal is output in synchronization with at least the selection period S in the first third display cycle Td3 indicating the light emission start timing among the selection periods S in the third display cycle Td3 to the seventh display cycle Td7. Then, control is performed so that the OFF signal is output in synchronization with the termination reset period R in one field. The signal to be output in each selection period S of the fourth to seventh display cycles Td4 to Td7 in the light emission maintenance period may be either an ON signal or an OFF signal. This second specific example shows an example in which an ON signal is output.
同様に、２行１列の画素について、該画素の階調レベルが例えば３であった場合は、図３３Ｃに示すように、第１の表示サイクルＴｄ１から第４の表示サイクルＴｄ４における各選択期間Ｓに同期してＯＦＦ信号が出力され、第５の表示サイクルＴｄ５から第７の表示サイクルＴｄ７における各選択期間Ｓのうち、少なくとも発光開始タイミングを示す最初の第５の表示サイクルＴｄ５における選択期間Ｓに同期してＯＮ信号が出力され、１フィールドにおける終端のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。発光維持期間における第６及び第７の表示サイクルＴｄ６及びＴｄ７の各選択期間Ｓに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第２の具体例では、ＯＮ信号を出力させた例を示す。 Similarly, for the pixel in 2 rows and 1 column, if the gradation level of the pixel is 3, for example, as shown in FIG. 33C, each selection period in the first display cycle Td1 to the fourth display cycle Td4 An OFF signal is output in synchronization with S, and among the selection periods S in the fifth display cycle Td5 to the seventh display cycle Td7, the selection period S in the first fifth display cycle Td5 indicating at least the light emission start timing. Control is performed so that an ON signal is output in synchronization with the output signal and an OFF signal is output in synchronization with the reset period R at the end of one field. A signal to be output in each selection period S of the sixth and seventh display cycles Td6 and Td7 in the light emission maintenance period may be either an ON signal or an OFF signal. This second specific example shows an example in which an ON signal is output.
具体的に電圧の変化で見てみると、まず、図３３Ｂに示すように、１行１列の画素の第１の表示サイクルＴｄ１については、その選択期間Ｓにおいてピーク電圧−１００Ｖの選択パルスＰｓが出力され、このとき、ピーク電圧０ＶのＯＦＦ信号が信号線４２に供給されているため、アクチュエータ部１４には０−（−１００）Ｖ＝１００Ｖが印加されることになる。アクチュエータ部１４は、前フィールドで屈曲変位がリセットされて復元されているため、図７の屈曲変位特性から、点Ｄの変位状態となり、当該画素の消光状態は維持される。
Looking specifically at the change in voltage, first, as shown in FIG. 33B, for the first display cycle Td1 of the pixel in the first row and the first column, the selection pulse Ps having a peak voltage of −100 V in the selection period S. At this time, since an OFF signal having a peak voltage of 0 V is supplied to the
第１の表示サイクルＴｄ１における非選択期間Ｕでは、ピーク電圧−２０Ｖの非選択信号Ｓｕが出力される。この期間においてはロー電極駆動回路２０２を通じて２行目以降の行が選択されて、１列目の信号線４２にはＯＮ信号あるいはＯＦＦ信号がランダムに供給されることになり、１行１列のアクチュエータ部１４には８０−（−２０）Ｖ＝１００Ｖあるいは０−（−２０）Ｖ＝２０Ｖが印加されることになる。
In the non-selection period U in the first display cycle Td1, a non-selection signal Su having a peak voltage of −20V is output. During this period, the second and subsequent rows are selected through the row
従って、当該アクチュエータ部１４は、図７の屈曲変位特性からもわかるように、点Ｃあるいは点Ｄの変位状態となり、当該画素の消光状態は維持される。
Therefore, as can be seen from the bending displacement characteristics of FIG. 7, the
この第１の表示サイクルＴｄ１での動作は、第２の表示サイクルＴｄ２でも同様に行われる。次の第３の表示サイクルＴｄ３における選択期間Ｓ以降においては、１列目にＯＮ信号が供給される。これにより、第３の表示サイクルＴｄ３の選択期間Ｓは、ピーク電圧−１００Ｖの選択パルスＰｓが出力され、このとき、ピーク電圧８０ＶのＯＮ信号が信号線４２に供給されるため、当該アクチュエータ部１４には８０−（−１００）Ｖ＝１８０Ｖが印加されることになり、図７の屈曲変位特性から、アクチュエータ部１４は点Ｅまで屈曲変位し、当該画素は発光状態となる。
The operation in the first display cycle Td1 is similarly performed in the second display cycle Td2. After the selection period S in the next third display cycle Td3, the ON signal is supplied to the first column. Accordingly, during the selection period S of the third display cycle Td3, the selection pulse Ps having a peak voltage of −100V is output, and at this time, an ON signal having a peak voltage of 80V is supplied to the
その後の第３の表示サイクルＴｄ３における非選択期間Ｕでは、ピーク電圧−２０Ｖの非選択信号Ｓｕが出力される。この期間においては１列目の信号線４２にＯＮ信号あるいはＯＦＦ信号がランダムに供給され、当該アクチュエータ部１４への印加電圧Ｖｐは１００Ｖあるいは２０Ｖとなり、図７の屈曲変位特性からもわかるように、点Ｆあるいは点Ｇの屈曲変位となる。この場合、アクチュエータ部１４は当初の変位状態がほぼ維持されることになり、当該画素の発光状態は維持される。
In the subsequent non-selection period U in the third display cycle Td3, the non-selection signal Su having a peak voltage of −20 V is output. During this period, an ON signal or an OFF signal is randomly supplied to the
この第３の表示サイクルＴｄ３での動作は、第４の表示サイクルＴｄ４から第７の表示サイクルＴｄ７まで同様に行われる。 The operation in the third display cycle Td3 is similarly performed from the fourth display cycle Td4 to the seventh display cycle Td7.
そして、終端のリセット期間Ｒにおいては、１列目にＯＦＦ信号が供給される。これにより、当該アクチュエータ部１４には０−６０Ｖ＝−６０Ｖが印加されることになり、図７の屈曲変位特性から、アクチュエータ部１４は点Ａまで復元（リセット）し、当該画素は消光状態となる。
In the terminal reset period R, an OFF signal is supplied to the first column. As a result, 0-60 V = -60 V is applied to the
このように、階調レベルが５である１行１列の画素においては、図３３Ｂに示すように、１フィールドの先頭から第２の表示サイクルＴｄ２にかけて消光状態とされ、第３の表示サイクルＴｄ３から第７の表示サイクルＴｄ７まで発光状態とされ、終端のリセット期間Ｒにおいて消光状態とされる。 As described above, in the pixel in the first row and the first column having the gradation level of 5, as shown in FIG. 33B, the light is extinguished from the beginning of one field to the second display cycle Td2, and the third display cycle Td3. From the first display cycle to the seventh display cycle Td7, and the extinction state is set in the terminal reset period R.
同様に、階調レベルが３である２行１列の画素においては、図３３Ｃに示すように、１フィールドの先頭から第４の表示サイクルＴｄ４にかけて消光状態とされ、第５の表示サイクルＴｄ５から第７の表示サイクルＴｄ７まで発光状態とされ、終端のリセット期間Ｒにおいて消光状態とされる。 Similarly, as shown in FIG. 33C, the pixels in 2 rows and 1 column with a gradation level of 3 are extinguished from the beginning of one field to the fourth display cycle Td4, and from the fifth display cycle Td5. The light emission state is maintained until the seventh display cycle Td7, and the light emission state is established in the terminal reset period R.
この第２の具体例によれば、図３３Ａに示すように、リセット期間Ｒを１フィールドの後端に割り当てた場合を想定したとき、当該画素の階調レベルに応じて、１フィールドの後端から１つの表示サイクルＴｄあるいは複数の表示サイクルＴｄが連続して選択され、その選択された表示サイクルＴｄの各選択期間Ｓに同期してＯＮ信号が出力され、後端のリセット期間Ｒに同期してＯＦＦ信号が出力されることになる。 According to the second specific example, as shown in FIG. 33A, when it is assumed that the reset period R is assigned to the rear end of one field, the rear end of one field according to the gradation level of the pixel. One display cycle Td or a plurality of display cycles Td is continuously selected from the above, and an ON signal is output in synchronization with each selection period S of the selected display cycle Td, and in synchronization with the reset period R at the rear end. Thus, an OFF signal is output.
この場合も、１フィールド内での当該画素に対する発光と消光のサイクルが１回のみとなり、消費電力の低減を有効に図ることができる。階調と輝度の線形性が良好となり、高精度な階調表現が可能となる。更に、発光時間の効率も高くなる。特に、選択された表示サイクル毎に選択期間が存在するため、当該画素における発光維持期間にわたって十分に輝度を維持させることができる。 Also in this case, only one light emission and extinction cycle is performed for the pixel in one field, so that power consumption can be effectively reduced. The linearity of gradation and luminance is good, and highly accurate gradation expression is possible. Furthermore, the efficiency of the light emission time is increased. In particular, since there is a selection period for each selected display cycle, the luminance can be sufficiently maintained over the light emission maintenance period of the pixel.
第３の具体例
次に、第３の具体例に係る階調制御の方式を図３４を参照しながら説明する。この第３の具体例は、図３４に示すように、前記第２の具体例（図３３Ａ参照）とほぼ同じ階調制御方式であるが、取り扱う最大階調レベルを下げて各表示サイクルＴｄにおける非選択期間Ｕの時間的長さを長くしたものである。この場合、選択期間Ｓの時間的長さを第２の具体例における選択期間Ｓの時間的長さ以下としてもよい。
Third Specific Example Next, a gradation control method according to a third specific example will be described with reference to FIG. As shown in FIG. 34, the third specific example is substantially the same gray scale control method as the second specific example (see FIG. 33A), but the maximum gray level handled is lowered and each display cycle Td is changed. The time length of the non-selection period U is increased. In this case, the time length of the selection period S may be equal to or less than the time length of the selection period S in the second specific example.
この第３の具体例によれば、画素の発光維持期間の割合が高くなるため、更なる高輝度化を実現させることができる。 According to the third specific example, since the ratio of the light emission maintaining period of the pixel is increased, it is possible to realize further higher luminance.
第４の具体例
次に、第４の具体例に係る階調制御の方式を図３５Ａ〜図３５Ｃを参照しながら説明する。この第４の具体例は、図３５Ａに示すように、前記第１の具体例（図３０Ａ参照）とほぼ同じ階調制御方式であるが、前記１フィールド内に、２つの選択期間Ｓの間に所定長の単位非選択期間Ｕ（１）を有する奇偶調整サイクルＴｃと最大階調レベルに応じた数の表示サイクルＴｄ１〜Ｔｄ３が割り当てられ、各表示サイクルＴｄ１〜Ｔｄ３には前記所定長の２倍の長さを有する冗長非選択期間Ｕ（２）とリセット期間Ｒが設定されている点で異なる。
Fourth Specific Example Next, a gradation control method according to a fourth specific example will be described with reference to FIGS. 35A to 35C. As shown in FIG. 35A, the fourth specific example is substantially the same gray scale control method as the first specific example (see FIG. 30A), but between the two selection periods S in the one field. Are assigned odd-even adjustment cycle Tc having a unit non-selection period U (1) of a predetermined length and a number of display cycles Td1 to Td3 corresponding to the maximum gradation level, and each display cycle Td1 to Td3 has a predetermined length of 2 The difference is that a redundant non-selection period U (2) having a double length and a reset period R are set.
そして、カラム電極駆動回路２０４に対する信号制御回路２０６での制御は、奇偶調整サイクルに含まれるいずれかの選択期間ＳにおいてＯＮ信号が出力され、発光維持期間の終了タイミングにおいてＯＦＦ信号が出力されるように制御する。
The
例えば１行１列の画素について、図３５Ｂに示すように、該画素の階調レベルが例えば５の奇数であった場合、発光維持期間の開始を示す奇偶調整サイクルＴｃの先頭の選択期間Ｓに同期してＯＮ信号が出力され、発光維持期間の終了を示す第２の表示サイクルＴｄ２のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。その他の選択期間及びリセット期間に出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第４の具体例では、発光維持期間に含まれる奇偶調整サイクルＴｃの後端の選択期間Ｓと第１の表示サイクルＴｄ１のリセット期間ＲにおいてＯＮ信号を出力させ、発光維持期間以外の期間に含まれる第３の表示サイクルＴｄ３のリセット期間ＲにＯＦＦ信号を出力させた例を示す。 For example, for a pixel in one row and one column, as shown in FIG. 35B, when the gradation level of the pixel is an odd number of 5, for example, in the selection period S at the beginning of the odd / even adjustment cycle Tc indicating the start of the light emission maintenance period. Control is performed so that the ON signal is output in synchronization and the OFF signal is output in synchronization with the reset period R of the second display cycle Td2 indicating the end of the light emission maintenance period. As other signals output during the selection period and the reset period, either an ON signal or an OFF signal may be used. In the fourth specific example, an ON signal is output in the selection period S at the rear end of the odd / even adjustment cycle Tc included in the light emission maintenance period and the reset period R of the first display cycle Td1, and in a period other than the light emission maintenance period. An example in which an OFF signal is output in the reset period R of the included third display cycle Td3 is shown.
これによって、１行１列の画素は、１フィールドの先頭から第２の表示サイクルＴｄ２におけるリセット期間Ｒの開始時点にかけて発光状態とされ、第２の表示サイクルＴｄ２におけるリセット期間Ｒの終了時点から１フィールドの終端にかけて消光状態とされる。 As a result, the pixels in the first row and the first column are brought into a light emission state from the beginning of one field to the start time of the reset period R in the second display cycle Td2, and 1 pixel from the end time of the reset period R in the second display cycle Td2. The light is extinguished over the end of the field.
また、例えば２行１列の画素について、図３５Ｃに示すように、該画素の階調レベルが例えば６の偶数であった場合、発光維持期間の開始を示す奇偶調整サイクルＴｃの後端の選択期間Ｓに同期してＯＮ信号が出力され、発光維持期間の終了を示す第３の表示サイクルＴｄ３のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。その他の選択期間Ｓ及びリセット期間Ｒに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第４の具体例では、発光維持期間に含まれる第１及び第２の表示サイクルＴｄ１及びＴｄ２における各リセット期間ＲにＯＮ信号を出力させ、発光維持期間以外の期間に含まれる奇偶調整サイクルＴｃの先頭の選択期間ＳにＯＦＦ信号を出力させた例を示す。 Further, for example, for a pixel in 2 rows and 1 column, as shown in FIG. 35C, when the gradation level of the pixel is an even number of 6, for example, selection of the rear end of the odd / even adjustment cycle Tc indicating the start of the light emission sustain period Control is performed so that an ON signal is output in synchronization with the period S and an OFF signal is output in synchronization with the reset period R of the third display cycle Td3 indicating the end of the light emission maintenance period. As other signals to be output in the selection period S and the reset period R, either an ON signal or an OFF signal may be used. In the fourth specific example, an ON signal is output in each reset period R in the first and second display cycles Td1 and Td2 included in the light emission sustain period, and the odd / even adjustment cycle Tc included in a period other than the light emission sustain period. An example in which an OFF signal is output in the selection period S at the top of the head is shown.
これによって、２行１列の画素は、１フィールドの先頭から奇偶調整サイクルＴｃの単位非選択期間Ｕ（１）の終端にかけて消光状態とされ、奇偶調整サイクルＴｃの後端の選択期間Ｓから第３の表示サイクルＴｄ３におけるリセット期間Ｒの開始時点にかけて発光状態とされ、第３の表示サイクルＴｄ３におけるリセット期間Ｒにおいて消光状態とされる。 As a result, the pixels in 2 rows and 1 column are extinguished from the beginning of one field to the end of the unit non-selection period U (1) of the odd / even adjustment cycle Tc, and from the selection period S at the rear end of the odd / even adjustment cycle Tc. The light emission state is set until the start of the reset period R in the third display cycle Td3, and the light emission state is set in the reset period R in the third display cycle Td3.
この第４の具体例によれば、例えば１フィールドで８階調を表現する場合を想定したとき、単位表示サイクルのみで構成したときは、１つの行に関し、８回の選択走査が必要になるが、所定長の２倍の長さを有する冗長非選択期間Ｕ（２）が設定された表示サイクルを割り当てると、１つの行に関し、５回の選択走査で済み、１つの行を選択するためのサイクル（行走査サイクル）を低減させることができる。これは、図８の電荷−印加電圧特性における−▲−で囲まれた面積に相当する電力消費回数を低減することになり、これによって、消費電力の低減につながり、しかも、冗長非選択期間Ｕ（２）において発光状態が維持されることから、選択された画素の高輝度化にもつながる。 According to the fourth specific example, assuming that, for example, eight gradations are expressed in one field, and only a unit display cycle is used, eight selection scans are required for one row. However, if a display cycle having a redundant non-selection period U (2) having a length twice the predetermined length is assigned, five selection scans are required for one row, and one row is selected. Cycle (row scanning cycle) can be reduced. This reduces the number of times of power consumption corresponding to the area surrounded by-▲-in the charge-applied voltage characteristics of FIG. 8, thereby leading to a reduction in power consumption and the redundant non-selection period U. Since the light emission state is maintained in (2), it leads to an increase in luminance of the selected pixel.
なお、電荷−印加電圧特性における−▲−で囲まれた面積に相当する電力消費回数を低減からみた場合は、第４の変形例に係るディスプレイＤｄのような良好なヒステリシス特性をもたないディスプレイに適用して十分に効果を発揮させることができる。もちろん、第４の変形例に係るディスプレイＤｄに適用した場合においても、行選択のための周波数の低減を図る上で非常に有利になる。 In view of reducing the number of times of power consumption corresponding to the area surrounded by − ▲ − in the charge-applied voltage characteristics, a display having no good hysteresis characteristics like the display Dd according to the fourth modification example. It can be fully applied by applying to the above. Of course, even when applied to the display Dd according to the fourth modification, it is very advantageous in reducing the frequency for row selection.
第５の具体例
次に、第５の具体例に係る階調制御の方式を図３６Ａ〜図３６Ｃを参照しながら説明する。この第５の具体例は、図３６Ａに示すように、前記第４の具体例（図３５Ａ参照）とほぼ同じ階調制御方式であるが、前記１フィールド内に、最大階調レベルに応じた数の表示サイクルＴｄ１〜Ｔｄ３と２つのリセット期間Ｒの間に所定長の単位非選択期間Ｕ（１）を有する奇偶調整サイクルＴｃが割り当てられ、各表示サイクルＴｄ１〜Ｔｄ３に選択期間Ｓと前記所定長の２倍の長さを有する冗長非選択期間Ｕ（２）が設定されている点で異なる。
Fifth Specific Example Next, a gradation control method according to a fifth specific example will be described with reference to FIGS. 36A to 36C. As shown in FIG. 36A, the fifth specific example is substantially the same gradation control method as the fourth specific example (see FIG. 35A), but in accordance with the maximum gradation level within the one field. An odd / even adjustment cycle Tc having a unit unselection period U (1) having a predetermined length is assigned between the number of display cycles Td1 to Td3 and the two reset periods R, and the selection period S and the predetermined period are assigned to each display cycle Td1 to Td3. The difference is that a redundant non-selection period U (2) having a length twice as long is set.
そして、カラム電極駆動回路２０４に対する信号制御回路２０６での制御は、発光維持期間の開始タイミングにおいてＯＮ信号が出力され、奇偶調整サイクルに含まれるいずれかのリセット期間ＲにおいてＯＦＦ信号が出力されるように制御する。
The control by the
例えば１行１列の画素について、図３６Ｂに示すように、該画素の階調レベルが例えば５の奇数であった場合、発光維持期間の開始を示す第２の表示サイクルＴｄ２の選択期間Ｓに同期してＯＮ信号が出力され、発光維持期間の終了を示す奇偶調整サイクルＴｃの後端のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。その他の選択期間Ｓ及びリセット期間Ｒに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第５の具体例では、発光維持期間に含まれる第３の表示サイクルＴｄ３における選択期間Ｓと奇偶調整サイクルＴｃの先頭のリセット期間ＳにおいてＯＮ信号を出力させ、発光維持期間以外の期間に含まれる第１の表示サイクルＴｄ１の選択期間ＳにＯＦＦ信号を出力させた例を示す。 For example, for a pixel in one row and one column, as shown in FIG. 36B, when the gradation level of the pixel is an odd number of 5, for example, in the selection period S of the second display cycle Td2 indicating the start of the light emission sustain period. Control is performed so that the ON signal is output in synchronization and the OFF signal is output in synchronization with the reset period R at the rear end of the odd / even adjustment cycle Tc indicating the end of the light emission maintenance period. As other signals to be output in the selection period S and the reset period R, either an ON signal or an OFF signal may be used. In the fifth specific example, the ON signal is output in the selection period S in the third display cycle Td3 included in the light emission sustain period and the reset period S at the head of the odd / even adjustment cycle Tc, and is included in the period other than the light emission sustain period. An example in which an OFF signal is output during the selection period S of the first display cycle Td1.
これによって、１行１列の画素は、１フィールドの先頭から第１の表示サイクルＴｄ１において消光状態とされ、第２の表示サイクルＴｄ２から奇偶調整サイクルＴｃにおける後端のリセット期間Ｒの開始時点にかけて発光状態とされ、終端のリセット期間Ｒにおいて消光状態とされる。 As a result, the pixels in the first row and the first column are extinguished in the first display cycle Td1 from the beginning of one field, and from the second display cycle Td2 to the start of the reset period R at the rear end in the odd / even adjustment cycle Tc. The light emission state is set, and the extinction state is set in the terminal reset period R.
また、図３６Ｃに示すように、例えば２行１列の画素について、該画素の階調レベルが例えば６の偶数であった場合、発光維持期間の開始を示す第１の表示サイクルＴｄ１の選択期間Ｓに同期してＯＮ信号が出力され、発光維持期間の終了を示す奇偶調整サイクルＴｃの先頭のリセット期間Ｒに同期してＯＦＦ信号が出力されるように制御する。その他の選択期間Ｓ及びリセット期間Ｒに出力させる信号としては、ＯＮ信号又はＯＦＦ信号のどちらでもよい。この第５の具体例では、発光維持期間に含まれる第２及び第３の表示サイクルＴｄ２及びＴｄ３における各選択期間ＳにおいてＯＮ信号を出力させ、発光維持期間以外の期間に含まれる奇偶調整サイクルＴｃの後端のリセット期間ＲにＯＦＦ信号を出力させた例を示す。 In addition, as shown in FIG. 36C, for example, for a pixel in 2 rows and 1 column, if the gradation level of the pixel is an even number of 6, for example, the selection period of the first display cycle Td1 indicating the start of the light emission sustain period Control is performed so that an ON signal is output in synchronization with S and an OFF signal is output in synchronization with the reset period R at the beginning of the odd / even adjustment cycle Tc indicating the end of the light emission maintenance period. As other signals to be output in the selection period S and the reset period R, either an ON signal or an OFF signal may be used. In the fifth specific example, an ON signal is output in each selection period S in the second and third display cycles Td2 and Td3 included in the light emission sustain period, and the odd / even adjustment cycle Tc included in a period other than the light emission sustain period. An example is shown in which an OFF signal is output during the reset period R at the rear end.
これによって、２行１列の画素は、１フィールドの先頭から第３の表示サイクルＴｄ３にかけて発光状態とされ、奇偶調整サイクルＴｃから１フィールドの終端にかけて消光状態とされる。 As a result, the pixels in the 2nd row and the 1st column are brought into a light emitting state from the head of one field to the third display cycle Td3, and are turned off from the odd / even adjustment cycle Tc to the end of the one field.
この第５の具体例においても、前記行走査サイクルを低減させることができ、消費電力の低減並びに高輝度化を図ることができる。 Also in the fifth specific example, the row scanning cycle can be reduced, and the power consumption can be reduced and the luminance can be increased.
上述の第１〜第３の具体例は、１フィールド内に等間隔の表示サイクルＴｄを最大階調レベルに応じた数分だけ割り当てた例を示したが、その他、以下に示す第６の具体例及び第７の具体例に示すように、１フィールド内に、所定長の単位非選択期間を有する少なくとも１つの単位表示サイクルと、少なくとも１つの冗長表示サイクルを割り当て、前記冗長表示サイクルを前記所定長のｎ倍（ｎは２以上の整数）の長さを有する冗長非選択期間を設けるようにしてもよい。ここで、ｎを便宜的に冗長度と定義する。 In the first to third specific examples described above, an example is shown in which the display cycles Td with equal intervals are allocated in the number of the number corresponding to the maximum gradation level in one field. As shown in the example and the seventh example, at least one unit display cycle having a unit non-selection period of a predetermined length and at least one redundant display cycle are allocated in one field, and the redundant display cycle is assigned to the predetermined field. A redundant non-selection period having a length n times (n is an integer of 2 or more) may be provided. Here, n is defined as redundancy for convenience.
そして、最大階調レベルをＸ、単位表示サイクルの個数をＹ、冗長表示サイクルの個数をＺとしたとき、
Ｚ＝Ｘ÷ｎの商−１
Ｙ＝Ｘ−Ｚ×ｎ
サブフィールド総数（Ｙ＋Ｚ）＝（Ｘ／ｎ−１）＋ｎ
を満足し、更に、１フィールドの先頭からａ個の選択期間Ｓを表示サイクル毎に割り当て、１フィールドの後端からｂ個のリセット期間Ｒを表示サイクル毎に割り当てる。この場合に、
ａ＋ｂ＝Ｙ＋Ｚ＋１
とする。このとき、ｂ＝ｎとした場合は、最大階調レベルに含まれるすべての階調を表現できるが、ｂ＝ｎ−１として、１つあるいはいくつかの階調レベルを間引きするようにしてもよい。これにより、行走査サイクルが低減されるため、低消費電力化を図ることができる。
When the maximum gradation level is X, the number of unit display cycles is Y, and the number of redundant display cycles is Z,
Z = X ÷ n quotient−1
Y = X−Z × n
Total number of subfields (Y + Z) = (X / n-1) + n
Further, a selection period S from the beginning of one field is assigned for each display cycle, and b reset periods R are assigned for each display cycle from the rear end of one field. In this case,
a + b = Y + Z + 1
And At this time, when b = n, all gradations included in the maximum gradation level can be expressed, but b = n−1 may be used to thin out one or several gradation levels. Good. As a result, the row scanning cycle is reduced, so that power consumption can be reduced.
以下、この階調制御方式での具体例を図３７〜図３９を参照しながら説明する。 Hereinafter, a specific example of this gradation control method will be described with reference to FIGS.
第６の具体例
第６の具体例は、図３７に示すように、冗長度ｎを４、最大階調レベルＸを１６としたもので、この場合、冗長表示サイクルＴＤの個数Ｚは１６÷４の商−１＝３となり、単位表示サイクルＴｄの個数Ｙは１６−３×４＝４となる。
Sixth Specific Example In the sixth specific example, as shown in FIG. 37, the redundancy n is 4 and the maximum gradation level X is 16. In this case, the number Z of redundant display cycles TD is 16 ÷. The quotient of 4−1 = 3, and the number Y of unit display cycles Td is 16−3 × 4 = 4.
そして、この第６の具体例では、１フィールドの先頭から３つの冗長表示サイクルＴＤ１〜ＴＤ３を連続して割り当て、その後に４つの単位表示サイクルＴｄ１〜Ｔｄ４を連続して割り当てる。更に、１フィールドの先頭から４つの選択期間Ｓを表示サイクル毎に割り当て、１フィールドの後端から４つのリセット期間Ｒを表示サイクル毎に割り当てるようにしている。 In the sixth specific example, three redundant display cycles TD1 to TD3 are continuously assigned from the head of one field, and thereafter four unit display cycles Td1 to Td4 are continuously assigned. Further, four selection periods S from the beginning of one field are assigned for each display cycle, and four reset periods R from the rear end of one field are assigned for each display cycle.
この第６の具体例において、階調レベル１〜４を表現する場合は、第１の単位表示サイクルＴｄ１の前段に割り当てられた４番目の選択期間Ｓに同期してＯＮ信号を出力し、当該画素の階調レベルに応じた個数の単位表示サイクルＴｄ１〜Ｔｄ４におけるリセット期間に同期してＯＮ信号とＯＦＦ信号を出力する。
In the sixth specific example, when expressing
階調レベル５〜８を表現する場合は、第３の冗長表示サイクルＴＤ３の前段に割り当てられた３番目の選択期間Ｓ及び前記４番目の選択期間Ｓに同期してＯＮ信号を出力し、当該画素の階調レベルに応じた個数の単位表示サイクルＴｄ１〜Ｔｄ４におけるリセット期間に同期してＯＮ信号とＯＦＦ信号を出力する。
In the case of expressing
また、階調レベル９〜１２を表現する場合は、第２の冗長表示サイクルＴＤ２の前段に割り当てられた２番目の選択期間Ｓ、前記３番目及び４番目の選択期間Ｓに同期してＯＮ信号の出力し、当該画素の階調レベルに応じた個数の単位表示サイクルＴｄ１〜Ｔｄ４におけるリセット期間Ｒに同期してＯＮ信号とＯＦＦ信号を出力する。
When the
階調レベル１３〜１６を表現する場合は、先頭の選択期間Ｓ〜４番目の選択期間Ｓに同期してＯＮ信号の出力し、当該画素の階調レベルに応じた個数の単位表示サイクルＴｄ１〜Ｔｄ４におけるリセット期間Ｒに同期してＯＮ信号とＯＦＦ信号を出力する。
When the
この第６の具体例によれば、例えば１フィールドで１６階調を表現する場合を想定したとき、１つの行に関し、８回の選択走査で済み、行走査サイクルを大幅に低減させることができる。その結果、消費電力の低減並びに高輝度化を実現させることができる。 According to the sixth specific example, assuming that, for example, 16 gradations are expressed in one field, eight rows can be selected for one row, and the row scanning cycle can be greatly reduced. . As a result, reduction in power consumption and increase in luminance can be realized.
第７の具体例
第７の具体例は、図３８に示すように、第６の具体例とほぼ同じ構成を有するが、１フィールドの先頭から４つの単位表示サイクルＴｄ１〜Ｔｄ４を連続して割り当て、その後に３つの冗長表示サイクルＴＤ１〜ＴＤ３を連続して割り当てている点で異なる。
Seventh Specific Example As shown in FIG. 38, the seventh specific example has substantially the same configuration as the sixth specific example, but continuously assigns four unit display cycles Td1 to Td4 from the head of one field. Thereafter, three redundant display cycles TD1 to TD3 are successively assigned.
この第７の具体例において、階調レベル１〜４を表現する場合は、各リセット期間に同期してＯＦＦ信号を出力し、単位表示サイクルＴｄ１〜Ｔｄ４の個数を階調レベルに応じて増減させるように、ＯＮ信号の開始タイミングを制御する。階調レベル５〜８を表現する場合は、第１の冗長表示サイクルＴＤ１の後端以降に割り当てられた各リセット期間Ｒに同期してＯＦＦ信号を出力し、前記第１の冗長表示サイクルＴＤ１と共に含まれる単位表示サイクルＴｄ１〜Ｔｄ４の個数を階調レベルに応じて増減させるように、ＯＮ信号の開始タイミングを制御する。
In the seventh specific example, when expressing
階調レベル９〜１２を表現する場合は、第２の冗長表示サイクルＴＤ２の後端以降に割り当てられた各リセット期間Ｒに同期してＯＦＦ信号を出力し、第１及び第２の冗長表示サイクルＴＤ１及びＴＤ２と共に含まれる単位表示サイクルＴｄ１〜Ｔｄ４の個数を階調レベルに応じて増減させるように、ＯＮ信号の開始タイミングを制御する。
When the
階調レベル１３〜１６を表現する場合は、１フィールドの後端に割り当てられたリセット期間Ｒに同期してＯＦＦ信号を出力するように制御し、第１〜第３の冗長表示サイクルＴＤ１〜ＴＤ３と共に含まれる単位表示サイクルＴｄ１〜Ｔｄ４の個数を階調レベルに応じて増減させるように、ＯＮ信号の開始タイミングを制御する。
When the
上述の第６の具体例及び第７の具体例では、冗長度ｎを４にした場合を示しているが、その他、冗長度ｎが２、３、５・・・である場合にも同様に適用可能である。 In the sixth specific example and the seventh specific example described above, the case where the redundancy n is 4 is shown. However, the same applies to the case where the redundancy n is 2, 3, 5,. Applicable.
この場合に、単位表示サイクルＴｄと冗長表示サイクルＴＤの任意の組み合わせで得られる最大階調レベルに応じたサブフィールド総数のうち、最もサブフィールド総数が少ない組み合わせで単位表示サイクルと冗長表示サイクルを割り当てることが好ましい。 In this case, the unit display cycle and the redundant display cycle are assigned by the combination having the smallest number of subfields among the total number of subfields corresponding to the maximum gradation level obtained by any combination of the unit display cycle Td and the redundant display cycle TD. It is preferable.
即ち、図３９に示すように、単位表示サイクルＴｄと冗長表示サイクルＴＤの任意の組み合わせで得られるサブフィールド総数は最大階調レベルによって変わる。例えば、冗長度ｎ＝４の場合（Ｕ（１）とＵ（４）の組み合わせ）を考えると、そのサブフィールド総数は、最大階調レベルが１６のときは７であり、最大階調レベルが２５６のときは６７となる。冗長度ｎ＝８の場合（Ｕ（１）とＵ（８）の組み合わせ）は、最大階調レベルが１６のときは９であって、最大階調レベルが２５６のときは３９となる。 That is, as shown in FIG. 39, the total number of subfields obtained by any combination of the unit display cycle Td and the redundant display cycle TD varies depending on the maximum gradation level. For example, considering the case of redundancy n = 4 (a combination of U (1) and U (4)), the total number of subfields is 7 when the maximum gradation level is 16, and the maximum gradation level is When 256, it becomes 67. In the case of redundancy n = 8 (a combination of U (1) and U (8)), it is 9 when the maximum gradation level is 16, and 39 when the maximum gradation level is 256.
従って、本実施の形態では、最大階調レベルが１６のときは、最もサブフィールド総数が少ない冗長度ｎ＝４の組み合わせ（Ｕ（１）とＵ（４）の組み合わせ）を採用し、最大階調レベルが３２のときは、冗長度ｎ＝４又は８の組み合わせ（Ｕ（１）とＵ（４）の組み合わせ又はＵ（１）とＵ（８）の組み合わせ）を採用する。同様に、最大階調レベルが６４のときは、冗長度ｎ＝８の組み合わせを採用し、最大階調レベルが１２８のときは、冗長度ｎ＝８又は１６の組み合わせ（Ｕ（１）とＵ（８）の組み合わせ又はＵ（１）とＵ（１６）の組み合わせ）を採用し、最大階調レベルが２５６のときは、冗長度ｎ＝１６の組み合わせを採用する。 Therefore, in the present embodiment, when the maximum gradation level is 16, a combination of redundancy n = 4 (a combination of U (1) and U (4)) with the smallest total number of subfields is adopted, and the maximum floor When the key level is 32, a combination of redundancy n = 4 or 8 (a combination of U (1) and U (4) or a combination of U (1) and U (8)) is employed. Similarly, when the maximum gradation level is 64, the combination of redundancy n = 8 is adopted, and when the maximum gradation level is 128, the combination of redundancy n = 8 or 16 (U (1) and U (8) or a combination of U (1) and U (16)), and when the maximum gradation level is 256, a combination of redundancy n = 16 is used.
こうすることにより、各最大階調レベルでのサブフィールド総数が小さくなり、消費電力の低減化を更に有効に達成させることができ、しかも、走査回路の負担も軽減させることができることとなる。 By doing so, the total number of subfields at each maximum gradation level is reduced, so that reduction in power consumption can be achieved more effectively, and the burden on the scanning circuit can be reduced.
第１〜第７の具体例では、１フィールド内での１つの画素に対する発光と消光のサイクルを１回のみとする階調制御を示したが、その他、以下の第８及び第９の具体例に示すように、１フィールド内での１つの画素に対する発光と消光のサイクルを２回とする階調制御を行うようにしてもよい。 In the first to seventh specific examples, the gradation control in which the light emission and extinction cycle for one pixel in one field is performed only once is shown. In addition, the following eighth and ninth specific examples are shown. As shown in FIG. 5, gradation control may be performed in which the light emission and extinction cycle for one pixel in one field is performed twice.
第８の具体例
第８の具体例は、図４０に示すように、１フィールド内に、３つの冗長表示サイクルＴＤ１〜ＴＤ３で構成された第１のサブフィールドブロックＳＦＢ１と、４つの単位表示サイクルＴｄ１〜Ｔｄ４で構成された第２のサブフィールドブロックＳＦＢ２を割当て、更に、前記第１及び第２のサブフィールドブロックＳＦＢ１及びＳＦＢ２間に強制リセット期間ＴＲを割り当てるようにしている。この第８の具体例での階調制御の方式は、第２の具体例の方式とほぼ同様であるため、その説明は省略する。
Eighth Specific Example As shown in FIG. 40, the eighth specific example includes a first subfield block SFB1 composed of three redundant display cycles TD1 to TD3 in one field, and four unit display cycles. A second subfield block SFB2 composed of Td1 to Td4 is allocated, and a forced reset period TR is allocated between the first and second subfield blocks SFB1 and SFB2. The gradation control method in the eighth specific example is substantially the same as the method in the second specific example, and thus the description thereof is omitted.
この場合、第１のサブフィールドブロックＳＦＢ１において冗長表示サイクルＴＤを使用していることから、行走査サイクルの低減を図ることができ、消費電力の低減化を実現させることができる。特に、強制リセット期間ＴＲを設けるようにしているため、該期間において画素を消光させるに十分な信号を与えることができる。 In this case, since the redundant display cycle TD is used in the first subfield block SFB1, the row scanning cycle can be reduced, and the power consumption can be reduced. In particular, since the forced reset period TR is provided, a signal sufficient to extinguish the pixels in the period can be given.
第９の具体例
第９の具体例は、図４１に示すように、第８の具体例とほぼ同じ構成を有するが、第２のサブフィールドブロックＳＦＢ２に２つの冗長表示サイクルＴＤ１及びＴＤ２と１つの単位表示サイクルＴｄが割当てられている点で異なる。この第９の具体例での階調制御の方式は、第１のサブフィールドブロックＳＦＢ１は第２の具体例の方式とほぼ同様であり、第２のサブフィールドブロックＳＦＢ２は第５の具体例の方式とほぼ同様であるため、その説明は省略する。
Ninth Specific Example As shown in FIG. 41, the ninth specific example has substantially the same configuration as the eighth specific example, but includes two redundant display cycles TD1 and TD2 and 1 in the second subfield block SFB2. The difference is that one unit display cycle Td is assigned. The gradation control method in the ninth specific example is almost the same as that of the second specific example in the first subfield block SFB1, and the second subfield block SFB2 is in the fifth specific example. Since it is almost the same as the method, its description is omitted.
この場合、第２のサブフィールドブロックＳＦＢ２での行走査サイクルの低減化も図ることができるため、消費電力の低減化を更に実現させることができる。 In this case, since the row scanning cycle in the second subfield block SFB2 can be reduced, the power consumption can be further reduced.
以上、本実施の形態に係る駆動装置の階調制御を第１〜第９の具体例に基づいて説明してきたが、これらの駆動装置は、ディスプレイの構成として、図１に示す本実施の形態に係るディスプレイＤや図１０に示す第１の変形例に係るディスプレイＤａに対し、図１７に示すように、カラム電極２８ｂと信号線４２との間にバリスタ１２０が接続された構成のものにおいて好適となる。
As described above, the gradation control of the driving device according to the present embodiment has been described based on the first to ninth specific examples. These driving devices are configured as a display, and the present embodiment shown in FIG. As shown in FIG. 17, the
この場合、図４２に示すように、ロー電極駆動回路２０２から出力される選択パルスＰｓのピーク値として−１００Ｖ、非選択信号Ｓｕのピーク値として−２０Ｖ、リセットパルスＰｒのピーク値として６０Ｖを使用し、また、カラム電極駆動回路２０４から出力されるＯＮ信号として８０Ｖ、ＯＦＦ信号として０Ｖを使用することが好ましい。
In this case, as shown in FIG. 42, −100V is used as the peak value of the selection pulse Ps output from the row
一方、図４３に示すような第６の変形例に係るディスプレイＤｆに対して前記第１〜第９の具体例に係る駆動装置を使用するようにしてもよい。 On the other hand, you may make it use the drive device which concerns on the said 1st-9th specific example with respect to the display Df which concerns on a 6th modification as shown in FIG.
このディスプレイＤｆは、アクチュエータ部１４が自然状態、あるいはアクチュエータ部１４にＯＮ信号が供給されることで変位伝達部３２の板部材３２ａの端面が光導波板１２の背面に対して光１０の波長以下の距離で接触し（発光）、アクチュエータ部１４にオフ信号が印加されることで、当該アクチュエータ部１４が空所２０側に凸となるように屈曲変位、即ち、他方向に屈曲変位して、板部材３２ａの端面が光導波板１２から離隔する（消光）という構成を有する。
In the display Df, the
そして、上述した第１〜第９の具体例に係る駆動装置は、図４３に示す第６の変形例に係るディスプレイＤｆに対し、図１７に示すように、カラム電極２８ｂと信号線４２との間にバリスタ１２０が接続された構成のものにおいて好適となる。
And the drive device which concerns on the 1st-9th specific example mentioned above is the display Df which concerns on the 6th modification shown in FIG. 43, as shown in FIG. 17, between
この場合、図４４に示すように、ロー電極駆動回路２０２から出力される選択パルスＰｓのピーク値として９０Ｖ、非選択信号Ｓｕのピーク値として−１０Ｖ、リセットパルスＰｒのピーク値として−１１０Ｖを使用し、また、カラム電極駆動回路２０４から出力されるＯＮ信号として０Ｖ、ＯＦＦ信号として１００Ｖを使用することが好ましい。
In this case, as shown in FIG. 44, 90V is used as the peak value of the selection pulse Ps output from the row
更に好ましくは、図４５に示すように、ロー電極駆動回路２０２から出力される選択パルスＰｓのピーク値として１７０Ｖ、非選択信号Ｓｕのピーク値として０Ｖ、リセットパルスＰｒのピーク値として−１６０Ｖを使用し、また、カラム電極駆動回路２０４から出力されるＯＮ信号として０Ｖ、ＯＦＦ信号として８０Ｖを使用することがよい。
More preferably, as shown in FIG. 45, 170V is used as the peak value of the selection pulse Ps output from the row
そして、本実施の形態に係る駆動装置における第１〜第９の具体例においては、電力回収回路との併用により更なる低消費電力化を図ることができる。 And in the 1st-9th specific example in the drive device which concerns on this Embodiment, the further reduction in power consumption can be achieved by combined use with a power recovery circuit.
また、これらの駆動装置における階調制御は、液晶ディスプレイやプラズマディスプレイで用いられている階調制御にも適用可能である。 The gradation control in these driving devices can also be applied to gradation control used in liquid crystal displays and plasma displays.
例えばプラズマディスプレイにおいては、各画素（放電セル）は、容量性素子（コンデンサ）として等価回路で表され、かつ、本実施の形態に係るディスプレイの各画素と同様にメモリ効果を有するため、本実施の形態に係る駆動装置の階調制御を適用させることができる。 For example, in a plasma display, each pixel (discharge cell) is represented by an equivalent circuit as a capacitive element (capacitor) and has a memory effect similar to each pixel of the display according to the present embodiment. The gradation control of the driving device according to the embodiment can be applied.
この場合に、以下の効果を得ることができる。 In this case, the following effects can be obtained.
（１） 発光維持期間を長くとれるため、高輝度化を実現させることができる。 (1) Since the light emission maintenance period can be long, high luminance can be realized.
（２） 分割したサブフィールドの組み合わせで階調表現しないことから、いわゆる偽輪郭の発生を防止することができる。 (2) Since the gradation is not expressed by the combination of the divided subfields, the occurrence of so-called false contour can be prevented.
（３） 点灯放電が１フィールドに１回（第１〜第７の具体例）又は２回（第８及び第９の具体例）しかないことから、低消費電力化を図ることができる。 (3) Since the lighting discharge is performed only once per field (first to seventh specific examples) or twice (eighth and ninth specific examples), low power consumption can be achieved.
また、ＴＦＴ−ＬＣＤ（アクティブマトリクス方式の液晶ディスプレイ）についても、スイッチング素子と容量性画素の組み合わせであるため、本実施の形態に係る階調制御が適用できる。この場合、高輝度化と低消費電力化を実現させることができる。 Further, since the TFT-LCD (active matrix liquid crystal display) is a combination of a switching element and a capacitive pixel, the gradation control according to this embodiment can be applied. In this case, high brightness and low power consumption can be realized.
また、単純マトリクス方式のＬＣＤも画素のフレーム応答を利用することにより、本実施の形態に係る階調制御（特に、第２、第３、第５、第８及び第９の具体例）が適用可能である。図４６に本実施の形態の第２の具体例（図３３Ａ〜図３３Ｃ参照）を単純マトリクス方式のＬＣＤに適用して階調レベル＝７を表現したフレーム応答波形を示す。 Further, the gradation control according to the present embodiment (particularly, the second, third, fifth, eighth, and ninth specific examples) is also applied to the simple matrix type LCD by utilizing the pixel frame response. Is possible. FIG. 46 shows a frame response waveform expressing the gradation level = 7 by applying the second specific example (see FIGS. 33A to 33C) of this embodiment to a simple matrix type LCD.
図４６において、Ｓ／ＯＮは選択された画素の選択期間でＯＮ信号が出力されている場合を示し、Ｓ／ＯＦＦは当該画素の選択期間でＯＦＦ信号が出力されている場合を示し、Ｒ／ＯＦＦは当該画素のリセット期間でＯＦＦ信号が出力されている場合を示す。従って、この図４２の例では、Ｓ／ＯＮとされた時点からＲ／ＯＦＦとされる時点までが発光維持期間となる。 46, S / ON indicates a case where an ON signal is output during the selection period of the selected pixel, S / OFF indicates a case where an OFF signal is output during the selection period of the pixel, and R / OFF indicates a case where an OFF signal is output during the reset period of the pixel. Therefore, in the example of FIG. 42, the light emission sustaining period is from the time when the S / ON is set to the time when the R / OFF is set.
ところで、本実施の形態に係るディスプレイＤにおいては、例えば図１に示すように、アクチュエータ部１４の自然状態で消光とし、アクチュエータ部１４のロー電極２８ａとカラム電極２８ｂ間に高レベル電圧を印加したときにアクチュエータ部１４を光導波板１２側に凸となるように屈曲変位させて発光させるようにしたが、その他、光導波板１２の背面に変位伝達部３２を接触・離隔することにより、アクチュエータ部１４をオン動作／オフ動作させる際に、形状保持層２６に電圧を印加して発生する歪みに加えて、光導波板１２の背面と変位伝達部３２の接触面（端面）との間に静電気を発生させ、この静電気による引力、斥力をアクチュエータ部１４のオン動作／オフ動作に利用するようにしてもよい。
By the way, in the display D according to the present embodiment, as shown in FIG. 1, for example, the
結果として、アクチュエータ部１４の駆動中に、誘電分極を発生させて静電気による引力を利用してアクチュエータ部１４のオン特性（変位伝達部３２の接触性や接触方向への応答性等）の向上を図る構成や、静電気による引力のみならず、斥力も利用することにより、アクチュエータ部１４のオン特性以外にオフ特性（変位伝達部３２の離隔性や離隔方向への応答性等）の向上をも図ることができる。
As a result, while the
例えば、アクチュエータ部１４のオン特性のみの向上を図る場合は、単に変位伝達部３２の接触面（端面）及び光導波板１２自体又は光導波板１２の背面にコーティング材を配して、これらを誘電分極させればよい。
For example, when improving only the on-characteristics of the
更に、例えばアクチュエータ部１４のオン特性とオフ特性の両方を向上させる場合は、誘電分極された変位伝達部３２の接触面に対して、静電気による引力、斥力のいずれも発生するように、光導波板１２の背面に透明電極や金属薄膜を配してその電気極性を切り換えればよい。
Further, for example, when both the on-characteristics and the off-characteristics of the
具体的に、前記構成について図４７Ａ〜図４８Ｂを参照しながら説明する。アクチュエータ部１４の自然状態で発光とし、図４７Ａ及び図４７Ｂに示すように、形状保持層２６の上面にロー電極２８ａ、下面にカラム電極２８ｂが形成されたディスプレイＤにおいて、光導波板１２の背面のうち、アクチュエータ部１４に対応した位置にそれぞれ透明電極２９０を形成する。
Specifically, the configuration will be described with reference to FIGS. 47A to 48B. 47A and 47B, in the display D in which the
そして、アクチュエータ部１４をオン動作させて発光させる場合は、例えば図４７Ａに示すように、当該アクチュエータ部１４に対応する透明電極２９０とロー電極２８ａとの間に電圧（Ｖｃ＞Ｖａ）を印加し、ロー電極２８ａとカラム電極２８ｂとの間の電圧はほぼゼロとしておく（Ｖａ≒Ｖｂ）。
When the
これにより、透明電極２９０とロー電極２８ａとの間に働く静電引力で変位伝達部３２は光導波板１２側に押し付けられる。この押圧力により、輝度の向上、応答速度の向上が図られる。
Thereby, the
一方、アクチュエータ部１４をオフ動作させて消光させる場合は、図４７Ｂに示すように、当該アクチュエータ部１４に対応する透明電極２９０とロー電極２８ａとの間の電圧をほぼゼロにしておき（Ｖｃ≒Ｖａ）、ロー電極２８ａとカラム電極２８ｂとの間に電圧（Ｖａ＜Ｖｂ）を印加する。
On the other hand, when the
これにより、アクチュエータ部１４は空所２０側に凸となるように屈曲変位し、変位伝達部３２は光導波板１２から離隔することになる。
As a result, the
ところで、前記透明電極２９０を、光導波板１２の背面や、変位伝達部３２の端面のいずれに形成してもよいが、変位伝達部３２の端面に形成する方が好ましい。これは、アクチュエータ部１４上のロー電極２８ａとの距離が小さくなり、より大きな静電力を発生させることができるからである。
By the way, the
また、光導波板１２の背面に形成された透明電極２９０は、変位伝達部３２の離隔性を向上させる効果がある。一般に、変位伝達部３２の接触、離隔によって変位伝達部３２や光導波板１２に生ずる局所的な表面電荷を生ずるが、これは、変位伝達部３２が光導波板１２に接触するのを助ける。しかし、この場合、変位伝達部３２が光導波板１２に貼り付いてしまうという不都合が生じやすくなる。
Further, the
そこで、光導波板１２の背面に透明電極２９０を形成することで、局所的な表面電荷の発生を緩和し、前記不都合（貼り付き）が低減され、変位伝達部３２の離隔性が向上する。
Therefore, by forming the
前記透明電極２９０を形成して静電気を利用する構成は、図４８Ａ及び図４８Ｂに示すようなディスプレイＤ、即ち、形状保持層２６の上面に一対の電極（ロー電極２８ａとカラム電極２８ｂ）を形成したディスプレイＤにも適用することができる。
In the configuration in which the
つまり、光導波板１２の背面に透明電極２９０を形成し、この透明電極２９０とアクチュエータ部１４の上面に設けられた一対の電極２８ａ及び２８ｂとの間に電圧（Ｖｃ＞Ｖａ、Ｖｃ＞Ｖｂ）を印加すると、両者の間に静電気が発生する。
That is, the
ここで、アクチュエータ部１４の自然状態で消光の場合を考えたとき、当該アクチュエータ部１４をオン動作させて発光させる場合、一対の電極２８ａ及び２８ｂ間の電圧（Ｖａ＜Ｖｂ＜Ｖｃ）によってアクチュエータ部１４が光導波板１２に向かって屈曲変位すると共に、前記静電気の引力によって、変位伝達部３２が光導波板１２側に急速に接近し、発光状態となる。反対に、透明電極２９０と一対の電極２８ａ及び２８ｂとの間に電圧を印加しない状態（Ｖａ≒Ｖｂ≒Ｖｃ）では、アクチュエータ部１４がオフ動作し、アクチュエータ部１４の剛性によって光導波板１２から離隔し、消光状態となる。
Here, when considering the case of quenching in the natural state of the
このような静電気を利用したディスプレイＤに対しても第１〜第９の具体例に係る駆動方式を適用させることができる。 The driving methods according to the first to ninth specific examples can also be applied to such a display D using static electricity.
なお、この発明に係るディスプレイの駆動装置は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。 The driving equipment for display according to the present invention is not limited to the above embodiments without departing from the gist of the present invention, it is should be understood that various configurations.
Ｄ、Ｄａ〜Ｄｆ…ディスプレイ １４…アクチュエータ部
１６…駆動部 １８…アクチュエータ基板
２６…形状保持層 ２８…一対の電極
２８ａ…ロー電極 ２８ｂ…カラム電極
３２…変位伝達部 ４０…垂直選択線
４２…信号線 ２０２…ロー電極駆動回路
２０４…カラム電極駆動回路 ２０６…信号制御回路
D, Da to Df ...
Claims (2)
１枚の画像の表示期間を１フィールドとしたとき、該１フィールドが、
１又は複数の表示サイクルからなる１つの第１の表示サイクル群であって、各表示サイクルが、１つの画素のＯＦＦ状態からＯＮ状態への遷移を制御する遷移制御期間と当該画素の当該遷移制御期間以外の期間とを含んでおり、最後の表示サイクルが、遷移制御期間以外の期間の前後に遷移制御期間を含み、他の表示サイクルが、遷移制御期間以外の期間の前に遷移制御期間を含んでいる、第１の表示サイクル群と、
前記第１の表示サイクル群の直後に配置された、１又は複数の連続した表示サイクルからなる１つの第２の表示サイクル群であって、各表示サイクルが、１つの画素に記憶されたＯＮ状態の消去を制御する消去制御期間と、当該画素の当該消去制御期間以外の期間とを含み、該消去制御期間以外の期間が、前記第１の表示サイクル群を構成する各表示サイクルにおける遷移制御期間以外の期間とは時間幅が相違している、第２の表示サイクル群と
からなるように駆動するよう構成されており、
ＯＦＦ状態から遷移した画素のＯＮ状態が、前記第２の表示サイクル群を構成する表示サイクルの１つにおいて消去されるまで、画素のメモリ効果により維持されるよう構成されていることを特徴とするディスプレイの駆動装置。 Driving a display that has a display unit in which a large number of pixels are arranged in a matrix and display control is performed based on the charge state of the pixels, and displays video corresponding to the supplied image signal using at least a time modulation method In the device, the drive device comprises:
When the display period of one image is one field, the one field is
A first display cycle group consisting of one or a plurality of display cycles, each display cycle controlling a transition of one pixel from an OFF state to an ON state, and the transition control of the pixel The last display cycle includes a transition control period before and after the period other than the transition control period, and the other display cycle includes the transition control period before the period other than the transition control period. A first display cycle group comprising:
One second display cycle group consisting of one or a plurality of continuous display cycles arranged immediately after the first display cycle group, each display cycle being stored in one pixel An erasing control period for controlling erasing of the pixel and a period other than the erasing control period for the pixel , and a period other than the erasing control period is a transition control period in each display cycle constituting the first display cycle group The second display cycle group is configured to be driven so as to have a time width different from the period other than
The ON state of the pixel transitioned from the OFF state is configured to be maintained by the memory effect of the pixel until it is erased in one of the display cycles constituting the second display cycle group. Display drive device.
１枚の画像の表示期間を１フィールドとしたとき、該１フィールドが、
１又は複数の表示サイクルからなる１つの第１の表示サイクル群であって、各表示サイクルが、１つの画素のＯＦＦ状態からＯＮ状態への遷移を制御する遷移制御期間と、当該画素の当該遷移制御期間以外の期間とを含んでいる、第１の表示サイクル群と、
前記第１の表示サイクル群の直後に配置された、１又は複数の連続した表示サイクルからなる１つの第２の表示サイクル群であって、各表示サイクルが、１つの画素に記憶されたＯＮ状態の消去を制御する消去制御期間と当該画素の当該消去制御期間以外の期間とを含み、最初の表示サイクルが、消去制御期間以外の期間の前後に消去制御期間を含み、他の表示サイクルが、消去制御期間以外の期間の後に消去制御期間を含み、消去制御期間以外の期間が、前記第１の表示サイクル群を構成する各表示サイクルにおける遷移制御期間以外の期間とは時間幅が相違している、第２の表示サイクル群と
からなるように駆動するよう構成されており、
ＯＦＦ状態から遷移した画素のＯＮ状態が、前記第２の表示サイクル群を構成する表示サイクルの１つにおいて消去されるまで、画素のメモリ効果により維持されるよう構成されていることを特徴とするディスプレイの駆動装置。 Driving a display that has a display unit in which a large number of pixels are arranged in a matrix and display control is performed based on the charge state of the pixels, and displays video corresponding to the supplied image signal using at least a time modulation method In the device, the drive device comprises:
When the display period of one image is one field, the one field is
A first display cycle group consisting of one or a plurality of display cycles, each display cycle controlling a transition from an OFF state to an ON state of one pixel, and the transition of the pixel A first display cycle group including a period other than the control period;
One second display cycle group consisting of one or a plurality of continuous display cycles arranged immediately after the first display cycle group, each display cycle being stored in one pixel Including an erasing control period for controlling erasing and a period other than the erasing control period for the pixel , the first display cycle includes an erasing control period before and after the period other than the erasing control period, and the other display cycles include An erasing control period is included after a period other than the erasing control period, and the period other than the erasing control period has a time width different from the period other than the transition control period in each display cycle constituting the first display cycle group. The second display cycle group is configured to be driven, and
The ON state of the pixel transitioned from the OFF state is configured to be maintained by the memory effect of the pixel until it is erased in one of the display cycles constituting the second display cycle group. Display drive device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004275073A JP4141427B2 (en) | 1998-08-18 | 2004-09-22 | Display drive device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23211698 | 1998-08-18 | ||
| JP2004275073A JP4141427B2 (en) | 1998-08-18 | 2004-09-22 | Display drive device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004006402A Division JP3639588B2 (en) | 1998-08-18 | 2004-01-14 | Display driving apparatus and display driving method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008016767A Division JP2008112199A (en) | 1998-08-18 | 2008-01-28 | Driving device of display and driving method of display |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005025221A JP2005025221A (en) | 2005-01-27 |
| JP2005025221A5 JP2005025221A5 (en) | 2006-05-18 |
| JP4141427B2 true JP4141427B2 (en) | 2008-08-27 |
Family
ID=34196340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004275073A Expired - Fee Related JP4141427B2 (en) | 1998-08-18 | 2004-09-22 | Display drive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4141427B2 (en) |
-
2004
- 2004-09-22 JP JP2004275073A patent/JP4141427B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005025221A (en) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3762568B2 (en) | Display driving apparatus and display driving method | |
| JP3411584B2 (en) | Display device | |
| US6452583B1 (en) | Display-driving device and display-driving method | |
| US6690344B1 (en) | Method and apparatus for driving device and display | |
| US6211853B1 (en) | Optical waveguide display with voltage-modulated controlled movable actuators which cause light leakage in waveguide at each display element to provide gradation in a display image | |
| US6323833B1 (en) | Optical waveguide display with movable actuators which cause light leakage in waveguide at each display elements to provide gradation in a display image by temporal subfield modulation | |
| EP1830340A2 (en) | Method and device for driving plasma display | |
| JP2001324961A (en) | Manufacturing method of display device | |
| US6337673B1 (en) | Driving plasma display device | |
| KR20060088114A (en) | Reset pulse driving for reducing flicker in an electrophoretic display having intermediate optical states | |
| JP2001324960A (en) | Display system and display management method | |
| CN101089923B (en) | Plasma display apparatus and driving thereof | |
| JP3639588B2 (en) | Display driving apparatus and display driving method | |
| CN101965548A (en) | Plasma addressed micro-mirror display | |
| JP4273026B2 (en) | Display device, display device driving method, electron-emitting device, electron-emitting device driving method, electron-emitting device driving device, electron-emitting device, and electron-emitting device driving method | |
| JP4141427B2 (en) | Display drive device | |
| JP2008112199A (en) | Driving device of display and driving method of display | |
| JP2005049892A (en) | Device and method for driving display | |
| JP2004086165A (en) | Manufacturing method of display device | |
| EP1052614A2 (en) | Method and apparatus for driving a display device | |
| JP2001324959A (en) | Device and method for driving display | |
| JP3782879B2 (en) | Display device | |
| KR20020078657A (en) | method of driving a plasma display panel in a selectively turning-off manner | |
| JP4783675B2 (en) | Reflective display device | |
| JP2003337563A (en) | Display system and display control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080404 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |