JP4135988B2 - High dynamic range variable gain amplifier - Google Patents
High dynamic range variable gain amplifier Download PDFInfo
- Publication number
- JP4135988B2 JP4135988B2 JP53197498A JP53197498A JP4135988B2 JP 4135988 B2 JP4135988 B2 JP 4135988B2 JP 53197498 A JP53197498 A JP 53197498A JP 53197498 A JP53197498 A JP 53197498A JP 4135988 B2 JP4135988 B2 JP 4135988B2
- Authority
- JP
- Japan
- Prior art keywords
- input stage
- current
- transconductance
- amplifier
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007850 degeneration Effects 0.000 claims description 20
- 230000005669 field effect Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims 4
- 238000004891 communication Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
発明の背景
発明の技術分野
本発明は、可変利得増幅器(VGA)、特に通信装置において、使われるVGAに関する。
関連技術の説明
無線通信環境において、無線通信受信器は、信号パワーにおいて、急速かつ広く変化する信号を受信する。広帯域のデジタル符号分割多元接続(CDMA)移動局において使用されるような受信器は、適当な信号処理のために復調された信号のパワーを制御することが必要である。さらに、それは、CDMA移動局内で使われるような送信器において、他の移動局への過大な干渉を避けるために、送信パワーを制御することが必要である。これらの同じパワー制御の考え方は、狭帯域アナログ周波数変調(FM)無線通信方式受信器および送信器に適用される。
ディジタルCDMAおよびアナログFM変調の送受信された信号パワーを制御するために必要とされるデュアルモードCDMA/FM無線通信装置がある。これらのデュアルモード移動局において、制御プロセスは、異なるダイナミックレンジおよびCDMAとFM信号とに関連する工業調整規格とによって、複雑になる。すなわち、受信されたCDMA信号の振幅は、およそ80デシベルの範囲上で変化できるが、受信されたFM信号の振幅は100デシベルと同じ範囲上で変化できる。CDMAおよびFM信号に対する別々の自動利得制御(AGC)回路を設備することは、この種のデュアルモード移動局を複雑にしおよび費用を増加させる。それゆえに、CDMAおよびFM信号の両者に作用できるAGC回路を提供することが望ましい。
図1Aおよび1Bは、AGC機能を実行しているVGAに対して、例示的な環境を示している。図1Aおよび1Bは、例えば、電気通信業界標準「デュアル・モード・広帯域スペクトラム拡散セルラシステムに関する移動局−基地局両立標準」((TIA/EIA/IS-95)一般に単にIS-95.と参照される)、に従って設計されたデュアルモードCDMA/FM移動電話900のブロック図である。VGAは、セル式電話900の受信及び送信AGC増幅器902、904それぞれのために使われる。セル式電話900のフロントエンド受信器部分は、アンテナ906、送受切換え回路(デユプレクサ)908、低雑音増幅器(LNA)およびミキサー回路910、そしてフィルタ930を備える。セル式電話900がCDMAシステムのカバレージエリアの全体にわたって移動する時に、アンテナ906での信号レベルは、およそ-110dBmから-30dBmに変化する。これらのフロントエンド要素の各々は、たとえどんな信号レベルも動作範囲上でそれに適用されるのと同じ利得を提供することに注意する。その動作範囲は、受信AGC増幅器902に適用される信号のダイナミックレンジがアンテナ906(およそ80デシベル)での信号のダイナミックレンジと同じものであるような範囲である。同様に、セル式電話900がFMシステムのカバレージエリアの全体にわたって移動するときに、アンテナでの信号レベルはおよそ100dB変化する。
受信AGC増幅器902の出力は、デジタル信号にアナログ信号を変換するベースバンド・アナログ特定用途向け集積回路(BAASIC)912に供せられる。アナログーディジタル変換器に適用される信号レベルが不変であれば、アナログーディジタル信号変換プロセスは最もよい仕事をする。受信AGC増幅器902は、受信AGC増幅器902の出力電力、及びしたがってアナログディジタル変換器への入力を一定に維持するように変動入力パワーを補償する機能を実行する。
移動局モデムASIC 914は、CDMA動作と関連する多様なディジタルおよびパワー制御機能と同様に、CDMAおよびFM信号に対する復調を行う。
この種の機能は公知技術であり、本発明には重要ではない。したがって、ここでは更に説明しない。ユーザーインターフェース916は、人間オペレータにインターフェースを提供する。この種のユーザーインターフェース916は、また、公知技術である。
移動局モデムASIC 914も、CDMA波形のベースバンド変調されたディジタル表現またはFM波形の変調されたアナログ表現をBAASIC 912に供する。BAASIC 912は、一定の信号レベルでベースバンド信号表現をアナログ中間周波数(IF)フォームに変換し、そして、それを送信AGC増幅器904に供する。送信器AGC増幅器904は、該信号にパワー制御を施し、そして、アップコンバータ918、電力増幅器およびドライバ回路920、アイソレータ922、送受切換え回路908およびアンテナ906に供給する。セル式電話900がセルラシステムのカバレージエリアの全体にわたって移動する時に、アンテナ906での送信信号レベルは、受信パワーから反対に変化し、受信パワーが最小値である時に送信レベルは最大に近い。送信電力レベルは、AGC増幅器904により変動される。AGC増幅器904への入力パワーは典型的には固定されること、そして、電力増幅器920の利得も固定されることに注意する。
無線通信方式内の自動利得制御ループについてのより多くの情報、そして、一般にパワー制御についてのより多くの情報は、アメリカ特許番号5,283,536(1994年2月1日に出願された名称「高ダイナミック レンジ クローズド ループ 自動利得制御回路(HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT)」)、アメリカ特許番号No.5,107,225(1992年4月21日出願された名称「高ダイナミック レンジ クローズド ループ 自動利得制御回路(HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT)」、及び米国特許第5,267,262号(1993年11月30日出願された名称「送信器パワー制御システム(TRANSMITTER POWER CONTROL SYSTEM)」において、見ることができる。1995年11月12日出願された名称「デジタル受信器における自動利得制御方法と装置(METHOD AND APPARATUS FOR AUTOMATIC GAIN CONTROL IN A DIGITAL RECEIVER)」の特許No.5,469,115および1993年10月26日出願された名称「高ダイナミック レンジ クローズド ループ 自動利得制御回路(HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT)」の米国特許第5,283,536号、の各々はここに譲渡され、そして本願明細書に引用される。
上記で記載されている移動体通信受信器および送信器ように、移動体通信受信器および送信器は高圧縮ポイント、低ノイズ注入(injection)
および低消費電力を有するように設計される。高圧縮ポイントおよび低ノイズ注入を有する受信器は高ダイナミックレンジを有し、広範囲にわたる電力レベル上で信号を検出できる。高圧縮ポイントおよび低ノイズ注入を有する送信器は高ダイナミックレンジを有し、広範囲にわたる電力レベル上で信号を送信できる。低消費電力の受信器および送信器は、バッテリ寿命を伸ばす。それゆえに、大きい範囲の電力レベル上で信号が送受信される通信システムのために、可変利得増幅器を設計する際には、これらの特性は重要である。
受信器は、すぐ近くの強力な送信器により一斉送信された強い信号から、および遠くの低消費電力送信器によって、一斉送信された弱い信号から、情報を検出することができなければならない。
受信器が弱い信号から強い信号まで検出できる範囲は、その受信器のダイナミックレンジと呼ばれる。同様に、送信器はすぐ近くの受信器に低電力信号を送信し、および遠い受信器に高電力信号を送信することが出来なければならない。受信器のダイナミックレンジは、その検出可能な最小および最大の信号レベルにより決定される。受信器の最小検出可能な信号レベルは、受信器の雑音指数(noise figure)により決定される。同様に、信号レベルがノイズフロア(noise floor)の近くにまたはそれ以下に落ちる場合、最小送信可能なパワーは送信器雑音指数により設定される。VGAの雑音指数は、一つにはノイズ注入特性とVGA利得の関数である。一般に受信器の利得がより高くなるほど、そのノイズはよりよい指数となる。すなわち、よい指数であれば、ノイズがある場合にも非常に弱い信号を検出できる。
受信器の最大検出可能な信号レベルは、受信器の相互変調歪(IMD)動作により確立されることができる。多重信号がいずれかのデバイスを通過するときには、デバイスの非線形性のゆえに、信号間にミキシング動作が発生する。例えば、CDMAおよびアナログFMシステムが共存する地域において、アナログFMシステムからの第3次IM生成物は、一般にCDMA通過帯域に入る。このIM生成物はIMDに寄与する「妨害器」として作用し、受信器内で所望の信号の検出および復調に干渉する。VGAのIMD動作は、一部においてその線形性および利得の関数である。一般に、受信器の利得が下がるほど、IMD動作は良くなる。上記のように、これは雑音指数要求事項とは対照的である。したがって、大きいダイナミックレンジ付きの受信器のためのVGAの設計はIMD動作および雑音指数間での難しいトレードオフを含む。
一般に、複数の送信器VGAは比較的一定の入力パワーレベルを受信して、様々な範囲の出力パワーレベルを提供するように設計されるのに対して、複数の受信器VGAは様々な範囲の入力パワーレベルに対して比較的一定の出力電力レベルを供するように設計される、という差があるが、類似した設計考察は、複数の送信器VGAに関して関連している。
さらに、移動受信器は、コンパクトで、軽量で、長い動作寿命を有するように設計される。移動受信器は、それらのサイズおよび重さを減らし、それらの携帯性を高めるため最小の数のバッテリ・セルによって、電力が供給される。バッテリ電圧はバッテリ・セルの数に比例するので、AGC回路(可変利得増幅器(VGA)を含む)は、低電源電圧で作動しなければならない。また、バッテリ交換又は再充電の間の期間を長くするのために、バッテリ寿命を長くすることが望ましい。したがって、AGC回路(VGAを含む)は、小さなDC電流およびパワー消費でなければならない。
低DC電源消費に対するこの必要条件は、すでに言及されたものと同様の設計トレードオフを含んでいる。より多くのDCパワーが、良雑音指数を有する高利得増幅器に必要とされる。しかし、良いIMD動作をする低利得増幅器には、より少ないDCパワーが必要される。既存のVGA設計は能率が悪く、十分に低利得レベルでのDCパワーを節約することができない。
必要とされることは、低DC電源消費と同様に、高ダイナミックレンジ、良い雑音指数およびIMD動作を備えたVGAである。
発明の要約
本発明によれば、高ダイナミックレンジ、良雑音指数およびIMD動作を有し、最小のDC電源消費のVGAが提供される。該VGAは、受信器のための自動利得制御(AGC)増幅器およびセル式電話内の送信器チェーン(chains)において、使うことができる。該VGAは、入力電圧信号を電流信号に変換すること、そして、電流信号を増幅することによって、パワー利得を達成する。増幅された電流信号は、適当なインピーダンスを持つVGAを終了する(terminating)ことによって、電圧信号に変換されることができる。
VGAは、少なくとも二つのカスケード接続された段、入力段および電流増幅器から成る。入力段は、CDMA入力段およびFM入力段に更に分けられることができる。両入力段の出力は電流増幅器の入力に結合され、CDMA/FMモード信号によって選択されることができる。実施例において、FM入力段は片端接地(single-ended)であり、CDMA入力はバランスされる。VGAの利得は、二つ以上の電流増幅器段をカスケード接続することにより増加することができる。入力段の相互コンダクタンス利得は、制御信号により制御されることができる。
高ダイナミックレンジ、低消費電力のVGAは、複数の技術を結合して作られる。最初の実施例において、図1の増幅器902のようなデュアルモード受信AGC増幅器に良く適しており、CDMA入力段はギルバート・セル減衰器とカスケード接続された可変コンダクタンス増幅器を具備している。可変相互コンダクタンス増幅器は、変化する電圧信号を、可変エミッタ ディジェネレーション(degeneration)抵抗器として動作するFETトランジスタにより制御される相互コンダクタンスで、出力電流信号に変換する。エミッタ ディジェネレーションは、可変ローカルな直列帰還(variable local series feedback)を提供し、その帰還はCDMA入力段が入力信号の広ダイナミックレンジを取り扱うことを可能するが、その一方で、良い雑音指数およびIMD動作を提供する。低レベル入力信号がある場合には、FETトランジスタのチャンネル抵抗は、入力段の利得を増やすために変化させられることができ、このことにより、受信器の雑音指数および弱い信号を検出する能力は改善される。他方、高レベルの入力信号がある場合には、FETトランジスタのチャネル抵抗は変化させられ、入力段の利得を減少させる。このことにより受信器のIMD動作は改善される。ギルバート・セル減衰器は、大きい入力信号が適用される時に、いずれの後段の電流増幅段も、それらの非線形範囲にオーバードライブ(overdriven)させられないように、付加電流を減衰せしめる。
この最初の実施例において、FM入力段はエミッタ ディジェネレーション(degeneration)のバイポーラ差動増幅器であり、ギルバート・セル減衰器が続いて接続される。差動対は入力電圧を電流に変換し、ギルバート・セルアッテネータに与え、更に次段の流増幅器に入力される電流を減衰させ。CDMA入力段と違って、FM入力段は、可変エミッタ ディジェネレーションよりむしろ固定された利得相互コンダクタンス段を使用する。それは、増幅器がすぐに非線形性になり飽和することを可能として、FM信号に対する業界標準(IS-95)線型性要件がCDMA信号に対するそれよりも非常に緩和されるからである。
図1の増幅器904のような送信AGC増幅器に良く適きした、第二の実施例においては、FMおよびCDMA信号は、相互コンダクターとギルバート・セル減衰器に接続される、入力端に分路-直列帰還(shunt-series feedback)を有する差動対を備えた固定−利得相互コンダクタンス入力段によって、取り扱われることができる。入力端での分路-直列帰還は、ブルートフオース(brute force)整合を使用すること無しに、正確で線形の入力インピーダンスを可能とする。差動対の出力は、一組のコンデンサによって、相互コンダクターに接続されたACであることができる。相互コンダクターは、差動対の電圧出力を、エミッタ- ディジェネレーションされた差動増幅器を使用して電流に変換する。電流は、それからギルバート・セル減衰器に与えられ、それは、更に電流増幅器の次段に流れる電流を減衰する。送信AGC増幅器904への入力レベルが一般に一定であることから、可変利得入力段は必要ではない。
受信AGC増幅器902としての用途に対して適している最初の実施例において、各々の電流増幅器は、二つのセクション、差動ダーリントン増幅器および差動カスケード(cascode)増幅器から成る。これらの電流増幅器は、トランスリニア(translinear)回路であり、該回路は、電流利得がtranslinearループにバイアスをかける「テイル電流(tail currents)」の比率を変化させることにより制御されることができる。各電流増幅器段の電流利得は、一つ以上の制御信号によって、それぞれ独立に制御されることができる。
送信AGC増幅器904の使用に好都合である第二実施例において、電流増幅器の各々は、二つのセクション、差動ダーリントン増幅器と単純な差動対とから構成される。この電流増幅器は、フィードバック電流増幅器とトランスリニアループとのハイブリッドである。
各々の上述の実施例において、可変-利得段の利得は、利得制御回路により制御される。その利得制御回路は、適用されたAGC制御電圧に従って電流増幅器の利得を変化させる(図1のRX利得制御かTX利得制御)。利得制御回路は、広いダイナミックレンジ上でVGAの(デシベルにおける)線型性を確実にする指数関数発生器を含む。
それゆえに、CDMAおよびFM信号上で高ダイナミックレンジを有するVGAを提供することは、本発明の利点である。この種のVGAを利用している移動受信器は、より広い入力パワー範囲上で信号を検出できる。更なる利点は、VGAが最小のDCパワーしか消費しないということである。したがって、VGAが移動通信装置において、使われることができて、都合よくバッテリの操作寿命を保護できる。追加の利点は、VGAの利得がDC制御電圧を線形に調節することによって、デシベルにおいて、ほぼ線形に変化させられることが可能であるということである。
【図面の簡単な説明】
本発明の機能、目的および利点は、全体を通して同一事項には同一の参照記号が付された図を参照しながら、後述の詳細な説明からより明らかになる。
図1Aおよび1Bは、本発明で使用できる例示的なCDMA/FMデュアルモード通信装置の概要図である。
図2は、本発明の例示的な3段可変利得増幅器のブロック図である。
図3は、図2のCDMA入力段を示す図である。
図4は、図2.の相互コンダクタンス増幅器バイアス制御回路を示す図である。
図5は、図4の指数関数発生器を示す図である。
図6は、本発明の有益な特性を例示するために構成された、図2および図3内の部分的部品の組合せを示す。
図7は、図2の電流増幅器を示す図である。
そして、図8は図7の末尾電流源を示す図である。
好適な実施例の詳細な説明
本発明は、モノリシック集積回路可変利得増幅器(VGA)に向けられている。VGAは、制御電圧に比例した利得を提供する。VGAは、適用された制御電圧内で線形に増加する関数として、指数状の電圧利得を提供する。この制御電圧は、適用された制御電圧内での線形の増加に正比例した、デシベル(DB)での線型パワー利得を与える。VGAは、80デシベルを超える大きいダイナミック レンジ(すなわち100,000,000倍のファクタ)上で、線形パワー利得を提供できる。VGAは、VGA構成の間に発生するプロセス変化に耐え得る線形パワー利得を提供する。
VGAは、受信器および送信器内に含む多くの用途に使われることができる。VGAが受信器において動作している場合、VGAの出力が比較的一定である間、入力は典型的に大きなダイナミックレンジ上で変化する。
受信器において動作しているVGAへの信号レベル入力が小さい時には、VGAの利得は比較的大きくなければならない。受信器において動作しているVGAへの信号レベル入力が大きいときは、VGAの利得は比較的小さくなければならない。それが比較的高利得を提供するときに典型的に良いノイズ特性を有しなければならず、及び比較的低利得を提供しているときに良い相互変調動作を有しなければならない。
VGAが送信器において動作している場合、入力は典型的に一定でありうるが、VGAの出力は広いダイナミックレンジ上で変化する。VGAの信号レベル出力が大きいことを必要とするときには、VGAの利得は比較的大きくなければならず、相互変調動作は結果としての大信号レベルをサポートしなければならない。送信器において動作しているVGAからの信号レベル出力が小さいことを必要とするときには、VGAの利得は比較的小さくなければならず、VGAのノイズ特性は重要でありえる。
図2は、広いダイナミックレンジ上で入力信号にパワーレベルを調節する可変利得増幅器(VGA)100の一つの実施例のブロック図である。図2の実施例は、図1の受信AGC増幅器902としての用途に適している。VGA 100は、三つの段を備える:入力段120および二つのカスケード接続された電流増幅器ステージ160Aおよび160B。複数の電流増幅器段160が、入力段120に続いてカスケード接続され、VGA 100のダイナミックレンジを増加する。最初の実施例において、入力段120は以下を備える:それぞれの入力ポート171および170を有する別々のFM入力段121およびCDMA入力段122。FM入力段121およびCDMA入力段122は、スイッチ123により電流増幅器160Aに交互に接続される。このスイッチ123は、CDMA/FMモード選択信号により制御される。通信装置がCDMAモードにあるとき、スイッチ123はCDMA入力段122を電流増幅器160Aに接続し、FM入力段121を切り離す。逆に、通信装置がFMモードにあるときには、スイッチ123は、FM入力段121を電流増幅器160Aに接続して、CDMA入力段122を切り離す。
図2も、VGA 100に適用される制御電圧に対して、バイアスポート110、130、150A、150Bを示す。各段の利得は、例えば、信号強度を決定する受信器検出回路によって形成されることができる制御電圧により制御される。各段は、トランジスタのような能動素子を含むいろいろな構成要素から成る。
CDMA入力段122の入力ポート170に供されるVGA入力信号は、平衡をとられる、すなわち、各々から180度位相がずれた信号を伝送している二つの信号路に分けられる。VGA入力信号は、VGAの入力ポート170を通して印加される。しかし、FM入力段121の入力ポート171に提供されるVGA入力信号は、片端接地である。入力段120の出力および電流増幅器160Aの入力は、ポート190により連結される。
それは低電源電圧約3.6ボルトで動くので、入力段120は、入力電圧信号を電流信号に変換し、VGA能動素子がそれらの非線形領域において、動作すること及び入力信号をゆがめることを阻止する。VGA 100の低電源電圧も、VGA 100の電源消費を減らす。
図3は、CDMA入力段122の一つの実施例を示す。平衡信号は、VGAの入力ポート170に印加される。CDMA入力段122は、ギルバート・セル減衰器226に結合された可変相互コンダクタンス増幅器227を備え、四つの機能を提供する。第一に、可変相互コンダクタンス増幅器227は、入力電圧信号を電流信号に変換する。第2に、可変相互コンダクタンス増幅器227およびギルバート・セル減衰器226の組合せは、信号の可変増幅ができるようにし、それは、バイアス・ポート110で制御電圧を線形に調節することによって、指数的に(デシベルで線形的に)変化させられることが可能である。第3に、可変相互コンダクタンス増幅器227内の増加されたエミッタ ディジェネレーションは、入力信号電圧が大きい時およびIMDが最も突出している時に、VGA 100のIMDを減らす。可変相互コンダクタンス増幅器227内のエミッタ ディジェネレーションが増加するように、入力段120の相互コンダクタンス、したがってIMDは減らされる。最後に、可変相互コンダクター増幅器227内の減少されたエミッタ ディジェネレーションは、入力信号電圧が小さくノイズ動作がもっとも臨界である時に、VGA 100の雑音指数を改善する。可変相互コンダクタンス増幅器227内のエミッタ ディジェネレーションが減らされる際に、入力段120の相互コンダクタンスは増加して、受信器の雑音指数を改善する。
可変相互コンダクタンス増幅器227は、二つのバイポーラ接合トランジスタ(BJTS)235と236、二つの電流源238、239、そして、電界効果トランジスタ(FET)237から成る。電流源238、239は、連続的にBJTS 235および236のエミッタに接続されている。FET 237のソース接続228およびドレイン接続229は、それぞれBJTS 235および236のエミッタに接続している。VGA入力ポート170での平衡信号(balanced signal)は、BJTS 235および2S6のベースに適用される。可変相互コンダクタンス増幅器227の平衡電流は、BJTS 235および236のコレクタから出力する。
可変相互コンダクタンス増幅器227の相互コンダクタンスは、BJTS 235および236のエミッタ ディジェネレーションを変化させることにより調節することができる。この結果、VGA 100の利得を変化することが可能である。BJTS 235および236のエミッタ ディジェネレーションは、FET 237のチャンネル抵抗を変化させることによって形成される。FET 237は、そのオーミック領域内で可変抵抗のように動作し、そして、BJTS 235および236の両者に対して可変エミッタ ディジェネレーションを提供する。FET 237のドレイン−ソース・バイアス電圧は、それゆえにFET 237のニー電圧(knee voltage)未満でなければならない。バイアス・ポート290に適用される電圧を変化させることによって、FET 237のゲート−ソース接合間のバイアスを調節し、この調節によって、チャネル抵抗を変化させることが可能である。可変相互コンダクタンス増幅器227の相互コンダクタンスは、FET 237のチャネル抵抗を減少させることにより増加することができる。したがって、FET 237を介して可変チャンネル抵抗を提供することにより、本発明は、雑音指数とIMD動作との競合する設計考察を調和させることができる。さらに、VGA 100のDC効率は改善される。それは、低レベル入力信号を増幅する必要性があるときに、CDMA入力段122は十分なDC電流を引き出すが、高レベル入力信号に対してはその相互コンダクタンスを下げて、後の電流増幅段のDC電流消費を減らす、からである。
可変相互コンダクタンス増幅器227のディファレンシャル(differential)出力電流は、ギルバート・セル減衰器226に接続される。ギルバート・セル(Gilbert cell)減衰器226は、その入力に適用された信号の現在の振幅を変化させる。ギルバート・セル減衰器226は、BJTa 231および234の第一の組およびBJTa 232および233の第二の組を備えている。ギルバート・セル減衰器226の減衰レベルは、バイアス・ポート110に適用された制御電圧により確立される。BJTs 231及び234の第一の組が、ポート110をバイアスするために適用された制御電圧によってバイアスされるときに、ギルバート・セル・アッテネータ226は可変相互コンダクタンス増幅器227の出力電流を減衰し、可変相互コンダクタンス増幅器の出力電流の要素はBJTs 232および233の第二の組よりも、むしろBJTs 231および234の第一の組を通して流れる。それゆえに、ギルバート・セル減衰器226のポート190での平衡電流は減少する。可変相互コンダクタンス増幅器227およびギルバート・セル減衰器226は、共通の電源230によって、バイアスされる。
FM入力段121の好適な実施例は、そのFET 237が固定抵抗と置換される以外はCDMA入力段122と同様である。前に言及したように、FM入力段121の固定抵抗は固定された相互コンダクタンスを提供する。それは、業界標準(例えばIS-95)がCDMA入力信号のそれより非常に低い入力レベルで、入力信号の圧縮を可能とする(すなわち、VGAが非線形に動くのを可能とする)からである。あるいは、入力段120はFM入力段121の相互コンダクタンス段と同様の単一の固定された相互コンダクタンス段だけを備えることができる。この代替の実施例は、図1の送信AGC増幅器904としての使用に特によく適している。
上記したように、設計の一つの側面は、相互コンダクタンス・バイアス制御回路140のバイアス・ポート130に適用される制御電圧が線形に調節され、その可変相互コンダクタンス増幅器227の相互コンダクタンスが指数的に変化するということである。この結果を実行するために、相互コンダクタンス・バイアス制御回路140のバイアス・ポート130の制御電圧は線形に調節され、FET 237のチャンネル抵抗も、指数的に変化する。図4は、この結果を促進する相互コンダクタンス・バイアス制御回路140の一つの実施例を示している。相互コンダクタンス・バイアス制御回路140は、指数関数発生器360、第1および第2の演算増幅器回路353と354、低域フィルタ352および電流源341を含む。
指数関数発生器360は、該制御電圧を、指数関数発生器360の出力端358から第一の演算増幅器回路353へ出力される二つの出力電流に変換する。これらの電流の大きさの比率は、制御電圧に指数的に比例する。
図1の例示的な実施例において、制御電圧はRXゲイン制御又はTXゲイン制御又は基準化されているか温度補償されているその別形のいずれかである。この制御電圧の発生は本発明の範囲外であり、それは例えば米国特許第5,469,115号記載されており、それはここに引用される。
図5は、指数関数発生器360の一つの実施例を示している。指数関数発生器360は差動増幅器465を備え、その差動増幅器465の出力は一組のFET電流ミラー474を駆動する。差動増幅器465は、電流源472に接続されたBJTs 461および462の平行の一組を備える。一組のFET電流ミラー474は、四つのFET 464、466、468および470を備える。BIT 461および462の指数入力電圧-出力電流関係のために、それらのコレクター電流の比率は、制御電圧信号により決定されるBJTs 461と462の間のベース電圧の差に比例する。したがって、バアイスポート130を横切る線形の電圧差の変化は、出力358の指数的に関連した(デシベルにおいて線形の)電流に変換される。電流ミラー474は、バイポーラ差動対461と462とにより発生される指数的に関連した電流を単に受け取り、それを該増幅器を通した使用のために提供する。指数関数発生器360は、電源400によってバイアスされる。
図4を再度参照して、第1および第2の演算増幅器回路353と354は、指数関数発生器360と協力して作動し、図3のFET 237のチャンネル抵抗を制御する。第一の演算増幅器回路353は、マスタFET 344を備え、それは、FET 237、基準抵抗器346および差動演算増幅器348に好ましくは同一である。指数関数発生器360からの出力電流はマスターFET 344と基準抵抗器346とに接続される。差動演算増幅器348は、マスタFET 344のドレインとソース端子及び基準抵抗器346を横切って該電圧を印加し、該電圧はマスタFET 344のゲートに印加されたバイアス電圧を変化することによって等しくされる。FET 237とマスタFET 344のゲートに印加されるバイアス電圧は、一般に等しい。しかし、バイアス・ポート122を通してFET 237に印加されるゲート・バイアス電圧は、ローパスフィルターにかけられ、相互コンダクタンス・バイアス制御回路140からの熱雑音がFET 237に入力されることを阻止する。ローパス・フィルタリングは、シリーズ抵抗器350とシャントコンデンサ351により形成されるローパス・フィルタ352によって完成される。
第二の演算増幅器回路354は、マスタFET 344およびFET 237が同じ電源電圧を有するようにする。第二演算増幅器は、非反転、単一利得演算増幅器349、及び抵抗器345と347を備え、ソース接続228とドレイン接続229を介してFET 237を横切るドレイン−ソース電圧を検出する。
指数関数発生器360、及びマスタFET 344と基準抵抗器346とのまわりに接続された電流源341は、基準抵抗器346を横切る電圧降下、及びそれゆえにマスタFET 344のドレイン−ソースを横切る電圧降下がFETのニー(knee)電圧未満であるように設計される。この結果、演算増幅器回路353と354の動作は、FET 237とマスタFET 344がそれらのオーミック領域内の類似した静止点で動作することを強制する。したがって、FET 237とマスタFET 344のチャネル抵抗は、一般に同一で、バイアス・ポート130に印加され線形調節された制御電圧によって指数的に変化する。
図6は、本発明の有益な特性を例示するために構成された図2および3内の要素の組合せである。図6に示された装置により克服される問題の一つは、μcCoxの、そして、それゆえに、そのゲートに印可された電圧の関数としてのFET 237のチャンネル抵抗の、プロセス変動である。
前に図3に関して言及したように、FET 237は可変相互コンダクタンス増幅器227の相互コンダクタンスを制御する。FET 237により提供される可変エミッタ ディジェネレーションによって、入力段120は広範囲にわたる信号を取り扱うことが可能となる。
入力段120に起因する減衰が該回路の動作に重大であり、そして該段の特性がFET 237により設定されることから、正確にFET 237の抵抗値を設定することが非常に重要である。印加されたゲート電圧の関数としてのチャンネル抵抗は製造工程において、その一つ一つを制御されることが難しいので、一慣性(CONSISTENCY)を達成するために外部制御ループが用いられる。図6は、FET 237のプロセス変動に対して、CDMA入力段122の動作を免疫(immunize)にするために使われる制御ループを示す。
抵抗器346は、オンチップ(on-chip)抵抗器である。この抵抗器はプロセス変動を最小にするために大きく作られる。抵抗器346は、制御ループの基準抵抗として使われる。
指数関数発生器360の出力358からのトータル電流は、電流源341により設定されることに注意する。したがって、出力358の平衡出力の一つを介した電流が増加する場合、出力358の平衡出力の他の一つを介した電流は減少する。また、抵抗器346全体の電圧降下はマスタFET 344全体の電圧降下と同じである点に注意する。各電圧は演算増幅器348への入力の一つであるので、電圧降下は同じである。演算増幅器348の出力は、それを横切る電圧降下が抵抗器346を介した電流がもたらす値及び抵抗器346の値と同じであるように、マスタFET 344の抵抗を制御する。したがって、抵抗器346を通る電流は増加し、現在のマスタFET 344を通る電流は減少するように、抵抗器346を横切る電圧降下は増加する。応答において、マスタFET 344のチャネル抵抗はまた、該電圧降下が同じに維持されるように増加しなければならない。マスタFET 344のゲートに印加される演算増幅器348の同じ出力電圧は、また、FET 237のゲートにも印加される。抵抗器350およびコンデンサ351は、演算増幅器348の出力とFET 237のゲート電圧との間にローパスフィルタを提供するが、マスタFET 344のゲートとFET 237のゲートとに印加される直流電圧は同じである。
好適な実施例において、マスタFET 344およびFET 237は、共通の基板上で相互に近接している。このように,VGA部品からVGA部品へのプロセス変動が重大であるとしても、一つのVGA部品において、マスタFET 344とFET 237のチャンネル抵抗特性対ゲート電圧は、密接にお互いに追従する。このように、FET 237の抵抗は、マスタFET 344の抵抗に等しく設定される。FET 237のチャネル抵抗が減少する時に、トランジスタ235および236を介した電流は増加する。したがって、本発明はCDMA入力段122の可変エミッタ ディジェネレーション正確に実行する方法を提供する。
FIG. 7は図2で示す電流増幅器160A、160Bの一つの実施例を示す。図7に示す電流増幅器160の入力は、入力段120の出力またはもう一つの電流増幅器160の出力に接続されることができる。電流増幅器160は、ダーリントン差動増幅器510、カスケード差動増幅器520およびテイル(tail)電流源570を備える。電流増幅器160は、電源508と506および電流源596と598によってバイアスされる。ダーリントン差動増幅器510が電気抵抗の分路-直列帰還を有するように、ダーリントン差動増幅器510はBJTs 580、586、588および594および図7に示されるトポロジでの(in topology)抵抗器582、584、590、592を備え、エンハンストされた電流利得およびプロセス変動不感性(insensitivity)を提供する。
本発明において、本発明の抵抗器582、584、590、592により提供される電気抵抗の分路-直列帰還は、抵抗器を介した帰還電流を、入力ポート190を介した入力電流に等しくさせることに、注意されなければならない。このように、それらも電流分割器を提供するので、それらは帰還抵抗の比率によって、差動ダーリントン増幅器510の電流利得を高める。
カスケード差動増幅器520は、テイル電流源570により形成されるテイル電流512の比率に従って可変電流増幅を提供するトランスリニア(translinear)ループを提供する。カスケード差動増幅器は、差動電流ミラー(トランスリニア ループ)のトポロジでの、BJTs 500、502、504および506を備え、差動電流ミラーはテイル電流512を変化させることによって、電流増幅器の利得を変化させることを可能とする。
電流増幅器160の利得は、テイル電流源570により制御される。差動ポート512を介して、テイル電流源570は、ダーリントン差動増幅器510およびカスケード差動増幅器520に接続される。各々の電流増幅器160の電流増幅は、制御ポート150に印加された図4および図5の指数関数発生器360により形成された制御電流を使用することによって、指数的に変化させられることが可能である。テイル電流源570は、電源509によって、バイアスされる。
図8は、テイル電流源570の一つの実施例を示している。テイル電流源570は以下を備える:指数関数発生器861;これは、指数関数発生器360の出力358と類似しているか又は同じ出力859を生じる指数関数発生器360(図4および5)と類似しているか、同じものでよい。指数関数発生器861は、一組のバイポーラ電流ミラー860に接続される。図8において、両方の回路は電源509に接続されるが、それらはまた、異なる電源に接続されることもできる。一組のバイポーラ電流ミラー860は、第一のBJTグループ822、824と830、および第二のBJTグループ832、834と840、および第一の抵抗器グループ826、828と844、及び第二の抵抗器グループ836、838と842とを具備する。一組のバイポーラ電流ミラーの目的は、指数関数発生器861により提供される制御電流を受けて、それをテイル電流512に変えることである。
発明の実施例において、指数関数発生器360および861は同じ要素であって、電流増幅器160Aおよび160Bと同様に、CDMA入力段122に映されることができる単一の制御電流を都合よく提供する。この実施例は、電流増幅器160Aおよび160Bの電流利得(そして、このように、バッテリ上のDC電流ドレイン)を減らすことによって、CDMA入力段122の相互コンダクタンスが減少するのと同じ時間と同じ比で、均等な更なるDC効率を提供する。さらに、この装置は、全ての段内の全ての電流増幅がAGC増幅器の制御電圧に指数的に(デシベルで線型)関係すること確実にする。
このように、CDMAおよびFMモード内で最大の要素シェアリングを有するCDMAおよびFM信号上で高ダイナミックレンジを有するVGAを本発明は提供する。この種のVGAを利用している移動受信器は、より広い入力パワーレンジ上で信号を検出できる。VGAも、そのDCパワーの消費は最小である。したがって、VGAは移動通信装置において、使われることができ、そして、都合よく、バッテリの動作寿命を保護できる。最後に、VGAの利得は、DC制御電圧を線形に調節することによって、デシベル単位で線形に変化させられることが可能である。
好適な実施例に関する以前の説明は、いずれの当業者も本発明を作るかまたは使用することを可能にするために提供される。これらの実施例への多様な修正は当業者には既に明らかであり、ここで定義される一般的な原理は発明能力を使うことなく他の実施例に適用されることができる。このように、本発明は、ここで示される実施例に限られることはなく、ここで開示される原理及び特徴に合致したもっとも広い範囲に与えられる。Background of the Invention
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a variable gain amplifier (VGA), and more particularly to a VGA used in a communication device.
Explanation of related technology
In a wireless communication environment, a wireless communication receiver receives signals that vary rapidly and widely in signal power. Receivers such as those used in wideband digital code division multiple access (CDMA) mobile stations are required to control the power of the demodulated signal for proper signal processing. Furthermore, it is necessary to control the transmission power in a transmitter as used in a CDMA mobile station in order to avoid excessive interference to other mobile stations. These same power control concepts apply to narrowband analog frequency modulation (FM) radio communication receivers and transmitters.
There are dual mode CDMA / FM radio communication devices required to control the transmitted and received signal power of digital CDMA and analog FM modulation. In these dual-mode mobile stations, the control process is complicated by the different dynamic ranges and industry regulation standards associated with CDMA and FM signals. That is, the amplitude of the received CDMA signal can vary over a range of approximately 80 decibels, but the amplitude of the received FM signal can vary over the same range as 100 decibels. Providing separate automatic gain control (AGC) circuits for CDMA and FM signals complicates and increases the cost of this type of dual mode mobile station. It is therefore desirable to provide an AGC circuit that can operate on both CDMA and FM signals.
1A and 1B show an exemplary environment for a VGA performing AGC functions. Figures 1A and 1B are commonly referred to, for example, as the telecommunications industry standard "Mobile Station-Base Station Compatibility Standard for Dual Mode Broadband Spread Spectrum Cellular Systems" (TIA / EIA / IS-95) generally referred to simply as IS-95. 2) is a block diagram of a dual mode CDMA / FM
The output of the receive AGC amplifier 902 is provided to a baseband analog application specific integrated circuit (BAASIC) 912 that converts the analog signal to a digital signal. The analog-to-digital signal conversion process works best if the signal level applied to the analog-to-digital converter is unchanged. The receive AGC amplifier 902 performs the function of compensating for the variable input power so as to keep the output power of the receive AGC amplifier 902, and thus the input to the analog to digital converter, constant.
The mobile station modem ASIC 914 performs demodulation on CDMA and FM signals, as well as various digital and power control functions associated with CDMA operation.
This type of function is a known technique and is not important to the present invention. Therefore, it is not further described here. User interface 916 provides an interface to a human operator. This type of user interface 916 is also known in the art.
The mobile station modem ASIC 914 also provides the BAASIC 912 with a baseband modulated digital representation of the CDMA waveform or a modulated analog representation of the FM waveform. BAASIC 912 converts the baseband signal representation to an analog intermediate frequency (IF) form at a constant signal level and provides it to transmit
More information about automatic gain control loops in wireless communication systems, and more information about power control in general, can be found in US Pat. No. 5,283,536 (named “High Dynamic Range Closed” filed on Feb. 1, 1994). Loop Automatic Gain Control Circuit (HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT)), US Patent No. 5,107,225 (named “High Dynamic Range Closed Loop Automatic Gain Control Circuit” filed on April 21, 1992) CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT ”and US Pat. No. 5,267,262 (named“ TRANSMITTER POWER CONTROL SYSTEM ”filed on November 30, 1993). Name and application for automatic gain control in digital receivers (METHOD AND APPARATUS FOR AUTOMATIC GAIN CONTROL IN A DIGITAL RECEIVER) Patent No. 5,469,115 and US Patent No. 5,283,536, entitled “HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT”, filed on October 26, 1993, Each of which is assigned to and incorporated herein by reference.
Like the mobile communication receivers and transmitters described above, the mobile communication receivers and transmitters have a high compression point, low noise injection.
And designed to have low power consumption. A receiver with a high compression point and low noise injection has a high dynamic range and can detect signals over a wide range of power levels. A transmitter with a high compression point and low noise injection has a high dynamic range and can transmit signals over a wide range of power levels. Low power receivers and transmitters extend battery life. Therefore, these characteristics are important when designing variable gain amplifiers for communication systems in which signals are transmitted and received over a large range of power levels.
The receiver must be able to detect information from a strong signal broadcast by a nearby powerful transmitter and from a weak signal broadcast by a distant low power transmitter.
The range in which the receiver can detect from a weak signal to a strong signal is called the dynamic range of the receiver. Similarly, the transmitter must be able to transmit low power signals to nearby receivers and high power signals to remote receivers. The dynamic range of the receiver is determined by its detectable minimum and maximum signal levels. The minimum detectable signal level of the receiver is determined by the noise figure of the receiver. Similarly, if the signal level falls near or below the noise floor, the minimum transmittable power is set by the transmitter noise figure. The noise figure of VGA is partly a function of noise injection characteristics and VGA gain. In general, the higher the receiver gain, the better the noise will be. That is, if the index is good, a very weak signal can be detected even in the presence of noise.
The maximum detectable signal level of the receiver can be established by the intermodulation distortion (IMD) operation of the receiver. When multiple signals pass through any device, mixing operations occur between the signals due to device non-linearity. For example, in regions where CDMA and analog FM systems coexist, third order IM products from analog FM systems generally fall into the CDMA passband. This IM product acts as a “jammer” that contributes to the IMD and interferes with the detection and demodulation of the desired signal in the receiver. VGA IMD operation is in part a function of its linearity and gain. In general, the lower the receiver gain, the better the IMD operation. As noted above, this is in contrast to noise figure requirements. Thus, VGA design for a receiver with a large dynamic range involves a difficult trade-off between IMD operation and noise figure.
In general, multiple transmitter VGAs are designed to receive a relatively constant input power level and provide different ranges of output power levels, while multiple receiver VGAs have different ranges of output power levels. Similar design considerations are relevant for multiple transmitter VGAs, with the difference that they are designed to provide a relatively constant output power level relative to the input power level.
In addition, mobile receivers are designed to be compact, lightweight and have a long operational life. Mobile receivers are powered by a minimum number of battery cells to reduce their size and weight and increase their portability. Since battery voltage is proportional to the number of battery cells, AGC circuits (including variable gain amplifiers (VGA)) must operate at low supply voltages. It is also desirable to increase battery life in order to increase the period between battery replacements or recharges. Therefore, AGC circuits (including VGA) must have low DC current and power consumption.
This requirement for low DC power consumption includes design trade-offs similar to those already mentioned. More DC power is required for high gain amplifiers with good noise figure. However, a low gain amplifier with good IMD operation requires less DC power. Existing VGA designs are inefficient and cannot save DC power at a sufficiently low gain level.
What is needed is a VGA with high dynamic range, good noise figure and IMD operation, as well as low DC power consumption.
Summary of invention
According to the present invention, a VGA with high dynamic range, good noise figure and IMD operation and with minimum DC power consumption is provided. The VGA can be used in automatic gain control (AGC) amplifiers for receivers and transmitter chains in cellular telephones. The VGA achieves power gain by converting an input voltage signal into a current signal and amplifying the current signal. The amplified current signal can be converted to a voltage signal by terminating a VGA with appropriate impedance.
A VGA consists of at least two cascaded stages, an input stage and a current amplifier. The input stage can be further divided into a CDMA input stage and an FM input stage. The outputs of both input stages are coupled to the input of the current amplifier and can be selected by a CDMA / FM mode signal. In an embodiment, the FM input stage is single-ended and the CDMA input is balanced. The gain of the VGA can be increased by cascading two or more current amplifier stages. The transconductance gain of the input stage can be controlled by a control signal.
High dynamic range and low power consumption VGA is created by combining multiple technologies. In the first embodiment, well suited for a dual mode receive AGC amplifier, such as amplifier 902 of FIG. 1, the CDMA input stage comprises a variable conductance amplifier cascaded with a Gilbert cell attenuator. A variable transconductance amplifier converts a varying voltage signal into a variable emitter Degeneration (Degeneration) A transconductance controlled by a FET transistor acting as a resistor, which converts to an output current signal. Emitter Degeneration Provides variable local series feedback, which allows the CDMA input stage to handle a wide dynamic range of the input signal, while providing good noise figure and IMD operation To do. When there is a low level input signal, the channel resistance of the FET transistor can be changed to increase the gain of the input stage, which improves the receiver's ability to detect noise figure and weak signals Is done. On the other hand, when there is a high level input signal, the channel resistance of the FET transistor is changed, reducing the gain of the input stage. This improves the IMD operation of the receiver. The Gilbert cell attenuator attenuates the additional current so that no subsequent current amplification stage is overdriven to their non-linear range when a large input signal is applied.
In this first embodiment, the FM input stage is an emitter Degeneration (Degeneration) bipolar differential amplifier, followed by a Gilbert cell attenuator. The differential pair converts the input voltage into a current, applies it to the Gilbert cell attenuator, and further attenuates the current input to the next stage current amplifier. Unlike the CDMA input stage, the FM input stage is a variable emitter. Degeneration Rather, a fixed gain transconductance stage is used. This is because the amplifier can quickly become non-linear and saturate, and the industry standard (IS-95) linearity requirements for FM signals are much relaxed than that for CDMA signals.
In a second embodiment, well suited for a transmit AGC amplifier, such as
In a first embodiment suitable for use as a receiving AGC amplifier 902, each current amplifier consists of two sections, a differential Darlington amplifier and a differential cascode amplifier. These current amplifiers are translinear circuits that can be controlled by changing the ratio of “tail currents” in which the current gain biases the translinear loop. The current gain of each current amplifier stage can be independently controlled by one or more control signals.
In a second embodiment, which is convenient for use with the transmit
In each of the above embodiments, the gain of the variable-gain stage is controlled by a gain control circuit. The gain control circuit changes the gain of the current amplifier according to the applied AGC control voltage (RX gain control or TX gain control in FIG. 1). The gain control circuit includes an exponential generator that ensures VGA linearity (in decibels) over a wide dynamic range.
It is therefore an advantage of the present invention to provide a VGA with a high dynamic range on CDMA and FM signals. Mobile receivers using this type of VGA can detect signals over a wider input power range. A further advantage is that the VGA consumes minimal DC power. Therefore, the VGA can be used in the mobile communication device, and can advantageously protect the operating life of the battery. An additional advantage is that the gain of the VGA can be changed approximately linearly in decibels by linearly adjusting the DC control voltage.
[Brief description of the drawings]
The function, purpose and advantages of the present invention will become more apparent from the following detailed description with reference to the drawings, in which the same reference numerals are used for the same items throughout.
1A and 1B are schematic diagrams of exemplary CDMA / FM dual mode communication devices that can be used with the present invention.
FIG. 2 is a block diagram of an exemplary three-stage variable gain amplifier of the present invention.
FIG. 3 is a diagram illustrating the CDMA input stage of FIG.
FIG. 4 is a diagram showing the transconductance amplifier bias control circuit of FIG.
FIG. 5 is a diagram illustrating the exponential function generator of FIG.
FIG. 6 shows a combination of partial parts in FIGS. 2 and 3 configured to illustrate the beneficial properties of the present invention.
FIG. 7 is a diagram showing the current amplifier of FIG.
FIG. 8 shows the tail current source of FIG.
Detailed Description of the Preferred Embodiment
The present invention is directed to a monolithic integrated circuit variable gain amplifier (VGA). VGA provides a gain proportional to the control voltage. The VGA provides an exponential voltage gain as a function that increases linearly within the applied control voltage. This control voltage provides a linear power gain in decibels (DB) that is directly proportional to the linear increase within the applied control voltage. VGA can provide linear power gain over a large dynamic range (ie, a factor of 100,000,000) over 80 decibels. VGA provides a linear power gain that can withstand process changes that occur during VGA configuration.
VGA can be used for many applications including in receivers and transmitters. When the VGA is operating at the receiver, the input typically varies over a large dynamic range while the VGA output is relatively constant.
When the signal level input to the VGA operating at the receiver is small, the gain of the VGA must be relatively large. When the signal level input to the VGA operating at the receiver is large, the VGA gain must be relatively small. It must typically have good noise characteristics when providing a relatively high gain and must have good intermodulation behavior when providing a relatively low gain.
When the VGA is operating at the transmitter, the input can typically be constant, but the output of the VGA varies over a wide dynamic range. When the VGA signal level output needs to be large, the VGA gain must be relatively large and the intermodulation operation must support the resulting large signal level. When the signal level output from the VGA operating at the transmitter needs to be small, the gain of the VGA must be relatively small and the noise characteristics of the VGA can be important.
FIG. 2 is a block diagram of one embodiment of a variable gain amplifier (VGA) 100 that adjusts the power level of an input signal over a wide dynamic range. The embodiment of FIG. 2 is suitable for use as the receiving AGC amplifier 902 of FIG.
FIG. 2 also shows
The VGA input signal provided to the
Since it operates at a low power supply voltage of about 3.6 volts, the
FIG. 3 shows one embodiment of the
The
The transconductance of the
The differential output current of the
The preferred embodiment of
As described above, one aspect of the design is that the control voltage applied to the
The
In the exemplary embodiment of FIG. 1, the control voltage is either RX gain control or TX gain control, or a variant that is scaled or temperature compensated. The generation of this control voltage is outside the scope of the present invention, which is described, for example, in US Pat. No. 5,469,115, which is hereby incorporated by reference.
FIG. 5 shows one embodiment of the
Referring again to FIG. 4, the first and second
The second
The
FIG. 6 is a combination of the elements in FIGS. 2 and 3 configured to illustrate the beneficial properties of the present invention. One of the problems overcome by the apparatus shown in FIG. c The process variation of the channel resistance of
As previously mentioned with respect to FIG. 3,
Since the attenuation due to the
Note that the total current from
In the preferred embodiment,
FIG. 7 shows one embodiment of the
In the present invention, the shunt-series feedback of electrical resistance provided by the
Cascade
The gain of
FIG. 8 shows one embodiment of the tail
In an embodiment of the invention,
Thus, the present invention provides a VGA with high dynamic range on CDMA and FM signals that has maximum element sharing within CDMA and FM modes. Mobile receivers using this type of VGA can detect signals over a wider input power range. VGA also consumes minimal DC power. Thus, VGA can be used in mobile communication devices and can advantageously protect the operating life of the battery. Finally, the VGA gain can be varied linearly in decibels by linearly adjusting the DC control voltage.
The previous description of the preferred embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to these embodiments will be apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without using the inventive capabilities. Thus, the present invention is not limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and features disclosed herein.
Claims (2)
増幅される前記信号を増幅するために前記ディファレンシャル電流出力に接続された少なくとも一つの電流増幅器、及び
前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器に制御信号を印加するために、前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器に接続された制御回路であって、前記制御信号は制御電圧内の線形変化に応答して前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器の利得を指数的に変化させる、該制御回路を備え、
ここにおいて、前記相互コンダクタンス入力段は、
固定された相互コンダクタンス入力段と、
可変相互コンダクタンス入力段であって、前記可変相互コンダクタンスは前記制御信号により変化される可変相互コンダクタンス入力段と、
前記固定された相互コンダクタンス入力段と前記可変コンダクタンス入力段に接続され、モード選択信号に応答して前記少なくとも一つの電流増幅器に、前記固定された相互コンダクタンス入力段と前記可変相互コンダクタンス入力段とを交互に接続するためのモード選択スイッチを備えている、
ここにおいて、前記相互コンダクタンス入力段は、
前記ディファレンシャル電圧入力の第一の入力に接続されたベースを有する第一のバイポーラ接合トランジスタと、
前記ディファレンシャル電圧入力の第二の入力に接続されたベースを有する第二のバイポーラ接合トランジスタと、及び
前記第一のバイポーラ接合トランジスタのエミッタに接続されたソース、および前記第二のバイポーラ接合トランジスタのエミッタに接続されたドレイン、および前記制御信号を受信するために前記制御回路に接続されたゲートとを有する従属(slave)電界効果トランジスタ、とを備え、
前記制御信号は前記従属電界効果トランジスタのチャネル抵抗を変化させ、それによって、前記可変エミッタ ディジェネレーションを変化させる、
ここにおいて、前記制御回路は、
前記制御電圧内の線形変化を制御電流内の指数的変化に変換するための指数関数発生器、
前記指数関数発生器に接続され、前記制御電流を受信する第一の演算増幅器回路であって、前記従属電界効果トランジスタの前記チャンネル抵抗を制御する前記第一の演算増幅器回路、
前記従属電界効果トランジスタのドレイン−ソース電圧を制御するための第二の演算増幅回路とを備える、
を具備する可変利得増幅器。 A transconductance input stage comprising at least one transistor having variable emitter degeneration, having a pair of differential voltage inputs for receiving the amplified signal, and having a pair of differential current outputs;
At least one current amplifier connected to the differential current output to amplify the signal to be amplified; and
A control circuit connected to the transconductance input stage and the at least one current amplifier for applying a control signal to the transconductance input stage and the at least one current amplifier, the control signal being within a control voltage; The control circuit for exponentially changing the gain of the transconductance input stage and the at least one current amplifier in response to a linear change of
Wherein the transconductance input stage is:
A fixed transconductance input stage;
A variable transconductance input stage, wherein the variable transconductance is changed by the control signal;
The fixed transconductance input stage and the variable conductance input stage are connected to the at least one current amplifier in response to a mode selection signal, and the fixed transconductance input stage and the variable transconductance input stage are connected to each other. It has a mode selection switch to connect alternately,
Wherein the transconductance input stage is:
A first bipolar junction transistor having a base connected to a first input of the differential voltage input;
A second bipolar junction transistor having a base connected to a second input of the differential voltage input; and
A source connected to the emitter of the first bipolar junction transistor; a drain connected to the emitter of the second bipolar junction transistor; and a gate connected to the control circuit for receiving the control signal. A slave field effect transistor having,
The control signal changes a channel resistance of the dependent field effect transistor, thereby changing the variable emitter degeneration;
Here, the control circuit is
An exponential function generator for converting a linear change in the control voltage into an exponential change in the control current;
A first operational amplifier circuit connected to the exponential function generator and receiving the control current, the first operational amplifier circuit controlling the channel resistance of the dependent field effect transistor;
A second operational amplifier circuit for controlling the drain-source voltage of the subordinate field effect transistor;
A variable gain amplifier comprising:
増幅される前記信号を増幅するために前記ディファレンシャル電流出力に接続された少なくとも一つの電流増幅器、及び
前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器に制御信号を印加するために、前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器に接続された制御回路であって、前記制御信号は制御電圧内の線形変化に応答して前記相互コンダクタンス入力段と前記少なくとも一つの電流増幅器の利得を指数的に変化させる、該制御回路を備え、
ここにおいて、前記相互コンダクタンス入力段は、
固定された相互コンダクタンス入力段と、
可変相互コンダクタンス入力段であって、前記可変相互コンダクタンスは前記制御信号により変化される可変相互コンダクタンス入力段と、
前記固定された相互コンダクタンス入力段と前記可変コンダクタンス入力段に接続され、モード選択信号に応答して前記少なくとも一つの電流増幅器に、前記固定された相互コンダクタンス入力段と前記可変相互コンダクタンス入力段とを交互に接続するためのモード選択スイッチを備えている、
ここにおいて、前記相互コンダクタンス入力段は、
前記ディファレンシャル電圧入力の第一の入力に接続されたベースを有する第一のバイポーラ接合トランジスタと、
前記ディファレンシャル電圧入力の第二の入力に接続されたベースを有する第二のバイポーラ接合トランジスタと、及び
前記第一のバイポーラ接合トランジスタのエミッタに接続されたソース、および前記第二のバイポーラ接合トランジスタのエミッタに接続されたドレイン、および前記制御信号を受信するために前記制御回路に接続されたゲートとを有する従属(slave)電界効果トランジスタ、とを備え、
前記制御信号は前記従属電界効果トランジスタのチャネル抵抗を変化させ、それによって、前記可変エミッタ ディジェネレーションを変化させる、
ここにおいて、前記制御回路は、
前記制御電圧内の線形変化を制御電流内の指数的変化に変換するための指数関数発生器、
前記指数関数発生器に接続され、前記制御電流を受信する第一の演算増幅器回路であって、前記従属電界効果トランジスタの前記チャンネル抵抗を制御する前記第一の演算増幅器回路、
前記従属電界効果トランジスタのドレイン−ソース電圧を制御するための第二の演算増幅回路、とを備える、
ここにおいて、前記第一の演算増幅器回路は、
基準抵抗器と並列に接続されたマスタ電界効果トランジスタ、及び、
前記従属電界効果トランジスタの前記チャンネル抵抗を前記マスタ電界効果トランジスタのチャネル抵抗と同じにする演算増幅器を備える、
を具備する可変利得増幅器。 A transconductance input stage comprising at least one transistor having variable emitter degeneration, having a pair of differential voltage inputs for receiving the amplified signal, and having a pair of differential current outputs;
At least one current amplifier connected to the differential current output to amplify the signal to be amplified; and
A control circuit connected to the transconductance input stage and the at least one current amplifier for applying a control signal to the transconductance input stage and the at least one current amplifier, the control signal being within a control voltage; The control circuit for exponentially changing the gain of the transconductance input stage and the at least one current amplifier in response to a linear change of
Wherein the transconductance input stage is:
A fixed transconductance input stage;
A variable transconductance input stage, wherein the variable transconductance is changed by the control signal;
The fixed transconductance input stage and the variable conductance input stage are connected to the at least one current amplifier in response to a mode selection signal, and the fixed transconductance input stage and the variable transconductance input stage are connected to each other. It has a mode selection switch to connect alternately,
Wherein the transconductance input stage is:
A first bipolar junction transistor having a base connected to a first input of the differential voltage input;
A second bipolar junction transistor having a base connected to a second input of the differential voltage input; and
A source connected to the emitter of the first bipolar junction transistor; a drain connected to the emitter of the second bipolar junction transistor; and a gate connected to the control circuit for receiving the control signal. A slave field effect transistor having,
The control signal changes a channel resistance of the dependent field effect transistor, thereby changing the variable emitter degeneration;
Here, the control circuit is
An exponential function generator for converting a linear change in the control voltage into an exponential change in the control current;
A first operational amplifier circuit connected to the exponential function generator and receiving the control current, the first operational amplifier circuit controlling the channel resistance of the dependent field effect transistor;
A second operational amplifier circuit for controlling the drain-source voltage of the subordinate field effect transistor;
Here, the first operational amplifier circuit is:
A master field effect transistor connected in parallel with a reference resistor; and
An operational amplifier that makes the channel resistance of the subordinate field effect transistor the same as the channel resistance of the master field effect transistor;
A variable gain amplifier comprising:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/789,108 US5880631A (en) | 1996-02-28 | 1997-01-27 | High dynamic range variable gain amplifier |
US789,108 | 1997-01-27 | ||
PCT/US1997/023657 WO1998033272A1 (en) | 1997-01-27 | 1997-12-19 | High dynamic range variable gain amplifier |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212947A Division JP2008005538A (en) | 1997-01-27 | 2007-08-17 | High dynamic range variable gain amplifier |
JP2008069493A Division JP2008182755A (en) | 1997-01-27 | 2008-03-18 | High dynamic range variable gain amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001509345A JP2001509345A (en) | 2001-07-10 |
JP2001509345A5 JP2001509345A5 (en) | 2005-09-08 |
JP4135988B2 true JP4135988B2 (en) | 2008-08-20 |
Family
ID=25146617
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53197498A Expired - Fee Related JP4135988B2 (en) | 1997-01-27 | 1997-12-19 | High dynamic range variable gain amplifier |
JP2007212947A Withdrawn JP2008005538A (en) | 1997-01-27 | 2007-08-17 | High dynamic range variable gain amplifier |
JP2008069493A Pending JP2008182755A (en) | 1997-01-27 | 2008-03-18 | High dynamic range variable gain amplifier |
JP2009251325A Pending JP2010051011A (en) | 1997-01-27 | 2009-10-30 | High dynamic range variable gain amplifier |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212947A Withdrawn JP2008005538A (en) | 1997-01-27 | 2007-08-17 | High dynamic range variable gain amplifier |
JP2008069493A Pending JP2008182755A (en) | 1997-01-27 | 2008-03-18 | High dynamic range variable gain amplifier |
JP2009251325A Pending JP2010051011A (en) | 1997-01-27 | 2009-10-30 | High dynamic range variable gain amplifier |
Country Status (9)
Country | Link |
---|---|
JP (4) | JP4135988B2 (en) |
KR (2) | KR100572187B1 (en) |
CN (1) | CN1124680C (en) |
AU (1) | AU732076B2 (en) |
BR (1) | BR9714291A (en) |
CA (1) | CA2274529C (en) |
HK (1) | HK1023861A1 (en) |
RU (1) | RU2209504C2 (en) |
WO (1) | WO1998033272A1 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2357913A (en) * | 1999-12-24 | 2001-07-04 | Ericsson Telefon Ab L M | Conditioning a gain control signal so that an output is dB linear |
CN1741375B (en) * | 2004-08-26 | 2010-10-27 | 瑞昱半导体股份有限公司 | Amplified circuit capable of dynamic regulating supply voltage |
EP1715579B1 (en) * | 2005-04-19 | 2010-03-10 | Alcatel Lucent | Analogue multiplier |
US7397306B2 (en) * | 2005-11-02 | 2008-07-08 | Marvell World Trade Ltd. | High-bandwidth high-gain amplifier |
US20090102559A1 (en) | 2005-11-23 | 2009-04-23 | Nxp B.V. | Monotonic variable gain amplifier and an automatic gain control circuit |
CN101350605B (en) * | 2008-09-12 | 2011-09-28 | 东南大学 | Improved bipolar type variable gain amplifier with minimum gain control |
US7944311B1 (en) * | 2009-12-17 | 2011-05-17 | Samsung Electro-Mechanics Company, Ltd. | Feedback biasing for cascode amplifiers |
EP2472723B1 (en) * | 2011-01-04 | 2015-12-16 | ams AG | Amplifier with non-linear current mirror |
CN103051298B (en) * | 2011-10-17 | 2016-07-06 | 中国科学院微电子研究所 | Programmable Gain Amplifier Circuit and programmable gain amplifier |
US9071136B2 (en) * | 2012-03-30 | 2015-06-30 | Qualcomm Incorporated | System and method for suppression of peaking in an external LC filter of a buck regulator |
RU2534972C1 (en) * | 2013-04-12 | 2014-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Broadband non-inverting amplifier with low non-linear noise and harmonic distortion |
RU2519348C1 (en) * | 2013-05-14 | 2014-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Controlled amplifier and analogue signal mixer based on darlington differential stage |
CN103647532A (en) * | 2013-11-26 | 2014-03-19 | 苏州贝克微电子有限公司 | Low-voltage folding-type current signal modulator |
CN105353295A (en) * | 2015-12-01 | 2016-02-24 | 无锡比迅科技有限公司 | Operation amplifier gain measurement circuit |
RU2614345C1 (en) * | 2015-12-21 | 2017-03-24 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" | Method of exapanding dynamic range in radio systems |
US9735738B2 (en) * | 2016-01-06 | 2017-08-15 | Analog Devices Global | Low-voltage low-power variable gain amplifier |
CN110289822A (en) * | 2019-06-27 | 2019-09-27 | 电子科技大学 | A kind of broadband Larger Dynamic auto-gain circuit |
RU2771479C1 (en) * | 2021-05-12 | 2022-05-04 | Общество с ограниченной ответственностью "ТРИУМФ АУДИО" | Symmetric feedback amplifier |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2937316B2 (en) * | 1987-08-28 | 1999-08-23 | 株式会社東芝 | FM modulator |
JPH077891B2 (en) * | 1988-01-09 | 1995-01-30 | ローム株式会社 | Electronic volume circuit |
JPH0281505A (en) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | Variable gain amplifier |
US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
JPH05218764A (en) * | 1992-02-03 | 1993-08-27 | Hitachi Ltd | Electronic volume |
DE69229731T2 (en) * | 1992-09-16 | 1999-12-23 | Stmicroelectronics S.R.L., Agrate Brianza | Transconductance differential amplifier dynamically controlled by the input signal |
DE69313624T2 (en) * | 1993-06-30 | 1998-04-02 | Sgs Thomson Microelectronics | Adjustable amplifier |
US5469115A (en) * | 1994-04-28 | 1995-11-21 | Qualcomm Incorporated | Method and apparatus for automatic gain control in a digital receiver |
JPH08130428A (en) * | 1994-10-28 | 1996-05-21 | Sony Corp | Variable gain amplifier |
-
1997
- 1997-12-19 CA CA002274529A patent/CA2274529C/en not_active Expired - Fee Related
- 1997-12-19 RU RU99118581/09A patent/RU2209504C2/en not_active IP Right Cessation
- 1997-12-19 JP JP53197498A patent/JP4135988B2/en not_active Expired - Fee Related
- 1997-12-19 AU AU57132/98A patent/AU732076B2/en not_active Ceased
- 1997-12-19 KR KR1019997006627A patent/KR100572187B1/en not_active IP Right Cessation
- 1997-12-19 WO PCT/US1997/023657 patent/WO1998033272A1/en not_active Application Discontinuation
- 1997-12-19 CN CN97181532A patent/CN1124680C/en not_active Expired - Fee Related
- 1997-12-19 KR KR1020057022889A patent/KR100654112B1/en not_active IP Right Cessation
- 1997-12-19 BR BR9714291-3A patent/BR9714291A/en not_active IP Right Cessation
-
2000
- 2000-05-12 HK HK00102848A patent/HK1023861A1/en not_active IP Right Cessation
-
2007
- 2007-08-17 JP JP2007212947A patent/JP2008005538A/en not_active Withdrawn
-
2008
- 2008-03-18 JP JP2008069493A patent/JP2008182755A/en active Pending
-
2009
- 2009-10-30 JP JP2009251325A patent/JP2010051011A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2001509345A (en) | 2001-07-10 |
KR20060002023A (en) | 2006-01-06 |
KR100654112B1 (en) | 2006-12-05 |
CA2274529C (en) | 2004-07-27 |
RU2209504C2 (en) | 2003-07-27 |
CN1245598A (en) | 2000-02-23 |
JP2008182755A (en) | 2008-08-07 |
CN1124680C (en) | 2003-10-15 |
WO1998033272A1 (en) | 1998-07-30 |
JP2008005538A (en) | 2008-01-10 |
AU5713298A (en) | 1998-08-18 |
KR20000070394A (en) | 2000-11-25 |
KR100572187B1 (en) | 2006-04-18 |
BR9714291A (en) | 2000-04-25 |
JP2010051011A (en) | 2010-03-04 |
HK1023861A1 (en) | 2000-09-22 |
CA2274529A1 (en) | 1998-07-30 |
AU732076B2 (en) | 2001-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880631A (en) | High dynamic range variable gain amplifier | |
JP2008182755A (en) | High dynamic range variable gain amplifier | |
US6763228B2 (en) | Precision automatic gain control circuit | |
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
RU2273949C2 (en) | Linearization device for amplifier with alternating amplification | |
CN100505558C (en) | Radio frequency signal bias control using bypass conversion for low power high linearity receiver | |
US5900781A (en) | Multistage variable gain amplifier circuit | |
US7039377B2 (en) | Switchable gain amplifier | |
US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
WO1998033272A9 (en) | High dynamic range variable gain amplifier | |
JPH1022758A (en) | Temperature compensated power detection circuit of wide operation range for portable rf transmission terminal equipment | |
US6188282B1 (en) | Differential amplifier with reduced even order non-linearity and associated methods | |
US8232831B2 (en) | Multiple input/gain stage Gilbert cell mixers | |
US6239659B1 (en) | Low power gain controlled amplifier with high dynamic range | |
JPH1079633A (en) | Gain control circuit for linear power amplifier | |
KR20050075391A (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
US6917788B2 (en) | Wireless communications system having variable gain mixer | |
US6868262B2 (en) | Constant impedance in CMOS input and output gain stages for a wireless transceiver | |
JP4310003B2 (en) | Variable gain amplifier circuit, gain control circuit, and communication device | |
MXPA99006912A (en) | High dynamic range variable gain amplifier | |
Carrara et al. | A WCDMA variable-gain up-conversion mixer using bias-offset technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |