JP4131813B2 - プラズマエッチング方法及び半導体装置の作製方法 - Google Patents

プラズマエッチング方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP4131813B2
JP4131813B2 JP2002310257A JP2002310257A JP4131813B2 JP 4131813 B2 JP4131813 B2 JP 4131813B2 JP 2002310257 A JP2002310257 A JP 2002310257A JP 2002310257 A JP2002310257 A JP 2002310257A JP 4131813 B2 JP4131813 B2 JP 4131813B2
Authority
JP
Japan
Prior art keywords
gas
etching
conductive film
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002310257A
Other languages
English (en)
Other versions
JP2004146617A5 (ja
JP2004146617A (ja
Inventor
悟 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002310257A priority Critical patent/JP4131813B2/ja
Priority to US10/689,617 priority patent/US20040082186A1/en
Publication of JP2004146617A publication Critical patent/JP2004146617A/ja
Publication of JP2004146617A5 publication Critical patent/JP2004146617A5/ja
Application granted granted Critical
Publication of JP4131813B2 publication Critical patent/JP4131813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマエッチング装置のクリーニング方法及びプラズマエッチング方法に関し、さらには該プラズマエッチング方法を用いた半導体装置の作製方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化によって、該半導体素子を用いた半導体装置の小型化、軽量化、さらには低消費電力化、高速化を推し進めることができる。しかし、半導体素子の１つである薄膜トランジスタ（ＴＦＴ）の微細化には、ホットキャリア効果による信頼性の低下という問題が伴う。
【０００３】
そこで従来から、ホットキャリア効果を抑えるための手段として、ＬＤＤ（Lightly Doped Drain）構造が採用されている。ＬＤＤ構造とは、ソース／ドレイン領域とチャネル形成領域との間に、ソース／ドレイン領域よりも不純物濃度の低い領域（ＬＤＤ領域）を設ける構造である。
【０００４】
特にＬＤＤ領域がゲート絶縁膜を介してゲート電極と重なる構造（ＧＯＬＤ構造：Gate-drain Overlapped LDD構造）を有している場合、ドレイン近傍の高電界を緩和してホットキャリア効果を効果的に防ぎ、信頼性の向上が図れることが知られている。なお本明細書において、ＬＤＤ領域がゲート絶縁膜を介してゲート電極と重なる領域をＬｏｖ領域と呼び、重ならない領域をＬｏｆｆ領域と呼ぶ。
【０００５】
ＬＤＤ領域の作製方法は既に幾つか提案されているが、マスクの数を増やさない作製方法の１つとして、互いに幅の異なる２層のゲート電極を用い、セルフアラインで形成する方法がある。この場合２層のゲート電極は下層と上層でチャネル長方向における幅が異なっており、該ゲート電極は、一般的に条件の異なる２回のエッチング処理によって形成される。
【０００６】
図７（Ａ）に、チャネル長方向において幅が異なる２層のゲート電極を備えた、ＴＦＴの構成を一例として示す。６００１は島状にパターニングされた半導体膜、６００２はゲート絶縁膜、６００３はゲート電極に相当する。島状の半導体膜６００１とゲート電極６００３はゲート絶縁膜６００２を間に挟んで重なっている。ゲート電極６００３は上層６００３ａと下層６００３ｂで形成されており、互いに異なる材料が用いられている。
【０００７】
半導体膜６００１は、チャネル形成領域６００４と、ＬＤＤ領域６００５と、ソース／ドレイン領域６００６とを有しており、ＬＤＤ領域６００５はチャネル形成領域６００４とソース／ドレイン領域６００６の間に設けられている。
【０００８】
また下層のゲート電極６００３ｂのチャネル長方向における幅Ｗｂは、上層のゲート電極６００３ａのチャネル長方向における幅Ｗａよりも長くなるように、異方性エッチングで形成されている。そしてＬＤＤ領域６００５は、この上層と下層のゲート電極の幅の差を利用することで形成することが可能である。具体的には、ゲート絶縁膜６００２及び下層のゲート電極６００３ｂを通り抜けて不純物が半導体膜に添加されるように、ドーピングの際の加速速度を制御する。上記構成によって、半導体膜６００１の、下層のゲート電極６００３ｂと重なっている部分のうち、上層のゲート電極６００３ａと重なっていない部分に、優先的に不純物を添加させ、ＬＤＤ領域を形成することができる。
【０００９】
一般的に導電膜の異方性エッチングを行なうには、プラズマエッチング法が用いられる。エッチングガスは導電膜の材料によって、適宜最適なものを選択する必要がある。
【００１０】
なおエッチングガスにＢＣｌ3を用いることについては、下記非特許文献１に記載されている。
【００１１】
【非特許文献１】
Hiroki Kawada, "An In Situ Analysis of Residue Deposited on an Etching Chamber's Surface 壁面堆積膜のin situ分析", Plasma Science Symposium 2001/The 18th Symposium on Plasma processing, 社団法人 応用物理学会、社団法人 プラズマ・核融合学会、日本学術振興会プラズマ材料科学第１５３委員会、平成１３年１月２４日〜２６日、SA2-2 第２４１−２４２頁
【００１２】
ちなみに上記非特許文献１には、プラズマエッチングにおいて、エッチングガスとしてＢＣｌ3を用いた場合、エッチング装置のチャンバー内に設けられた石英の表面にＢ2Ｏ3が付着することが記載されている。
【００１３】
【発明が解決しようとする課題】
ところで、図７に示した工程に従ってＴＦＴを作製した場合、同じ条件でエッチングを行なっても、複数あるロットのうち幾つかのロットにおいては、上層の導電膜の異方性エッチングが不充分となり、上層の導電膜の裾の部分が極端に長くなる「裾引き」と呼ばれる現象が生じていた。
【００１４】
図８（Ａ）に、下層に裾引きが見られる２層の導電膜の、倍率２万の断面ＳＥＭ像を示す。７２００はマスクとして用いたレジストであり、７２０１が上層、７２０２が下層の導電膜に相当する。
【００１５】
なお図８（Ａ）に示した導電膜は、下層が３０ｎｍのＴａＮ、上層が３７０ｎｍのＷで形成されている。そしてこれら２層の導電膜７２０１、７２０２は２回のエッチング処理が施されている。エッチング処理は２回ともＩＣＰエッチング法を用いている。
【００１６】
１回目のエッチング処理は、Ｃｌ2とＣＦ4とＯ2を２５／２５／１０ｓｃｃｍの流量で供給し、トータルの圧力を１．５Ｐａとした。またコイル型の電極に５００Ｗの高周波(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１５０Ｗの高周波(１３．５６ＭＨｚ)電力を投入した。その後、エッチングガスをＣｌ2とＣＦ4に変更し、流量をそれぞれ３０／３０ｓｃｃｍ、トータルの圧力を１．５Ｐａとした。またコイル型の電極に５００Ｗの高周波(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１０Ｗの高周波(１３．５６ＭＨｚ)電力を投入した。
【００１７】
また２回目のエッチング処理は、Ｃｌ2とＳＦ6とＯ2を２５／２５／１０ｓｃｃｍの流量で供給し、トータルの圧力を１．３Ｐａとした。またコイル型の電極に７００Ｗの高周波(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１０Ｗの高周波(１３．５６ＭＨｚ)電力を投入した。
【００１８】
図８（Ａ）に示したＳＥＭ像においてゲート電極の上層７２０１と下層７２０２の部分をより詳しく観察するために、ゲート電極の端部における倍率４万の断面ＳＥＭ像を図８（Ｂ）に示す。図８（Ｂ）において、ゲート電極の上層７２０１の一部７２０３がエッチングされずに残された状態にあり、ゲート電極の下層７２０２が裾引きとして残った部分７２０３に覆われた状態であることがわかる。よって、ゲート電極の下層７２０２の下に形成されるべきＬｏｖ領域において、不純物が十分に添加されずに、実際にＬｏｖ領域として機能する領域のチャネル長方向における幅Ｗｏｖが短くなる。
【００１９】
図７（Ａ）に示したＴＦＴにおいて、裾引きが生じた場合の構成を、図７（Ｂ）に示す。図７（Ｂ）において、上層のゲート電極６００３ａの裾の部分６００７が、エッチングされきれずに残っている。そのため、上層のゲート電極６００３ａと下層のゲート電極６００３ｂの重なっている面積が増え、その分Ｌｏｖ領域の幅Ｗｏｖが短くなる。
【００２０】
そして、Ｌｏｖ領域の幅Ｗｏｖが短くなると、ドレイン電界の緩和が不充分になるためホットキャリア効果が防げず、ＴＦＴの信頼性が確保されにくくなる。
【００２１】
本発明は上述した問題に鑑み、上述した裾引きと呼ばれる現象を防ぎ、なおかつロット間におけるＴＦＴの信頼性のばらつきを抑えることができる、プラズマエッチング装置のクリーニング方法、プラズマエッチング方法及び該プラズマエッチング方法を用いた半導体装置の作製方法の提供を課題とする。
【００２２】
【課題を解決するための手段】
本発明者は、裾引きが生じたロットと生じなかったロットとの間で作製条件の比較検討を行なった結果、同一のエッチング装置において、エッチングガスにＢＣｌ3を用いてエッチング処理を行なった後に、ゲート電極の異方性エッチングを行うと、裾引きが発生するということを見出した。
【００２３】
表１に、前処理としてダミーの石英基板を各種エッチングガスを用いたプラズマに曝した後、２層の導電膜を異方性エッチングした基板の、裾引きの有無を観察した結果を示す。なお導電膜は下層にＴａＮ、上層にＷを用い、エッチングガスにはＳＦ6を用いた。そして誘導結合プラズマ（ＩＣＰ）エッチング装置を用い、上層より遅い速度で下層が異方性エッチングされる条件でエッチング処理を行なった。また裾引きの有無の判断はＳＥＭで形状を観察するこにより行なった。
【００２４】
【表１】
Figure 0004131813
【００２５】
また表１の処理を行なった基板のＳＥＭ像を図１に示す。図１において、破線は下層と上層の導電膜の境目を示しており、レジストからの距離が長いほど、裾引きが著しく生じていることを意味する。なお図１（Ａ）は試料Ｎｏ．１に、図１（Ｂ）は試料Ｎｏ．２に、図１（Ｃ）は試料Ｎｏ．３に、図１（Ｄ）は試料Ｎｏ．４に、図１（Ｅ）は試料Ｎｏ．５に、図１（Ｆ）は試料Ｎｏ．６に、図１（Ｇ）は試料Ｎｏ．７に対応している。
【００２６】
表１と図１に示した結果から、ＢＣｌ3が裾引きの発生原因の１つであることがわかった。
【００２７】
ＢＣｌ3はＡｌやＴｉのエッチングガスとして用いられており、ＴＦＴへの電気的な接続を行なうＡｌの配線のエッチングに主に用いられている。本発明者は、該ＢＣｌ3をエッチングガスとして用いることでエッチング装置のチャンバー内に用いられている石英の表面に付着したＢ2Ｏ3等のＢＯXが、次工程のエッチングガスの励起、解離などのプラズマへの反応を妨げる一因になっていると推測される。
【００２８】
そこで本発明者は、ＢＣｌ3など石英表面にＢＯXが付着するエッチングガスを用いた後に、石英をエッチングできるガス、例えばＣｌ2や、Ｃｌ2とＣＦ4などのフッ素系のガスの混合ガスを用いてプラズマを励起し、チャンバー内の石英に付着しているＢＯXを除去（クリーニング）することでプラズマ密度を常に一定に保つことができ、次のエッチング処理における裾引きが抑えられるのではないかと考えた。
【００２９】
なお上述した本発明のクリーニング法は、プラズマを励起することで石英表面にＢＯXが付着するエッチングガスを用いたあとに行えば良く、エッチングガスはＢＣｌ3に限定されない。
【００３０】
また、クリーニングに用いるガス（クリーニングガス）は、Ｃｌ2や、Ｃｌ2とＣＦ4の混合ガスに限定されない。フッ素系のガスとして、ＣＦ4の他に例えばＳＦ6やＮＦ3等を用いることができる。しかしＣＨＦ3などのように石英をエッチングすることはできるが、石英の表面に新たにＣＦXなどの残留物を付着するようなクリーニングガスは好ましくない。また上述したクリーニングガスにＯ2を混ぜて使用しても良く、例えばＣｌ2とＳＦ6とＯ2の混合ガスをクリーニングガスとして用いることも可能である。
【００３１】
また、導電膜のエッチングの際に、ゲート絶縁膜のプラズマに曝される部分が共にエッチングされる傾向がある。このゲート絶縁膜の膜厚の減少量は、裾引きの発生と同様にロットによって異なっていた。しかし、上述した方法を用いてＢＯXを除去することで、前処理に用いたエッチングガスの種類に関わらず、エッチングの際のプラズマ密度を一定に保つことができるので、ゲート絶縁膜の膜厚の減り方も一定に保つことができる。
【００３２】
図２に、エッチングよるゲート絶縁膜の膜厚の減少量を各ロットごとに示し、また併せてｘ−Ｒｓ管理図も示す。横軸はロットＮｏ.を示しており、グラフの横軸より上は膜厚の減少量を、下はＲｓ（移動範囲）を示している。
【００３３】
測定は、５３ｎｍの非晶質珪素膜、１００ｎｍの窒化酸化珪素、第１の導電膜ＴａＮ、第２の導電膜Ｗを順に積層し、第１の導電膜ＴａＮ及び第２の導電膜Ｗに等法性のエッチング処理を施した試料と、該試料に等方性のエッチング処理を施した試料とを用いた。そして、エリプソメーターを用いて基板面内４９ポイントにおけるゲート絶縁膜の膜厚の平均値を各試料ごとに求め、２つの試料における平均値の差分を、膜厚の減少量としてプロットした。
【００３４】
異方性エッチングはＩＣＰエッチング法で行なった。具体的にはＣｌ2とＳＦ6とＯ2を１２／２４／２４ｓｃｃｍの流量で混合したエッチングガスを１．３Ｐａの圧力とし、２５ｓｅｃ行なった。またコイル型の電極に７００ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入した。
【００３５】
なお、ロット番号がＬｏｔ.２６より左のロットは全て本発明のクリーニング方法を用いておらず、Ｌｏｔ.２６を含めそれより右のロットは全て本発明のクリーニング方法を用いている。なおクリーニングは、Ｌｏｔ.２６からＬｏｔ.３５まではＣｌ2を用い、処理時間を約１０分とした。Ｌｏｔ.３６からＬｏｔ.４７までは、Ｃｌ2とＣＦ4を混合したガスを用いて約６分処理した後、クリーニングガスをＣｌ2に切り替えて約６分処理した。
【００３６】
またクリーニングを行なったロットについて、膜厚の減少量の３σ法で求めた上方管理限界（ＵＣＬ）と下方管理限界（ＬＣＬ）と中心線（ＣＬ）を図２に示す。さらにクリーニングを行なったロットについて、Ｒｓの３σ法で求めた上方管理限界（ＵＣＬ’）と中心線（ＣＬ’）も併せてを図２に示す。
【００３７】
ＣＬは膜厚の減少量の平均値であり、ＵＣＬは、Ｒｓの平均値と係数２．６６を掛けた値を、ＣＬの値に加えることで算出することができる。ＬＣＬは、Ｒｓの平均値と係数２．６６を掛けた値を、ＣＬの値から差し引くことで得られる。またＣＬ’はＲｓの平均値であり、ＵＣＬ’はＣＬ’の値に係数３．２７を掛けることで得られる。
【００３８】
具体的に、クリーニングを行なったロットにおいて、膜厚の減少量のＵＣＬは１４．８０５ｎｍ、ＬＣＬは７．８３５ｎｍであり、ＵＣＬ’は４．２８４ｎｍであった。
【００３９】
そして、クリーニングを行なったロットには裾引きが見られておらず、その膜厚の減少量は全て上記管理限界の範囲内に収まっている。
【００４０】
一方、クリーニングを行なっていないロットのうち、Ｌｏｔ.０１、Ｌｏｔ.０４、Ｌｏｔ.１１、Ｌｏｔ.１４、Ｌｏｔ.１７、Ｌｏｔ.１９、Ｌｏｔ.２２、Ｌｏｔ.２３において裾引きが見られており、これらのロットは全て上記管理限界の範囲から逸脱していることがわかった。そして、クリーニングを行なっていないロットのうち、裾引きが見られていないロットは、Ｌｏｔ.０９を除いて全て上記管理限界内に収まっていることがわかった。
【００４１】
このことから、裾引きの発生とゲート絶縁膜の膜厚のばらつきの発生は別個に生じる現象ではなく、共に同じ原因に由来する現象であることがわかる。
【００４２】
そして図２から、本発明のクリーニング方法を用いていないロットにおいては、ゲート絶縁膜の膜厚の減少量がランダムであり、一方、本発明のクリーニング法を用いたロットにおいては膜厚の減少量が比較的均一に保たれていることがわかる。これは、ロット間の膜厚の減少量の変動を示すＲｓの平均値が、全ロットでは２．６５ｎｍ、クリーニングを行なったロットのみでは１．３１ｎｍであることからもわかる。
【００４３】
そして、ゲート絶縁膜の膜厚の減少量は、全ロットでは平均１０．７４３ｎｍ、またクリーニングを行なったロットのみでは平均１１．３２ｎｍであり、クリーニングを行なうことでゲート絶縁膜がよりエッチングされやすくなっていることがわかる。
【００４４】
これは、クリーニングを行なうことでエッチングガスのプラズマへの反応を阻害する付着物が、クリーニングによりチャンバー内の石英から除去されたため、プラズマ密度が比較的一定に保たれていたためと考えられる。裏を返せば、クリーニングを行なわないと、各ロットにおいて前処理で用いたエッチングガスの種類はまちまちであるため、異方性エッチングの際のプラズマ密度が一定に保たれにくく、ゲート絶縁膜の膜厚がランダムになると考えられる。
【００４５】
なお、Ｃｌ2のみを用いてクリーニングを行なったロットよりも、Ｃｌ2とＣＦ4を混合したガスを用いてクリーニングを行なったロットの方が、膜厚のばらつきが小さく、より効果的に付着物が除去されたことがわかる。
【００４６】
したがって本発明のクリーニング法を用いることで、ゲート絶縁膜の膜厚のばらつきを抑えることができる。そして、ゲート絶縁膜を介して半導体膜に不純物をドーピングし、ソース／ドレイン領域を形成する場合、ソース／ドレイン領域の不純物の濃度はゲート絶縁膜の膜厚に左右される。よって、ゲート絶縁膜の膜厚のばらつきを抑えることで、ロット間におけるＴＦＴの特性、具体的にはソース／ドレイン領域の不純物濃度のばらつきを抑えることができる。
【００４７】
また本発明のクリーニング法を用いることで、異方性エッチングにおける裾引きと呼ばれる現象を防ぐことができる。よって、Ｌｏｖ領域の幅が短くなってホットキャリア効果が起こるのを防ぐことができ、ＴＦＴの信頼性をより高め、なおかつロット間における信頼性のばらつきを抑えることができる。
【００４８】
【発明の実施の形態】
次に、本発明のクリーニング法を用いた半導体装置の作製方法について説明する。
【００４９】
まず図３（Ａ）に示すように、基板７００１上に下地膜７００２を成膜する。基板７００１には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ＳＵＳ基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【００５０】
下地膜７００２は基板７００１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように成膜した。
【００５１】
なお下地膜７００２は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、ＳＵＳ基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【００５２】
次に下地膜上に島状の半導体膜７００３を形成する。島状の半導体膜７００３の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。なお島状の半導体膜７００３は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。
【００５３】
多結晶半導体を用いる場合、まず非晶質半導体を成膜し、該非晶質半導体を公知の結晶化方法を用いて結晶化すれば良い。公知の結晶化方法としては、加熱器による加熱で結晶化を行なう方法、レーザー光の照射で結晶化を行なう方法、触媒金属を用いて結晶化を行なう方法、赤外光を用いて結晶化を行なう方法等が挙げられる。
【００５４】
例えばレーザ光を用いて結晶化する場合、パルス発振型または連続発振型のエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー等を用いる。例えばＹＡＧレーザーを用いる場合、半導体膜に吸収されやすい第２高調波の波長を用いる。そして発振周波数３０〜３００ｋＨｚ、エネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とし、任意のポイントに数ショットずつ照射できるように走査速度を設定すると良い。
【００５５】
次に、島状の半導体膜７００３を覆うようにゲート絶縁膜７００４を成膜する。ゲート絶縁膜は、後のゲート電極を形成するために行なうドライエッチングにおいて、その膜厚が１０〜２０ｎｍ程度減少するので、その減少分を考慮に入れて膜厚を設定するのが望ましい。具体的には４０〜１５０ｎｍ（より好ましくは６０〜１２０ｎｍ）程度の厚さにゲート絶縁膜を成膜する。
【００５６】
ゲート絶縁膜には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、プラズマＣＶＤ法で酸化珪素でゲート絶縁膜を成膜する場合、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2を混合したガスを用い、反応圧力４０Pa、基板温度３００〜４００℃、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2とし、成膜する。
【００５７】
また窒化アルミニウムをゲート絶縁膜として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
【００５８】
次に、ゲート絶縁膜７００４上に導電膜を成膜する。本実施の形態ではＴａＮからなる第１の導電膜７００５を２０〜１００ｎｍの厚さで、Ｗからなる第２の導電膜７００６を１００〜４００ｎｍの厚さで成膜する。
【００５９】
具体的に、第１の導電膜７００５に用いるＴａＮは、ターゲットに純度９９．９９％のＴａを用い、チャンバー内の温度を室温、Ａｒの流量を５０ｍｌ／ｍｉｎ、Ｎ2の流量を１０ｍｌ／ｍｉｎ、チャンバー内の圧力０．６Ｐａ、成膜電力１ｋＷとし、成膜速度約４０ｎｍ／ｍｉｎで成膜した。また第２の導電膜７００６に用いるＷは、ターゲットに純度９９．９９％のＷを用い、チャンバー内の温度を２３０℃、Ａｒの流量を１００ｍｌ／ｍｉｎ、チャンバー内の圧力１．５Ｐａ、成膜電力６ｋＷとし、成膜速度約３９０ｎｍ／ｍｉｎで成膜した。
【００６０】
次にマスク７００７を形成し、図３（Ｂ）に示すように第１の導電膜７００５及び第２の導電膜７００６をエッチングする（第１のエッチング処理）。本実施の形態ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いて行なった。エッチングガスとしてＣｌ2とＣＦ4とＯ2をを混合したガスを用い、チャンバー内のエッチングガスの圧力を１．０Ｐａとする。そして、コイル型の電極に５００Ｗ、１３．５６ＭＨｚの高周波（ＲＦ）電力を投入し、プラズマを生成する。また基板が載置されたステージ（下部電極）に１５０Ｗ、１３．５６ＭＨｚの高周波（ＲＦ）電力を投入し、これにより基板に自己バイアス電圧が印加される。その後、エッチングガスをＣｌ2とＣＦ4に変更し、トータルの圧力を１．０Ｐａとした。またコイル型の電極に５００Ｗの高周波(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には２０Ｗの高周波(１３．５６ＭＨｚ)電力を投入した。
【００６１】
ＣＦ4とＣｌ2をエッチングガスとして用いると、第１の導電膜７００５であるＴａＮと、第２の導電膜７００６であるＷのエッチングレートがほぼ等しくなり、共に同じ程度エッチングされる。
【００６２】
この第１のエッチング処理により、下層７００８ａと上層７００８ｂとで構成された、第１の形状の導電膜７００８が形成される。なおこの第１のエッチング処理において、下層７００８ａと上層７００８ｂの側面がややテーパー状になる。また導電膜の残渣を残さないようにエッチングすると、ゲート絶縁膜７００４の第１の形状の導電膜７００８で覆われていない表面が５〜１０ｎｍ程度エッチングされることがある。
【００６３】
次に、図３（Ｃ）に示すように、ＩＣＰエッチング装置において第２のエッチング処理を行ない、第１の形状の導電膜７００８をエッチングするが、その前に本発明ではＩＣＰエッチング装置のチャンバー内のクリーニングを行なう。
【００６４】
本実施の形態では、例えば石英基板などのダミーの基板を、ステージに載置しチャンバー内のクリーニングを行なう。そして、クリーニング用のクリーニングガスとして、Ｃｌ2またはＣｌ2とＣＦ4を混合したガスを用いる。例えばＣｌ2を用いる場合、流量を８０ｓｃｃｍとし、Ｃｌ2とＣＦ4を用いる場合は流量をそれぞれ４０ｓｃｃｍとする。
【００６５】
そしてチャンバー内のクリーニングガスの圧力を０．５〜３Ｐａ（好ましくは１．０〜２Ｐａ）とし、コイル型の電極に高周波電力を投入してプラズマを発生させ、１２０ｓｅｃ程度クリーニングを行なう。本実施の形態では、コイル型の電極に４５０W、１３．５６ＭＨｚの高周波電力を投入し、プラズマを生成する。また基板が載置されたステージ（下部電極）に１００W、１３．５６ＭＨｚの高周波電力を投入し、ダミーの基板に自己バイアス電圧を印加する。
【００６６】
クリーニングを行なう時間、各電極に投入する高周波電力のパワーは、チャンバー内の石英に付着したＢＯXの量に依存するので、実施者が適宜適した値に設定するのが望ましい。
【００６７】
次に図３（Ｃ）に示すように、第１のエッチング処理で表面がエッチングされて幅が小さくなったマスク７００７を用い、第１の形状の導電膜７００８をエッチング（第２のエッチング処理）する。第２のエッチング処理でも第１のエッチング処理と同じくＩＣＰエッチング法を用いる。エッチングガスはＳＦ6、Ｃｌ2、Ｏ2を混合したガスを用い、チャンバー内のエッチングガスの圧力を１．３Ｐａとする。そして、コイル型の電極に７００Ｗ、１３．５６ＭＨｚの高周波電力を投入し、プラズマを生成する。また基板が載置されたステージ（下部電極）に１０Ｗ、１３．５６ＭＨｚの高周波電力を投入し、これにより基板に自己バイアス電圧が印加される。
【００６８】
ＳＦ6とＣｌ2を混合したガスにＯ2を加えることで、Ｗのエッチングレートが増加し、また第１の形状の導電膜７００８の下層７００８ｂを形成しているＴａＮのエッチングレートが極端に低下するため、選択比をとることができる。
【００６９】
第２のエッチング処理によって、第２の形状の導電膜７０１０（下層を７０１０ａ、上層を７０１０ｂとする）が形成される。ゲート電極７０１０の上層７０１０ｂのチャネル長方向における幅は、下層７００８ｂの幅よりも短くなっている。２の形状の導電膜７０１０はゲート電極として機能する。また、第２のエッチング処理によって、ゲート絶縁膜７００４のゲート電極７０１０で覆われていない表面が５〜１０ｎｍ程度エッチングされる。
【００７０】
本発明のクリーニング法は、全てのロットにおいて実施する必要はなく、ＢＣｌ3などのチャンバー内の石英にＢＯXが付着するようなエッチングガスを用いた後の工程にのみ、行なうようにすれば良い。しかし図２からもわかるように、エッチング処理の前に必ず実施するようにすることで、よりＲｓの値を小さく抑え、ゲート絶縁膜の膜厚のばらつきを抑えることができる。よって本実施の形態では第２のエッチング処理の前に本発明のクリーニング法を実施するが、第１のエッチング処理の前に併せて実施するようにしても良い。
【００７１】
次に図３（Ｃ）に示すように、ゲート電極７０１０をマスクとして用い、島状の半導体膜７００３にｎ型の導電性を付与する不純物を添加する（第１のドーピング処理）。ドーピングはイオン注入法で行なう。ドーピングは、ドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2、加速電圧を４０〜８０ｋＶとして行う。ｎ型を付与する不純物元素は、ドナーとして機能するＰ、Ａｓ、Ｓｂ等の５族原子やＳ、Ｔｅ、Ｓｅ等の６族原子を用いるが、本実施の形態ではＰを用いる。
【００７２】
なお本実施の形態ではｎチャネル型のＴＦＴの作製工程について示しているが、ｐチャネル型のＴＦＴの場合は、アクセプターとして機能するＢ、Ａｌ、Ｇａ、Ｉｎ等の３族原子や、Ｚｎ等の２族元素を添加する。
【００７３】
第１のドーピング処理により、自己整合的に第１の不純物領域７００９が形成される。第１の不純物領域７００９には１×１０18〜１×１０20ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素が添加されている。
【００７４】
次に図３（Ｄ）に示すように、ゲート電極７０１０の上層７０１０ｂをマスクとして第２のドーピング処理を行う。第２のドーピング処理では、ゲート電極７０１０の下層７０１０ａを不純物が通過するように、第１のドーピング処理よりも加速電圧を高くする。そして第２のドーピング処理によりＬＤＤ領域を形成するので、第１のドーピング処理よりもｎ型の不純物のドーズ量を下げる。具体的には、加速電圧を６０〜１２０ｋＶとし、ドーズ量を１×１０13〜１×１０15ａｔｏｍｓ／ｃｍ2とする。
【００７５】
続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図３（Ｄ）の状態を得る。第３のドーピング処理は、加速電圧を５０〜１００ｋＶとし、ドーズ量を１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ2とする。第２のドーピング処理および第３のドーピング処理により、ゲート電極７０１０の下層７０１０ｂと重なる第２の不純物領域７０１２と、第１の不純物領域７００９に不純物がさらに添加されることで形成される第３の不純物領域７０１３とが形成される。第２の不純物領域７０１２には１×１０18〜５×１０19ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加され、第３の不純物領域７０１３には１×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素が添加される。
【００７６】
第２の不純物領域７０１２は第３の不純物領域７０１３の内側に形成されており、第２の不純物領域７０１２はＬＤＤ領域、第３の不純物領域７０１３はソース／ドレイン領域として機能する。
【００７７】
図４（Ａ）に、図３（Ｄ）に示したＴＦＴの、ＬＤＤ領域７０１２近傍の拡大図を示す。図４（Ａ）に示すように、ＬＤＤ領域７０１２は、ゲート電極７０１０の下層７０１０ａと重なっており、Ｌｏｖ領域として機能する。
【００７８】
もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【００７９】
そして第２のドーピング処理が終了したら、島状の半導体膜に添加された不純物元素を活性化するために熱処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を用いることができる。例えば熱アニール法で活性化を行なう場合、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で、４００〜７００℃（好ましくは５００〜６００℃）で行う。
【００８０】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状の半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８１】
また活性化処理は、厚さ１００〜２００ｎｍ程度の珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を形成してから行なっても良い。
【００８２】
上記一連の工程によってＴＦＴを形成することができる。なお、第１及び第２のエッチング処理によって、ゲート絶縁膜７００４の膜厚は、ゲート電極７０１０で覆われていない表面がトータルで１０〜２０ｎｍ程度エッチングされる。本発明のクリーニング法を行なうことで、ゲート絶縁膜のエッチングされる厚さＷｄのロットのばらつきを抑え、ＴＦＴの特性のばらつきをも抑えることができる。
【００８３】
また本実施の形態では、ＬＤＤ領域７０１２全体がゲート電極７０１０の下層７０１０ａと重なっているので、ＬＤＤ領域７０１２はＬｏｖ領域として機能するが、本発明はこれに限定されない。例えば、第１のエッチング処理と第２のエッチング処理の間にドーピング処理を行なってソース／ドレイン領域を形成し、なおかつ第２のエッチング処理で下層をチャネル長方向において短くなるようにエッチングすることで、図４（Ｂ）に示すように、ゲート電極の下層７１１２と重なるＬｏｖ領域７１１１ａと重ならないＬｏｆｆ領域７１１１ｂを両方形成することができる。
【００８４】
なお本実施の形態では第１の導電膜としてＴａＮ、第２の導電膜としてＷを用いたが、ゲート電極の材料はこれに限定されない。ゲート電極には、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成する。例えば１層目がＴａで２層目がＷ、または１層目がＴａＮで２層目がＡｌ、１層目がＴａＮで２層目がＣｕといった組み合わせも考えられる。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。
【００８５】
また導電膜は２層に限定されず、単層や３層以上の導電膜であっても良い。例えば、Ｗ、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）、ＴｉＮを順次積層した３層構造としてもよい。また、Ｗの代わりに窒化タングステンを用いてもよいし、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）に代えてＡｌとＴｉの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、ＴｉＮに代えてＴｉを用いてもよい。ただし、複数の導電膜を成膜する場合、各導電膜でゲート電極のチャネル長方向における幅に差を持たせたいならば、互いにエッチングの選択比のとれる材料を用いる。
【００８６】
なお、導電膜の材料によって、適宜最適なエッチングガスを選択することが重要である。
【００８７】
なお上記プラズマエッチングはＩＣＰエッチング法に限定されない。例えば、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）エッチング法、ＲＩＥエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法、パルス変調エッチング法やその他のプラズマエッチング法を用いていても良い。
【００８８】
本発明のクリーニング法を用いることで、異方性エッチングにおける裾引きと呼ばれる現象を防ぐことができる。よって、Ｌｏｖ領域の幅が短くなることでホットキャリア効果が起こるのを防ぐことができ、ＴＦＴの信頼性をより高め、なおかつロット間における信頼性のばらつきを抑えることができる。
【００８９】
なお本発明は、集積回路や半導体表示装置に代表される半導体装置の作製方法に用いることができる。具体的に例を挙げると、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Digital Micromirror Device）、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）等の作製に用いることができる。
【００９０】
【実施例】
以下、本発明の実施例について説明する。
【００９１】
（実施例１）
本実施例では、裾引きが現れていないと判断した２層の導電膜の、断面のＳＥＭ像を示す。
【００９２】
なお図５に示した導電膜は、下層５０１が３０ｎｍのＴａＮ、上層５０２が３７０ｎｍのＷで形成されている。そしてこれら２層の導電膜５０１、５０２には２回のエッチング処理が施されている。エッチング処理は２回ともＩＣＰエッチング法を用いている。そして、１回目のエッチング処理は、Ｃｌ2とＣＦ4を３０／３０ｓｃｃｍの流量で供給し、トータルの圧力を１．５Ｐａとした。またコイル型の電極に５００ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１５０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入した。また２回目のエッチング処理は、Ｃｌ2とＳＦ4とＯ2を１２／２４／２４ｓｃｃｍの流量で供給し、トータルの圧力を１．３Ｐａとした。またコイル型の電極に７００ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、基板側（試料ステージ）には１０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入した。
【００９３】
なお５０３はレジストで形成されたマスクに相当する。
【００９４】
図５に示したＳＥＭ像では、破線５０４で囲んだ上層５０２の裾の部分において、裾引きが見られていない。
【００９５】
（実施例２）
本実施例では、ＩＣＰエッチング装置の構成と、チャンバー内において石英が用いられている箇所について説明する。
【００９６】
図６に本実施例のＩＣＰエッチング装置の構成を示す。６０１はチャンバー（反応室）であり、被処理物である基板６０２が載置されるステージ６０３が備えられている。
【００９７】
またチャンバー６０１には、チャンバー６０１内へのエッチングガスまたはクリーニングガスの供給を行なうためのガス供給口６０７と、チャンバー６０１内の排気を行なうための排気口６０８が設けられている。ガス供給口６０７にはエッチングガスまたはクリーニングガスの供給手段が、排気口６０８には真空ポンプ等の排気手段が連結されている。
【００９８】
６０６はコイル型の電極（アンテナ）、また６０９は石英板であり、高周波電源６０５から電極６０６に電力が供給されることで誘電磁界が発生し、該誘電磁界は石英板を透過してチャンバー内に印加されている。この誘電磁界によって電子が加速され、プラズマが生成される。
【００９９】
またステージ６０３は高周波電源６０４から高周波電力が投入されるようになっており、下部電極として機能している。高周波電源６０４からの高周波電力の投入によって、基板６０２へ自己バイアス電圧を印加することができる。
【０１００】
図６に示したＩＣＰエッチング装置では石英板６０９がチャンバー内に露出しており、ＢＣｌ3等をエッチングガスとして用いることで、該露出している面にＢＯXが付着する。本発明のクリーニング法を用いることで、石英板に付着しているこれらのＢＯXを除去することができ、チャンバー内のプラズマ密度が該ＢＯXによって低下するのを防ぐことができる。
【０１０１】
【発明の効果】
本発明のクリーニング法を用いることで、プラズマエッチング装置内のＢＯX等の残留物を除去することができる。また、本発明のプラズマエッチング法を用いることで、異方性エッチングにおける裾引きと呼ばれる現象を防ぐことができる。そして本発明の半導体装置の作製方法を用いることで、裾引きによってＬｏｖ領域の幅が短くなるのを抑え、ホットキャリア効果が起こるのを防ぐことができ、ＴＦＴの信頼性をより高め、なおかつロット間における信頼性のばらつきを抑えることができる。さらにゲート絶縁膜の膜厚のばらつきを抑えることができ、よってロット間におけるＴＦＴの特性、具体的にはソース／ドレイン領域の不純物濃度のばらつきを抑えることができる。
【図面の簡単な説明】
【図１】 表１の処理を行なった基板のＳＥＭ像。
【図２】 エッチングよるゲート絶縁膜の膜厚の減少量を各ロットごとに示す図と、ｘ−Ｒｓ管理図。
【図３】 本発明のクリーニング法を用いた半導体装置の作製方法を示す図。
【図４】 図３（Ｄ）に示したＴＦＴの、ＬＤＤ領域７０１２近傍の拡大図。
【図５】 裾引きが現れていないと判断した２層の導電膜の、断面のＳＥＭ像。
【図６】 ＩＣＰエッチング装置の構成を示す図。
【図７】 チャネル長方向において幅が異なる２層のゲート電極を備えた、ＴＦＴの構成を示す図。
【図８】 下層に裾引きが見られる２層の導電膜のＳＥＭ像。

Claims (13)

  1. チャンバー内においてＢＣｌ３を含むガスをエッチングガスとして用い、ステージ上の第１の基板上に形成された導電膜に対してプラズマエッチングを行なった後、
    前記第１の基板の代わりにダミー基板を前記ステージ上に設置し、
    ＢＯｘが残留物として付着している前記チャンバー内に含まれるガスをＣｌ２とフッ素系ガスを混合したガスまたはＣｌ２で置換し、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２をプラズマ化して前記ＢＯｘを除去し、
    前記ダミー基板の代わりに前記第１の基板を前記ステージ上に設置し、
    ＢＯｘにプラズマ化が抑えられるガスをエッチングガスとして用い、前記第１の基板上の導電膜に対してプラズマエッチングを行なうことを特徴とするプラズマエッチング方法。
  2. チャンバー内においてＢＣｌ３を含むガスをエッチングガスとして用い、ステージ上の第１の基板上に形成された導電膜に対してプラズマエッチングを行なった後、
    前記第１の基板の代わりにダミー基板を前記ステージ上に設置し、
    ＢＯｘが残留物として付着している前記チャンバー内に含まれるガスをＣｌ２とフッ素系ガスを混合したガスまたはＣｌ２で置換し、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２をプラズマ化して前記ＢＯｘを除去し、
    前記ダミー基板の代わりに前記第１の基板を前記ステージ上に設置し、
    ＳＦ６を含むガスをエッチングガスとして用い、前記第１の基板上の導電膜に対してプラズマエッチングを行なうことを特徴とするプラズマエッチング方法。
  3. チャンバーの一部に石英が用いられており、なおかつ前記石英が前記チャンバー内に露出しているプラズマエッチング方法であって、
    前記チャンバー内においてＢＣｌ３を含むガスをエッチングガスとして用い、ステージ上の第１の基板上に形成された導電膜に対してプラズマエッチングを行なった後、
    前記第１の基板の代わりにダミー基板を前記ステージ上に設置し、
    ＢＯｘが残留物として付着している前記チャンバー内に含まれるガスをＣｌ２とフッ素系ガスを混合したガスまたはＣｌ２で置換し、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２をプラズマ化して前記ＢＯｘを除去し、
    前記ダミー基板の代わりに前記第１の基板を前記ステージ上に設置し、
    ＢＯｘにプラズマ化が抑えられるガスをエッチングガスとして用い、前記第１の基板上の導電膜に対してプラズマエッチングを行なうことを特徴とするプラズマエッチング方法。
  4. チャンバーの一部に石英が用いられており、なおかつ前記石英が前記チャンバー内に露出しているプラズマエッチング方法であって、
    前記チャンバー内においてＢＣｌ３を含むガスをエッチングガスとして用い、ステージ上の第１の基板上に形成された導電膜に対してプラズマエッチングを行なった後、
    前記第１の基板の代わりにダミー基板を前記ステージ上に設置し、
    ＢＯｘが残留物として付着している前記チャンバー内に含まれるガスをＣｌ２とフッ素系ガスを混合したガスまたはＣｌ２で置換し、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２をプラズマ化して前記ＢＯｘを除去し、
    前記ダミー基板の代わりに前記第１の基板を前記ステージ上に設置し、
    ＳＦ６を含むガスをエッチングガスとして用い、前記第１の基板上の導電膜に対してプラズマエッチングを行なうことを特徴とするプラズマエッチング方法。
  5. 請求項１乃至請求項４のいずれか１項において、前記プラズマエッチングは、ＲＩＥエッチング法、ＩＣＰエッチング法、ＥＣＲエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法またはパルス変調エッチング法を用いることを特徴とするプラズマエッチング方法。
  6. 請求項１乃至請求項５のいずれか１項において、前記フッ素系ガスはＣＦ４、ＳＦ６またはＮＦ３であることを特徴とするプラズマエッチング方法。
  7. 請求項１乃至請求項６のいずれか１項において、
    前記チャンバー内に含まれるガスの置換は、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２に更にＯ２を加えたガスで行ない、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２に更にＯ２を加えたガスをプラズマ化することを特徴とするプラズマエッチング方法。
  8. 島状の半導体膜上に形成されたゲート絶縁膜上に第１の導電膜及び第２の導電膜を順に積層し、
    前記第１及び第２の導電膜をエッチングして、積層された第１の形状の第１の導電膜及び第１の形状の第２の導電膜を形成し、
    ＢＯｘが残留物として付着しているプラズマエッチング装置のチャンバー内に含まれるガスをＣｌ２とフッ素系ガスを混合したガスまたはＣｌ２で置換し、
    前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２をプラズマ化して前記ＢＯｘを除去し、
    前記プラズマエッチング装置において前記第１の形状の第１の導電膜及び前記第１の形状の第２の導電膜を異方性エッチングすることで、積層された第２の形状の第１の導電膜及び第２の形状の第２の導電膜を形成することを特徴とする半導体装置の作製方法。
  9. 第１の基板上に島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第１の導電膜及び第２の導電膜を順に積層し、
    プラズマエッチング装置のチャンバー内のステージ上に前記第１の基板を設置し、
    前記第１及び第２の導電膜をエッチングして、積層された第１の形状の第１の導電膜及び第１の形状の第２の導電膜を形成し、
    前記第１の基板の代わりにダミー基板を前記ステージ上に設置し、
    ＢＯ ｘ が残留物として付着しているプラズマエッチング装置のチャンバー内に含まれるガスをＣｌ ２ とフッ素系ガスを混合したガスまたはＣｌ ２ で置換し、
    前記Ｃｌ ２ とフッ素系ガスを混合したガスまたはＣｌ ２ をプラズマ化して前記ＢＯ ｘ を除去し、
    前記ダミー基板の代わりに前記第１の基板を設置し、
    前記第１の形状の第１の導電膜及び前記第１の形状の第２の導電膜を異方性エッチングすることで、積層された第２の形状の第１の導電膜及び第２の形状の第２の導電膜を形成することを特徴とする半導体装置の作製方法。
  10. 請求項８又は９において、前記第２の形状の第１の導電膜は、前記第２の形状の第２の導電膜よりも、チャネル長方向における幅が長いことを特徴とする半導体装置の作製方法。
  11. 請求項８乃至請求項１０のいずれか１項において、前記プラズマエッチング装置は、ＲＩＥエッチング法、ＩＣＰエッチング法、ＥＣＲエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法またはパルス変調エッチング法を用いていることを特徴とする半導体装置の作製方法。
  12. 請求項８乃至請求項１１のいずれか１項において、前記フッ素系ガスはＣＦ４、ＳＦ６またはＮＦ３であることを特徴とする半導体装置の作製方法。
  13. 請求項８乃至請求項１２のいずれか１項において、
    前記チャンバー内に含まれるガスの置換は、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２に更にＯ２を加えたガスで行ない、前記ＢＯｘの除去は、前記Ｃｌ２とフッ素系ガスを混合したガスまたはＣｌ２に更にＯ２を加えたガスをプラズマ化して行なうことを特徴とする半導体装置の作製方法。
JP2002310257A 2002-10-24 2002-10-24 プラズマエッチング方法及び半導体装置の作製方法 Expired - Fee Related JP4131813B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002310257A JP4131813B2 (ja) 2002-10-24 2002-10-24 プラズマエッチング方法及び半導体装置の作製方法
US10/689,617 US20040082186A1 (en) 2002-10-24 2003-10-22 Method for cleaning plasma etching apparatus, method for plasma etching, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002310257A JP4131813B2 (ja) 2002-10-24 2002-10-24 プラズマエッチング方法及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004146617A JP2004146617A (ja) 2004-05-20
JP2004146617A5 JP2004146617A5 (ja) 2005-11-10
JP4131813B2 true JP4131813B2 (ja) 2008-08-13

Family

ID=32105290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002310257A Expired - Fee Related JP4131813B2 (ja) 2002-10-24 2002-10-24 プラズマエッチング方法及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US20040082186A1 (ja)
JP (1) JP4131813B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078657A1 (ko) * 2017-10-20 2019-04-25 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352013C (zh) * 2004-07-16 2007-11-28 鸿富锦精密工业（深圳）有限公司 干蚀刻后处理方法
US7488689B2 (en) * 2004-12-07 2009-02-10 Tokyo Electron Limited Plasma etching method
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP4159584B2 (ja) * 2006-06-20 2008-10-01 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008060171A (ja) * 2006-08-29 2008-03-13 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法
US7786019B2 (en) * 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
CN102956430A (zh) * 2012-05-25 2013-03-06 深圳市华星光电技术有限公司 取代膜层上氯原子的方法
JP6854600B2 (ja) * 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756400A (en) * 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
TW376547B (en) * 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6352081B1 (en) * 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
JP4213871B2 (ja) * 2001-02-01 2009-01-21 株式会社日立製作所 半導体装置の製造方法
US6815359B2 (en) * 2001-03-28 2004-11-09 Advanced Micro Devices, Inc. Process for improving the etch stability of ultra-thin photoresist
US6545245B2 (en) * 2001-05-02 2003-04-08 United Microelectronics Corp. Method for dry cleaning metal etching chamber
US6756313B2 (en) * 2002-05-02 2004-06-29 Jinhan Choi Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber
US7115949B2 (en) * 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078657A1 (ko) * 2017-10-20 2019-04-25 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
US11276561B2 (en) 2017-10-20 2022-03-15 Lg Chem, Ltd. Plasma etching method using Faraday cage

Also Published As

Publication number Publication date
US20040082186A1 (en) 2004-04-29
JP2004146617A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP5106136B2 (ja) 半導体装置の作製方法
KR100817879B1 (ko) 반도체장치 제작방법
JP4850858B2 (ja) 半導体装置の作製方法
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
JP4394149B2 (ja) 半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
KR20090127065A (ko) 반도체 기판의 제조방법
JP4131813B2 (ja) プラズマエッチング方法及び半導体装置の作製方法
JP4209638B2 (ja) 半導体装置の作製方法
US8735263B2 (en) Method for manufacturing SOI substrate
JP4230160B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
US8877607B2 (en) Method for manufacturing SOI substrate
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JPWO2007052393A1 (ja) 半導体装置及びその製造方法
JP4216003B2 (ja) 半導体装置の作製方法
JP5063461B2 (ja) Ｅｌ表示装置
JP5805973B2 (ja) 半導体基板の作製方法
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP4212844B2 (ja) 半導体装置の作製方法
JP2652368B2 (ja) 絶縁ゲイト型半導体装置の作製方法
SG178691A1 (en) Method for manufacturing soi substrate
JP2004327649A (ja) 半導体装置、薄膜トランジスタおよび半導体装置の製造方法
JP2877129B2 (ja) 薄膜トランジスタおよびその製造方法
JP2004119645A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees