JP4130455B2 - Ａｔｍセルサービス装置及びその方法 - Google Patents

Description

本発明は、ＡＴＭネットワークからのＡＴＭセルを北米新同期信号に多重するＡＴＭセルサービス装置に関する。

従来、北米新同期ネットワーク（ＳＯＮＥＴ：Synchronous Optical NETwork、ANSI TI-105参照）、また、日本におけるＴＴＣ（電気通信技術委員会）標準（JT-G707,JT-708,JT-G709参照）に従う新同期通信ネット ワークに北米非同期通信ネットワークの信号を収容するための多重装置あるいは、北米非同期通信ネットワーク（ＰＤＨ：Plesiochronous Digital Hierarchyネットワーク）にＡＴＭ（Asynchronous Transfer Mode）セルを収容するための多重装置は存在した。

現在、北米伝送ネットワークでは、北米非同期信号のネットワーク（以下、ＤＳｎネットワークとする）と北米新同期（ＳＯＮＥＴ）信号のネットワーク（以下、ＳＯＮＥＴネットワークとする）が存在する。

このＤＳｎネットワークとＳＯＮＥＴネットワークを接続する場合において、ＳＯＮＥＴ光伝送装置が用いられるが、ＤＳ３（４４．７３６Ｍｂｐｓ）信号の ネットワーク（以下ＤＳ３ネットワークとする）を、ＳＯＮＥＴネットワーク上において、ＳＴＳ−１（５１．８４Ｍｂｐｓ）信号単位で分離多重出来るネット ワーク（以下ＳＯＮＥＴ ＳＴＳ−１ネットワークとする）に接続する装置は、実用化されていたが、ＤＳ３（４４．７３６Ｍｂｐｓ）信号内のＳＴＭ及び、ＡＴＭセルをフレキシブルに ＳＯＮＥＴネットワーク上において、ＳＴＳ−１（５１．８４Ｍｂｐｓ）信号単位で分離多重出来るネットワークに接続する装置は、これまで実用化されていな かった。

なお、以下の説明は、ＳＯＮＥＴの場合についてのみ行うが、ＳＯＮＥＴとＴＴＣ標準との対応は明らかであろう。

近年、北米非同期ＤＳ３ ＳＴＭネットワークを運用しながらでも、ＡＴＭセルのＳＴＳ−１単位での多重分離などの処理が可能で、ＡＴＭネットワークから北米新同期ＳＯＮＥＴネット ワークに乗り込むことを可能とする装置の要求が高まっている。

この場合、従来のＳＴＭ装置とＡＴＭ装置とを組み合わせる方法では、装 置規模を大きくし、消費電力の増大を招いてしまう。また、アラーム検出時の出力ＡＩＳ信号の生成方法として、従来のＳＯＮＥＴ側での方法をそのまま採用し たのでは、回路規模を大きくし、消費電力の増大を招く。

本発明の課題は、北米新同期ネットワークをサポートする装置において、ＡＴＭセルサービスを提供可能なＡＴＭセルサービス装置を提供することである。

本発明のＡＴＭセルサービス装置は、同期、非同期通信ネットワークが相互にＡＴＭセルを収容可能とするＡＴＭセルサービス装置において、フレーム同期はずれ、信号の欠落又は信号障害を検出する検出手段と、該検出手段の検出により、同期フレームにＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルをマッピングするセル挿入手段と、前記非同期通信ネットワークに収容されたＡＴＭセルが、ＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルであることを検出すると、そのセルを破棄するセル破棄手段と、前記セル破棄手段によりＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルが破棄されると、前記セル挿入手段は、同期フレームにＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルをマッピングすることを特徴とする。

従来、光同期通信ネットワークと 北米非同期通信ネットワークとのインターフェース及び、北米非同期通信ネットワークとＡＴＭネットワークのインターフェースは存在していたが、ＡＴＭネッ トワークから、北米非同期通信ネットワークを介して、光同期通信ネットワークに接続するための装置は存在しなかった。

本発明によれば、ＡＴＭセルを非同期通信ネットワークの信号にマッピングする方法を提供し、非同期通信ネットワークにおいてＡＴＭセルサービスを行うことができる装置を提供することが可能となった。

なお、本発明においては、光同期通信ネットワークと言った場合には、ＳＯＮＥＴネットワーク、ＳＤＨネットワーク、日本におけるＴＴＣ標準のネットワーク等を示すものとする。

本発明によれば、ＡＴＭセルをＤＳ３ネットワークを介してＳＯＮＥＴネットワークに直接接続することの出来るＡＴＭセルサービス装置を提供することができる。

図１は、本発明の実施形態のＡＴＭセルサービス装置と各種ネットワークとの関係を示した図である。
ＤＳ３ネットワーク１３は、現在北米において広く普及しており、現存のネットワークとして将来も残る可能性が高い。これに対し、近年では、ＡＴＭネット ワーク１４もほぼ実現化されており、ＡＴＭネットワーク１４の境界装置（他のネットワークとの境界に位置する装置）１５とＤＳ３ネットワーク１３のＡＴＭ ネットワーク１５側の境界装置１６との間にインターフェース装置を設けることによって、ＡＴＭネットワーク１５とＤＳ３ネットワーク１３の相互の乗り入れ が可能となっている。

また、最近では、伝送信号形態として光信号を使用するＳＯＮＥＴネットワークが実現されている。ＳＯＮＥＴネットワークは、リング状に構成されることが多く、図１の ように、複数のノード（ＡＤＭ装置（Add/Drop Multiplexer 装置））がリング状に接続されたＳＯＮＥＴリングネットワーク１０を構成している。このＳＯＮＥＴリングネットワーク１０に乗り入れる場合には、信号をい ずれかのノード１１から入力する必要がある。また、ＳＯＮＥＴリングネットワーク１０から信号を受け取るためには、いずれかのノード１１で抽出される信号 を受信する必要がある。そこで、ＤＳ３ネットワーク１３のＳＯＮＥＴリングネットワーク１０側の境界装置１７とノード１１をインターフェースを介して接続 する。

この場合、従来では、ＤＳ３ネットワーク１３の信号をＳＯＮＥＴリングネットワーク１０の信号にマッピングするインターフェー ス装置は設けられていたが、ＤＳ３ネットワーク１３に接続されるＡＴＭネットワーク１４のＡＴＭセルを直接ＳＯＮＥＴリングネットワーク１０の信号にマッ ピングする装置は存在しない。

本発明の実施形態のＡＴＭセルサービス装置１２は、ＳＯＮＥＴリングネットワーク１０のノードである ＡＤＭ装置１１内あるいは、その外部であって、ＤＳ３ネットワーク１３の境界装置１７とのインターフェース部分に設け、ＡＴＭセルがマッピングされた ＤＳ３ネットワーク１３の信号のＡＴＭセルをＳＯＮＥＴリングネットワーク１０の信号に載せ変えること、または、ＡＴＭセルがマッピングされたＳＯＮＥＴ リングネットワーク１０の信号のＡＴＭセルをＤＳ３ネットワーク１３の信号にマッピング可能とする装置である。

図２は、本発明の実施形態のＡＴＭセルサービス装置の概略構成を示した図である。図２において、北米非同期ＤＳ３ネットワークから入力したＤＳ３（４４．７３６Ｍｂｐｓ）信号は、北米非同期ＤＳ３／ＡＴＭ セルデマッピング部２０のＤＳ３インターフェース回路２１においてＤＳ３信号を終端し、ＡＴＭセル抽出回路２２においてＤＳ３信号からＡＴＭセルを抽出す る。ＡＴＭセル／北米新同期ＳＯＮＥＴ ＳＴＳマッピング部２３では、ＡＴＭセルをＳＯＮＥＴ ＳＴＳ信号にマッピングする。この時、ＤＳ３信号がＳＴＭ（Synchronous Transfer Mode ）信号ならば、ＤＳ３信号からＡＴＭセルを抽出するＡＴＭセル抽出回路２２をバイパスする。

逆に、北米新同期ＳＯＮＥＴネットワーク から入力したＳＴＳ信号は、北米新同期ＳＯＮＥＴ ＳＴＳ／ＡＴＭセルデマッピング部２４のＳＴＳデマッピング回路２５において、ＳＴＳ−１信号を終端し、ＡＴＭセル抽出回路２６においてＳＴＳ−１信号か らＡＴＭセルを抽出する。このとき、ＳＴＳ信号がＳＴＭ信号ならば、ＳＴＳ信号からＡＴＭセルを抽出するＡＴＭセル抽出回路２６をバイパスする。ＡＴＭセ ル／北米非同期ＤＳ３マッピング部２７では、ＡＴＭセルをＤＳ３信号にマッピングする。このとき、ＳＴＳ信号がＳＴＭ信号をマッピングしたものならば、そ のままＤＳ３にマッピングする。

また、後述するように、本発明の実施形態では、ＤＳ３信号におけるＡＴＭセルサービス装置を実現させ る上で、ＳＯＮＥＴ側でのアラーム検出時の出力ＡＩＳ信号の周波数の安定化を実施するために、ＳＴＭモード時は、ＡＴＭモード時にセルの多重に使用する ＶＣＸＯ（局部発振器）を自走させて使用することで、アラーム発生時においても、周波数変動はＶＣＸＯの偏差分のみの変動しか持たず、かつ、ＳＴＭモード 時に使用しない、ＡＴＭモード用ＶＣＸＯを用いることで、改めて発振器を用意すること無く、回路規模を縮小することが出来る。

図３は、本発明の実施形態に従ったＡＴＭセルサービス装置の全体構成を示すブロック図である。なお、図３において、×３ｃｈと記載されているブロックは、３チャネル分の同じ構成が設けられていることを示している。また、以下の実施形態では、図２の ＤＳ３ネットワークとＳＯＮＥＴネットワークとの接続にのみ限定されるものではなく、ＳＯＮＥＴネットワークとＳＯＮＥＴネットワークとの接続、ＤＳ３ ネットワークとＳＯＮＥＴネットワークとの接続、Ｅ３ネットワークとＳＯＮＥＴネットワークとの接続に適用できるものである。従って、ＳＯＮＥＴネット ワークを上流ネットワークとし、このＳＯＮＥＴネットワークに接続する、ＳＯＮＥＴネットワーク、ＤＳ３ネットワーク、あるいは、Ｅ３ネットワークを下流 ネットワークとする。

図３の左からラインインターフェースブロックに入力するＤＴＰｉｎは、下流ネットワークのポジティブ信号であり、ＤＴＮｉｎは、下流ネットワークのネガティブ信号であり、更に、ＣＬＫｉｎは、ポジティブ信号とネガティブ信号を送信する際に一緒に伝送されるクロック信号である。

これらの信号がラインインターフェースブロックに入力すると、まず、ループバック転送するためのブロックＬＢを通過する。ブロックＬＢは、障害が生じたと きなどに、信号をこの部分で折り返し伝送するものである。下流ネットワーク信号の折り返しと同様に、上流ネットワーク信号も、必要な場合には、ブロック ＬＢにおいて、折り返し伝送される。ブロックＬＢでループバックされない場合には、下流ネットワークからの信号は、ブロック３０に入力される。

ブロック３０では、ブロックＤＥＣにおいて、信号がデコードされ、ブロックＢＰＶ ＥＲＲ ＤＥＴにおいて、デコード信号にビットエラーがあるか否かが判断される。また、ブロックＬＯＳ ＤＥＴにおいては、信号の欠落があるか否かが判断され、ＡＩＳ ＤＥＴでは、信号にアラーム・インディケーション・シグナルが含まれているか、すなわち、デコードされた信号情報に誤りが含まれているか否かが判断され る。また、ブロックＳＹＮＣでは、ＤＳ３信号の同期が取れているか否かが判断される。同期が取れていない場合には、受信した信号は正常には受け取れていな いと判断する。更に、ＤＳ３信号の同期が取れており、信号が正常に受信されていると、ブロックＳ／ＬＯＨ ＤＲＯＰにおいて、セクションオーバヘッドとラインオーバヘッドが抽出される。

このように、ラインインターフェースブロックに入力されたＤＳ３信号は、上記各ブロックにおいて処理され、データとして、ＳＴＳ多重ブロックに入力される。また、このとき、データと一緒にクロック信号とＡＩＳ信号がＳＴＳ多重ブロックに入力される。

ＳＴＳ多重ブロックでは、入力されたデータの種類により処理を分ける。すなわち、入力されたＤＳ３信号がＳＴＳ−１信号をマッピングしたものである場合に は、ブロック３２に信号が入力される。ブロック３２では、メモリＭＥＭＳに信号を格納し、所定のクロックで出力することにより、デスタッフを行う。また、ブロックＰＴＲ ＧＥＮでは、ＳＯＮＥＴネットワークの信号フォーマットであるＳＴＳ−１フレームの位相ずれを調整するためのポインタを生成し、信号に埋め込んで出力する。

また、ＳＴＳ多重ブロックに入力された信号がＤＳ３信号にＳＴＭ信号をマッピングした信号である場合には、メモリＭＥＭＳにおいて、ビットレートを変換して出力する。
更に、ＳＴＳ多重ブロックに入力された信号がＤＳ３信号にＡＴＭセルをマッピングした信号である場合には、ブロックＰＬＣＰ ＳＹＮＣとブロックＣＲＳＹＮＣにおいて、ＡＴＭセルをＤＳ３にマッピングする際に予め決められたフォーマットであるＰＬＣＰ（Physical Layer Convergence Protocol）フレームの同期をとり、更に、ＡＴＭセルの同期をＣＲバイトを用いてとり、ＡＴＭセルをブロックＣＥＬＬ Ｂｕｆｆに入力する。ブロックＣＥＬＬ Ｂｕｆｆはバッファであり、入力されたＡＴＭセルをＳＴＳ−１信号のビットレートに合致するようなタイミングで出力する。

このように して、ＳＴＳ−１信号のビットレートに合致した信号が生成されると、ブロックＳＴＳ ＰＯＨ ＩＮＳにおいて、パスオーバヘッドがこれらの信号に挿入され、ブロックＪ１ ＩＮＳにおいて、パスオーバヘッドにフレームの先頭を示す識別子をＪ１バイトが挿入される。そして、ブロックＳ／ＬＯＨ ＧＥＮにおいて、セクションオーバヘッドとラインオーバヘッドが生成され、ブロックＳＴＳ−１ ＭＡＰにおいて、上記で生成された信号に付加されてＳＴＳ−１信号とされ、ブロックＳＴＳ−３ ＢＹＴＥ ＭＵＸにおいて、ＳＴＳ−１信号が３チャネル分多重されてＳＴＳ−３信号とされる。そして、ブロックＳＴＳ−３ ＳＰＧにおいて、ＳＴＳ−３信号と共に送信されるクロック信号が生成されて、上記で生成されたＳＴＳ−３信号と共に送出される。

ブロックＤｗｎ ＤＥＴは、ＳＯＮＥＴネットワークから入力される同期クロック信号がダウンしていないか否かを判断する機能である。また、ＳＯＮＥＴネットワークから入力される信号は、最初にＳＴＳ分離ブロックに入力される。図３で は、現用回線（ＷＯＲＫ）と予備回線（ＰＲＯＴＥＣＴＩＯＮ）の信号が入力されている。現用回線と予備回線は、それぞれデータを伝送する回線とクロック信 号を伝送する回線とからなっている。従って、ＳＴＳ分離ブロックにおいても、ＳＴＳ−３信号の同期が正しいか否かを判断するブロックＳＴＳ−３ ＳＹＮＣが現用と予備にそれぞれ設けられている。また、ＳＴＳ−３フレームのＢ１バイトを用いて、ＳＴＳ−３フレームに信号誤りがないか否かをチェックす るブロックＢ１ ＣＨＫもそれぞれ現用と予備に設けられている。ブロックＤｗｎ ＤＥＴは、上述したように、ＳＯＮＥＴネットワークから送信される同期クロックがダウンしていないか否かを判断する機能である。

ブロックＳＴＳ−３ ＰＧは、ＳＯＮＥＴネットワークのＳＴＳ−３信号に同期したパルスを生成するブロックである。また、ブロックＰ−ＳＷは、ＳＯＮＥＴネットワークから入力 された現用回線と予備回線の切り替えを行うプロテクションスイッチである。そして、入力されたＳＴＳ−３信号は、ブロックＳＴＳ−３ ＢＹＴＥ ＤＭＵＸにおいて、ＳＴＳ−１信号に分離される。分離されたＳＴＳ−１信号は、ブロックＳＴＳ ＰＯＨ ＤＥＴにおいて、パスオーバヘッドが検出され、ブロックＪ１ ＣＨＫにおいて、Ｊ１バイトのチェックが行われ、ブロックＳ／ＬＯＨ ＤＥＴにおいて、セクションオーバヘッドとラインオーバヘッドが検出される。

そして、ＳＴＳ−１信号から得られたデータが他のプロトコルをマッピングしていないデータである場合には、ブロック３５に入力され、メモリＭＥＭに格納さ れる。そして、メモリＭＥＭからＤＳ３信号のビットレートに合致した速度で読み出され、ラインインターフェースブロックに送出される。

ＳＴＳ−１信号から得られたデータがＳＴＭ信号をマッピングしたものである場合には、ブロック３６に入力される。ブロック３６においては、ＤＳ３信号のデ スタッフが行われ、わずかな同期信号からのずれが修正される。更に、デスタッフ後の信号は、ブロックＢＩＴ ＬＥＡＫに入力され、ＳＴＳ−１からヘッダが取り除かれたために出来た、信号のビットレートの揺らぎが修正されてラインインターフェースブロックに出力される。

また、ＳＴＳ−１信号から得られたデータがＡＴＭセルをマッピングしたものである場合には、ブロック３７に入力される。ブロッ ク３７においては、ブロックＣＲ ＳＹＮＣにおいて、ＡＴＭセルの同期が取れているか否かが確認され、次に、ブロックＰＬＣＰ ＭＡＰにおいて、ＡＴＭセルをＰＬＣＰフォーマットにマッピングし、ラインインターフェースブロックに送出する。

ＳＴＳ分離ブロックからは、上記のようにして得られたデータの他に、クロック信号やＡＩＳがラインインターフェースブロックのブロック３１に入力される。
ブロック３１では、局所発振器からの周期信号をブロックＰＬＬにおいて、周波数調整して、所望のクロック信号を得る。ブロックＶＣＸＯ ＤＯＷＮ ＤＥＴは、局所発振器がダウンしているか否かを検出する機能である。

ＳＴＳ分離ブロックからラインインターフェースブロックへ入力されたデータは、メモリＭＥＭ Ｒに格納され、ブロックＰＬＬで生成されたクロック信号に基づいて読み出され、ＤＳ３信号のビットレートと合致したビットレートの信号とされる。更に、ブ ロックＳ／ＬＯＨ ＩＮＳにおいて、セクションオーバヘッドとラインオーバヘッドが挿入され、ブロックＳＹＮＣにおいて、生成されたＤＳ３信号の同期が確認され、ブロック ＣＯＤでコーディングされて、出力される。

このようにして、コーディングされたＤＳ３信号は、ブロックＬＢを通して下流ネットワークに送出される。図４〜図９は、本発明の実施形態のＡＴＭセルサービス装置の下流ネットワークからＳＯＮＥＴネットワークへの信号を処理する上り側インターフェース装置の詳細な構成図である。

なお、以下では、１チャネル分について説明するが、実装形態としては、１チップに３チャネル分が実装される。図４は、 １チャネル分のインターフェース装置の下流ネットワーク側の半分の構成を示しており、同図の左から、デジタル信号に変換された下流側信号が入力されること を前提にしている。まず、下流ネットワーク側からポジティブデータＤＡＴＡ（ｐ）と、ネガティブデータＤＡＴＡ（ｎ）、及びクロックＣＬＫが入力される。 セレクタ４０は、この通常入力データとループバック時に同図のＴ−ＬＢから入力されるデータとの何れかを選択し、出力する。入力されたデータは、分岐４１ −１、４１−２において、いずれかに分岐される。下流データにＥ３フォーマットでＡＴＭセルがマッピングされている場合には、図４の 下側に出力し、その他の場合は、図の左側に出力する。この切り替えは、ユーザが本実施形態のＡＴＭセルサービス装置を使用する場合に、当該装置に入力され る下流信号は、ＡＴＭセルをＥ３フォーマットで搭載しているか否かを予め知得しておき、それに合わせて、分岐４１−１、４１−２からどの方向に信号を送出 するかを決定して、設定する。分岐４１−１、４１−２は、通常、２つのフリップフロップとイネーブル信号からなっており、イネーブル信号を一方のフリップフロップに入力し、他方にイネーブル信号の論理反転したものを入力することにより、一方にのみ信号を送出するようにする。以下の図及び説明において、分岐 部分が四角で示されている場合は、分岐４１−１、４１−２と同様の構成を意味するとする。

分岐４１−１、４１−２から図４の 左側に信号が出力された場合には、信号は、ＬＯＳ（Loss Of Signal）決定部４２に入力される。ここにおいて、信号の欠損があるか否かが判断される。さらに、該信号は、デコーダ４３に入力されて、デコードさ れ、デコードの結果のビット誤り検出部ＢＰＶでビット誤りが検出される。その検出結果は、不図示の管理装置に送信される。

デコードされた信号は、分岐４４において、下流信号がＳＴＳ−１信号であるときには、図の左側に送出され、ＳＴＭをダイレクトマッピングしたもの、あるいは、ＡＴＭをマッピングしたものである場合には、図の下側に送出される。

ＳＴＳ−１信号である場合には、次に、シリアル／パラレル変換部Ｓ／Ｐによってパラレル信号に変換され、ＳＴＳ−１信号の同期検出部ＳＴＳ−１ ＳＹＮＣに入力される。同期検出部ＳＴＳ−１ ＳＹＮＣで検出した結果は、フレームはずれ決定部ＯＯＦ ＤＥＴに入力されて、フレームはずれが生じていないか否かが判断される。

次に、該信号は、デスクランブル部ＤＳＣＲに入力されて、デスクランブルされて出力される。そして、Ｂ２バイトチェック部Ｂ２ ＣＨＫにおいて、Ｂ２バイトがチェックされ、Ｓ１バイトチェック部Ｓ１ ＬＯＳＭＥＳにおいて、Ｓ１バイトのメッセージチェックが行われ、Ｚ２バイトチェック部Ｚ２ ＦＥＢＥＬ において、ラインオーバヘッドのＦＥＢＥ（Far End Block Error）がチェックされてエラーが生じていないか判断される。更に、セクション／ラインオーバヘッド抽出部Ｓ／ＬＯＨ ＤＲＯＰにおいて、セクションオーバヘッドとラインオーバヘッドが信号から抽出される。これらのオーバヘッドのデータは、管理装置に送られると共に、対向 局警報検出部ＲＤＩ Ｌ ＤＥＴにおいて、ラインオーバヘッドの対向局警報情報が検出され、ＡＩＳ検出部ＡＩＳ ＬＤＥＴにおいて、ラインオーバヘッドのＡＩＳが検出される。

更に、次の段では、ポインタ検出部ＰＴＲ ＤＥＴにおいて、ポインタが検出され、ロス・オブ・ポインタ検出部ＬＯＰ ＤＥＴにおいて、Loss Of Pointer の状態が検出される。また、ＡＩＳ Ｐ検出部ＡＩＳ Ｐ ＤＥＴでは、パスオーバヘッドのＡＩＳが検出される。更に、Ｈ１、Ｈ２検出部では、Ｈ１、Ｈ２バイトが全て“１”に設定されているか否かを判断する。この Ｈ１、Ｈ２バイトが全て“１”に設定されている場合には、現在処理中のＳＴＳ−１信号がエラー信号であると判断する。

次に、分岐４４ において、図の下側に信号が送出された場合には、この信号は、セレクタ４５と４６に入力される。セレクタ４５は、後述のテストパターン生成部からのテスト パターン信号を入力するか、あるいは、下流ネットワークからの通常信号を入力するかを選択する。セレクタ４６は、テストパターン信号の送信が行われている 場合に、そのテストパターン信号をテストパターン検出部ＴＥＳＴ Ｐａｔｔｅｒｎ ＤＥＴに入力するか否かを選択するセレクタである。

セレクタ４５において、下流ネットワークからの通常信号を選択した場合には、ＤＳ３同期部ＤＳ３ ＳＹＮＣにこの信号が入力される。ＤＳ３同期部ＤＳ３ＳＹＮＣ４５−１では、ＳＴＳ−１の場合と同様に、ＤＳ３信号の同期状態が検出され、フレームはずれ 検出部ＯＯＦ ＤＥＴ４５−２において、ＤＳ３信号のフレームはずれ（ＯＯＦ：Out Of Frame）が起こっているか否かが判断される。また、フレームエラー検出部Ｆ．Ｍ．Ｅｒｒでは、フレーム自身のビット列にエラーが生じていないか否かを 判断する。その結果は、管理装置に送信される。

ＤＳ３同期部において同期検出された信号は、次に、パリティチェック部Ｐａｒｉｔｙ ＣＨＫにおいて、パリティチェックを受け、次に、信号障害を示すＡＩＳ／ＢＬＵＥ信号検出部ＡＩＳ／ＢＬＵＥ ＤＥＴ４５−３において、信号障害の発生状況が検出される。ＡＩＳ信号を使用するか、ＢＬＵＥ信号を使用するかは、ユーザが選択して、設定する。ＢＬＵＥ 信号は、用途はＡＩＳ信号と同様であって、ＤＳ３に設けられた固 有の信号であり、ＢＥＬＬＣＯＲＥ規格 ＧＲ４９９−ＣＯＲＥ１０．５．１．１に準拠したものである。更に、アイドル信号検出部ＩＤＬＥ ＳＩＧＮＡＬ ＤＥＴ４５−４では、現在処理している信号がアイドル信号であるか否かを判断する。ＲＡＩ検出部ＲＡＩ ＤＥＴでは、ＤＳ３信号のＲＡＩバイトを見て、ＳＴＳ−１のＲＤＩと同様の対局警報を検出する。

Ｃビットパリティ検出部Ｃ−ｂｉｔ Ｐａｒｉｔｙでは、ＤＳ３信号が、ＤＳ１信号が直接マッピングされたＣビットフォーマット信号であるか否かによって、Ｃビットフォーマットのパリティを検 出する。本実施形態のＡＴＭセルサービス装置に入力されるＤＳ３信号がＣビットフォーマットを使用しているか否かの情報は、ユーザが取得し、不図示の管理 装置から、Ｃビットパリティ検出部Ｃ−ｂｉｔ Ｐａｒｉｔｙを動作させるか否かを設定する。Ｃビットパリティ検出部Ｃ−ｂｉｔ Ｐａｒｉｔｙが動作している場合には、Ｃビットフォーマットを使用して、対局警報情報ＦＥＡＣ、ブロックエラーＦＥＢＥ、Ｃビットフォーマットのパリ ティ、信号がどこから送出されたか等のメッセージであるＩＳＩＤメッセージを検出する。ＦＥＡＣは、対局において警報が生じた場合に、信号をループバック する機能を備えており、ループバックするか否かは、不図示のループバックコントローラＬＢ ｃｏｎｔに送信される。

そして、当該信号は、分岐４９に入力される。分岐４９では、ユーザが、ＤＳ３信号がＳＴＭ信号がマッピングされたものか、ＡＴＭセルがマッピングされたものかによって、ＦＦ（フリップフロップ）のいずれかを設定してＦＦから出力されるようにする。

分岐４１−１、４１−２で、図の下方に信号が出力された場合は、Ｅ３フォーマットによってＡＴＭセルがマッピングされていることを示す。この場合、信号 は、デコーダ４８によってデコードされ、ビット誤り検出部ＢＰＶによってビット誤りが生じているか否かが判断され、結果は、不図示の管理装置に送られる。 次に、信号は、ＡＩＳ検出部ＡＩＳ ＤＥＴによって検出され、障害が生じていないか否かの判断が行われる。

次に、Ｅ３同期部Ｅ３ ＳＹＮＣにおいて、Ｅ３フォーマットの同期状態が検出されフレームはずれ検出部ＯＯＦ ＤＥＴにおいて、フレームはずれが生じているか否かが判断される。更に、ＲＤＩ検出部ＲＤＩ ＤＥＴにおいて、対局警報が検出され、ＦＥＢＥ検出部で、ブロックエラーが検出され、ＢＩＰ−８エラー検出部ＢＩＰ−８ ＥＲＲ ＤＥＴにおいて、ビットエラーが生じていないか否かが判断される。そして、次に、Ｅ３フォーマットのタイミングマーカーを検出し、更に、ペイロードタイプ をペイロードタイプ検出部Ｐａｙｌｏａｄ Ｔｙｐｅ ＤＥＴで検出し、ＮＲ／ＧＣ検出部ＮＲ／ＧＣ ＤＥＴにおいて、Ｅ３フォーマットの保守情報であるＮＲバイトとＧＣバイトを検出する。

セレクタ４６は、後述するテストパターン生成部から送出されたテストパターンがＤＳ３フォーマットのものか、Ｅ３フォーマットのものかによって、デコーダ ４３から入力された信号か、ＤＳ３ ＳＹＮＣ４８を介して入力された信号を選択し、テストパターン検出部ＴＥＳＴ Ｐａｔｔｅｒｎ ＤＥＴに入力するものである。セレクタ４７は、下流ネットワーク側から入力されたテスト信号か、上流ネットワーク側から入力されたテスト信号のいずれをテ ストパターン検出部ＴＥＳＴ Ｐａｔｔｅｒｎ ＤＥＴに入力するかを選択するものである。テストパターン検出部ＴＥＳＴ Ｐａｔｔｅｒｎ ＤＥＴには、１チップ上に実装される３チャネル分のテスト信号の内、いずれかが入力される。

図５は、クロック選択回路の構成図である。図４のインターフェース装置は、１チップ上に３チャネル分実装されるが、そのインターフェース装置外のチップ上に図５の回路は設けられる。図５の回路は、図４の下流ネットワークからのクロック信号を３チャネル分入力し、インターフェース装置のドライブクロックセレクタＤＲＶ ＣＬＫ ＳＥＬでいずれかのクロックを選択し、ドライブクロックとして出力する。すなわち、１チップに搭載されている３チャネル分のインターフェース装置は、３ チャネルのクロック信号の内、最も精度の良いものを共通に用いて動作することになる。

図６は、図４のインターフェース装置のＳＯＮＥＴネットワーク側の半分の構成を示す図である。図４の 回路から入力されたＳＴＳ−１信号は、ポインタ変更メモリＰｏｉｎｔｅｒ Ｃｈａｎｇｅ ＭＥＭに入力される。ポインタ変更メモリＰｏｉｎｔｅｒＣｈａｎｇｅ ＭＥＭでは、下流ネットワークからのクロックと、インターフェース装置が生成するクロックとのずれを修正するために、スタッフ／デスタッフしてＳＴＳ−１ 信号を出力する。次に、スタッフ／デスタッフすることによって、ＳＴＳ−１信号の先頭位置がずれるので、ポインタ生成部ＰｏｉｎｔｅｒＧＥＮにおいて、ポ インタの値をインクリメントしたり、デクリメントして、ＳＴＳ−１信号に挿入する。そして、このように処理されたＳＴＳ−１信号は、セレクタ５０から出力される。

また、ＤＳ３にＳＴＭ信号がダイレクトマップされている信号が図４の 回路から入力された場合には、ＤＳ３メモリＤＳ３ ＭＥＭにおいて、信号のビットレートを変換し、ＡＩＳ挿入部ＤＳ３ ＡＩＳ ＩＮＳ及びアイドル信号挿入部ＤＳ３ ＩＤＬＥ ＩＮＳにおいて、必要がある場合には、ＡＩＳ信号あるいは、アイドル信号が挿入される。そして、ダイレクトマッピング部ＤＳ３ Ｄｉｒｅｃｔ Ｍａｐｐｉｎｇ及び、スタッフ制御部Ｓｔｕｆｆ Ｃｏｎｔｒｏｌにおいて、スタッフ制御をしながら、ＤＳ３信号をＳＴＳ−１信号にダイレクトマッピングする。そして、セレクタ５１を通過し、パスオーバ ヘッド挿入部ＳＴＳＰＯＨ ＩＮＳにおい て、オーバヘッドの各バイト（Ｊ１、Ｆ１、Ｚ３、Ｚ４、Ｚ５、Ｃ２、Ｇ１、Ｂ３が生成された後、パスオーバヘッドとしてセレクタ５１からの信号に挿入され る。Ｃ２バイトは、ＳＴＳ−１フレームのペイロードにどのような種類の信号が含まれているかを示すバイトで、ブロックＣ２ ＧＥＮを介して、マン・マシン・インターフェースＭＭＩからユーザが設定可能となっている。このようにして、構成されたＳＴＳ−１信号は、セレクタ５０を 介して出力される。

図４か ら、ＤＳ３信号にＡＴＭセルがマッピングされた信号ＤＳ３ ＡＴＭＤａｔａが入力された場合には、分岐５２において、ＡＴＭセルがダイレクトマッピングか、ＰＬＣＰフォーマットでマッピングされているかによって処 理が分かれる。ダイレクトマッピングされている場合には、セレクタ５３、５４を介して出力される。

ＡＴＭセルがＰＬＣＰフォーマット でマッピングされている場合には、ＰＬＣＰ同期部ＤＳ３ ＰＬＣＰ ＳＹＮＣ５２−１において、同期が検出され、フレームはずれ検出部５２−２で、フレーム同期はずれ（ＯＵＴ ＯＦ ＦＲＡＭＥ）が起きているか否かが判断される。そして、次に、ＰＬＣＰパスオーバヘッド検出部ＤＳ３ ＰＬＣＰ ＰＯＨ ＤＥＴにおいて、ＰＬＣＰパスオーバヘッドの各バイトＣ１、Ｂ１、Ｇ１、を検出し、デスタッフ部ＤＳ３ ＰＬＣＰ Ｄｅｓｔｕｆｆにおいて、デスタッフされて、セレクタ５３、５４を介して、次段の回路に送出される。ここで、図４に 示されているＬＯＳ ＤＥＴ４２で信号の欠損（ＬＯＳ）があると判断される場合、ＯＯＦ ＤＥＴ４５−２でＤＳ３信号のフレームはずれが起こった場合、ＡＩＳ／ＢＬＵＥ ＤＥＴ４５−３で信号障害が検出された場合、ＩＤＬＥ ＳＩＧＮＡＬ ＤＥＴ４５−４で現在処理している信号がアイドル信号であると判断された場合又は、図６に示されるフレームはずれ検出部ＯＯＦ ５２−２でフレーム同期はずれが起きていると判断した場合は、図７、図８の テーブルに基づいてハードウェアにより、ＩＤＬＥ ＣＥＬＬ／Ｕｎａｓｓｉｇｎｅｄ ＣＥＬＬ ＩＮＳ５４−２からＩＤＬＥ ＣＥＬＬ又はＵｎａｓｓｉｇｎｅｄ ＣＥＬＬをセレクタ５５を通してＤＳ３フレームにマッピングする。それと、同時に、いずれの場合にも、各ＤＥＴ（４２、４５−２、４５−３、４５−４）や ＯＯＦ（５２−２）の後段の回路からＣＥＬＬ ｂｕｆｆｅｒ５４−３までの回路動作を停止状態にする。具体的には、ＤＥＴ（４２、４５−２、４５−３、４５−４）やＯＯＦ（５２−２）の後段回路の出力 を“Ｌ”に強制設定することで実現できる。ここで、図７、図８のテーブルは、ＤＳ３信号にＡＴＭセルがマッピングされている場合にＡＩＳやＢＬＵＥ信号が検出された場合に分けて、どのような処理をすべきかを規定するテーブルである。

また、Ｅ３フォーマットで、ＡＴＭセルがマッピングされていた場合には、図４の 出力からそのままセレクタ５４を介して、次段の回路に出力される。セレクタ５４から出力された信号は、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）検査部ＨＥＣ ＣＲＣ ＣＡＬにおいて、ＨＥＣが異常を示しているか否かが算出され、ＨＥＣ同期部ＨＥＣ ＳＹＮＣ及びＨＥＣ同期状態監視部ＬＣＤ／ＯＣＤ／ＷＯＲＫ ｓｔａｔｅにおいて、ＨＥＣの同期状態がどのようになっているかを調べる。そして、次に、ブロックＣｏｒｒｅｃｔ／Ｄｅｆｅｃｔ ｓｔａｔｅに信号が入力される。このブロックでは、ユーザの指定により、ＨＥＣの同期状態が崩れている場合、その障害を修正する機能である。ユーザが障害 を修正すると指定した場合には、このブロックからは、ＨＥＣの同期状態が修正されたＡＴＭセルが出力され、ユーザが障害を修正しないとした場合には、 ＡＴＭセルはそのまま出力される。

次に、ＡＴＭセルは、デスクランブルされ、不要セル廃棄部ＩＤＬＥ Ｃｅｌｌ／ｕｎａｓｓｉｇｎｅｄ Ｃｅｌｌ Ｄｉｓｃａｒｄに入力される。ここでは、ＡＴＭセルが前述の処理により、アイドルセルであったり、ユーザデータを有していない空データである場合には、こ れらのＡＴＭセルを廃棄する。そして、ＡＴＭセルが廃棄されなかった場合には、ＡＴＭセルは、セルバッファに一旦格納された後、出力され、セレクタ５５を 通って、スクランブルされた後、セレクタ５１にを通って、前述したＳＴＳ−１信号の処理を受ける。

ＡＴＭセルがアイドルセルであったり、ｕｎａｓｓｉｇｎｅｄセルであると判断された場合には、アイドルセル／アンアサインドセル挿入部ＩＤＬＥ Ｃｅｌｌ／ｕｎａｓｓｉｇｎｅｄ Ｃｅｌｌ ＩＮＳからアイドルセルやアンアサインドセルが出力され、廃棄されたセルの代わりにセレクタ５５から送出される。このようにすることによって、アイドルセ ルやアンアサインドセルの場合には、受信したＡＴＭセルを処理した結果のアイドルセルやアンアサインドセルを出力しないので、ＡＴＭセルの処理途中で生じ るクロックの揺らぎに影響を受けていないアイドルセルやアンアサインドセルを送出することができる。また、アイドルセルやアンアサインドセルは、ＤＳ３信 号にＡＴＭセルがマッピングされている場合に行う上記各処理の途中で、ＡＴＭセルに障害が生じていると判断された場合にも、アイドルセル／アンアサインド セル挿入部からアイドルセルあるいはアンアサインドセルが出力される。これにより、やはり、上記処理を受けるＡＴＭセルが有するクロックの揺らぎによる影 響を受けていないアイドルセルやアンアサインドセルが出力されることになる。従って、このアイドルセルやアンアサインドセルは、ネットワークをデータが伝 送されることによって生じたクロックの揺らぎによる影響を受けていない、安定したクロックで送信される。

ＯＡＭセル挿入部ＯＡＭ Ｃｅｌｌ ＩＮＳと、ＯＡＭセルへのＨＥＣ挿入部ＨＥＣ ＩＮＳは、ネットワークのメンテナンスをユーザが行う場合に、ユーザの指示によって、ＯＡＭセルを出力するものである。ＯＡＭセルをメンテナンスのために 送信する場合には、通常運転時に伝送されるユーザデータを有するＡＴＭセルは伝送されないので、ＯＡＭセルがセレクタ５５から出力される。なお、後述する ＢＰ（Back Pressure）ジェネレータからのＢＰセルをＯＡＭセルの代わりに挿入して送るためにも使用される。

以上のようにして、セレクタ５０から出力されるＳＴＳ−１信号は、図９の回路に送信される。図９は、ＳＴＳ−３信号の送出部の構成を示す回路図である。
まず、ＳＴＳ−３多重部ＳＴＳ−３ ＭＵＸでは、図４〜図６で 説明した１チャネル分のＳＴＳ−１信号を３チャネル分入力し、これらを多重してＳＴＳ−３信号を生成する。そして、この多重されたＳＴＳ−３信号にセク ションオーバヘッドとラインオーバヘッドを挿入し、スクランブルをかけて、インターフェース部ＩＮＦから送出する。インターフェース部からは、データであ るＢＲＤＴ１−８（８ビットパラレルデータ）と、フレームパルスＢＲＦＰＯとが一組となって出力される。図４〜図９で 説明しているインターフェース装置には、ＡＴＭセルサービス装置の他のモジュールから入力される、現用系と予備系のフレームパルスＳＹＳＦＰＷ、 ＳＹＳＦＰＰと、クロックパルスＳＹＳＣＫＷ、ＳＹＳＣＫＰが入力される。フレームパルス／クロックダウン検出部ＦＰ／ＣＬＫ ＤＯＷＮＤＥＴ５６、５７では、これらの信号がダウンしているか否かを検出する。セレクタ５８は、上記のクロックの内、何れかを選択し、図４〜図９で説明したインターフェース装置及び、後述する上流ネットワークから下流ネットワークへのインターフェース装置に動作基準となるクロックを与える。タイミング調整部は、クロックをインターフェース装置のメモリなどに分配する際（図９で は、セレクタ５８からのクロックがインターフェース装置のメモリなどに分配される構成の図示は省略してある）に生じるクロックの伝搬時間によって生じるタイミングずれを調整するものである。そして、このクロックは、本実施形態のインターフェース装置が収納されるＡＴＭセルサービス装置のメインのクロック ＢＲＣＫと共に、ＳＴＳパルス生成部ＳＴＳ ＰＧに入力され、メインクロックに基づいて、システムクロックＳＹＳＣＫＷ（Ｐ）の位相を調整し、インターフェースＩＮＦに入力して、データ及びフレーム パルスを出力するための動作クロックとしている。なお、ブロックＣＬＫ ＤＷＮは、メインクロックがダウンしているか否かを判断する検出部である。

図１０〜図１４は、本発明の実施形態のＡＴＭセルサービス装置の上流ネットワークから下流ネットワークへの信号を処理する下り側インターフェース装置の詳細な構成図である。

なお、図１０〜図１４には、１チャネル分の回路構成のみを示すが、実際には、３チャネル分の回路が１チップの実装される。図１０は、ＳＴＳ−３信号の入力部分の回路構成を示した図である。

図１０に示されるように、入力は、現用のＳＴＳ−３データＳＴＳＤＴＩＷ１−８とクロックＳＴＳ１ＣＫＷ、及び、予備のＳＴＳ−３データＳＴＳＤＴＩＰ１とクロックＳＴＳ１ＣＫＰが存在する。データは、いずれも８ビットパラレルデータであることとしている。

２つのブロックＣＬＫ ＤＷＮは、現用系及び予備系のクロックがダウンしているか否かを判断する機能ブロックである。上記信号は、それぞれ、現用系と予備系にそれぞれ設けられた ＳＴＳ−３同期部ＳＴＳ−３ ＳＹＮＣに入力し、フレームずれ（ＯＯＦ）が起きているか否かが判断される。次に、信号は、Ｂ１バイト算出部Ｂ１ Ｃａｌと、デスクランブル部ＤＳＣＲにぞれぞれ入力される。デスクランブルされた信号は、ＳＴＳ−３信号のセクション／ラインオーバヘッド検出部 Ｓ／ＬＯＨ ＤＥＴに入力され、Ｂ１バイト算出部Ｂ１ Ｃａｌの算出結果と照らし合わせて、ビット誤りが生じていないか否かが判断される。さらに、デスクランブルされた信号は、現用系と予備系共に、プロテクションスイッチＰ−ＳＷに入力され、現用系か予備系のいずれかが選択される。

プロテクションスイッチＰ−ＳＷから出力された信号は、 ＳＴＳセクション／ラインオーバヘッド検出部ＳＴＳ Ｓ／ＬＯＨ ＤＥＴにおいて、Ｈ１、Ｈ２バイトのみが抽出され、ＳＴＳ−３フレームの同期位置が検出される。また、プロテクションスイッチＰ−ＳＷから送出された ＳＴＳ−３信号は、ＳＴＳ−３分離部ＳＴＳ−３ ＤＭＵＸによって、ＳＴＳ−１信号に分離され、それぞれのチャネルの回路に送信される。

ここで、ブロックＳＴＳ ＰＧは、図９で説明したものを再掲したものである。図１１は、図１０の後段の回路を示す構成図である。
ＳＴＳ−３分離部でＳＴＳ−１の信号に変換された後は、パスＡＩＳ検出部ＡＩＳ−Ｐにおいて、パスオーバヘッドのＡＩＳの示す障害状態が検出される。また、ポインタ検出部Ｐｏｉｎｔｅｒ ＤＥＴでは、図１０で 検出されたＨ１、Ｈ２バイトを元に、ポインタを検出し、ポインタデスタッフ部Ｐｏｉｎｔｅｒ Ｄｅ−ｓｔｕｆｆにおいて、ポインタのデスタッフが行われる。そして、分岐６０において、受信したＳＴＳ信号がＳＴＳ−１信号そのものか、ＳＴＭあるいは ＡＴＭ信号をマッピングしたものかによって、分岐させる。

信号がＳＴＳ−１信号そのものである場合には、ポインタ変更メモリＰｏｉｎｔｅｒ Ｃｈａｎｇｅ ＭＥＭにおいて、スタッフが行われる。信号がＳＴＭあるいはＡＴＭ信号をマッピングしたものである場合には、Ｂ３算出部Ｂ３ Ｃａｌに入力されると共に、ＳＴＳ−１のパスオーバヘッド検出部ＳＴＳ ＰＯＨ ＤＥＴに入力され、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｊ１バイト、及び、その他のバイトの検出が行われる。

次に、分岐６１におい て、ＳＴＳ信号が、ＳＴＭ信号をマッピングしたものか、ＡＴＭセルをマッピングしたものかによって分岐させる。ＤＳ３信号が、ＳＴＭ信号をマッピングした ものである場合には、デスタッフ制御検出部Ｄｅ−Ｓｔｕｆｆ Ｃｏｎｔｒｏｌ ＤＥＴ及びＤＳ３ダイレクトマッピング／デスタッフ部ＤＳ３ Ｄｉｒｅｃｔ Ｍａｐｐｉｎｇ Ｄｅｓｔｕｆｆに入力され、ＳＴＭ信号をＤＳ３信号にデスタッフを行いながら、マッピングし、ビットリーク部Ｂｉｔ Ｌｅａｋにおいて、ビットレートの揺らぎが取られる。

ここで、ビットリーク部Ｂｉｔ Ｌｅａｋには、局部発振器ＶＣＸＯからのクロックが直接入力されるが、デスタッフ制御検出部Ｄｅ−Ｓｔｕｆｆ Ｃｏｎｔｒｏｌ ＤＥＴ及びＤＳ３ダイレクトマッピング／デスタッフ部ＤＳ３ Ｄｉｒｅｃｔ Ｍａｐｐｉｎｇ Ｄｅｓｔｕｆｆには、局部発振器ＶＣＸＯからのクロックを１／３に分周したクロックが入力される。また、局部発振器ＶＣＸＯからのクロックを１／４に分周 した信号は、パルスコンパレータＰＣに入力され、同じく、パルスコンパレータＰＣに入力される基準クロックＲＥＦ ＣＫ（これは、図９のＢＲＣＫそのものである）との位相差が検出される。この位相差は、局部発振器ＶＣＸＯにフィードバックされ、基準クロックＲＥＦ ＣＫと常に同じ位相のクロックとなるように調整される。

信号がＡＴＭセルをマッピングしたものである場合には、分岐６１において、図１１の 下方に送出される。ＡＴＭセルをマッピングしたものである場合には、次に、ＨＥＣ算出部ＨＥＣ ＣＲＣ ＣＡＬに入力される。ここでは、ＣＲＣの算出方法として、ＯＣＴＥＴ法とＮＩＢＢＬＥ法とがあるが、どちらを採用するかはユーザが設定する。次に、セル同 期部ＣＥＬＬ ＳＹＮＣにおいて、ＡＴＭセルの同期状態が検出される。そして、次の段（Ｃｏｒｒｅｃｔ／Ｄｅｆｅｃｔｓｔａｔｅ）で、ユーザの設定により、ＡＴＭセルの 同期状態をそのままにしておくか、同期状態の復旧を行う。そして、次に、ＡＴＭセルは、デスクランブルされ、アイドルセル／アンアサインドセル廃棄部 ＩＤＬＥ Ｃｅｌｌ／Ｕｎａｓｓｉｇｎｅｄ Ｄｉｓｃａｒｄにおいて、ＡＴＭセルがアイドルセルあるいは、ユーザデータを持っていない空セルである場合には、そのＡＴＭセルは破棄される。

ＡＴＭセルが破棄されなかった場合には、セルバッファに格納される。このとき、ビットレートを遅い速度に調整するが、ＳＯＮＥＴ側のビットレートが速いの で、セルバッファからＡＴＭセルを送出するのが間に合わず、バッファが一杯になってしまうことが起こる。このように、バッファが一杯になってしまった場合 には、ＢＰ生成部ＢＰ ＧＥＮにおいて、Back Pressureセルを生成し、図６のＯＡＭセル挿入部から送出し、送り手側に一時的に信号の送信をストップさせる。

セルバッファから送出されたＡＴＭセルは、セレクタ６２を介してスクランブラに送られ、スクランブルされる。もし、ＡＴＭセルがアイドルセルやアンアサイ ンドセルである場合には、アイドルセル／アンアサインドセル挿入部ＩＤＬＥＣｅｌｌ／Ｕｎａｓｓｉｇｎｅｄ Ｃｅｌｌ ＩＮＳからアイドルセルあるいはアンアサインドセルが挿入される。これによって、伝送路をデータと一緒に送信されてくるクロックの揺らぎに依存しないアイ ドルセルあるいはアンアサインドセルを送出することが出来る。このようにして、挿入されたアイドルセルやアンアサインドセルは、セレクタ６２から出力さ れ、スクランブラにおいてスクランブルされる。

分岐６３においては、ＡＴＭセルのマッピングフォーマットがＥ３フォーマットあるいは ダイレクトマップであるか、ＰＬＣＰであるかによって分岐する。ＡＴＭセルのマッピングがＥ３フォーマットである場合には、そのまま、次段の回路に送信される。ＡＴＭセルのマッピングがダイレクトマッピングである場合には、セレクタ６４に入力される。

ＡＴＭセルのマッピングフォーマットがＰＬＣＰである場合には、ＰＯＨ／ＰＯＩバイト挿入部ＤＳ３ ＰＬＣＰ ＰＯＨ／ＰＯＩ ＩＮＳにＡＴＭセルが入力され、Ｂ１、Ｇ１、Ｃ１バイトと共に、ＡＴＭセルに挿入される。更に、このＡＴＭセルには、フレーミング挿入部ＤＳ３ ＰＬＣＰ Ｆｒａｍｉｎｇ ＩＮＳにおいて、ＰＬＣＰフレームの先頭バイトであるＡ１、Ａ２バイトが挿入される。そして、このように処理されたＡＴＭセルは、マッピング部ＤＳ３ ＰＬＣＰ Ｍａｐｐｉｎｇにおいて、ＰＬＣＰフォーマットにマッピングされ、セレクタ６４に入力される。

セレクタ６４は、ダイレクトマップのＡＴＭセルかＰＬＣＰフォーマットのＡＴＭセルのいずれかを出力する。そして、セレクタ６４から出力されたＡＴＭセルは、次段の回路に送出される。

図１２は、図１１のＳＯＮＥＴネットワークと反対側の下流側の後段の回路構成図である。図１１の回路から入力されたＳＴＳ−１信号は、ポインタ生成部ＰＴＲ ＧＥＮに入力され、ポインタの付加と、パスＡＩＳバイトの付加（パスＡＩＳ生成部ＰＡＩＳ ＧＥＮで生成される）が行われる。次に、ＳＴＳ−１信号は、セクション／ラインオーバヘッド挿入部Ｓ／ＬＯＨ ＩＮＳに入力され、ＳＴＳ−１フレーム生成部ＳＴＳ−１ ＦＲＡＭＥ ＧＥＮで生成されたＳＴＳ−１フレームに載せられると共に、セクションオーバヘッド及びラインオーバヘッドに挿入されるべきＢ１、Ｂ２バイト、ＡＩＳ Ｌバイト、Ｓ１バイト、Ｈ１、Ｈ１バイトが挿入される。そして、スクランブラ６５においてスクランブルされ、セレクタ６６で選択されて、エンコーダ６７で符号化される。そして、符号化された信号は、セレクタ６８で選択されて出力部に送られる。

ＳＴＭ信号をマッピングするＤＳ３信号の場合は、後述する局部発振器からのクロックを入力するメモリＭＥＭに入力され、ビットレートが変換された後出力される。局部発振器の位相は、パルスコンパレータＰＣ６９によって、図１１の ＶＣＸＯの位相と整合性が取られる。メモリＭＥＭから出力された信号は、ＤＳ３同期部ＤＳ３ ＳＹＮＣにおいて、同期が検出され、フレームはずれや、パリティ、ＡＩＳ／ＢＬＵＥ信号の検出、アイドル信号の検出、対向局警報の検出、Ｃ−ｂｉｔの検出 等が行われる。また、メモリＭＥＭから出力される信号は、セレクタ７０に入力され、選択された後、ＢＬＵＥ／ＡＩＳ生成部ＢＬＵＥ／ＡＩＳ ＧＥＮ及びアイドル信号生成部ＩＤＬＥ ＳＩＧＮＡＬ ＧＥＮにおいて、必要に応じて、ＢＬＵＥ／ＡＩＳ信号やアイドル信号が挿入される。そして、セレクタ７１において選択された後、セレクタ６６を介して、エ ンコーダ６７に入力される。エンコーダ６７から出力された信号は、セレクタ６８を介して出力部に出力される。

ＡＴＭ信号をマッピング するＤＳ３信号の場合には、ＤＳ３フレーム生成部ＤＳ３ ＦＲＡＭＥ ＧＥＮにおいて、ＤＳ３フレームに構成される。このとき、パリティビットや、ＲＡＩバイト、Ｃ−ｂｉｔなどが挿入される。そして、ＤＳ３フレームに構成さ れた信号は、セレクタ７０に入力され、選択された後、ＳＴＭをマッピングするＤＳ３信号と同様に出力部まで送られる。

Ｅ３フォーマッ トのＡＴＭセルは、Ｅ３フレーム生成器において、Ｅ３フレームに構成され、ＡＩＳ生成器ＡＩＳ ＧＥＮにおいて、ＡＩＳバイトが挿入され、セレクタ７２に入力される。セレクタ７２において、選択された後、エンコーダ７３において、符号化され、セレク タ６８を介して出力部に出力される。

テストパターン生成部ＴＥＳＴ Ｐａｔｔｅｒｎ ＧＥＮでは、テスト信号を生成し、１チップ上に載っている３チャネルに送信する。このテスト信号は、セレクタ７１、７２に送られ、いずれかから送出され、エンコーダ６７、あるいは、７３によって符号化されて、セレクタ６８から出力部に送られる。

障害信号生成部７４では、上流ネットワークから入力される信号がＡＩＳ信号など障害を伴う信号の場合に、各プロトコルの障害信号を生成して出力するも のである。すなわち、ＳＴＳ−１信号の場合には、ＰＡＩＳバイトを生成し、ＳＴＳ−１フレームのセクション／ラインオーバヘッドに載せ、スクランブルし、 エンコーダ７５で符号化して、出力部に送る。ＤＳ３信号の場合には、ＤＳ３フレームを生成して、ＢＬＵＥ／ＡＩＳバイトあるいは、アイドル信号を生成して、ＤＳ３フレームに挿入し、エンコーダ７５で符号化して、出力部に送る。Ｅ３フォーマットのＡＴＭセルの場合には、Ｅ３フォーマットのＡＩＳを生成し、 エンコーダ７６で符号化して、出力部に送出する。

このような、障害信号生成部７４を設けることによって、信号に障害が生じた場合に は、ネットワークを伝送されるクロックを使用しないで、局部発振器の安定したクロックに載せてＡＩＳ信号などを送信することが出来るので、伝送信号が安定したものとなる。また、障害発生からＡＩＳ信号を送信するまでの時間も短縮することができる。

図１３は、局部発振器部の構成を示す図である。図１３で は、ＳＴＭ発振器、ＡＴＭ発振器、ＳＴＳ１発振器、Ｅ３発振器の４つの発振器が設けられている。ＡＴＭ発振器、ＳＴＳ１発振器、Ｅ３発振器は、その出力が セレクタ８０に入力され、選択された発振器の出力がパルスコンパレータＰＣに入力される構成となっている。パルスコンパレータＰＣは、ＳＯＮＥＴ側ネット ワークから得られる基準クロックと入力される発振器の出力とを比較し、発生した位相差の揺らぎなどの値を発振器にフィードバックする。このようにすること により、ＡＴＭ発振器、ＳＴＳ１発振器、Ｅ３発振器からの信号は、基準クロックに対して安定化され、基準クロックに同期したクロック信号が生成される。こ のようにして、生成されたクロック信号は、出力部に入力される。

一方、ＳＴＭ発振器の出力は、セレクタ８０から出力された後、（５）を介して、図１２のＤ３ Ｒ ＣＬＫから出力される。この端子は、パルスコンパレータ６９に接続されており、パルスコンパレータＰＣの出力は、ＰＣ ＯＵＴ Ｄ３として出力される。この出力は、図１３の発振器部に入力され、ＳＴＭ発振器にフィードバックされる。したがって、ＳＴＭ発振器の出力は、図１１の発振器に対して、同期がとられ、安定化される。また、ＳＴＭ発振器の出力は、他の発振器と同様に、出力部に送信される。

なお、ＶＣＸＯ ＤＯＷＮは、発振器の出力がなくなった場合、発振器がダウンしたと警報を発する警報機である。図１４は、出力部の構成を示す図である。
（３）及び（４）から入力される信号は、セレクタ８５によって選択され、出力制御部ＯＵＴ ＣＮＴから送出される。このとき、（６）から入力されるクロック信号も一緒に、セレクタ８７から送出される。

更に、図４のＴ−ＬＢ、Ｆ−ＬＢは、図１４の出力部と接続されており、信号Ｆ−ＬＢは、出力部で折り返されてそのまま下流ネットワーク側に送出される。また、信号Ｔ−ＬＢは、（３）から入力された後、図４の回路に送られ、上り側インターフェース装置を介して、ＳＯＮＥＴネットワークがわに送信される。このようにして、ループバック機能が構成される。

本発明の実施形態のＡＴＭセルサービス装置と各種ネットワークとの関係を示した図である。 本発明の実施形態のＡＴＭセルサービス装置の概略構成を示した図である。 本発明の実施形態に従ったＡＴＭセルサービス装置の全体構成を示すブロック図である。 本発明の実施形態のＡＴＭセルサービス装置の下流ネットワークからＳＯＮＥＴネットワークへの信号を処理するインターフェース装置の詳細な構成図（その１）である。 本発明の実施形態のＡＴＭセルサービス装置の下流ネットワークからＳＯＮＥＴネットワークへの信号を処理するインターフェース装置の詳細な構成図（その２）である。 本発明の実施形態のＡＴＭセルサービス装置の下流ネットワークからＳＯＮＥＴネットワークへの信号を処理するインターフェース装置の詳細な構成図（その３）である。 ＤＳ３信号にＡＴＭセルがマッピングされている場合のＡＩＳ／ＢＬＵＥ信号を検出した際の処理を示すテーブル（その１）である。 ＤＳ３信号にＡＴＭセルがマッピングされている場合のＡＩＳ／ＢＬＵＥ信号を検出した際の処理を示すテーブル（その２）である。 本発明の実施形態のＡＴＭセルサービス装置の下流ネットワークからＳＯＮＥＴネットワークへの信号を処理するインターフェース装置の詳細な構成図（その４）である。 本発明の実施形態のＡＴＭセルサービス装置のＳＯＮＥＴネットワークから下流ネットワークへの信号を処理するインターフェース装置の詳細な構成図（その１）である。 本発明の実施形態のＡＴＭセルサービス装置のＳＯＮＥＴネットワークから下流ネットワークへの信号を処理するインターフェース装置の詳細な構成図（その２）である。 本発明の実施形態のＡＴＭセルサービス装置のＳＯＮＥＴネットワークから下流ネットワークへの信号を処理するインターフェース装置の詳細な構成図（その３）である。 本発明の実施形態のＡＴＭセルサービス装置のＳＯＮＥＴネットワークから下流ネットワークへの信号を処理するインターフェース装置の詳細な構成図（その４）である。 本発明の実施形態のＡＴＭセルサービス装置のＳＯＮＥＴネットワークから下流ネットワークへの信号を処理するインターフェース装置の詳細な構成図（その５）である。

符号の説明

１０ ＳＯＮＥＴリングネットワーク
１１ ノード（ＡＤＭ装置）
１２ ＡＴＭセルサービス装置
１３ ＤＳ３ネットワーク
１４ ＡＴＭネットワーク
１５、１６、１７ 境界装置
２０ ＤＳ３／ＡＴＭ ＣＥＬＬデマッピング部
２１ ＤＳ３インターフェース回路
２２ ＡＴＭ ＣＥＬＬ抽出回路
２３ ＡＴＭ ＣＥＬＬ／北米新同期ＳＯＮＥＴ ＳＴＳ−１マッピング部
２４ 北米新同期ＳＯＮＥＴ ＳＴＳ−１／ＡＴＭ ＣＥＬＬデマッピング部
２５ ＳＴＳ−１デマッピング回路
２６ ＡＴＭ ＣＥＬＬ抽出回路
２７ ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部
４０、４５、４６、４７、５０、５１、５３、５４、５５、５８、６２、６４、６６、６８、７０、７１、７２、８０、８５、８７ セレクタ
４１−１、４１−２、４４、４９、５２、６０、６１、６３ 分岐
４２ 信号欠損検出部
４３、４８ デコーダ
５６、５７ ＦＰ／ＣＬＫ ＤＯＷＮ検出部
６５ スクランブラ
６７、７３、７５、７６ エンコーダ
６９ パルスコンパレータ
７４ 障害信号生成部
８６ 出力制御部

Claims (1)

1. 同期、非同期通信ネットワークが相互にＡＴＭセルを収容可能とするＡＴＭセルサービス装置において、
   フレーム同期はずれ、信号の欠落又は信号障害を検出する検出手段と、
   該検出手段の検出により、同期フレームにＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルをマッピングするセル挿入手段と、
   前記非同期通信ネットワークに収容されたＡＴＭセルが、ＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルであることを検出すると、そのセルを破棄するセル破棄手段と、
   前記セル破棄手段によりＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルが破棄されると、前記セル挿入手段は、同期フレームにＩＤＬＥセルか、Ｕｎａｓｓｉｇｎｅｄセルをマッピングする
   ことを特徴とするＡＴＭセルサービス装置。

Images