JP4130051B2 - Sensorless motor drive circuit - Google Patents
Sensorless motor drive circuit Download PDFInfo
- Publication number
- JP4130051B2 JP4130051B2 JP2000137476A JP2000137476A JP4130051B2 JP 4130051 B2 JP4130051 B2 JP 4130051B2 JP 2000137476 A JP2000137476 A JP 2000137476A JP 2000137476 A JP2000137476 A JP 2000137476A JP 4130051 B2 JP4130051 B2 JP 4130051B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- voltage
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、再起動を確実に行えるようにしたセンサレスモータの駆動回路に関する。
【0002】
【従来の技術】
センサレスモータにおいて、駆動コイルに発生する逆誘起波形と前記駆動コイルの中性点波形とを回転の位置検出コンパレータに加え、コンパレータ出力信号を得て、該コンパレータ出力信号を制御ロジック回路に加え、前記駆動コイルに駆動電流を供給するトランジスタを順次オン・オフさせる制御ロジック信号を得ることが、本件出願人が出願した特許公開公報特開平10−146089号に記載されている。
【0003】
図2は上記公報に記載されている従来の回路で、1、2、3はU相、V相、W相の駆動コイル、4、5、6はコンパレータ、7、8、9、10、11、12は出力トランジスタ、20、21、22はDFF、23はロジック回路で、前記出力トランジスタ7〜12を制御する6種類の制御信号Usource、Usink、Vsource、Vsink、Wsource、Wsinkの他、U相、V相、W相の駆動コイル、4、5、6がオン又はオフ状態であることを表す通電ロジック信号Ulogic、Vlogic、Wlogic、前記DFF20、21、22のQ端子から得られた矩形波を基に電気角60度毎にハイレベル及びローレベルを繰返す60度信号を出力する。
【0004】
24はトリガパルス発生回路で、前記60度信号が印加され、60度信号の立上がり及び立ち下がりでトリガパルスを発生する。25は電圧制御発振回路で、コンデンサと抵抗等からなる低域フイルタ26と、電圧制御発振器27と、1/N分周器28と、位相比較回路29とで閉ループを形成する。
【0005】
位相比較回路29ではトリガパルス発生回路24から電気角60度間隔で発生するトリガパルスと、電圧制御発振器27から出力された所定周波数の信号をN分周した信号と位相比較される。したがって電圧制御発振器27のパルス数は60度信号の立ち上がりから直後の立ち下がりまでの期間、すなわちモータの駆動波形の電気角60度期間にN周期存在することになる。
【0006】
図3において、30は遅延回路で複数個のDFF31−1、31−2、31−mからなる。
【0007】
図5は動作波形であり、V相を中心として説明するとa期間は出力トランジスタ9がオンしている期間で、b期間は出力トランジスタ10がオンしている期間で、このa、b期間以外は出力トランジスタ9、10がオフしている期間でる。
【0008】
従って、ロジック回路23からはa期間の電気角120度だけローレベルとなる制御信号Vsourceと、b期間の電気角120度だけローレベルとなる制御信号Vsinkが出力され、これら制御信号Vsource及び制御信号Vsinkはコンパレータによって出力トランジスタ9、10が定められたタイミングでオンオフすることにから駆動コイル2に駆動電流を流しモータを回転する。
【0009】
前記駆動コイル2に流れる駆動電流はa及びb期間の終了する時点cでは、駆動コイル2が通電状態から非通電状態に切替わるため、駆動コイル2にキックバックパルスが発生する。
【0010】
このためコンパレータ5の出力COMPvには、このキックバックパルスの影響を受けて周波数の高い瞬時にハイレベルとローレベルの間を変化するノイズが重畳される。
【0011】
図3において示すように、遅延回路30に60度信号及び電圧制御発振器27の出力が印加されると、複数個のDFF31−1、31−2、31−mにて電圧制御発振器27の出力周波数の所定周期分だけ60度信号の位相を遅らせた遅延信号delayが得られる。
【0012】
V相のマスキング回路33においてまず60度信号と遅延信号delayとがEXNORゲート35に排他的論理和の反転出力Vlogicが得られる。更にEXNORゲート35の出力と通電ロジック信号Vlogicとの論理積がANDゲート36から出力される。
【0013】
前記ANDゲート36の出力は、60度信号を遅延させて得られた信号と駆動トランジスタがオフ状態のときハイレベルとなる制御信号Vlogicをアンドゲートし得えられた信号であり、駆動コイル2にキックバックパルスが生じた時点からさらに遅延した時点までハイレベルとなる。従ってこの期間はキックバック電圧の影響を受けることがない期間である。
【0014】
更にANDゲート36の出力と電圧制御発振器27の出力との論理積がマスキング信号VmaskとしてANDゲート37から出力される。前記ANDゲート37からの出力は電圧制御発振器27の出力周波数の整数倍周期だけ遅延した信号であって、遅延信号delayの立上がりから60度信号の立ち下がりまでのハイレベル期間を有するが、この期間は電気角60度の期間内において、遅延時間を差引いた期間である。
【0015】
従ってマスキング信号VmaskはANDゲート36のハイレベル出力期間において、整数倍の周期を有することになる。このマスキンク信号Vmaskの立ち下がりがDFF21のC端子入力となる。そのためキックバックパルスが発生した後、所定の遅延時間を経過した時点よりコンパレータ5からコンパレータ出力COMPvが経過する時点までマスキング信号Vmaskが発生するため、キックバックパルスの影響をうけないコンパレータ5の出力COMPvを得ることができる。U相およびV相も同様にキックバックパルスの影響を除去できる。
【0016】
ところでセンサレスモータにおいて消費電力を少しでも少なくすることが要求される。そのため動作を中断するとき基準電源をオフにし、コンパレータ、ロジック回路あるいは電圧制御発振回路等の各回路ブロックへ定電流を供給する定電流源を遮断するので、前記各回路ブロックは不動作され電流が流れず電力が消費されないパワーセーブ状態となる。
【0017】
正常動作状態から基準電源をオフにしすぐにパワーセーブ状態にするとモータはフリーランし減速し停止する。しかしキックバックパルスを抑制するためにマスク信号を発生させるに用いた前記制御発振回路の制御電圧は前記低域フイルタのコンデンサ等に蓄積された電荷で保持される。
【0018】
【発明が解決するための課題】
前述したようにマスク信号を発生させるための電圧制御発振回路を用いたセンサレスモータにおいて、モータが正常動作状態から直ぐにスタンバイ状態にすると、前記電圧制御発振器の制御電圧は前記低域フイルタのコンデンサ等に蓄積された電荷で保持されているので、次に再起動させたときモータの回転速度が低いにも拘わらず電圧制御発振器の発振周波数が高く、キックバックパルス信号をマスクするマスキング信号の幅が狭いので、十分にマスクできず再起動できない。
【0019】
【課題を解決するための手段】
本発明はそこで動作を一時的に中断する際は、スタンバイ信号を加え通電ロジックをショートブレーキ状態にしモータを減速させると共に、カウンタを動作させ電圧制御発振器からの発振信号でカウント開始させるが、このときカウンタはロジック回路からの速度信号でリセットしカウントアップされないようにする。
【0020】
しかし起動時にカウンタより通電ロジックを切換え起動パルスを発生するため、電圧制御発振器はモータが減速され速度信号が入らない時も前記カウンタを動作させるための最低周波数で発振させている。従ってモータが十分に減速されたときでも電圧制御発振器の発振周波数は最低周波数で発振し続け、一方速度信号は間隔が長くなるためリセットされるより先に前記カウンタをカウントアップし、カウンタより生じるカウント信号で基準電源をオフしパワーセーブするセンサレスモータの駆動回路である。
【0021】
【発明の実施の形態】
本発明の一実施形態を図面に従って説明する。
【0022】
図1において、42、43、44は駆動回路41を構成するモータのU相、V相、W相の駆動コイルであり、各駆動コイルはY結線され、一端を各相の駆動コイルに接続し、他端を共通接続端COMに接続されている。
【0023】
45、46、47はモータのU相、V相、W相の各駆動コイル42、43、44に対応する位置検出コンパレータであり、位置検出コンパレータ45、46、47の一方の入力端子にはU相、V相、W相の駆動コイル42、43、44に生じる逆誘起波形Vu、Vv、Vwが印加され、他の入力端子には共通接続端COMの中点電圧波形VCOMが印加される。尚、位置検出コンパレータ45、46、47の他方の入力端子に中点電圧波形VCOMを加える代わりに駆動コイル42、43、44の出力電圧を合成した出力合成電圧波形VCOを加えてもよい。
【0024】
50、51はU相の駆動コイル42に駆動電流を供給するためのPNP型およびNPN型の出力トランジスタであり、そのエミッタ・コレクタ路を電源VCCおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル42の一端に接続されている。同様に、52、53はV相の駆動コイル43に駆動電流を供給するためのPNP型およびNPN型の出力トランジスタであり、そのエミッタ・コレクタ路を電源VCCおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル43の一端に接続されている。更に54、55はW相の駆動コイル4に駆動電流を供給するためのPNP型およびNPN型の出力トランジスタであり、そのエミッタ・コレクタ路を電源VCCおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル44の一端に接続されている。
【0025】
56は制御ロジック回路であり、位置検出コンパレータ45、46、47のコンパレータ出力COMPu、COMPV、COMPwに基づいてロジック信号を発生し、該ロジック信号に基づいて通電ロジック回路57から前記出力トランジスタ50〜55を駆動するための6種類の制御信号Usource、Usink、Vsource、Vsink、Wsource、Wsinkを発生する。
【0026】
前記制御信号Usourceはバッファ58を介して出力トランジスタ50のベースに印加され、制御信号Usinkはインバータ59を介して出力トランジスタ51のベースに印加される。同様に、制御信号Vsourceはバッファ60を介して出力トランジスタ52のベースに印加され、制御信号Vsinkはインバータ61を介して出力トランジスタ53のベースに印加される。
【0027】
更に、制御信号Wsourceはバッファ62を介して出力トランジスタ54のベースに印加され、制御信号Wsinkはインバータ63を介して出力トランジスタ55のベースに印加される。
【0028】
前記制御ロジック回路56からはモータの回転数に応じ電気角60度間隔において変化する速度信号3FGを発生する。65はPLL回路で、前記速度信号3FGが加えられる位相比較回路66と、ローパスフイルタを構成するコンデンサCが接続され前記位相比較回路66からの位相比較出力にて発振周波数を変化する電圧制御発振器67と、該電圧制御発振器67からの発振数周波数を分周し位相比較回路66に加える分周器68とからなる。69はカウンタで、前記電圧制御発振器67からの発振信号でカウントアップし前記速度信号3FGでリセットされる。
【0029】
70はスタンバイ信号源、72は基準電圧源で位置検出コンパレータ45、46、47、制御ロジック回路56、通電ロジック57及び電圧制御発振回路65等の各回路ブロックへ定電流を供給する定電流源74が接続されている。アンド回路73はスタンバイ信号源70からバツファ71を介して加わるスタンバイ信号STBとカウンタ回路69aからのカウント信号KTが共にハイレベルをなると、出力がハイレベルにされ基準電圧源72をオフにし、定電流源74への電圧供給を停止する。
【0030】
尚、カウンタ回路69bは起動時に通電ロジック回路57を切換え起動パルスを発生するための回路である。このため電圧制御発振器67は3FG信号が入らない時もカウンタ69bを動作させるための最低周波数で発振させている。また、カウンタ69bはカウンタ69aがカウントアップされた後にカウントアップし出力を発生させる。
【0031】
即ち起動のため電源スイッチ(図示せず)をオンすると、電圧制御発振器67は最低周波数で発振しカウンタ69a、69bをカウントアップする。このときモータが回転していないと、速度信号3FGが発生しないためカウンタ69a、69bはリセットされずカウントし続け、遂にカウンタ69bの最後までカウントアップし、該カウンタ69bから出力信号を発生し通電ロジック回路57に加わり、通電ロジック回路を切換え起動パルスを発生する。
【0032】
次に動作を説明する。
【0033】
図5に示すように基準電圧源72を動作状態にすると前記通電ロジック回路57からは、U相、V相、W相の出力トランジスタ50〜55を駆動モードに応じ予め定められた順序で駆動する為の6種類の制御信号Usource、Usink、Vsource、Vsink、Wsource、Wsinkの他、U相、V相、W相の各駆動コイル42、43、44が通電、非通電状態であることを表す通電ロジック信号Ulogic、Vlogic、 Wlogic(図示せず)を出力する。前記通電ロジック信号Ulogic、 Vlogic、 Wlogicは各々U相、V相、W相の各相で通電が行われない60度期間だけハイレベルとなる信号である。
【0034】
図5においてV相を中心に説明すると、a期間の電気角120度だけローレベルとなる制御信号Vsourceとb期間の電気角120度だけローレベルとなる通電ロジック信号Vsinkが出力され、同様に前記から電気角120度位相がずれてローレベルとなる通電ロジック信号Wsourceと通電ロジック信号Wsink及びさらに電気角120度位相がずれた通電ロジック信号Usourceと通電ロジック信号Usinkが出力される。
【0035】
従ってa期間は、電源側の出力トランジスタ52がオンすると共に、最初の電気角60度は出力トランジスタ55がオンし、続いて出力トランジスタ51がオンし、b期間は接地側の出力トランジスタ53オンすると共に、最初の電気角60度は出力トランジスタ50がオンし、続いて出力トランジスタ54がオンする。このa、b両期間以外の期間は両出力トランジスタ52、53が共にオフしている期間である。
【0036】
図5で示すように駆動コイル43には駆動信号が流れモータを回転させ、逆誘起波形Vvを発生し、駆動コイル42、44にも同様に逆誘起波形Vu、Vwを発生する。
【0037】
例えば駆動コイル43発生する逆誘起波形Vv、は位置検出コンパレータ46の入力に加えられる。又前記位置検出コンパレータ46の他の入力には中性点電圧波形VCOMが加えられ、該位置検出コンパレータ46で比較されコンパレータ出力COMPvを発生し、制御ロジック回路56に加えられ制御ロジック信号を発生し、該制御ロジック信号は通電ロジック回路57に入り、該通電ロジック回路57から前記通電ロジック信号Vsourceと通電ロジック信号Vsinkを発生する。
【0038】
同様に前記駆動コイル42に発生する逆誘起波形Vu、は位置検出コンパレータ45の入力に加え、又駆動コイル44に発生する逆誘起波形Vw、は位置検出コンパレータ47の入力に加えられる。前記位置検出コンパレータ45、47の他の入力には中性点電圧波形VCOMが加えられ、該位置検出コンパレータ45、47で比較されコンパレータ出力COMPu又はCOMPwを発生し、制御ロジック回路56に加えられ、通電ロジック回路57から前記通電ロジック信号Usourceと通電ロジック信号Usink及び通電ロジック信号Wsourceと通電ロジック信号Wsinkを発生し、モータを回転させる。
【0039】
モータが回転すると、制御ロジック回路56から速度信号3FGを発生し、PLL回路65の位相比較回路66に加わり、該位相比較回路66から誤差信号を発生し電圧制御発振器67からの発振信号OSCは分周器68で分周され位相比較回路66の前記と異なる端子に帰還され、前記速度信号3FGと位相比較され、フイルタを介して電圧制御発振器67に加え、前記電圧制御発振器67の発振周波数を制御する。
【0040】
次にモータを一時的に停止するため一時停止スイッチ(図示せず)を操作させると、スタンバイ信号源70からのスタンバイ信号STBがハイレベルとなり通電ロジック回路57に加えられると、該通電ロジック回路57から通電ロジック信号Usource、Vsource及びWsourceを同時にローベルとしバッフア58、60、62を介して出力トランジスタ50、52、54に加え、これら出力トランジスタ50、52、54を同時にオンしショートブレーキをかけ、モータを減速させる。
【0041】
前記スタンバイ信号源70からのスタンバイ信号STBがハイレベルにされるとカウンタ回路69aもカウントを開始するが、モータの減速開始の初期は制御ロジック回路56からの速度信号3FGがカウンタ回路69aに加わり、カウンタ回路69aはリセットし続け、カウントアップされないため、カウント信号がローレベルのためアンド回路73の一端子がローレベルのままであり、該アンド回路73の出力はローレベルであり、前記スタンバイ信号STBは基準電圧源72に加わらず動作状態のままである。
【0042】
モータの回転速度が低下すると、速度信号3FGの周波数も低下するため、速度信号位相比較回路66からの制御信号も低下し、電圧制御発振器67の発振周波数も低下させる。
【0043】
しかしモータの回転速度が十分減速されたときでも、電圧制御発振器67は最低周波数で発振し続けるため、カウンタ回路69aは発振信号OSCでカウントし続けるが速度信号3FGは低下し、それまで電気角60度間隔に決まった数のパルスが入力された関係が成り立たなくなり、リセットされなくなるので、該カウンタ回路69aからカウント出力KTをハイレベルにする。前記カウント信号KTはハイレベルの前記スタンバイ信号STBと共にアンド回路73に加わるので、アンド回路73の出力がハイレベルとなり、前記基準電圧源72をオフにし定電流源74への電圧を遮断し、各回路ブロックへの定電流の供給を停止しパワーセーブ状態にする。
【0044】
尚、上記において出力トランジスタ50、52、54を同時にオンしショートブレーキをかけモータを減速させることを説明したが、出力トランジスタ50、51、52、53、54、55を全てオフにして駆動電流を遮断しフリーランの状態にして減速してもよい。
【0045】
次に再びモータを回転させるために、一時停止スイッチ(図示せず)を開放するとスタンバイ信号源70からのスタンバイ信号STBがローレベルとなるため、アンド回路73の出力はローレベルとなり前記基準電圧源72を動作状態にさせる。それにより定電流源74への電圧供給を再開し各回路ブロックへ定電流を供給すると共にモータを回転し始め、前述と同様に前記通電ロジック回路57からはU相、V相、W相の出力トランジスタ50〜55を駆動モードに応じ予め定められた順序で駆動し制御信号Usource、Usink、Vsource、Vsink、Wsource、Wsinkを出力する。従って出力トランジスタ50〜55を順次オン・オフさせて、駆動コイル42、43、44に駆動電流を流しモータを回転させる。
【0046】
モータが回転することによって駆動コイル42、43、44に発生する逆誘起波形Uv、Vv、Wv、は位置検出コンパレータ45、46、47の入力に加えられる。又前記位置検出コンパレータ46の他の入力には中性点電圧波形VCOMが加えられ、前記位置検出コンパレータ45、46、47で比較されコンパレータ出力COMPu、COMPv、COMPwを発生し、制御ロジック回路56に加えられ、さらに通電ロジック回路57に入り、該通電ロジック回路57から制御信号Usource、Usink、Vsource、Vsink、Wsource、Wsinkを出力し、出力トランジスタ50〜55を順次オン・オフさせモータを回転し続ける。
【0047】
前記電圧制御発振器67からの発振信号OSCはモータの回転数が十分低下し、周波数が低下してからスタンバイ状態に移行ので、次にモータを起動したときにそのときの速度に応じたタイミングのマスク信号を得ることができるので、位置検出コンパレータ45、46、47のコンパレータ出力COMPu、COMPv、COMPwに含まれるキックバックパルスをマスクし、制御ロジック信号を発生するので、スタンバイ状態から容易に再起動できる。
【0048】
【発明の効果】
本発明のセンサレスモータの駆動回路は駆動回路に駆動電流を供給する通電ロジック回路に、停止するためスタンバイ信号を加えブレーキ状態にしモータの回転速度が低下し、電圧制御発振器の発振信号が十分に低下したとき、該発振信号でカウンタをカウントアップすることにから基準電圧源をオフ状態にするので、再起動したときにもコンパレータ出力信号に含まれるキックバックパルス信号をマスクし確実に起動できる。
【0049】
また前記スタンバイ信号とカウンタが所定するカウントアップしたときに発生するカウント信号をアンド回路でゲートして基準電圧源に加え、該基準電圧源をスタンバイ状態にするのでパワーセーブを確実に行うことができる。
【図面の簡単な説明】
【図1】本発明のセンサレスモータの駆動回路を説明する回路図である。
【図2】従来のセンサレスモータの駆動回路を説明する回路図である。
【図3】図2に示す従来のセンサレスモータの遅延回路を示すブロック図である。
【図4】図2に示す従来のセンサレスモータの遅延回路部分の回路図である。
【図5】本発明及び従来のセンサレスモータの駆動回路の各部分の波形図である。
【符号の説明】
41 駆動回路
42、43、44 駆動コイル
45、46、47 位置検出コンパレータ
50、51、52、53、54、55 出力トランジスタ
56 制御ロジック回路
57 通電ロジック回路
65 電圧制御発振回路
66 位相比較回路
67 電圧制御発振器
69 カウンタ回路
72 基準電圧源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit for a sensorless motor that can be reliably restarted.
[0002]
[Prior art]
In the sensorless motor, the counter-induced waveform generated in the drive coil and the neutral point waveform of the drive coil are added to the rotation position detection comparator, a comparator output signal is obtained, the comparator output signal is added to the control logic circuit, and Japanese Patent Application Laid-Open No. 10-146089 filed by the present applicant describes that a control logic signal for sequentially turning on and off transistors for supplying drive current to the drive coil is obtained.
[0003]
FIG. 2 shows a conventional circuit described in the above publication, wherein 1, 2, 3 are U-phase, V-phase, and W-phase drive coils, 4, 5, and 6 are comparators, 7, 8, 9, 10, 11 , 12 is an output transistor, 20, 21 and 22 are DFFs, and 23 is a logic circuit. In addition to the six types of control signals Usour, Usink, Vsource, Vsink, Wsink, Wsink, and U phase that control the output transistors 7 to 12 , V-phase and W-
[0004]
[0005]
The
[0006]
In FIG. 3, 30 is a delay circuit and comprises a plurality of DFFs 31-1, 31-2 and 31-m.
[0007]
FIG. 5 is an operation waveform, and the explanation will be made focusing on the V phase. The period a is the period in which the
[0008]
Therefore, the
[0009]
The drive current flowing in the drive coil 2 is switched from the energized state to the non-energized state at the time point c when the periods a and b end, and therefore a kickback pulse is generated in the drive coil 2.
[0010]
For this reason, noise that changes between the high level and the low level instantaneously at a high frequency is superimposed on the output COMPv of the comparator 5 due to the influence of the kickback pulse.
[0011]
As shown in FIG. 3, when the 60-degree signal and the output of the voltage controlled
[0012]
In the V-
[0013]
The output of the
[0014]
Further, a logical product of the output of the
[0015]
Therefore, the masking signal Vmask has an integer multiple period in the high level output period of the
[0016]
By the way, in a sensorless motor, it is required to reduce power consumption as much as possible. Therefore, when the operation is interrupted, the reference power supply is turned off, and the constant current source that supplies a constant current to each circuit block such as a comparator, a logic circuit or a voltage controlled oscillation circuit is shut off. It will be in the power saving state where it does not flow and power is not consumed.
[0017]
If the reference power is turned off from normal operation and the power is saved immediately, the motor will free run, decelerate and stop. However, the control voltage of the control oscillation circuit used to generate the mask signal to suppress the kickback pulse is held by the charge accumulated in the capacitor of the low-pass filter.
[0018]
[Problem to be Solved by the Invention]
As described above, in the sensorless motor using the voltage controlled oscillation circuit for generating the mask signal, when the motor is immediately put into the standby state from the normal operation state, the control voltage of the voltage controlled oscillator is applied to the capacitor of the low-pass filter or the like. Since it is held by the accumulated charge, the oscillation frequency of the voltage-controlled oscillator is high and the width of the masking signal for masking the kickback pulse signal is narrow even though the motor rotation speed is low at the next restart. Therefore, it cannot mask enough and cannot be restarted.
[0019]
[Means for Solving the Problems]
In the present invention, when the operation is temporarily interrupted, a standby signal is added to make the energization logic in a short brake state, the motor is decelerated, and the counter is operated to start counting with the oscillation signal from the voltage controlled oscillator. The counter is reset by a speed signal from the logic circuit so that it is not counted up.
[0020]
However, since the energization logic is switched from the counter at the time of start-up and a start-up pulse is generated, the voltage-controlled oscillator oscillates at the minimum frequency for operating the counter even when the motor is decelerated and no speed signal is input. Therefore, even when the motor is sufficiently decelerated, the oscillation frequency of the voltage-controlled oscillator continues to oscillate at the lowest frequency, while the speed signal counts up before the counter is reset because the interval becomes longer, and the count generated by the counter This is a sensorless motor drive circuit that saves power by turning off the reference power supply with a signal.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0022]
In FIG. 1,
[0023]
[0024]
50 and 51 are PNP-type and NPN-type output transistors for supplying a drive current to the
[0025]
A
[0026]
The control signal Ussource is applied to the base of the
[0027]
Further, the control signal Wsource is applied to the base of the
[0028]
The
[0029]
70 is a standby signal source, 72 is a reference voltage source, and a constant
[0030]
Note that the counter circuit 69b is a circuit for switching the
[0031]
That is, when a power switch (not shown) is turned on for activation, the voltage controlled
[0032]
Next, the operation will be described.
[0033]
As shown in FIG. 5, when the
[0034]
Referring mainly to the V phase in FIG. 5, the control signal Vsource that is low level by an electrical angle of 120 degrees in the period a and the energization logic signal Vsink that is low level by the electrical angle of 120 degrees in the period b are output. The energization logic signal Wsource and the energization logic signal Wsink that are low in phase with an electrical angle of 120 degrees are output, and the energization logic signal Usource and the energization logic signal Usink that are further out of phase with an electrical angle of 120 degrees are output.
[0035]
Accordingly, the power transistor
[0036]
As shown in FIG. 5, a drive signal flows through the
[0037]
For example, the reverse induction waveform Vv generated by the
[0038]
Similarly, the reverse induction waveform Vu generated in the
[0039]
When the motor rotates, a speed signal 3FG is generated from the
[0040]
Next, when a temporary stop switch (not shown) is operated to temporarily stop the motor, when the standby signal STB from the
[0041]
When the standby signal STB from the
[0042]
When the rotational speed of the motor decreases, the frequency of the speed signal 3FG also decreases, so the control signal from the speed signal
[0043]
However, even when the rotational speed of the motor is sufficiently reduced, the voltage-controlled
[0044]
In the above description, it has been explained that the
[0045]
Next, when the temporary stop switch (not shown) is opened to rotate the motor again, the standby signal STB from the
[0046]
The counter-induced waveforms Uv, Vv, Wv generated in the drive coils 42, 43, 44 as the motor rotates are added to the inputs of the
[0047]
The oscillation signal OSC from the voltage-controlled
[0048]
【The invention's effect】
The drive circuit of the sensorless motor of the present invention adds a standby signal to the energizing logic circuit that supplies the drive current to the drive circuit to bring it into a brake state, the motor rotation speed is reduced, and the oscillation signal of the voltage controlled oscillator is sufficiently reduced. In this case, since the reference voltage source is turned off because the counter is counted up with the oscillation signal, the kickback pulse signal included in the comparator output signal can be masked even when restarted.
[0049]
In addition, the standby signal and the count signal generated when the counter counts up by a predetermined value are gated by an AND circuit and added to the reference voltage source, and the reference voltage source is set in the standby state, so that power saving can be reliably performed. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a drive circuit for a sensorless motor of the present invention.
FIG. 2 is a circuit diagram illustrating a driving circuit of a conventional sensorless motor.
3 is a block diagram showing a delay circuit of the conventional sensorless motor shown in FIG. 2. FIG.
4 is a circuit diagram of a delay circuit portion of the conventional sensorless motor shown in FIG. 2. FIG.
FIG. 5 is a waveform diagram of each part of the drive circuit of the present invention and a conventional sensorless motor.
[Explanation of symbols]
41
Claims (1)
通電ロジック回路にスタンバイ信号を加えブレーキ状態もしくはフリーランの減速状態にしモータの回転速度を低下させ、電圧制御発振器の発振信号が十分に低下したとき、前記カウンタをカウントアップし、
前記スタンバイ信号と、前記カウンタが所定のカウントアップしたときに発生するカウント信号とをアンド回路に加え、該アンド回路の出力信号で基準電圧源をオフにすることを特徴とするセンサレスモータの駆動回路。An output transistor that supplies a drive current to a drive coil of a plurality of phases, an output combined waveform that combines a reverse induction waveform generated in each of the drive coils of the plurality of phases and an output voltage waveform of the drive coils of the plurality of phases, or the neutrality of the motor A plurality of position detection comparators for comparing point voltage waveforms, a control logic circuit for generating a control signal based on a comparator output of the position detection comparator, and a drive current to the drive coil based on the control signal of the control logic circuit An energization logic circuit that generates an energization timing signal for sequentially turning on and off the output transistors that supply the voltage, a voltage-controlled oscillator whose oscillation frequency changes according to a speed signal generated according to the rotation speed from the control logic circuit, and the voltage From the counter circuit that counts up with the oscillation signal of the controlled oscillator and is reset with the speed signal Ri,
A standby signal is added to the energization logic circuit to set the brake state or the free-run deceleration state to reduce the motor rotation speed, and when the oscillation signal of the voltage controlled oscillator is sufficiently reduced, the counter is counted up ,
A sensorless motor driving circuit , wherein a standby signal and a count signal generated when the counter counts up a predetermined time are added to an AND circuit, and a reference voltage source is turned off by an output signal of the AND circuit .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000137476A JP4130051B2 (en) | 2000-05-10 | 2000-05-10 | Sensorless motor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000137476A JP4130051B2 (en) | 2000-05-10 | 2000-05-10 | Sensorless motor drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320895A JP2001320895A (en) | 2001-11-16 |
JP4130051B2 true JP4130051B2 (en) | 2008-08-06 |
Family
ID=18645246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000137476A Expired - Fee Related JP4130051B2 (en) | 2000-05-10 | 2000-05-10 | Sensorless motor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4130051B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007217306A (en) * | 2006-02-14 | 2007-08-30 | Takashimashi Nogyo Kyosai Kumiai | Sustained release repellent material |
-
2000
- 2000-05-10 JP JP2000137476A patent/JP4130051B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001320895A (en) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3890906B2 (en) | Brushless motor drive device and motor using the same | |
JP2004007894A (en) | Driving device for brushless motor, and motor using the same | |
US6218795B1 (en) | Rotor magnetic pole position detection device | |
US5717299A (en) | Apparatus for driving a sensorless motor | |
JP3957326B2 (en) | Drive signal generator for multi-phase DC motor, lock detector, drive device and disk drive | |
KR100384682B1 (en) | Sensorless Motor Drive Circuit | |
JP2001028891A (en) | Motor drive | |
JP2002223583A (en) | Brushless motor driving device | |
JPH07107774A (en) | Lock alarm apparatus of brushless motor | |
JP3681094B2 (en) | Motor drive device | |
JP4130051B2 (en) | Sensorless motor drive circuit | |
JP3348296B2 (en) | Drive device for sensorless motor | |
JP3548091B2 (en) | Drive circuit for sensorless motor | |
JP4447109B2 (en) | Brushless motor drive circuit | |
JP2002125388A (en) | Motor driver | |
JPH05260786A (en) | Motor braking circuit | |
JPH07147793A (en) | Device for driving for brushless motor | |
JPH0951691A (en) | Telegraph start circuit and control method therefor | |
JP2000023481A (en) | Pwm control circuit apparatus | |
JP4583109B2 (en) | Sensorless motor drive device | |
JP4522059B2 (en) | Motor driving apparatus and motor driving method | |
JPH01255495A (en) | Rotational direction detecting circuit for dc brushless motor | |
JP4424931B2 (en) | Integrated circuit for motor drive | |
JP2004297993A (en) | Motor drive, the motor drive methodology, and integrated circuit | |
JP2001197768A (en) | Motor driving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |