JP4129723B2 - 集積回路試験装置及びアナログ波形測定方法 - Google Patents
集積回路試験装置及びアナログ波形測定方法 Download PDFInfo
- Publication number
- JP4129723B2 JP4129723B2 JP2002152920A JP2002152920A JP4129723B2 JP 4129723 B2 JP4129723 B2 JP 4129723B2 JP 2002152920 A JP2002152920 A JP 2002152920A JP 2002152920 A JP2002152920 A JP 2002152920A JP 4129723 B2 JP4129723 B2 JP 4129723B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- evaluation
- analog waveform
- comparators
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、各種集積回路の試験を行う集積回路試験装置及びアナログ波形測定方法に関する。
【0002】
【従来の技術】
集積回路の性能を評価する場合、集積回路(被測定デバイス)から出力される出力信号のアナログ波形を評価することがある。このアナログ波形の測定は、例えばロジックデバイスの特性を規定する各種パラメータを測定するために行われるものである。そして、このようなアナログ波形を測定するためには、時間軸上で電圧レベルが連続的に変化する出力信号に対し、複数のサンプリングタイミングにおいて出力信号を異なる評価用しきい値と比較することを繰り返すことにより各サンプリングタイミングにおける電圧レベルを検出し、当該電圧レベルの検出値を補間接続することによって出力信号のアナログ波形を取得する。
【0003】
【発明が解決しようとする課題】
しかしながら、このような従来のアナログ波形の取得方法では、評価用しきい値を複数切り替え設定する処理を多数のサンプリングタイミングについて行う必要があるために、非常に長い測定時間を要する。すなわち、第1のサンプリングタイミングについて評価用しきい値を順次切り替えつつ出力信号と比較することにより当該第1のサンプリングタイミングにおける出力信号の電圧レベルを検出すると、第2のサンプリングタイミングについても同様の処理を行って出力信号の電圧レベルを検出し、以降、第3〜最後のサンプリングタイミングについても同様の処理を行って出力信号の電圧レベルをそれぞれ検出する。したがって、評価用しきい値の設定処理、評価用しきい値と出力信号との比較処理及びサンプリングタイミングの変更設定処理を多数回繰り返す必要があるので、非常に長い測定時間を要する。
【0004】
本発明は、上述する問題点に鑑みてなされたもので、アナログ波形の測定時間を短縮することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明では、集積回路試験装置に係わる第1の手段として、被測定デバイス(X)の出力信号を異なる評価用しきい値がそれぞれ設定された複数のコンパレータ(a0〜an)に並列入力し、該各コンパレータ(a0〜an)における出力信号と評価用しきい値との比較タイミングを順次ずらして各比較タイミングにおける出力信号のレベルを特定することにより出力信号のアナログ波形を取得し、前記複数のコンパレータ(a 0 〜a n )は、ある出力端に割り当てられた前記コンパレータ(a 0 )を含むI/Oピン(A 0 )に加え、被測定デバイス(X)の試験に使用されない余剰のI/Oピン(A 1 〜A n )を1つのスイッチ(1a)を介して前記出力端に接続されたものであるという構成を採用する。
【0006】
また、集積回路試験装置に係わる第2の手段として、上記第1の手段において、各比較タイミングにおいて出力信号のレベル範囲が特定されると、当該レベル範囲を細分化する複数の評価用しきい値を再設定して出力信号のより正確なレベルを特定するという構成を採用する。
【0008】
一方、本発明では、アナログ波形測定方法に係わる第1の手段として、被測定デバイス(X)の出力信号を異なる評価用しきい値がそれぞれ設定された複数のコ ンパレータ(a0〜an)に並列入力し、該各コンパレータ(a0〜an)における出力信号と評価用しきい値との比較タイミングを順次ずらして各比較タイミ ングにおける出力信号のレベルを特定することにより出力信号のアナログ波形を測定し、前記複数のコンパレータ(a 0 〜a n )は、ある出力端に割り当てたコンパレータ(a 0 )を含むI/Oピン(A 0 )に加え、被測定デバイス(X)の試験に使用されない余剰のI/Oピン(A 1 〜A n )を1つのスイッチ(1a)を介して前記出力端に並列接続されたものであるという構成を採用する。
【0009】
また、アナログ波形測定方法に係わる第2の手段として、上記第1の手段において、各比較タイミングにおいて出力信号のレベル範囲が特定されると、当該レベル範囲を細分化する複数の評価用しきい値を再設定して出力信号のより正確なレベルを特定するという構成を採用する。
【0011】
【発明の実施の形態】
以下、図面を参照して、本発明に係わる集積回路試験装置及びアナログ波形測定方法の一実施形態について説明する。
【0012】
図1は、本実施形態における集積回路試験装置(ICテスタ)の要部回路図である。この図において、符号Xは被測定デバイス、1はDUTボード、2はピンエレクトロニクスボードである。被測定デバイスXは、試験項目としてアナログ波形の測定が要求される各種の集積回路であるが、一例としてはロジックデバイスである。
【0013】
DUTボード1は、上記被測定デバイスXとピンエレクトロニクスボード2との間に介在し、被測定デバイスXを装着するためのICソケットが実装されると共に当該ICソケットの各端子(すなわち被測定デバイスXの各入出力端)をピンエレクトロニクスボード2に接続するための接続ピンが多数設けられている。ピンエレクトロニクスボード2は、複数のI/OピンA0〜Anを備えている。これら各I/OピンA0〜Anは、DUTボード1を介することにより被測定デバイスXの特定の出力端に並列接続されている。この特定の出力端は、出力信号のアナログ波形の測定対象に指定されているものである。
【0014】
ここで、複数のI/OピンA0〜Anのうち、I/OピンA0は、アナログ波形の測定のためではなく、各種の出力信号に関する各種測定項目を試験するために特定の出力端に割り当てられたものである。このようなI/OピンA0に対して、他のI/OピンA1〜Anは試験に使用されない余剰のI/Oピンであり、スイッチ1aが閉じることにより出力信号のアナログ波形を測定する場合にのみ特定の出力端に接続されるものである。このようにI/OピンA1〜Anを特定の出力端に接続するスイッチ1aの動作は、図示しないテスタ本体によって適宜制御される。
【0015】
各I/OピンA0〜Anは、試験用に被測定デバイスXに供給するドライバ信号をバッファリングするドライバ(図示略)と被測定デバイスXの出力信号を評価用しきい値を比較照合するコンパレータa0〜anをそれぞれ備えている。各コンパレータa0〜anには、所定の基準値に所定微小電圧Δを0倍〜n倍した電圧を加算することにより各々得られる異なった評価用しきい値が図示しないテスタ本体から提供される。
【0016】
すなわち、I/OピンA0のコンパレータa0には評価用しきい値として最も小さな電圧である基準値が入力され、I/OピンA1のコンパレータa1には、次に小さな電圧である(基準値+Δ)が評価用しきい値として入力され、……、さらにI/OピンAnのコンパレータanには、最も大きな電圧である(基準値+nΔ)が評価用しきい値として入力される。なお、このような複数の評価用しきい値が形成する電圧範囲は、被測定デバイスXの出力信号が取り得る電圧範囲をカバーするもの(評価用しきい値A)に加えて、この電圧範囲をさらに細分化したもの(評価用しきい値B)がある。
【0017】
次に、このように構成された集積回路試験装置のアナログ波形の測定動作について、図2のフローチャートに沿って詳しく説明する。
【0018】
さて、出力信号のアナログ波形を測定する場合、上記スイッチ1aがテスタ本体による制御によって閉状態に設定され(ステップS1)、この結果、全てのI/OピンA0〜Anが上記出力信号を出力する被測定デバイスXの出力端に並列接続される。この状態において、各コンパレータa0〜anには評価用しきい値A、つまり基準値,基準値+Δ,……,基準値+nΔがテスタ本体によってそれぞれ設定される(ステップS2)。この評価用しきい値Aは、出力信号の電圧範囲を絞り込むためのものであり、上述したように被測定デバイスXの出力信号が取り得る電圧範囲をカバーするもの、つまり当該電圧範囲を大まかに分割したものである。
【0019】
このようにして各コンパレータa0〜anに評価用しきい値Aがそれぞれ設定されると、最初の評価タイミング、つまり時間軸上で電圧レベルが変化する出力信号の最初の電圧レベル評価時刻t0がテスタ本体によって各コンパレータa0〜anに設定される(ステップS3)。そして、各コンパレータa0〜anは、この評価タイミングにおいて出力信号と評価用しきい値A(基準値,基準値+Δ,……,基準値+nΔ)とを並行して比較照合する(ステップS4)。すなわち、複数の評価用しきい値Aが同時に出力信号と比較されて、出力信号の電圧範囲が微小電圧Δの比較的荒い精度で特定される。
【0020】
ここで、出力信号の電圧レベルが、例えばコンパレータa0に評価用しきい値Aとして設定された基準値とコンパレータa1に評価用しきい値Aとして設定された基準値+Δとの間にあった場合、この2つのコンパレータa0,a1の比較結果つまり出力は互いに相反する論理レベルになる。したがって、逆に、コンパレータa0,a1の論理レベルの相違から上記基準値と基準値+Δとの間に出力信号の電圧レベルが存在することが解る。
【0021】
テスタ本体は、このコンパレータa0,a1の論理レベルの相違を検出すると、上記基準値と基準値+Δとの間をさらに細分化した評価用しきい値Bを各コンパレータa0〜anに再設定する(ステップS5)。この評価用しきい値Bは、上記基準値と基準値+Δとの間を全コンパレータa0〜anの個数つまり(n+1)で分割した値である。各コンパレータa0〜anは、このような評価用しきい値Bが設定されると、当該複数の評価用しきい値Bを出力信号と並行して比較照合し(ステップS6)、出力信号の電圧レベルが評価用しきい値Bの何れの間に存在するかを特定する。
【0022】
ここで、例えばコンパレータa0,a1に設定された評価用しきい値Bの間に出力信号の電圧レベルが存在した場合、この両コンパレータa0,a1の論理レベルは相違することになる。この状態では、上記ステップS4の比較照合によって絞り込まれた出力信号の電圧範囲はさらに細かい範囲内の電圧レベルとして特定されたことになる。
【0023】
このようにして最初の評価タイミング、つまり出力信号の最初の電圧レベル評価時刻t0における出力信号の電圧レベルが特定され、さらに当該電圧レベル評価時刻t0が予め設定された最後の電圧レベル評価時刻tmでない場合(ステップS7)、評価タイミングは、次の評価タイミング、つまり上記最初の電圧レベル評価時刻t0からΔtだけ時間遅れした第2の電圧レベル評価時刻t1にシフトされ(ステップS8)、当該第2の電圧レベル評価時刻t1(第2の評価タイミング)について上記ステップS2〜S7の処理が繰り返される。
【0024】
すなわち、これ以降、第2〜最後の電圧レベル評価時刻t1〜tmについて評価用しきい値A及び評価用しきい値Bに基づいて出力信号の電圧レベルが特定される。そして、全ての評価タイミング、つまり全電圧レベル評価時刻t0〜tmについて出力信号の電圧レベルが特定されると、ステップS7の判断が「Yes」となって処理が終了する。この終了時点では、全電圧レベル評価時刻t0〜tmについ出力信号のアナログ波形が離散的にサンプリングされたことになる。
【0025】
本実施形態によれば、以下のような効果を奏する。
(1)各評価タイミングにおいて複数の評価用しきい値と出力信号とを同時比較することにより出力信号のレベルを取得するので、アナログ波形の測定時間を短縮することが可能である。
(2)比較的荒い評価用しきい値Aばかりではなく、さらに精細な評価用しきい値Bをも用いて出力信号の電圧レベルを特定するので、出力信号のアナログ波形を精度良く測定することができる。
(3)余剰のI/OピンA1〜Anをアナログ波形の測定に流用するので、当該余剰のI/OピンA1〜Anを有効活用することができる。
【0026】
なお、比較的荒く出力信号のアナログ波形を測定すれば良い場合には、評価用しきい値Aのみによって各電圧レベル評価時刻t0〜tmにおける出力信号の電圧レベルを取得するようにしても良い。すなわち、この場合には、ステップS5,S6の処理を省略する。また、上記実施形態は、集積回路試験装置を用いたアナログ波形の測定に関するものであるが、本発明は、集積回路試験装置の使用に限定されるものではない。
【0027】
【発明の効果】
以上説明したように、本発明によれば、被測定デバイスの出力信号を異なる評価用しきい値がそれぞれ設定された複数のコンパレータに並列入力し、該各コンパレータにおける出力信号と評価用しきい値との比較タイミングを順次ずらして各比較タイミングにおける出力信号のレベルを特定することにより出力信号のアナログ波形を取得するので、すなわち各評価タイミングにおいて複数の評価用しきい値と出力信号とを同時比較することにより出力信号のレベルを特定するので、アナログ波形の測定時間を短縮することが可能である。
【図面の簡単な説明】
【図1】 本発明の一実施形態における集積回路試験装置の要部構成を示す回路図である。
【図2】 本発明の一実施形態におけるアナログ波形の測定手順を示すフローチャートである。
【符号の説明】
X……被測定デバイス
1……DUTボード
1a……スイッチ
2……ピンエレクトロニクスボード
A0〜An……I/Oピン
a0〜an……コンパレータ
Claims (4)
- 被測定デバイス(X)の出力信号を異なる評価用しきい値がそれぞれ設定された複数のコンパレータ(a0〜an)に並列入力し、該各コンパレータ(a0〜an)における出力信号と評価用しきい値との比較タイミングを順次ずらして各比較タイミングにおける出力信号のレベルを特定することにより出力信号のアナログ波形を取得し、前記複数のコンパレータ(a 0 〜a n )は、ある出力端に割り当てられた前記コンパレータ(a 0 )を含むI/Oピン(A 0 )に加え、被測定デバイス(X)の試験に使用されない余剰のI/Oピン(A 1 〜A n )を1つのスイッチ(1a)を介して前記出力端に接続されたものであることを特徴とする集積回路試験装置。
- 各比較タイミングにおいて出力信号のレベル範囲が特定されると、当該レベル範囲を細分化する複数の評価用しきい値を再設定して出力信号のより正確なレベルを特定することを特徴とする請求項1記載の集積回路試験装置。
- 被測定デバイス(X)の出力信号を異なる評価用しきい値がそれぞれ設定された複数のコンパレータ(a 0 〜a n )に並列入力し、該各コンパレータ(a 0 〜a n )における出力信号と評価用しきい値との比較タイミングを順次ずらして各比較タイミングにおける出力信号のレベルを特定することにより出力信号のアナログ波形を測定し、前記複数のコンパレータ(a 0 〜a n )は、ある出力端に割り当てたコンパレータ(a 0 )を含むI/Oピン(A 0 )に加え、被測定デバイス(X)の試験に使用されない余剰のI/Oピン(A 1 〜A n )を1つのスイッチ(1a)を介して前記出力端に並列接続されたものであることを特徴とするアナログ波形測定方法。
- 各比較タイミングにおいて出力信号のレベル範囲が特定されると、当該レベル範囲を細分化する複数の評価用しきい値を再設定して出力信号のより正確なレベルを特定することを特徴とする請求項3記載のアナログ波形測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152920A JP4129723B2 (ja) | 2002-05-27 | 2002-05-27 | 集積回路試験装置及びアナログ波形測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152920A JP4129723B2 (ja) | 2002-05-27 | 2002-05-27 | 集積回路試験装置及びアナログ波形測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003344513A JP2003344513A (ja) | 2003-12-03 |
JP4129723B2 true JP4129723B2 (ja) | 2008-08-06 |
Family
ID=29770133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002152920A Expired - Fee Related JP4129723B2 (ja) | 2002-05-27 | 2002-05-27 | 集積回路試験装置及びアナログ波形測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4129723B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7809999B2 (en) * | 2005-07-19 | 2010-10-05 | Teradyne, Inc. | Ternary search process |
CN109213067A (zh) * | 2018-10-26 | 2019-01-15 | 安徽理工大学 | 基于plc与工控机的矿用综保***检测装置控制方法 |
-
2002
- 2002-05-27 JP JP2002152920A patent/JP4129723B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003344513A (ja) | 2003-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6694462B1 (en) | Capturing and evaluating high speed data streams | |
US9746520B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
KR100499849B1 (ko) | 반도체 테스트 시스템용 전원 전류 측정 유닛 | |
US7856578B2 (en) | Strobe technique for test of digital signal timing | |
JP4417955B2 (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
JP4394789B2 (ja) | 半導体デバイス試験方法・半導体デバイス試験装置 | |
US6535011B1 (en) | Testing device and testing method for a semiconductor integrated circuit and storage medium having the testing program stored therein | |
US6981192B2 (en) | Deskewed differential detector employing analog-to-digital converter | |
US9702929B2 (en) | Test apparatus | |
JP4129723B2 (ja) | 集積回路試験装置及びアナログ波形測定方法 | |
US20080232538A1 (en) | Test apparatus and electronic device | |
US20030117163A1 (en) | Testing apparatus and method of measuring operation timing of semiconductor device | |
US20080228417A1 (en) | Changing point detecting circuit, jitter measuring apparatus and test apparatus | |
KR20090091186A (ko) | 다층 세라믹 커패시터 테스팅을 위한 다지점, 다중-파라미터 데이터 획득 | |
US8008935B1 (en) | Tester and a method for testing an integrated circuit | |
CN109270480B (zh) | 检测源监控单元的方法 | |
JP3934384B2 (ja) | 半導体デバイス試験装置 | |
US9344075B2 (en) | Measuring delay between signal edges of different signals using an undersampling clock | |
JP2014130095A (ja) | 試験装置および試験方法 | |
US6445207B1 (en) | IC tester and IC test method | |
JPH11101850A (ja) | Ic試験装置 | |
JP3398755B2 (ja) | Icテスタの電流測定装置 | |
US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
JP4214361B2 (ja) | Ic試験装置及びその出力信号のタイミング調整方法 | |
JP2000147071A (ja) | アナログ回路の特性検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |