JP4126747B2 - ３次元デバイスの製造方法 - Google Patents
３次元デバイスの製造方法 Download PDFInfo
- Publication number
- JP4126747B2 JP4126747B2 JP04841098A JP4841098A JP4126747B2 JP 4126747 B2 JP4126747 B2 JP 4126747B2 JP 04841098 A JP04841098 A JP 04841098A JP 4841098 A JP4841098 A JP 4841098A JP 4126747 B2 JP4126747 B2 JP 4126747B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- manufacturing
- dimensional
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 113
- 239000010409 thin film Substances 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 160
- 238000000926 separation method Methods 0.000 claims description 142
- 238000012546 transfer Methods 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 120
- 239000010408 film Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 35
- 230000015654 memory Effects 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- 229920000620 organic polymer Polymers 0.000 claims description 7
- 239000002861 polymer material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 526
- 239000012790 adhesive layer Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 239000000203 mixture Substances 0.000 description 16
- -1 silicate compound Chemical class 0.000 description 15
- 239000011521 glass Substances 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000002679 ablation Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004064 recycling Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229920000098 polyolefin Polymers 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004721 Polyphenylene oxide Substances 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005424 photoluminescence Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920006324 polyoxymethylene Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229920000219 Ethylene vinyl alcohol Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920006380 polyphenylene oxide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005068 transpiration Effects 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910052845 zircon Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 239000004709 Chlorinated polyethylene Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910005451 FeTiO3 Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004549 K2 SiO3 Inorganic materials 0.000 description 1
- 229910011800 Li2 SiO3 Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229910017676 MgTiO3 Inorganic materials 0.000 description 1
- 229910004736 Na2 SiO3 Inorganic materials 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229930040373 Paraformaldehyde Natural products 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910020698 PbZrO3 Inorganic materials 0.000 description 1
- 229920008285 Poly(ether ketone) PEK Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229920001328 Polyvinylidene chloride Polymers 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910003079 TiO5 Inorganic materials 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 1
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 1
- 229920001893 acrylonitrile styrene Polymers 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- UFRKOOWSQGXVKV-UHFFFAOYSA-N ethene;ethenol Chemical compound C=C.OC=C UFRKOOWSQGXVKV-UHFFFAOYSA-N 0.000 description 1
- 239000004715 ethylene vinyl alcohol Substances 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920001973 fluoroelastomer Polymers 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229920000554 ionomer Polymers 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002798 polar solvent Substances 0.000 description 1
- 229920003254 poly(benzobisthiazole) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000005033 polyvinylidene chloride Substances 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 239000005307 potash-lime glass Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- SCUZVMOVTVSBLE-UHFFFAOYSA-N prop-2-enenitrile;styrene Chemical compound C=CC#N.C=CC1=CC=CC=C1 SCUZVMOVTVSBLE-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical class O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 229920002725 thermoplastic elastomer Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- 229910052882 wollastonite Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３次元デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
従来、３次元ＩＣ等の３次元デバイスを製造する場合には、まず、Ｓｉ基板上に、電界効果トランジスタ（ＦＥＴ）等を含む第１層を多数工程を経て形成する。次いで、この第１層上に、同様の第２層を形成する。以下、同様にして、第３層以降を形成する。
【０００３】
しかしながら、従来の３次元デバイスの製造方法では、同一基板上に各層を順次重ねてゆくようにして形成するので、上層の形成は、下層に悪影響を与えないようにしなければならず、種々の制約（例えば、下層が変質しないような温度の上限等）を受ける。
【０００４】
また、異なる層を積層する場合、各層を適したデバイスパラメータ（例えば、ゲート線幅、ゲート絶縁膜の膜厚、デザインルール、製造時の温度等の製造条件）で形成するのは、非常に難しい。
【０００５】
また、従来の３次元デバイスの製造方法では、デバイスを構成する基板上に各層を形成するので、用いる基板は、デバイスの基板としての適合性と、各層を形成するときの基板としての適合性とを兼ね備えていなければならず、このため、特定の基板しか使用することができず、不利であった。
【０００６】
このような理由から、３次元ＩＣ等の３次元デバイスの実用化は、未だなされていない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、薄膜デバイス層の形成条件の自由度を広げ、容易に、高性能の３次元デバイスを製造することができる３次元デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的は、下記態様により達成される。
【０００９】
本発明に係る３次元デバイスの製造方法の態様のひとつは、２次元方向の所定の領域内に配置される薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元デバイスを製造する３次元デバイスの製造方法であって、前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、ことを特徴とする。
また、本発明に係る３次元デバイスの製造方法の態様のひとつは、基体上に、２次元方向に広がる所定の領域内で回路を構成する薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元方向の回路を構成する３次元デバイスを製造する３次元デバイスの製造方法であって、前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、ことを特徴とするものでもよい。
さらに、本発明に係る３次元デバイスの製造方法の態様のひとつは、３次元デバイスの製造方法であって、第１の基板上に分離層と中間層とを介して薄膜デバイス層を形成する第１工程と、前記第１工程のあと、前記薄膜デバイス層を第２の基板に接合する第２工程と、前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記薄膜デバイス層を前記第２の基板側へ転写する第３工程と、を含み、前記第１工程において前記中間層が前記分離層と前記薄膜デバイス層との間に位置するものである、ことを特徴とするものでもよい。
【００１０】
上記３次元デバイスの製造方法において、前記分離層と前記薄膜デバイス層との間に中間層が形成されている、ことが好ましい。
【００１１】
上記３次元デバイスの製造方法において、前記分離層の剥離は、分離層を構成する物質の原子間または分子間の結合力が消失または減少することにより生じる、ことが好ましい。
【００１２】
上記３次元デバイスの製造方法において、前記分離層の剥離は、分離層を構成する物質から気体が発生することにより生じる、ことが好ましい。
【００１３】
上記３次元デバイスの製造方法において、前記光がレーザ光である、ことが好ましい。
【００１４】
上記３次元デバイスの製造方法において、前記レーザ光の波長が、１００〜３５０ nm である、ことが好ましい。
【００１５】
上記３次元デバイスの製造方法において、前記レーザ光の波長が、３５０〜１２００ nm である、ことが好ましい。
【００１６】
上記３次元デバイスの製造方法において、前記分離層は、非晶質シリコン、セラミックス、金属または有機高分子材料で構成されている、ことが好ましい。
【００１７】
上記３次元デバイスの製造方法において、前記第１の基板は、透明基板である、ことが好ましい。
【００１８】
さらに、本発明に係る３次元デバイスの製造方法の態様のひとつは、第１の基板上に分離層と中間層とを介して第１の薄膜デバイス層を形成する第１工程と、前記第１工程のあと、前記第１の薄膜デバイス層を第２の基板上に形成された第２の薄膜デバイス層に接合する第２工程と、前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記第１の薄膜デバイス層を前記第２の薄膜デバイス層上へ転写する第３工程と、を含み、前記第１工程において前記中間層が前記分離層と前記第１の薄膜デバイス層との間に位置するものである、ことを特徴とするものでもよい。
【００１９】
上記３次元デバイスの製造方法において、前記第１工程が前記第１の薄膜デバイス層に接続電極を形成する工程を含み、前記第３工程において、前記接続電極により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層が電気的に接続するものである、ことが好ましい。
【００２０】
上記３次元デバイスの製造方法において、前記接続電極は、前記第１の薄膜デバイス層の両面に存在する、ことが好ましい。
【００２１】
上記３次元デバイスの製造方法において、異方性導電膜を介して前記第１の薄膜デバイス層と前記第２の薄膜デバイス層を接合する、ことが好ましい。
【００２２】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうちの一方に発光部が形成され、他方に前記発光部からの光を受光する受光部が形成され、前記発光部および前記受光部により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の間で光による通信を可能とする、ことが好ましい。
【００２３】
上記３次元デバイスの製造方法において、前記第１工程において、前記第１の基板上に前記第２の薄膜デバイス層が形成されるものであり、前記第１工程と前記第２工程との間に、前記第２の基板上に前記第２の薄膜デバイス層を転写する工程を含む、ことが好ましい。
【００２４】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうち少なくとも１つは、複数の薄膜トランジスタを有する、ことが好ましい。
【００２５】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもメモリを含む、ことが好ましい。
【００２６】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもロジックを含む、ことが好ましい。
【００２７】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の一方がメモリを含み他方がロジックを含む、ことが好ましい。
【００２８】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なるデザインルールで形成する、ことが好ましい。
【００２９】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なるデザインパラメータで形成する、ことが好ましい。
【００３０】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なる製造プロセスで形成する、ことが好ましい。
【００３１】
【発明の実施の形態】
以下、本発明の３次元デバイスの製造方法を添付図面に示す好適実施例に基づいて詳細に説明する。
【００３２】
本発明では、後述する「薄膜構造の転写方法（転写技術）」を用いて複数の層を積層し、３次元デバイス（例えば、３次元ＩＣ等）を製造する。まず、前記「薄膜構造の転写方法」を説明する。
【００３３】
図１〜図８は、それぞれ、本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。以下、これらの図に基づいて、薄膜構造の転写方法（剥離方法）の工程を順次説明する。
【００３４】
〈１〉 図１に示すように、基板１の片面（分離層形成面１１）に、分離層（光吸収層）２を形成する。
【００３５】
基板１は、基板１側から照射光７を照射する場合、その照射光７が透過し得る透光性を有するものであるのが好ましい。
【００３６】
この場合、照射光７の透過率は、１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、照射光７の減衰（ロス）が大きくなり、分離層２を剥離するのにより大きな光量を必要とする。
【００３７】
また、基板１は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層４や中間層３を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１が耐熱性に優れていれば、基板１上への被転写層４等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００３８】
従って、基板１は、被転写層４の形成の際の最高温度をＴmax としたとき、歪点がＴmax 以上の材料で構成されているものが好ましい。具体的には、基板１の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００３９】
なお、後述する分離層２、中間層３および被転写層４の形成の際のプロセス温度を低くするのであれば、基板１についても、融点の低い安価なガラス材や合成樹脂を用いることができる。
【００４０】
また、基板１の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１の厚さが薄過ぎると強度の低下を招き、厚過ぎると、基板１の透過率が低い場合に、照射光７の減衰を生じ易くなる。なお、基板１の照射光７の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。
【００４１】
なお、照射光７を均一に照射できるように、基板１の分離層形成部分の厚さは、均一であるのが好ましい。
【００４２】
また、基板１の分離層形成面１１や、照射光入射面１２は、図示のごとき平面に限らず、曲面であってもよい。
【００４３】
本発明では、基板１をエッチング等により除去するのではなく、基板１と被転写層４との間にある分離層２を剥離して基板１を離脱させるため、作業が容易であるとともに、例えば比較的厚さの厚い基板を用いる等、基板１に関する選択の幅も広い。
【００４４】
次に、分離層２について説明する。
【００４５】
分離層２は、後述する照射光７を吸収し、その層内および／または界面２ａまたは２ｂにおいて剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、照射光７の照射により、分離層２を構成する物質の原子間または分子間の結合力が消失または減少すること、換言すれば、アブレーションを生ぜしめることにより層内剥離および／または界面剥離に至るものである。
【００４６】
さらに、照射光７の照射により、分離層２から気体が放出され、分離効果が発現される場合もある。すなわち、分離層２に含有されていた成分が気体となって放出される場合と、分離層２が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
【００４７】
このような分離層２の組成としては、例えば次のようなものが挙げられる。
【００４８】
▲１▼ 非晶質シリコン（ａ−Ｓｉ）
この非晶質シリコン中には、Ｈ（水素）が含有されていてもよい。この場合、Ｈの含有量は、２at％以上程度であるのが好ましく、２〜２０at％程度であるのがより好ましい。このように、Ｈが所定量含有されていると、照射光７の照射により、水素が放出され、分離層２に内圧が発生し、それが上下の薄膜を剥離する力となる。
【００４９】
非晶質シリコン中のＨの含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００５０】
▲２▼ 酸化ケイ素またはケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化合物等の各種酸化物セラミックス、誘電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ２ 、Ｓｉ３ Ｏ２ が挙げられ、ケイ酸化合物としては、例えばＫ２ ＳｉＯ３ 、Ｌｉ２ ＳｉＯ３ 、ＣａＳｉＯ３ 、ＺｒＳｉＯ４ 、Ｎａ２ ＳｉＯ３ が挙げられる。
【００５１】
酸化チタンとしては、ＴｉＯ、Ｔｉ２ Ｏ３ 、ＴｉＯ２ が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ４ 、ＢａＴｉＯ３ 、Ｂａ２ Ｔｉ９ Ｏ２０、ＢａＴｉ５ Ｏ１１、ＣａＴｉＯ３ 、ＳｒＴｉＯ３ 、ＰｂＴｉＯ３ 、ＭｇＴｉＯ３ 、ＺｒＴｉＯ２ 、ＳｎＴｉＯ４ 、Ａｌ２ ＴｉＯ５ 、ＦｅＴｉＯ３ が挙げられる。
【００５２】
酸化ジルコニウムとしては、ＺｒＯ２ が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ３ 、ＺｒＳｉＯ４ 、ＰｂＺｒＯ３ 、ＭｇＺｒＯ３ 、Ｋ２ ＺｒＯ３ が挙げられる。
【００５３】
▲３▼ ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
▲４▼ 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲５▼ 有機高分子材料
有機高分子材料としては、−ＣＨ２ −、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（照射光７の照射によりこれらの結合が切断される）を有するもの、特にこれらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００５４】
このような有機高分子材料の具体的例としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂等が挙げられる。
【００５５】
▲６▼ 金属
金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５６】
また、分離層２の厚さは、剥離目的や分離層２の組成、層構成、形成方法等の諸条件により異なるが、通常は、１nm〜２０μm 程度であるのが好ましく、１０nm〜２μm 程度であるのがより好ましく、４０nm〜１μm 程度であるのがさらに好ましい。
【００５７】
分離層２の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層２の良好な剥離性を確保するために、照射光７のパワー（光量）を大きくする必要があるとともに、後に分離層２を除去する際にその作業に時間がかかる。なお、分離層２の膜厚は、できるだけ均一であるのが好ましい。
【００５８】
分離層２の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５９】
例えば、分離層２の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００６０】
また、分離層２をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【００６１】
また、分離層２の形成は、２工程以上の工程（例えば、層の形成工程と熱処理工程）で行われてもよい。
【００６２】
このような分離層２は、２以上の層で構成されてもよい。この場合、前記２以上の層の組成または特性は、同一であってもよく、また、異なっていてもよい。
【００６３】
〈２〉 図２に示すように、分離層２の上に中間層（下地層）３を形成する。
【００６４】
この中間層３は、種々の形成目的で形成され、例えば、製造時または使用時において後述する被転写層４を物理的または化学的に保護する保護層、絶縁層、導電層、照射光７の遮光層、被転写層４へのまたは被転写層４からの成分の移行（マイグレーション）を阻止するバリア層、反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６５】
この中間層３の組成としては、その形成目的に応じて適宜設定され、例えば、非晶質シリコンによる分離層２と薄膜トランジスタ（ＴＦＴ）による被転写層４との間に形成される中間層３の場合には、ＳｉＯ２ 等の酸化ケイ素が挙げられ、分離層２とＰＺＴによる被転写層４との間に形成される中間層３の場合には、例えば、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉまたはこれらを主とする合金のような金属が挙げられる。
【００６６】
このような中間層３の厚さは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm 程度であるのが好ましく、４０nm〜〜１μm 程度であるのがより好ましい。
【００６７】
また、中間層３の形成方法も、前記分離層２で挙げた形成方法と同様の方法が挙げられる。また、中間層３の形成は、２工程以上の工程で行われてもよい。
【００６８】
なお、このような中間層３は、同一または異なる組成のものを２層以上形成することもできる。また、本発明では、中間層３を形成せず、分離層２上に直接被転写層４を形成してもよい。
【００６９】
〈３〉 図３に示すように、中間層３の上に被転写層（被剥離物）４を形成する。
【００７０】
被転写層４は、後述する転写体６へ転写される層であって、前記分離層２で挙げた形成方法と同様の方法により形成することができる。
【００７１】
被転写層４の形成目的、種類、形態、構造、組成、物理的または化学的特性等は、特に限定されないが、転写の目的や有用性を考慮して、薄膜、特に機能性薄膜または薄膜デバイスであるのが好ましい。
【００７２】
機能性薄膜および薄膜デバイスとしては、例えば、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
【００７３】
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
【００７４】
このような機能性薄膜または薄膜デバイスは、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。従って、この場合、前述したように、基板１としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００７５】
なお、被転写層４は、単層でも、複数の層の積層体でもよい。さらには、前記薄膜トランジスタ等のように、所定のパターンニングが施されたものであってもよい。被転写層４の形成（積層）、パターンニングは、それに応じた所定の方法により行われる。このような被転写層４は、通常、複数の工程を経て形成される。
【００７６】
薄膜トランジスタによる被転写層４の形成は、例えば、特公平２−５０６３０号公報や、文献：H.Ohshima et al : International Symposium Digest of Technical Papers SID 1983 ”B/W and Color LC Video Display Addressed by Poly Si TFTs”に記載された方法に従って行うことができる。
【００７７】
また、被転写層４の厚さも特に限定されず、その形成目的、機能、組成、特性等の諸条件に応じて適宜設定される。被転写層４が薄膜トランジスタの場合、その合計厚さは、好ましくは０．５〜２００μm 程度、より好ましくは１．０〜１０μm 程度とされる。また、その他の薄膜の場合、好適な合計厚さは、さらに広い範囲でよく、例えば５０nm〜１０００μm 程度とすることができる。
【００７８】
なお、被転写層４は、前述したような薄膜に限定されず、例えば、塗布膜やシートのような厚膜であってもよい。
【００７９】
〈４〉 図４に示すように、被転写層（被剥離物）４上に接着層５を形成し、該接着層５を介して転写体６を接着（接合）する。
【００８０】
接着層５を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層５の形成は、例えば、塗布法によりなされる。
【００８１】
前記硬化型接着剤を用いる場合、例えば被転写層４上に硬化型接着剤を塗布し、その上に後述する転写体６を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層４と転写体６とを接着、固定する。
【００８２】
光硬化型接着剤を用いる場合は、透光性の転写体６を未硬化の接着層５上に配置した後、転写体６上から硬化用の光を照射して接着剤を硬化させることが好ましい。また、基板１が透光性を有するものであれば、基板１と転写体６の両側から硬化用の光を照射して接着剤を硬化させれば、硬化が確実となり好ましい。
【００８３】
なお、図示と異なり、転写体６側に接着層５を形成し、その上に被転写層４を接着してもよい。また、被転写層４と接着層５との間に、前述したような中間層を設けてもよい。また、例えば転写体６自体が接着機能を有する場合等には、接着層５の形成を省略してもよい。
【００８４】
転写体６としては、特に限定されないが、基板（板材）、特に透明基板が挙げられる。なお、このような基板は、平板であっても、湾曲板であってもよい。
【００８５】
また、転写体６は、前記基板１に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１側に被転写層４を形成し、その後、該被転写層４を転写体６に転写するため、転写体６に要求される特性、特に耐熱性は、被転写層４の形成の際の温度条件等に依存しないからである。
【００８６】
従って、被転写層４の形成の際の最高温度をＴmax としたとき、転写体６の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax 以下のものを用いることができる。例えば、転写体６は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【００８７】
また、転写体６の機械的特性としては、ある程度の剛性（強度）を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
【００８８】
このような転写体６の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の（低融点の）安価なガラス材が好ましい。
【００８９】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルペンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート（ＰＭＭＡ）、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ樹脂）、アクリロニトリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール（ＰＶＡ）、エチレン−ビニルアルコール共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて（例えば２層以上の積層体として）用いることができる。
【００９０】
ガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【００９１】
転写体６として合成樹脂で構成されたものを用いる場合には、大型の転写体６を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。従って、大型で安価なデバイス（例えば、液晶ディスプレイ）を容易に製造することができるようになる。
【００９２】
なお、転写体６は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【００９３】
さらに、転写体６は、金属、セラミックス、石材、木材、紙等の物質であってもよいし、ある品物を構成する任意の面上（時計の面上、エアコンの表面上、プリント基板の上等）、さらには壁、柱、梁、天井、窓ガラス等の構造物の表面上であってもよい。
【００９４】
〈５〉 図５に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。この照射光７は、基板１を透過した後、界面２ａ側から分離層２に照射される。これにより、図６または図７に示すように、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅するので、基板１と転写体６とを離間させると、被転写層４が基板１から離脱して、転写体６へ転写される。
【００９５】
なお、図６は、分離層２に層内剥離が生じた場合を示し、図７は、分離層２に界面２ａでの界面剥離が生じた場合を示す。分離層２の層内剥離および／または界面剥離が生じる原理は、分離層２の構成材料にアブレーションが生じること、また、分離層２内に内蔵しているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００９６】
ここで、アブレーションとは、照射光を吸収した固体材料（分離層２の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することを言い、主に、分離層２の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
【００９７】
分離層２が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層２の組成や、その他種々の要因に左右され、その要因の１つとして、照射光７の種類、波長、強度、到達深さ等の条件が挙げられる。
【００９８】
照射光７としては、分離層２に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられるが、そのなかでも、分離層２の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００９９】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ２ レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【０１００】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層２にアブレーションを生じさせることができ、よって、隣接するまたは近傍の中間層３、被転写層４、基板１等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく分離層２を剥離することができる。
【０１０１】
また、分離層２にアブレーションを生じさせるに際しての照射光に波長依存性がある場合、照射されるレーザ光の波長は、１００〜３５０nm程度であるのが好ましい。
【０１０２】
また、分離層２に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０〜１２００nm程度であるのが好ましい。
【０１０３】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００mJ/cm２程度とするのが好ましく、１００〜５００mJ/cm２程度とするのがより好ましい。また、照射時間は、１〜１０００nsec程度とするのが好ましく、１０〜１００nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層２および中間層３を透過した照射光により被転写層４へ悪影響を及ぼすことがある。
【０１０４】
このようなレーザ光に代表される照射光７は、その強度が均一となるように照射されるのが好ましい。
【０１０５】
照射光７の照射方向は、分離層２に対し垂直な方向に限らず、分離層２に対し所定角度傾斜した方向であってもよい。
【０１０６】
また、分離層２の面積が照射光の１回の照射面積より大きい場合には、分離層２の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に２回以上照射してもよい。
【０１０７】
また、異なる種類、異なる波長（波長域）の照射光（レーザ光）を同一領域または異なる領域に２回以上照射してもよい。
【０１０８】
〈６〉 図８に示すように、中間層３に付着している分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。
【０１０９】
図６に示すような分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１１０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１１１】
以上のような各工程を経て、被転写層４の転写体６への転写が完了する。その後、被転写層４に隣接する中間層３の除去や、他の任意の層の形成等を行うこともできる。
【０１１２】
本発明では、被剥離物である被転写層４自体を直接剥離するのではなく、被転写層４に接合された分離層２において剥離するため、被剥離物（被転写層４）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層４）へのダメージもなく、被転写層４の高い信頼性を維持することができる。
【０１１３】
また、図示の実施例では、基板１側から照射光７を照射したが、例えば、被転写層４が照射光７の照射により悪影響を受けないものの場合には、照射光７の照射方向は前記に限定されず、基板１と反対側から照射光を照射してもよい。
【０１１４】
また、分離層２の面方向に対し部分的に、すなわち所定のパターンで照射光を照射して、被転写層４を前記パターンで転写するような構成であってもよい（第１の方法）。この場合には、前記〈５〉の工程に際し、基板１の照射光入射面１２に対し、前記パターンに対応するマスキングを施して照射光７を照射するか、あるいは、照射光７の照射位置を精密に制御する等の方法により行うことができる。
【０１１５】
また、分離層２を基板１の分離層形成面１１全面に形成するのではなく、分離層２を所定のパターンで形成することもできる（第２の方法）。この場合、マスキング等により分離層２を予め所定のパターンに形成するか、あるいは、分離層２を分離層形成面１１の全面に形成した後、エッチング等によりパターンニングまたはトリミングする方法が可能である。
【０１１６】
以上のような第１の方法および第２の方法によれば、被転写層４の転写を、そのパターンニングやトリミングと共に行うことができる。
【０１１７】
また、前述した方法と同様の方法により、転写を２回以上繰り返し行ってもよい。この場合、転写回数が偶数回であれば、最後の転写体に形成された被転写層の表・裏の位置関係を、最初に基板１に被転写層を形成した状態と同じにすることができる。
【０１１８】
また、大型の透明基板（例えば、有効領域が９００mm×１６００mm）を転写体６とし、小型の基板１（例えば、有効領域が４５mm×４０mm）に形成した小単位の被転写層４（薄膜トランジスタ）を複数回（例えば、約８００回）好ましくは隣接位置に順次転写して、大型の透明基板の有効領域全体に被転写層４を形成し、最終的に前記大型の透明基板と同サイズの液晶ディスプレイを製造することもできる。
【０１１９】
また、基板１上に形成した被転写層４を複数用意し、各被転写層４を転写体６上へ、順次転写し（重ね）、被転写層４の積層体を形成してもよい。この場合、積層される被転写層４は、同一でもよく、また、異なっていてもよい。
【０１２０】
以上が、本発明で用いる薄膜構造の転写方法である。
【０１２１】
次に、前述した薄膜構造の転写方法（転写技術）を用いた３次元デバイス（多層構造のデバイス）の製造方法の第１実施例を説明する。
【０１２２】
図９は、３次元デバイスの構成例を模式的に示す断面図、図１０〜図１５は、それぞれ、本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。なお、前述した薄膜構造の転写方法との共通点については、説明を省略する。
【０１２３】
図９に示すように、３次元デバイス１０は、基体（ベース）としての基板（転写側基板）２１と、第１の被転写層（第１の薄膜デバイス層）４１と、第２の被転写層（第２の薄膜デバイス層）４２とを有している。被転写層４１および４２は、それぞれ、２次元方向（基板２１に対して平行な方向）に広がっていて、所定の回路を構成している。
【０１２４】
この場合、基板２１の図９中上側に、接着層５を介して被転写層４１が接着（接合）されている。
【０１２５】
そして、この被転写層４１の図９中上側に、導電性接着層２２を介して被転写層４２が接着（接合）されている。
【０１２６】
被転写層４１は、その図９中上側に接続電極（接続用の端子）４１１および４１２をそれぞれ有している。また、被転写層４１は、その図９中下側に接続電極４２１および４２２をそれぞれ有している。この被転写層４１の接続電極４１１と被転写層４２の接続電極４２１とは、導電性接着層２２を介して電気的に接続されており、また、被転写層４１の接続電極４１２と被転写層４２の接続電極４２２とは、導電性接着層２２を介して電気的に接続されている。
【０１２７】
導電性接着層２２としては、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film ）が好ましい。異方性導電膜で接着することにより、厚さ方向（図９中、上下方向）のみで導通が確保されるので、図９中横方向のショートを防止することができる。すなわち、接続電極４１１と接続電極４１２、接続電極４１１と接続電極４２２、接続電極４２１と接続電極４２２、接続電極４２１と接続電極４１２がショートするのを防止することができる。
【０１２８】
また、異方性導電膜で接着することにより、容易に、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２とが、それぞれ電気的に接続するように位置合わせをしつつ、被転写層４１と被転写層４２とを接着（接合）することができる。
【０１２９】
なお、この３次元デバイス１０の基板（転写側基板）２１は、図４〜図８中の転写体６に相当する。
【０１３０】
また、３次元デバイス１０の被転写層４１および４２としては、例えば、前述した被転写層４として例示した種々のものが挙げられる。
【０１３１】
具体的には、被転写層４１および４２は、ＤＲＡＭ（ダイナミックＲＡＭ）、ＳＲＡＭ（スタティックＲＡＭ）、Ｅ２ ＰＲＯＭ、ＲＯＭ等のメモリ、ＣＰＵ等のロジック（ロジック回路）、光センサー、磁気センサー等のセンサー等とすることができる。なお、被転写層４１および４２が前記のものに限定されないのは、言うまでもない。
【０１３２】
また、被転写層４１と被転写層４２は、同一でもよく、また、異なっていてもよい。
【０１３３】
被転写層４１と被転写層４２とが同一の場合としては、例えば、被転写層４１および被転写層４２の両方をメモリ（メモリセルアレイ）とすることができる。これにより大容量のメモリ（大規模メモリ）が実現する。
【０１３４】
また、前記の他、例えば、被転写層４１および被転写層４２の両方をロジック（ロジック回路）とすることもできる。これにより大規模のロジック（大規模ロジック）が実現する。
【０１３５】
また、被転写層４１と被転写層４２とが異なる場合としては、例えば、被転写層４１および被転写層４２のうちの一方をメモリとし、他方をロジックとすることができる。すなわち、３次元デバイス１０は、メモリとロジックとを混載（一体化）したシステムＩＣ（例えば、システムＬＳＩ）となる。
【０１３６】
このような場合、本発明によれば、被転写層４１と被転写層４２を異なるデザインルール（最小線幅）で形成することができる。また、被転写層４１と被転写層４２を異なるデザインパラメータで形成することができる。また、被転写層４１と被転写層４２を異なる製造プロセスで形成することができる。従来では、積層された層同士で、このような条件を変えることは、不可能または困難であった。
【０１３７】
前記システムＩＣにおけるメモリの最小線幅は、例えば、０．３５μm （μm ルール）程度とされ、ロジックの最小線幅は、例えば、０．５μm （μm ルール）程度とされる（メモリの最小線幅は、ロジックの最小線幅より小さい）。また、これとは逆に、メモリの最小線幅をロジックの最小線幅より大きくしてもよい。
【０１３８】
前記３次元デバイス１０は、前述した薄膜構造の転写方法により、例えば、下記のようにして製造する。
【０１３９】
〈Ａ１〉 図１０に示すように、基板（元基板）１の片面に、分離層２を形成する。また、図１１に示すように、基板（元基板）１の片面に、分離層２を形成する。
【０１４０】
〈Ａ２〉 図１０および図１１に示すように、各基板１の分離層２の上に、それぞれ、中間層（下地層）３を形成する。
【０１４１】
〈Ａ３〉 図１０に示すように、中間層３の上に、第１の被転写層（第１の薄膜デバイス層）４１を形成する。また、図１１に示すように、中間層３の上に、第２の被転写層（第２の薄膜デバイス層）４２を形成する。
【０１４２】
被転写層４１のＫ部分（図１０において一点鎖線で囲まれている部分）の拡大断面図を図１０中に示す。
【０１４３】
図１０に示すように、被転写層４１は、例えば、中間層３（例えば、ＳｉＯ２膜）上に形成された薄膜トランジスタ（ＴＦＴ）６０を有している。
【０１４４】
この薄膜トランジスタ６０は、ポリシリコン層にｎ型またはｐ型不純物を導入して形成されたソース層（ｎ＋ またはｐ＋ 層）６１およびドレイン層（ｎ＋ またはｐ＋ 層）６２と、チャネル層６３と、ゲート絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、例えばアルミニウムからなる電極６７および６８と、保護膜６９とで構成されている。
【０１４５】
この薄膜トランジスタ６０の保護膜６９の図１０中下側には、接続電極４１１が形成されている。この接続電極４１１は、保護膜６９に形成されたコンタクトホールを経由して、電極６８に電気的に接続されている。
【０１４６】
また、被転写層４２のＫ部分（図１１において一点鎖線で囲まれている部分）の拡大断面図を図１１中に示す。
【０１４７】
図１１に示すように、被転写層４２は、例えば、中間層３（例えば、ＳｉＯ２膜）上に形成された薄膜トランジスタ（ＴＦＴ）６０を有している。
【０１４８】
この薄膜トランジスタ６０は、ポリシリコン層にｎ型またはｐ型不純物を導入して形成されたソース層（ｎ＋ またはｐ＋ 層）６１およびドレイン層（ｎ＋ またはｐ＋ 層）６２と、チャネル層６３と、ゲート絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、例えばアルミニウムからなる電極６７および６８と、保護膜６９とで構成されている。
【０１４９】
この薄膜トランジスタ６０の保護膜６９の図１１中上側には、接続電極４２１が形成されている。この接続電極４２１は、保護膜６９に形成されたコンタクトホールを経由して、電極６７に電気的に接続されている。
【０１５０】
なお、電極４１２の近傍の被転写層４１および電極４２２の近傍の被転写層４２の構成は、前記とほぼ同様であるので、説明を省略する。
【０１５１】
本発明では、被転写層４１を図示しない１枚の基板（例えば、ガラス製基板）に多数同時に形成し、それを切り出してもよい。同様に、被転写層４２を図示しない１枚の基板（例えば、ガラス製基板）に多数同時に形成し、それを切り出してもよい。
【０１５２】
この場合、例えば、被転写層４１、４２が形成された基板をそれぞれプローブ装置にセットし、各被転写層４１、４２の接続電極や図示しない端子に触針をコンタクトして、各被転写層４１、４２の電気的特性検査を実施する。そして、不良と判定された被転写層４１、４２にはインカーまたはスクラッチ針等でマーキングする。
【０１５３】
その後、各被転写層４１、４２を個々にダイシングする。この際、マーキングの有無により、個々の被転写層４１、４２を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層４１、４２の電気的特性検査を実施しても良い。
【０１５４】
また、本発明では、被転写層４１と被転写層４２とを同時に製造してもよく、特に、同一の基板（元基板）１上に、同時に製造してもよい。これにより、工程数を減少させることができる。
【０１５５】
〈Ａ４〉 図１２に示すように、前記基板１上に形成した被転写層４１と、基板（転写側基板）２１とを接着層５を介して接着（接合）する。
【０１５６】
〈Ａ５〉 図１２に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。前述したように、この照射光７は、基板１を透過した後、分離層２に照射され、これにより、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１５７】
そして、基板１と基板２１とを離間させる。これにより、図１３に示すように、被転写層４１が基板１から離脱して、基板２１へ転写される。
【０１５８】
〈Ａ６〉 図１３に示すように、被転写層４１上の中間層３や分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。なお、必要に応じて、接続電極４１１、４１２が露出する程度に、前記中間層３を残してもよい。
【０１５９】
また、分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１６０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１６１】
以上のような各工程を経て、被転写層４１の基板２１への転写が完了する。その後、他の任意の層の形成等を行うこともできる。
【０１６２】
〈Ａ７〉 図１４に示すように、対応する接続電極同士が対向、すなわち、接続電極４１１と接続電極４２１とが対向し、かつ接続電極４１２と接続電極４２２とが対向するように位置決めしつつ、前記基板１上に形成した被転写層４２と、前記基板２１に転写した被転写層４１とを導電性接着層２２を介して接着（接合）する。
【０１６３】
この導電性接着層２２としては、前述したように、異方性導電膜が好ましいが、本発明は、それに限定されるものではない。
【０１６４】
異方性導電膜で接着する際は、被転写層４１と被転写層４２との間に所定の導電性接着剤を充填（配置）し、その導電性接着剤を図１４中縦方向に加圧しつつ硬化させる。これにより、被転写層４１と被転写層４２とが導電性接着層２２を介して接着されるとともに、この導電性接着層２２中の図示しない導電粒子が図１４中縦方向につながり（接触し）、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２が、それぞれ、前記導電粒子を介して電気的に接続される。
【０１６５】
〈Ａ８〉 図１４に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。前述したように、この照射光７は、基板１を透過した後、分離層２に照射され、これにより、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１６６】
そして、基板１と基板２１とを離間させる。これにより、図１５に示すように、被転写層４２が基板１から離脱して、被転写層４１上へ転写される。
【０１６７】
なお、被転写層４１、４２および導電性接着層２２のＫ部分（図１５において一点鎖線で囲まれている部分）の拡大断面図を図１５中に示す。
【０１６８】
〈Ａ９〉 図１５に示すように、被転写層４２上の中間層３や分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。なお、必要に応じて、前記中間層３を残してもよい。
【０１６９】
また、分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１７０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１７１】
以上のような各工程を経て、被転写層４２の被転写層４１上への転写、すなわち、被転写層４２と被転写層４１の積層が完了する。その後、他の任意の層の形成等を行うこともできる。
【０１７２】
以上説明したように、本発明によれば、転写により、容易に、３次元デバイス（例えば、３次元ＩＣ）１０を製造することができる。
【０１７３】
特に、各薄膜デバイス層をそれぞれ単独で作れるので、従来のような下層（下側の薄膜デバイス層）への悪影響を考慮することがなく、製造条件の自由度が広い。
【０１７４】
そして、本発明では、複数の薄膜デバイス層を積層するので、集積度を向上することができる。すなわち、比較的緩いデザインルールでも比較的狭い面積にＩＣを形成することができる。
【０１７５】
例えば、３次元デバイス１０がメモリを有する場合（例えば、被転写層４１および４２の両方がメモリの場合）には、メモリの大容量化を図ることができる。また、３次元デバイス１０がロジックを有する場合（例えば、被転写層４１および４２の両方がロジックの場合）には、ロジックの大規模化を図ることができる。
【０１７６】
また、本発明では、各薄膜デバイス層を一旦、異なる基板上に形成することができるので、各薄膜デバイス層を任意のデバイスパラメータ（例えば、ゲート線幅、ゲート絶縁膜の膜厚、デザインルール、製造時の温度等の製造条件）で形成することができる。このため、各薄膜デバイス層をそれぞれ最適なデバイスパラメータで形成することができ、これにより信頼性が高く、高性能の３次元デバイス１０を提供することができる。
【０１７７】
例えば、３次元デバイス１０がメモリとロジックとを混載（一体化）したシステムＩＣ（例えば、システムＬＳＩ）の場合、そのシステムＩＣを製造するときに、メモリとロジックとをそれぞれに応じたプロセスで形成することができるので、製造が容易であり、生産性が高く、量産に有利である。
【０１７８】
また、各薄膜デバイス層の一端に、接続電極（接続用の端子）を形成するので、隣接する薄膜デバイス層同士を、容易かつ確実に、電気的に接続することができ、これにより３次元デバイス１０の３次元化を図ることができる（３次元方向の回路を構成することができる）。
【０１７９】
また、層毎に良品の薄膜デバイス層のみを選別して積層することができるので、同一基板上に各層を順次形成（直接各層を形成）して３次元デバイスを製造する場合に比べ、歩留りが高い。
【０１８０】
また、基板（転写側基板）２１を選ばず、種々の基板２１への転写が可能となる。すなわち、薄膜デバイス層を直接形成することができないかまたは形成するのに適さない材料、成形が容易な材料、安価な材料等で構成されたもの等に対しても、転写によりそれを形成することができる。換言すれば、基板２１に自由度があるので、例えば、可撓性の基板上にＩＣを形成することができ、このため、容易にＩＣカード等を製造することができる。
【０１８１】
また、基板（元基板）１として、比較的価格が低く、かつ大面積のガラス製基板を用いることができるので、コストを低減することができる。
【０１８２】
なお、前述した実施例では、被転写層（薄膜デバイス層）４１および４２の転写の回数は、それぞれ１回であるが、本発明では、被転写層４１と被転写層４２とを積層することができれば、被転写層４１の転写の回数は、２回以上であってもよく、また、被転写層４２の転写の回数は、２回以上であってもよい。
【０１８３】
例えば、被転写層の転写回数を２回とする場合には、基板１上の被転写層を、基板１および基板２１以外の図示しない第３の基板上に転写し、この後、その第３の基板上の被転写層を基板２１上に転写する。なお、前記第３の基板には、前述した分離層２等が形成されている。
【０１８４】
被転写層の転写回数が偶数回であれば、最後の転写体である基板（転写側基板）２１に形成された被転写層の表・裏の位置関係を、最初に基板（元基板）１に被転写層を形成した状態と同じにすることができる。
【０１８５】
また、本発明では、基板（転写側基板）２１上に被転写層４１を直接形成し、前述した転写方法により、この被転写層４１上に被転写層４２を転写して、３次元デバイス１０を製造してもよい。
【０１８６】
また、本発明では、被転写層（薄膜デバイス層）を３層以上積層してもよい。被転写層（薄膜デバイス層）の層数を増加することにより、集積度をより高めることができる。
【０１８７】
例えば、３次元デバイス１０の被転写層（薄膜デバイス層）の層数を３層にして、隣接する被転写層同士を電気的に接続する場合には、図１６に示すように、第１の被転写層（第１の薄膜デバイス層）４１と第２の被転写層（第２の薄膜デバイス層）４２との間に位置する第３の被転写層（第３の薄膜デバイス層）４３の両端に接続電極（接続用の端子）を形成する。すなわち、被転写層４３の一端（図１６中下側）に、接続電極４３１および４３２を形成し、他端（図１６中上側）に接続電極４３３および４３４を形成する。
【０１８８】
そして、被転写層４１の接続電極４１１と被転写層４３の接続電極４３１とを導電性接着層２２を介して電気的に接続し、被転写層４１の接続電極４１２と被転写層４３の接続電極４３２とを導電性接着層２２を介して電気的に接続する。同様に、被転写層４３の接続電極４３３と被転写層４２の接続電極４２１とを導電性接着層２３を介して電気的に接続し、被転写層４３の接続電極４３４と被転写層４２の接続電極４２２とを導電性接着層２３を介して電気的に接続する。
【０１８９】
導電性接着層２３としては、導電性接着層２２と同様の理由で、異方性導電膜が好ましい。
【０１９０】
なお、被転写層（薄膜デバイス層）を３層以上積層する場合、各層がすべて同一でもよく、また、各層がすべて異なっていてもよく、また、一部の層のみが同一であってもよい。
【０１９１】
次に、３次元デバイスの製造方法の第２実施例を説明する。
【０１９２】
図１７は、３次元デバイスの構成例を模式的に示す断面図である。なお、前述した第１実施例との共通点については、説明を省略し、主な相違点を説明する。
【０１９３】
図１７に示す３次元デバイス１０も前述した第１実施例と同様に、薄膜構造の転写方法により製造する。
【０１９４】
但し、この３次元デバイス１０では、前記工程〈Ａ７〉において、第１の被転写層（第１の薄膜デバイス層）４１の接続電極４１１と第２の被転写層（第２の薄膜デバイス層）４２の接続電極４２１とを接触させて、これらを電気的に接続し、被転写層４１の接続電極４１２と被転写層４２の接続電極４２２を接触させて、これらを電気的に接続するとともに、被転写層４１と被転写層４２とを接着層２４を介して接着（接合）する。
【０１９５】
この第２実施例でも前述した第１実施例と同様の効果が得られる。
【０１９６】
なお、本発明では、被転写層４１と被転写層４２との接着（接合）の方法と、対応する接続電極同士を電気的に接続する方法は、それぞれ、前述した第１実施例および第２実施例には限定されない。
【０１９７】
例えば、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２をそれぞれ接触させ、これらを加熱し、接触面を一旦溶融し、固化させることにより、対応する接続電極同士を固着させてもよい。これにより、対応する接続電極同士が電気的に接続するとともに、被転写層４１と被転写層４２とが接合する。
【０１９８】
また、接続電極４１１と接続電極４２１との間と、接続電極４１２と接続電極４２２との間とに、それぞれ半田（導電性のろう材）を配置し、これらの半田を加熱し、一旦溶融させ、固化させてもよい。これにより、対応する接続電極同士が半田を介して電気的に接続するとともに、被転写層４１と被転写層４２とが半田を介して接着（接合）する。
【０１９９】
次に、３次元デバイスの製造方法の第３実施例を説明する。
【０２００】
図１８は、３次元デバイスの構成例を模式的に示す断面図である。なお、前述した第１実施例との共通点については、説明を省略し、主な相違点を説明する。
【０２０１】
図１８に示す３次元デバイス１０も前述した第１実施例と同様に、薄膜構造の転写方法により製造する。
【０２０２】
この３次元デバイス１０の第１の被転写層（第１の薄膜デバイス層）４１の一端（図１８中上側）には、発光部（発光素子）４１３および受光部（受光素子）４１４が形成されている。
【０２０３】
また、第２の被転写層（第２の薄膜デバイス層）４２の一端（図１８中下側）には、発光部（発光素子）４２３および受光部（受光素子）４２４が形成されている。
【０２０４】
この３次元デバイス１０では、前記工程〈Ａ７〉において、対応する発光部と受光部とが対向、すなわち、発光部４１３と受光部４２４とが対向し、かつ発光部４２３と受光部４１４とが対向するように位置決めしつつ、被転写層４１と被転写層４２とを実質的に透明の（発光部４１３および４２３からの光に対して光透過性を有する）接着層２５を介して接着（接合）する。
【０２０５】
この３次元デバイス１０における発光部４１３および４２３としては、例えば、有機ＥＬ素子を用いることができる。
【０２０６】
図１９は、有機ＥＬ素子の構成例を示す断面図である。
【０２０７】
同図に示すように、有機ＥＬ素子３０は、隔壁（バンク）３４と、この隔壁３４の内側に形成された透明電極３１および発光層（有機ＥＬ）３２と、金属電極３３とで構成されている。
【０２０８】
この場合、透明電極３１上に発光層３２が形成され、隔壁３４および発光層３２上に金属電極３３が形成されている。
【０２０９】
透明電極３１は、例えば、ＩＴＯ等で構成される。
【０２１０】
また、発光層３２は、例えば、主として発光層３２を形成する共役系高分子有機化合物の前駆体と、発光層３２の発光特性を変化させるための蛍光色素等を所定の溶媒（極性溶媒）に溶解または分散させた有機ＥＬ素子用組成物（発光層３２用の組成物）を加熱処理し、その有機ＥＬ素子用組成物中の前記前駆体を高分子化した薄膜（固体薄膜）で構成される。
【０２１１】
また、金属電極３３は、例えば、Ａｌ−Ｌｉ等で構成される。
【０２１２】
また、隔壁３４は、例えば、樹脂ブラックレジスト等で構成される。
【０２１３】
被転写層４１および４２には、それぞれ、この有機ＥＬ素子３０を駆動する図示しない駆動部（駆動回路）が形成されている。
【０２１４】
この有機ＥＬ素子３０では、前記駆動回路から透明電極３１と金属電極３３との間に所定の電圧が印加されると、発光層３２に電子および正孔（ホール）が注入され、それらは印加された電圧によって生じる電場により発光層３２中を移動し再結合する。この再結合に際し放出されたエネルギーによりエキシトン（励起子）が生成し、このエキシトンが基底状態へ戻る際にエネルギー（蛍光・リン光）を放出する。すなわち、発光する。なお、上記の現象をＥＬ発光と言う。
【０２１５】
また、この３次元デバイス１０における受光部４１４および４２４としては、例えば、ＰＩＮフォトダイオードを用いることができる。
【０２１６】
図２０は、ＰＩＮフォトダイオードの構成例を示す断面図である。
【０２１７】
同図に示すように、ＰＩＮフォトダイオード５０は、受光部窓電極５１と、ｐ型ａ−ＳｉＣ層（ｐ型半導体層）５２と、ｉ型ａ−Ｓｉ層（半導体層）５３と、ｎ型ａ−ＳｉＣ層（ｎ型半導体層）５４と、受光部上部電極と配線（電気配線）を兼ねたＡｌ−Ｓｉ−Ｃｕ層５５とで構成されている。
【０２１８】
これら受光部窓電極５１、ｐ型ａ−ＳｉＣ層５２、ｉ型ａ−Ｓｉ層５３、ｎ型ａ−ＳｉＣ層５４およびＡｌ−Ｓｉ−Ｃｕ層５５は、図２０中下側からこの順序で積層されている。なお、前記受光部窓電極５１は、例えば、ＩＴＯ等で構成される。
【０２１９】
前述したように、有機ＥＬ素子３０は、該有機ＥＬ素子３０に電気的に接続されている図示しない駆動回路により駆動されて発光する。すなわち、有機ＥＬ素子３０は、光信号（光）を送出（送信）する。
【０２２０】
この有機ＥＬ素子３０からの光は、接着層２５を透過して受光部窓電極５１から入射する。すなわち、ＰＩＮフォトダイオード５０で受光される。
【０２２１】
そして、ＰＩＮフォトダイオード５０からは、受光光量に応じた大きさの電流、すなわち電気信号（信号）が出力される（光信号が電気信号に変換され出力される）。
【０２２２】
このＰＩＮフォトダイオード５０からの信号に基づいて、該ＰＩＮフォトダイオード５０に電気的に接続されている図示しない回路が作動する。
【０２２３】
なお、図１８に示すように、発光部４１３からの光は、接着層２５を透過して受光部４２４で受光され、また、発光部４２３からの光は、接着層２５を透過して受光部４１４で受光される。すなわち、発光部４１３、４２３、受光部４１４および４２４により、被転写層４１と被転写層４２との間で光（光信号）による通信がなされる。
【０２２４】
この第３実施例でも前述した第１実施例と同様の効果が得られる。
【０２２５】
そして、この第３実施例では、層間の信号の伝達は、電気（電気信号）ではなく、光（光信号）で行うように構成されているので、製造が容易であり、特に、集積度をより高めることができる。
【０２２６】
なお、本発明では、発光部４１３および４２３は、有機ＥＬ素子に限らず、例えば、無機ＥＬ素子、発光ダイオード（ＬＥＤ）、半導体レーザ（レーザダイオード）等で構成されていてもよい。
【０２２７】
また、本発明では、受光部４１４および４２４は、ＰＩＮフォトダイオードに限らず、例えば、ＰＮフォトダイオード、アバランシェフォトダイオード等の各種フォトダイオード、フォトトランジスタ、フォトルミネッセンス（有機フォトルミネッセンス、無機フォトルミネッセンス等）等で構成されていてもよい。
【０２２８】
また、本発明では、被転写層（薄膜デバイス層）４１と被転写層（薄膜デバイス層）４２との接着（接合）の方法は、前述した方法に限らない。すなわち、被転写層４１と被転写層４２との間で、光（光信号）による通信が可能なように、被転写層４１と被転写層４２とを接着（接合）することができればよい。
【０２２９】
例えば、被転写層４１と被転写層４２とを部分的に接着（接合）してもよい。この場合、発光部４１３、４２３、受光部４１４および４２４以外の部分で接着（接合）するときは、不透明の接着層で被転写層４１と被転写層４２とを接着（接合）してもよい。
【０２３０】
また、被転写層４１と被転写層４２との間にスペーサ（例えば、柱）を設け、このスペーサを介して被転写層４１と被転写層４２とを接着（接合）してもよい。この場合には、被転写層４１の発光部４１３および受光部４１４と、被転写層４２の受光部４２４および発光部４２３との間に空間が形成される。
【０２３１】
また、被転写層４１の発光部４１３および受光部４１４と、被転写層４２の受光部４２４および発光部４２３とを、それぞれ接触させてもよい。
【０２３２】
また、本発明では、３次元デバイスの被転写層（薄膜デバイス層）の層数を３層以上にする場合には、隣接しない層間において、光（光信号）による通信が可能なように構成してもよい。
【０２３３】
また、本発明では、発光部を発光特性（例えば、発光する光のピーク波長）の異なる複数の発光素子で構成し、受光部を対応する前記発光素子からの光を受光する複数の受光素子で構成してもよい。
【０２３４】
この場合には、複数の情報（信号）を同時に通信することができる。すなわち、多チャンネルの光通信による情報伝達が可能となる。
【０２３５】
また、本発明では、発光特性（例えば、発光する光のピーク波長）の異なる複数の発光部を設け、対応する前記発光部からの光を受光する複数の受光部を設けてもよい。
【０２３６】
また、本発明では、少なくとも１つの所定の被転写層（薄膜デバイス層）内において、前記被転写層（薄膜デバイス層）間のような光（光信号）による通信がなされるように構成してもよい。
【０２３７】
以上、本発明の３次元デバイスの製造方法を図示の実施例に基づいて説明したが、本発明は、これに限定されるものではない。
【０２３８】
例えば、本発明では、３次元デバイスの被転写層（薄膜デバイス層）の層数を３層以上にする場合には、所定の被転写層間（被転写層同士）を第１実施例または第２実施例等のように電気的に接続し（以下、「電気的に接続」と言う）、他の被転写層間では、第３実施例等のように、光（光信号）による通信が可能（以下、「光学的に接続」と言う）であるように構成してもよい。
【０２３９】
また、本発明では、所定の被転写層間について、その一部を電気的に接続し、残部を光学的に接続してもよい。
【０２４０】
また、本発明では、３次元デバイスを構成する複数の被転写層（薄膜デバイス層）のうちの少なくとも１層を前述した薄膜構造の転写方法（転写技術）により転写して該デバイスを製造すればよい。
【０２４１】
なお、本発明における転写方法は、前述した方法には限らない。
【０２４２】
【発明の効果】
以上説明したように、本発明の３次元デバイスの製造方法によれば、薄膜デバイス層を転写方法により積層するので、容易に、３次元デバイス（例えば、３次元ＩＣ）を製造することができる。
【０２４３】
特に、各薄膜デバイス層をそれぞれ単独で形成することができるので、従来のような下層（下側の薄膜デバイス層）への悪影響を考慮することがなく、製造条件の自由度が広い。
【０２４４】
そして、本発明では、複数の薄膜デバイス層を積層してデバイスを製造するので、集積度を高めることができる。
【０２４５】
また、本発明では、各薄膜デバイス層を異なる基板上に形成することができるので、各薄膜デバイス層をそれぞれ最適なデバイスパラメータで形成することができ、これにより信頼性が高く、高性能のデバイスを提供することができる。
【０２４６】
また、本発明では、層毎に良品の薄膜デバイス層のみを選別して積層することができるので、同一基板上に各層を順次形成（直接各層を形成）して３次元デバイスを製造する場合に比べ、歩留りが高い。
【図面の簡単な説明】
【図１】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図２】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図３】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図４】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図５】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図６】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図７】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図８】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図９】本発明における３次元デバイスの構成例を模式的に示す断面図である。
【図１０】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１１】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１２】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１３】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１４】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１５】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１６】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１７】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１８】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１９】本発明における有機ＥＬ素子の構成例を示す断面図である。
【図２０】本発明におけるＰＩＮフォトダイオードの構成例を示す断面図である。
【符号の説明】
１ 基板
１１ 分離層形成面
１２ 照射光入射面
２ 分離層
２ａ、２ｂ 界面
３ 中間層
４、４１〜４３ 被転写層
４１１、４１２ 接続電極
４２１、４２２ 接続電極
４１３、４２３ 発光部
４１４、４２４ 受光部
４３１〜４２４ 接続電極
５ 接着層
６ 転写体
７ 照射光
１０ ３次元デバイス
２１ 基板
２２、２３ 導電性接着層
２４ 接着層
２５ 透明の接着層
３０ 有機ＥＬ素子
３１ 透明電極
３２ 発光層
３３ 金属電極
３４ 隔壁
５０ ＰＩＮフォトダイオード
５１ 受光部窓電極
５２ ｐ型ａ−ＳｉＣ層
５３ ｉ型ａ−Ｓｉ層
５４ ｎ型ａ−ＳｉＣ層
５５ Ａｌ−Ｓｉ−Ｃｕ層
６０ 薄膜トランジスタ
６１ ソース層
６２ ドレイン層
６３ チャネル層
６４ ゲート絶縁膜
６５ ゲート電極
６６ 層間絶縁膜
６７、６８ 電極
６９ 保護膜
【発明の属する技術分野】
本発明は、３次元デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
従来、３次元ＩＣ等の３次元デバイスを製造する場合には、まず、Ｓｉ基板上に、電界効果トランジスタ（ＦＥＴ）等を含む第１層を多数工程を経て形成する。次いで、この第１層上に、同様の第２層を形成する。以下、同様にして、第３層以降を形成する。
【０００３】
しかしながら、従来の３次元デバイスの製造方法では、同一基板上に各層を順次重ねてゆくようにして形成するので、上層の形成は、下層に悪影響を与えないようにしなければならず、種々の制約（例えば、下層が変質しないような温度の上限等）を受ける。
【０００４】
また、異なる層を積層する場合、各層を適したデバイスパラメータ（例えば、ゲート線幅、ゲート絶縁膜の膜厚、デザインルール、製造時の温度等の製造条件）で形成するのは、非常に難しい。
【０００５】
また、従来の３次元デバイスの製造方法では、デバイスを構成する基板上に各層を形成するので、用いる基板は、デバイスの基板としての適合性と、各層を形成するときの基板としての適合性とを兼ね備えていなければならず、このため、特定の基板しか使用することができず、不利であった。
【０００６】
このような理由から、３次元ＩＣ等の３次元デバイスの実用化は、未だなされていない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、薄膜デバイス層の形成条件の自由度を広げ、容易に、高性能の３次元デバイスを製造することができる３次元デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的は、下記態様により達成される。
【０００９】
本発明に係る３次元デバイスの製造方法の態様のひとつは、２次元方向の所定の領域内に配置される薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元デバイスを製造する３次元デバイスの製造方法であって、前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、ことを特徴とする。
また、本発明に係る３次元デバイスの製造方法の態様のひとつは、基体上に、２次元方向に広がる所定の領域内で回路を構成する薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元方向の回路を構成する３次元デバイスを製造する３次元デバイスの製造方法であって、前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、ことを特徴とするものでもよい。
さらに、本発明に係る３次元デバイスの製造方法の態様のひとつは、３次元デバイスの製造方法であって、第１の基板上に分離層と中間層とを介して薄膜デバイス層を形成する第１工程と、前記第１工程のあと、前記薄膜デバイス層を第２の基板に接合する第２工程と、前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記薄膜デバイス層を前記第２の基板側へ転写する第３工程と、を含み、前記第１工程において前記中間層が前記分離層と前記薄膜デバイス層との間に位置するものである、ことを特徴とするものでもよい。
【００１０】
上記３次元デバイスの製造方法において、前記分離層と前記薄膜デバイス層との間に中間層が形成されている、ことが好ましい。
【００１１】
上記３次元デバイスの製造方法において、前記分離層の剥離は、分離層を構成する物質の原子間または分子間の結合力が消失または減少することにより生じる、ことが好ましい。
【００１２】
上記３次元デバイスの製造方法において、前記分離層の剥離は、分離層を構成する物質から気体が発生することにより生じる、ことが好ましい。
【００１３】
上記３次元デバイスの製造方法において、前記光がレーザ光である、ことが好ましい。
【００１４】
上記３次元デバイスの製造方法において、前記レーザ光の波長が、１００〜３５０ nm である、ことが好ましい。
【００１５】
上記３次元デバイスの製造方法において、前記レーザ光の波長が、３５０〜１２００ nm である、ことが好ましい。
【００１６】
上記３次元デバイスの製造方法において、前記分離層は、非晶質シリコン、セラミックス、金属または有機高分子材料で構成されている、ことが好ましい。
【００１７】
上記３次元デバイスの製造方法において、前記第１の基板は、透明基板である、ことが好ましい。
【００１８】
さらに、本発明に係る３次元デバイスの製造方法の態様のひとつは、第１の基板上に分離層と中間層とを介して第１の薄膜デバイス層を形成する第１工程と、前記第１工程のあと、前記第１の薄膜デバイス層を第２の基板上に形成された第２の薄膜デバイス層に接合する第２工程と、前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記第１の薄膜デバイス層を前記第２の薄膜デバイス層上へ転写する第３工程と、を含み、前記第１工程において前記中間層が前記分離層と前記第１の薄膜デバイス層との間に位置するものである、ことを特徴とするものでもよい。
【００１９】
上記３次元デバイスの製造方法において、前記第１工程が前記第１の薄膜デバイス層に接続電極を形成する工程を含み、前記第３工程において、前記接続電極により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層が電気的に接続するものである、ことが好ましい。
【００２０】
上記３次元デバイスの製造方法において、前記接続電極は、前記第１の薄膜デバイス層の両面に存在する、ことが好ましい。
【００２１】
上記３次元デバイスの製造方法において、異方性導電膜を介して前記第１の薄膜デバイス層と前記第２の薄膜デバイス層を接合する、ことが好ましい。
【００２２】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうちの一方に発光部が形成され、他方に前記発光部からの光を受光する受光部が形成され、前記発光部および前記受光部により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の間で光による通信を可能とする、ことが好ましい。
【００２３】
上記３次元デバイスの製造方法において、前記第１工程において、前記第１の基板上に前記第２の薄膜デバイス層が形成されるものであり、前記第１工程と前記第２工程との間に、前記第２の基板上に前記第２の薄膜デバイス層を転写する工程を含む、ことが好ましい。
【００２４】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうち少なくとも１つは、複数の薄膜トランジスタを有する、ことが好ましい。
【００２５】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもメモリを含む、ことが好ましい。
【００２６】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもロジックを含む、ことが好ましい。
【００２７】
上記３次元デバイスの製造方法において、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の一方がメモリを含み他方がロジックを含む、ことが好ましい。
【００２８】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なるデザインルールで形成する、ことが好ましい。
【００２９】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なるデザインパラメータで形成する、ことが好ましい。
【００３０】
上記３次元デバイスの製造方法において、前記ロジックと前記メモリは、異なる製造プロセスで形成する、ことが好ましい。
【００３１】
【発明の実施の形態】
以下、本発明の３次元デバイスの製造方法を添付図面に示す好適実施例に基づいて詳細に説明する。
【００３２】
本発明では、後述する「薄膜構造の転写方法（転写技術）」を用いて複数の層を積層し、３次元デバイス（例えば、３次元ＩＣ等）を製造する。まず、前記「薄膜構造の転写方法」を説明する。
【００３３】
図１〜図８は、それぞれ、本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。以下、これらの図に基づいて、薄膜構造の転写方法（剥離方法）の工程を順次説明する。
【００３４】
〈１〉 図１に示すように、基板１の片面（分離層形成面１１）に、分離層（光吸収層）２を形成する。
【００３５】
基板１は、基板１側から照射光７を照射する場合、その照射光７が透過し得る透光性を有するものであるのが好ましい。
【００３６】
この場合、照射光７の透過率は、１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、照射光７の減衰（ロス）が大きくなり、分離層２を剥離するのにより大きな光量を必要とする。
【００３７】
また、基板１は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層４や中間層３を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１が耐熱性に優れていれば、基板１上への被転写層４等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００３８】
従って、基板１は、被転写層４の形成の際の最高温度をＴmax としたとき、歪点がＴmax 以上の材料で構成されているものが好ましい。具体的には、基板１の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００３９】
なお、後述する分離層２、中間層３および被転写層４の形成の際のプロセス温度を低くするのであれば、基板１についても、融点の低い安価なガラス材や合成樹脂を用いることができる。
【００４０】
また、基板１の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１の厚さが薄過ぎると強度の低下を招き、厚過ぎると、基板１の透過率が低い場合に、照射光７の減衰を生じ易くなる。なお、基板１の照射光７の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。
【００４１】
なお、照射光７を均一に照射できるように、基板１の分離層形成部分の厚さは、均一であるのが好ましい。
【００４２】
また、基板１の分離層形成面１１や、照射光入射面１２は、図示のごとき平面に限らず、曲面であってもよい。
【００４３】
本発明では、基板１をエッチング等により除去するのではなく、基板１と被転写層４との間にある分離層２を剥離して基板１を離脱させるため、作業が容易であるとともに、例えば比較的厚さの厚い基板を用いる等、基板１に関する選択の幅も広い。
【００４４】
次に、分離層２について説明する。
【００４５】
分離層２は、後述する照射光７を吸収し、その層内および／または界面２ａまたは２ｂにおいて剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、照射光７の照射により、分離層２を構成する物質の原子間または分子間の結合力が消失または減少すること、換言すれば、アブレーションを生ぜしめることにより層内剥離および／または界面剥離に至るものである。
【００４６】
さらに、照射光７の照射により、分離層２から気体が放出され、分離効果が発現される場合もある。すなわち、分離層２に含有されていた成分が気体となって放出される場合と、分離層２が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
【００４７】
このような分離層２の組成としては、例えば次のようなものが挙げられる。
【００４８】
▲１▼ 非晶質シリコン（ａ−Ｓｉ）
この非晶質シリコン中には、Ｈ（水素）が含有されていてもよい。この場合、Ｈの含有量は、２at％以上程度であるのが好ましく、２〜２０at％程度であるのがより好ましい。このように、Ｈが所定量含有されていると、照射光７の照射により、水素が放出され、分離層２に内圧が発生し、それが上下の薄膜を剥離する力となる。
【００４９】
非晶質シリコン中のＨの含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００５０】
▲２▼ 酸化ケイ素またはケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化合物等の各種酸化物セラミックス、誘電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ２ 、Ｓｉ３ Ｏ２ が挙げられ、ケイ酸化合物としては、例えばＫ２ ＳｉＯ３ 、Ｌｉ２ ＳｉＯ３ 、ＣａＳｉＯ３ 、ＺｒＳｉＯ４ 、Ｎａ２ ＳｉＯ３ が挙げられる。
【００５１】
酸化チタンとしては、ＴｉＯ、Ｔｉ２ Ｏ３ 、ＴｉＯ２ が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ４ 、ＢａＴｉＯ３ 、Ｂａ２ Ｔｉ９ Ｏ２０、ＢａＴｉ５ Ｏ１１、ＣａＴｉＯ３ 、ＳｒＴｉＯ３ 、ＰｂＴｉＯ３ 、ＭｇＴｉＯ３ 、ＺｒＴｉＯ２ 、ＳｎＴｉＯ４ 、Ａｌ２ ＴｉＯ５ 、ＦｅＴｉＯ３ が挙げられる。
【００５２】
酸化ジルコニウムとしては、ＺｒＯ２ が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ３ 、ＺｒＳｉＯ４ 、ＰｂＺｒＯ３ 、ＭｇＺｒＯ３ 、Ｋ２ ＺｒＯ３ が挙げられる。
【００５３】
▲３▼ ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
▲４▼ 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲５▼ 有機高分子材料
有機高分子材料としては、−ＣＨ２ −、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（照射光７の照射によりこれらの結合が切断される）を有するもの、特にこれらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００５４】
このような有機高分子材料の具体的例としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂等が挙げられる。
【００５５】
▲６▼ 金属
金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５６】
また、分離層２の厚さは、剥離目的や分離層２の組成、層構成、形成方法等の諸条件により異なるが、通常は、１nm〜２０μm 程度であるのが好ましく、１０nm〜２μm 程度であるのがより好ましく、４０nm〜１μm 程度であるのがさらに好ましい。
【００５７】
分離層２の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層２の良好な剥離性を確保するために、照射光７のパワー（光量）を大きくする必要があるとともに、後に分離層２を除去する際にその作業に時間がかかる。なお、分離層２の膜厚は、できるだけ均一であるのが好ましい。
【００５８】
分離層２の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５９】
例えば、分離層２の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００６０】
また、分離層２をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【００６１】
また、分離層２の形成は、２工程以上の工程（例えば、層の形成工程と熱処理工程）で行われてもよい。
【００６２】
このような分離層２は、２以上の層で構成されてもよい。この場合、前記２以上の層の組成または特性は、同一であってもよく、また、異なっていてもよい。
【００６３】
〈２〉 図２に示すように、分離層２の上に中間層（下地層）３を形成する。
【００６４】
この中間層３は、種々の形成目的で形成され、例えば、製造時または使用時において後述する被転写層４を物理的または化学的に保護する保護層、絶縁層、導電層、照射光７の遮光層、被転写層４へのまたは被転写層４からの成分の移行（マイグレーション）を阻止するバリア層、反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６５】
この中間層３の組成としては、その形成目的に応じて適宜設定され、例えば、非晶質シリコンによる分離層２と薄膜トランジスタ（ＴＦＴ）による被転写層４との間に形成される中間層３の場合には、ＳｉＯ２ 等の酸化ケイ素が挙げられ、分離層２とＰＺＴによる被転写層４との間に形成される中間層３の場合には、例えば、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉまたはこれらを主とする合金のような金属が挙げられる。
【００６６】
このような中間層３の厚さは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm 程度であるのが好ましく、４０nm〜〜１μm 程度であるのがより好ましい。
【００６７】
また、中間層３の形成方法も、前記分離層２で挙げた形成方法と同様の方法が挙げられる。また、中間層３の形成は、２工程以上の工程で行われてもよい。
【００６８】
なお、このような中間層３は、同一または異なる組成のものを２層以上形成することもできる。また、本発明では、中間層３を形成せず、分離層２上に直接被転写層４を形成してもよい。
【００６９】
〈３〉 図３に示すように、中間層３の上に被転写層（被剥離物）４を形成する。
【００７０】
被転写層４は、後述する転写体６へ転写される層であって、前記分離層２で挙げた形成方法と同様の方法により形成することができる。
【００７１】
被転写層４の形成目的、種類、形態、構造、組成、物理的または化学的特性等は、特に限定されないが、転写の目的や有用性を考慮して、薄膜、特に機能性薄膜または薄膜デバイスであるのが好ましい。
【００７２】
機能性薄膜および薄膜デバイスとしては、例えば、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
【００７３】
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
【００７４】
このような機能性薄膜または薄膜デバイスは、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。従って、この場合、前述したように、基板１としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００７５】
なお、被転写層４は、単層でも、複数の層の積層体でもよい。さらには、前記薄膜トランジスタ等のように、所定のパターンニングが施されたものであってもよい。被転写層４の形成（積層）、パターンニングは、それに応じた所定の方法により行われる。このような被転写層４は、通常、複数の工程を経て形成される。
【００７６】
薄膜トランジスタによる被転写層４の形成は、例えば、特公平２−５０６３０号公報や、文献：H.Ohshima et al : International Symposium Digest of Technical Papers SID 1983 ”B/W and Color LC Video Display Addressed by Poly Si TFTs”に記載された方法に従って行うことができる。
【００７７】
また、被転写層４の厚さも特に限定されず、その形成目的、機能、組成、特性等の諸条件に応じて適宜設定される。被転写層４が薄膜トランジスタの場合、その合計厚さは、好ましくは０．５〜２００μm 程度、より好ましくは１．０〜１０μm 程度とされる。また、その他の薄膜の場合、好適な合計厚さは、さらに広い範囲でよく、例えば５０nm〜１０００μm 程度とすることができる。
【００７８】
なお、被転写層４は、前述したような薄膜に限定されず、例えば、塗布膜やシートのような厚膜であってもよい。
【００７９】
〈４〉 図４に示すように、被転写層（被剥離物）４上に接着層５を形成し、該接着層５を介して転写体６を接着（接合）する。
【００８０】
接着層５を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層５の形成は、例えば、塗布法によりなされる。
【００８１】
前記硬化型接着剤を用いる場合、例えば被転写層４上に硬化型接着剤を塗布し、その上に後述する転写体６を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層４と転写体６とを接着、固定する。
【００８２】
光硬化型接着剤を用いる場合は、透光性の転写体６を未硬化の接着層５上に配置した後、転写体６上から硬化用の光を照射して接着剤を硬化させることが好ましい。また、基板１が透光性を有するものであれば、基板１と転写体６の両側から硬化用の光を照射して接着剤を硬化させれば、硬化が確実となり好ましい。
【００８３】
なお、図示と異なり、転写体６側に接着層５を形成し、その上に被転写層４を接着してもよい。また、被転写層４と接着層５との間に、前述したような中間層を設けてもよい。また、例えば転写体６自体が接着機能を有する場合等には、接着層５の形成を省略してもよい。
【００８４】
転写体６としては、特に限定されないが、基板（板材）、特に透明基板が挙げられる。なお、このような基板は、平板であっても、湾曲板であってもよい。
【００８５】
また、転写体６は、前記基板１に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１側に被転写層４を形成し、その後、該被転写層４を転写体６に転写するため、転写体６に要求される特性、特に耐熱性は、被転写層４の形成の際の温度条件等に依存しないからである。
【００８６】
従って、被転写層４の形成の際の最高温度をＴmax としたとき、転写体６の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax 以下のものを用いることができる。例えば、転写体６は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【００８７】
また、転写体６の機械的特性としては、ある程度の剛性（強度）を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
【００８８】
このような転写体６の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の（低融点の）安価なガラス材が好ましい。
【００８９】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルペンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート（ＰＭＭＡ）、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ樹脂）、アクリロニトリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール（ＰＶＡ）、エチレン−ビニルアルコール共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて（例えば２層以上の積層体として）用いることができる。
【００９０】
ガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【００９１】
転写体６として合成樹脂で構成されたものを用いる場合には、大型の転写体６を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。従って、大型で安価なデバイス（例えば、液晶ディスプレイ）を容易に製造することができるようになる。
【００９２】
なお、転写体６は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【００９３】
さらに、転写体６は、金属、セラミックス、石材、木材、紙等の物質であってもよいし、ある品物を構成する任意の面上（時計の面上、エアコンの表面上、プリント基板の上等）、さらには壁、柱、梁、天井、窓ガラス等の構造物の表面上であってもよい。
【００９４】
〈５〉 図５に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。この照射光７は、基板１を透過した後、界面２ａ側から分離層２に照射される。これにより、図６または図７に示すように、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅するので、基板１と転写体６とを離間させると、被転写層４が基板１から離脱して、転写体６へ転写される。
【００９５】
なお、図６は、分離層２に層内剥離が生じた場合を示し、図７は、分離層２に界面２ａでの界面剥離が生じた場合を示す。分離層２の層内剥離および／または界面剥離が生じる原理は、分離層２の構成材料にアブレーションが生じること、また、分離層２内に内蔵しているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００９６】
ここで、アブレーションとは、照射光を吸収した固体材料（分離層２の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することを言い、主に、分離層２の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
【００９７】
分離層２が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層２の組成や、その他種々の要因に左右され、その要因の１つとして、照射光７の種類、波長、強度、到達深さ等の条件が挙げられる。
【００９８】
照射光７としては、分離層２に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられるが、そのなかでも、分離層２の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００９９】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ２ レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【０１００】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層２にアブレーションを生じさせることができ、よって、隣接するまたは近傍の中間層３、被転写層４、基板１等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく分離層２を剥離することができる。
【０１０１】
また、分離層２にアブレーションを生じさせるに際しての照射光に波長依存性がある場合、照射されるレーザ光の波長は、１００〜３５０nm程度であるのが好ましい。
【０１０２】
また、分離層２に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０〜１２００nm程度であるのが好ましい。
【０１０３】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００mJ/cm２程度とするのが好ましく、１００〜５００mJ/cm２程度とするのがより好ましい。また、照射時間は、１〜１０００nsec程度とするのが好ましく、１０〜１００nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層２および中間層３を透過した照射光により被転写層４へ悪影響を及ぼすことがある。
【０１０４】
このようなレーザ光に代表される照射光７は、その強度が均一となるように照射されるのが好ましい。
【０１０５】
照射光７の照射方向は、分離層２に対し垂直な方向に限らず、分離層２に対し所定角度傾斜した方向であってもよい。
【０１０６】
また、分離層２の面積が照射光の１回の照射面積より大きい場合には、分離層２の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に２回以上照射してもよい。
【０１０７】
また、異なる種類、異なる波長（波長域）の照射光（レーザ光）を同一領域または異なる領域に２回以上照射してもよい。
【０１０８】
〈６〉 図８に示すように、中間層３に付着している分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。
【０１０９】
図６に示すような分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１１０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１１１】
以上のような各工程を経て、被転写層４の転写体６への転写が完了する。その後、被転写層４に隣接する中間層３の除去や、他の任意の層の形成等を行うこともできる。
【０１１２】
本発明では、被剥離物である被転写層４自体を直接剥離するのではなく、被転写層４に接合された分離層２において剥離するため、被剥離物（被転写層４）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層４）へのダメージもなく、被転写層４の高い信頼性を維持することができる。
【０１１３】
また、図示の実施例では、基板１側から照射光７を照射したが、例えば、被転写層４が照射光７の照射により悪影響を受けないものの場合には、照射光７の照射方向は前記に限定されず、基板１と反対側から照射光を照射してもよい。
【０１１４】
また、分離層２の面方向に対し部分的に、すなわち所定のパターンで照射光を照射して、被転写層４を前記パターンで転写するような構成であってもよい（第１の方法）。この場合には、前記〈５〉の工程に際し、基板１の照射光入射面１２に対し、前記パターンに対応するマスキングを施して照射光７を照射するか、あるいは、照射光７の照射位置を精密に制御する等の方法により行うことができる。
【０１１５】
また、分離層２を基板１の分離層形成面１１全面に形成するのではなく、分離層２を所定のパターンで形成することもできる（第２の方法）。この場合、マスキング等により分離層２を予め所定のパターンに形成するか、あるいは、分離層２を分離層形成面１１の全面に形成した後、エッチング等によりパターンニングまたはトリミングする方法が可能である。
【０１１６】
以上のような第１の方法および第２の方法によれば、被転写層４の転写を、そのパターンニングやトリミングと共に行うことができる。
【０１１７】
また、前述した方法と同様の方法により、転写を２回以上繰り返し行ってもよい。この場合、転写回数が偶数回であれば、最後の転写体に形成された被転写層の表・裏の位置関係を、最初に基板１に被転写層を形成した状態と同じにすることができる。
【０１１８】
また、大型の透明基板（例えば、有効領域が９００mm×１６００mm）を転写体６とし、小型の基板１（例えば、有効領域が４５mm×４０mm）に形成した小単位の被転写層４（薄膜トランジスタ）を複数回（例えば、約８００回）好ましくは隣接位置に順次転写して、大型の透明基板の有効領域全体に被転写層４を形成し、最終的に前記大型の透明基板と同サイズの液晶ディスプレイを製造することもできる。
【０１１９】
また、基板１上に形成した被転写層４を複数用意し、各被転写層４を転写体６上へ、順次転写し（重ね）、被転写層４の積層体を形成してもよい。この場合、積層される被転写層４は、同一でもよく、また、異なっていてもよい。
【０１２０】
以上が、本発明で用いる薄膜構造の転写方法である。
【０１２１】
次に、前述した薄膜構造の転写方法（転写技術）を用いた３次元デバイス（多層構造のデバイス）の製造方法の第１実施例を説明する。
【０１２２】
図９は、３次元デバイスの構成例を模式的に示す断面図、図１０〜図１５は、それぞれ、本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。なお、前述した薄膜構造の転写方法との共通点については、説明を省略する。
【０１２３】
図９に示すように、３次元デバイス１０は、基体（ベース）としての基板（転写側基板）２１と、第１の被転写層（第１の薄膜デバイス層）４１と、第２の被転写層（第２の薄膜デバイス層）４２とを有している。被転写層４１および４２は、それぞれ、２次元方向（基板２１に対して平行な方向）に広がっていて、所定の回路を構成している。
【０１２４】
この場合、基板２１の図９中上側に、接着層５を介して被転写層４１が接着（接合）されている。
【０１２５】
そして、この被転写層４１の図９中上側に、導電性接着層２２を介して被転写層４２が接着（接合）されている。
【０１２６】
被転写層４１は、その図９中上側に接続電極（接続用の端子）４１１および４１２をそれぞれ有している。また、被転写層４１は、その図９中下側に接続電極４２１および４２２をそれぞれ有している。この被転写層４１の接続電極４１１と被転写層４２の接続電極４２１とは、導電性接着層２２を介して電気的に接続されており、また、被転写層４１の接続電極４１２と被転写層４２の接続電極４２２とは、導電性接着層２２を介して電気的に接続されている。
【０１２７】
導電性接着層２２としては、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film ）が好ましい。異方性導電膜で接着することにより、厚さ方向（図９中、上下方向）のみで導通が確保されるので、図９中横方向のショートを防止することができる。すなわち、接続電極４１１と接続電極４１２、接続電極４１１と接続電極４２２、接続電極４２１と接続電極４２２、接続電極４２１と接続電極４１２がショートするのを防止することができる。
【０１２８】
また、異方性導電膜で接着することにより、容易に、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２とが、それぞれ電気的に接続するように位置合わせをしつつ、被転写層４１と被転写層４２とを接着（接合）することができる。
【０１２９】
なお、この３次元デバイス１０の基板（転写側基板）２１は、図４〜図８中の転写体６に相当する。
【０１３０】
また、３次元デバイス１０の被転写層４１および４２としては、例えば、前述した被転写層４として例示した種々のものが挙げられる。
【０１３１】
具体的には、被転写層４１および４２は、ＤＲＡＭ（ダイナミックＲＡＭ）、ＳＲＡＭ（スタティックＲＡＭ）、Ｅ２ ＰＲＯＭ、ＲＯＭ等のメモリ、ＣＰＵ等のロジック（ロジック回路）、光センサー、磁気センサー等のセンサー等とすることができる。なお、被転写層４１および４２が前記のものに限定されないのは、言うまでもない。
【０１３２】
また、被転写層４１と被転写層４２は、同一でもよく、また、異なっていてもよい。
【０１３３】
被転写層４１と被転写層４２とが同一の場合としては、例えば、被転写層４１および被転写層４２の両方をメモリ（メモリセルアレイ）とすることができる。これにより大容量のメモリ（大規模メモリ）が実現する。
【０１３４】
また、前記の他、例えば、被転写層４１および被転写層４２の両方をロジック（ロジック回路）とすることもできる。これにより大規模のロジック（大規模ロジック）が実現する。
【０１３５】
また、被転写層４１と被転写層４２とが異なる場合としては、例えば、被転写層４１および被転写層４２のうちの一方をメモリとし、他方をロジックとすることができる。すなわち、３次元デバイス１０は、メモリとロジックとを混載（一体化）したシステムＩＣ（例えば、システムＬＳＩ）となる。
【０１３６】
このような場合、本発明によれば、被転写層４１と被転写層４２を異なるデザインルール（最小線幅）で形成することができる。また、被転写層４１と被転写層４２を異なるデザインパラメータで形成することができる。また、被転写層４１と被転写層４２を異なる製造プロセスで形成することができる。従来では、積層された層同士で、このような条件を変えることは、不可能または困難であった。
【０１３７】
前記システムＩＣにおけるメモリの最小線幅は、例えば、０．３５μm （μm ルール）程度とされ、ロジックの最小線幅は、例えば、０．５μm （μm ルール）程度とされる（メモリの最小線幅は、ロジックの最小線幅より小さい）。また、これとは逆に、メモリの最小線幅をロジックの最小線幅より大きくしてもよい。
【０１３８】
前記３次元デバイス１０は、前述した薄膜構造の転写方法により、例えば、下記のようにして製造する。
【０１３９】
〈Ａ１〉 図１０に示すように、基板（元基板）１の片面に、分離層２を形成する。また、図１１に示すように、基板（元基板）１の片面に、分離層２を形成する。
【０１４０】
〈Ａ２〉 図１０および図１１に示すように、各基板１の分離層２の上に、それぞれ、中間層（下地層）３を形成する。
【０１４１】
〈Ａ３〉 図１０に示すように、中間層３の上に、第１の被転写層（第１の薄膜デバイス層）４１を形成する。また、図１１に示すように、中間層３の上に、第２の被転写層（第２の薄膜デバイス層）４２を形成する。
【０１４２】
被転写層４１のＫ部分（図１０において一点鎖線で囲まれている部分）の拡大断面図を図１０中に示す。
【０１４３】
図１０に示すように、被転写層４１は、例えば、中間層３（例えば、ＳｉＯ２膜）上に形成された薄膜トランジスタ（ＴＦＴ）６０を有している。
【０１４４】
この薄膜トランジスタ６０は、ポリシリコン層にｎ型またはｐ型不純物を導入して形成されたソース層（ｎ＋ またはｐ＋ 層）６１およびドレイン層（ｎ＋ またはｐ＋ 層）６２と、チャネル層６３と、ゲート絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、例えばアルミニウムからなる電極６７および６８と、保護膜６９とで構成されている。
【０１４５】
この薄膜トランジスタ６０の保護膜６９の図１０中下側には、接続電極４１１が形成されている。この接続電極４１１は、保護膜６９に形成されたコンタクトホールを経由して、電極６８に電気的に接続されている。
【０１４６】
また、被転写層４２のＫ部分（図１１において一点鎖線で囲まれている部分）の拡大断面図を図１１中に示す。
【０１４７】
図１１に示すように、被転写層４２は、例えば、中間層３（例えば、ＳｉＯ２膜）上に形成された薄膜トランジスタ（ＴＦＴ）６０を有している。
【０１４８】
この薄膜トランジスタ６０は、ポリシリコン層にｎ型またはｐ型不純物を導入して形成されたソース層（ｎ＋ またはｐ＋ 層）６１およびドレイン層（ｎ＋ またはｐ＋ 層）６２と、チャネル層６３と、ゲート絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、例えばアルミニウムからなる電極６７および６８と、保護膜６９とで構成されている。
【０１４９】
この薄膜トランジスタ６０の保護膜６９の図１１中上側には、接続電極４２１が形成されている。この接続電極４２１は、保護膜６９に形成されたコンタクトホールを経由して、電極６７に電気的に接続されている。
【０１５０】
なお、電極４１２の近傍の被転写層４１および電極４２２の近傍の被転写層４２の構成は、前記とほぼ同様であるので、説明を省略する。
【０１５１】
本発明では、被転写層４１を図示しない１枚の基板（例えば、ガラス製基板）に多数同時に形成し、それを切り出してもよい。同様に、被転写層４２を図示しない１枚の基板（例えば、ガラス製基板）に多数同時に形成し、それを切り出してもよい。
【０１５２】
この場合、例えば、被転写層４１、４２が形成された基板をそれぞれプローブ装置にセットし、各被転写層４１、４２の接続電極や図示しない端子に触針をコンタクトして、各被転写層４１、４２の電気的特性検査を実施する。そして、不良と判定された被転写層４１、４２にはインカーまたはスクラッチ針等でマーキングする。
【０１５３】
その後、各被転写層４１、４２を個々にダイシングする。この際、マーキングの有無により、個々の被転写層４１、４２を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層４１、４２の電気的特性検査を実施しても良い。
【０１５４】
また、本発明では、被転写層４１と被転写層４２とを同時に製造してもよく、特に、同一の基板（元基板）１上に、同時に製造してもよい。これにより、工程数を減少させることができる。
【０１５５】
〈Ａ４〉 図１２に示すように、前記基板１上に形成した被転写層４１と、基板（転写側基板）２１とを接着層５を介して接着（接合）する。
【０１５６】
〈Ａ５〉 図１２に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。前述したように、この照射光７は、基板１を透過した後、分離層２に照射され、これにより、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１５７】
そして、基板１と基板２１とを離間させる。これにより、図１３に示すように、被転写層４１が基板１から離脱して、基板２１へ転写される。
【０１５８】
〈Ａ６〉 図１３に示すように、被転写層４１上の中間層３や分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。なお、必要に応じて、接続電極４１１、４１２が露出する程度に、前記中間層３を残してもよい。
【０１５９】
また、分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１６０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１６１】
以上のような各工程を経て、被転写層４１の基板２１への転写が完了する。その後、他の任意の層の形成等を行うこともできる。
【０１６２】
〈Ａ７〉 図１４に示すように、対応する接続電極同士が対向、すなわち、接続電極４１１と接続電極４２１とが対向し、かつ接続電極４１２と接続電極４２２とが対向するように位置決めしつつ、前記基板１上に形成した被転写層４２と、前記基板２１に転写した被転写層４１とを導電性接着層２２を介して接着（接合）する。
【０１６３】
この導電性接着層２２としては、前述したように、異方性導電膜が好ましいが、本発明は、それに限定されるものではない。
【０１６４】
異方性導電膜で接着する際は、被転写層４１と被転写層４２との間に所定の導電性接着剤を充填（配置）し、その導電性接着剤を図１４中縦方向に加圧しつつ硬化させる。これにより、被転写層４１と被転写層４２とが導電性接着層２２を介して接着されるとともに、この導電性接着層２２中の図示しない導電粒子が図１４中縦方向につながり（接触し）、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２が、それぞれ、前記導電粒子を介して電気的に接続される。
【０１６５】
〈Ａ８〉 図１４に示すように、基板１の裏面側（照射光入射面１２側）から照射光７を照射する。前述したように、この照射光７は、基板１を透過した後、分離層２に照射され、これにより、分離層２に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１６６】
そして、基板１と基板２１とを離間させる。これにより、図１５に示すように、被転写層４２が基板１から離脱して、被転写層４１上へ転写される。
【０１６７】
なお、被転写層４１、４２および導電性接着層２２のＫ部分（図１５において一点鎖線で囲まれている部分）の拡大断面図を図１５中に示す。
【０１６８】
〈Ａ９〉 図１５に示すように、被転写層４２上の中間層３や分離層２を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。なお、必要に応じて、前記中間層３を残してもよい。
【０１６９】
また、分離層２の層内剥離の場合には、基板１に付着している分離層２も同様に除去する。
【０１７０】
なお、基板１が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１は、好ましくは再利用（リサイクル）に供される。換言すれば、再利用したい基板１に対し、本発明を適用することができ、有用性が高い。
【０１７１】
以上のような各工程を経て、被転写層４２の被転写層４１上への転写、すなわち、被転写層４２と被転写層４１の積層が完了する。その後、他の任意の層の形成等を行うこともできる。
【０１７２】
以上説明したように、本発明によれば、転写により、容易に、３次元デバイス（例えば、３次元ＩＣ）１０を製造することができる。
【０１７３】
特に、各薄膜デバイス層をそれぞれ単独で作れるので、従来のような下層（下側の薄膜デバイス層）への悪影響を考慮することがなく、製造条件の自由度が広い。
【０１７４】
そして、本発明では、複数の薄膜デバイス層を積層するので、集積度を向上することができる。すなわち、比較的緩いデザインルールでも比較的狭い面積にＩＣを形成することができる。
【０１７５】
例えば、３次元デバイス１０がメモリを有する場合（例えば、被転写層４１および４２の両方がメモリの場合）には、メモリの大容量化を図ることができる。また、３次元デバイス１０がロジックを有する場合（例えば、被転写層４１および４２の両方がロジックの場合）には、ロジックの大規模化を図ることができる。
【０１７６】
また、本発明では、各薄膜デバイス層を一旦、異なる基板上に形成することができるので、各薄膜デバイス層を任意のデバイスパラメータ（例えば、ゲート線幅、ゲート絶縁膜の膜厚、デザインルール、製造時の温度等の製造条件）で形成することができる。このため、各薄膜デバイス層をそれぞれ最適なデバイスパラメータで形成することができ、これにより信頼性が高く、高性能の３次元デバイス１０を提供することができる。
【０１７７】
例えば、３次元デバイス１０がメモリとロジックとを混載（一体化）したシステムＩＣ（例えば、システムＬＳＩ）の場合、そのシステムＩＣを製造するときに、メモリとロジックとをそれぞれに応じたプロセスで形成することができるので、製造が容易であり、生産性が高く、量産に有利である。
【０１７８】
また、各薄膜デバイス層の一端に、接続電極（接続用の端子）を形成するので、隣接する薄膜デバイス層同士を、容易かつ確実に、電気的に接続することができ、これにより３次元デバイス１０の３次元化を図ることができる（３次元方向の回路を構成することができる）。
【０１７９】
また、層毎に良品の薄膜デバイス層のみを選別して積層することができるので、同一基板上に各層を順次形成（直接各層を形成）して３次元デバイスを製造する場合に比べ、歩留りが高い。
【０１８０】
また、基板（転写側基板）２１を選ばず、種々の基板２１への転写が可能となる。すなわち、薄膜デバイス層を直接形成することができないかまたは形成するのに適さない材料、成形が容易な材料、安価な材料等で構成されたもの等に対しても、転写によりそれを形成することができる。換言すれば、基板２１に自由度があるので、例えば、可撓性の基板上にＩＣを形成することができ、このため、容易にＩＣカード等を製造することができる。
【０１８１】
また、基板（元基板）１として、比較的価格が低く、かつ大面積のガラス製基板を用いることができるので、コストを低減することができる。
【０１８２】
なお、前述した実施例では、被転写層（薄膜デバイス層）４１および４２の転写の回数は、それぞれ１回であるが、本発明では、被転写層４１と被転写層４２とを積層することができれば、被転写層４１の転写の回数は、２回以上であってもよく、また、被転写層４２の転写の回数は、２回以上であってもよい。
【０１８３】
例えば、被転写層の転写回数を２回とする場合には、基板１上の被転写層を、基板１および基板２１以外の図示しない第３の基板上に転写し、この後、その第３の基板上の被転写層を基板２１上に転写する。なお、前記第３の基板には、前述した分離層２等が形成されている。
【０１８４】
被転写層の転写回数が偶数回であれば、最後の転写体である基板（転写側基板）２１に形成された被転写層の表・裏の位置関係を、最初に基板（元基板）１に被転写層を形成した状態と同じにすることができる。
【０１８５】
また、本発明では、基板（転写側基板）２１上に被転写層４１を直接形成し、前述した転写方法により、この被転写層４１上に被転写層４２を転写して、３次元デバイス１０を製造してもよい。
【０１８６】
また、本発明では、被転写層（薄膜デバイス層）を３層以上積層してもよい。被転写層（薄膜デバイス層）の層数を増加することにより、集積度をより高めることができる。
【０１８７】
例えば、３次元デバイス１０の被転写層（薄膜デバイス層）の層数を３層にして、隣接する被転写層同士を電気的に接続する場合には、図１６に示すように、第１の被転写層（第１の薄膜デバイス層）４１と第２の被転写層（第２の薄膜デバイス層）４２との間に位置する第３の被転写層（第３の薄膜デバイス層）４３の両端に接続電極（接続用の端子）を形成する。すなわち、被転写層４３の一端（図１６中下側）に、接続電極４３１および４３２を形成し、他端（図１６中上側）に接続電極４３３および４３４を形成する。
【０１８８】
そして、被転写層４１の接続電極４１１と被転写層４３の接続電極４３１とを導電性接着層２２を介して電気的に接続し、被転写層４１の接続電極４１２と被転写層４３の接続電極４３２とを導電性接着層２２を介して電気的に接続する。同様に、被転写層４３の接続電極４３３と被転写層４２の接続電極４２１とを導電性接着層２３を介して電気的に接続し、被転写層４３の接続電極４３４と被転写層４２の接続電極４２２とを導電性接着層２３を介して電気的に接続する。
【０１８９】
導電性接着層２３としては、導電性接着層２２と同様の理由で、異方性導電膜が好ましい。
【０１９０】
なお、被転写層（薄膜デバイス層）を３層以上積層する場合、各層がすべて同一でもよく、また、各層がすべて異なっていてもよく、また、一部の層のみが同一であってもよい。
【０１９１】
次に、３次元デバイスの製造方法の第２実施例を説明する。
【０１９２】
図１７は、３次元デバイスの構成例を模式的に示す断面図である。なお、前述した第１実施例との共通点については、説明を省略し、主な相違点を説明する。
【０１９３】
図１７に示す３次元デバイス１０も前述した第１実施例と同様に、薄膜構造の転写方法により製造する。
【０１９４】
但し、この３次元デバイス１０では、前記工程〈Ａ７〉において、第１の被転写層（第１の薄膜デバイス層）４１の接続電極４１１と第２の被転写層（第２の薄膜デバイス層）４２の接続電極４２１とを接触させて、これらを電気的に接続し、被転写層４１の接続電極４１２と被転写層４２の接続電極４２２を接触させて、これらを電気的に接続するとともに、被転写層４１と被転写層４２とを接着層２４を介して接着（接合）する。
【０１９５】
この第２実施例でも前述した第１実施例と同様の効果が得られる。
【０１９６】
なお、本発明では、被転写層４１と被転写層４２との接着（接合）の方法と、対応する接続電極同士を電気的に接続する方法は、それぞれ、前述した第１実施例および第２実施例には限定されない。
【０１９７】
例えば、接続電極４１１と接続電極４２１、接続電極４１２と接続電極４２２をそれぞれ接触させ、これらを加熱し、接触面を一旦溶融し、固化させることにより、対応する接続電極同士を固着させてもよい。これにより、対応する接続電極同士が電気的に接続するとともに、被転写層４１と被転写層４２とが接合する。
【０１９８】
また、接続電極４１１と接続電極４２１との間と、接続電極４１２と接続電極４２２との間とに、それぞれ半田（導電性のろう材）を配置し、これらの半田を加熱し、一旦溶融させ、固化させてもよい。これにより、対応する接続電極同士が半田を介して電気的に接続するとともに、被転写層４１と被転写層４２とが半田を介して接着（接合）する。
【０１９９】
次に、３次元デバイスの製造方法の第３実施例を説明する。
【０２００】
図１８は、３次元デバイスの構成例を模式的に示す断面図である。なお、前述した第１実施例との共通点については、説明を省略し、主な相違点を説明する。
【０２０１】
図１８に示す３次元デバイス１０も前述した第１実施例と同様に、薄膜構造の転写方法により製造する。
【０２０２】
この３次元デバイス１０の第１の被転写層（第１の薄膜デバイス層）４１の一端（図１８中上側）には、発光部（発光素子）４１３および受光部（受光素子）４１４が形成されている。
【０２０３】
また、第２の被転写層（第２の薄膜デバイス層）４２の一端（図１８中下側）には、発光部（発光素子）４２３および受光部（受光素子）４２４が形成されている。
【０２０４】
この３次元デバイス１０では、前記工程〈Ａ７〉において、対応する発光部と受光部とが対向、すなわち、発光部４１３と受光部４２４とが対向し、かつ発光部４２３と受光部４１４とが対向するように位置決めしつつ、被転写層４１と被転写層４２とを実質的に透明の（発光部４１３および４２３からの光に対して光透過性を有する）接着層２５を介して接着（接合）する。
【０２０５】
この３次元デバイス１０における発光部４１３および４２３としては、例えば、有機ＥＬ素子を用いることができる。
【０２０６】
図１９は、有機ＥＬ素子の構成例を示す断面図である。
【０２０７】
同図に示すように、有機ＥＬ素子３０は、隔壁（バンク）３４と、この隔壁３４の内側に形成された透明電極３１および発光層（有機ＥＬ）３２と、金属電極３３とで構成されている。
【０２０８】
この場合、透明電極３１上に発光層３２が形成され、隔壁３４および発光層３２上に金属電極３３が形成されている。
【０２０９】
透明電極３１は、例えば、ＩＴＯ等で構成される。
【０２１０】
また、発光層３２は、例えば、主として発光層３２を形成する共役系高分子有機化合物の前駆体と、発光層３２の発光特性を変化させるための蛍光色素等を所定の溶媒（極性溶媒）に溶解または分散させた有機ＥＬ素子用組成物（発光層３２用の組成物）を加熱処理し、その有機ＥＬ素子用組成物中の前記前駆体を高分子化した薄膜（固体薄膜）で構成される。
【０２１１】
また、金属電極３３は、例えば、Ａｌ−Ｌｉ等で構成される。
【０２１２】
また、隔壁３４は、例えば、樹脂ブラックレジスト等で構成される。
【０２１３】
被転写層４１および４２には、それぞれ、この有機ＥＬ素子３０を駆動する図示しない駆動部（駆動回路）が形成されている。
【０２１４】
この有機ＥＬ素子３０では、前記駆動回路から透明電極３１と金属電極３３との間に所定の電圧が印加されると、発光層３２に電子および正孔（ホール）が注入され、それらは印加された電圧によって生じる電場により発光層３２中を移動し再結合する。この再結合に際し放出されたエネルギーによりエキシトン（励起子）が生成し、このエキシトンが基底状態へ戻る際にエネルギー（蛍光・リン光）を放出する。すなわち、発光する。なお、上記の現象をＥＬ発光と言う。
【０２１５】
また、この３次元デバイス１０における受光部４１４および４２４としては、例えば、ＰＩＮフォトダイオードを用いることができる。
【０２１６】
図２０は、ＰＩＮフォトダイオードの構成例を示す断面図である。
【０２１７】
同図に示すように、ＰＩＮフォトダイオード５０は、受光部窓電極５１と、ｐ型ａ−ＳｉＣ層（ｐ型半導体層）５２と、ｉ型ａ−Ｓｉ層（半導体層）５３と、ｎ型ａ−ＳｉＣ層（ｎ型半導体層）５４と、受光部上部電極と配線（電気配線）を兼ねたＡｌ−Ｓｉ−Ｃｕ層５５とで構成されている。
【０２１８】
これら受光部窓電極５１、ｐ型ａ−ＳｉＣ層５２、ｉ型ａ−Ｓｉ層５３、ｎ型ａ−ＳｉＣ層５４およびＡｌ−Ｓｉ−Ｃｕ層５５は、図２０中下側からこの順序で積層されている。なお、前記受光部窓電極５１は、例えば、ＩＴＯ等で構成される。
【０２１９】
前述したように、有機ＥＬ素子３０は、該有機ＥＬ素子３０に電気的に接続されている図示しない駆動回路により駆動されて発光する。すなわち、有機ＥＬ素子３０は、光信号（光）を送出（送信）する。
【０２２０】
この有機ＥＬ素子３０からの光は、接着層２５を透過して受光部窓電極５１から入射する。すなわち、ＰＩＮフォトダイオード５０で受光される。
【０２２１】
そして、ＰＩＮフォトダイオード５０からは、受光光量に応じた大きさの電流、すなわち電気信号（信号）が出力される（光信号が電気信号に変換され出力される）。
【０２２２】
このＰＩＮフォトダイオード５０からの信号に基づいて、該ＰＩＮフォトダイオード５０に電気的に接続されている図示しない回路が作動する。
【０２２３】
なお、図１８に示すように、発光部４１３からの光は、接着層２５を透過して受光部４２４で受光され、また、発光部４２３からの光は、接着層２５を透過して受光部４１４で受光される。すなわち、発光部４１３、４２３、受光部４１４および４２４により、被転写層４１と被転写層４２との間で光（光信号）による通信がなされる。
【０２２４】
この第３実施例でも前述した第１実施例と同様の効果が得られる。
【０２２５】
そして、この第３実施例では、層間の信号の伝達は、電気（電気信号）ではなく、光（光信号）で行うように構成されているので、製造が容易であり、特に、集積度をより高めることができる。
【０２２６】
なお、本発明では、発光部４１３および４２３は、有機ＥＬ素子に限らず、例えば、無機ＥＬ素子、発光ダイオード（ＬＥＤ）、半導体レーザ（レーザダイオード）等で構成されていてもよい。
【０２２７】
また、本発明では、受光部４１４および４２４は、ＰＩＮフォトダイオードに限らず、例えば、ＰＮフォトダイオード、アバランシェフォトダイオード等の各種フォトダイオード、フォトトランジスタ、フォトルミネッセンス（有機フォトルミネッセンス、無機フォトルミネッセンス等）等で構成されていてもよい。
【０２２８】
また、本発明では、被転写層（薄膜デバイス層）４１と被転写層（薄膜デバイス層）４２との接着（接合）の方法は、前述した方法に限らない。すなわち、被転写層４１と被転写層４２との間で、光（光信号）による通信が可能なように、被転写層４１と被転写層４２とを接着（接合）することができればよい。
【０２２９】
例えば、被転写層４１と被転写層４２とを部分的に接着（接合）してもよい。この場合、発光部４１３、４２３、受光部４１４および４２４以外の部分で接着（接合）するときは、不透明の接着層で被転写層４１と被転写層４２とを接着（接合）してもよい。
【０２３０】
また、被転写層４１と被転写層４２との間にスペーサ（例えば、柱）を設け、このスペーサを介して被転写層４１と被転写層４２とを接着（接合）してもよい。この場合には、被転写層４１の発光部４１３および受光部４１４と、被転写層４２の受光部４２４および発光部４２３との間に空間が形成される。
【０２３１】
また、被転写層４１の発光部４１３および受光部４１４と、被転写層４２の受光部４２４および発光部４２３とを、それぞれ接触させてもよい。
【０２３２】
また、本発明では、３次元デバイスの被転写層（薄膜デバイス層）の層数を３層以上にする場合には、隣接しない層間において、光（光信号）による通信が可能なように構成してもよい。
【０２３３】
また、本発明では、発光部を発光特性（例えば、発光する光のピーク波長）の異なる複数の発光素子で構成し、受光部を対応する前記発光素子からの光を受光する複数の受光素子で構成してもよい。
【０２３４】
この場合には、複数の情報（信号）を同時に通信することができる。すなわち、多チャンネルの光通信による情報伝達が可能となる。
【０２３５】
また、本発明では、発光特性（例えば、発光する光のピーク波長）の異なる複数の発光部を設け、対応する前記発光部からの光を受光する複数の受光部を設けてもよい。
【０２３６】
また、本発明では、少なくとも１つの所定の被転写層（薄膜デバイス層）内において、前記被転写層（薄膜デバイス層）間のような光（光信号）による通信がなされるように構成してもよい。
【０２３７】
以上、本発明の３次元デバイスの製造方法を図示の実施例に基づいて説明したが、本発明は、これに限定されるものではない。
【０２３８】
例えば、本発明では、３次元デバイスの被転写層（薄膜デバイス層）の層数を３層以上にする場合には、所定の被転写層間（被転写層同士）を第１実施例または第２実施例等のように電気的に接続し（以下、「電気的に接続」と言う）、他の被転写層間では、第３実施例等のように、光（光信号）による通信が可能（以下、「光学的に接続」と言う）であるように構成してもよい。
【０２３９】
また、本発明では、所定の被転写層間について、その一部を電気的に接続し、残部を光学的に接続してもよい。
【０２４０】
また、本発明では、３次元デバイスを構成する複数の被転写層（薄膜デバイス層）のうちの少なくとも１層を前述した薄膜構造の転写方法（転写技術）により転写して該デバイスを製造すればよい。
【０２４１】
なお、本発明における転写方法は、前述した方法には限らない。
【０２４２】
【発明の効果】
以上説明したように、本発明の３次元デバイスの製造方法によれば、薄膜デバイス層を転写方法により積層するので、容易に、３次元デバイス（例えば、３次元ＩＣ）を製造することができる。
【０２４３】
特に、各薄膜デバイス層をそれぞれ単独で形成することができるので、従来のような下層（下側の薄膜デバイス層）への悪影響を考慮することがなく、製造条件の自由度が広い。
【０２４４】
そして、本発明では、複数の薄膜デバイス層を積層してデバイスを製造するので、集積度を高めることができる。
【０２４５】
また、本発明では、各薄膜デバイス層を異なる基板上に形成することができるので、各薄膜デバイス層をそれぞれ最適なデバイスパラメータで形成することができ、これにより信頼性が高く、高性能のデバイスを提供することができる。
【０２４６】
また、本発明では、層毎に良品の薄膜デバイス層のみを選別して積層することができるので、同一基板上に各層を順次形成（直接各層を形成）して３次元デバイスを製造する場合に比べ、歩留りが高い。
【図面の簡単な説明】
【図１】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図２】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図３】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図４】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図５】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図６】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図７】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図８】本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。
【図９】本発明における３次元デバイスの構成例を模式的に示す断面図である。
【図１０】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１１】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１２】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１３】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１４】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１５】本発明の３次元デバイスの製造方法の第１実施例の工程を模式的に示す断面図である。
【図１６】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１７】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１８】本発明における３次元デバイスの他の構成例を模式的に示す断面図である。
【図１９】本発明における有機ＥＬ素子の構成例を示す断面図である。
【図２０】本発明におけるＰＩＮフォトダイオードの構成例を示す断面図である。
【符号の説明】
１ 基板
１１ 分離層形成面
１２ 照射光入射面
２ 分離層
２ａ、２ｂ 界面
３ 中間層
４、４１〜４３ 被転写層
４１１、４１２ 接続電極
４２１、４２２ 接続電極
４１３、４２３ 発光部
４１４、４２４ 受光部
４３１〜４２４ 接続電極
５ 接着層
６ 転写体
７ 照射光
１０ ３次元デバイス
２１ 基板
２２、２３ 導電性接着層
２４ 接着層
２５ 透明の接着層
３０ 有機ＥＬ素子
３１ 透明電極
３２ 発光層
３３ 金属電極
３４ 隔壁
５０ ＰＩＮフォトダイオード
５１ 受光部窓電極
５２ ｐ型ａ−ＳｉＣ層
５３ ｉ型ａ−Ｓｉ層
５４ ｎ型ａ−ＳｉＣ層
５５ Ａｌ−Ｓｉ−Ｃｕ層
６０ 薄膜トランジスタ
６１ ソース層
６２ ドレイン層
６３ チャネル層
６４ ゲート絶縁膜
６５ ゲート電極
６６ 層間絶縁膜
６７、６８ 電極
６９ 保護膜
Claims (23)
- ２次元方向の所定の領域内に配置される薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元デバイスを製造する３次元デバイスの製造方法であって、
前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、
前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、
ことを特徴とする３次元デバイスの製造方法。 - 基体上に、２次元方向に広がる所定の領域内で回路を構成する薄膜デバイス層をその厚さ方向に複数積層して複数の薄膜デバイス層からなる３次元方向の回路を構成する３次元デバイスを製造する３次元デバイスの製造方法であって、
前記複数の薄膜デバイス層のうちの少なくとも１つの薄膜デバイス層を転写法により積層する工程を有し、
前記転写法が、第１の基板上に分離層を介して前記少なくとも１つの薄膜デバイス層を形成した後、前記分離層に光を照射して、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記少なくとも１つの薄膜デバイス層を第２の基板側へ転写するものである、
ことを特徴とする３次元デバイスの製造方法。 - ３次元デバイスの製造方法であって、
第１の基板上に分離層と中間層とを介して薄膜デバイス層を形成する第１工程と、
前記第１工程のあと、前記薄膜デバイス層を第２の基板に接合する第２工程と、
前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記薄膜デバイス層を前記第２の基板側へ転写する第３工程と、を含み、
前記第１工程において前記中間層が前記分離層と前記薄膜デバイス層との間に位置するものである、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１または２に記載の３次元デバイスの製造方法において、
前記分離層と前記少なくとも１つの薄膜デバイス層との間に中間層が形成されている、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１乃至４のいずれか一項に記載の３次元デバイスの製造方法において、
前記分離層の剥離は、前記分離層を構成する物質の原子間または分子間の結合力が消失または減少することにより生じる、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１乃至４のいずれか一項に記載の３次元デバイスの製造方法において、
前記分離層の剥離は、前記分離層を構成する物質から気体が発生することにより生じる、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１乃至６のいずれか一項に記載の３次元デバイスの製造方法において、
前記光がレーザ光である、
ことを特徴とする３次元デバイスの製造方法。 - 請求項７に記載の３次元デバイスの製造方法において、
前記レーザ光の波長が、１００〜３５０nmである、
ことを特徴とする３次元デバイスの製造方法。 - 請求項７に記載の３次元デバイスの製造方法において、
前記レーザ光の波長が、３５０〜１２００nmである、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１乃至９のいずれか一項に記載の３次元デバイスの製造方法において、
前記分離層は、非晶質シリコン、セラミックス、金属または有機高分子材料で構成されている、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１乃至１０のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の基板は、透明基板である、
ことを特徴とする３次元デバイスの製造方法。 - ３次元デバイスの製造方法であって、
第１の基板上に分離層と中間層とを介して第１の薄膜デバイス層を形成する第１工程と、
前記第１工程のあと、前記第１の薄膜デバイス層を第２の基板上に形成された第２の薄膜デバイス層に接合する第２工程と、
前記第２工程のあと、前記分離層に光を照射し、前記分離層の層内および／または界面において剥離を生ぜしめ、前記第１の基板上の前記第１の薄膜デバイス層を前記第２の薄膜デバイス層上へ転写する第３工程と、を含み、
前記第１工程において前記中間層が前記分離層と前記第１の薄膜デバイス層との間に位置するものである、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２に記載の３次元デバイスの製造方法において、
前記第１工程が前記第１の薄膜デバイス層に接続電極を形成する工程を含み、
前記第３工程において、前記接続電極により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層が電気的に接続するものである、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１３に記載の３次元デバイスの製造方法において、
前記接続電極は、前記第１の薄膜デバイス層の両面に存在する、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１４のいずれか一項に記載の３次元デバイスの製造方法において、
異方性導電膜を介して前記第１の薄膜デバイス層と前記第２の薄膜デバイス層を接合する、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１５のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうちの一方に発光部が形成され、他方に前記発光部からの光を受光する受光部が形成され、前記発光部および前記受光部により、前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の間で光による通信を可能とする、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１５のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の薄膜デバイス層と前記第２の薄膜デバイス層のうち少なくとも１つは、複数の薄膜トランジスタを有する、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１５のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもメモリを含む、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１５のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の薄膜デバイス層と前記第２の薄膜デバイス層がいずれもロジックを含む、
ことを特徴とする３次元デバイスの製造方法。 - 請求項１２乃至１５のいずれか一項に記載の３次元デバイスの製造方法において、
前記第１の薄膜デバイス層と前記第２の薄膜デバイス層の一方がメモリを含み他方がロジックを含む、
ことを特徴とする３次元デバイスの製造方法。 - 請求項２０に記載の３次元デバイスの製造方法において、
前記ロジックと前記メモリは、異なるデザインルールで形成する、
ことを特徴とする３次元デバイスの製造方法。 - 請求項２０に記載の３次元デバイスの製造方法において、
前記ロジックと前記メモリは、異なるデザインパラメータで形成する、
ことを特徴とする３次元デバイスの製造方法。 - 請求項２０に記載の３次元デバイスの製造方法において、
前記ロジックと前記メモリは、異なる製造プロセスで形成する、
ことを特徴とする３次元デバイスの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04841098A JP4126747B2 (ja) | 1998-02-27 | 1998-02-27 | ３次元デバイスの製造方法 |
| PCT/JP1999/000819 WO1999044236A1 (en) | 1998-02-27 | 1999-02-23 | Method of manufacturing three-dimensional device |
| EP99903937A EP0986104A4 (en) | 1998-02-27 | 1999-02-23 | MANUFACTURING METHOD FOR A THREE-DIMENSIONAL COMPONENT |
| US09/403,342 US6627518B1 (en) | 1998-02-27 | 1999-02-23 | Method for making three-dimensional device |
| CN998001899A CN1132245C (zh) | 1998-02-27 | 1999-02-23 | 3维器件的制造方法 |
| KR10-1999-7009413A KR100484959B1 (ko) | 1998-02-27 | 1999-02-23 | 3차원 디바이스의 제조 방법 |
| TW088103000A TW426869B (en) | 1998-02-27 | 1999-02-26 | Manufacturing method for three dimensional device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04841098A JP4126747B2 (ja) | 1998-02-27 | 1998-02-27 | ３次元デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251517A JPH11251517A (ja) | 1999-09-17 |
| JP4126747B2 true JP4126747B2 (ja) | 2008-07-30 |
Family
ID=12802546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04841098A Expired - Fee Related JP4126747B2 (ja) | 1998-02-27 | 1998-02-27 | ３次元デバイスの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6627518B1 (ja) |
| EP (1) | EP0986104A4 (ja) |
| JP (1) | JP4126747B2 (ja) |
| KR (1) | KR100484959B1 (ja) |
| CN (1) | CN1132245C (ja) |
| TW (1) | TW426869B (ja) |
| WO (1) | WO1999044236A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8314166B2 (en) | 2007-03-27 | 2012-11-20 | Adeka Corporation | Waterproof sheet |
Families Citing this family (274)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| EP2323164B1 (en) | 2000-08-14 | 2015-11-25 | SanDisk 3D LLC | Multilevel memory array and method for making same |
| TW521391B (en) * | 2001-01-26 | 2003-02-21 | Koninkl Philips Electronics Nv | Method of manufacturing a display device |
| US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
| US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| TW564471B (en) | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| EP2565924B1 (en) | 2001-07-24 | 2018-01-10 | Samsung Electronics Co., Ltd. | Transfer method |
| JP5057619B2 (ja) * | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US7351300B2 (en) | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| KR100478521B1 (ko) * | 2001-10-29 | 2005-03-28 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자용 고분자 발광 혼합 조성물 및 그를이용한 유기 전계 발광 소자 |
| KR100944886B1 (ko) | 2001-10-30 | 2010-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
| US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
| US7101729B2 (en) * | 2002-03-28 | 2006-09-05 | Seiko Epson Corporation | Method of manufacturing a semiconductor device having adjoining substrates |
| DE60325669D1 (de) | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
| JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
| TW200423261A (en) * | 2002-11-20 | 2004-11-01 | Reveo Inc | Method of fabricating multi-layer devices on buried oxide layer substrates |
| US6881975B2 (en) * | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| TWI330269B (en) | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
| JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
| JP2004349540A (ja) | 2003-05-23 | 2004-12-09 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
| US7180064B2 (en) * | 2003-07-24 | 2007-02-20 | Delphi Technologies, Inc. | Infrared sensor package |
| JP2005081299A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器 |
| US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
| US6967149B2 (en) * | 2003-11-20 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Storage structure with cleaved layer |
| FR2863405B1 (fr) * | 2003-12-08 | 2006-02-03 | Commissariat Energie Atomique | Collage moleculaire de composants microelectroniques sur un film polymere |
| CN1894796B (zh) | 2003-12-15 | 2010-09-01 | 株式会社半导体能源研究所 | 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法 |
| US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
| US7566010B2 (en) * | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| CN100502018C (zh) * | 2004-02-06 | 2009-06-17 | 株式会社半导体能源研究所 | 薄膜集成电路的制造方法和元件基片 |
| JP4238998B2 (ja) | 2004-03-18 | 2009-03-18 | セイコーエプソン株式会社 | 電気デバイス |
| US7820529B2 (en) * | 2004-03-22 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing integrated circuit |
| JP2006013462A (ja) * | 2004-05-21 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| CN100594619C (zh) | 2004-05-21 | 2010-03-17 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2006120726A (ja) | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
| KR101150994B1 (ko) * | 2004-11-11 | 2012-06-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US8030132B2 (en) * | 2005-05-31 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including peeling step |
| JP2006344618A (ja) * | 2005-06-07 | 2006-12-21 | Fujifilm Holdings Corp | 機能性膜含有構造体、及び、機能性膜の製造方法 |
| JP4916680B2 (ja) * | 2005-06-30 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法 |
| JP4433200B2 (ja) * | 2005-12-20 | 2010-03-17 | セイコーエプソン株式会社 | 強誘電体キャパシタおよび半導体装置 |
| US8222116B2 (en) * | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8173519B2 (en) | 2006-03-03 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI424499B (zh) * | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
| US8158515B2 (en) * | 2009-02-03 | 2012-04-17 | International Business Machines Corporation | Method of making 3D integrated circuits |
| US20100253902A1 (en) | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
| CN105097712A (zh) | 2009-07-15 | 2015-11-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧散热的绝缘体上半导体 |
| TWI515878B (zh) | 2009-07-15 | 2016-01-01 | 西拉娜半導體美國股份有限公司 | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 |
| WO2011008894A2 (en) | 2009-07-15 | 2011-01-20 | Io Semiconductor | Semiconductor-on-insulator with back side support layer |
| US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
| US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| TWI433625B (zh) | 2011-07-04 | 2014-04-01 | Ind Tech Res Inst | 軟性電子元件的製法 |
| JP2013080896A (ja) * | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| JP2014099582A (ja) | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| KR102309244B1 (ko) | 2013-02-20 | 2021-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| WO2015087192A1 (en) | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
| KR20150077969A (ko) * | 2013-12-30 | 2015-07-08 | 삼성디스플레이 주식회사 | 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US20190057950A1 (en) * | 2016-03-31 | 2019-02-21 | Intel Corporation | Permanent functional carrier systems and methods |
| WO2018020333A1 (en) | 2016-07-29 | 2018-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, display device, display module, and electronic device |
| TWI753868B (zh) | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
| TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| KR102425705B1 (ko) | 2016-08-31 | 2022-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US10923350B2 (en) | 2016-08-31 | 2021-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US10369664B2 (en) | 2016-09-23 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US10756234B2 (en) * | 2017-05-12 | 2020-08-25 | Crystal Is, Inc. | Aluminum nitride substrate removal for ultraviolet light-emitting devices |
| JP6492140B1 (ja) * | 2017-09-22 | 2019-03-27 | ジオマテック株式会社 | 樹脂基板積層体及び電子デバイスの製造方法 |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| KR20230117025A (ko) | 2022-01-29 | 2023-08-07 | 한만균 | 낚시용 지그 |
| CN115041836B (zh) * | 2022-06-30 | 2023-08-22 | 华南理工大学 | 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
| JPS6199362A (ja) * | 1984-10-22 | 1986-05-17 | Fujitsu Ltd | 半導体装置 |
| JPS62145760A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| JPS62219954A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元ｉｃの製造方法 |
| US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| US6143582A (en) | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
| US5357122A (en) * | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
| JP3211995B2 (ja) | 1993-03-31 | 2001-09-25 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| JP3227930B2 (ja) | 1993-09-09 | 2001-11-12 | ソニー株式会社 | 複合半導体装置及びその製造方法 |
| JPH09503622A (ja) * | 1993-09-30 | 1997-04-08 | コピン・コーポレーシヨン | 転写薄膜回路を使用した３次元プロセッサー |
| CA2138218C (en) * | 1993-12-16 | 2000-10-10 | Shinji Tanaka | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
| JP3770631B2 (ja) * | 1994-10-24 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5625726A (en) * | 1995-02-10 | 1997-04-29 | Ngk Insulators, Ltd. | Optical waveguide substrate, an article comprising the same and a substrate coupled thereto for holding optical fibers |
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3778456B2 (ja) * | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| US5916585A (en) * | 1996-06-03 | 1999-06-29 | Gore Enterprise Holdings, Inc. | Materials and method for the immobilization of bioactive species onto biodegradable polymers |
| EP1758169A3 (en) * | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| JP3809681B2 (ja) * | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
| US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US5773331A (en) * | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| JPH10335577A (ja) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-02-27 JP JP04841098A patent/JP4126747B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-23 WO PCT/JP1999/000819 patent/WO1999044236A1/ja active IP Right Grant
- 1999-02-23 CN CN998001899A patent/CN1132245C/zh not_active Expired - Fee Related
- 1999-02-23 EP EP99903937A patent/EP0986104A4/en not_active Ceased
- 1999-02-23 US US09/403,342 patent/US6627518B1/en not_active Expired - Lifetime
- 1999-02-23 KR KR10-1999-7009413A patent/KR100484959B1/ko not_active IP Right Cessation
- 1999-02-26 TW TW088103000A patent/TW426869B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8314166B2 (en) | 2007-03-27 | 2012-11-20 | Adeka Corporation | Waterproof sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251517A (ja) | 1999-09-17 |
| US6627518B1 (en) | 2003-09-30 |
| EP0986104A4 (en) | 2003-07-30 |
| KR100484959B1 (ko) | 2005-04-25 |
| CN1256791A (zh) | 2000-06-14 |
| TW426869B (en) | 2001-03-21 |
| EP0986104A1 (en) | 2000-03-15 |
| CN1132245C (zh) | 2003-12-24 |
| WO1999044236A1 (en) | 1999-09-02 |
| KR20010006328A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126747B2 (ja) | ３次元デバイスの製造方法 | |
| JP4085459B2 (ja) | ３次元デバイスの製造方法 | |
| JP4619461B2 (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
| JP4619462B2 (ja) | 薄膜素子の転写方法 | |
| JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
| JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
| JP4042182B2 (ja) | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 | |
| KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JP4151420B2 (ja) | デバイスの製造方法 | |
| US20030024635A1 (en) | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance | |
| JP3809710B2 (ja) | 薄膜素子の転写方法 | |
| JP3837807B2 (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 | |
| JP4619644B2 (ja) | 薄膜素子の転写方法 | |
| JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
| JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
| JP2004327728A (ja) | 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器 | |
| JP2004140380A (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
| JP4619645B2 (ja) | 薄膜素子の転写方法 | |
| JP3809833B2 (ja) | 薄膜素子の転写方法 | |
| JP2006072372A (ja) | 液晶パネル用基板及び液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |