JP4122159B2

JP4122159B2 - Manufacturing method of build-up board

Info

Publication number: JP4122159B2
Application number: JP2002017616A
Authority: JP
Inventors: 節有賀; 秀明吉沢
Original assignee: Eastern KK
Current assignee: Eastern KK
Priority date: 2002-01-25
Filing date: 2002-01-25
Publication date: 2008-07-23
Anticipated expiration: 2022-01-25
Also published as: JP2003218533A

Description

【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ基板とその製造方法に関する。
【０００２】
【従来の技術】
従来のビルドアップ基板およびその製造方法の例を、図３を用いて説明する。図３（ａ）において、Ｂは製造途中のビルドアップ基板の一部の断面図である。
２は、導体で形成された配線パターンである。４ａは、ビルドアップ基板Ｂのコア基板、または、配線パターン２とその下層の配線パターン（図示せず）とを絶縁する絶縁体層である。４ｂは、配線パターン２とその上層の配線パターン（未形成）とを絶縁する絶縁体層である。６は、絶縁体層４ｂの表面に接着された導体箔としての銅箔である。
【０００３】
銅箔６と絶縁体層４ｂとにビアホールを形成する方法として、ダイレクト・レーザー・ドリリング法が知られている。
ダイレクト・レーザー・ドリリング法は、図３（ｂ）に示すように、ビアホールを形成するべき箇所に、銅箔６側からレーザー８を照射して、銅箔６と樹脂等で構成される絶縁体層４ｂとに、下層の配線パターン２に達するビアホール１２を形成する。
続いて、銅箔６上およびビアホール１２内に、無電解めっきを施し、さらにその上層に電解めっきを前記無電解めっき層に通電して施し、図３（ｃ）に示すように、めっき層１４を形成する。めっきは、銅めっきなどの通電金属めっきが用いられる。
【０００４】
続いて、絶縁体層４ｂの表面の銅箔６とめっき層１４とを、公知のエッチング技術、例えば写真法のエッチング技術等を用いてエッチングし、絶縁体層４ｂの表面に配線パターンを形成する（図示せず）。
【０００５】
このように銅箔６と絶縁体層４ｂとにビアホールを形成する方法としては、上記ダイレクト・レーザー・ドリリング法の他に、ビアホール位置の導体箔をエッチングして胴体箔に穴をあけてから、その穴を通して絶縁体層にレーザーを照射してビアホールを形成する方法もある。
ダイレクト・レーザー・ドリリング法は、この方法に比較して、銅箔６の穴と絶縁体層４ｂの穴とが位置ずれせず、また、導体箔に穴をあけるためのエッチング工程を省くことができるといった利点を有している。
【０００６】
【発明が解決しようとする課題】
しかしながら、図３（ｂ）および（ｃ）に示すように、上記に示したダイレクト・レーザー・ドリリング法では、ビアホール１２を形成する際に、銅箔６のビアホール１２の開口縁に、ビアホール１２の中心方向に突出するバリ６ａが形成されてしまう。これは、一般に銅等の金属で構成される銅箔６の硬度が、一般にエポキシ等の樹脂で構成される絶縁体層４ｂの硬度に対して硬く、レーザー８に対する耐性が強いことと、レーザー８が内層の配線パターン２と銅箔６との間で乱反射して、絶縁体層４ｂをレーザー８の光線の幅よりも広範囲に削り取ってしまうこととによると考えられる。
【０００７】
バリ６ａが存在すると、ビアホール１２の口が狭くなり、ビアホール１２内にめっき液が十分に入らなくなる。また、電解めっき時には、電解めっきを施すための電流がバリ６ａの部分に集中し、バリ６ａの周囲にめっきが集中してめっき溜まり１４ａが形成される。めっき溜まり１４ａが形成されると、めっき液はさらにビアホール１２内に入りにくくなり、なおかつ、電流がバリ６ａの部分に集中しているため、ビアホール１２の側壁部には特にめっきが付きにくくなる。従って、ビアホール１２の側壁部のめっき層１４ｂは薄くなる。
【０００８】
このように側壁部のめっき層１４ｂが薄くなると、内層の配線パターン２と上層の銅箔６およびめっき層１４、即ち上層に形成される配線パターンとの電気的導通が悪くなって基板としての動作不良を起こしやすくなり、結果的に、基板製造上の歩留まりが悪くなるといった課題がある。
【０００９】
本発明は上記課題を解決すべくなされ、その目的とするところは、レーザーによって導体箔と絶縁体層とに一度に穴を開けてビアホールを形成するダイレクト・レーザー・ドリリング法において、導体箔のビアホールの開口縁に形成されるバリを処理することで、基板の動作不良を抑制して、基板製造上の歩留まりを改善することが可能なビルドアップ基板の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するために、以下の構成を備える。すなわち、内層に配線パターンを持つ絶縁体層の表面に接着された導体箔にレーザーを照射して、該導体箔と該絶縁体層とに前記配線パターンに達するビアホールを形成し、少なくとも前記ビアホールの近傍に、多数の微粒子を混入した流体を吹きあてて、前記導体箔の該ビアホールの開口縁に突出するバリを該ビアホールの内側に曲げ、前記導体箔の表面および前記ビアホール内にめっきを施し、該導体箔と前記配線パターンとの電気的導通をとる。
これによれば、ビアホールの縁部および側壁に均等にめっきを施すことが可能となり、基板の動作不良を抑制することが可能となる。
【００１１】
また、内層に配線パターンを持つ絶縁体層の表面に接着された導体箔にレーザーを照射して、該導体箔と該絶縁体層とに前記配線パターンに達するビアホールを形成し、前記導体箔をハーフエッチングし、少なくとも前記ビアホールの近傍に、多数の微粒子を混入した流体を吹きあてて、前記導体箔の該ビアホールの開口縁に突出するバリを該ビアホールの内側に曲げ、前記導体箔の表面および前記ビアホール内にめっきを施し、該導体箔と前記配線パターンとの電気的導通をとる。
これによれば、導体箔のビアホールの開口縁に突出するバリをビアホールの内側に曲げることをより確実に行うことが可能となる。
【００１２】
また、少なくとも導体箔を含む導体層で配線パターンが形成され、上層と下層の配線パターンが、該パターン間に介在する絶縁体層に形成されたビアホール内に設けられためっき層を介して電気的に導通されるビルドアップ基板において、前記ビアホールの開口縁に突出する前記導体箔のバリが該ビアホールの内側に曲げられ、該バリを覆ってめっき層が形成されている。
これによれば、動作不良が発生しにくく、製造上の歩留まりの良いビルドアップ基板を得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明に係るビルドアップ基板の製造方法について、その実施の形態を添付図面に基づいて詳細に説明する。図１は、本発明に係るビルドアップ基板の製造方法を示す説明図である。なお、図１のビルドアップ基板Ａにおいて、従来のビルドアップ基板Ｂと同一の部材については同一の番号を付して説明を省略する。
【００１４】
図１（ａ）に示すように、本発明に係るビルドアップ基板Ａの製造方法においては、従来のダイレクト・レーザー・ドリリング法によるビルドアップ基板Ｂに比較して、厚い導体箔としての銅箔６を使用する。具体的には、１０〜１５μｍ程度の厚さの銅箔６を用いると好適である。
【００１５】
まず、図１（ａ）に示すように、本発明に係るビルドアップ基板Ａの製造方法では、ビアホールを形成するべき箇所に、銅箔６側からレーザー８を照射して、銅箔６と樹脂等で構成される絶縁体層４ｂとに、下層の配線パターン２に達するビアホール１２を形成する（ダイレクト・レーザー・ドリリング法）。
【００１６】
次に、図１（ｂ）に示すように、あらかじめ厚めに形成された銅箔６をハーフエッチングして薄くする。この際、銅箔６を、実際に使用される銅箔６の厚さ、例えば３〜６μｍ程度の厚さにハーフエッチングする。
【００１７】
次に、図１（ｃ）に示すように、ビルドアップ基板Ａの上方からビルドアップ基板Ａに向けて、少なくともビアホール１２の近傍に、多数の微粒子１６を混入した流体を吹きあてる。これには、例えば、ジェットスクラブ、サンドブラスト等の手段を採用する。
微粒子１６としては、小さな石などを用いることができ、流体としては、水や空気を用いることができる。微粒子の直径は、銅箔６の厚さ、本実施例では３〜６μｍよりも小さいことが望ましい。
こうすると、銅箔６のビアホール１２の開口縁のバリ６ａは、微粒子１６の衝突によってビアホール１２の内側に折り曲げられる。
【００１８】
続いて、銅箔６上およびビアホール１２内に、無電解めっきを施し、さらにその上層に電解めっきを前記無電解めっき層に通電して施す。すると、図１（ｄ）に示すように、銅箔６およびビアホール内にめっき層１４を形成する。これによって、銅箔６と配線パターン２とは、電気的に導通する。
なお、めっきとしては、通常、銅めっきなどの通電金属めっきが用いられる。
【００１９】
続いて、絶縁体層４ｂの表面の銅箔６とめっき層１４とを、公知のエッチング技術、例えば写真法のエッチング技術等を用いてエッチングし、絶縁体層４ｂの表面に配線パターンを形成する（図示せず）。
【００２０】
上記製造方法によって製造されたビルドアップ基板Ａは、図１（ｄ）に示されるように、バリ６ａがビアホール１２の内側に折り曲げられ、張り出していない。従って、無電解めっき後の電解めっきを施す際にも、電流がある一箇所に集中してしまうようなことがなく、めっき溜まりは形成されない。また、ビアホール１２の口が狭くならないため、ビアホール１２内にめっき液が十分に行き渡る。そのため、ビアホール１２の上縁部および側壁部にもめっきは均等に付着し、内層（下層）の配線パターン２と上層の銅箔６およびめっき層１４、即ち上層に形成される配線パターンとの電気的導通が良好となる。よって、基板の動作不良が抑制され、結果的に歩留まりが改善されるといった効果がある。
【００２１】
本実施形態の製造方法においては、最終的な銅箔６の厚さ３〜６μｍに対して厚い、１０〜１５μｍ程度の厚さの銅箔６を用い、ビアホール１２形成後にハーフエッチングを施すことによって、実際に使用される銅箔６の厚さにした。この理由を以下に説明する。
図２（ａ）に示すように、レーザー８を照射して銅箔６および絶縁体層４ｂにビアホール１２を形成した際、バリ６ａの表面には、レーザー８によって溶融した銅６ｂが付着している。一度溶融した銅６ｂは、溶融していない銅に比較して、その硬度が高い。この状態で、バリ６ａに多数の微粒子１６を混入した流体を吹きあてても、バリ６ａは硬度が高い銅６ｂの殻に囲われているため、折れ曲がりにくい。
即ち、初めから３〜６μｍ程度の銅箔６を用いると、微粒子１６を混入した流体を吹きあてた際に、バリ６ａが折れ曲がりにくいのである。
【００２２】
そこで、厚い銅箔６に対してレーザー８を照射してビアホール１２を形成した後、ハーフエッチングを施すと、図２（ｂ）に示すように、溶融した銅６ｂが取り除かれる。この状態で多数の微粒子１６を混入した流体を吹きあてると、バリ６ａは硬度が高い銅６ｂの殻に囲われていないため、容易にビアホール１２の内側に折れ曲がる。
【００２３】
もちろん、溶融した銅６ｂも折れ曲がる程度に銅箔６が十分に柔らかくまたは薄く、あるいは、微粒子１６を混入した流体を基板に強く吹き当てても問題がない場合などには、前記ハーフエッチングの工程を採用しなくても良い。
【００２４】
【発明の効果】
本発明に係るビルドアップ基板の製造方法によれば、導体箔のビアホールの開口縁に突出するバリを処理することで、ビアホール周辺のめっき層を好適に施すことが可能となり、基板の動作不良を抑制して、結果的に基板製造上の歩留まりを改善することが可能となるといった効果がある。
【図面の簡単な説明】
【図１】本発明に係るビルドアップ基板の製造方法を示す説明図であり、（ａ）はレーザーを照射して導体箔と絶縁体層とにビアホールを形成した状態、（ｂ）は導体箔にハーフエッチングを施した状態、（ｃ）はビアホールの近傍に多数の微粒子を混入した流体を吹きあてて導体箔のビアホールの開口縁のバリをビアホールの内側に曲げた状態、（ｄ）は無電解めっきおよび電解めっきを施した状態を示す。
【図２】レーザー照射後のバリの状態を示す説明図であり、（ａ）はレーザー照射直後のバリの状態、（ｂ）はハーフエッチングを施した後のバリの状態を示す。
【図３】従来のビルドアップ基板の製造方法を示す説明図であり、（ａ）はビアホール形成前の基板の状態、（ｂ）はレーザーを照射して導体箔と絶縁体層とにビアホールを形成した状態、（ｃ）は無電解めっきおよび電解めっきを施した状態を示す。
【符号の説明】
Ａビルドアップ基板
２配線パターン
４ａ絶縁体層またはコア基板
４ｂ絶縁体層
６銅箔
６ａバリ
６ｂ溶融した銅
８レーザー
１２ビアホール
１４めっき層
１４ａめっき溜まり
１４ｂビアホールの側壁部のめっき層
１６微粒子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a build-up substrate and a manufacturing method thereof.
[0002]
[Prior art]
An example of a conventional build-up substrate and a manufacturing method thereof will be described with reference to FIG. In FIG. 3A, B is a cross-sectional view of a part of the build-up substrate during manufacture.
Reference numeral 2 denotes a wiring pattern formed of a conductor. 4a is an insulating layer that insulates the core substrate of the build-up substrate B or the wiring pattern 2 from a wiring pattern (not shown) below it. 4b is an insulator layer that insulates the wiring pattern 2 from the upper wiring pattern (unformed). 6 is a copper foil as a conductor foil adhered to the surface of the insulator layer 4b.
[0003]
A direct laser drilling method is known as a method of forming a via hole in the copper foil 6 and the insulator layer 4b.
As shown in FIG. 3B, the direct laser drilling method irradiates a portion where a via hole is to be formed with a laser 8 from the copper foil 6 side to form an insulator composed of the copper foil 6 and a resin or the like. A via hole 12 reaching the lower wiring pattern 2 is formed in the layer 4b.
Subsequently, electroless plating is performed on the copper foil 6 and in the via hole 12, and further, electrolytic plating is applied to the upper layer by energizing the electroless plating layer. As shown in FIG. Form. For the plating, current-carrying metal plating such as copper plating is used.
[0004]
Subsequently, the copper foil 6 and the plating layer 14 on the surface of the insulator layer 4b are etched using a known etching technique, for example, a photographic etching technique or the like, thereby forming a wiring pattern on the surface of the insulator layer 4b. (Not shown).
[0005]
As a method of forming a via hole in the copper foil 6 and the insulator layer 4b in this way, in addition to the direct laser drilling method, after etching the conductor foil at the via hole position and making a hole in the body foil, There is also a method of forming a via hole by irradiating the insulator layer with a laser through the hole.
Compared to this method, the direct laser drilling method does not shift the position of the hole of the copper foil 6 and the hole of the insulator layer 4b, and can omit the etching process for making a hole in the conductor foil. It has the advantage that it can.
[0006]
[Problems to be solved by the invention]
However, as shown in FIGS. 3B and 3C, in the direct laser drilling method described above, when the via hole 12 is formed, the via hole 12 is formed at the opening edge of the via hole 12 of the copper foil 6. A burr 6a protruding in the center direction is formed. This is because the hardness of the copper foil 6 generally made of a metal such as copper is harder than the hardness of the insulator layer 4b generally made of a resin such as epoxy, and the resistance to the laser 8 is strong. This is considered to be due to irregular reflection between the inner wiring pattern 2 and the copper foil 6 and scraping the insulating layer 4b over a wider range than the width of the light beam of the laser 8.
[0007]
If the burr 6 a exists, the mouth of the via hole 12 becomes narrow, and the plating solution cannot sufficiently enter the via hole 12. Further, at the time of electrolytic plating, the current for performing electrolytic plating is concentrated on the burr 6a, and the plating is concentrated around the burr 6a to form the plating pool 14a. When the plating pool 14a is formed, the plating solution is more difficult to enter the via hole 12, and the current is concentrated on the burr 6a portion, so that the side wall portion of the via hole 12 is particularly difficult to be plated. Therefore, the plating layer 14b on the side wall portion of the via hole 12 becomes thin.
[0008]
When the plating layer 14b on the side wall is thus thinned, the electrical connection between the inner wiring pattern 2 and the upper copper foil 6 and the plating layer 14, that is, the wiring pattern formed in the upper layer is deteriorated, and the operation as a substrate is performed. There is a problem that defects are likely to occur, and as a result, the yield in manufacturing the substrate is deteriorated.
[0009]
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a via hole for a conductor foil in a direct laser drilling method in which a hole is formed in a conductor foil and an insulator layer at once by a laser to form a via hole. by treating the burrs formed on the opening edge, to suppress the malfunction of the substrate, it is to provide a manufacturing how the build-up substrate can improve the yield in board manufacturing.
[0010]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention has the following configuration. That is, by irradiating a conductor foil bonded to the surface of an insulator layer having a wiring pattern as an inner layer with a laser, a via hole reaching the wiring pattern is formed in the conductor foil and the insulator layer, and at least the via hole By blowing a fluid mixed with a large number of fine particles in the vicinity, bending the burrs protruding to the opening edge of the via hole of the conductor foil to the inside of the via hole, plating the surface of the conductor foil and the via hole, The conductor foil and the wiring pattern are electrically connected.
According to this, it becomes possible to uniformly plate the edge and side wall of the via hole, and it is possible to suppress the malfunction of the substrate.
[0011]
In addition, the conductor foil bonded to the surface of the insulating layer having the wiring pattern on the inner layer is irradiated with a laser to form a via hole reaching the wiring pattern in the conductor foil and the insulating layer, Half-etching, spraying a fluid mixed with a large number of fine particles at least in the vicinity of the via hole, bending a burr protruding to the opening edge of the via hole of the conductor foil to the inside of the via hole, Plating is performed in the via hole to establish electrical continuity between the conductor foil and the wiring pattern.
According to this, it becomes possible to more reliably perform the bending of the burr protruding at the opening edge of the via hole of the conductor foil to the inside of the via hole.
[0012]
In addition, a wiring pattern is formed by a conductor layer including at least a conductor foil, and an upper layer and a lower layer wiring pattern are electrically connected through a plating layer provided in a via hole formed in an insulator layer interposed between the patterns. In the build-up substrate connected to the via hole, the burrs of the conductor foil protruding to the opening edge of the via hole are bent to the inside of the via hole, and a plating layer is formed so as to cover the burr.
According to this, it is possible to obtain a build-up substrate that is less prone to malfunction and has a good manufacturing yield.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method of manufacturing build-up board according to the present invention will be described in detail with reference to embodiments of it to the accompanying drawings. FIG. 1 is an explanatory view showing a method for manufacturing a buildup board according to the present invention. In the build-up board A of FIG. 1, the same members as those in the conventional build-up board B are denoted by the same reference numerals and description thereof is omitted.
[0014]
As shown in FIG. 1 (a), in the manufacturing method of the build-up substrate A according to the present invention, the copper foil 6 as a thick conductor foil is compared with the build-up substrate B by the conventional direct laser drilling method. Is used. Specifically, it is preferable to use a copper foil 6 having a thickness of about 10 to 15 μm.
[0015]
First, as shown to Fig.1 (a), in the manufacturing method of the buildup board | substrate A which concerns on this invention, the laser 8 is irradiated to the location which should form a via hole from the copper foil 6 side, and copper foil 6 and resin are formed. A via hole 12 reaching the lower wiring pattern 2 is formed in the insulating layer 4b composed of the like (direct laser drilling method).
[0016]
Next, as shown in FIG.1 (b), the copper foil 6 formed thick previously is half-etched and thinned. At this time, the copper foil 6 is half-etched to a thickness of the copper foil 6 actually used, for example, about 3 to 6 μm.
[0017]
Next, as shown in FIG. 1C, a fluid mixed with a large number of fine particles 16 is blown toward the buildup substrate A from above the buildup substrate A at least in the vicinity of the via hole 12. For this, for example, means such as jet scrub or sand blasting are employed.
As the fine particles 16, a small stone or the like can be used, and as the fluid, water or air can be used. The diameter of the fine particles is desirably smaller than the thickness of the copper foil 6, which is 3 to 6 μm in this embodiment.
Thus, the burr 6 a at the opening edge of the via hole 12 of the copper foil 6 is bent inside the via hole 12 by the collision of the fine particles 16.
[0018]
Subsequently, electroless plating is performed on the copper foil 6 and in the via hole 12, and electrolytic plating is further applied to the upper layer by energizing the electroless plating layer. Then, as shown in FIG.1 (d), the plating layer 14 is formed in the copper foil 6 and a via hole. Thereby, the copper foil 6 and the wiring pattern 2 are electrically connected.
In addition, as the plating, normally, current-carrying metal plating such as copper plating is used.
[0019]
Subsequently, the copper foil 6 and the plating layer 14 on the surface of the insulator layer 4b are etched using a known etching technique, for example, a photographic etching technique or the like, thereby forming a wiring pattern on the surface of the insulator layer 4b. (Not shown).
[0020]
In the build-up substrate A manufactured by the above manufacturing method, the burr 6a is bent inside the via hole 12 and does not protrude as shown in FIG. Therefore, even when the electroplating after the electroless plating is performed, the current is not concentrated in one place, and the plating pool is not formed. Further, since the opening of the via hole 12 is not narrowed, the plating solution is sufficiently distributed in the via hole 12. Therefore, the plating is evenly deposited on the upper edge portion and the side wall portion of the via hole 12, and the electrical connection between the inner layer (lower layer) wiring pattern 2 and the upper layer copper foil 6 and the plating layer 14, that is, the wiring pattern formed in the upper layer. The electrical continuity becomes good. Therefore, the malfunction of the substrate is suppressed, and as a result, the yield is improved.
[0021]
In the manufacturing method of the present embodiment, the final thickness of the copper foil 6 is 3 to 6 μm, and the thickness of the copper foil 6 is about 10 to 15 μm. The thickness of the copper foil 6 actually used was set. The reason for this will be described below.
As shown in FIG. 2A, when the via hole 12 is formed in the copper foil 6 and the insulator layer 4b by irradiating the laser 8, the copper 6b melted by the laser 8 adheres to the surface of the burr 6a. Yes. Once melted, the copper 6b has a higher hardness than unmelted copper. In this state, even if a fluid in which a large number of fine particles 16 are mixed is blown to the burr 6a, the burr 6a is surrounded by a shell of copper 6b having a high hardness, and is not easily bent.
That is, when the copper foil 6 of about 3 to 6 μm is used from the beginning, the burr 6a is not easily bent when the fluid mixed with the fine particles 16 is blown.
[0022]
Therefore, when the thick copper foil 6 is irradiated with the laser 8 to form the via hole 12 and then half-etched, the molten copper 6b is removed as shown in FIG. When a fluid mixed with a large number of fine particles 16 is blown in this state, the burr 6a is not surrounded by the shell of copper 6b having a high hardness, and is easily bent inside the via hole 12.
[0023]
Of course, if the copper foil 6 is sufficiently soft or thin enough to bend the melted copper 6b, or if there is no problem even if the fluid mixed with the fine particles 16 is strongly sprayed on the substrate, the half-etching step is performed. It is not necessary to adopt.
[0024]
【The invention's effect】
According to the method of manufacturing build-up board according to the present invention, by treating the burr protruding opening edge of the via hole conductor foil, it is possible to apply a plating layer around the via hole suitably, malfunction of the substrate As a result, it is possible to improve the yield in manufacturing the substrate.
[Brief description of the drawings]
1A and 1B are explanatory views showing a method for manufacturing a buildup substrate according to the present invention, in which FIG. 1A shows a state in which a via hole is formed in a conductor foil and an insulator layer by irradiating a laser, and FIG. (C) is a state in which a half-etch is applied, (c) is a state in which a fluid mixed with a large number of fine particles is blown in the vicinity of the via hole, and a burr at the opening edge of the via hole of the conductor foil is bent to the inside of the via hole. The state which performed electrolytic plating and electrolytic plating is shown.
2A and 2B are explanatory diagrams showing a state of burrs after laser irradiation, where FIG. 2A shows the state of burrs immediately after laser irradiation, and FIG. 2B shows the state of burrs after half etching.
3A and 3B are explanatory views showing a conventional method for manufacturing a build-up substrate, in which FIG. 3A is a state of the substrate before forming a via hole, and FIG. 3B is a state in which a via hole is formed in a conductor foil and an insulator layer by irradiating a laser The formed state (c) shows a state where electroless plating and electrolytic plating have been performed.
[Explanation of symbols]
A Build-up board 2 Wiring pattern 4a Insulator layer or core board 4b Insulator layer 6 Copper foil 6a Burr 6b Molten copper 8 Laser 12 Via hole 14 Plating layer 14a Plating pool 14b Plating layer on side wall of via hole 16 Fine particles

Claims

内層に配線パターンを持つ絶縁体層の表面に接着された導体箔にレーザーを照射して、該導体箔と該絶縁体層とに前記配線パターンに達するビアホールを形成し、
少なくとも前記ビアホールの近傍に、多数の微粒子を混入した流体を吹きあてて、前記導体箔の該ビアホールの開口縁に突出するバリを該ビアホールの内側に曲げ、
前記導体箔の表面および前記ビアホール内にめっきを施し、該導体箔と前記配線パターンとの電気的導通をとることを特徴とするビルドアップ基板の製造方法。By irradiating the conductor foil adhered to the surface of the insulator layer having the wiring pattern on the inner layer with a laser, a via hole reaching the wiring pattern is formed in the conductor foil and the insulator layer,
At least in the vicinity of the via hole, a fluid mixed with a large number of fine particles is blown, and a burr protruding on the opening edge of the via hole of the conductor foil is bent inside the via hole,
A method for manufacturing a build-up board, wherein the surface of the conductor foil and the via hole are plated to establish electrical continuity between the conductor foil and the wiring pattern.

内層に配線パターンを持つ絶縁体層の表面に接着された導体箔にレーザーを照射して、該導体箔と該絶縁体層とに前記配線パターンに達するビアホールを形成し、
前記導体箔をハーフエッチングし、
少なくとも前記ビアホールの近傍に、多数の微粒子を混入した流体を吹きあてて、前記導体箔の該ビアホールの開口縁に突出するバリを該ビアホールの内側に曲げ、
前記導体箔の表面および前記ビアホール内にめっきを施し、該導体箔と前記配線パターンとの電気的導通をとることを特徴とするビルドアップ基板の製造方法。By irradiating the conductor foil adhered to the surface of the insulator layer having the wiring pattern on the inner layer with a laser, a via hole reaching the wiring pattern is formed in the conductor foil and the insulator layer,
Half etching the conductor foil,
At least in the vicinity of the via hole, a fluid mixed with a large number of fine particles is blown, and a burr protruding on the opening edge of the via hole of the conductor foil is bent inside the via hole,
A method for manufacturing a build-up board, wherein the surface of the conductor foil and the via hole are plated to establish electrical continuity between the conductor foil and the wiring pattern.