JP4120336B2

JP4120336B2 - チップ型電子部品及びその製造方法

Info

Publication number: JP4120336B2
Application number: JP2002282900A
Authority: JP
Inventors: 照男吉田; 敏晴柴田; 寛和高島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2008-07-16
Anticipated expiration: 2022-09-27
Also published as: JP2004119798A

Description

【０００１】
【発明の属する技術分野】
本発明は、外表面に複数の外部電極が形成されているチップ型電子部品及びその製造方法に関し、より詳細には、外部電極の構造及び形成方法が改良されたチップ型電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
積層コンデンサなどの様々なチップ型電子部品においては、より一層の小型化が求められている。チップ型電子部品の小型化に伴って、チップ型電子部品は、リフローはんだ付けでプリント回路基板などに実装されている。
【０００３】
下記特許文献１には、このような実装方法に使用されるチップ型電子部品が開示されている。特許文献１に開示されているチップ型電子部品を図８（ａ）及び（ｂ）を参照して説明する。
【０００４】
チップ型電子部品１０１では、セラミック焼結体１０２内に、内部電極１０３ａ〜１０３ｄがセラミック層を介して重なり合うように配置されている。セラミック焼結体１０２の端面１０２ａ，１０２ｂを覆うように、外部電極１０４，１０５が形成されている。外部電極１０４，１０５は、それぞれ、電極被り部１０４Ａ，１０５Ａを有する。電極被り部１０４Ａ，１０５Ａは、セラミック焼結体１０２の上面１０２ｃ、下面１０２ｄ及び一対の側面に至るように形成されている。
【０００５】
外部電極１０４，１０５は、導電ペーストの焼き付けにより構成された焼結金属層１０４ａ，１０５ａを有する。また、焼結金属層１０４ａ，１０５ａの外表面に、Ｎｉめっき層１０４ｂ，１０５ｂが形成されており、最外側表面に、Ｓｎめっき層１０４ｃ，１０５ｃが形成されている。
【０００６】
また、下記特許文献２には、セラミック焼結体の一対の側面に、それぞれ、複数の外部電極が形成された構造のチップ型電子部品が開示されている。このチップ型電子部品の外部電極も、特許文献１と同様に焼結金属層の上にＮｉめっき層、Ｓｎめっき層を形成した構造になっている。
【０００７】
【特許文献１】
特開２００１−２１０５４５号公報
【特許文献２】
特開平９−１７６９３号公報
【０００８】
【発明が解決しようとする課題】
上記特許文献１に記載のチップ型電子部品ではリフローはんだ付け時のはんだの表面張力によりチップ型電子部品が起立するツームストーン現象が生じていた。また、チップ型電子部品のより一層の小型化を進めた場合、ツームストーン現象がさらに生じやすくなるため、ツームストーン現象をより確実に抑制することが求められている。
【０００９】
また、チップ型電子部品を配線基板等にリフローはんだ付けにより実装する場合、ツームストーン現象、すなわちチップの起立現象だけでなく、正しい実装位置に対して横方向に位置ずれが生じることがあるという問題もあった。なお、横方向とは、積層コンデンサ１０１を例にとると、一対の外部電極１０４，１０５が形成されている端面１０２ａ，１０２ｂを結ぶ方向と直交する方向をいうものとする。
【００１０】
他方、上記特許文献２に記載されているように、一対の側面に複数の外部電極が形成されているチップ型電子部品では、１つの側面に複数の外部電極が形成されている。従って、個々の外部電極の面積が小さくなるため、ツームストーン現象がより一層生じがちであった。また、チップ型電子部品の実装に際しての横方向の位置ずれも、上記特許文献１のチップ型電子部品と同様に生じていた。
【００１１】
以上のようなツームストーン現象や電子部品の実装に際しての横方向の位置ずれは、実装に際してのはんだの外部電極上における濡れ上がり速度がばらつくことにより生じる。すなわち、ツームストーン現象は、対向している一対の外部電極において、はんだの濡れ上がり速度が異なるため、濡れ上がり速度が高い側の外部電極側にチップ型電子部品が引っ張られ、チップ型電子部品が起立することによる。
【００１２】
他方、チップ型電子部品の実装に際しての横方向の位置ずれは、例えば、特許文献２に記載のような複数の外部電極を１つの側面に有するチップ型電子部品の場合には、各外部電極においてはんだの濡れ上がり速度が異なり、濡れ上がり速度の相対的に高い外部電極がはんだにより引っ張られることによるものと考えられる。
【００１３】
そこで、例えば、外部電極最外層の表面粗さを均等にして、はんだの濡れ上がり速度を各外部電極間、あるいは外部電極の各部分間で同等にすることが考えられるが、そのような方法は非常に困難であった。なお、上記特許文献１には、チップ型電子部品の形状に起因するツームストーン現象抑制の手法が開示されているが、本発明で問題とするはんだの濡れ上がり速度に起因するツームストーン現象には対処できないものである。
【００１４】
本発明の目的は、上述した従来技術の現状に鑑み、はんだ濡れ上がり速度に起因するツームストーン現象をより一層効果的に抑制でき、かつ実装に際しての上述した位置ずれを確実に抑制し得るチップ型電子部品及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明のチップ型電子部品は、電子部品素体と、前記電子部品素体の外表面に形成された複数の外部電極とを備え、前記外部電極が最外層にめっき層を有し、該めっき層におけるいずれかの結晶面が主配向方向となるようにめっき層が配向されていることを特徴とする。
【００１６】
本発明のチップ型電子部品のある特定の局面では、前記外部電極の最外層のめっき層がＳｎめっき層であり、主配向方向の前記結晶面が（１１０）面である。
本発明に係るチップ型電子部品の製造方法は、最外層がめっき層である複数の外部電極が電子部品素体の外表面に形成されているチップ型電子部品を用意する工程と、前記チップ型電子部品の外部電極の最外層のめっき層がいずれかの結晶面が主配向方向となるように、外部電極を熱処理する工程とを備える。
【００１７】
本発明に係るらチップ型電子部品の製造方法のある特定の局面では、上記めっき層は、Ｓｎの電解めっきにより形成される。
【００１８】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００１９】
図１（ａ）及び（ｂ）は、本発明の第１の実施例に係るチップ型電子部品の外観を示す斜視図及び図１（ｂ）中のＢ−Ｂ線に沿う部分の断面図である。
チップ型電子部品１は、セラミック焼結体２を有する。
【００２０】
セラミック焼結体２は、上面２ａ、下面２ｂ、一対の側面２ｃ，２ｄ及び一対の端面２ｅ，２ｆを有する。端面２ｅ，２ｆを結ぶ方向が長さ方向であり、側面２ｃ，２ｄを結ぶ方向が幅方向である。
【００２１】
側面２ｃには、外部電極３〜６が形成されており、側面２ｄには、外部電極７〜１０が形成されている。例えば、外部電極３，５，８，１０が内部電極１１ａに接続され、外部電極４，６，７，９が内部電極１１ｂに接続されている。すなわち、異なる内部電極に接続された外部電極が交互に配置されて低ＥＳＬコンデンサを構成している。図１（ｂ）に示すように、外部電極３，７が形成されている部分を例にとると、内部電極１１ａ〜１１ｄがセラミック層を介して重なり合うように配置されている。内部電極１１ａ，１１ｃが外部電極３に、内部電極１１ｂ，１１ｄが外部電極７に電気的に接続されている。
【００２２】
なお、図１（ｂ）では、外部電極３，７の断面構造は略図的に示されており、単一の層であるかのように示されている。もっとも、実際には、外部電極３〜６は、それぞれ、図２に示すように、焼結金属層３ａ〜６ａと、焼結金属層３ａ〜６ａ上に形成されたＮｉめっき膜３ｂ〜６ｂと、Ｎｉめっき膜上に形成されたＳｎめっき膜３ｃ〜６ｃとを有する。なお、Ｎｉめっき膜３ｂ〜６ｂは、下地となる焼結金属層３ａ〜６ａのはんだ喰われを防止するために設けられており、Ｓｎめっき膜３ｃ〜６ｃははんだ濡れ性を良くするために設けられている。残りの外部電極７〜１０も外部電極３〜６と同様に構成されている。
【００２３】
なお、外部電極３〜１０は、側面２ｃまたは側面２ｄ上に形成されているだけでなく、セラミック焼結体２の上面２ａ及び下面２ｂ上にも至るように形成されている。
【００２４】
本実施例のチップ型電子部品１の特徴は、外部電極３〜１０において、最外側のＳｎめっき膜が、（１１０）面が主配向方向となるように熱処理されていることにあり、それによってツームストーン現象の抑制及び実装に際しての横方向の位置ずれの抑制が図られる。これを具体的な実験例に基づき説明する。
【００２５】
まず、セラミック焼結体２を用意した。セラミック焼結体２の寸法は、本実験例では、長さを２．０ｍｍ、幅を１．２５ｍｍ、厚みを０．８５ｍｍとして、次に、上記セラミック焼結体２の側面２ｃ，２ｄから上面２ａ及び下面２ｂに至るようにＣｕペーストを塗布し、焼き付けることにより焼結金属層を形成した。次に、電解めっき法により、Ｎｉめっき膜を形成し、さらに同じく電解めっき法によりＳｎめっき膜を形成した。なお、焼結金属層の厚みは、４０μｍ、Ｎｉめっき膜の厚みは２μｍ、Ｓｎめっき膜の厚みは４μｍとした。
【００２６】
上記のようにして、外部電極３〜１０が形成された多数のチップ型電子部品１において、静電容量等を測定し、測定選別を行った。静電容量が所定の範囲に入るチップ型電子部品を良品として選別した。
【００２７】
このようにして良品として選別されたチップ型電子部品について、以下の熱処理を行い、実施例のチップ型電子部品を得た。また、比較のために、良品として選別されたチップを電子部品であって、熱処理を行わないチップ型電子部品を用意した。
【００２８】
熱処理は、チップ型電子部品を、熱風循環式オーブンに入れ、酸素濃度１００ｐｐｍ以下のＮ₂雰囲気中において１６０℃の温度で１２０分維持し、しかる後、熱風循環式オーブンから取り出した。
【００２９】
上記のように、熱処理が施されたチップ型電子部品と、比較のために用意された熱処理が施されていないチップ型電子部品について、それぞれ、Ｓｎ及びＳｂが重量比で９５：５の比率で含まれているはんだペーストを用い、２４５〜２５５℃の温度かつ酸素濃度１００ｐｐｍ以下の雰囲気で、図３に示す温度プロファイルに従って、リフローはんだ付けにより、回路基板上に実装した。
【００３０】
上記実装試験を、実施例及び比較例のチップ型電子部品各１万個について行った。また、下記の表１に示すように上記実装試験は、５回行った。すなわち、実施例及び比較例のチップ型電子部品をそれぞれ５万個用意し、５回に分けて上記実装試験を行った。結果を下記の表１に示す。
【００３１】
【表１】

【００３２】
表１から明らかなように、熱処理を施された実施例のチップ型電子部品では、ツームストーン現象は認められなかった。これに対して、熱処理が施されていない比較例のチップ型電子部品では、リフローはんだ付時に、約０．０５％の割合でツームストーン現象が生じた。
【００３３】
上記熱処理によりツームストーン現象が抑制されたのは、以下の理由によると考えられる。すなわち、外部電極３〜１０のはんだ濡れ速度のばらつきが抑制されたため、リフローはんだ付け時にそれぞれの外部電極におけるはんだの濡れ方が均一となり、ツームストーン現象の抑制が果たされたと考えられる。
【００３４】
なお、上記実施例のチップ型電子部品の外部電極３〜１０の最外層をＸ線回折で確認したところ、図５に示すようにＳｎめっき膜３ｃ〜１０ｃの表面では、（１１０）面の結晶が４０％存在し、（１０１）面の結晶が２８％であり、（１１０）面が主たる配向方向であることが確認された。これに対して、比較例のチップ型電子部品では、熱処理を施していないため、図４に示すように、Ｓｎめっき膜の外表面は、（１０１）面と、（１１０）面とが同等の３６％程度の比率で配向していた。
【００３５】
すなわち、上記熱処理により、最外層の電解めっきによるＳｎめっき膜３ｃ，４ｃにおいて（１００）面や（１０１）面の結晶が（１１０）面となって（１１０）面が主配向方向となることによって、はんだの濡れ方が均一化したものと考えられる。
【００３６】
従って、上記のようにはんだの濡れ速度のばらつきが抑制されるため、ツームストーン現象だけでなく、前述した横方向の位置ずれも効果的に抑制し得ると考えられる。
【００３７】
次に、第２の実施例のチップ型電子部品を説明する。図６は、第２の実施例に係るチップ型電子部品の外観を示す斜視図である。第２のチップ型電子部品は、２端子型の積層コンデンサである。
【００３８】
図６に示すように、チップ型電子部品１１は、直方体状のセラミック焼結体１２を有する。セラミック焼結体１２は、上面１２ａ、下面１２ｂ、側面１２ｃ（他方の側面は図示されず）及び端面１２ｄ，１２ｅを有する。端面１２ｄ，１２ｅを覆うように、第１，第２の外部電極１３，１４が形成されている。
【００３９】
外部電極１３，１４は、端面１２ｄ，１２ｅだけでなく、上面１２ａ、下面１２ｂ及び一対の側面１２ｃにも至る電極被り部を有するように形成されている。
なお、セラミック焼結体１２内には、外部電極１３または外部電極１４に電気的に接続される複数の内部電極がセラミック層を介して重なり合うように配置されている。
【００４０】
外部電極１３，１４は第１の実施例の外部電極３〜１０と同様に、焼結金属層と、焼結金属層の外表面に形成されたＮｉめっき膜と、Ｎｉめっき膜上に形成されたＳｎめっき膜とを有する。また、本実施例においては、Ｓｎめっき膜が熱処理され、Ｓｎめっき膜の表面が（１１０）面が主たる配向方向となるように再配向処理されている。
【００４１】
従って、外部電極１３と外部電極１４との間で、溶融はんだの濡れ速度が揃えられ、かつ多数のチップ型電子部品１１間においても、溶融はんだの外部電極上における濡れ速度のばらつきが低減される。従って、第１の実施例と同様に、ツームストーン現象の発生及び実装に際しての横方向の位置ずれを抑制することができる。
【００４２】
これを、以下の実験例に基づいて具体的に説明する。
セラミック焼結体１２として、長さ１．０ｍｍ、幅０．５ｍｍ及び厚み０．５ｍｍのセラミック焼結体を用意した。なお、セラミック焼結体１２内には、複数の内部電極が前述のように形成されている。上記セラミック焼結体１２の端面１２ｄ，１２ｅを覆うように、Ｃｕペーストを塗布し焼き付けることにより、焼結金属層を形成した。しかる後、焼結金属層上に、第１の実施例と同様に、電解めっき法により、Ｎｉめっき膜及びＳｎめっき膜をこの順序で形成した。
【００４３】
なお、焼結金属層の厚みは５０μｍ、Ｎｉめっき膜の厚みは２μｍ、Ｓｎめっき膜の厚みは３μｍとした。
第２の実施例では、上記外部電極１３，１４を形成した後、すなわちＳｎめっき膜を電解めっきで形成した後、チップ型電子部品１１を、下記の要領で熱処理した。
【００４４】
熱処理は、チップ型電子部品を熱風循環式オーブンに入れ、１８０℃の温度、酸素濃度５００〜１０００ｐｐｍの雰囲気で１２０分維持し、しかる後熱風循環式オーブンから取り出した。また、比較のために、上記熱処理が施されていないチップ型電子部品を比較例として用意した。
【００４５】
第２の実施例のチップ型電子部品及び上記のようにして用意された比較例のチップ型電子部品について、第１の実施例の実験例と同様にリフローはんだ付け法による実装試験を行い、ツームストーン現象の有無を調査した。また、前述した横方向の位置ずれの有無についても評価した。結果を下記の表２に示す。
【００４６】
なお、評価に際しては、第２の実施例及び上記比較例の各チップ型電子部品を５万個用意し、第１の実施例の実験例と同様に、５万個のチップ型電子部品を１万個ずつに分け、５回試験を行った。なお、第２の実施例のチップ型電子部品の外部電極表面の結晶配向方向をＸ線回折で測定した。結果を図７に示す。図７から明らかなように、（１１０）面が主配向方向であることがわかる。
【００４７】
【表２】

【００４８】
表２から明らかなように、第２の実施例のチップ型電子部品１１では、ツームストーン現象は見られず、横方向の位置ずれも皆無であった。これに対して、熱処理が施されていない比較例のチップ型電子部品では、０．０２％の割合でツームストーン現象が発生し、０．０６％の割合で横方向の位置ずれが生じた。
【００４９】
従って、対向し合う端面１２ａ，１２ｂにそれぞれ外部電極１３，１４が形成されている２端子型のチップ型電子部品１１において最外層のめっき膜が（１１０）面が主たる配向方向となるように熱処理することにより、ツームストーン現象及び実装時の横方向の位置ずれを確実に抑制し得ることがわかる。
【００５０】
なお、第１，第２の実施例では、最外層のめっき膜はＳｎめっき膜で形成されていたが、Ｓｎめっき膜に代えて、他のめっき膜からなるめっき膜を形成してもよい。
【００５１】
さらに、上記第１，第２の実施例では、（１１０）面が主たる配向方向となるように熱処理が施されていたが、他の結晶面、例えば（１００）面、あるいは（１０１）面が主たる配向方向となるように熱処理が施されてもよい。すなわち、多数のチップ型電子部品の外部電極間、あるいは１つのチップ型電子部品における複数の外部電極間におけるはんだ濡れ速度のばらつきが抑制され得る限り、最外層のめっき膜の主たる配向方向となる結晶面は特に限定されるものではない。なお、本発明において、所定の結晶面が主配向となるようにしてはんだ濡れ速度のばらつきを抑えたが、この配向によってはんだ濡れ速度はむしろ遅くなる傾向にある。
【００５２】
また、本発明においては、外部電極は焼結金属層を有せず、１以上のめっき膜によってのみ構成されていてもよい。もっとも、好ましくは、第１，第２の実施例のように下地に焼結金属層を有するように外部電極を形成することにより、外部電極の強度及び、内部電極を有する場合、内部電極と外部電極との接合強度を高めることができる。
【００５３】
また、第１，第２の実施例では、複数の内部電極がセラミック焼結体内に配置されていたが、本発明は内部電極を有しないチップ型電子部品にも適用することができる。
【００５４】
さらに、本発明においては、電解めっき膜を熱処理で配向させたがこれに限るものではなく、めっき膜に電圧を加えて配向させるようにしてもよい。
【００５５】
【発明の効果】
本発明に係るチップ型電子部品では、外部電極が最外層にめっき層を有し、該めっき層の外表面が、いずれかの結晶面が主たる配向方向となるように配向されているため、チップ型電子部品の複数の外部電極間並びに多数のチップ型電子部品の外部電極間におけるはんだ濡れ速度のばらつきが抑制される。よって、リフローはんだ法による実装に際し、ツームストーン現象及び前述した横方向の位置ずれを確実に抑制することができる。従って、チップ型電子部品の小型化を進めた場合であっても、実装不良が生じ難いチップ型電子部品を提供することができる。
【００５６】
最外層のめっき層がＳｎめっき層であり、主たる配向方向の結晶面が（１１０）面である場合には、上述した実験例に従って熱処理を施すだけで、Ｓｎめっき層の外表面を（１１０）面が主たる配向方向であるように確実に再配向させることができる。よって、ツームストーン現象及び実装時に横方向の位置ずれを確実に抑制することができる。
【００５７】
本発明に係るチップ型電子部品の製造方法では、最外層にめっき層を有する外部電極を備えたチップ型電子部品を得た後に、最外層のめっき層がいずれかの結晶面が主配向方向となるように、外部電極が熱処理される。従って、最外層の該めっき層の外表面が、いずれかの結晶面が主配向方向となるように再配向される。よって、本発明のチップ型電子部品を上記熱処理により容易に得ることができ、ツームストーン現象及び実装時の横方向の位置ずれを確実に抑制することができる。
【００５８】
最外層のめっき層の形成法は特に限定されないが、例えばＳｎの電解めっきにより容易に形成することができ、それによって、上記熱処理により例えば（１１０）面が主たる配向方向であるめっき層を容易に形成することができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明の第１の実施例に係るチップ型電子部品の外観を示す斜視図及び（ａ）中のＢ−Ｂ線に沿う断面図。
【図２】第１の実施例のチップ型電子部品の外部電極の積層構造を説明するための模式的断面図。
【図３】第１の実施例の評価に際しての実装試験におけるリフローはんだ付けの温度プロファイルを説明するための図。
【図４】第１の実施例の評価に際して用意された熱処理が施されていない比較例のチップ型電子部品のＳｎめっき膜の配向状態を示す図。
【図５】第１の実施例のチップ型電子部品の最外層のメッキ膜の配向状態を示す図。
【図６】第２の実施例のチップ型電子部品の外観を示す斜視図。
【図７】第２の実施例のチップ型電子部品の最外層のＳｎめっき膜の配向状態を示す図。
【図８】（ａ）及び（ｂ）は、従来のチップ型電子部品の一例を示す縦断面図及びその要部を拡大して示す断面図。
【符号の説明】
１…チップ型電子部品
２…セラミック焼結体（電子部品素体）
３〜１０…外部電極
３ａ〜１０ａ…焼結金属層
３ｂ〜１０ｂ…Ｎｉめっき膜
３ｃ〜１０ｃ…Ｓｎめっき膜
１１…チップ型電子部品
１２…セラミック焼結体
１３，１４…第１，第２の外部電極

Claims

電子部品素体と、
前記電子部品素体の外表面に形成された複数の外部電極とを備え、
前記外部電極が最外層にめっき層を有し、該めっき層におけるいずれかの結晶面が主配向方向となるようにめっき層が配向されていることを特徴とする、チップ型電子部品。
前記外部電極の最外層のめっき層がＳｎめっき層であり、主配向方向の前記結晶面が（１１０）面である、請求項１に記載のチップ型電子部品。
最外層がめっき層である複数の外部電極が電子部品素体の外表面に形成されているチップ型電子部品を用意する工程と、
前記チップ型電子部品の外部電極の最外層のめっき層がいずれかの結晶面が主配向方向となるように、前記外部電極を熱処理する工程とを備える、チップ型電子部品の製造方法。
前記めっき層が、Ｓｎの電解めっきにより形成されている、請求項３に記載のチップ型電子部品の製造方法。