JP4119702B2

JP4119702B2 - Inspection method for multilayer printed wiring boards

Info

Publication number: JP4119702B2
Application number: JP2002221285A
Authority: JP
Inventors: 邦尚高橋; 正和飯野
Original assignee: Elna Co Ltd
Current assignee: Elna Co Ltd
Priority date: 2002-07-30
Filing date: 2002-07-30
Publication date: 2008-07-16
Anticipated expiration: 2022-07-30
Also published as: JP2004063874A

Description

【０００１】
【発明の属する技術分野】
本発明は、マイクロビアによって細密な層間接続を行う多層プリント配線板において、マイクロビアと各層のパターン間の位置ずれを検査する検査方法に関するものである。
【０００２】
【従来の技術】
ビルドアップ多層プリント配線板は、高密度な配線パターンを多層に積み上げて製造するものであり、高密度になればなるほど、マイクロビアの孔径が極細になり、配線パターン形成時の位置決めには高い精度が要求される。したがって、位置ずれの許容範囲も益々狭くなり、どうしてもマイクロビアと各層間のわずかな位置ずれが不良品となるおそれがある。この位置ずれを完成品となってから検査確認をする方法では、位置ずれが生じた後のレジスト工程、印刷工程などの作業コストが無駄になる。そのため、多層プリント配線板の回路形成直後に位置ずれの有無を確認する方法が必要とされてきた。
【０００３】
本出願人は、多層プリント配線板の回路形成直後に貫通スルーホールを用いて位置ずれの有無を検査確認する方法について既に提案した（特許第３２０６６３５号）。この貫通スルーホールを用いた位置ずれ検査方法を、図４及び図５を用いて説明する。
【０００４】
図４において、多層プリント配線板１０は、３枚の基板１１〜１３が順次積層されているものとする。この多層プリント配線板１０の各基板１１〜１３間の相対向する回路形成面には、内層回路用の回路パターンが形成されるとともに、回路パターンの邪魔にならないところに、位置ずれ検査パターン２８、２９、３０が形成されている。
【０００５】
この位置ずれ検査パターン２８、２９、３０のうち、位置ずれ検査パターン２８は、基板１１の上面と、必要に応じて基板１３の下面に、図５（ａ）に示すように、直径がスルーホールの孔径Ｒ１より十分大きなべた円のランド２０、２１、２２がそれぞれ一直線上に一定間隔（ｘ）で、かつ独立して設けられる。前記位置ずれ検査パターン２９は、基板１２の上面に、図５（ｂ）に示すように、前記ランド２０、２１と一致する位置にそれぞれリングパターン２３と円形ランド２５が設けられ、これらのリングパターン２３と円形ランド２５の間は接続導体２４で接続される。このリングパターン２３は、上記スルーホール孔径Ｒ１よりも大きな内径Ｒ２をくり抜いたリング状に形成され、この内径Ｒ２とスルーホール孔径Ｒ１との差の２分の１が、ずれ検査に際してのずれ限界値ｄとなる。円形ランド２５は、前記ランド２１と同程度の大きさのべた円である。
同様に、前記位置ずれ検査パターン３０は、基板１３の上面に、図５（ｃ）に示すように、前記ランド２１、２２と一致する位置にリングパターン２３と円形ランド２５が設けられ、接続導体２４で接続される。
【０００６】
このように形成された基板１１、１２、１３が積層され、多層プリント配線板１０を形成した後、パターンの位置ずれ検査のために、基板１１の上面（又は基板１３の下面）からランド２０、２１、２２の中心に孔径Ｒ１のスルーホール１４、１５、１６が穿設され、これらのスルーホール１４、１５、１６の内壁面にメッキ１７、１８、１９を施す。
【０００７】
パターンの位置ずれの有無を検査するため、電気チェッカーの２本プローブの一方をまず第１のスルーホール１４のランド２０に、他方を第２のスルーホール１５のランド２１に接触させる。その結果、非導通であれば、回路形成面の内層回路パターンには位置ずれが無いことになる。もし、導通していれば、位置ずれ検査パターン２９がずれ限界値ｄ以上にずれて、リングパターン２３が第１のスルーホール１４のメッキ１７に接触していることになるため、回路形成面の内層回路パターンに位置ずれがあると判定される。同様に、第２のスルーホール１５のランド２１と、第３のスルーホール１６のランド２２との間を検査する。さらに、第１のスルーホール１４のランド２０と、第３のスルーホール１６のランド２２との間を検査する。
【０００８】
このように、図４及び図５で説明した方法によれば、単に内層回路パターンが位置ずれしているかどうかのみでなく、それが何層目の内層回路パターンであるかまでも特定することができる。そして、その位置ずれが１層のみである場合には、回路形成のプリント工程での位置ずれによるものと推測され、また、２層以上にわたって位置ずれが生じている場合には積層プレス工程での位置ずれと推測され、すべてのパターンに位置ずれが生じている場合には、スルーホール穿設時のＮＣ（数値制御）加工に起因するものと推測されるなど、原因も明らかになる。
【０００９】
上記の検査方法は、多層プリント配線板の各層間をスルーホールで接続する場合に用いたものであるが、近年、より一層の多層配線板の高密度化という要請から、ビルドアップ多層プリント配線板の製造方法として、いわゆるＲＣＣ（ＲＥＳＩＮＣＯＡＴＥＤＣＯＰＰＥＲ：樹脂付銅箔）を使用した多層化技術が注目されてきている。これは、樹脂付銅箔層を回路基板に積層し、銅箔をエッチング除去して、バイアホール形成部位に開口を設け、この開口部にレーザを照射し、樹脂層を除去し、開口部をメッキして、レーザバイアホール（ＬＶＨ）を形成して、このレーザバイアホールによって各層の配線パターン間を接続する技術である。また、高エネルギーのエキシマレーザ、ＵＶレーザ、ＣＯ２レーザなどを用いて、銅箔とその下に存在する樹脂層とを同時に除去する方法も用いられている。
【００１０】
【発明が解決しようとする課題】
上記のレーザを用いてバイアホールを形成する技術を用いることにより、従来のスルーホールを用いた技術に比べて格段に径の小さいバイアホールを形成することができ、これによって、より高密度なビルドアップ多層プリント配線板を製造することが可能となった。しかし、プリント配線板の表裏を貫通するスルーホールと異なり、これらのビルドアップ多層配線板は、非貫通構造を持つため、このレーザバイアホールを用いたビルドアップ多層プリント配線板には、前記スルーホールを用いた位置ずれの検査方法を用いることができず、新たな検査方法が必要とされていた。
【００１１】
本発明は、上記問題点に鑑みなされたもので、レーザバイアホール等のマイクロビアを用いた高密度のビルドアップ多層プリント配線板における位置ずれの有無を、各層の回路形成直後に検査確認できる方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
本発明は、回路パターンを形成した樹脂層表面の銅箔に、マイクロビアより大きな所定直径のクリアランスパターンをくり抜き、その周縁部分をリングパターンとし、前記クリアランスパターンの内部にこのクリアランスパターンの直径より小さく、かつ、マイクロビアの直径より大きな下層樹脂除去防止用円形パターンを形成し、前記リングパターンから所定距離だけ離れた位置にランドを連続して位置ずれ検査パターンを形成し、これらのパターンの上にビルドアップ層を積層するビルドアップ層積層工程と、前記ビルドアップ層における表面銅箔に、回路パターンの対応箇所と前記位置ずれ検査パターンのクリアランスパターン及びランドの対応箇所とに前記マイクロビアを形成するマイクロビア形成工程と、前工程におけるマイクロビアに銅メッキ処理を施す銅メッキ処理工程と、前工程における銅メッキ処理後に回路パターンを形成するとともに、位置ずれ検査パターンのマイクロビアに端子を形成する工程とからなることを特徴とする多層プリント配線板の検査方法である。
【００１３】
このような構成とすることで、レーザバイアホールを用いて層間接続を行う場合の多層プリント配線板においても、位置ずれ検査パターンのリング形状部分とレーザバイアホールの銅メッキとの電気的導通、非導通によって位置ずれの検査を行うことができる。
【００１４】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
本発明による検査方法は、レーザビア、フォトビア、導電性ペーストを用いたビア等、孔径が極細のマイクロビアと呼ばれる技術を用いてビルドアップ層の層間接続を行う多層プリント配線板の全てに適用できる技術に関するものであるが、以下の実施例においては、その一例として、ＲＣＣ層を積層したものにレーザバイアホールを形成して層間接続を行う例について説明する。
【００１５】
図１及び図２は、それぞれ位置ずれが許容範囲を超えている場合と許容範囲内である場合の本発明による位置ずれ検査を行うための作業工程の流れを説明したもので、それぞれ第１工程（ａ）から第５工程（ｅ）の順に作業を進めて最終的に位置ずれの検査を行う。
【００１６】
第１工程（ＲＣＣ積層）；
図１（ａ）及び図２（ａ）において、内層の樹脂層４４に形成された回路パターンの上に、表面銅箔３２と樹脂層３３が一体となったＲＣＣ層３１を積層する。前記樹脂層４４には、回路パターンとともに、回路パターンの邪魔にならない位置や、検査後に除去される位置に、銅箔などの導電性の物質で構成された位置ずれ検査パターン３４が形成されている。この位置ずれ検査パターン３４の形状は、図３に示すように、一方端を所定直径ｒ２にくり抜いてクリアランスパターン４５とし、このクリアランスパターン４５の外側をリングパターン３５とする。このクリアランスパターン４５の全内周に間隙が生じるように、ｒ２よりも小さな直径で円形パターン３６を形成する。前記クリアランスパターン４５の他方端には、所定の長さでランド３７が連続している。なお、ランド３７は、リングパターン３５の外径と幅を等しく形成したが、最大位置ずれ検査幅を包含する範囲であればよく、形状も例示したものに限られない。
【００１７】
第２工程（ウィンドウ形成）；
図１（ｂ）及び図２（ｂ）において、ＲＣＣ積層後の基板の表面銅箔３２における予め設定された位置に、内層の回路パターンとの層間接続を行うためにエッチング処理を施すことにより、表面銅箔３２を取り除いてレーザバイアホール形成のためのウィンドウを形成する。このとき、位置ずれ検査パターン３４の一端のクリアランスパターン４５と他端に設けたランド部分３７のそれぞれの上部に位置した表面銅箔３２にも、ウィンドウ３８を直径ｒ１の大きさで形成する。前記クリアランスパターン４５の直径ｒ２と、ウィンドウの直径ｒ１との差を、ｒ２−ｒ１＝２ｄとしたとき、この差２ｄの１／２のｄが層間合わせの限界値であり、これ以上のずれが生じているか否かを、この位置ずれ検査パターン３４を用いて検査する。言い換えれば、マイクロビアの直径をｒ１と位置ずれの限界値ｄは、予め設定された値であるから、クリアランスパターン４５の直径ｒ２は、ｒ２＝ｒ１＋２ｄの演算により形成される。図１（ｂ）は、位置ずれが許容範囲外の場合を例示し、図２（ｂ）は、許容範囲内の場合を例示している。
【００１８】
第３工程（レーザ加工）；
前工程でウィンドウ３８を形成した基板に、レーザ処理を施す。すると、図１（ｃ）及び図２（ｃ）に示すように、ウィンドウ３８を形成した部分の真下にある樹脂層３３、４４の一部が除去されて、内層にある銅箔部分が露出して、レーザバイアホール３９が形成される。このときレーザは、表面銅箔３２部分で反射されるため、ウィンドウ３８を設けた部分のみの樹脂層３３、４４が除去される。図１（ｃ）は、許容範囲外の位置ずれが生じている結果、レーザ加工によってリングパターン３５の内径部分の銅箔が露出している。図２（ｃ）は、許容範囲内の位置ずれのため、リングパターン３５の銅箔は露出していない。
なお、クリアランスパターン４５の内側に設けた円形パターン３６は、レーザ処理の際に、必要以上に樹脂層４４が除去されるのを防ぐために設けたもので、図１（ｃ）では、位置ずれが大きいため、レーザによって樹脂層４４も一部除去されているが、図２（ｃ）では、位置ずれが小さいため、レーザによる樹脂層の除去は円形パターン３６で止まっているのが分かる。この円形パターン３６は、クリアランスパターン４５全内周にできるだけ小さな間隙を持ち、かつ、マイクロビアの直径より大きく形成することが望ましい。
【００１９】
第４工程（銅メッキ処理）；
前工程によるレーザ加工後の基板の表面に、銅メッキ処理を施す。すると、図１（ｄ）及び図２（ｄ）に示すように、表面銅箔３２の上面と、樹脂層３３が除去されたレーザバイアホール３９と、Ｌ２層にある円形パターン３６とリングパターン３５の一部の銅箔部分が露出した部分とに銅メッキ処理が施される。この銅メッキによって層間接続が行われる。図１（ｄ）は、位置ずれが生じている結果、リングパターン３５の露出部４１に銅メッキ処理がされているのが分かる。図２（ｄ）は、リングパターン３５に銅メッキ処理がなされていない。
【００２０】
第５工程（回路パターン形成）；
前工程による銅メッキ処理後の基板の表面を、再度エッチング処理を施すことにより、Ｌ１層の図示しない回路パターンを形成する。このとき、同時に、位置ずれ検査パターン３４の両端上部の銅メッキ部分も、端子となるようにエッチング処理を施して、図１（ｅ）及び図２（ｅ）に示すように、ランド側端子４２とクリアランスパターン側端子４３を形成する。
【００２１】
上記図１（ｅ）の状態で、ランド側端子４２とクリアランスパターン側端子４３に電気チェッカーの各プローブを接続すると、リングパターン３５の露出部４１の銅箔と銅メッキが接触している。このため、ランド側端子４２とクリアランスパターン側端子４３が導通状態となる。これは、限界値ｄ以上に位置ずれが生じている証拠であり、不良品と判断することができる。
【００２２】
これに対して、図２（ｅ）は、図２（ｂ）のウィンドウ３８の形成段階で、位置ずれ検査パターン３４のクリアランスパターン側端子４３の略真上にウィンドウ３８が形成され、その後、図２（ｃ）のレーザ加工後の図においても、レーザバイアホール３９がクリアランスパターン側端子４３の内部の位置ずれ限界値ｄの範囲内に形成されており、この結果、図２（ｄ）での銅メッキ処理、図２（ｅ）での回路パターン形成処理を行ったものは、リングパターン３５の露出部４１の銅箔と銅メッキ部分が接触することはなく、ランド側端子４２とクリアランスパターン側端子４３に電気チェッカーの各プローブを接続して検査を行っても、非導通となり、良品と判断することができる。
【００２３】
前記実施例では、図１（ｂ）及び図２（ｂ）に示すように、ＲＣＣ積層後の基板表面の銅箔をエッチング等の表面処理によって取り除いてウィンドウ３８を形成した。しかし、本発明による位置ずれの検査方法は、この場合に限られるものではなく、エキシマレーザ、ＵＶレーザ、ＣＯ２レーザ等の強力なレーザを用いて銅箔とその下に存在する樹脂層とを同時に除去する場合においても用いることができる（但し、円形パターン３６は除去されない）。
【００２４】
この方法によれば、図１（ｂ）及び図２（ｂ）に示すウィンドウ形成工程が省略され、直接レーザバイアホール３９が形成される。この場合、Ｌ１層の表面銅箔３２は、前記実施例の場合よりも薄いものを用いておくことで直接レーザによって除去することが可能になる。そして、レーザによる加工が位置ずれの許容範囲内である場合は、図２（ｃ）に示す場合と同様に、その後の銅メッキ処理工程、回路パターン形成工程を行っても、リングパターン３５の露出部４１の銅箔と銅メッキ部分が接触することはなく、ランド側端子４２とクリアランスパターン側端子４３に電気チェッカーの各プローブを接続して検査を行っても、非導通となり、良品と判断することができる。
レーザ加工の際に位置ずれが生じた場合は、図１（ｃ）に示す場合と同様に、その後の銅メッキ処理工程、回路パターン形成工程を行ったものは、リングパターン３５の露出部４１の銅箔と銅メッキ部分が接触し、ランド側端子４２とクリアランスパターン側端子４３に電気チェッカーの各プローブを接続して検査を行うと、導通となり、不良品と判断することができる。
【００２６】
前記実施例では、Ｌ１層とＬ２層の２層間の接続について説明したのみであるが、これに限られるものではなく、同様の位置ずれ検査パターン３４を各層に設けることで、当該層を積層して回路パターンを形成した直後に位置ずれの有無を判断して、良品と不良品を判別した後、良品のみに対して次の層の積層を行うようにでき、無駄なコストを削減することができる。
【００２７】
【発明の効果】
請求項１記載の発明によれば、スルーホールに比較して極めて小さなマイクロビアによる多層プリント配線板の製造時において、位置ずれ検査パターンのリング形状部分とマイクロビアの銅メッキとの電気的導通、非導通によって位置ずれの検査を行うことができる。また、回路パターン形成毎に位置ずれの検査を行うことで、無駄な工程をなくし、かつ不良品を未然に防止できる。また、クリアランスパターンの内部にこのクリアランスパターンの直径より小さく、かつ、マイクロビアの直径より大きな下層樹脂除去防止用円形パターンを形成したので、下層の樹脂層を必要以上に除去することがなくなる。
【００２８】
請求項２記載の発明によれば、ウィンドウ形成工程を介在することにより、マイクロビアが正確に形成され、より正確な位置ずれの検査を行うことができる。
【００２９】
請求項３記載の発明によれば、ＲＣＣ層を積層してレーザバイアホールによって層間接続を行う多層プリント配線板においても、正確な位置ずれの検査を行うことができる。
【００３１】
請求項４記載の発明によれば、クリアランスパターンの直径ｒ２は、積層する回路パターンの位置ずれの限界値をｄとし、マイクロビアの直径をｒ１としたとき、ｒ２＝ｒ１＋２ｄで設定して形成するようにしたので、位置ずれの限界値ｄとマイクロビアの直径ｒ１に合わせてクリアランスパターンの直径ｒ２を設定することで、目的に応じて容易にクリアランスパターンの直径ｒ２を調整することができ、かつ、３６０度のどの方向の位置ずれも正確に検査でき、より信頼性の高い検査を行うことができる。
また、クリアランスパターンの直径ｒ２（又は位置ずれの限界値をｄ）の設定値の異なる複数個の検査パターンを、１枚のワークに配置し、夫々の検査結果を同時に知ることでマイクロビア加工工程での工程安定能力を知ることができる。
【図面の簡単な説明】
【図１】本発明による多層プリント配線板の検査方法を、不良品に対して行った場合の工程の流れ図で、（ａ）は、ＲＣＣ積層工程説明図、（ｂ）は、ウィンドウ形成工程説明図、（ｃ）は、レーザ加工工程説明図、（ｄ）は、銅メッキ処理工程説明図、（ｅ）は、回路パターン形成工程説明図である。
【図２】本発明による多層プリント配線板の検査方法を、良品に対して行った場合の流れ図で、（ａ）は、ＲＣＣ積層工程説明図、（ｂ）は、ウィンドウ形成工程説明図、（ｃ）は、レーザ加工工程説明図、（ｄ）は、銅メッキ処理工程説明図、（ｅ）は、回路パターン形成工程説明図である。
【図３】本発明の位置ずれ検査に用いる位置ずれ検査パターンを示した平面図である。
【図４】従来技術による多層プリント配線板の位置ずれ検査方法を示した図であり、スルーホールに対する位置ずれ検査パターンの配置を示した端面図である。
【図５】（ａ）（ｂ）（ｃ）は、それぞれ図４における位置ずれ検査パターンの平面図である。
【符号の説明】
１０…多層プリント配線板、１１…基板、１２…基板、１３…基板、１４…第１スルーホール、１５…第２スルーホール、１６…第３スルーホール、１７…メッキ、１８…メッキ、１９…メッキ、２０…ランド、２１…ランド、２２…ランド、２３…リングパターン、２４…接続導体、２５…円形ランド、２８…位置ずれ検査パターン、２９…位置ずれ検査パターン、３０…位置ずれ検査パターン、３１…ＲＣＣ層、３２…表面銅箔、３３…樹脂層、３４…位置ずれ検査パターン、３５…リングパターン、３６…円形パターン、３７…ランド、３８…ウィンドウ、３９…レーザバイアホール、４０…銅メッキ、４１…露出部、４２…ランド側端子、４３…クリアランスパターン側端子、４４…樹脂層、４５…クリアランスパターン。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inspection method for inspecting misalignment between a micro via and a pattern of each layer in a multilayer printed wiring board in which fine interlayer connection is performed by micro vias.
[0002]
[Prior art]
Build-up multilayer printed wiring boards are manufactured by stacking high-density wiring patterns in multiple layers. The higher the density, the smaller the micro via hole diameter, and the higher the accuracy of positioning when forming the wiring pattern. Is required. Therefore, the allowable range of misalignment becomes narrower, and a slight misalignment between the microvia and each layer may inevitably become a defective product. In the method of inspecting and confirming this misalignment after it becomes a finished product, work costs such as a resist process and a printing process after the misalignment are wasted. Therefore, there has been a need for a method for confirming the presence or absence of misalignment immediately after circuit formation of a multilayer printed wiring board.
[0003]
The present applicant has already proposed a method for inspecting and confirming the presence or absence of misalignment using a through-through hole immediately after circuit formation of a multilayer printed wiring board (Japanese Patent No. 3206635). A method for inspecting misalignment using this through hole will be described with reference to FIGS.
[0004]
In FIG. 4, the multilayer printed wiring board 10 is assumed that three substrates 11 to 13 are sequentially laminated. A circuit pattern for an inner layer circuit is formed on opposite circuit forming surfaces between the substrates 11 to 13 of the multilayer printed wiring board 10, and the misalignment inspection pattern 28, which does not interfere with the circuit pattern, 29 and 30 are formed.
[0005]
Among the misregistration inspection patterns 28, 29, and 30, the misalignment inspection pattern 28 is formed on the upper surface of the substrate 11 and, if necessary, on the lower surface of the substrate 13, as shown in FIG. Solid lands 20, 21, and 22 that are sufficiently larger than the hole diameter R1 are provided on a straight line at regular intervals (x) and independently. As shown in FIG. 5B, the misregistration inspection pattern 29 is provided with a ring pattern 23 and a circular land 25 at positions corresponding to the lands 20 and 21, respectively, as shown in FIG. 5B. 23 and the circular land 25 are connected by a connection conductor 24. The ring pattern 23 is formed in a ring shape in which an inner diameter R2 larger than the through-hole hole diameter R1 is hollowed out, and a half of the difference between the inner diameter R2 and the through-hole hole diameter R1 is a deviation limit value in deviation inspection. d. The circular land 25 is a solid circle having the same size as the land 21.
Similarly, as shown in FIG. 5C, the misregistration inspection pattern 30 is provided with a ring pattern 23 and a circular land 25 at positions corresponding to the lands 21 and 22, as shown in FIG. 24.
[0006]
After the substrates 11, 12, and 13 formed in this way are stacked and the multilayer printed wiring board 10 is formed, the land 20, the top surface of the substrate 11 (or the bottom surface of the substrate 13), Through holes 14, 15, 16 having a hole diameter R 1 are formed in the centers of 21, 22, and plating 17, 18, 19 is applied to the inner wall surfaces of these through holes 14, 15, 16.
[0007]
In order to inspect the presence or absence of pattern misalignment, one of the two probes of the electric checker is first brought into contact with the land 20 of the first through hole 14 and the other is brought into contact with the land 21 of the second through hole 15. As a result, if it is non-conducting, the inner layer circuit pattern on the circuit forming surface is not displaced. If it is conductive, the misalignment test pattern 29 is shifted beyond the shift limit value d, and the ring pattern 23 is in contact with the plating 17 of the first through hole 14. It is determined that there is a positional shift in the inner layer circuit pattern. Similarly, an inspection is performed between the land 21 of the second through hole 15 and the land 22 of the third through hole 16. Further, an inspection is performed between the land 20 of the first through hole 14 and the land 22 of the third through hole 16.
[0008]
As described above, according to the method described with reference to FIGS. 4 and 5, it is possible to specify not only whether the inner layer circuit pattern is displaced, but also what number of inner layer circuit pattern it is. it can. And when the positional deviation is only one layer, it is assumed that it is due to the positional deviation in the printing process of circuit formation, and when the positional deviation occurs over two or more layers, When it is estimated that the position is shifted and all the patterns are shifted, the cause is also clarified, for example, it is estimated that the pattern is caused by NC (numerical control) processing at the time of drilling the through hole.
[0009]
The above inspection method is used when connecting each layer of a multilayer printed wiring board by through-holes. In recent years, a build-up multilayer printed wiring board has been requested due to the demand for higher density of multilayer wiring boards. As a manufacturing method, a multilayer technology using so-called RCC (RESIN COATED copper: copper foil with resin) has been attracting attention. This is because a copper foil layer with resin is laminated on a circuit board, the copper foil is removed by etching, an opening is formed in a via hole forming portion, a laser is irradiated to this opening, the resin layer is removed, and the opening is In this technique, a laser via hole (LVH) is formed by plating, and the wiring patterns of the respective layers are connected by the laser via hole. In addition, a method of simultaneously removing the copper foil and the resin layer existing thereunder by using a high energy excimer laser, UV laser, CO2 laser or the like is also used.
[0010]
[Problems to be solved by the invention]
By using the above-mentioned technology for forming via holes using lasers, via holes with a much smaller diameter can be formed compared to conventional technologies using through holes, which enables higher density builds. It became possible to manufacture up-layered multilayer printed wiring boards. However, unlike the through-holes that penetrate the front and back of the printed wiring board, these build-up multilayer wiring boards have a non-penetrating structure. Therefore, the build-up multilayer printed wiring board using this laser via hole has the above-mentioned through-holes. Therefore, a new method of inspection has been required because a method for inspecting misalignment using the above method cannot be used.
[0011]
The present invention has been made in view of the above problems, and a method for inspecting and confirming whether or not there is a positional shift in a high-density build-up multilayer printed wiring board using micro vias such as a laser via hole immediately after circuit formation of each layer. Is intended to provide.
[0012]
[Means for Solving the Problems]
According to the present invention, a clearance pattern having a predetermined diameter larger than that of a micro via is cut into a copper foil on the surface of a resin layer on which a circuit pattern is formed, and a peripheral portion thereof is used as a ring pattern, and the clearance pattern has a smaller diameter than the clearance pattern. In addition, a circular pattern for preventing the lower layer resin removal larger than the diameter of the micro via is formed, and a land misalignment inspection pattern is continuously formed at a position away from the ring pattern by a predetermined distance. Build-up layer laminating step of laminating build-up layers, and forming the micro vias on the surface copper foil in the build-up layer at the corresponding positions of the circuit pattern, the clearance pattern of the misalignment inspection pattern, and the corresponding positions of the land Micro via formation process and micro in the previous process A multilayer print comprising: a copper plating process for performing copper plating on the substrate, and a process for forming a circuit pattern after the copper plating process in the previous process and forming a terminal in the micro-via of the misalignment inspection pattern. This is a method for inspecting a wiring board.
[0013]
With such a configuration, even in a multilayer printed wiring board in the case of performing interlayer connection using a laser via hole, electrical conduction between the ring-shaped portion of the misalignment inspection pattern and the copper plating of the laser via hole is non-conductive. The displacement can be inspected by conduction.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
The inspection method according to the present invention can be applied to all multilayer printed wiring boards that perform interlayer connection of buildup layers using a technique called micro via having a very small hole diameter, such as a laser via, a photo via, and a via using a conductive paste. In the following embodiments, as an example, an example will be described in which a laser via hole is formed in a stack of RCC layers to perform interlayer connection.
[0015]
FIG. 1 and FIG. 2 illustrate the flow of work steps for performing a positional deviation inspection according to the present invention when the positional deviation exceeds the allowable range and within the allowable range, respectively. The work is advanced in the order from (a) to the fifth step (e), and finally the displacement is inspected.
[0016]
First step (RCC lamination);
In FIG. 1A and FIG. 2A, an RCC layer 31 in which a surface copper foil 32 and a resin layer 33 are integrated is laminated on a circuit pattern formed on an inner resin layer 44. Along with the circuit pattern, the resin layer 44 is formed with a misalignment inspection pattern 34 made of a conductive material such as a copper foil at a position that does not interfere with the circuit pattern or a position that is removed after the inspection. . As shown in FIG. 3, the position shift inspection pattern 34 has a clearance pattern 45 with one end cut out to a predetermined diameter r <b> 2 and a ring pattern 35 outside the clearance pattern 45. The circular pattern 36 is formed with a diameter smaller than r2 so that a gap is generated in the entire inner periphery of the clearance pattern 45. A land 37 is continuous to the other end of the clearance pattern 45 with a predetermined length. The land 37 is formed to have the same outer diameter and width as the ring pattern 35. However, the land 37 may be in a range including the maximum misalignment inspection width, and the shape is not limited to that illustrated.
[0017]
Second step (window formation);
In FIG. 1 (b) and FIG. 2 (b), an etching process is performed at a predetermined position on the surface copper foil 32 of the substrate after RCC lamination to perform interlayer connection with the inner circuit pattern. The surface copper foil 32 is removed to form a window for forming a laser via hole. At this time, a window 38 having a diameter r1 is also formed on the surface copper foil 32 positioned above the clearance pattern 45 at one end of the misregistration inspection pattern 34 and the land portion 37 provided at the other end. When the difference between the diameter r2 of the clearance pattern 45 and the diameter r1 of the window is r2−r1 = 2d, d that is ½ of the difference 2d is a limit value for interlayer alignment, and a deviation beyond this is obtained. Whether or not this has occurred is inspected using this misalignment inspection pattern 34. In other words, since the diameter of the micro via is r1 and the limit value d of the positional deviation is a preset value, the diameter r2 of the clearance pattern 45 is formed by the calculation of r2 = r1 + 2d. FIG. 1B illustrates a case where the positional deviation is outside the allowable range, and FIG. 2B illustrates a case where the positional deviation is within the allowable range.
[0018]
Third step (laser processing);
Laser treatment is performed on the substrate on which the window 38 is formed in the previous step. Then, as shown in FIGS. 1 (c) and 2 (c), a part of the resin layers 33 and 44 immediately below the portion where the window 38 is formed is removed, and the copper foil portion in the inner layer is exposed. Thus, a laser via hole 39 is formed. At this time, since the laser beam is reflected by the surface copper foil 32 portion, only the resin layers 33 and 44 where the window 38 is provided are removed. In FIG. 1C, as a result of the positional deviation outside the allowable range, the copper foil at the inner diameter portion of the ring pattern 35 is exposed by laser processing. In FIG. 2C, the copper foil of the ring pattern 35 is not exposed due to the positional deviation within the allowable range.
The circular pattern 36 provided inside the clearance pattern 45 is provided to prevent the resin layer 44 from being removed more than necessary during laser processing. In FIG. The resin layer 44 is partially removed by the laser because of its large size, but in FIG. 2C, it can be seen that the removal of the resin layer by the laser stops at the circular pattern 36 because the positional deviation is small. The circular pattern 36 is preferably formed to have a gap as small as possible on the entire inner periphery of the clearance pattern 45 and larger than the diameter of the micro via.
[0019]
Fourth step (copper plating treatment);
Copper plating is performed on the surface of the substrate after the laser processing in the previous process. Then, as shown in FIGS. 1D and 2D, the upper surface of the surface copper foil 32, the laser via hole 39 from which the resin layer 33 is removed, the circular pattern 36 and the ring pattern 35 in the L2 layer. A copper plating process is performed on a portion where a part of the copper foil is exposed. Interlayer connection is made by this copper plating. FIG. 1D shows that the exposed portion 41 of the ring pattern 35 is subjected to copper plating as a result of the positional shift. In FIG. 2D, the ring pattern 35 is not subjected to copper plating.
[0020]
5th process (circuit pattern formation);
A circuit pattern (not shown) of the L1 layer is formed by etching the surface of the substrate after the copper plating process in the previous process again. At the same time, the copper plating portions on both ends of the misregistration inspection pattern 34 are also etched so as to become terminals, and as shown in FIGS. 1 (e) and 2 (e), land-side terminals 42 are obtained. And clearance pattern side terminals 43 are formed.
[0021]
When the probes of the electric checker are connected to the land side terminal 42 and the clearance pattern side terminal 43 in the state of FIG. 1 (e), the copper foil of the exposed portion 41 of the ring pattern 35 and the copper plating are in contact with each other. For this reason, the land side terminal 42 and the clearance pattern side terminal 43 are in a conductive state. This is evidence that a positional deviation has occurred beyond the limit value d, and can be determined as a defective product.
[0022]
On the other hand, FIG. 2E shows that the window 38 is formed almost directly above the clearance pattern side terminal 43 of the misalignment inspection pattern 34 at the stage of forming the window 38 of FIG. Also in the figure after the laser processing of 2 (c), the laser via hole 39 is formed within the range of the positional deviation limit value d inside the clearance pattern side terminal 43, and as a result, as shown in FIG. In the case where the copper plating process and the circuit pattern forming process in FIG. 2E are performed, the copper foil of the exposed portion 41 of the ring pattern 35 and the copper plating portion do not contact each other, and the land side terminal 42 and the clearance pattern side Even if each probe of the electrical checker is connected to the terminal 43 and inspected, it becomes non-conductive and can be judged as a non-defective product.
[0023]
In the embodiment, as shown in FIG. 1B and FIG. 2B, the copper foil on the surface of the substrate after RCC lamination was removed by surface treatment such as etching to form the window 38. However, the method for inspecting misalignment according to the present invention is not limited to this case, and the copper foil and the resin layer existing thereunder are simultaneously formed using a powerful laser such as an excimer laser, a UV laser, or a CO2 laser. It can also be used in the case of removal (however, the circular pattern 36 is not removed).
[0024]
According to this method, the window forming step shown in FIGS. 1B and 2B is omitted, and the laser via hole 39 is formed directly. In this case, the surface copper foil 32 of the L1 layer can be directly removed by a laser by using a thinner one than the case of the above embodiment. If the laser processing is within the allowable range of displacement, the ring pattern 35 is exposed even if the subsequent copper plating process and circuit pattern forming process are performed as in the case shown in FIG. The copper foil and the copper plating part of the part 41 do not contact each other, and even if each probe of the electric checker is connected to the land side terminal 42 and the clearance pattern side terminal 43 and inspected, it becomes non-conductive and is judged as a non-defective product. be able to.
When the position shift occurs during the laser processing, as in the case shown in FIG. 1C, the subsequent copper plating process and circuit pattern forming process are performed on the exposed portion 41 of the ring pattern 35. When the copper foil and the copper plating portion are in contact with each other and inspection is performed by connecting each probe of the electric checker to the land side terminal 42 and the clearance pattern side terminal 43, it becomes conductive and can be determined as a defective product.
[0026]
In the above-described embodiment, only the connection between the L1 layer and the L2 layer has been described. However, the present invention is not limited to this, and the same misalignment inspection pattern 34 is provided in each layer so that the layers are stacked. Immediately after forming the circuit pattern, it is possible to judge whether there is misalignment, discriminate between good and defective products, and then stack the next layer only on non-defective products, reducing unnecessary costs. it can.
[0027]
【The invention's effect】
According to the first aspect of the present invention, the electrical connection between the ring-shaped portion of the misregistration inspection pattern and the copper plating of the micro via, in the production of the multilayer printed wiring board by the micro via that is extremely smaller than the through hole, Inspection of misalignment can be performed by non-conduction. In addition, by performing misalignment inspection every time the circuit pattern is formed, useless processes can be eliminated and defective products can be prevented. Moreover, since the lower layer resin removal preventing circular pattern smaller than the clearance pattern diameter and larger than the micro via diameter is formed inside the clearance pattern, the lower layer resin layer is not removed more than necessary.
[0028]
According to the second aspect of the present invention, the micro via can be accurately formed by interposing the window forming step, and a more accurate displacement inspection can be performed.
[0029]
According to the third aspect of the present invention, it is possible to accurately inspect misalignment even in a multilayer printed wiring board in which RCC layers are stacked and interlayer connection is performed by laser via holes.
[0031]
According to the fourth aspect of the present invention, the clearance pattern diameter r2 is set by setting r2 = r1 + 2d, where d is the limit value of positional deviation of the circuit pattern to be laminated and r1 is the diameter of the micro via. Since the clearance pattern diameter r2 is set in accordance with the positional deviation limit value d and the micro via diameter r1, the clearance pattern diameter r2 can be easily adjusted according to the purpose, and A misalignment in any direction of 360 degrees can be accurately inspected, and a more reliable inspection can be performed.
In addition, a plurality of inspection patterns having different set values of the clearance pattern diameter r2 (or the positional deviation limit value d) are arranged on one workpiece, and the micro-via processing step is performed by simultaneously knowing the inspection results. You can know the process stability ability at.
[Brief description of the drawings]
1A and 1B are flow charts of processes when a multilayer printed wiring board inspection method according to the present invention is performed on defective products, FIG. 1A is an explanatory diagram of an RCC stacking process, and FIG. 1B is an explanatory diagram of a window forming process; FIG. 4C is a diagram for explaining a laser processing process, FIG. 4D is a diagram for explaining a copper plating process, and FIG. 5E is a diagram for explaining a circuit pattern forming process.
FIGS. 2A and 2B are flow charts when the inspection method for a multilayer printed wiring board according to the present invention is performed on a non-defective product, wherein FIG. 2A is an explanatory diagram of an RCC lamination process, FIG. (c) is a laser processing step explanatory diagram, (d) is a copper plating treatment step explanatory diagram, and (e) is a circuit pattern forming step explanatory diagram.
FIG. 3 is a plan view showing a misalignment inspection pattern used for misalignment inspection of the present invention.
FIG. 4 is a view showing a misregistration inspection method for a multilayer printed wiring board according to the prior art, and is an end view showing an arrangement of misregistration inspection patterns with respect to through holes.
5A, 5B, and 5C are plan views of the misalignment inspection pattern in FIG. 4, respectively.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Multilayer printed wiring board, 11 ... Board | substrate, 12 ... Board | substrate, 13 ... Board | substrate, 14 ... 1st through-hole, 15 ... 2nd through-hole, 16 ... 3rd through-hole, 17 ... Plating, 18 ... Plating, 19 ... Plating, 20 ... Land, 21 ... Land, 22 ... Land, 23 ... Ring pattern, 24 ... Connection conductor, 25 ... Circular land, 28 ... Misalignment inspection pattern, 29 ... Misalignment inspection pattern, 30 ... Misalignment inspection pattern, 31 ... RCC layer, 32 ... Surface copper foil, 33 ... Resin layer, 34 ... Misalignment inspection pattern, 35 ... Ring pattern, 36 ... Circular pattern, 37 ... Land, 38 ... Window, 39 ... Laser via hole, 40 ... Copper Plating, 41 ... exposed portion, 42 ... land side terminal, 43 ... clearance pattern side terminal, 44 ... resin layer, 45 ... clearance pattern.

Claims

回路パターンを形成した樹脂層表面の銅箔に、マイクロビアより大きな所定直径のクリアランスパターンをくり抜き、その周縁部分をリングパターンとし、前記クリアランスパターンの内部にこのクリアランスパターンの直径より小さく、かつ、マイクロビアの直径より大きな下層樹脂除去防止用円形パターンを形成し、前記リングパターンから所定距離だけ離れた位置にランドを連続して位置ずれ検査パターンを形成し、これらのパターンの上にビルドアップ層を積層するビルドアップ層積層工程と、前記ビルドアップ層における表面銅箔に、回路パターンの対応箇所と前記位置ずれ検査パターンのクリアランスパターン及びランドの対応箇所とに前記マイクロビアを形成するマイクロビア形成工程と、前工程におけるマイクロビアに銅メッキ処理を施す銅メッキ処理工程と、前工程における銅メッキ処理後に回路パターンを形成するとともに、位置ずれ検査パターンのマイクロビアに端子を形成する工程とからなることを特徴とする多層プリント配線板の検査方法。A clearance pattern having a predetermined diameter larger than that of the micro via is cut into the copper foil on the surface of the resin layer on which the circuit pattern is formed, and a peripheral portion thereof is used as a ring pattern. A circular pattern for removing the lower layer resin larger than the diameter of the via is formed, and a land misalignment inspection pattern is continuously formed at a position away from the ring pattern by a predetermined distance, and a build-up layer is formed on these patterns. A build-up layer stacking step for stacking, and a micro-via forming step for forming the micro-via at a corresponding portion of the circuit pattern, a clearance pattern of the misalignment inspection pattern, and a corresponding portion of the land on the surface copper foil in the build-up layer In addition, the copper via A multilayer printed wiring board comprising: a copper plating process for performing a copper process; and a process for forming a circuit pattern after the copper plating process in the previous process and forming a terminal in a micro via of a misalignment inspection pattern. Inspection method.

回路パターンを形成した樹脂層表面の銅箔に、マイクロビアより大きな所定直径のクリアランスパターンをくり抜き、その周縁部分をリングパターンとし、前記クリアランスパターンの内部にこのクリアランスパターンの直径より小さく、かつ、マイクロビアの直径より大きな下層樹脂除去防止用円形パターンを形成し、前記リングパターンから所定距離だけ離れた位置にランドを連続して位置ずれ検査パターンを形成し、これらのパターンの上にビルドアップ層を積層するビルドアップ層積層工程と、前記ビルドアップ層における表面銅箔に、回路パターンの対応箇所と前記位置ずれ検査パターンのクリアランスパターン及びランドの対応箇所とに前記樹脂除去防止用パターンより小さな面積のウィンドウを形成するウィンドウ形成工程と、前工程におけるウィンドウ形成箇所に前記マイクロビアを形成するマイクロビア形成工程と、前工程におけるマイクロビアに銅メッキ処理を施す銅メッキ処理工程と、前工程における銅メッキ処理後に回路パターンを形成するとともに、位置ずれ検査パターンのマイクロビアに端子を形成する工程とからなることを特徴とする多層プリント配線板の検査方法。A clearance pattern having a predetermined diameter larger than that of the micro via is cut into the copper foil on the surface of the resin layer on which the circuit pattern is formed, and a peripheral portion thereof is used as a ring pattern. A circular pattern for removing the lower layer resin larger than the diameter of the via is formed, and a land misalignment inspection pattern is continuously formed at a position away from the ring pattern by a predetermined distance, and a build-up layer is formed on these patterns. The build-up layer laminating step for laminating, and the surface copper foil in the build-up layer, the corresponding portion of the circuit pattern and the clearance pattern of the misregistration inspection pattern and the corresponding portion of the land of a smaller area than the resin removal prevention pattern A window forming process for forming a window; A micro via forming step for forming the micro via at the window forming position in the previous step, a copper plating treatment step for performing copper plating on the micro via in the previous step, and forming a circuit pattern after the copper plating treatment in the previous step, A method for inspecting a multilayer printed wiring board, comprising: forming a terminal in a micro via of a misalignment inspection pattern.

積層するビルドアップ層はＲＣＣ層とし、形成するマイクロビアはレーザバイアホールとしたことを特徴とする請求項１又は２記載の多層プリント配線板の検査方法。 3. The multilayer printed wiring board inspection method according to claim 1, wherein the build-up layer to be laminated is an RCC layer, and the micro via to be formed is a laser via hole.

クリアランスパターンの直径ｒ２は、積層する回路パターンの位置ずれの限界値をｄとし、マイクロビアの直径をｒ１としたとき、ｒ２＝ｒ１＋２ｄに設定して形成することを特徴とする請求項１、２又は３記載の多層プリント配線板の検査方法。 The clearance pattern diameter r2 is formed by setting r2 = r1 + 2d, where d is a limit value of positional deviation of circuit patterns to be laminated and r1 is a diameter of a microvia. Or the inspection method of the multilayer printed wiring board of 3 description.

下層の樹脂除去防止用パターンは、直径ｒ２にくり抜いたクリアランスパターンの内側に、ｒ２よりも小さく、かつ、マイクロビアの直径より大きな直径の下層樹脂除去防止用円形パターンからなることを特徴とする請求項１、２、３又は４記載の多層プリント配線板の検査方法。 The lower layer resin removal prevention pattern is formed of a lower layer resin removal prevention circular pattern having a diameter smaller than r2 and larger than the diameter of the micro via inside the clearance pattern cut out to a diameter r2. Item 5. A method for inspecting a multilayer printed wiring board according to 1, 2, 3 or 4.