JP4118974B2 - IC chip mounting substrate and method of manufacturing IC chip mounting substrate - Google Patents

IC chip mounting substrate and method of manufacturing IC chip mounting substrate Download PDF

Info

Publication number
JP4118974B2
JP4118974B2 JP8743497A JP8743497A JP4118974B2 JP 4118974 B2 JP4118974 B2 JP 4118974B2 JP 8743497 A JP8743497 A JP 8743497A JP 8743497 A JP8743497 A JP 8743497A JP 4118974 B2 JP4118974 B2 JP 4118974B2
Authority
JP
Japan
Prior art keywords
chip
circuit board
bare chip
mounting substrate
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8743497A
Other languages
Japanese (ja)
Other versions
JPH10270499A (en
Inventor
尚 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP8743497A priority Critical patent/JP4118974B2/en
Publication of JPH10270499A publication Critical patent/JPH10270499A/en
Application granted granted Critical
Publication of JP4118974B2 publication Critical patent/JP4118974B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＬＳＩチップ等のＩＣチップを基板上に直接実装するためのＩＣチップ搭載基板に関する。
【０００２】
【従来の技術】
近年、携帯機器等においては、軽量薄型化や狭額縁化が進展しており、これに適用する実装方式として、ＩＣチップを基板上に直接実装（ベアチップ実装）する方式が注目を集めている。
【０００３】
従来、基板上にＩＣチップを直接実装する方法としては、次のようなものが知られている。
【０００４】
(1) 基板上にＩＣチップをダイボンディングし、その後、このＩＣチップに対して直接ワイヤーボンディングを行い、さらに樹脂封止する方法。
(2) ＩＣチップの電極部にはんだバンプを形成し、リフロー又は熱圧着を行いフェースダウンによって基板上に実装する方法。
(3) ＩＣチップの電極部にスタッドバンプを形成し、その先端部に導電性接着剤を付けて基板に実装し、ＩＣチップと基板との間に液状の封止樹脂を流し込む方法。
(4) ＩＣチップの電極部にバンプを形成し、紫外線硬化型接着剤を塗布した基板上にフェースダウンで圧着し、紫外線硬化型接着剤を硬化させて実装する方法。
(5) ＩＣチップの電極部にバンプを形成し、基板とＩＣチップとの間に異方性導電膜（ＡＣＦ）を介在させて熱圧着により実装する方法。
【０００５】
これらの方法のうち、(5)の異方性導電膜を用いてＩＣチップを実装する方法は、手軽で導通信頼性が高く、しかも封止の必要がないことから、最小コストで高密度実装が可能になる等のメリットがあり、ＣＯＧ（Chip On Glass）、ＣＯＢ（Chip On Board）、ＣＯＦ（Chip On Film）等の方式において使用されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような異方性導電膜を用いて接続を行う際には、通常の場合、ＩＣチップの電極部に接続用のバンプを設ける必要があるため、ＩＣチップのコストアップの原因となっている。
【０００７】
一方、図６に示すように、バンプを形成しないＩＣチップ１０１を用い、その電極部１０２と回路基板１０３のベースフィルム１０４上に形成されたリードパターン１０５とを接続しようとすると、異方性導電膜１０６のバインダー１０７中の導電粒子１０８がＩＣチップ１０１のスクライブライン１０１ａと回路基板１０３のリードパターン１０５とに接触し、これらの間にショートが発生するという問題があった。
【０００８】
この場合、回路基板１０３のリードパターン１０５上に絶縁膜を形成することも考えられるが、ＩＣチップ１０１と回路基板１０３のリードパターン１０５との間のスペースはきわめて小さい（数μｍ程度）ため、リードパターン１０５上に絶縁膜を形成すると、圧着の際に異方性導電膜１０６の導電粒子１０８が円滑に流れず、ＩＣチップ１０１と回路基板１０３との接続が困難になる等の問題が発生する。
【０００９】
さらに、ＩＣチップ１０１の電極部１０２にバンプを形成しないで回路基板１０３との接続を行おうとすると、異方性導電膜１０６の導電粒子１０８によってＩＣチップ１０１の回路領域（図中、パッシベーション膜１０９で覆われた回路パターン領域（図示せず））へダメージを与えるおそれもあるという問題があった。
【００１０】
本発明は、このような従来の技術の課題を解決するためになされたもので、電極部にバンプを形成しないＩＣチップを異方性導電接着剤を用いて回路基板に直接実装する場合に、ショートや回路パターンへのダメージを与えることなく確実な接続を行いうるＩＣチップ搭載基板を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ベアチップＩＣと回路基板とを異方性導電接着剤を用いて導通接続するためのＩＣチップ搭載基板であって、上記回路基板が可撓性を有し、該回路基板の上記ベアチップＩＣの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが５００μｍ以下であって、銅又はポリイミドからなる凸部を設けたことを特徴とする。
また、本発明は、ベアチップＩＣと回路基板とが異方性導電接着剤を用いて導通接続されたＩＣチップ搭載基板であって、上記回路基板が可撓性を有し、該回路基板の上記ベアチップＩＣの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが上記異方性導電接着剤中に含ま れる導電粒子の粒径より大きく、銅又はポリイミドからなる凸部を設けたことを特徴とする。
また、本発明は、ベアチップＩＣと回路基板とを異方性導電接着剤を用いて導通接着して製造するＩＣチップ搭載基板の製造方法であって、ポリイミド層と銅箔とが接しているフレキシブル基板、又はポリイミド層の両面に銅箔が接しているフレキシブル基板を用意する工程と、上記フレキシブル基板のポリイミド層又は銅箔に対し、上記ベアチップの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが該異方性導電接着剤中に含まれる導電粒子より大きい凸部を形成する工程と、上記ベアチップを上記回路基板上に搭載して熱圧着する工程とを有することを特徴とする。
【００１２】
本発明の場合、異方性導電接着剤としては、ペースト状及びフィルム状のいずれのものを用いることができる。
【００１３】
ベアチップＩＣと回路基板とを異方性導電接着剤を用いて導通接続するには、通常の場合、平坦な受け台上に載置した回路基板に対し、異方性導電接着剤を挟んでベアチップＩＣを加圧し、異方性導電接着剤に含まれる導電粒子を介して双方の接続電極を電気的に接続させる。その際には、異方性導電接着剤が当該接続部分の周囲に押し流されるが、本発明の場合、回路基板のベアチップＩＣと接続する部分の裏側に平坦な頂面を有する凸部が設られ、これによって受け台との間に間隙が形成されていることから、可撓性を有する回路基板は異方性導電接着剤に押されて加圧部材の側に撓み、回路基板がベアチップＩＣに対して離れるようになる。
【００１４】
その結果、本発明によれば、導電粒子がベアチップＩＣのスクライブラインと回路基板の接続パターンの双方に接触することはないため、この部分においてショートが発生することはない。
【００１５】
また、回路基板によって導電粒子がベアチップＩＣの回路パターン領域に対して押圧されることがないため、回路パターンにダメージが与えられることもない。
【００１６】
このように、本発明によれば、ベアチップＩＣにバンプを形成することなく、回路基板に対して良好な接続を行うことができる。
【００１７】
本発明の場合、凸部の高さを、異方性導電接着剤中に含まれる導電粒子の粒径より大きくすることもできる。
【００１８】
このような本発明によれば、導通接続の際に回路基板が十分に撓むため、より確実にベアチップＩＣのスクライブラインにおけるショート及び回路パターンへのダメージを防止することができる。
【００１９】
ただし、凸部の高さは、５００μｍ以下とすることが好ましい。凸部の高さを５００μｍより高くすると、物理的に不安定となり、圧着時に圧力が不均一になるという不都合がある。
【００２０】
また、本発明の場合、凸部の高さの精度が、±５μｍ以内であることも効果的である。
【００２１】
このような本発明によれば、ベアチップＩＣと回路基板との導通接続の際に、各電極部同士を均一な状態で接続することができる。
【００２２】
一方、凸部の高さの精度が±５μｍより大きい場合には、一部の接続部分において導通不良が発生するおそれがある。
なお、凸部の高さの精度は、より好ましくは±２μｍ以下とするとよい。
【００２３】
さらに、凸部の材質としては種々のものを用いることができるが、凸部の材質として、軟化点が２００℃以上の樹脂材料を用いると効果的である。
【００２４】
このような本発明によれば、ベアチップＩＣと回路基板とを熱圧着する際に、異方性導電接着剤のバインダーのみを軟化させることができ、安定した導通接続を行うことができる。
【００２５】
これに対し、凸部の材質として軟化点が２００℃より低い樹脂材料を用いた場合には、ベアチップＩＣと回路基板とを熱圧着する際に凸部が軟化してその高さや形状が変化するおそれがある。
【００２６】
なお、軟化点が２００℃以上の樹脂材料としては、ポリイミド等の樹脂があげられる。また、凸部の材料としては、銅等の金属材料を用いることもできる。
【００２７】
さらにまた、凸部の頂部の形状は、四角形状、円形形状など種々の形状とすることができるが、本発明では、凸部の基部の面積が、ベアチップＩＣの電極部の面積の８０％以上とすることもできる。
【００２８】
このような本発明によれば、ベアチップＩＣと回路基板とを加圧する際、回路基板の接続部に、ベアチップＩＣの電極部に対して導電粒子を押圧するための支持部を十分に確保することができ、これによりベアチップＩＣと回路基板との確実な導通接続を行うことが可能になる。
【００２９】
一方、凸部の基部の面積が、ベアチップＩＣの電極部の面積の８０％より小さいと、回路基板の接続部に、ベアチップＩＣの電極部に対して導電粒子を押圧するための支持部を十分に確保することができず、導通不良が生ずるおそれがある。
【００３０】
ただし、回路基板の凸部は、ベアチップＩＣのスクライブラインと重ならない大きさとする必要がある。回路基板の凸部が、ベアチップＩＣのスクライブラインと重なる場合には、回路基板の撓みが不十分となるため、ベアチップＩＣのスクライブラインの部分においてショートが発生するおそれがある。
【００３１】
他方、本発明に係る凸部は、銅等の金属箔をエッチングすることにより形成することができ、また、例えばポリイミド等の樹脂の前駆体を用い、フォトリソグラフィ技術を施すことによって形成することもできる。
【００３２】
【発明の実施の形態】
以下、本発明に係るＩＣチップ搭載基板の好ましい実施の形態を図１〜図５を参照して詳細に説明する。
【００３３】
図１（ａ）（ｂ）は、本実施の形態に係るフレキシブル基板（ＩＣチップ搭載基板）１と、ＩＣチップ（ベアチップＩＣ）２の要部の断面を示すもので、図１（ａ）は、異方性導電接着剤３によって接続する前の状態を示すもの、図１（ｂ）は、接続後の状態を示すものである。
【００３４】
また、図２は、同実施の形態のフレキシブル基板１を裏面側から見た平面図、図３は、同実施の形態におけるＩＣチップ２の電極部８、フレキシブル基板１のリードパターン５及びフレキシブル基板１の凸部１１の位置と大きさの関係を示す説明図である。
【００３５】
本実施の形態のフレキシブル基板１は、厚み２５μｍ程度のポリイミド等の可撓性の樹脂からなるベースフィルム３の一方の面（表面）に、銅等の金属からなる多数のリードパターン５が形成されているものである。
【００３６】
図２に示すように、リードパターン５は、ベースフィルム４の中央部から例えばベースフィルム４の一対の長縁部に向って延びるように形成され、各リードパターン５の内側の接続部分が、搭載すべきＩＣチップ２の各電極部８の位置と対応するように配列されている。
【００３７】
ＩＣチップ２は、回路パターン（図示せず）が形成されその上にパッシベーション膜６が形成された半導体基板７をチップ状にダイシングしたもので、その周縁部にスクライブライン７ａが形成されている。また、電極部８にはバンプが形成されていないものである。
【００３８】
そして、このＩＣチップ２は、後述するように、バインダー９中に導電粒子１０を含有する例えばフィルム状の異方性導電接着剤３を用いてフレキシブル基板１のリードパターン５の接続部５ａと接続されるものである。
【００３９】
図１及び図２に示すように、本実施の形態においては、ベースフィルム４の裏面側、すなわち、リードパターン５が形成されていない側の面に、ＩＣチップ２の各電極部８に対応する凸部１１が設けられている。
【００４０】
図３に示すように、これらの凸部１１は、各リードパターン５の接続部５ａの裏側に設けられている。また、凸部１１は、後述するように、例えば銅等の金属又はポリイミド等の樹脂を用いて形成される。
【００４１】
図１（ａ）に示すように、この凸部１１は、その頂部１１ａが平坦な四角形状に形成されている。この場合、ベースフィルム４の裏面から各凸部１１の頂部１１ａまでの高さＨは、接続に用いられる異方性導電接着剤３の導電粒子１０の直径Ｄより大きくなるように構成されている。
【００４２】
ただし、各凸部１１の高さＨは５００μｍを超えないようになされ、また、各凸部１１の高さ精度は±５μｍ以内となるように調整されている。
【００４３】
また、凸部１１の基部１１ｂの面積、すなわち、ベースフィルム４と隣接する部分の面積は、ＩＣチップ２の電極部８の面積の８０％以上となるように構成されている。
【００４４】
例えば、本実施の形態の場合は、図３に示すように、ＩＣチップ２の電極部８の幅Ｗと凸部１１の幅ｗとを等しくする一方、ＩＣチップ２の電極部８の長さＬ1に対する凸部１１の長さＬ2 の比が、Ｌ2/Ｌ1≧０．８となるように設定することによって、凸部１１の基部１１ｂの面積をＩＣチップ２の電極部８の面積の８０％以上となるようにしている。
【００４５】
その一方、本実施の形態においては、ＩＣチップ２のスクライブライン７ａにおいてショートが発生しないように、フレキシブル基板１の凸部１１がＩＣチップ２のスクライブライン７ａの内側に位置するように構成されている。
【００４６】
図４は、フレキシブル基板１の凸部１１の形成方法の一例を工程順に示すものである。
【００４７】
まず、図４（ａ）に示すように、例えば銅箔をエッチングすることによりベースフィルム４の一方の面にリードパターン５が形成されたフレキシブル基板２０を用意する。
【００４８】
そして、図４（ｂ）に示すように、このベースフィルム４のリードパターン５が形成されていない面に、ポリイミドの前駆体であるポリアミド酸のワニスを塗布してポリアミド酸の膜２１を形成する。
【００４９】
次いで、図４（ｃ）に示すように、ポリアミド酸の膜２１上に例えば酸性のフォトレジスト２２を塗布し、公知のフォトリソグラフィ技術によって露光、現像を行い、図４（ｄ）に示すように、形成すべき凸部１１に対応したレジストパターン２３を形成する。
【００５０】
そして、図４（ｅ）に示すように、例えばアルカリ溶液を用いて凸部１１を形成しない部分をエッチングし、さらに、レジストパターン２３を除去することにより、図４（ｆ）に示すように、ＩＣチップ２の各電極部８に対応するポリアミド酸の膜２１ａを形成する。
【００５１】
このフレキシブル基板２０Ａに対し、４００℃程度の温度で加熱することによりポリアミド酸を硬化（イミド化）させ、目的とする凸部１１を有するフレキシブル基板１を得る。
【００５２】
図５は、フレキシブル基板１の凸部１１の形成方法の他の例を工程順に示すものである。
【００５３】
この例においては、まず、図５（ａ）に示すように、銅箔３０の表面に、上記ポリイミドの前駆体であるポリアミド酸のワニスを厚めに塗布してポリアミド酸の膜３１を形成し、乾燥後、図５（ｂ）に示すように、ポリアミド酸の膜３１の上に例えば酸性のフォトレジストを塗布してフォトレジスト膜３２を形成する。
【００５４】
その後、上記フォトリソグラフィ技術によって露光、現像を行い、図５（ｃ）に示すように、形成すべき凸部１１に対応したレジストパターン３３を形成する。
【００５５】
そして、例えばアルカリ溶液を用い、図５（ｄ）に示すように、凸部１１を形成しない部分についてハーフエッチングを行い、さらに、図５（ｅ）に示すように、レジストパターン３２を除去してＩＣチップ２の各電極部８に対応する凸部３１ａを形成し、基板３４を得る。
【００５６】
さらに、この基板３４に対し、４００℃程度の温度で加熱することにより凸部１１ａ及びベースフィルム部３１ａのポリアミド酸を硬化（イミド化）させ、図５（ｆ）に示すように、ベースフィルム部４Ａ及び凸部１１Ａを形成する。
【００５７】
その後、図５（ｇ）に示すように、銅箔３０に対してエッチングを行うことにより、リードパターン５を形成する。
【００５８】
一方、本実施の形態のフレキシブル基板１とＩＣチップ２との接続を行う場合には、図１（ａ）（ｂ）に示すように、平坦な受け台１２上でフレキシブル基板１のリードパターン５の接続部５ａに異方性導電接着剤３を仮圧着し、ＩＣチップ２の電極部８とフレキシブル基板１のリードパターン５の接続部５ａとのアライメントをした後に、所定の温度及び圧力でＩＣチップ２の上から押圧することにより本圧着を行う。
【００５９】
これにより、図１（ｂ）に示すように、ＩＣチップ２の電極部８とフレキシブル基板１のリードパターン５の接続部５ａとが、異方性導電接着剤３の導電粒子１０によって電気的に接続される。
【００６０】
この場合、異方性導電接着剤３のバインダー９と導電粒子１０はＩＣチップ２の電極部８の周囲に押し流されるが、本実施の形態においては、ベースフィルム４のリードパターン５の接続部５ａの裏面に凸部１１が設けられていることから、図１（ｂ）に示すように、ベースフィルム４が受け台１２側に撓み、フレキシブル基板１がＩＣチップ２に対して離れるようになる。
【００６１】
その結果、導電粒子１０がＩＣチップ２のスクライブライン７ａとフレキシブル基板１のリードパターン５の双方に接触することはないため、この部分においてショートが発生することはない。
【００６２】
また、ベースフィルム４によって導電粒子１０がＩＣチップ２のパッシベーション膜６に押圧されることがないため、回路パターンにダメージが与えられることはない。
【００６３】
このように、本実施の形態によれば、ＩＣチップ２とフレキシブル基板１との良好な接続を行うことができ、しかも、ＩＣチップ２にバンプを形成する必要がないことから、ＩＣチップ２のコストダウンを図ることができる。
【００６４】
【実施例】
以下、本発明に係るＩＣチップ搭載基板の実施例を比較例とともに詳細に説明する。
【００６５】
〔実施例１〕
両面に厚み１８μｍの銅箔が設けられた厚み２５μｍのポリイミドからなるベースフィルム４に対し、エッチングによって一方の面にＩＣチップ２の電極部８に対応したリードパターン５を形成し、さらに、ベースフィルム４の裏面側でリードパターン５の接続部５ａに対応する位置に、エッチングによって高さ１８μｍの凸部１１を１６０個形成した。
【００６６】
この場合、ＩＣチップ２の電極部８は、正方形状（Ｗ＝Ｌ1＝１００μｍ）とし、凸部１１は、電極部８の８０％の大きさの長方形状（ｗ＝１００μｍ、Ｌ2＝８０μｍ）とした。
【００６７】
このようなフレキシブル基板１に対し、厚み３０μｍの異方性導電接着剤３（ソニーケミカル社製 ＣＰ８４３０ＩＱ 粒子径５μｍ）を、温度１００℃、圧力５Ｋｇ/ｃｍ2、時間３秒の条件で仮圧着し、このフレキシブル基板１とＩＣチップ２とを、温度１８０℃、圧力電極１つ当たり４０ｇ、時間１０秒の条件で本圧着を行った。
【００６８】
このようにして接続された部分の断面を観察したところ、圧着時の異方性導電接着剤３の流れによりフレキシブル基板１が撓み、フレキシブル基板１のリードパターン５とＩＣチップ２のスクライブライン７ａとのスペースが押し拡げられたため、ＩＣチップ２のスクライブライン７ａにおいてはショートは発生しなかった。
【００６９】
また、ＩＣチップ２の回路パターンにおいても、導電粒子１０による強い圧力が加わらないため、ダメージは発生しなかった。
【００７０】
〔比較例１〕
実施例１と同様のベースフィルム４に対し、ＩＣチップ２の電極部８に対応したリードパターン５を形成する一方、裏面側に凸部を形成しないフレキシブル基板を用い、実施例１と同様の条件でＩＣチップ２との接続を行ったところ、ＩＣチップ２のスクライブライン７ａ上においてショートが発生した。
【００７１】
〔比較例２〕
フレキシブル基板１の凸部１１の長さＬ2を１８０μｍとし、ＩＣチップ２のスクライブライン７ａに重なるようにしたところ、ＩＣチップ２のスクライブライン７ａ上においてショートが発生した。
【００７２】
〔実施例２〕
厚み２５μｍのポリイミドからなるベースフィルム４の一方の面にスパッタリングによって厚み８μｍの銅箔を形成し、この銅箔に対してエッチングによりＩＣチップ２の電極部８に対応したリードパターン５を形成した。
【００７３】
そして、このベースフィルム４の裏面側にポリアミド酸のワニスを塗布し、乾燥後、酸性のフォトレジストを塗布し、所定の領域を露光、現像した後、アルカリ溶液（ＫＯＨ、５％）によってエッチングを行い、ＩＣチップ２の電極部８と同じ大きさ（１００μｍ×１００μｍ）で高さ１０μｍの凸部１１を１６０個形成した。この基板を硬化炉に入れて４００℃の温度で加熱し、ポリアミド酸をイミド化することによりポリイミドの凸部１１を形成した。なお、このポリイミドのガラス転移温度は３００℃以上であった。
【００７４】
このフレキシブル基板１を用い、実施例１の場合と同一の条件で熱圧着を行ったところ、ＩＣチップ２のスクライブライン７ａにおけるショートは発生せず、また、回路パターンにおいてもダメージは発生しなかった。
【００７５】
〔比較例３〕
実施例２のフレキシブル基板１に対し、導電粒子１０の直径と同一の厚みの異方性導電接着剤３（ソニーケミカル社製 ＣＰ８４３０ＩＱ 粒子径５μｍ）を用い、実施例１の場合と同一の条件で熱圧着を行ったところ、凸部１１が設けられていない領域において一部接続不良が生じた。また、ＩＣチップ２のスクライブライン７ａにおいて一部ショートが発生した。
【００７６】
〔比較例４〕
アクリル系の感光材料（ソニーケミカル社製 ＵＶ−１１００）を用い、実施例２と同様の方法によってベースフィルム４の裏面に軟化点が１１０℃の凸部１１を形成した。
【００７７】
このフレキシブル基板１を用い、実施例２の場合と同一の条件で熱圧着を行ったところ、圧着時の熱と圧力により凸部が大きく変形してしまい、ＩＣチップ２のスクライブライン７ａにおいてショートが発生した。
【００７８】
〔比較例５〕
厚み２５μｍのポリイミドフィルム上に、厚み約２０μｍのアクリルゴム／エポキシ系の接着剤によって厚み１８μｍの銅のリードパターンが貼付された３層のフレキシブル基板（ソニーケミカル社製 ＣＫ−０１０２）を用い、実施例２と同様の方法によってベースフィルムの裏面にポリイミドによる凸部１１を形成した。
【００７９】
このフレキシブル基板１を用い、実施例２の場合と同一の条件で熱圧着を行ったところ、接着剤が軟化して凸部１１の周辺に流動してしまい、ＩＣチップ２のスクライブライン７ａにおいてショートが発生した。
【００８０】
【発明の効果】
以上述べたように本発明によれば、電極部にバンプを形成しないＩＣチップを異方性導電接着剤を用いて回路基板に直接実装する場合に、ＩＣチップのスクライブライン上においてショートを発生させることなく確実な導通接続を行うことができる。
また、異方性導電接着剤の導電粒子によって回路パターンへダメージが与えられることがないことから、信頼性の高い接続を行うことができる。
このように、本発明によれば、ＩＣチップにバンプを形成する必要がなくなるため、ＩＣチップのコストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るフレキシブル基板とＩＣチップの要部を示すもので、図１（ａ）は、異方性導電接着剤によって接続する前の状態を示す断面図、図１（ｂ）は、接続後の状態を示す断面図である。
【図２】 同実施の形態のフレキシブル基板を裏面側から見た平面図である。
【図３】 同実施の形態におけるＩＣチップの電極部、フレキシブル基板のリードパターン及びフレキシブル基板の凸部の位置と大きさの関係を示す説明図である。
【図４】（ａ）〜（ｇ）：同実施の形態のフレキシブル基板の凸部の形成方法の一例を示す工程図である。
【図５】（ａ）〜（ｇ）：同実施の形態のフレキシブル基板の凸部の形成方法の他の例を示す工程図である。
【図６】 従来技術に係るフレキシブル基板にＩＣチップを接続した状態を示す断面図である。
【符号の説明】
１ フレキシブル基板（回路基板）
２ ＩＣチップ（ベアチップＩＣ）
３ 異方性導電接着剤
４ ベースフィルム
５ リードパターン
５ａ 接続部
６ パッシベーション膜
７ 半導体基板
７ａ スクライブライン
８ 電極部
９ バインダー
１０ 導電粒子
１１ 凸部
１１ａ 頂面
１１ｂ 基部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC chip mounting substrate for directly mounting an IC chip such as an LSI chip on a substrate.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in portable devices and the like, lighter and thinner and narrower frames have been developed. As a mounting method applied thereto, a method of directly mounting an IC chip on a substrate (bare chip mounting) has attracted attention.
[0003]
Conventionally, the following methods are known as methods for directly mounting an IC chip on a substrate.
[0004]
(1) A method in which an IC chip is die-bonded on a substrate, and then wire bonding is performed directly on the IC chip, followed by resin sealing.
(2) A method in which solder bumps are formed on the electrode part of the IC chip, and reflow or thermocompression bonding is performed, and then mounted on the substrate by face down.
(3) A method in which a stud bump is formed on the electrode part of the IC chip, a conductive adhesive is attached to the tip of the IC chip and mounted on the board, and a liquid sealing resin is poured between the IC chip and the board.
(4) A method in which bumps are formed on the electrode part of an IC chip, pressure-bonded face down onto a substrate coated with an ultraviolet curable adhesive, and the ultraviolet curable adhesive is cured and mounted.
(5) A method in which bumps are formed on the electrode part of the IC chip, and an anisotropic conductive film (ACF) is interposed between the substrate and the IC chip and mounted by thermocompression bonding.
[0005]
Among these methods, the method of mounting an IC chip using the anisotropic conductive film of (5) is easy, has high conduction reliability, and does not require sealing. It is used in systems such as COG (Chip On Glass), COB (Chip On Board), and COF (Chip On Film).
[0006]
[Problems to be solved by the invention]
However, when connecting using such an anisotropic conductive film, it is usually necessary to provide connection bumps on the electrode part of the IC chip, which causes an increase in the cost of the IC chip. ing.
[0007]
On the other hand, as shown in FIG. 6, when an IC chip 101 that does not form bumps is used to connect the electrode portion 102 and the lead pattern 105 formed on the base film 104 of the circuit board 103, anisotropic conduction is caused. There is a problem that the conductive particles 108 in the binder 107 of the film 106 come into contact with the scribe line 101a of the IC chip 101 and the lead pattern 105 of the circuit board 103, and a short circuit occurs between them.
[0008]
In this case, an insulating film may be formed on the lead pattern 105 of the circuit board 103, but the space between the IC chip 101 and the lead pattern 105 of the circuit board 103 is extremely small (about several μm). When an insulating film is formed on the pattern 105, the conductive particles 108 of the anisotropic conductive film 106 do not flow smoothly during pressure bonding, which causes problems such as difficulty in connection between the IC chip 101 and the circuit board 103. .
[0009]
Furthermore, when attempting the connection between the circuit board 103 without forming bumps on electrode 102 of the IC chip 101, the circuit region (Figure IC chip 101 by the conductive particles 108 in the anisotropic conductive film 106, a passivation film There is a problem that a circuit pattern region (not shown) covered with 109 may be damaged.
[0010]
The present invention was made in order to solve such a problem of the prior art, and when an IC chip that does not form a bump on an electrode part is directly mounted on a circuit board using an anisotropic conductive adhesive, An object of the present invention is to provide an IC chip mounting substrate that can perform a reliable connection without causing a short circuit or damage to a circuit pattern.
[0011]
[Means for Solving the Problems]
To achieve the above object, the present invention is an IC chip mounting board for conducting connecting the bare chip IC and the circuit board using an anisotropic conductive adhesive, the circuit board is flexible , behind the part to be connected to the respective electrode portions of the bare chip IC of the circuit board, and a position which does not overlap with the scribe line of the bare chip IC, have a flat top surface, its height was at 500μm or less And a convex portion made of copper or polyimide .
The present invention also provides an IC chip mounting substrate in which a bare chip IC and a circuit board are conductively connected using an anisotropic conductive adhesive, the circuit board having flexibility, and The anisotropic conductive adhesive has a flat top surface on the back side of the portion connected to each electrode portion of the bare chip IC and at a position not overlapping the scribe line of the bare chip IC, and the height thereof is included in the anisotropic conductive adhesive. It is larger than the particle size of the conductive particles to be formed and provided with a convex portion made of copper or polyimide.
The present invention is also a method for manufacturing an IC chip mounting substrate, which is manufactured by conducting conductive bonding between a bare chip IC and a circuit board using an anisotropic conductive adhesive, wherein the polyimide layer and the copper foil are in contact with each other. A step of preparing a flexible substrate in which a copper foil is in contact with both sides of the substrate or the polyimide layer; and on the back side of the portion connected to each electrode portion of the bare chip with respect to the polyimide layer or the copper foil of the flexible substrate; and Forming a projecting portion having a flat top surface at a position not overlapping with the scribe line of the bare chip IC, the height of which is larger than the conductive particles contained in the anisotropic conductive adhesive; and Mounting on the circuit board and thermocompression bonding.
[0012]
In the case of the present invention , as the anisotropic conductive adhesive, either a paste or a film can be used.
[0013]
In order to electrically connect a bare chip IC and a circuit board using an anisotropic conductive adhesive, the bare chip is usually sandwiched between the circuit board placed on a flat cradle and the anisotropic conductive adhesive. The IC is pressurized and both connection electrodes are electrically connected via the conductive particles contained in the anisotropic conductive adhesive. In that case, the anisotropic conductive adhesive is washed away around the connection portion, but in the case of the present invention, a convex portion having a flat top surface is provided on the back side of the portion connected to the bare chip IC of the circuit board. As a result, a gap is formed between the circuit board and the cradle, so that the flexible circuit board is pressed by the anisotropic conductive adhesive and bent toward the pressure member, and the circuit board becomes a bare chip IC. In contrast to this, they are separated.
[0014]
As a result, according to the present invention, the conductive particles do not contact both the scribe line of the bare chip IC and the connection pattern of the circuit board, so that no short circuit occurs in this portion.
[0015]
Further, since the conductive particles are not pressed against the circuit pattern region of the bare chip IC by the circuit board, the circuit pattern is not damaged.
[0016]
Thus, according to the present invention, a good connection can be made to the circuit board without forming bumps on the bare chip IC.
[0017]
In the present invention , the height of the convex portion can be made larger than the particle diameter of the conductive particles contained in the anisotropic conductive adhesive.
[0018]
According to the present invention, since the circuit board is sufficiently bent at the time of the conductive connection, it is possible to more reliably prevent the short circuit in the scribe line of the bare chip IC and the damage to the circuit pattern.
[0019]
However, the height of the convex portion is preferably 500 μm or less. If the height of the convex portion is higher than 500 μm, it becomes physically unstable, and there is a disadvantage that the pressure becomes non-uniform at the time of pressure bonding.
[0020]
In the case of the present invention, it is also effective that the accuracy of the height of the convex portion is within ± 5 μm.
[0021]
According to the present invention, when the bare chip IC and the circuit board are electrically connected, the electrode portions can be connected in a uniform state.
[0022]
On the other hand, if the accuracy of the height of the convex portion is larger than ± 5 μm, there is a risk that a continuity failure may occur in some of the connection portions.
The accuracy of the height of the convex portion is more preferably ± 2 μm or less.
[0023]
Furthermore, various materials can be used as the material of the convex portion, but it is effective to use a resin material having a softening point of 200 ° C. or higher as the material of the convex portion.
[0024]
According to the present invention, when the bare chip IC and the circuit board are thermocompression bonded, only the binder of the anisotropic conductive adhesive can be softened and stable conductive connection can be performed.
[0025]
On the other hand, when a resin material having a softening point lower than 200 ° C. is used as the material of the convex portion, the convex portion softens and changes its height and shape when the bare chip IC and the circuit board are thermocompression bonded. There is a fear.
[0026]
In addition, resin, such as a polyimide, is mention | raise | lifted as a resin material whose softening point is 200 degreeC or more. Moreover, metal materials, such as copper, can also be used as a material of a convex part.
[0027]
Furthermore, the shape of the top of the convex portion can be various shapes such as a square shape and a circular shape, but in the present invention, the area of the base portion of the convex portion is 80% or more of the area of the electrode portion of the bare chip IC. It can also be .
[0028]
According to the present invention, when pressurizing the bare chip IC and the circuit board, the support part for pressing the conductive particles against the electrode part of the bare chip IC is sufficiently secured in the connection part of the circuit board. As a result, it is possible to perform reliable conductive connection between the bare chip IC and the circuit board.
[0029]
On the other hand, if the area of the base portion of the convex portion is smaller than 80% of the area of the electrode portion of the bare chip IC, a support portion for pressing the conductive particles against the electrode portion of the bare chip IC is sufficient for the connection portion of the circuit board. Cannot be ensured, and there is a risk of poor conduction.
[0030]
However, the convex portion of the circuit board needs to have a size that does not overlap with the scribe line of the bare chip IC. When the convex part of the circuit board overlaps with the scribe line of the bare chip IC, the circuit board is not sufficiently bent, and there is a possibility that a short circuit may occur in the scribe line part of the bare chip IC.
[0031]
On the other hand, the convex portion according to the present invention can be formed by etching a metal foil such as copper, or can be formed by applying a photolithography technique using a precursor of a resin such as polyimide, for example. it can.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of an IC chip mounting substrate according to the present invention will be described in detail with reference to FIGS.
[0033]
FIGS. 1A and 1B show cross sections of the main parts of a flexible substrate (IC chip mounting substrate) 1 and an IC chip (bare chip IC) 2 according to the present embodiment, and FIG. FIG. 1B shows a state before connection by the anisotropic conductive adhesive 3, and FIG. 1B shows a state after connection.
[0034]
2 is a plan view of the flexible substrate 1 of the embodiment viewed from the back side, and FIG. 3 is an electrode portion 8 of the IC chip 2, the lead pattern 5 of the flexible substrate 1, and the flexible substrate of the embodiment. It is explanatory drawing which shows the relationship between the position of 1 convex part 11, and a magnitude | size.
[0035]
In the flexible substrate 1 of the present embodiment, a large number of lead patterns 5 made of metal such as copper are formed on one surface (front surface) of a base film 3 made of flexible resin such as polyimide having a thickness of about 25 μm. It is what.
[0036]
As shown in FIG. 2, the lead pattern 5 is formed so as to extend from the center portion of the base film 4 toward, for example, a pair of long edges of the base film 4, and a connection portion inside each lead pattern 5 is mounted. They are arranged so as to correspond to the positions of the electrode portions 8 of the IC chip 2 to be processed.
[0037]
The IC chip 2 is obtained by dicing a semiconductor substrate 7 on which a circuit pattern (not shown) is formed and a passivation film 6 is formed thereon into a chip shape, and a scribe line 7a is formed on a peripheral portion thereof. Also, bumps are not formed on the electrode portion 8.
[0038]
The IC chip 2 is connected to the connection portion 5a of the lead pattern 5 of the flexible substrate 1 using, for example, a film-like anisotropic conductive adhesive 3 containing conductive particles 10 in a binder 9, as will be described later. It is what is done.
[0039]
As shown in FIGS. 1 and 2, in the present embodiment, the back surface side of the base film 4, that is, the surface on the side where the lead pattern 5 is not formed, corresponds to each electrode portion 8 of the IC chip 2. A convex portion 11 is provided.
[0040]
As shown in FIG. 3, these convex portions 11 are provided on the back side of the connection portion 5 a of each lead pattern 5. Moreover, the convex part 11 is formed using resin, such as metals, such as copper, or a polyimide, for example so that it may mention later.
[0041]
As shown to Fig.1 (a), this convex part 11 has the top part 11a formed in flat square shape. In this case, the height H from the back surface of the base film 4 to the top 11a of each convex portion 11 is configured to be larger than the diameter D of the conductive particles 10 of the anisotropic conductive adhesive 3 used for connection. .
[0042]
However, the height H of each convex part 11 does not exceed 500 μm, and the height accuracy of each convex part 11 is adjusted to be within ± 5 μm.
[0043]
Further, the area of the base portion 11 b of the convex portion 11, that is, the area of the portion adjacent to the base film 4 is configured to be 80% or more of the area of the electrode portion 8 of the IC chip 2.
[0044]
For example, in the case of the present embodiment, as shown in FIG. 3, the width W of the electrode portion 8 of the IC chip 2 is made equal to the width w of the convex portion 11, while the length of the electrode portion 8 of the IC chip 2. By setting the ratio of the length L 2 of the convex portion 11 to L 1 so that L 2 / L 1 ≧ 0.8, the area of the base portion 11 b of the convex portion 11 can be reduced to that of the electrode portion 8 of the IC chip 2. The area is 80% or more.
[0045]
On the other hand, in the present embodiment, the convex portion 11 of the flexible substrate 1 is configured to be located inside the scribe line 7a of the IC chip 2 so that a short circuit does not occur in the scribe line 7a of the IC chip 2. Yes.
[0046]
FIG. 4 shows an example of a method for forming the convex portion 11 of the flexible substrate 1 in the order of steps.
[0047]
First, as shown in FIG. 4A, for example, a flexible substrate 20 having a lead pattern 5 formed on one surface of the base film 4 is prepared by etching a copper foil.
[0048]
Then, as shown in FIG. 4B, a polyamide acid film 21 is formed by applying a polyamide acid varnish which is a polyimide precursor to the surface of the base film 4 where the lead pattern 5 is not formed. .
[0049]
Next, as shown in FIG. 4 (c), for example, an acidic photoresist 22 is applied on the polyamic acid film 21, and exposed and developed by a known photolithography technique, as shown in FIG. 4 (d). Then, a resist pattern 23 corresponding to the convex portion 11 to be formed is formed.
[0050]
And as shown in FIG.4 (e), as shown in FIG.4 (f) by etching the part which does not form the convex part 11, for example using an alkaline solution, and removing the resist pattern 23 as shown in FIG.4 (e), for example. A polyamic acid film 21 a corresponding to each electrode portion 8 of the IC chip 2 is formed.
[0051]
By heating the flexible substrate 20A at a temperature of about 400 ° C., the polyamic acid is cured (imidized), and the flexible substrate 1 having the target convex portion 11 is obtained.
[0052]
FIG. 5 shows another example of the method of forming the convex portion 11 of the flexible substrate 1 in the order of steps.
[0053]
In this example, first, as shown in FIG. 5A, a polyamic acid varnish, which is a precursor of the polyimide, is applied to the surface of the copper foil 30 to form a polyamic acid film 31. After drying, as shown in FIG. 5B, for example, an acidic photoresist is applied on the polyamic acid film 31 to form a photoresist film 32.
[0054]
Thereafter, exposure and development are performed by the photolithography technique, and a resist pattern 33 corresponding to the convex portion 11 to be formed is formed as shown in FIG.
[0055]
Then, for example, using an alkaline solution, half etching is performed on a portion where the convex portion 11 is not formed as shown in FIG. 5D, and the resist pattern 32 is removed as shown in FIG. 5E. Convex portions 31a corresponding to the respective electrode portions 8 of the IC chip 2 are formed, and the substrate 34 is obtained.
[0056]
Further, the substrate 34 is heated at a temperature of about 400 ° C. to cure (imidize) the polyamic acid of the convex portions 11a and the base film portion 31a, and as shown in FIG. 4A and convex part 11A are formed.
[0057]
Thereafter, as shown in FIG. 5G, the lead pattern 5 is formed by etching the copper foil 30.
[0058]
On the other hand, when connecting the flexible substrate 1 and the IC chip 2 of the present embodiment, the lead pattern 5 of the flexible substrate 1 is formed on a flat cradle 12 as shown in FIGS. After the anisotropic conductive adhesive 3 is temporarily pressure-bonded to the connection portion 5a of the IC chip 2 and the electrode portion 8 of the IC chip 2 and the connection portion 5a of the lead pattern 5 of the flexible substrate 1 are aligned, the IC is formed at a predetermined temperature and pressure. The main pressure bonding is performed by pressing the chip 2 from above.
[0059]
Thereby, as shown in FIG. 1B, the electrode portion 8 of the IC chip 2 and the connection portion 5 a of the lead pattern 5 of the flexible substrate 1 are electrically connected by the conductive particles 10 of the anisotropic conductive adhesive 3. Connected.
[0060]
In this case, the binder 9 and the conductive particles 10 of the anisotropic conductive adhesive 3 are swept around the electrode portion 8 of the IC chip 2, but in the present embodiment, the connection portion 5 a of the lead pattern 5 of the base film 4. Since the convex portion 11 is provided on the back surface of the substrate, the base film 4 is bent toward the cradle 12 and the flexible substrate 1 is separated from the IC chip 2 as shown in FIG.
[0061]
As a result, the conductive particles 10 do not contact both the scribe line 7a of the IC chip 2 and the lead pattern 5 of the flexible substrate 1, so that no short circuit occurs in this portion.
[0062]
Further, since the conductive particles 10 are not pressed against the passivation film 6 of the IC chip 2 by the base film 4, the circuit pattern is not damaged.
[0063]
As described above, according to the present embodiment, the IC chip 2 and the flexible substrate 1 can be satisfactorily connected, and there is no need to form bumps on the IC chip 2. Cost can be reduced.
[0064]
【Example】
Hereinafter, examples of the IC chip mounting substrate according to the present invention will be described in detail together with comparative examples.
[0065]
[Example 1]
A lead pattern 5 corresponding to the electrode portion 8 of the IC chip 2 is formed on one surface of the base film 4 made of polyimide having a thickness of 25 μm provided with a copper foil having a thickness of 18 μm on both sides. 160 protrusions 11 having a height of 18 μm were formed by etching at positions corresponding to the connection portions 5 a of the lead pattern 5 on the back surface side of 4.
[0066]
In this case, the electrode portion 8 of the IC chip 2 has a square shape (W = L 1 = 100 μm), and the convex portion 11 has a rectangular shape (w = 100 μm, L 2 = 80 μm) that is 80% of the size of the electrode portion 8. ).
[0067]
A 30 μm-thick anisotropic conductive adhesive 3 (CP8430IQ particle diameter 5 μm, manufactured by Sony Chemical Corporation) is temporarily bonded to such a flexible substrate 1 at a temperature of 100 ° C., a pressure of 5 kg / cm 2 , and a time of 3 seconds. Then, the flexible substrate 1 and the IC chip 2 were subjected to main pressure bonding under conditions of a temperature of 180 ° C., a pressure electrode of 40 g, and a time of 10 seconds.
[0068]
As a result of observing the cross-section of the connected portion in this way, the flexible substrate 1 is bent by the flow of the anisotropic conductive adhesive 3 at the time of pressure bonding, and the lead pattern 5 of the flexible substrate 1 and the scribe line 7a of the IC chip 2 Therefore, no short circuit occurred in the scribe line 7a of the IC chip 2.
[0069]
Also, no damage was generated in the circuit pattern of the IC chip 2 because no strong pressure was applied by the conductive particles 10.
[0070]
[Comparative Example 1]
On the same base film 4 as in Example 1, a lead pattern 5 corresponding to the electrode part 8 of the IC chip 2 is formed, while using a flexible substrate that does not form a convex part on the back side, the same conditions as in Example 1 When the connection with the IC chip 2 was performed, a short circuit occurred on the scribe line 7a of the IC chip 2.
[0071]
[Comparative Example 2]
When the length L 2 of the convex portion 11 of the flexible substrate 1 was set to 180 μm and overlapped with the scribe line 7 a of the IC chip 2, a short circuit occurred on the scribe line 7 a of the IC chip 2.
[0072]
[Example 2]
A copper foil having a thickness of 8 μm was formed on one surface of a base film 4 made of polyimide having a thickness of 25 μm by sputtering, and a lead pattern 5 corresponding to the electrode portion 8 of the IC chip 2 was formed on the copper foil by etching.
[0073]
Then, a varnish of polyamic acid is applied to the back side of the base film 4, and after drying, an acidic photoresist is applied, a predetermined region is exposed and developed, and then etched with an alkaline solution (KOH, 5%). Then, 160 convex portions 11 having the same size (100 μm × 100 μm) as the electrode portion 8 of the IC chip 2 and a height of 10 μm were formed. The substrate was placed in a curing furnace and heated at a temperature of 400 ° C. to imidize the polyamic acid, thereby forming a convex portion 11 of polyimide. In addition, the glass transition temperature of this polyimide was 300 degreeC or more.
[0074]
When this flexible substrate 1 was used for thermocompression bonding under the same conditions as in Example 1, no short circuit occurred in the scribe line 7a of the IC chip 2, and no damage occurred in the circuit pattern. .
[0075]
[Comparative Example 3]
For the flexible substrate 1 of Example 2, an anisotropic conductive adhesive 3 (CP8430IQ particle diameter 5 μm, manufactured by Sony Chemical Corporation) having the same thickness as the diameter of the conductive particles 10 was used under the same conditions as in Example 1. When thermocompression bonding was performed, a partial connection failure occurred in a region where the convex portion 11 was not provided. Further, a short circuit occurred in the scribe line 7a of the IC chip 2.
[0076]
[Comparative Example 4]
A convex portion 11 having a softening point of 110 ° C. was formed on the back surface of the base film 4 by the same method as in Example 2 using an acrylic photosensitive material (UV-1100 manufactured by Sony Chemical Corporation).
[0077]
When this flexible substrate 1 was used for thermocompression bonding under the same conditions as in Example 2, the convex portion was greatly deformed by the heat and pressure during crimping, and a short circuit occurred in the scribe line 7a of the IC chip 2. Occurred.
[0078]
[Comparative Example 5]
Using a three-layer flexible board (CK-0102 made by Sony Chemical Co., Ltd.) in which a lead pattern of 18 μm thick copper was pasted on a polyimide film of 25 μm thickness with an acrylic rubber / epoxy adhesive having a thickness of about 20 μm A convex portion 11 made of polyimide was formed on the back surface of the base film by the same method as in Example 2.
[0079]
When this flexible substrate 1 was used for thermocompression bonding under the same conditions as in Example 2, the adhesive softened and flowed around the convex portion 11, and short-circuited on the scribe line 7a of the IC chip 2. There has occurred.
[0080]
【The invention's effect】
As described above, according to the present invention, when an IC chip that does not form bumps on the electrode portion is directly mounted on a circuit board using an anisotropic conductive adhesive, a short circuit is generated on the scribe line of the IC chip. A reliable conductive connection can be made without any problems.
In addition, since the circuit pattern is not damaged by the conductive particles of the anisotropic conductive adhesive, a highly reliable connection can be performed.
As described above, according to the present invention, it is not necessary to form bumps on the IC chip, so that the cost of the IC chip can be reduced.
[Brief description of the drawings]
FIG. 1 shows a main part of a flexible substrate and an IC chip according to an embodiment of the present invention. FIG. 1 (a) is a sectional view showing a state before connection with an anisotropic conductive adhesive, and FIG. 1 (b) is a cross-sectional view showing a state after connection.
FIG. 2 is a plan view of the flexible substrate of the same embodiment as viewed from the back side.
FIG. 3 is an explanatory diagram showing the relationship between the position and size of the electrode portion of the IC chip, the lead pattern of the flexible substrate, and the convex portion of the flexible substrate in the same embodiment.
FIGS. 4A to 4G are process diagrams illustrating an example of a method for forming a convex portion of a flexible substrate according to the embodiment; FIGS.
FIGS. 5A to 5G are process diagrams illustrating another example of a method for forming a convex portion of a flexible substrate according to the embodiment; FIGS.
FIG. 6 is a cross-sectional view showing a state where an IC chip is connected to a flexible substrate according to the prior art.
[Explanation of symbols]
1 Flexible board (circuit board)
2 IC chip (bare chip IC)
DESCRIPTION OF SYMBOLS 3 Anisotropic conductive adhesive 4 Base film 5 Lead pattern 5a Connection part 6 Passivation film 7 Semiconductor substrate 7a Scribe line 8 Electrode part 9 Binder 10 Conductive particle 11 Convex part 11a Top surface 11b Base

Claims (6)

ベアチップＩＣと回路基板とを異方性導電接着剤を用いて導通接続するためのＩＣチップ搭載基板であって、
上記回路基板が可撓性を有し、該回路基板の上記ベアチップＩＣの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが５００μｍ以下であって、銅又はポリイミドからなる凸部を設けたことを特徴とするＩＣチップ搭載基板。An IC chip mounting substrate for conductively connecting a bare chip IC and a circuit board using an anisotropic conductive adhesive,
The circuit board is flexible, and has a flat top surface on the back side of the portion of the circuit board connected to each electrode part of the bare chip IC and at a position not overlapping the scribe line of the bare chip IC. An IC chip mounting substrate characterized in that the height is 500 μm or less, and a convex portion made of copper or polyimide is provided. ベアチップＩＣと回路基板とが異方性導電接着剤を用いて導通接続されたＩＣチップ搭載基板であって、An IC chip mounting substrate in which a bare chip IC and a circuit board are conductively connected using an anisotropic conductive adhesive,
上記回路基板が可撓性を有し、該回路基板の上記ベアチップＩＣの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが上記異方性導電接着剤中に含まれる導電粒子の粒径より大きく、銅又はポリイミドからなる凸部を設けたことを特徴とするＩＣチップ搭載基板。The circuit board is flexible, and has a flat top surface on the back side of the portion of the circuit board connected to each electrode portion of the bare chip IC and at a position not overlapping the scribe line of the bare chip IC. And an IC chip mounting substrate characterized in that the height thereof is larger than the particle size of the conductive particles contained in the anisotropic conductive adhesive and a convex portion made of copper or polyimide is provided. 凸部の高さの精度が、±５μｍ以内であることを特徴とする請求項１又は２のいずれか１項記載のＩＣチップ搭載基板。The IC chip mounting substrate according to claim 1, wherein the accuracy of the height of the protrusion is within ± 5 μm. 凸部の材質が、軟化点が２００℃以上のポリイミドであることを特徴とする請求項１乃至３のいずれか１項記載のＩＣチップ搭載基板。The IC chip mounting substrate according to any one of claims 1 to 3, wherein the material of the convex portion is polyimide having a softening point of 200 ° C or higher. 凸部の基部の面積が、ベアチップＩＣの電極部の面積の８０％以上であることを特徴とする請求項１乃至４のいずれか１項記載のＩＣチップ搭載基板。5. The IC chip mounting substrate according to claim 1, wherein an area of a base portion of the convex portion is 80% or more of an area of an electrode portion of the bare chip IC. ベアチップＩＣと回路基板とを異方性導電接着剤を用いて導通接着して製造するＩＣチップ搭載基板の製造方法であって、A manufacturing method of an IC chip mounting substrate for manufacturing a bare chip IC and a circuit board by conducting conductive bonding using an anisotropic conductive adhesive,
ポリイミド層と銅箔とが接しているフレキシブル基板、又はポリイミド層の両面に銅箔が接しているフレキシブル基板を用意する工程と、Preparing a flexible substrate in which the polyimide layer and the copper foil are in contact, or a flexible substrate in which the copper foil is in contact with both sides of the polyimide layer;
上記フレキシブル基板のポリイミド層又は銅箔に対し、上記ベアチップの各電極部と接続する部分の裏側で、かつ、該ベアチップＩＣのスクライブラインと重ならない位置に、平坦な頂面を有し、その高さが該異方性導電接着剤中に含まれる導電粒子より大きい凸部を形成する工程と、With respect to the polyimide layer or copper foil of the flexible substrate, a flat top surface is provided on the back side of the portion connected to each electrode portion of the bare chip and not overlapping the scribe line of the bare chip IC. Forming a protrusion larger than the conductive particles contained in the anisotropic conductive adhesive,
上記ベアチップを上記回路基板上に搭載して熱圧着する工程とを有することを特徴とするＩＣチップ搭載基板の製造方法。And a step of mounting the bare chip on the circuit board and thermocompression bonding.
JP8743497A 1997-03-21 1997-03-21 IC chip mounting substrate and method of manufacturing IC chip mounting substrate Expired - Lifetime JP4118974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8743497A JP4118974B2 (en) 1997-03-21 1997-03-21 IC chip mounting substrate and method of manufacturing IC chip mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8743497A JP4118974B2 (en) 1997-03-21 1997-03-21 IC chip mounting substrate and method of manufacturing IC chip mounting substrate

Publications (2)

Publication Number Publication Date
JPH10270499A JPH10270499A (en) 1998-10-09
JP4118974B2 true JP4118974B2 (en) 2008-07-16

Family

ID=13914774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8743497A Expired - Lifetime JP4118974B2 (en) 1997-03-21 1997-03-21 IC chip mounting substrate and method of manufacturing IC chip mounting substrate

Country Status (1)

Country Link
JP (1) JP4118974B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029084A (en) * 2000-07-13 2002-01-29 Nippon Sheet Glass Co Ltd Optical writing head and its assembling method
JP4540216B2 (en) * 2000-11-22 2010-09-08 京セラ株式会社 Manufacturing method of semiconductor module
JP2008118056A (en) * 2006-11-07 2008-05-22 Seiko Epson Corp Method for manufacturing wiring board, and electronic apparatus
CN107409470B (en) * 2015-03-26 2019-07-30 迪睿合株式会社 The manufacturing method of flexible mounting module body
US10741482B2 (en) * 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2021040053A (en) * 2019-09-03 2021-03-11 東芝ホクト電子株式会社 Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10270499A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
US7638876B2 (en) Bumpless semiconductor device
US5903056A (en) Conductive polymer film bonding technique
JP4056424B2 (en) Manufacturing method of semiconductor device
JP4729963B2 (en) PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM
JP3494940B2 (en) Tape carrier type semiconductor device, manufacturing method thereof, and liquid crystal module using the same
JP3871634B2 (en) COF semiconductor device manufacturing method
KR100701133B1 (en) Electric connecting method and apparatus
JP5125314B2 (en) Electronic equipment
JP4118974B2 (en) IC chip mounting substrate and method of manufacturing IC chip mounting substrate
JP3659133B2 (en) Manufacturing method of semiconductor device
JPH0432541B2 (en)
JP2007073817A (en) Semiconductor device manufacturing method
JP3026204B1 (en) Bare chip mounting method
JP3395926B2 (en) Electrode device
JPH0574846A (en) Electrically connecting method
JP2967560B2 (en) Connection structure of film carrier
JP2000174066A (en) Method of mounting semiconductor device
JPH08102464A (en) Bump electrode structure and its forming method, and connection structure using bump electrode and its connection method
JP2001237261A (en) Semiconductor, device and method for manufacturing the same
JPH0618909A (en) Flexible circuit board with electric conductive anisotropic film
JP2979151B2 (en) How to connect electronic components
JPS6297340A (en) Electrical connecting method for ic chip
KR0157008B1 (en) Mounting method of chip type device using anisotropic conductive film
JPH06232211A (en) Connecting structure of ic chip, and connecting method thereof
JPH0547769A (en) Electronic component and method of mounting the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060811

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071029

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term