JP4116978B2 - 超電導ラッチ・ドライバ回路 - Google Patents
超電導ラッチ・ドライバ回路 Download PDFInfo
- Publication number
- JP4116978B2 JP4116978B2 JP2004066101A JP2004066101A JP4116978B2 JP 4116978 B2 JP4116978 B2 JP 4116978B2 JP 2004066101 A JP2004066101 A JP 2004066101A JP 2004066101 A JP2004066101 A JP 2004066101A JP 4116978 B2 JP4116978 B2 JP 4116978B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- latch
- superconducting
- driver circuit
- josephson junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
ジェー・エックス・プリジビズ、他4名(J.X.Przybysz, et. al.)著、 「インターフェイス・サーキッツ・フォー・インプット・アンド・アウトプット・オブ・ギガビット・パー・セカンド・データ(Interface Circuits for Input and Output of Gigabit per Second Data)」、 インターナショナル・スーパーコンダクティブ・エレクトロニクス・コンファレンス(International Superconductive Electronics Conference (ISEC’95))、8-3, p. 304−306 ケー・ケー・リクハレブ、ブイ・ケー・セメノブ(K. K. Likharev and V. K. Semenov)著、「RSFQロジック/メモリ・ファミリー:ア・ニュー・ジョセフソン・ジャンクション・テクノロジー・フォー・サブ−テラヘルツ−クロック−フリークエンシー・デジタル・システムズ(RSFQ logic/Memory Family: A New Josephson-Junction Technology for Sub-Teraherts-Clock-Frequency Digital Systems)」、アイトリプルイー・トランザクション・オン・アプライド・スーパーコンダクティビティー(IEEE Trans. on Applied Superconductivity)、第1巻、第1号、1991年3月、p.3−28
(付記1)ジョセフソン接合を含み単一磁束量子に応答してヒステリシス特性に基づいてラッチ動作をするラッチ回路と、
該ラッチ回路の出力に接続される負荷インダクタと負荷抵抗とからなる負荷回路と、
該ラッチ回路の出力と該負荷回路との間に設けられ該ラッチ回路がラッチしてから所定時間後に該ラッチ回路をリセットするリセット回路
を含み、該ジョセフソン接合を直流電流で駆動することを特徴とする超電導ラッチ・ドライバ回路。
(付記2)該リセット回路は、該ラッチ回路の出力とグラウンド電位との間を接続する抵抗RとインダクタンスLを直列に接続した回路であり、該負荷インダクタのインダクタンスをLload、該負荷抵抗の抵抗値をRload、該ジョセフソン接合のギャップ電圧をVg、該ジョセフソン接合の臨界電流をIcとしたときに、
(付記3)該ラッチ回路は、ヒステリシス特性を有さないジョセフソン接合とコンデンサとを並列に接続した回路であることを特徴とする付記1記載の超電導ラッチ・ドライバ回路。
(付記4)該ラッチ回路は、該ジョセフソン接合を多段接続した回路を2つ並列に接続することで構成されることを特徴とする付記1記載の超電導ラッチ・ドライバ回路。
(付記5)SQUID(超電導量子干渉素子)を更に含み、該負荷インダクタもしくは該インダクタLにより該SQUIDを駆動することを特徴とする付記1記載の超電導ラッチ・ドライバ回路。
(付記6)付記1乃至4の何れか1つに記載の直流電流駆動型超電導ラッチ・ドライバ回路を備えることを特徴とする超電導論理回路。
(付記7)該ラッチ回路は単一磁束量子論理回路の出力である単一磁束量子を受け取ることを特徴とする付記1乃至4の何れか1つに記載の超電導ラッチ・ドライバ回路。
(付記8)常温の半導体回路と接続される超電導インターフェイス回路として機能することを特徴とする付記1乃至4の何れか1つに記載の超電導ラッチ・ドライバ回路。
(付記9)該ラッチ回路は単一磁束量子論理回路の出力である単一磁束量子を抵抗及び/又はジョセフソン接合を介して受け取ることを特徴とする付記1乃至4の何れか1つに記載の超電導ラッチ・ドライバ回路。
(付記10)該ラッチ回路は単一磁束量子論理回路の出力である単一磁束量子を受け取り、該ラッチ回路と該論理回路との間のノードとグラウンド電位との間を接続する抵抗及びインダクタの直列接続を更に含むことを特徴とする付記1乃至4の何れか1つに記載の超電導ラッチ・ドライバ回路。
(付記11)付記5記載の超電導ラッチ・ドライバ回路を備えることを特徴とする超電導ダブル・ループ・シグマ・デルタ変調器のフィードバック・ドライバ回路。
(付記12)付記1乃至5の何れか1つに記載の超電導ラッチ・ドライバ回路を有する論理回路を複数個直列に接続したことを特徴とするマルチ・チップ型論理回路。
11 抵抗
12 リセット回路
21 抵抗
22 ジョセフソン接合
23 抵抗
R 抵抗
L インダクタ
Lload 負荷インダクタ
Rload 負荷抵抗
Claims (5)
- ジョセフソン接合を含み単一磁束量子に応答してヒステリシス特性に基づいてラッチ動作をするラッチ回路と、
該ラッチ回路の出力に接続される負荷インダクタと負荷抵抗とからなる負荷回路と、
該ラッチ回路の出力と該負荷回路との間に設けられ該ラッチ回路がラッチしてから所定時間後に該ラッチ回路をリセットするリセット回路
を含み、該ジョセフソン接合を直流電流で駆動することを特徴とする超電導ラッチ・ドライバ回路。 - 該ラッチ回路は、ヒステリシス特性を有さないジョセフソン接合とコンデンサとを並列に接続した回路であることを特徴とする請求項1記載の超電導ラッチ・ドライバ回路。
- 該ラッチ回路は、該ジョセフソン接合を多段接続した回路を2つ並列に接続することで構成されることを特徴とする請求項1記載の超電導ラッチ・ドライバ回路。
- SQUID(超電導量子干渉素子)を更に含み、該負荷インダクタもしくは該インダクタLにより該SQUIDを駆動することを特徴とする請求項1記載の超電導ラッチ・ドライバ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066101A JP4116978B2 (ja) | 2004-03-09 | 2004-03-09 | 超電導ラッチ・ドライバ回路 |
US10/927,147 US7129870B2 (en) | 2003-08-29 | 2004-08-27 | Superconducting latch driver circuit generating sufficient output voltage and pulse-width |
US11/524,205 US7268713B2 (en) | 2003-08-29 | 2006-09-21 | Superconducting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066101A JP4116978B2 (ja) | 2004-03-09 | 2004-03-09 | 超電導ラッチ・ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260364A JP2005260364A (ja) | 2005-09-22 |
JP4116978B2 true JP4116978B2 (ja) | 2008-07-09 |
Family
ID=35085703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066101A Expired - Fee Related JP4116978B2 (ja) | 2003-08-29 | 2004-03-09 | 超電導ラッチ・ドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4116978B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5203736B2 (ja) * | 2008-02-07 | 2013-06-05 | 富士通株式会社 | 超電導出力回路 |
US10236869B2 (en) * | 2016-11-18 | 2019-03-19 | Northrop Grumman Systems Corporation | Superconducting transmission driver system |
US10122352B1 (en) * | 2018-05-07 | 2018-11-06 | Northrop Grumman Systems Corporation | Current driver system |
FI129128B (en) | 2020-02-04 | 2021-07-30 | Teknologian Tutkimuskeskus Vtt Oy | Self-resetting single-lease microwave photodetector |
-
2004
- 2004-03-09 JP JP2004066101A patent/JP4116978B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005260364A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268713B2 (en) | Superconducting circuit | |
US6188236B1 (en) | Arrangement and method relating to digital information in superconducting circuits | |
JP2700649B2 (ja) | 超伝導アナログ・デジタル変換器 | |
US6917216B2 (en) | Superconductor output amplifier | |
JP2838596B2 (ja) | 超伝導トグルフリップフロップ回路およびカウンタ回路 | |
JP2002344307A (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
Gheewala | Josephson-logic devices and circuits | |
JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
JPH05175819A (ja) | ジョセフソン接合を用いた回路とシステム | |
JP7248811B2 (ja) | ジョセフソンアナログ・デジタル変換器システム | |
JP6684400B2 (ja) | 超伝導単一光子検出器 | |
JP4116978B2 (ja) | 超電導ラッチ・ドライバ回路 | |
JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
Lin et al. | Timing circuits for RSFQ digital systems | |
JP7342175B2 (ja) | 磁束スイッチシステム | |
Radparvar | A niobium nitride-based analog to digital converter using rapid single flux quantum logic operating at 9.5 K | |
JP4524126B2 (ja) | 超電導sfq回路 | |
Radparvar et al. | High sensitivity digital SQUID magnetometers | |
JP5203736B2 (ja) | 超電導出力回路 | |
US20220311401A1 (en) | Superconducting output amplifiers with interstage filters | |
Yuh et al. | An experimental digital SQUID with large dynamic range and low noise | |
US11668769B2 (en) | Superconducting output amplifier having return to zero to non-return to zero converters | |
WO2006043300A2 (en) | Superconductng magnetometer device, and related method of measuring | |
Satchell et al. | Arrays of high temperature superconductor Josephson junctions | |
JP4113077B2 (ja) | 超電導回路および超電導sfq論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080418 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |