JP4106084B2 - データ記憶媒体の真偽の試験方法 - Google Patents
データ記憶媒体の真偽の試験方法 Download PDFInfo
- Publication number
- JP4106084B2 JP4106084B2 JP50034696A JP50034696A JP4106084B2 JP 4106084 B2 JP4106084 B2 JP 4106084B2 JP 50034696 A JP50034696 A JP 50034696A JP 50034696 A JP50034696 A JP 50034696A JP 4106084 B2 JP4106084 B2 JP 4106084B2
- Authority
- JP
- Japan
- Prior art keywords
- storage medium
- data storage
- external device
- data
- authenticity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
- G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Finance (AREA)
- Storage Device Security (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Tests Of Electronic Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Mobile Radio Communication Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
この発明は、請求項１のプリアンブルの記載に従って、データ記憶媒体（datacarrier）の真偽（本物であるかどうか：authenticity）を試験する方法に関する。また、この発明は、この方法を実施するためのデータ記憶媒体組立体に関する。
真偽を試験するための方法は、例えば、EP-A1 0 321 728号から公知である。この公知の方法においては、データ記憶媒体は、外部装置により伝送された制御信号によって、通常モードから、真偽の試験が行われるチェックモードへと切り替えられる。この目的のために、データ記憶媒体は、付加的なスイッチング論理手段（切替論理要素：switching logic）を有しており、これにより外部信号に従ってこの切替が行われる。次に、チェックモードにおいて、外部からデータ記憶媒体にチェックデータが送られ、これが例えば、アナログコンピュータの形態の付加的な電子回路によって処理される。アナログコンピュータがこのチェックデータを処理するのに要する時間が、データ記憶媒体の真偽の特徴と構成する。この公知の方法において、データ記憶媒体のチェックモードで行われるこの真偽の試験は、通常モードから切り離されており、これにより、標準化されたプロトコルに概して従う通常モードが、真偽の試験によって妨害されないようにされている。しかしながら、このことは、付加的なスイッチング論理手段による通常モードからチェックモードへの切替を、それぞれの真偽の試験の前に行う必要があることを意味している。
この発明の課題は、真偽の試験が既存の標準化されたプロトコルと互換性があり、それ程複雑ではない回路を用いてこれを実行することのできる、データ記憶媒体の真偽の試験方法を提供することにある。
この課題は、請求項１に記載した特徴によって解決される。
この発明の基本的な概念は、データラインが外部装置とのデータの交換のために未だ確定されていない状態である、データ記憶媒体のパワーアップシーケンス（power-up sequence）の間に真偽の試験のために使用されるデータの最初の伝送または受取が行われるというものである。例えば、データラインは、ＩＳＯ／ＩＥＣ７８１６−３標準に従うパワーアップシーケンスの間の定義された時間領域（time domain）の間には、未定義の状態をとることができる。この標準によって定義される前記時間領域内でデータの最初の伝送または受取が完了することから、チップカードとの通信のために標準化されたデータ交換が妨害されることはない。したがって、試験手順は、標準に適合する既存のプロトコルを用いて、本発明に従って実行することができる。
データ記憶媒体は、データラインがプロトコルによって定義された状態を有する必要のない前記時間領域内に、真偽の試験に必要なデータを外部装置へと伝送するか、または外部装置から受け取る付加的な特別回路を有している。
第１の実施の形態では、例えば、ハードウェアにより実現されるデータ記憶媒体の識別情報（identification）を、前記時間領域内へ外部装置へと伝送することができる。外部装置、例えばカード読取装置は、この時間領域内にカードによって伝送されたデータの受取を可能とする特別回路を同様に有している。このため、このカード読取装置は、真偽の試験を行うことができる。しかしながら、たとえこの装置がこのような特別回路を有しておらず、このために前記時間内にカードによって伝送されたデータを受け取る構成ではないものであっても、通信プロトコルが、データの伝送によって妨害されることはない。したがって、カードが、この時間内に従来の装置と通信を行う場合は、プロトコルの実行にエラーが生ずることはない。
１つの展開によれば、データ記憶媒体の集積回路上に配置された特別回路は、前記時間領域内に乱数を生成することもできる。この乱数は、データ記憶媒体の特別なスイッチング論理手段によって、データ記憶媒体の識別情報と論理的に組み合わせられ、この組合せ結果が、前記時間領域内｛ただし、最も遅い場合でも、リセット信号に対する応答（answer-to-reset signal、ＡＴＲ）に含まれるものとする。｝にデータ記憶媒体から外部装置へと伝送される。乱数を使用することにより、再生による攻撃（replay attack）、すなわち先に伝送されたデータの再生を不可能とし得る。
他の態様では、外部装置、例えば、カード読取装置が、乱数を生成するように機能する付加的な回路を有することもできる。この場合、乱数は、高転送率化のために前記時間領域内にクロック信号と同期してデータ記憶媒体へと伝送されるようにするのが好ましい。データ記憶媒体の付加的な特別回路は、前記時間領域（この間、接点部材は、特定された状態を有する必要はない。）内に、伝送された乱数を受け取り、受け取った乱数の少なくとも一部を、この時間内に外部装置へと伝送して戻すように構成されている。このことの延長として、データ記憶媒体の特別なスイッチング論理手段は、受け取った乱数とデータ記憶媒体の識別情報とを論理的に組み合わせ、前記時間領域内に、または遅くともＡＴＲ信号により、組合せ結果を外部装置へと伝送して戻し、乱数を受け取ったことを伝えるようにすることもできる。外部装置は次に、データ記憶媒体から受け取った組合せ結果を使用して、データ記憶媒体が、前記時間領域内に伝送された乱数を受け取り、これをデータ記憶媒体の識別情報と正確に組み合わせ、これを所定時間内に外部装置へと伝送することを検出可能であるか否かをチェックすることができる。ＡＴＲ信号における組合せ結果の存在は、データ記憶媒体についての類識別情報（class identification）を構成し、これは外部装置によってそのまま評価されることができる。これに対して、組合せ結果の内容は、データ記憶媒体に特有の識別情報を構成する。
図面を参照するこの発明の説明により、他の利点および有益な展開が認められよう。図面は次の通りである。
図１は、真偽の試験のためのデータ記憶媒体組立体を示す。
図２は、データ記憶媒体のパワーアップシーケンスにおける標準化された信号パターンを示す。
図３ａ乃至図３ｃは、データ記憶媒体がデータを伝送する、この発明の試験手順の態様を示す。
図４および５は、外部装置によってデータが伝送され、データ記憶媒体によって受け取られる、この発明の方法の態様をそれぞれ示す。
図６は、データ記憶媒体の真偽を試験するための、外部装置とデータ記憶媒体とにより構成されるデータ記憶媒体組立体を示す。
図７は、外部装置の一部であって、真偽の試験を行うために使用される安全モジュールを示す。
図７ａは、データ記憶媒体の真偽を試験するための、外部装置とデータ記憶媒体とにより構成されるデータ記憶媒体組立体を示す。
図８ａは、安全モジュールを内蔵したデータ記憶媒体を示す。
図８ｂは、図８ａのデータ記憶媒体の電子モジュールの断面を示す。
図９は、データ記憶媒体の基本的な配線図を示す。
図１０は、特別回路の態様を示す。
図１１は、データ記憶媒体の特別回路の他の態様を示す。
図１２は、特別回路の一部を示す。
図１３および図１４は、データ記憶媒体の真偽の特徴を試験するためのフローチャートを示す。
図１は、外部装置５、例えばカード読取装置に対して、データライン４を介して通信を行うチップカード１の形態のデータ記憶媒体の真偽を試験するためのデータ記憶媒体組立体を示す。チップカードは、有接点型チップカード、または接点を用いることなく外部装置と通信を行う無接点型チップカードとすることができる。
図２は、例えば、国際規格であるＩＳＯ／ＩＥＣ７８１６−３により標準化されたような、データ記憶媒体のリセットの際の信号パターンを示す。特に、接地電位ＧＮＤ、供給電圧ＶＣＣ、データ記憶媒体をリセットするために外部から送られるリセット信号ＲＳＴ、クロック信号ＣＬＫ、およびデータラインＩ／Ｏを認めることができる。供給電圧が印加され、その電圧が安定化した時点Ｔ0でクロック信号が印加されると、データラインＩ／Ｏは、時点Ｔ1に外部装置によって与えられるリセット信号ＲＳＴに対して受取モードとなる。前記規格によれば、時点Ｔ0からデータラインＩ／Ｏは、時間領域ｔ2の間は特定されていない状態（未定義の状態）をとることができる。この規格によれば、時間領域ｔ2は、クロックレートｆ1による分割が、２００クロックサイクル以下でなければならない。この時間が経過したときには、データラインＩ／Ｏは、特定された状態（定義された状態）でなければならず、したがって、リセット信号ＲＳＴの前では、データを伝送または受け取るためにデータラインを使用することはできない。時点Ｔ1でリセット信号ＲＳＴを受け取ると、データ記憶媒体は、時間期間ｔ1の後に、リセット信号に対する応答ＡＴＲを用いて応答する。
図３ａは、最初の伝送過程、例えば、時間領域ｔ2内でのデータ記憶媒体による外部装置への、データ記憶媒体の識別情報ＫＮの伝送を示す。クロック信号ＣＬＫが印加されると直ちに、データ記憶媒体は、好ましくはクロック信号と同期して、識別情報、例えばシリアルナンバーを外部装置へと直接自動的に伝送する。同期伝送により、同期していない伝送の場合より速い伝送速度が可能となる。勿論、シリアルナンバーは、時間領域ｔ2内にクロック信号に同期しないで伝送することもできる。いずれにしろ、データ記憶媒体は、通常の論理要素およびメモリユニットのみならず、上述の時間期間内の高速伝送を可能とする特別回路も有している。次に、標準的なコマンドにより、外部装置は、データ記憶媒体内のメモリに保存されたシリアルナンバーを読み出し、これとデータ記憶媒体から受け取ったシリアルナンバーとを比較することができる。特別回路によってデータ記憶媒体により伝送されたシリアルナンバーが、データ記憶媒体のメモリから読み出されたものと合致した場合は、データ記憶媒体は、時間領域ｔ2内に、極めて高速に、真偽の試験のために必要なデータを検出可能なように伝送することができる。この特性が、従来のデータ記憶媒体、すなわち、この特別回路を有さないデータ記憶媒体によっては充足され得ない真偽の特徴である。
図３ｂに示す方法のステップは、図３ａによる方法の延長である。識別情報ＫＮは、例えば排他的論理和（exclusive-OR）によって、データ記憶媒体が生成した乱数ＲＮＤと組み合わせられ、生成した乱数ＲＮＤとの組合せ結果は、外部装置へと伝送される。乱数は、時間領域ｔ2内に生成される。乱数ＲＮＤとの組合せ結果は、好ましくは時間期間ｔ2内に同様に伝送される。ただし、図３ｃに示すように、組合せ結果および乱数を、データ記憶媒体のリセット信号に対する応答により、例えばＡＴＲ信号の履歴キャラクタにより伝送することもできる。次に、外部装置は、通常のプロトコルの実行に従って、後期の真偽認識ステップとなり、再度同じ論理演算によって、受け取った乱数とデータ記憶媒体内のメモリから読み出された識別情報ＫＮとを組み合わせ、この組合せ結果と、ＡＴＲ信号により伝送されたデータ記憶媒体からの組合せ結果とを比較することができる。乱数を使用することにより、再生による攻撃、すなわち先に記録されたデータの再生による攻撃が不可能となる。
図４は、この発明の方法の他の態様を示す。最初の方法ステップにおいて、外部装置は、時間期間ｔ2内に、データ記憶媒体に対して、例えば８バイトを含むことができる乱数ＲＮＤを伝送する。好ましくは、伝送は、クロック信号と同期して行うが、同期しないで行うこともできる。時間期間ｔ2内に、データ記憶媒体は、受け取った乱数の少なくとも最終バイトＲ8’を、外部装置へと伝送して戻す。次に外部装置は、これにより生成した乱数の最終バイトＲ8と、データ記憶媒体から受け取ったバイトＲ8’とを比較する。これらが合致した場合は、データ記憶媒体は、伝送された乱数を正確に受け取り、少なくともその一部を伝送して戻すことができたということになる。データ記憶媒体がデータを極めて高速に受け取ることができるということが、真偽の特徴である。勿論、データ記憶媒体は、乱数の最終バイトではなく、期間ｔ2内に受け取った乱数全体を、外部装置へと伝送して戻すことができる。これは例えば、ＡＴＲ信号によっても行うことができる。
さらに、時間期間ｔ2内に外部装置から受け取った乱数ＲＮＤは、論理演算によって、データ記憶媒体の特別なスイッチング論理手段によりデータ記憶媒体の識別情報ＫＮと組み合わせることができる。論理演算としては、例えば、乱数についての除数多項式（divisor polynomial）として識別情報を用いる多項式モジュロ除算（polynomial modulo division）を使用することができる。この論理演算は、当業者に慣用されたものであり、したがってここではこれ以上詳細に説明しない。このようにしてデータ記憶媒体の乱数と組み合わせられた識別情報ＫＮは、次に時間期間ｔ2内に、またはデータ記憶媒体のＡＴＲ信号により、外部装置へと伝送することができる。ここでは両者の変形形態が考えられる。次に、外部装置は、同様に論理演算の逆の操作を実行することにより、乱数と識別情報との組合せ結果から、データ記憶媒体が受け取った乱数を取得し、これと外部装置が生成した乱数とを比較する。これらが合致した場合は、これはデータ記憶媒体、特にデータ記憶媒体の特別回路が、乱数を極めて高速に受け取って組み合わせ、組合せ結果をｔ2以内に、または遅くともデータ記憶媒体のＡＴＲ信号により、例えば履歴キャラクタによって、外部装置へと検出可能なように伝送できることを示す。
図５はさらに他の態様を示す。この場合、外部装置によって伝送された例えば数バイトを含むことができる乱数ＲＮＤは、時間期間ｔ2内にデータ記憶媒体によって受け取られ、これにより乱数の長さに応じて、乱数全体、または伝送された乱数の少なくとも最終バイトが、排他的論理和によってデータ記憶媒体の識別情報ＫＮと組み合わせられ、この組合せ結果が、データ記憶媒体の識別情報と併せて、時間ｔ2内に、またはＡＴＲ信号により外部装置へと伝送される。次に外部装置は、再度受け取った識別情報ＫＮおよび生成した乱数ＲＮＤから出発して同じ論理演算を行い、外部装置によって得られた組合せ結果と、データ記憶媒体から受け取った組合せ結果とを比較する。
図３〜５に関する記載は、データ記憶媒体の真偽の特徴を試験するためには、外部装置が、外部装置とデータ記憶媒体との間の通常の通信を超える動作を行わなければならないことを示す。外部装置は、データ記憶媒体に対して、前記したようにそこで識別情報と論理的に組み合わせられる乱数を伝送する。論理的組合せの結果は、外部装置内でチェックされる。
データ記憶媒体の真偽の特徴を試験するために必要な動作を行うことができるように、最初から正しい外部装置のマイクロプロセッサユニットを設計することができる。既に稼動中の外部装置においては、マイクロプロセッサユニットはこのようには形成されていない。それにも拘わらず、データ記憶媒体の真偽の特徴を試験するためにこれらを使用する場合は、そのマイクロプロセッサユニットに加えて、試験を行うための安全モジュールを続けて備える外部装置を設けることが特に有利である。既に稼動中の外部装置の多くは、少なくとも１つの付加的なモジュールのための少なくとも１つの付加的な引出口を備えているため、外部装置を特別に適合させる必要はない。このような引出口は、外部からは容易にアクセスすることはできないため、真偽の特徴を試験するために必要な機能を別の安全モジュールにより内臓する点についても、安全上の問題はない。
特に有利な態様では、安全モジュールは、データ記憶媒体と同様にチップカードとして形成することができる。これは好ましくは、大半の外部装置における空間的な制限のために、差込式（plug-in）のもの、すなわち、標準的なチップカードより小さい寸法を有するチップカードとして形成する。
図６は、外部装置５と通信を行うチップカード１の形態で、データ記憶媒体の真偽を試験するためのデータ記憶媒体組立体を概略的に示す。以下の説明を理解するために必要な構成部品の接続ラインのみを示す。外部装置５は、特に、マイクロプロセッサユニット９および安全モジュール１１を有する。データ記憶媒体１と外部装置５との間の通信のためには、最初にマイクロプロセッサユニット９のスイッチを入れ、次にデータ記憶媒体が外部装置５内に配置されていることを認識するものとする。次にマイクロプロセッサユニット９により安全モジュール１１のスイッチを入れ、データ記憶媒体１の真偽の特徴の試験を行うよう要求する。これは例えば、制御ラインＳＴ１およびＳＴ２を介して行うことができ、これらに対して、例えば制御ラインＳＴ１および制御ラインＳＴ２に対する論理１（logical １）のような、要求に対応する特定された信号が印加される。次に、マイクロプロセッサユニット９による要求の後に、安全モジュール１１において乱数を生成させ、最初は安全モジュール１１に保存する。この要求は、例えば同様に制御ラインＳＴ１およびＳＴ２を介して発することができ、これらに対しては、例えば制御ラインＳＴ１に対する論理０（logical ０）および制御ラインＳＴ２に対する論理１のような、特定された信号が同様に印加される。
乱数が安全モジュール１１に保存された後に、図２に関連して前記説明したように、マイクロプロセッサユニット９によりデータ記憶媒体１のスイッチを入れる。データ記憶媒体１に対して供給電圧が印加され、電圧が安定化し、時点Ｔ0でデータ記憶媒体１にクロック信号が印加されると、データ記憶媒体１へのデータラインＩ／Ｏは、マイクロプロセッサユニット９によってデータ記憶媒体に送られるリセット信号ＲＳＴに対して受取モードとなる。図２に関連して前記したように、時点Ｔ0を含めて、データ記憶媒体１に至るデータラインＩ／Ｏは、時間領域ｔ2の間は特定されていない状態をとることができる。時間領域ｔ2を使用し、安全モジュール１１の助成により、データ記憶媒体１の真偽の特徴を試験する。
この目的のために、データ記憶媒体１のスイッチが入り、マイクロプロセッサユニット９により要求がなされた後に、安全モジュール１１は、Ｉ／Ｏを介して、前記保存された乱数をデータ記憶媒体１へと伝送する。乱数を伝送する要求は、同様に制御ラインＳＴ１およびＳＴ２を介して行うことができ、これらに対して、要求に対応する特定された信号（例えば、制御ラインＳＴ１に対する論理１および制御ラインＳＴ２に対する論理０）が印加される。
データ記憶媒体１において、伝送された乱数は、時間領域ｔ2内に識別情報ＫＮと論理的に組み合わせられ、組合せ結果は、識別情報ＫＮと共にデータ記憶媒体１によって外部装置５の安全モジュール１１へと伝送されて戻される。
安全モジュール１１において、伝送された識別情報ＫＮは、データ記憶媒体１の場合と全く同様に乱数と論理的に組み合わせられ、組合せ結果は、データ記憶媒体によって伝送された結果と比較される。合致する結果により、データ記憶媒体１が正当なものであることが証明される。応答するメッセージが、安全モジュール１１によってマイクロプロセッサユニット９へと伝送され、次にこれにより、外部装置５とデータ記憶媒体１との間の実際の通信が開始される。
図６に関連して説明した真偽の特徴の試験は、図４に関連して前記説明したものと実質的に同様であるが、安全モジュール１１は、本来異なる設計のあらゆる真偽の試験（例えば、図３および図５参照）を行うために使用することもできる。次に、安全モジュール１１を、データ記憶媒体１の特定の真偽の特徴に適合するようにする必要がある。
図７は、安全モジュール１１を如何に構成し得るかを例示する概略図である。図６と同様に、図７は、理解に必要な個々の構成部品の間の接続ラインのみを示す。この態様では、安全モジュール１１は、別の集積回路として形成された標準的なマイクロプロセッサユニット１３を有する。さらに、安全モジュール１１は、標準的なマイクロプロセッサユニット１３と接続された他の集積回路１５を有する。集積回路１５は、迅速かつ容易に駆動し、データ記憶媒体１（図示せず）の真偽の特徴を迅速に試験することができるように、できるだけ単純な構造を有している。
集積回路１５は、好ましくは制御ラインＳＴ１およびＳＴ２を介して、マイクロプロセッサユニット９によって迅速かつ容易に制御され得るハードワイヤドロジック（hard-wired logic）を有する（図６も比較参照）。例えば、以下の制御信号を特定することができる：
−制御ラインＳＴ１：論理０、制御ラインＳＴ２：論理０
方策（means）：真偽の特徴を試験すべきではない。
−制御ラインＳＴ１：論理１、制御ラインＳＴ２：論理１
方策：真偽の特徴を試験すべきである。
−制御ラインＳＴ１：論理０、制御ラインＳＴ２：論理１
方策：安全モジュール１１で生成した乱数を、集積回路１５のレジスタに最初に保存すべきである（図６も比較参照）。
−制御ラインＳＴ１：論理１、制御ラインＳＴ２：論理０
方策：前記レジスタの内容、すなわち乱数を、データ記憶媒体に伝送すべきである（図６も比較参照）。
よって、２つの制御ラインＳＴ１およびＳＴ２により、集積回路１５の完全な制御が可能となり、これにより安全モジュール１１の外部制御が可能となる。
以下に、集積回路１５と標準的なマイクロプロセッサユニット９との間の内部通信について説明する。マイクロプロセッサユニット９により、集積回路１５が、データ記憶媒体の真偽の特徴を試験するよう要求がなされた後に、集積回路１５は、ＩＳＯ（ＩＳＯ／ＩＥＣ７８１６−３）に適合するパワーアップシーケンスに従って、標準的なマイクロプロセッサユニット１３のスイッチを入れる。パワーアップシーケンスは当業者に公知であり、さらに図２に関連して前記簡単に説明したため、ここではさらに詳細に説明する必要はないものとする。
次に、標準的なマイクロプロセッサユニット１３が乱数を生成し、これは集積回路１５に伝送され、そこで前記したレジスタに保存される。保存された乱数は、マイクロプロセッサユニット９（前記参照）による要求の後に、データ記憶媒体１に伝送され、図６に関連して前記説明したように、そこで論理的に組み合わせられる。次にデータ記憶媒体１は、図６に関連して前記説明したのと同様にして、真偽の特徴を試験するのに必要な情報を安全モジュール１１へと伝送する。伝送された情報は、集積回路１５のテンポラリレジスタに保存される。次に標準的なマイクロプロセッサ１３は、集積回路１５からの保存された情報を要求し、引き出された乱数をチェックする（前記参照）。
安全モジュール１１が、記載した機能を実行する２つの集積回路を有することは、図７に関連して既に説明した。２つの集積回路を１つの集積回路に合体させるか、またはマイクロプロセッサユニット９からの所定のコマンドによって通常通りに駆動され、真偽の特徴を独立に試験するマイクロプロセッサユニットを備える集積回路を設けることも可能であることはもちろんである。しかしながら、このようなマイクロプロセッサのコマンドによる駆動は、概して制御ラインＳＴ１およびＳＴ２を介する集積回路１５の前記した制御よりも時間がかかる。
安全モジュール１１が、唯一の集積回路１５を有する態様を図７ａに示す。この集積回路は、真偽の特徴を試験するのに必要な機能を実行できるよう、１つのマイクロプロセッサユニットを有する。マイクロプロセッサユニット９、安全モジュール１１、外部装置５、およびデータ記憶媒体１の間の通信は、図６に関連して前記説明したのと実質的に同様に行われるため、以下では相違点のみを説明する。
集積回路１５は、Ｉ／Ｏ1を介してマイクロプロセッサユニット９によって駆動される。よって、真偽の特徴を試験するために必要なマイクロプロセッサのコマンドは、Ｉ／Ｏ1を介して伝送される。対応するコマンドは、図７に関連して前記説明したものと同様である。よって、この態様では、図６に示したような制御ラインＳＴ１およびＳＴ２を省略することができる。
安全モジュール１１の集積回路１５によってデータ記憶媒体１へと伝送されたデータは、同様に図６において伝送されたデータと対応する。このようなデータは、集積回路１５のインターフェースＩ／Ｏ2（これは、チップカードのための市販の集積回路には常に存在するものである）から、データ記憶媒体のインターフェースＩ／Ｏ1へと伝送することができる。この場合、マイクロプロセッサユニット９から集積回路１５へのコマンドの伝送経路と、集積回路１５からデータ記憶媒体１へのデータの伝送経路とは、互いに分離されている。図６にも示すように、集積回路１５のインターフェースＩ／Ｏ2から、データ記憶媒体１のインターフェースＩ／Ｏ1へとデータを伝送することも明らかに可能である。
図８ａは、大きく拡大した差込式カード１７を示す（スケールは正確ではない）。この場合、安全モジュール１１は、電子モジュール１９として内蔵されている。データ記憶媒体１の真偽の特徴が、カード１７の助成により、ここに試験できるようになるよう（図１参照）、ミニチップカード１７は、外部装置５の前記引出口の１つに差し込まれる。
図８ｂは、図８ａに示す線ＡＡに沿う、電子モジュールを介する同様に大きく拡大した断面図を示す（スケールは正確ではない）。この種の電子モジュールの構造は、当業界で公知であるため（例えば、EP 0 299 530 B1号参照）、ここではさらに詳細には説明しない。電子モジュール９は、共に接点表面２１に電気的に接続された標準的なマイクロプロセッサユニット１３と集積回路１５との両者を内蔵している。図８ｂに示すように、２つの集積回路は、好ましくは重ね合わせるものとするが、勿論並列して配置することもできる。対応する電圧および信号が印加された後は、両者の回路は、接点表面２１を介して、互いに、およびマイクロプロセッサユニット９と通信を行うことができる。構成部品の間の通信シーケンスは、前記した通りである。
外部装置５とデータ記憶媒体１との間の通信、および外部装置５内での内部通信をこれまでに説明した。次に、データ記憶媒体１自体について説明する。
図９に概略的に示すデータ記憶媒体１は、通常のマイクロコントローラ３に加えて、データを伝送すると共に受け取り、可能ならばデータと、ハードウェアにより実現されるデータ記憶媒体の識別情報、例えばシリアルナンバーとを組み合わせるための特別回路２を設けた点で、例えばマイクロプロセッサを備えた従来のデータ記憶媒体とは異なるものである。データ記憶媒体の識別情報は、例えば集積回路の製造過程において、集積回路の特別回路のためのハードウェアの特徴としてヒューズを焼成（firing）することによって実現することができる。このような識別情報をハードウェアによって実現することは、例えば、未だ公開されていない特許出願、PCT/EP 93/03668号に記載されている。この出願に記載された態様に加えて、識別情報は、ヒューズが特定された論理状態に不可逆的に設定されるよう、例えば、ウエハ製造の際にレーザーカッターを用いてヒューズを設定することによって設けることもできる。
ハードウェアとして識別情報を実現する他の可能性は、集積回路のシリコンの所定の領域を非晶質シリコン領域として形成し、このような領域をヒューズとして使用するものである。非晶質領域は非導電性であるが、このような領域を介して十分に高い電流を送ることにより、結晶性の導電性シリコン領域へと変換することができる。よって、焼成されていないヒューズは非導電性となり、焼成されたヒューズは導電性となる。識別情報のためのヒューズを非晶質シリコンの領域として形成する特別な利点は、非晶質シリコンは、結晶シリコンと光学的には区別できないということにある。よって、データ記憶媒体の識別情報は、光学的な方法を使用して探ることはできない。
この構成では、データ記憶媒体のマイクロコントローラ３は、特別回路２に直接アクセスすることもできる。例えば、マイクロコントローラ３は、特別回路２によって計算された結果を、ＡＴＲ信号の一部として、例えば履歴キャラクタによって外部装置へと伝送すべき場合に、特別なスイッチング論理手段２によって計算された組合せ結果を読み出すことができる。ただし、特別回路２は、マイクロコントローラ３の助成を受けることなく、時間領域ｔ2内に直接データラインＩ／Ｏを介して組合せ結果を外部装置へと伝送することもできる。特別回路２は、ＧＮＤ、ＶＣＣ、リセット、クロック、およびＩ／Ｏデータラインに直接接続されているからである。このデータ記憶媒体のハードウェア構成により、高速のデータ伝送または受取が可能となり、さらに可能性として前記時間期間ｔ2内に実行されるデータとデータ記憶媒体の識別情報との組み合わせが可能となる。Ｉ／Ｏラインの代わりに、特別回路２は、図示しない２つのＲＦＵ（reserved for future use）ライン（将来の使用のために確保されている）の１つと接続することもできる。データ記憶媒体のための真偽の特徴としてこの特別回路を設置することにより、真偽の試験方法が、従来のデータ記憶媒体（例えばマイクロプロセッサを備える）、マイクロプロセッサ、または外部論理回路によって模倣または模擬されるのが防止される。
図１０は、例えば、除数多項式としてデータ記憶媒体の識別情報を用いる、乱数の多項式モジュロ除算の実行を可能とする、データ記憶媒体の特別回路２の主要部分を示す。特別回路２は、例えば、３２箇のＸＯＲ、３２箇のＡＮＤ、ＮＥＧゲート、およびシフトレジスタＡを備える。さらに、データ記憶媒体の集積回路は、ウエハの製造の際に、例えばレーザーカッターを用いることによって、特定された論理状態に設定されたヒューズ（図示せず）を担持する。これらのヒューズは、例えば、ハードウェアの特徴として識別情報を実現するのに使用することができ、さらにレジスタＢは、設定されたヒューズの論理状態の組み合わせを含む。外部装置によって伝送された乱数ＲＮＤは、シフトレジスタＡおよび論理ゲートにロードされ、これらを使用し、データ記憶媒体の識別情報、例えばシリアルナンバーによって決定されるレジスタＢを用いて、レジスタＡにおける乱数のビット位置の多項式モジュロ除算を実現する。
図１１は、データ記憶媒体の付加的な特別回路２の他の態様を示す。この態様では、外部装置によって伝送された乱数ＲＮＤは、第１のシフトレジスタＳＲ１に伝送され、データ記憶媒体の識別情報ＫＮは、レジスタＢに含まれている。データ記憶媒体の識別情報は、例えば２つの部分により構成し、第２の部分は、第１の部分のビットシーケンスの否定とすることができる。次に、クロックと同期して、乱数ＲＮＤを、排他的論理和によって識別情報、例えばシリアルナンバーと組み合わせる。組み合わせが完了すると（これは、適切なカウンタを用いて確認される）、組合せ結果並びに識別情報を、クロックと同期して第２のシフトレジスタに送り、外部装置へと伝送して戻す。これは好ましくは、時間領域ｔ2内に行う。
前記した説明は、データ記憶媒体１の特別回路２に含まれる識別情報が、データ記憶媒体の真偽の試験に必須であることを示す。これがデータ記憶媒体に特有の識別情報であるとすると、例えば、識別情報を変更することにより、他の特有性を模倣することができる。この理由のために、データ記憶媒体１の識別情報を容易に偽造できないことは特に重要である。
例えば、ヒューズを焼成することによって、データ記憶媒体の識別情報をハードウェアによる識別情報として実現する場合は（図９の説明も併せて参照）、特別回路２（図９参照）の一部である、図１２に示す回路を使用することにより、識別情報を偽造から保護することができる。図１２は、ヒューズ１および２のように焼成されているか、またはヒューズ３２のように焼成されていない３２箇のヒューズを示す。焼成されたヒューズは、論理１とされ、焼成されていないヒューズは、論理０とされる。ヒューズ１〜３２は、データ記憶媒体の識別情報を表している。それぞれの個々のヒューズ１〜３２は、随伴するヒューズに対して相補的な状態にある、これに随伴する相補的ヒューズを有している（すなわち、焼成されたヒューズの相補的ヒューズは焼成されておらず、その逆の場合は逆になる）。よって、ヒューズ１に随伴する相補的ヒューズ１は、焼成されていない。図示するヒューズ１が焼成されているためである。同じことが、ヒューズ２に随伴する相補的ヒューズ２にも当てはまる。これに対して、図１２に示す例によれば、相補的ヒューズ３２は焼成されている。図示するヒューズ３２が焼成されていないためである。
一方、図１２に示す排他的論理和ゲート２３は、あるヒューズに随伴する相補的ヒューズが、実際に相補的な状態にあるか否かをチェックするものである。ゲート入力２７および２９が、相補的な様式に設定されている場合にのみ、ゲート２３は、その出力２５において論理１を示す。入力２７および２９は、あるヒューズおよび随伴する相補的ヒューズの論理状態に対応する。
最終的に、ＡＮＤゲート３１が、ＡＮＤゲート３１への入力として経路を定められている排他的論理和ゲート２３の全ての出力について、論理１が取得可能か否かをチェックする。この場合は、ＡＮＤゲート３１の出力は、論理１を示す（さもなければ論理０である）。よって、ＡＮＤゲート３１が論理１を正に示すときに、それぞれのヒューズに随伴する相補的ヒューズが、その適切な状態にあることが保証される。データ記憶媒体の特別回路２は、本物の場合にのみ、すなわち論理１が、ＡＮＤゲート３１の出力において取得可能な場合にのみ、データ記憶媒体の真偽を試験するために、識別情報を使用することができるよう設計されている。
データ記憶媒体１の識別情報が、詐取することを意図して偽造される場合は、識別情報を特定するヒューズ１〜３２の状態は、少なくとも部分的には他の状態となる筈である。図１２に示す回路において、識別情報を偽造するために、例えば、ヒューズ３２を焼成することができたとする。こうすると、これは論理１の状態を示すものとなろう。しかしながら、この場合は、相補的ヒューズ３２の焼成は、取り消さなければならないであろう。こうすると、これは論理０の状態を示すものとなり、ヒューズ３２および相補的ヒューズ３２に随伴する排他的論理和ゲート２３は、出力２５において同様に論理１を示す。相補的ヒューズ３２の焼成を取り消すことができなければ、排他的論理和ゲート２３は、出力２５において論理０を示し、ＡＮＤゲート３１もその出力においてそのように動作する。よって、識別情報が操作されたことが示される。
通常の試みでは焼成を取り消すことができないようヒューズを形成することが可能であるため、特別回路２の識別情報、すなわち、データ記憶媒体１の識別情報が、詐取を意図して行われる偽造から良好に保護される。
前記した説明は、主として外部装置５による、データ記憶媒体１の真偽の特徴の試験に関するものである。真偽の特徴は、データ記憶媒体の集積回路上の別のハードワイヤド回路として形成される。外部装置５によって、真偽の特徴を肯定的にチェックできる場合は、これによりデータ記憶媒体１が、システム内（intrasystem）の正しいデータ記憶媒体であることが証明される。データ記憶媒体の殆どの用途について、データ記憶媒体の集積回路に含まれる所定のデータが偽造されたものであるか否かを確認することがさらに重要である。データ記憶媒体１の集積回路に含まれるこのようなデータのチェックは、図１３の例示によって説明されるように、特別回路２に含まれる真偽の特徴を用いて、特に有利な様式で行うこともできる。
図１３の左欄は、外部装置５に関するものであり、後記する演算を実行するために外部装置５に保存された変数を含むフィールド３３を示す。これは特に、マスターキーＫMである。さらに、図１３の左欄は、外部装置で実行される全ての演算を含む。
図１３の中央欄は、データ記憶媒体１の特別回路２に関するものであり（図６も参照）、フィールド３５は、後記説明する演算を実行するために特別回路２に保存された変数を含む。これらは特に、データＢおよびＣであり、情報Ｂは、例えばグループ番号であり、情報Ｃは、例えばカード番号、またはデータ記憶媒体の他の識別情報である。さらに、図１３の中央欄は、特別回路２によって実行される演算を含む。
図１３の右欄は、データ記憶媒体１のマイクロコントローラ３に関するものであり（図６も参照）、フィールド３７に、後記説明するようなマイクロコントローラ３での演算を実行するために、マイクロコントローラ３に保存された変数を含む。これは特に、データ記憶媒体に随伴するキーＫICCであり、これはマスターキーＫM並びにデータＢおよびＣの関数である。キーＫICCは、データ記憶媒体１の製造の際に、予めマイクロコントローラ３に保存することができる。
外部装置５とデータ記憶媒体１との間の通信に際し、データ記憶媒体１の真偽の特徴が、前記幾度か説明したように最初にチェックされる。この目的のために、外部装置５で生成された乱数Ｒ1が、外部装置５によって特別回路２へと最初に伝送される（ステップ１参照、ステップは、図１３の最も左側に示す）。特別回路において、乱数Ｒ1は、データＢおよびＣと論理的に組み合わせられ、結果Ａが形成される（ステップ２参照）。データＡ、ＢおよびＣは、ステップ３で特別回路２から外部装置５へと伝送される。次に、伝送されたデータＢおよびＣは、外部装置５において、そこに保存されていた乱数Ｒ1と組み合わせられ、結果Ａ’が形成される（ステップ４参照）。ステップ５において、情報Ａ’は、特別回路２によって伝送された情報Ａと比較される。この２つが合致する場合は、データ記憶媒体１が、正当なシステム内のデータ記憶媒体であることが保証される。真偽の特徴が、外部装置によって肯定的にチェックされたからである。
ステップ６において、特別回路２で計算された情報Ａは、データ記憶媒体１のマイクロコントローラ３に伝送される（図６も参照）。マイクロコントローラ３では、キーＫICCを使用して情報Ａに対して関数ｇが適用され、結果は、この特有の通信について有効なキーＫsとなる（ステップ７参照、生成した乱数Ｒ1は、情報Ａを介してキーＫsに入るため、キーＫsは、実際は通信の度に変動することになる）。
次に、外部装置５は、そこで生成した乱数Ｒ2を、データ記憶媒体１のマイクロコントローラ３へと伝送する（ステップ８参照）。マイクロコントローラ３では、キーＫsを使用して乱数Ｒ2に対して関数ｇが適用され、これにより結果ｘが生成される（ステップ９参照）。結果ｘは、マイクロコントローラ３によって外部装置５へと伝送される（ステップ１０参照）。
外部装置では、装置５に保存されていたマスターキーＫMの助成により、ステップ３で伝送されたデータＢおよびＣから、データ記憶媒体のキーＫICCが計算される（ステップ１１参照）。そこで、計算されたデータ記憶媒体のキーＫICCを使用し、同様にステップ３で外部装置へと伝送された情報Ａから、カレントキーＫsを計算することができる（ステップ１２参照）。最後に、キーＫsを使用して、生成した乱数Ｒ2から情報ｘ’を計算することができる（ステップ１３参照）。前記情報は、最終的にマイクロコントローラ３によって伝送された情報ｘとそこで比較される（ステップ１４参照）。
データｘ’とｘとが合致する場合は、外部装置５により、データ記憶媒体１の特別回路２が、データ記憶媒体１のマイクロコントローラ３と通信することができることが証明されたとみなされる。データ記憶媒体１のマイクロコントローラ３は、ステップ６において特別回路２によって正確な情報Ａがマイクロコントローラ３へと予め伝送されている場合にのみ、情報ｘを正確に計算することができるからである。よって、データ記憶媒体のマイクロコントローラに接続されていない特別回路を有する、本物でないシステム外（extrasystem）のデータ記憶媒体を後になって設けることは不可能である。
さらに、外部装置５により、データ記憶媒体１の特別回路２およびマイクロコントローラ３が共に所属することが証明されたとみなされる。特別回路２およびマイクロコントローラ３が共に所属する場合にのみ、マイクロコントローラ３は、特別回路２および対応するデータ記憶媒体のキーＫICCと同じデータＢおよびＣを実際に含むからである。この場合にのみ、外部装置５と同じ情報ｘを、マイクロコントローラ３において計算することができる。
外部装置５によって、特別回路２とマイクロコントローラ３とが共に所属することが証明されたことから、後に詐取する意図をもって、特別回路２を備える、基本的に不当なシステム外のデータ記憶媒体を設けることは不可能であり、したがって、データ記憶媒体１の真偽およびシステムの認証を模倣することは不可能である。
さらに、詐取する意図をもって、不当なシステム内のデータ記憶媒体のマイクロコントローラ３内のデータＢおよびＣを偽造することは不可能である。一方で、データ記憶媒体のキーＫICCも、然るべく適合させておかなければならなかったものであったとする。なぜなら、キーＫICCは、外部装置５内のマイクロコントローラ３に保存されたデータＢおよびＣからいつでも計算され、保存されたキーＫICCと比較されるかもしれないからである。しかしながら、このような適合は可能性がない。詐取者は、マスターキーＫMを有していないからである。他方で、特別回路２内のデータＢおよびＣも、然るべく変更しておかなければならなかったものであったとする。なぜなら、そうしなければ、外部装置５およびマイクロコントローラ３で、異なる情報ｘが計算されるかもしれないからである。しかしながら、例えば図１２に関連して説明したように、特別回路２のデータＢおよびＣは、偽造から良好に保護されることのできるものである。
データＢおよびＣは、例えば、グループ番号および個々のチップ番号、またはカード所有者の個人データ、例えば氏名および口座番号等とすることができる。前記説明した試験ルーチンは、例えばデータＢのみ、またはデータＢおよびＣ以外のデータを使用しても、明らかに実施することができる。
図１４は、非対称コード化アルゴリズムを使用し、データ記憶媒体１の特別回路２およびマイクロコントローラ３が共に所属することを如何にして証明するかを示す。図１４は、図１３と概略的に全く同様に構成されている。すなわち、フィールド３３、３５および３７は、対応する構成部品に保存された情報を示す。さらに、データ記憶媒体１の真偽の特徴の試験は、図１３のステップ１〜５に関連して前記説明したのと全く同様にして、外部装置５によって実行される。よって、これについてはここでは再度説明しない。
データ記憶媒体１の真偽の特徴が試験された後、特別回路２は、データ記憶媒体１のマイクロコントローラ３へと情報Ａを伝送し（図６も比較参照）、ステップ７では、外部装置５で生成された乱数Ｒ2が伝送される。ステップ８では、データ記憶媒体１のシークレットキーＳＫICCを使用して、乱数Ｒ2並びにデータＡ、ＢおよびＣから、証明要素（certificate）ＺＥＲ２がマイクロコントローラ３内で形成される。証明要素ＺＥＲ２は、マイクロコントローラ３に保存された証明要素ＺＥＲ１と共に、外部装置５へと伝送される（ステップ９参照）。データ記憶媒体の識別（identity）ＩＤ、データＢおよびＣ並びに公開キーＰＫICCは、制定要素（institute）Ｚの公開キーＰＫzを使用して、証明要素ＺＥＲ１から計算される（ステップ１０参照）。次に、正に得られたデータ記憶媒体の公開キーＰＫICCを使用して、乱数Ｒ２’並びに情報Ａ’、Ｂ’およびＣ’が証明要素ＺＥＲ２から計算される（ステップ１１参照）。最後に、ステップ１２において、正に得られた乱数Ｒ２’と外部装置で生成した乱数Ｒ２とを比較し、さらに、正に得られたデータＡ、ＢおよびＣとステップ３で伝送されたデータＡ、ＢおよびＣとを比較する（図１３も参照）。
比較が肯定的である場合は、特別回路２が、マイクロコントローラ３と通信を行う構成であることが証明されたとみなされ（ステップ６参照）、さらに特別回路２およびマイクロコントローラ３が共に所属していることが証明されたとみなされる。そうでない場合は、ステップ１２で比較されたデータは合致しないであろう。そのような場合は、異なるデータＢおよびＣが、データ記憶媒体１の特別回路２およびマイクロコントローラ３に保存されることとなるからである。
さらに、マイクロコントローラに保存されたデータＢおよびＣが、偽造されたものではないことが証明されたとみなされる。さもなければ、このような情報は、証明要素ＺＥＲ１に保存されたデータＢおよびＣと最早合致しないからである。このようなデータは、ステップ１２において一致について試験されることから、偽造は発覚するであろう。さらに、このようなデータは、特別回路２に保存されたデータＢおよびＣとは最早合致しない（これはステップ１２において同様に試験される）。よって、非対称コード化方法を使用する場合であっても、データＢおよびＣは、偽造から良好に保護される。
図１３および図１４に関連して説明し、外部装置５で実行される動作は、好ましくは、図６〜図８に関連して説明したように、安全モジュール１１によって実行することができる。
真偽を試験するための方法は、例えば、EP-A1 0 321 728号から公知である。この公知の方法においては、データ記憶媒体は、外部装置により伝送された制御信号によって、通常モードから、真偽の試験が行われるチェックモードへと切り替えられる。この目的のために、データ記憶媒体は、付加的なスイッチング論理手段（切替論理要素：switching logic）を有しており、これにより外部信号に従ってこの切替が行われる。次に、チェックモードにおいて、外部からデータ記憶媒体にチェックデータが送られ、これが例えば、アナログコンピュータの形態の付加的な電子回路によって処理される。アナログコンピュータがこのチェックデータを処理するのに要する時間が、データ記憶媒体の真偽の特徴と構成する。この公知の方法において、データ記憶媒体のチェックモードで行われるこの真偽の試験は、通常モードから切り離されており、これにより、標準化されたプロトコルに概して従う通常モードが、真偽の試験によって妨害されないようにされている。しかしながら、このことは、付加的なスイッチング論理手段による通常モードからチェックモードへの切替を、それぞれの真偽の試験の前に行う必要があることを意味している。
この発明の課題は、真偽の試験が既存の標準化されたプロトコルと互換性があり、それ程複雑ではない回路を用いてこれを実行することのできる、データ記憶媒体の真偽の試験方法を提供することにある。
この課題は、請求項１に記載した特徴によって解決される。
この発明の基本的な概念は、データラインが外部装置とのデータの交換のために未だ確定されていない状態である、データ記憶媒体のパワーアップシーケンス（power-up sequence）の間に真偽の試験のために使用されるデータの最初の伝送または受取が行われるというものである。例えば、データラインは、ＩＳＯ／ＩＥＣ７８１６−３標準に従うパワーアップシーケンスの間の定義された時間領域（time domain）の間には、未定義の状態をとることができる。この標準によって定義される前記時間領域内でデータの最初の伝送または受取が完了することから、チップカードとの通信のために標準化されたデータ交換が妨害されることはない。したがって、試験手順は、標準に適合する既存のプロトコルを用いて、本発明に従って実行することができる。
データ記憶媒体は、データラインがプロトコルによって定義された状態を有する必要のない前記時間領域内に、真偽の試験に必要なデータを外部装置へと伝送するか、または外部装置から受け取る付加的な特別回路を有している。
第１の実施の形態では、例えば、ハードウェアにより実現されるデータ記憶媒体の識別情報（identification）を、前記時間領域内へ外部装置へと伝送することができる。外部装置、例えばカード読取装置は、この時間領域内にカードによって伝送されたデータの受取を可能とする特別回路を同様に有している。このため、このカード読取装置は、真偽の試験を行うことができる。しかしながら、たとえこの装置がこのような特別回路を有しておらず、このために前記時間内にカードによって伝送されたデータを受け取る構成ではないものであっても、通信プロトコルが、データの伝送によって妨害されることはない。したがって、カードが、この時間内に従来の装置と通信を行う場合は、プロトコルの実行にエラーが生ずることはない。
１つの展開によれば、データ記憶媒体の集積回路上に配置された特別回路は、前記時間領域内に乱数を生成することもできる。この乱数は、データ記憶媒体の特別なスイッチング論理手段によって、データ記憶媒体の識別情報と論理的に組み合わせられ、この組合せ結果が、前記時間領域内｛ただし、最も遅い場合でも、リセット信号に対する応答（answer-to-reset signal、ＡＴＲ）に含まれるものとする。｝にデータ記憶媒体から外部装置へと伝送される。乱数を使用することにより、再生による攻撃（replay attack）、すなわち先に伝送されたデータの再生を不可能とし得る。
他の態様では、外部装置、例えば、カード読取装置が、乱数を生成するように機能する付加的な回路を有することもできる。この場合、乱数は、高転送率化のために前記時間領域内にクロック信号と同期してデータ記憶媒体へと伝送されるようにするのが好ましい。データ記憶媒体の付加的な特別回路は、前記時間領域（この間、接点部材は、特定された状態を有する必要はない。）内に、伝送された乱数を受け取り、受け取った乱数の少なくとも一部を、この時間内に外部装置へと伝送して戻すように構成されている。このことの延長として、データ記憶媒体の特別なスイッチング論理手段は、受け取った乱数とデータ記憶媒体の識別情報とを論理的に組み合わせ、前記時間領域内に、または遅くともＡＴＲ信号により、組合せ結果を外部装置へと伝送して戻し、乱数を受け取ったことを伝えるようにすることもできる。外部装置は次に、データ記憶媒体から受け取った組合せ結果を使用して、データ記憶媒体が、前記時間領域内に伝送された乱数を受け取り、これをデータ記憶媒体の識別情報と正確に組み合わせ、これを所定時間内に外部装置へと伝送することを検出可能であるか否かをチェックすることができる。ＡＴＲ信号における組合せ結果の存在は、データ記憶媒体についての類識別情報（class identification）を構成し、これは外部装置によってそのまま評価されることができる。これに対して、組合せ結果の内容は、データ記憶媒体に特有の識別情報を構成する。
図面を参照するこの発明の説明により、他の利点および有益な展開が認められよう。図面は次の通りである。
図１は、真偽の試験のためのデータ記憶媒体組立体を示す。
図２は、データ記憶媒体のパワーアップシーケンスにおける標準化された信号パターンを示す。
図３ａ乃至図３ｃは、データ記憶媒体がデータを伝送する、この発明の試験手順の態様を示す。
図４および５は、外部装置によってデータが伝送され、データ記憶媒体によって受け取られる、この発明の方法の態様をそれぞれ示す。
図６は、データ記憶媒体の真偽を試験するための、外部装置とデータ記憶媒体とにより構成されるデータ記憶媒体組立体を示す。
図７は、外部装置の一部であって、真偽の試験を行うために使用される安全モジュールを示す。
図７ａは、データ記憶媒体の真偽を試験するための、外部装置とデータ記憶媒体とにより構成されるデータ記憶媒体組立体を示す。
図８ａは、安全モジュールを内蔵したデータ記憶媒体を示す。
図８ｂは、図８ａのデータ記憶媒体の電子モジュールの断面を示す。
図９は、データ記憶媒体の基本的な配線図を示す。
図１０は、特別回路の態様を示す。
図１１は、データ記憶媒体の特別回路の他の態様を示す。
図１２は、特別回路の一部を示す。
図１３および図１４は、データ記憶媒体の真偽の特徴を試験するためのフローチャートを示す。
図１は、外部装置５、例えばカード読取装置に対して、データライン４を介して通信を行うチップカード１の形態のデータ記憶媒体の真偽を試験するためのデータ記憶媒体組立体を示す。チップカードは、有接点型チップカード、または接点を用いることなく外部装置と通信を行う無接点型チップカードとすることができる。
図２は、例えば、国際規格であるＩＳＯ／ＩＥＣ７８１６−３により標準化されたような、データ記憶媒体のリセットの際の信号パターンを示す。特に、接地電位ＧＮＤ、供給電圧ＶＣＣ、データ記憶媒体をリセットするために外部から送られるリセット信号ＲＳＴ、クロック信号ＣＬＫ、およびデータラインＩ／Ｏを認めることができる。供給電圧が印加され、その電圧が安定化した時点Ｔ0でクロック信号が印加されると、データラインＩ／Ｏは、時点Ｔ1に外部装置によって与えられるリセット信号ＲＳＴに対して受取モードとなる。前記規格によれば、時点Ｔ0からデータラインＩ／Ｏは、時間領域ｔ2の間は特定されていない状態（未定義の状態）をとることができる。この規格によれば、時間領域ｔ2は、クロックレートｆ1による分割が、２００クロックサイクル以下でなければならない。この時間が経過したときには、データラインＩ／Ｏは、特定された状態（定義された状態）でなければならず、したがって、リセット信号ＲＳＴの前では、データを伝送または受け取るためにデータラインを使用することはできない。時点Ｔ1でリセット信号ＲＳＴを受け取ると、データ記憶媒体は、時間期間ｔ1の後に、リセット信号に対する応答ＡＴＲを用いて応答する。
図３ａは、最初の伝送過程、例えば、時間領域ｔ2内でのデータ記憶媒体による外部装置への、データ記憶媒体の識別情報ＫＮの伝送を示す。クロック信号ＣＬＫが印加されると直ちに、データ記憶媒体は、好ましくはクロック信号と同期して、識別情報、例えばシリアルナンバーを外部装置へと直接自動的に伝送する。同期伝送により、同期していない伝送の場合より速い伝送速度が可能となる。勿論、シリアルナンバーは、時間領域ｔ2内にクロック信号に同期しないで伝送することもできる。いずれにしろ、データ記憶媒体は、通常の論理要素およびメモリユニットのみならず、上述の時間期間内の高速伝送を可能とする特別回路も有している。次に、標準的なコマンドにより、外部装置は、データ記憶媒体内のメモリに保存されたシリアルナンバーを読み出し、これとデータ記憶媒体から受け取ったシリアルナンバーとを比較することができる。特別回路によってデータ記憶媒体により伝送されたシリアルナンバーが、データ記憶媒体のメモリから読み出されたものと合致した場合は、データ記憶媒体は、時間領域ｔ2内に、極めて高速に、真偽の試験のために必要なデータを検出可能なように伝送することができる。この特性が、従来のデータ記憶媒体、すなわち、この特別回路を有さないデータ記憶媒体によっては充足され得ない真偽の特徴である。
図３ｂに示す方法のステップは、図３ａによる方法の延長である。識別情報ＫＮは、例えば排他的論理和（exclusive-OR）によって、データ記憶媒体が生成した乱数ＲＮＤと組み合わせられ、生成した乱数ＲＮＤとの組合せ結果は、外部装置へと伝送される。乱数は、時間領域ｔ2内に生成される。乱数ＲＮＤとの組合せ結果は、好ましくは時間期間ｔ2内に同様に伝送される。ただし、図３ｃに示すように、組合せ結果および乱数を、データ記憶媒体のリセット信号に対する応答により、例えばＡＴＲ信号の履歴キャラクタにより伝送することもできる。次に、外部装置は、通常のプロトコルの実行に従って、後期の真偽認識ステップとなり、再度同じ論理演算によって、受け取った乱数とデータ記憶媒体内のメモリから読み出された識別情報ＫＮとを組み合わせ、この組合せ結果と、ＡＴＲ信号により伝送されたデータ記憶媒体からの組合せ結果とを比較することができる。乱数を使用することにより、再生による攻撃、すなわち先に記録されたデータの再生による攻撃が不可能となる。
図４は、この発明の方法の他の態様を示す。最初の方法ステップにおいて、外部装置は、時間期間ｔ2内に、データ記憶媒体に対して、例えば８バイトを含むことができる乱数ＲＮＤを伝送する。好ましくは、伝送は、クロック信号と同期して行うが、同期しないで行うこともできる。時間期間ｔ2内に、データ記憶媒体は、受け取った乱数の少なくとも最終バイトＲ8’を、外部装置へと伝送して戻す。次に外部装置は、これにより生成した乱数の最終バイトＲ8と、データ記憶媒体から受け取ったバイトＲ8’とを比較する。これらが合致した場合は、データ記憶媒体は、伝送された乱数を正確に受け取り、少なくともその一部を伝送して戻すことができたということになる。データ記憶媒体がデータを極めて高速に受け取ることができるということが、真偽の特徴である。勿論、データ記憶媒体は、乱数の最終バイトではなく、期間ｔ2内に受け取った乱数全体を、外部装置へと伝送して戻すことができる。これは例えば、ＡＴＲ信号によっても行うことができる。
さらに、時間期間ｔ2内に外部装置から受け取った乱数ＲＮＤは、論理演算によって、データ記憶媒体の特別なスイッチング論理手段によりデータ記憶媒体の識別情報ＫＮと組み合わせることができる。論理演算としては、例えば、乱数についての除数多項式（divisor polynomial）として識別情報を用いる多項式モジュロ除算（polynomial modulo division）を使用することができる。この論理演算は、当業者に慣用されたものであり、したがってここではこれ以上詳細に説明しない。このようにしてデータ記憶媒体の乱数と組み合わせられた識別情報ＫＮは、次に時間期間ｔ2内に、またはデータ記憶媒体のＡＴＲ信号により、外部装置へと伝送することができる。ここでは両者の変形形態が考えられる。次に、外部装置は、同様に論理演算の逆の操作を実行することにより、乱数と識別情報との組合せ結果から、データ記憶媒体が受け取った乱数を取得し、これと外部装置が生成した乱数とを比較する。これらが合致した場合は、これはデータ記憶媒体、特にデータ記憶媒体の特別回路が、乱数を極めて高速に受け取って組み合わせ、組合せ結果をｔ2以内に、または遅くともデータ記憶媒体のＡＴＲ信号により、例えば履歴キャラクタによって、外部装置へと検出可能なように伝送できることを示す。
図５はさらに他の態様を示す。この場合、外部装置によって伝送された例えば数バイトを含むことができる乱数ＲＮＤは、時間期間ｔ2内にデータ記憶媒体によって受け取られ、これにより乱数の長さに応じて、乱数全体、または伝送された乱数の少なくとも最終バイトが、排他的論理和によってデータ記憶媒体の識別情報ＫＮと組み合わせられ、この組合せ結果が、データ記憶媒体の識別情報と併せて、時間ｔ2内に、またはＡＴＲ信号により外部装置へと伝送される。次に外部装置は、再度受け取った識別情報ＫＮおよび生成した乱数ＲＮＤから出発して同じ論理演算を行い、外部装置によって得られた組合せ結果と、データ記憶媒体から受け取った組合せ結果とを比較する。
図３〜５に関する記載は、データ記憶媒体の真偽の特徴を試験するためには、外部装置が、外部装置とデータ記憶媒体との間の通常の通信を超える動作を行わなければならないことを示す。外部装置は、データ記憶媒体に対して、前記したようにそこで識別情報と論理的に組み合わせられる乱数を伝送する。論理的組合せの結果は、外部装置内でチェックされる。
データ記憶媒体の真偽の特徴を試験するために必要な動作を行うことができるように、最初から正しい外部装置のマイクロプロセッサユニットを設計することができる。既に稼動中の外部装置においては、マイクロプロセッサユニットはこのようには形成されていない。それにも拘わらず、データ記憶媒体の真偽の特徴を試験するためにこれらを使用する場合は、そのマイクロプロセッサユニットに加えて、試験を行うための安全モジュールを続けて備える外部装置を設けることが特に有利である。既に稼動中の外部装置の多くは、少なくとも１つの付加的なモジュールのための少なくとも１つの付加的な引出口を備えているため、外部装置を特別に適合させる必要はない。このような引出口は、外部からは容易にアクセスすることはできないため、真偽の特徴を試験するために必要な機能を別の安全モジュールにより内臓する点についても、安全上の問題はない。
特に有利な態様では、安全モジュールは、データ記憶媒体と同様にチップカードとして形成することができる。これは好ましくは、大半の外部装置における空間的な制限のために、差込式（plug-in）のもの、すなわち、標準的なチップカードより小さい寸法を有するチップカードとして形成する。
図６は、外部装置５と通信を行うチップカード１の形態で、データ記憶媒体の真偽を試験するためのデータ記憶媒体組立体を概略的に示す。以下の説明を理解するために必要な構成部品の接続ラインのみを示す。外部装置５は、特に、マイクロプロセッサユニット９および安全モジュール１１を有する。データ記憶媒体１と外部装置５との間の通信のためには、最初にマイクロプロセッサユニット９のスイッチを入れ、次にデータ記憶媒体が外部装置５内に配置されていることを認識するものとする。次にマイクロプロセッサユニット９により安全モジュール１１のスイッチを入れ、データ記憶媒体１の真偽の特徴の試験を行うよう要求する。これは例えば、制御ラインＳＴ１およびＳＴ２を介して行うことができ、これらに対して、例えば制御ラインＳＴ１および制御ラインＳＴ２に対する論理１（logical １）のような、要求に対応する特定された信号が印加される。次に、マイクロプロセッサユニット９による要求の後に、安全モジュール１１において乱数を生成させ、最初は安全モジュール１１に保存する。この要求は、例えば同様に制御ラインＳＴ１およびＳＴ２を介して発することができ、これらに対しては、例えば制御ラインＳＴ１に対する論理０（logical ０）および制御ラインＳＴ２に対する論理１のような、特定された信号が同様に印加される。
乱数が安全モジュール１１に保存された後に、図２に関連して前記説明したように、マイクロプロセッサユニット９によりデータ記憶媒体１のスイッチを入れる。データ記憶媒体１に対して供給電圧が印加され、電圧が安定化し、時点Ｔ0でデータ記憶媒体１にクロック信号が印加されると、データ記憶媒体１へのデータラインＩ／Ｏは、マイクロプロセッサユニット９によってデータ記憶媒体に送られるリセット信号ＲＳＴに対して受取モードとなる。図２に関連して前記したように、時点Ｔ0を含めて、データ記憶媒体１に至るデータラインＩ／Ｏは、時間領域ｔ2の間は特定されていない状態をとることができる。時間領域ｔ2を使用し、安全モジュール１１の助成により、データ記憶媒体１の真偽の特徴を試験する。
この目的のために、データ記憶媒体１のスイッチが入り、マイクロプロセッサユニット９により要求がなされた後に、安全モジュール１１は、Ｉ／Ｏを介して、前記保存された乱数をデータ記憶媒体１へと伝送する。乱数を伝送する要求は、同様に制御ラインＳＴ１およびＳＴ２を介して行うことができ、これらに対して、要求に対応する特定された信号（例えば、制御ラインＳＴ１に対する論理１および制御ラインＳＴ２に対する論理０）が印加される。
データ記憶媒体１において、伝送された乱数は、時間領域ｔ2内に識別情報ＫＮと論理的に組み合わせられ、組合せ結果は、識別情報ＫＮと共にデータ記憶媒体１によって外部装置５の安全モジュール１１へと伝送されて戻される。
安全モジュール１１において、伝送された識別情報ＫＮは、データ記憶媒体１の場合と全く同様に乱数と論理的に組み合わせられ、組合せ結果は、データ記憶媒体によって伝送された結果と比較される。合致する結果により、データ記憶媒体１が正当なものであることが証明される。応答するメッセージが、安全モジュール１１によってマイクロプロセッサユニット９へと伝送され、次にこれにより、外部装置５とデータ記憶媒体１との間の実際の通信が開始される。
図６に関連して説明した真偽の特徴の試験は、図４に関連して前記説明したものと実質的に同様であるが、安全モジュール１１は、本来異なる設計のあらゆる真偽の試験（例えば、図３および図５参照）を行うために使用することもできる。次に、安全モジュール１１を、データ記憶媒体１の特定の真偽の特徴に適合するようにする必要がある。
図７は、安全モジュール１１を如何に構成し得るかを例示する概略図である。図６と同様に、図７は、理解に必要な個々の構成部品の間の接続ラインのみを示す。この態様では、安全モジュール１１は、別の集積回路として形成された標準的なマイクロプロセッサユニット１３を有する。さらに、安全モジュール１１は、標準的なマイクロプロセッサユニット１３と接続された他の集積回路１５を有する。集積回路１５は、迅速かつ容易に駆動し、データ記憶媒体１（図示せず）の真偽の特徴を迅速に試験することができるように、できるだけ単純な構造を有している。
集積回路１５は、好ましくは制御ラインＳＴ１およびＳＴ２を介して、マイクロプロセッサユニット９によって迅速かつ容易に制御され得るハードワイヤドロジック（hard-wired logic）を有する（図６も比較参照）。例えば、以下の制御信号を特定することができる：
−制御ラインＳＴ１：論理０、制御ラインＳＴ２：論理０
方策（means）：真偽の特徴を試験すべきではない。
−制御ラインＳＴ１：論理１、制御ラインＳＴ２：論理１
方策：真偽の特徴を試験すべきである。
−制御ラインＳＴ１：論理０、制御ラインＳＴ２：論理１
方策：安全モジュール１１で生成した乱数を、集積回路１５のレジスタに最初に保存すべきである（図６も比較参照）。
−制御ラインＳＴ１：論理１、制御ラインＳＴ２：論理０
方策：前記レジスタの内容、すなわち乱数を、データ記憶媒体に伝送すべきである（図６も比較参照）。
よって、２つの制御ラインＳＴ１およびＳＴ２により、集積回路１５の完全な制御が可能となり、これにより安全モジュール１１の外部制御が可能となる。
以下に、集積回路１５と標準的なマイクロプロセッサユニット９との間の内部通信について説明する。マイクロプロセッサユニット９により、集積回路１５が、データ記憶媒体の真偽の特徴を試験するよう要求がなされた後に、集積回路１５は、ＩＳＯ（ＩＳＯ／ＩＥＣ７８１６−３）に適合するパワーアップシーケンスに従って、標準的なマイクロプロセッサユニット１３のスイッチを入れる。パワーアップシーケンスは当業者に公知であり、さらに図２に関連して前記簡単に説明したため、ここではさらに詳細に説明する必要はないものとする。
次に、標準的なマイクロプロセッサユニット１３が乱数を生成し、これは集積回路１５に伝送され、そこで前記したレジスタに保存される。保存された乱数は、マイクロプロセッサユニット９（前記参照）による要求の後に、データ記憶媒体１に伝送され、図６に関連して前記説明したように、そこで論理的に組み合わせられる。次にデータ記憶媒体１は、図６に関連して前記説明したのと同様にして、真偽の特徴を試験するのに必要な情報を安全モジュール１１へと伝送する。伝送された情報は、集積回路１５のテンポラリレジスタに保存される。次に標準的なマイクロプロセッサ１３は、集積回路１５からの保存された情報を要求し、引き出された乱数をチェックする（前記参照）。
安全モジュール１１が、記載した機能を実行する２つの集積回路を有することは、図７に関連して既に説明した。２つの集積回路を１つの集積回路に合体させるか、またはマイクロプロセッサユニット９からの所定のコマンドによって通常通りに駆動され、真偽の特徴を独立に試験するマイクロプロセッサユニットを備える集積回路を設けることも可能であることはもちろんである。しかしながら、このようなマイクロプロセッサのコマンドによる駆動は、概して制御ラインＳＴ１およびＳＴ２を介する集積回路１５の前記した制御よりも時間がかかる。
安全モジュール１１が、唯一の集積回路１５を有する態様を図７ａに示す。この集積回路は、真偽の特徴を試験するのに必要な機能を実行できるよう、１つのマイクロプロセッサユニットを有する。マイクロプロセッサユニット９、安全モジュール１１、外部装置５、およびデータ記憶媒体１の間の通信は、図６に関連して前記説明したのと実質的に同様に行われるため、以下では相違点のみを説明する。
集積回路１５は、Ｉ／Ｏ1を介してマイクロプロセッサユニット９によって駆動される。よって、真偽の特徴を試験するために必要なマイクロプロセッサのコマンドは、Ｉ／Ｏ1を介して伝送される。対応するコマンドは、図７に関連して前記説明したものと同様である。よって、この態様では、図６に示したような制御ラインＳＴ１およびＳＴ２を省略することができる。
安全モジュール１１の集積回路１５によってデータ記憶媒体１へと伝送されたデータは、同様に図６において伝送されたデータと対応する。このようなデータは、集積回路１５のインターフェースＩ／Ｏ2（これは、チップカードのための市販の集積回路には常に存在するものである）から、データ記憶媒体のインターフェースＩ／Ｏ1へと伝送することができる。この場合、マイクロプロセッサユニット９から集積回路１５へのコマンドの伝送経路と、集積回路１５からデータ記憶媒体１へのデータの伝送経路とは、互いに分離されている。図６にも示すように、集積回路１５のインターフェースＩ／Ｏ2から、データ記憶媒体１のインターフェースＩ／Ｏ1へとデータを伝送することも明らかに可能である。
図８ａは、大きく拡大した差込式カード１７を示す（スケールは正確ではない）。この場合、安全モジュール１１は、電子モジュール１９として内蔵されている。データ記憶媒体１の真偽の特徴が、カード１７の助成により、ここに試験できるようになるよう（図１参照）、ミニチップカード１７は、外部装置５の前記引出口の１つに差し込まれる。
図８ｂは、図８ａに示す線ＡＡに沿う、電子モジュールを介する同様に大きく拡大した断面図を示す（スケールは正確ではない）。この種の電子モジュールの構造は、当業界で公知であるため（例えば、EP 0 299 530 B1号参照）、ここではさらに詳細には説明しない。電子モジュール９は、共に接点表面２１に電気的に接続された標準的なマイクロプロセッサユニット１３と集積回路１５との両者を内蔵している。図８ｂに示すように、２つの集積回路は、好ましくは重ね合わせるものとするが、勿論並列して配置することもできる。対応する電圧および信号が印加された後は、両者の回路は、接点表面２１を介して、互いに、およびマイクロプロセッサユニット９と通信を行うことができる。構成部品の間の通信シーケンスは、前記した通りである。
外部装置５とデータ記憶媒体１との間の通信、および外部装置５内での内部通信をこれまでに説明した。次に、データ記憶媒体１自体について説明する。
図９に概略的に示すデータ記憶媒体１は、通常のマイクロコントローラ３に加えて、データを伝送すると共に受け取り、可能ならばデータと、ハードウェアにより実現されるデータ記憶媒体の識別情報、例えばシリアルナンバーとを組み合わせるための特別回路２を設けた点で、例えばマイクロプロセッサを備えた従来のデータ記憶媒体とは異なるものである。データ記憶媒体の識別情報は、例えば集積回路の製造過程において、集積回路の特別回路のためのハードウェアの特徴としてヒューズを焼成（firing）することによって実現することができる。このような識別情報をハードウェアによって実現することは、例えば、未だ公開されていない特許出願、PCT/EP 93/03668号に記載されている。この出願に記載された態様に加えて、識別情報は、ヒューズが特定された論理状態に不可逆的に設定されるよう、例えば、ウエハ製造の際にレーザーカッターを用いてヒューズを設定することによって設けることもできる。
ハードウェアとして識別情報を実現する他の可能性は、集積回路のシリコンの所定の領域を非晶質シリコン領域として形成し、このような領域をヒューズとして使用するものである。非晶質領域は非導電性であるが、このような領域を介して十分に高い電流を送ることにより、結晶性の導電性シリコン領域へと変換することができる。よって、焼成されていないヒューズは非導電性となり、焼成されたヒューズは導電性となる。識別情報のためのヒューズを非晶質シリコンの領域として形成する特別な利点は、非晶質シリコンは、結晶シリコンと光学的には区別できないということにある。よって、データ記憶媒体の識別情報は、光学的な方法を使用して探ることはできない。
この構成では、データ記憶媒体のマイクロコントローラ３は、特別回路２に直接アクセスすることもできる。例えば、マイクロコントローラ３は、特別回路２によって計算された結果を、ＡＴＲ信号の一部として、例えば履歴キャラクタによって外部装置へと伝送すべき場合に、特別なスイッチング論理手段２によって計算された組合せ結果を読み出すことができる。ただし、特別回路２は、マイクロコントローラ３の助成を受けることなく、時間領域ｔ2内に直接データラインＩ／Ｏを介して組合せ結果を外部装置へと伝送することもできる。特別回路２は、ＧＮＤ、ＶＣＣ、リセット、クロック、およびＩ／Ｏデータラインに直接接続されているからである。このデータ記憶媒体のハードウェア構成により、高速のデータ伝送または受取が可能となり、さらに可能性として前記時間期間ｔ2内に実行されるデータとデータ記憶媒体の識別情報との組み合わせが可能となる。Ｉ／Ｏラインの代わりに、特別回路２は、図示しない２つのＲＦＵ（reserved for future use）ライン（将来の使用のために確保されている）の１つと接続することもできる。データ記憶媒体のための真偽の特徴としてこの特別回路を設置することにより、真偽の試験方法が、従来のデータ記憶媒体（例えばマイクロプロセッサを備える）、マイクロプロセッサ、または外部論理回路によって模倣または模擬されるのが防止される。
図１０は、例えば、除数多項式としてデータ記憶媒体の識別情報を用いる、乱数の多項式モジュロ除算の実行を可能とする、データ記憶媒体の特別回路２の主要部分を示す。特別回路２は、例えば、３２箇のＸＯＲ、３２箇のＡＮＤ、ＮＥＧゲート、およびシフトレジスタＡを備える。さらに、データ記憶媒体の集積回路は、ウエハの製造の際に、例えばレーザーカッターを用いることによって、特定された論理状態に設定されたヒューズ（図示せず）を担持する。これらのヒューズは、例えば、ハードウェアの特徴として識別情報を実現するのに使用することができ、さらにレジスタＢは、設定されたヒューズの論理状態の組み合わせを含む。外部装置によって伝送された乱数ＲＮＤは、シフトレジスタＡおよび論理ゲートにロードされ、これらを使用し、データ記憶媒体の識別情報、例えばシリアルナンバーによって決定されるレジスタＢを用いて、レジスタＡにおける乱数のビット位置の多項式モジュロ除算を実現する。
図１１は、データ記憶媒体の付加的な特別回路２の他の態様を示す。この態様では、外部装置によって伝送された乱数ＲＮＤは、第１のシフトレジスタＳＲ１に伝送され、データ記憶媒体の識別情報ＫＮは、レジスタＢに含まれている。データ記憶媒体の識別情報は、例えば２つの部分により構成し、第２の部分は、第１の部分のビットシーケンスの否定とすることができる。次に、クロックと同期して、乱数ＲＮＤを、排他的論理和によって識別情報、例えばシリアルナンバーと組み合わせる。組み合わせが完了すると（これは、適切なカウンタを用いて確認される）、組合せ結果並びに識別情報を、クロックと同期して第２のシフトレジスタに送り、外部装置へと伝送して戻す。これは好ましくは、時間領域ｔ2内に行う。
前記した説明は、データ記憶媒体１の特別回路２に含まれる識別情報が、データ記憶媒体の真偽の試験に必須であることを示す。これがデータ記憶媒体に特有の識別情報であるとすると、例えば、識別情報を変更することにより、他の特有性を模倣することができる。この理由のために、データ記憶媒体１の識別情報を容易に偽造できないことは特に重要である。
例えば、ヒューズを焼成することによって、データ記憶媒体の識別情報をハードウェアによる識別情報として実現する場合は（図９の説明も併せて参照）、特別回路２（図９参照）の一部である、図１２に示す回路を使用することにより、識別情報を偽造から保護することができる。図１２は、ヒューズ１および２のように焼成されているか、またはヒューズ３２のように焼成されていない３２箇のヒューズを示す。焼成されたヒューズは、論理１とされ、焼成されていないヒューズは、論理０とされる。ヒューズ１〜３２は、データ記憶媒体の識別情報を表している。それぞれの個々のヒューズ１〜３２は、随伴するヒューズに対して相補的な状態にある、これに随伴する相補的ヒューズを有している（すなわち、焼成されたヒューズの相補的ヒューズは焼成されておらず、その逆の場合は逆になる）。よって、ヒューズ１に随伴する相補的ヒューズ１は、焼成されていない。図示するヒューズ１が焼成されているためである。同じことが、ヒューズ２に随伴する相補的ヒューズ２にも当てはまる。これに対して、図１２に示す例によれば、相補的ヒューズ３２は焼成されている。図示するヒューズ３２が焼成されていないためである。
一方、図１２に示す排他的論理和ゲート２３は、あるヒューズに随伴する相補的ヒューズが、実際に相補的な状態にあるか否かをチェックするものである。ゲート入力２７および２９が、相補的な様式に設定されている場合にのみ、ゲート２３は、その出力２５において論理１を示す。入力２７および２９は、あるヒューズおよび随伴する相補的ヒューズの論理状態に対応する。
最終的に、ＡＮＤゲート３１が、ＡＮＤゲート３１への入力として経路を定められている排他的論理和ゲート２３の全ての出力について、論理１が取得可能か否かをチェックする。この場合は、ＡＮＤゲート３１の出力は、論理１を示す（さもなければ論理０である）。よって、ＡＮＤゲート３１が論理１を正に示すときに、それぞれのヒューズに随伴する相補的ヒューズが、その適切な状態にあることが保証される。データ記憶媒体の特別回路２は、本物の場合にのみ、すなわち論理１が、ＡＮＤゲート３１の出力において取得可能な場合にのみ、データ記憶媒体の真偽を試験するために、識別情報を使用することができるよう設計されている。
データ記憶媒体１の識別情報が、詐取することを意図して偽造される場合は、識別情報を特定するヒューズ１〜３２の状態は、少なくとも部分的には他の状態となる筈である。図１２に示す回路において、識別情報を偽造するために、例えば、ヒューズ３２を焼成することができたとする。こうすると、これは論理１の状態を示すものとなろう。しかしながら、この場合は、相補的ヒューズ３２の焼成は、取り消さなければならないであろう。こうすると、これは論理０の状態を示すものとなり、ヒューズ３２および相補的ヒューズ３２に随伴する排他的論理和ゲート２３は、出力２５において同様に論理１を示す。相補的ヒューズ３２の焼成を取り消すことができなければ、排他的論理和ゲート２３は、出力２５において論理０を示し、ＡＮＤゲート３１もその出力においてそのように動作する。よって、識別情報が操作されたことが示される。
通常の試みでは焼成を取り消すことができないようヒューズを形成することが可能であるため、特別回路２の識別情報、すなわち、データ記憶媒体１の識別情報が、詐取を意図して行われる偽造から良好に保護される。
前記した説明は、主として外部装置５による、データ記憶媒体１の真偽の特徴の試験に関するものである。真偽の特徴は、データ記憶媒体の集積回路上の別のハードワイヤド回路として形成される。外部装置５によって、真偽の特徴を肯定的にチェックできる場合は、これによりデータ記憶媒体１が、システム内（intrasystem）の正しいデータ記憶媒体であることが証明される。データ記憶媒体の殆どの用途について、データ記憶媒体の集積回路に含まれる所定のデータが偽造されたものであるか否かを確認することがさらに重要である。データ記憶媒体１の集積回路に含まれるこのようなデータのチェックは、図１３の例示によって説明されるように、特別回路２に含まれる真偽の特徴を用いて、特に有利な様式で行うこともできる。
図１３の左欄は、外部装置５に関するものであり、後記する演算を実行するために外部装置５に保存された変数を含むフィールド３３を示す。これは特に、マスターキーＫMである。さらに、図１３の左欄は、外部装置で実行される全ての演算を含む。
図１３の中央欄は、データ記憶媒体１の特別回路２に関するものであり（図６も参照）、フィールド３５は、後記説明する演算を実行するために特別回路２に保存された変数を含む。これらは特に、データＢおよびＣであり、情報Ｂは、例えばグループ番号であり、情報Ｃは、例えばカード番号、またはデータ記憶媒体の他の識別情報である。さらに、図１３の中央欄は、特別回路２によって実行される演算を含む。
図１３の右欄は、データ記憶媒体１のマイクロコントローラ３に関するものであり（図６も参照）、フィールド３７に、後記説明するようなマイクロコントローラ３での演算を実行するために、マイクロコントローラ３に保存された変数を含む。これは特に、データ記憶媒体に随伴するキーＫICCであり、これはマスターキーＫM並びにデータＢおよびＣの関数である。キーＫICCは、データ記憶媒体１の製造の際に、予めマイクロコントローラ３に保存することができる。
外部装置５とデータ記憶媒体１との間の通信に際し、データ記憶媒体１の真偽の特徴が、前記幾度か説明したように最初にチェックされる。この目的のために、外部装置５で生成された乱数Ｒ1が、外部装置５によって特別回路２へと最初に伝送される（ステップ１参照、ステップは、図１３の最も左側に示す）。特別回路において、乱数Ｒ1は、データＢおよびＣと論理的に組み合わせられ、結果Ａが形成される（ステップ２参照）。データＡ、ＢおよびＣは、ステップ３で特別回路２から外部装置５へと伝送される。次に、伝送されたデータＢおよびＣは、外部装置５において、そこに保存されていた乱数Ｒ1と組み合わせられ、結果Ａ’が形成される（ステップ４参照）。ステップ５において、情報Ａ’は、特別回路２によって伝送された情報Ａと比較される。この２つが合致する場合は、データ記憶媒体１が、正当なシステム内のデータ記憶媒体であることが保証される。真偽の特徴が、外部装置によって肯定的にチェックされたからである。
ステップ６において、特別回路２で計算された情報Ａは、データ記憶媒体１のマイクロコントローラ３に伝送される（図６も参照）。マイクロコントローラ３では、キーＫICCを使用して情報Ａに対して関数ｇが適用され、結果は、この特有の通信について有効なキーＫsとなる（ステップ７参照、生成した乱数Ｒ1は、情報Ａを介してキーＫsに入るため、キーＫsは、実際は通信の度に変動することになる）。
次に、外部装置５は、そこで生成した乱数Ｒ2を、データ記憶媒体１のマイクロコントローラ３へと伝送する（ステップ８参照）。マイクロコントローラ３では、キーＫsを使用して乱数Ｒ2に対して関数ｇが適用され、これにより結果ｘが生成される（ステップ９参照）。結果ｘは、マイクロコントローラ３によって外部装置５へと伝送される（ステップ１０参照）。
外部装置では、装置５に保存されていたマスターキーＫMの助成により、ステップ３で伝送されたデータＢおよびＣから、データ記憶媒体のキーＫICCが計算される（ステップ１１参照）。そこで、計算されたデータ記憶媒体のキーＫICCを使用し、同様にステップ３で外部装置へと伝送された情報Ａから、カレントキーＫsを計算することができる（ステップ１２参照）。最後に、キーＫsを使用して、生成した乱数Ｒ2から情報ｘ’を計算することができる（ステップ１３参照）。前記情報は、最終的にマイクロコントローラ３によって伝送された情報ｘとそこで比較される（ステップ１４参照）。
データｘ’とｘとが合致する場合は、外部装置５により、データ記憶媒体１の特別回路２が、データ記憶媒体１のマイクロコントローラ３と通信することができることが証明されたとみなされる。データ記憶媒体１のマイクロコントローラ３は、ステップ６において特別回路２によって正確な情報Ａがマイクロコントローラ３へと予め伝送されている場合にのみ、情報ｘを正確に計算することができるからである。よって、データ記憶媒体のマイクロコントローラに接続されていない特別回路を有する、本物でないシステム外（extrasystem）のデータ記憶媒体を後になって設けることは不可能である。
さらに、外部装置５により、データ記憶媒体１の特別回路２およびマイクロコントローラ３が共に所属することが証明されたとみなされる。特別回路２およびマイクロコントローラ３が共に所属する場合にのみ、マイクロコントローラ３は、特別回路２および対応するデータ記憶媒体のキーＫICCと同じデータＢおよびＣを実際に含むからである。この場合にのみ、外部装置５と同じ情報ｘを、マイクロコントローラ３において計算することができる。
外部装置５によって、特別回路２とマイクロコントローラ３とが共に所属することが証明されたことから、後に詐取する意図をもって、特別回路２を備える、基本的に不当なシステム外のデータ記憶媒体を設けることは不可能であり、したがって、データ記憶媒体１の真偽およびシステムの認証を模倣することは不可能である。
さらに、詐取する意図をもって、不当なシステム内のデータ記憶媒体のマイクロコントローラ３内のデータＢおよびＣを偽造することは不可能である。一方で、データ記憶媒体のキーＫICCも、然るべく適合させておかなければならなかったものであったとする。なぜなら、キーＫICCは、外部装置５内のマイクロコントローラ３に保存されたデータＢおよびＣからいつでも計算され、保存されたキーＫICCと比較されるかもしれないからである。しかしながら、このような適合は可能性がない。詐取者は、マスターキーＫMを有していないからである。他方で、特別回路２内のデータＢおよびＣも、然るべく変更しておかなければならなかったものであったとする。なぜなら、そうしなければ、外部装置５およびマイクロコントローラ３で、異なる情報ｘが計算されるかもしれないからである。しかしながら、例えば図１２に関連して説明したように、特別回路２のデータＢおよびＣは、偽造から良好に保護されることのできるものである。
データＢおよびＣは、例えば、グループ番号および個々のチップ番号、またはカード所有者の個人データ、例えば氏名および口座番号等とすることができる。前記説明した試験ルーチンは、例えばデータＢのみ、またはデータＢおよびＣ以外のデータを使用しても、明らかに実施することができる。
図１４は、非対称コード化アルゴリズムを使用し、データ記憶媒体１の特別回路２およびマイクロコントローラ３が共に所属することを如何にして証明するかを示す。図１４は、図１３と概略的に全く同様に構成されている。すなわち、フィールド３３、３５および３７は、対応する構成部品に保存された情報を示す。さらに、データ記憶媒体１の真偽の特徴の試験は、図１３のステップ１〜５に関連して前記説明したのと全く同様にして、外部装置５によって実行される。よって、これについてはここでは再度説明しない。
データ記憶媒体１の真偽の特徴が試験された後、特別回路２は、データ記憶媒体１のマイクロコントローラ３へと情報Ａを伝送し（図６も比較参照）、ステップ７では、外部装置５で生成された乱数Ｒ2が伝送される。ステップ８では、データ記憶媒体１のシークレットキーＳＫICCを使用して、乱数Ｒ2並びにデータＡ、ＢおよびＣから、証明要素（certificate）ＺＥＲ２がマイクロコントローラ３内で形成される。証明要素ＺＥＲ２は、マイクロコントローラ３に保存された証明要素ＺＥＲ１と共に、外部装置５へと伝送される（ステップ９参照）。データ記憶媒体の識別（identity）ＩＤ、データＢおよびＣ並びに公開キーＰＫICCは、制定要素（institute）Ｚの公開キーＰＫzを使用して、証明要素ＺＥＲ１から計算される（ステップ１０参照）。次に、正に得られたデータ記憶媒体の公開キーＰＫICCを使用して、乱数Ｒ２’並びに情報Ａ’、Ｂ’およびＣ’が証明要素ＺＥＲ２から計算される（ステップ１１参照）。最後に、ステップ１２において、正に得られた乱数Ｒ２’と外部装置で生成した乱数Ｒ２とを比較し、さらに、正に得られたデータＡ、ＢおよびＣとステップ３で伝送されたデータＡ、ＢおよびＣとを比較する（図１３も参照）。
比較が肯定的である場合は、特別回路２が、マイクロコントローラ３と通信を行う構成であることが証明されたとみなされ（ステップ６参照）、さらに特別回路２およびマイクロコントローラ３が共に所属していることが証明されたとみなされる。そうでない場合は、ステップ１２で比較されたデータは合致しないであろう。そのような場合は、異なるデータＢおよびＣが、データ記憶媒体１の特別回路２およびマイクロコントローラ３に保存されることとなるからである。
さらに、マイクロコントローラに保存されたデータＢおよびＣが、偽造されたものではないことが証明されたとみなされる。さもなければ、このような情報は、証明要素ＺＥＲ１に保存されたデータＢおよびＣと最早合致しないからである。このようなデータは、ステップ１２において一致について試験されることから、偽造は発覚するであろう。さらに、このようなデータは、特別回路２に保存されたデータＢおよびＣとは最早合致しない（これはステップ１２において同様に試験される）。よって、非対称コード化方法を使用する場合であっても、データＢおよびＣは、偽造から良好に保護される。
図１３および図１４に関連して説明し、外部装置５で実行される動作は、好ましくは、図６〜図８に関連して説明したように、安全モジュール１１によって実行することができる。
Claims (26)
- データ記憶媒体の真偽を試験するための方法であって、前記データ記憶媒体が、メモリユニットと論理ユニットとを備えた集積回路を少なくとも有すると共に、データラインを介して外部装置とデータを交換し、さらに該データ記憶媒体が、該外部装置から該データ記憶媒体を動作させるために必要な信号を受け取る方法において、
標準化されたプロトコルに従って特定された該データ記憶媒体のパワーアップシーケンスの間に、前記データラインを介して該データ記憶媒体の真偽の試験のために使用されるデータを伝送しかつ／または受け取るために、該データ記憶媒体の前記集積回路上にハードワイヤド回路が付加的に配置され、前記真偽の試験のために使用されるデータの最初の伝送または受取が、前記データラインが前記標準化されたプロトコルによって未定義の状態をとる前記パワーアップシーケンスの時間領域内で完了し、前記パワーアップシーケンスの時間領域は、前記外部装置より前記データ記憶媒体に供給電圧が印加された後に、前記信号のうち最初の信号が前記データ記憶媒体に印加される時間から所定時間までの時間領域であることを特徴とするデータ記憶媒体の真偽の試験方法。 - 請求項１記載の方法において、
前記パワーアップシーケンスが、標準化されたプロトコルＩＳＯ／ＩＥＣ７８１６−３に従って進行し、前記真偽の試験のために使用されるデータの最初の伝送または受取が、前記プロトコルによって特定される時間領域ｔ2内に完了することを特徴とする方法。 - 請求項２記載の方法において、
前記真偽の試験のために使用されるデータが、前記外部装置によって前記時間領域ｔ2内に伝送されると共に前記データ記憶媒体によって受け取られ、受け取られた前記真偽の試験のために使用されるデータが、前記時間領域ｔ2内にかつ／または前記プロトコルによって特定される前記データ記憶媒体に対するリセット信号に応答して、前記データ記憶媒体によって前記外部装置へと同様に伝送されて戻されることを特徴とする方法。 - 請求項３記載の方法において、
前記外部装置から受け取った前記真偽の試験のために使用されるデータが、前記データ記憶媒体によって該データ記憶媒体の識別情報と組み合わせられ、組合せ結果が、前記時間領域ｔ2内に、または前記リセット信号に応答して、前記外部装置へと伝送されて戻されることを特徴とする方法。 - 請求項４記載の方法において、
前記データ記憶媒体の識別情報との組合せ結果が、該データ記憶媒体によって前記真偽の試験のために前記外部装置へと伝送されることを特徴とする方法。 - 請求項４記載の方法において、
前記外部装置によって伝送される前記真偽の試験のために使用されるデータが、該外部装置によって生成された乱数を構成し、前記乱数が前記データ記憶媒体により排他的論理和演算によって該データ記憶媒体の識別情報と組み合わせられるか、または、該データ記憶媒体により行われる除数多項式として、前記識別情報と前記乱数の多項式モジュロ除算により組み合わせられることを特徴とする方法。 - 請求項３記載の方法において、
前記外部装置から受け取った前記真偽の試験のために使用されるデータが、前記データ記憶媒体の前記ハードワイヤド回路によって該データ記憶媒体の識別情報と組み合わせられ、組合せ結果（Ａ）が、前記時間領域ｔ2内に、または前記リセット信号に応答して、該外部装置へと伝送されて戻され、前記組合せ結果（Ａ）が、該データ記憶媒体の前記集積回路の前記論理ユニットへとさらに伝送されることを特徴とする方法。 - 請求項７記載の方法において、
前記論理ユニットへ伝送された前記論理的組合せ結果（Ａ）が、該論理ユニットによって前記外部装置へと伝送され、前記ハードワイヤド回路によって該外部装置へと伝送された前記結果（Ａ）との所定の関係について、該外部装置内で試験されることを特徴とする方法。 - 請求項８記載の方法において、
前記論理的組合せ結果（Ａ）が、前記データ記憶媒体の前記論理ユニット内でキー（Ｋ ICC ）と論理的に組み合わせられて結果（ｘ）が形成され、
前記論理的組合せ結果（ｘ）が、前記外部装置へと伝送され、
前記ハードワイヤド回路から得られた前記結果（Ａ）が、該外部装置内でキー（Ｋ ICC ）と論理的に組み合わせられて結果（ｘ’）が形成され、
前記結果（ｘ）および（ｘ’）が、所定の関係について前記外部装置内で試験され、所定の関係を肯定的にチェックできる場合は、該結果（Ａ）は、前記ハードワイヤド回路によって前記データ記憶媒体の前記論理ユニットへと正確に伝送され、そこで正確に論理的に組み合わせられたことが証明されたとみなされることを特徴とする方法。 - 請求項９記載の方法において、
前記外部装置が、前記データ記憶媒体の前記論理ユニットへと前記真偽の試験のために使用されるデータを伝送し、これがそこで前記結果（Ａ）と論理的に組み合わせられて前記結果（ｘ）が形成され、
該データ記憶媒体の前記論理ユニットと同じ論理的組合せが該外部装置で実行され、これにより前記結果（ｘ’）が導かれ、
前記結果（ｘ）および（ｘ’）が、該外部装置内で合致について試験されることを特徴とする方法。 - 請求項９記載の方法において、
前記結果（Ａ）が、前記データ記憶媒体の前記論理ユニット内で、該データ記憶媒体の前記メモリユニットに保存された前記キー（Ｋ ICC ）と論理的に組み合わせられて前記結果（ｘ）が形成され、
該データ記憶媒体の前記ハードワイヤド回路が、前記外部装置へと前記結果（Ａ）および前記データ記憶媒体の識別情報を伝送し、
前記結果（Ａ）が、該外部装置内で、前記ハードワイヤド回路によって付加的に伝送された前記識別情報と組み合わせられて前記結果（ｘ’）が形成され、
前記論理ユニットによって伝送された前記結果（ｘ）が、そこで計算された前記結果（ｘ’）との所定の関係について該外部装置内でチェックされ、所定の関係を肯定的にチェックできる場合は、該データ記憶媒体の前記メモリユニットに保存された前記識別情報が、前記ハードワイヤド回路に保存された前記識別情報に対して所定の関係を充足することが証明されたとみなされることを特徴とする方法。 - 請求項２記載の方法において、
前記データ記憶媒体が、該データ記憶媒体の識別情報を前記時間領域ｔ2内に前記外部装置へと伝送し、次にこれが、該データ記憶媒体の真偽を試験するために該外部装置によって評価されることを特徴とする方法。 - 請求項１２記載の方法において、
前記外部装置へと伝送される前に、前記データ記憶媒体の識別情報が、該データ記憶媒体によって生成された乱数と該データ記憶媒体によって組み合わせられ、この組合せ結果が、該データ記憶媒体の真偽を試験するために該外部装置へと伝送されることを特徴とする方法。 - 請求項１乃至１３のいずれかに記載の方法において、
前記真偽の試験のために使用されるデータが、前記外部装置によって前記データ記憶媒体へと伝送されるクロック信号と同期して伝送されることを特徴とする方法。 - 請求項１４記載の方法において、
前記真偽の試験のために使用されるデータの伝送が、複数の外部クロック速度に同期して進行することを特徴とする方法。 - 請求項１記載の方法を実施するためのデータ記憶媒体組立体であって、データ記憶媒体と外部装置とを備え、前記データ記憶媒体は、メモリユニットと論理ユニットとを備えた集積回路を少なくとも有すると共に、データラインを介して前記外部装置とデータを交換し、さらに該データ記憶媒体は、該外部装置から該データ記憶媒体を動作させるために必要な信号を受け取り、該外部装置は、読取および／または書込のために、該データ記憶媒体の前記メモリユニットの少なくとも一部の領域に対するアクセスを有する前記データ記憶媒体組立体において、
標準化されたプロトコルに従って特定された該データ記憶媒体のパワーアップシーケンスの間に、前記データラインを介して該データ記憶媒体の真偽の試験のために使用されるデータを伝送しかつ／または受け取るために、該データ記憶媒体の前記集積回路上にハードワイヤド回路が付加的に配置され、前記真偽の試験のために使用されるデータの最初の伝送または受取が、前記データラインが前記標準化されたプロトコルによって未定義の状態をとる前記パワーアップシーケンスの時間領域内で完了し、該パワーアップシーケンスの時間領域は、該外部装置より該データ記憶媒体に供給電圧が印加された後に、前記信号のうち最初の信号が前記データ記憶媒体に印加される時間から所定時間までの時間領域であることを特徴とするデータ記憶媒体組立体。 - 請求項１６記載のデータ記憶媒体組立体において、
前記ハードワイヤド回路が、ハードウェアにより実現される前記データ記憶媒体のための識別情報を有することを特徴とするデータ記憶媒体組立体。 - 請求項１７記載のデータ記憶媒体組立体において、
前記データ記憶媒体のための前記識別情報が複数のヒューズによって実現され、少なくとも幾つかのヒューズが焼成され、前記識別情報のそれぞれの個々のヒューズが、随伴するヒューズと相補的な状態にある相補的ヒューズを有することを特徴とするデータ記憶媒体組立体。 - 請求項１８記載のデータ記憶媒体組立体において、
前記ハードワイヤド回路が、前記それぞれのヒューズに随伴する相補的ヒューズが適切な状態にあるか否かを試験するための回路を有し、全てのヒューズおよびこれに随伴するヒューズが適切な状態にある場合にのみ、前記データ記憶媒体の識別情報が読取可能であることを特徴とするデータ記憶媒体組立体。 - 請求項１７乃至１９のいずれかに記載のデータ記憶媒体組立体において、
前記データ記憶媒体の前記ハードワイヤド回路が、プロトコルＩＳＯ／ＩＥＣ７８１６−３によって特定される時間領域ｔ2内に、該データ記憶媒体の識別情報を前記外部装置へと伝送することを特徴とするデータ記憶媒体組立体。 - 請求項１７記載のデータ記憶媒体組立体において、
前記データ記憶媒体の前記ハードワイヤド回路が乱数を生成し、これと前記データ記憶媒体の識別情報とを組み合わせることを特徴とするデータ記憶媒体組立体。 - 請求項１７記載のデータ記憶媒体組立体において、
前記データ記憶媒体の前記ハードワイヤド回路が、前記外部装置から受け取った乱数と該データ記憶媒体の識別情報とを組み合わせることを特徴とするデータ記憶媒体組立体。 - 請求項１６記載のデータ記憶媒体組立体において、
前記外部装置がマイクロプロセッサユニットと安全モジュールとを有し、該安全モジュールは前記マイクロプロセッサユニットによって駆動可能であり、前記データ記憶媒体の真偽を試験するための、請求項１〜１５記載の方法が、前記安全モジュールを用いて実施されることを特徴とするデータ記憶媒体組立体。 - 請求項２３記載のデータ記憶媒体組立体において、
前記安全モジュールが前記データ記憶媒体の前記ハードワイヤド回路に直接接続され、該安全モジュールと前記ハードワイヤド回路との間で、直接かつ二方向に前記真偽の試験のために使用されるデータを相互交換可能であることを特徴とするデータ記憶媒体組立体。 - 請求項２２乃至２４のいずれかに記載のデータ記憶媒体組立体において、
前記安全モジュールが前記データ記憶媒体の前記論理ユニットに直接接続され、該安全モジュールと前記論理ユニットとの間で、直接かつ二方向に前記真偽の試験のために使用されるデータを相互交換可能であることを特徴とするデータ記憶媒体組立体。 - 請求項２２乃至２５のいずれかに記載のデータ記憶媒体組立体において、
前記安全モジュールが、前記外部装置の引出口に差し込まれるチップカードであることを特徴とするデータ記憶媒体組立体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4419805.1 | 1994-06-06 | ||
| DE4419805A DE4419805A1 (de) | 1994-06-06 | 1994-06-06 | Verfahren zur Echtheitsprüfung eines Datenträgers |
| PCT/EP1995/002104 WO1995034054A1 (de) | 1994-06-06 | 1995-06-02 | Verfahren zur echtheitsprüfung eines datenträgers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09501529A JPH09501529A (ja) | 1997-02-10 |
| JP4106084B2 true JP4106084B2 (ja) | 2008-06-25 |
Family
ID=6519950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50034696A Expired - Fee Related JP4106084B2 (ja) | 1994-06-06 | 1995-06-02 | データ記憶媒体の真偽の試験方法 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5850524A (ja) |
| EP (1) | EP0712520B1 (ja) |
| JP (1) | JP4106084B2 (ja) |
| CN (1) | CN1105967C (ja) |
| AT (1) | ATE185010T1 (ja) |
| AU (1) | AU701313B2 (ja) |
| CA (1) | CA2168891C (ja) |
| DE (3) | DE4419805A1 (ja) |
| ES (1) | ES2138218T3 (ja) |
| RU (1) | RU2156498C2 (ja) |
| UA (1) | UA40626C2 (ja) |
| WO (1) | WO1995034054A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19622533A1 (de) * | 1996-06-05 | 1997-12-11 | Deutsche Telekom Ag | Verfahren und Vorrichtung zum Laden von Inputdaten in einen Algorithmus bei der Authentikation |
| DE19634064A1 (de) * | 1996-08-23 | 1998-02-26 | Bosch Gmbh Robert | Chipkarte mit Personalisierungsspeicher und Verfahren zum Ein- und Ausgeben von Daten |
| DE19739448A1 (de) | 1997-09-09 | 1999-03-11 | Giesecke & Devrient Gmbh | Verfahren zur Echtheitsprüfung eines Datenträgers |
| DE69722403T2 (de) * | 1997-09-23 | 2004-01-15 | St Microelectronics Srl | Banknote mit einer integrierten Schaltung |
| EP0984403A1 (en) * | 1998-09-01 | 2000-03-08 | Mindport B.V. | Security system |
| JP2000200222A (ja) | 1999-01-07 | 2000-07-18 | Nec Corp | 模倣品防止装置 |
| DE19913326A1 (de) | 1999-03-24 | 2000-10-05 | Giesecke & Devrient Gmbh | Vorrichtung zur Prüfung der Echtheit eines tragbaren Datenträgers |
| EP1103916A1 (de) * | 1999-11-24 | 2001-05-30 | Infineon Technologies AG | Chipkarte |
| DE10041669A1 (de) * | 2000-08-10 | 2002-02-21 | Deutsche Telekom Ag | Verfahren und Vorrichtung zum Prüfen der Echtheit einer Chipkarte |
| DE10040854A1 (de) * | 2000-08-21 | 2002-03-21 | Infineon Technologies Ag | Chipkarte |
| US20040193891A1 (en) * | 2003-03-31 | 2004-09-30 | Juha Ollila | Integrity check value for WLAN pseudonym |
| WO2005078630A1 (en) * | 2004-02-18 | 2005-08-25 | Hyo-Seung Lee | Copy preventing device and preventing method thereof |
| DE102006029970B4 (de) * | 2006-06-29 | 2010-04-29 | Continental Automotive Gmbh | Verfahren zum Bestimmen der Alkoholkonzentration von der Verbrennung zuführbarem Kraftstoff in einem Kraftfahrzeug |
| WO2008029206A2 (en) * | 2006-09-05 | 2008-03-13 | Nokia Corporation | Device interface |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2471003B1 (fr) * | 1979-11-30 | 1986-01-24 | Dassault Electronique | Systeme a objet portatif presentant une information confidentielle et lecteur de cette information, notamment pour des transactions financieres et/ou commerciales |
| JPH07104891B2 (ja) * | 1986-08-05 | 1995-11-13 | 沖電気工業株式会社 | 取引処理装置 |
| CH694306A5 (de) * | 1988-04-11 | 2004-11-15 | Syspatronic Ag Spa | Chipkarte. |
| JPH079666B2 (ja) * | 1988-04-30 | 1995-02-01 | 株式会社東芝 | 携帯可能電子装置取扱システム |
| FR2650097B1 (fr) * | 1989-07-19 | 1992-12-31 | Pailles Jean Claude | Carte a microcircuit cable et procede de transaction entre une carte a microcircuit cable correspondante et un terminal |
| US5148435A (en) * | 1990-05-03 | 1992-09-15 | Universal Data Systems, Inc. | Testable modem and data communications network |
| DE4230866B4 (de) * | 1992-09-16 | 2004-02-05 | Venture Engineering Managementgesellschaft Mbh | Datenaustauschsystem |
| US5612961A (en) * | 1995-04-27 | 1997-03-18 | International Business Machines Corporation | Method and system for verification of the baud rate for an asynchronous serial device residing within a data processing system |
-
1994
- 1994-06-06 DE DE4419805A patent/DE4419805A1/de not_active Withdrawn
-
1995
- 1995-06-02 CN CN95190730A patent/CN1105967C/zh not_active Expired - Fee Related
- 1995-06-02 UA UA96020416A patent/UA40626C2/uk unknown
- 1995-06-02 US US08/591,580 patent/US5850524A/en not_active Expired - Fee Related
- 1995-06-02 AT AT95923224T patent/ATE185010T1/de not_active IP Right Cessation
- 1995-06-02 RU RU96105402/09A patent/RU2156498C2/ru not_active IP Right Cessation
- 1995-06-02 ES ES95923224T patent/ES2138218T3/es not_active Expired - Lifetime
- 1995-06-02 JP JP50034696A patent/JP4106084B2/ja not_active Expired - Fee Related
- 1995-06-02 CA CA002168891A patent/CA2168891C/en not_active Expired - Fee Related
- 1995-06-02 DE DE59506884T patent/DE59506884D1/de not_active Expired - Fee Related
- 1995-06-02 WO PCT/EP1995/002104 patent/WO1995034054A1/de active IP Right Grant
- 1995-06-02 DE DE19580597T patent/DE19580597D2/de not_active Expired - Lifetime
- 1995-06-02 AU AU27872/95A patent/AU701313B2/en not_active Ceased
- 1995-06-02 EP EP95923224A patent/EP0712520B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09501529A (ja) | 1997-02-10 |
| CN1131991A (zh) | 1996-09-25 |
| CA2168891C (en) | 2005-11-01 |
| ATE185010T1 (de) | 1999-10-15 |
| EP0712520A1 (de) | 1996-05-22 |
| US5850524A (en) | 1998-12-15 |
| ES2138218T3 (es) | 2000-01-01 |
| UA40626C2 (uk) | 2001-08-15 |
| DE59506884D1 (de) | 1999-10-28 |
| CN1105967C (zh) | 2003-04-16 |
| DE4419805A1 (de) | 1995-12-07 |
| AU701313B2 (en) | 1999-01-28 |
| EP0712520B1 (de) | 1999-09-22 |
| WO1995034054A1 (de) | 1995-12-14 |
| DE19580597D2 (de) | 1999-04-01 |
| CA2168891A1 (en) | 1995-12-14 |
| AU2787295A (en) | 1996-01-04 |
| RU2156498C2 (ru) | 2000-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4106084B2 (ja) | データ記憶媒体の真偽の試験方法 | |
| RU2224288C2 (ru) | Защищенное запоминающее устройство, имеющее защиту от перехвата | |
| US5786587A (en) | Enhancement of chip card security | |
| US20080109899A1 (en) | One-Time Authentication System | |
| US20030154355A1 (en) | Methods and apparatus for providing a memory challenge and response | |
| US6615351B1 (en) | Method for checking the authenticity of a data medium | |
| KR20010080714A (ko) | 전자 회로 칩을 장착한 시트의 위조 검출 방법 | |
| US20070174615A1 (en) | Method and device for communication using random codes | |
| KR100476892B1 (ko) | 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템 | |
| Ferradi et al. | When organized crime applies academic results: a forensic analysis of an in-card listening device | |
| RU96105402A (ru) | Способ тестирования подлинности носителя информации | |
| EP0770256A1 (en) | Testing of memory content | |
| US7373522B2 (en) | Smart card with enhanced security features and related system, integrated circuit, and methods | |
| US6152367A (en) | Wired logic microcircuit and authentication method having protection against fraudulent detection of a user secret code during authentication | |
| CN111651791A (zh) | 一种区块链私钥存储和身份认证装置 | |
| EP1018713A1 (en) | Imitation judging device | |
| JPH09319845A (ja) | Ｉｃカードシステムにおけるキーデータ設定方法 | |
| JP2001524724A (ja) | チップカード内のデータ管理方法 | |
| JPS63273980A (ja) | 相互認証方式 | |
| EP0708413B1 (en) | Circuit and its method of operation | |
| JPH10326334A (ja) | Ｉｃカードおよびその認証装置 | |
| Ferradi et al. | When Organized Crime Applies Academic Results | |
| GB2611806A (en) | Chip authentication | |
| JPH0338396A (ja) | 次世代ｉｃカード | |
| JP2000251050A (ja) | Ｉｃカード、ｉｃカード情報読取装置、ｉｃカード情報集中管理装置、ｉｃカードの不正記録情報検知方法及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050616 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |