JP4105039B2 - 静電損傷の評価方法 - Google Patents

静電損傷の評価方法 Download PDF

Info

Publication number
JP4105039B2
JP4105039B2 JP2003158074A JP2003158074A JP4105039B2 JP 4105039 B2 JP4105039 B2 JP 4105039B2 JP 2003158074 A JP2003158074 A JP 2003158074A JP 2003158074 A JP2003158074 A JP 2003158074A JP 4105039 B2 JP4105039 B2 JP 4105039B2
Authority
JP
Japan
Prior art keywords
wafer
substrate
film
rotations
electrostatic damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003158074A
Other languages
English (en)
Other versions
JP2004363240A (ja
Inventor
峰生 山口
賢治 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003158074A priority Critical patent/JP4105039B2/ja
Publication of JP2004363240A publication Critical patent/JP2004363240A/ja
Application granted granted Critical
Publication of JP4105039B2 publication Critical patent/JP4105039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置の静電損傷の評価方法に関するものである。
【0002】
【従来の技術】
半導体集積回路装置は、そこに搭載された素子寸法の微細化、高集積化に伴い、外部から突発的に入射する静電気に対する耐性は低下傾向にある。半導体装置に静電気が入射された場合、半導体装置内部回路の素子にダメージが入り、特性不具合が発生する。静電破壊の種類としては、PN接合破壊、薄い酸化膜の破壊、配線溶断破壊などがあげられるが、主なものはバイポーラトランジスタのPN接合破壊やMOSトランジスタのゲート酸化膜破壊である。したがって、微細な半導体装置を開発・製造するためには、静電気に対する半導体装置への影響を評価、検証することが重要となる。
【0003】
半導体集積回路の静電破壊を調べる、従来の静電損傷の試験方法(C−Vチャージ法)の一例を図8に示す(例えば、非特許文献1、特許文献1参照)。図8は、この方法の回路概略図であり、201は高電圧電源、202は保護抵抗、203は高圧リレー、204は負荷コンデンサ、205は負荷抵抗、206は評価素子である。図8のように評価素子206のボンディングパッドである端子を試験回路端子に接続し、高圧リレー203を通して負荷コンデンサ204に電荷を充電し、その後、高圧リレー203を評価素子206側端子に切り替えることにより、評価素子206に短時間に電荷を注入して評価素子各部の静電破壊耐圧を評価する。このとき、静電破壊の破壊(の原因)モードをシミュレートするために、すなわち、模擬的に作るために負荷コンデンサ204と負荷抵抗205の値が標準化されている。人体モデルでは、負荷コンデンサ204は100pF、負荷抵抗205は1500Ω、マシンモデルでは、負荷コンデンサ204は200pF、負荷抵抗205は0Ωである。
【0004】
【非特許文献1】
EIAJ 「半導体デバイスの環境及び耐久性試験方法(追補1)」:EDX−4702(1994)
【特許文献1】
特開2000−206177号公報
【0005】
【発明が解決しようとする課題】
しかしながら、素子の微細化に伴い、従来のゲート酸化膜、接合破壊ではなく、他の絶縁膜の破壊、特に配線層の層間絶縁膜のような膜厚の厚い絶縁膜破壊のモードも優先的に発生するようになってきた。さらには静電破壊個所が半導体集積回路の外部入力出力端子近傍だけでなく、内部回路にも及ぶ現象が見られる。また、これらの静電破壊は半導体装置完成品の取り扱い中あるいは使用中のみならず、半導体装置の製造工程途中においても発生することが明らかになってきている。静電破壊が発生する製造工程としては、ドライエッチング、各種の洗浄、プラズマCVD成膜、絶縁性のウェハカセットによるハンドリング、あるいはウェハ表面に摩擦を生じる工程などがあげられる。
【0006】
ところが上記従来の静電損傷の評価手法は、図8のような評価回路を使用する関係上、プローバまたは測定用ソケットが必要で半導体装置の完成品にしか適用することができず、上記のような最近問題となってきた厚い絶縁膜破壊、内部回路にも及ぶ静電破壊などを早く把握するための工程途中での評価ができないという問題点を有していた。また従来は、半導体装置ダイをウェハからダイシングし個片にした後に評価する必要があり、評価までに時間がかかるという問題、評価結果としては静電破壊の有無のみであり、半導体装置の静電耐圧性能向上を実施するためのプロセス改善上で重要となる絶縁膜の耐圧値を得ることができないという問題、半導体集積回路の配線層間の層間絶縁膜耐圧測定は比較的膜厚の厚い(数百nm〜数千nm)絶縁膜を測定対象とするため、ゲート絶縁膜などよりはきわめて高電圧の電源が必要となり、測定装置や測定等取り扱いが難しいという問題点があった。
【0007】
したがって、この発明の目的は、上記従来の測定方法に係わる問題点を解決するもので、工程途中での静電損傷の評価が可能で、静電破壊の有無、静電破壊耐圧値を得ることができ、高電圧電源も不要な静電損傷の評価方法を提供することである。
【0008】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載の静電損傷の評価方法は、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を前記基板表面に吐出させることで前記基板表面を帯電させつつ、前記基板裏面から前記帯電による電流を測定し、前記電流が略増加しなくなる時の前記基板回転数から前記膜の絶縁耐圧を測定する。
【0019】
このように、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を基板表面に吐出させることで基板表面を帯電させつつ、基板裏面から帯電による電流を測定し、電流が略増加しなくなる時の基板回転数から膜の絶縁耐圧を測定するので、製造工程中のウェハであってもその表面に形成された半導体集積回路構造の絶縁耐圧をチップを実装することなく数値的に評価できる。
【0024】
請求項記載の静電損傷の評価方法は、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を前記基板表面に吐出させることで前記基板表面を帯電させつつ、前記基板表面の電位を測定し、前記電位が略増加しなくなる時の前記基板回転数から前記膜の絶縁耐圧を測定する。
【0025】
このように、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を基板表面に吐出させることで基板表面を帯電させつつ、基板表面の電位を測定し、電位が略増加しなくなる時の基板回転数から膜の絶縁耐圧を測定するので、製造工程中のウェハであってもその表面に形成された半導体集積回路構造の絶縁耐圧をチップを実装することなく数値的に評価できる。
【0026】
請求項記載の静電損傷の評価方法は、請求項1または2記載の静電損傷の評価方法において、前記絶縁性の液体は、超純水である。このように、絶縁性の液体は、超純水であるので、超純水の比抵抗が15MΩcm以上ときわめて絶縁性がよく、電荷を帯電させるとともに外部に逃さないことにより、半導体基板と超純水との摩擦によって半導体基板が帯電する。
【0027】
【発明の実施の形態】
この発明の第1の実施の形態を図1〜図3に基づいて説明する。図1は、本発明の第1の実施の形態における静電損傷評価装置の模式図である。
【0028】
図1において、1001はウェハ(半導体基板)を積載するウェハステージ(支持台)、1002はウェハステージ1001を回転させるウェハ回転モータ、1003は半導体集積回路装置を複数形成しているウェハ、1004はウェハ1003を押えるウェハクランプ、1005は純水などの絶縁性の液体を吐出するノズル、1006は液体を輸送する際の圧力を制御する液体圧力制御機、1007はウェハ1003の裏面と接触しているウェハステージ1001から電流を検出するための電流取り出し用接点、1008は電流取り出し用接点1007からの電流を検出するための微小電流計(電流測定手段)である。この構成において、ウェハ1003と絶縁性の液体との摩擦によりウェハ表面が帯電し、この帯電によりウェハステージ1001から流れる電流を微小電流計1008で測定することにより静電損傷の評価を可能とした。
【0029】
次にこの静電損傷の評価装置を用いた評価方法について、評価装置の動作とともに説明する。まず、ウェハステージ1001にウェハ1003を積載し、ウェハ回転モータ1002を駆動してウェハ1003を回転させる。例えば、毎分200回で回転させる。回転させながら、圧力制御機1006によって圧力制御された絶縁性の超純水(例えば、比抵抗15MΩcm以上)をノズル1005からウェハ1003の半導体集積回路が形成されている面に対し吐出する。その後、ウェハ回転数を初期の200回転から増加させ、場合によっては純水の吐出圧力も次第に増加させていく。例えばウェハ回転数を毎分3000回転まで増加させ、吐出圧力は約0.6MPaにする。そしてこれらウェハ回転数の増加あるいは吐出圧力増加中にウェハステージ1001から流れる電流の変化を微小電流計1008で監視する。
【0030】
以上の操作においてウェハ1003を回転させながら超純水を吐出すると、ウェハ1003と超純水との摩擦によって、ウェハ1003が帯電する。これは超純水の比抵抗が15MΩcm以上ときわめて絶縁性がよく、電荷を帯電させるとともに外部に逃さないからである。この帯電における電荷量は、ウェハ回転数等によって精度良く制御することができる。
【0031】
図2は、ウェハ回転数に対するウェハ表面における帯電量を示す実験結果である。この実験において用いた試料は半導体ウェハ上にSiO2膜を1μm形成したものである。図2に示すように、ウェハ回転数が増大するほど帯電量が概ね比例して増加する。ウェハ回転数を増加させることにより絶縁膜の上部表面上の帯電量が増加するので絶縁膜の上下方向に高電圧が印加されることになるのである。
【0032】
図3は実際の半導体集積回路装置の製造工程において、測定したリーク電流とウェハ回転数との関係を示す。この場合、金属配線を最上層まで形成し、その上に保護膜を成膜した直後のウェハにつき、図1に示す静電損傷評価装置を用い、純水を回転ウェハ上に吐出させて耐圧を測定した結果で、測定中のウェハ回転数に対する、微少電流計1008によるリーク電流量の関係を示す。上に述べたように回転数を上昇させるとともに半導体基板上に形成された構造全体にかかる電圧が増していき、それに伴って2000回転付近からからリーク電流が顕著となり、ウェハ回転数毎分2800回転以上で増加率が減少する。
【0033】
この回転数において、静電破壊が発生したことがわかる。半導体基板上の集積回路構造が静電破壊されると急激に構造の抵抗が下がるのでそれ以上回転数を上げて帯電量を増加させたとしても電流が増えないという特性をもつ。従ってこのときの回転数を破壊が生じた回転数とし、図2によって帯電量がわかり耐圧値が具体的に推定される。図3の例では、半導体基板にトランジスタ、配線、層間絶縁膜、保護膜などが形成された構造全体の耐圧をみていることになり、微視的にはこの構造のもっとも弱い部分が破壊される耐圧値が測定評価できる。また、本発明の静電破壊(損傷)測定法によれば、試料を図3の例のような複雑な構造ではなく、例えば半導体基板上に単にSiO2膜を形成した試料で測定すればそのSiO2膜のみの静電破壊耐圧値を求めることができる。
【0034】
以上のように本実施の形態によれば、図1の評価装置を用い、純水を回転半導体ウェハに吐出し、電荷を発生させてウェハ裏面からのリーク電流を測定するので、従来のような半導体集積回路チップ上に形成されたボンディングパッドにプローバを接触させるか、またはチップをパッケージに実装して測定する必要がなくなる。これにより製造工程中のウェハでも静電損傷の評価が可能となるため、速やかに評価結果を得ることができる上、静電破壊耐圧値を得ることもできる。さらに電荷によって絶縁膜に高電圧を容易に印加するので従来のように取り扱いが難しい高電圧電源も不要であり、多層配線の層間絶縁膜のような厚い膜の破壊耐圧も評価することができる。
【0035】
この発明の第2の実施の形態を図4に基づいて説明する。図4は、本発明の第2の実施の形態における静電損傷評価装置の模式図である。
【0036】
本評価装置は、第1の実施の形態と同様に半導体集積回路装置を複数形成しているウェハ1003を積載するウェハステージ1001と、ウェハ1003を押えるウェハクランプ1004と、ウェハ1003を回転させるウェハ回転モータ1002とを有している。また、ウェハ1003上に純水などの絶縁性液体を照射するためのノズル1005と、液体を輸送する際の圧力を制御する圧力制御機1006とを備える。そしてウェハ1003の表面の半導体装置の温度を検出するための赤外線温度計1009を備えていることが特徴である。この構成において、ウェハ1003と絶縁性の液体との摩擦によりウェハ表面が帯電し、この帯電により生じた熱を赤外線温度計1009で測定することにより静電損傷の評価を可能とした。
【0037】
以上のような構成の静電損傷評価装置を用いた評価方法について次に説明する。ウェハ1003上に精度良く帯電させる方法は第1の実施の形態における評価方法と同様であるので説明を省略する。この装置における静電破壊の検知は、表面に形成した電荷によって、ウェハ1003上に形成された半導体集積回路の絶縁破壊が発生する際の通過電流によるジュール熱を赤外線温度計1009によって検出することである。これは温度上昇を検知する手法であるため、高電圧によって半導体装置の構造が完全に破壊する前段階である、低リーク電流導通状態で長時間保持することによって、リーク箇所ではない半導体装置上の他の部分との温度差を大きくすることができるので、比較的精度良く損傷の領域を検知することができる。ウェハを回転して測定している特はジュール熱で温度上昇したリーク箇所は同心円に見えるが、ウェハの回転を止めて赤外線温度計1009で温度測定を行うことによって、損傷個所の面内分布も確認できるという特徴を有している。
【0038】
本発明の第2の実施の形態は第1の実施の形態と同様の効果を発揮するものである。すなわち、温度が上昇し始める回転数によっておこる帯電圧が静電破壊耐圧値に関連するため、静電破壊耐圧値を求めることができる。
【0039】
この発明の第3の実施の形態を図5〜図7に基づいて説明する。図5は、本発明の第3の実施の形態における静電損傷評価装置の模式図である。
【0040】
本評価装置は、第1の実施の形態と同様に評価対象絶縁膜や半導体集積回路構造を形成しているウェハ1003を積載するウェハステージ1001と、ウェハ1003を押えるウェハクランプ1004と、ウェハ1003を回転させるウェハ回転モータ1002とを有している。また、ウェハ1003上に純水などの絶縁性液体を吐出するためのノズル1005と、液体を輸送する際の圧力を制御する圧力制御機1006とを備える。そして、ウェハ1003の表面の電位を測定するための表面電位計(基板表面電位測定手段)1010を備える。この構成において、ウェハ1003と絶縁性の液体との摩擦によりウェハ表面が帯電し、この帯電したウェハ表面の電位を表面電位計1010で測定することにより静電損傷の評価を可能とした。
【0041】
以上の評価装置を用いた絶縁耐圧測定方法について説明する。この装置において、絶縁膜や半導体集積回路構造が形成されたウェハ1003表面上に精度良く帯電させる方法は第1の実施の形態で説明したものと同じであるから説明を省略するが、帯電したウェハ表面の電位を表面電位計1010で測定して耐圧を測定することが特徴である。
【0042】
図6に、ウェハ上に膜厚1μmで形成された熱酸化膜において、図5に示した装置で回転したウェハ回転数に対する表面電位および酸化膜中の電界強度依存性を示す。図6より、ウェハ回転数に対する表面電位の依存性は、回転数毎分2000回転までは線形に増加するが、それ以上の回転数になると、回転数によらず表面電位はほぼ一定となる。また、そのときの電界強度は約8MV/cmであった。
【0043】
次にウェハ回転数を十分高い回転数である毎分5000回転に固定し、表面電位および電界強度の熱酸化膜厚依存性を調べた。その結果を図7に示す。図7より表面電位は酸化膜厚に対して線形に増加する。そのときの電界強度は約8〜10MV/cmとほぼ一定値を示している。図6、図7のような結果は次のように考えられる。シリコン酸化膜の電流−電圧特性は、酸化膜の絶縁耐圧付近までは当然膜中を流れる電流値は低く押えられているが、絶縁耐圧以上になると膜の少なくとも一部が破壊されて指数関数的に電流値が増加する。酸化膜表面の帯電による電荷は付着すると大きな電圧を誘起するが、電荷量的には多くないため、電流が流れても非常に少なく、絶縁破壊したときのようにリーク電流が増大すると速やかに消失してしまう。この結果、絶縁破壊が起こり、ウェハ回転によって発生する電荷量と大きなリーク電流によって消失する電荷量がつりあった時点でそれ以上表面電位が増加しなくなる。従って、このときの飽和表面電位から酸化膜中の電界強度を求めることによって、簡便に絶縁膜の耐圧を測定することができる。
【0044】
この様な第3の実施の形態も第1の実施の形態と同様の効果を発揮するものである。
【0045】
【発明の効果】
この発明の請求項1記載の静電損傷の評価方法によれば、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を基板表面に吐出させることで基板表面を帯電させつつ、基板裏面から帯電による電流を測定し、電流が略増加しなくなる時の基板回転数から膜の絶縁耐圧を測定するので、製造工程中のウェハであってもその表面に形成された半導体集積回路構造の絶縁耐圧をチップを実装することなく数値的に評価でき、特に最近問題となってきた厚い層間絶縁膜の静電損傷を精度よく評価できるものである。
【0054】
この発明の請求項記載の静電損傷の評価方法によれば、膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を基板表面に吐出させることで基板表面を帯電させつつ、基板表面の電位を測定し、電位が略増加しなくなる時の基板回転数から膜の絶縁耐圧を測定するので、製造工程中のウェハであってもその表面に形成された半導体集積回路構造の絶縁耐圧をチップを実装することなく数値的に評価でき、特に最近問題となってきた厚い層間絶縁膜の静電損傷を精度よく評価できるものである。
【0055】
請求項では、絶縁性の液体は、超純水であるので、超純水の比抵抗が15MΩcm以上ときわめて絶縁性がよく、電荷を帯電させるとともに外部に逃さないことにより、半導体基板と超純水との摩擦によって半導体基板が帯電する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における静電損傷の評価装置の模式図である。
【図2】本発明の第1の実施の形態におけるウェハ回転数に対する帯電量を示すグラフである。
【図3】本発明の第1の実施の形態における装置を用いて測定したリーク電流とウェハ回転数との関係を示すグラフである。
【図4】本発明の第2の実施の形態における静電損傷の評価装置の模式図である。
【図5】本発明の第3の実施の形態における静電損傷の評価装置の模式図である。
【図6】本発明の第3の実施の形態における膜厚1μmの熱酸化膜におけるウェハ回転数に対する表面電位および電界強度依存性を示すグラフである。
【図7】本発明の第3の実施の形態における表面電位および電界強度の熱酸化膜厚依存性を示すグラフである。
【図8】従来の技術における静電損傷の試験装置を示す回路図である。
【符号の説明】
1001 ウェハステージ
1002 ウェハ回転モータ
1003 ウェハ
1004 ウェハクランプ
1005 ノズル
1006 圧力制御機
1007 電流取り出し用接点
1008 微小電流計
1009 赤外線温度計
1010 表面電位計
201 高電圧電源
202 保護抵抗
203 高圧リレー
204 負荷コンデンサ
205 負荷抵抗
206 評価素子

Claims (3)

  1. 膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を前記基板表面に吐出させることで前記基板表面を帯電させつつ、前記基板裏面から前記帯電による電流を測定し、前記電流が略増加しなくなる時の前記基板回転数から前記膜の絶縁耐圧を測定することを特徴とする静電損傷の評価方法。
  2. 膜が形成された半導体基板をその回転数を増加させながら回転させ、絶縁性の液体を前記基板表面に吐出させることで前記基板表面を帯電させつつ、前記基板表面の電位を測定し、前記電位が略増加しなくなる時の前記基板回転数から前記膜の絶縁耐圧を測定することを特徴とする静電損傷の評価方法。
  3. 前記絶縁性の液体は、超純水である請求項1または2に記載の静電損傷の評価方法。
JP2003158074A 2003-06-03 2003-06-03 静電損傷の評価方法 Expired - Fee Related JP4105039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003158074A JP4105039B2 (ja) 2003-06-03 2003-06-03 静電損傷の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003158074A JP4105039B2 (ja) 2003-06-03 2003-06-03 静電損傷の評価方法

Publications (2)

Publication Number Publication Date
JP2004363240A JP2004363240A (ja) 2004-12-24
JP4105039B2 true JP4105039B2 (ja) 2008-06-18

Family

ID=34051603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003158074A Expired - Fee Related JP4105039B2 (ja) 2003-06-03 2003-06-03 静電損傷の評価方法

Country Status (1)

Country Link
JP (1) JP4105039B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7356182B2 (ja) 2019-10-08 2023-10-04 ホリゾン・インターナショナル株式会社 用紙搬送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7356182B2 (ja) 2019-10-08 2023-10-04 ホリゾン・インターナショナル株式会社 用紙搬送装置

Also Published As

Publication number Publication date
JP2004363240A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
US8323990B2 (en) Reliability test structure for multilevel interconnect
US20110074459A1 (en) Structure and method for semiconductor testing
CN101728293B (zh) Mos晶体管器件栅氧化层完整性测试的方法
Ghoneim et al. Electrical analysis of high dielectric constant insulator and metal gate metal oxide semiconductor capacitors on flexible bulk mono-crystalline silicon
TWI323922B (en) A test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
JP4105039B2 (ja) 静電損傷の評価方法
US6486692B1 (en) Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same
Schnable et al. Failure mechanisms in large-scale integrated circuits
JP3751598B2 (ja) チャージアップダメージ評価用半導体装置とその評価方法
US8519388B2 (en) Embedded structure for passivation integrity testing
JP2010056503A (ja) 注入装置の性能を決定する方法
JP2007150007A (ja) 半導体装置の評価方法および半導体装置の製造方法
Chou et al. Active devices under CMOS I/O pads
Chou et al. Die cracking evaluation and improvement in ULSI plastic package
Cheng et al. Investigation of BEOL plasma process induced damage effect on gate oxide
Hsiao et al. Damage characterization study using piezoresistive stress sensors for wire bonding process
JP2004031465A (ja) 損傷評価用ウエハ及びウエハ損傷評価方法
JP2002313866A (ja) プラズマダメージ評価用素子群及びプラズマダメージの評価方法
Hillman Temperature dependence of electrical overstress
JP2007232615A (ja) 過大電流検出素子
KR100822916B1 (ko) 반도체 장치 및 그 전기적 파라미터 테스트 방법
TW200832581A (en) In-situ damage detecting method and measuring apparatus of porous low-k material
Chen et al. OBIRCH analysis of electrostatic discharge ICs
Gorlov et al. Parts screening for ESD susceptibility
CN117525034A (zh) 电迁移监控器件结构、其形成方法及其监控方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees