JP4098671B2

JP4098671B2 - Circuit module

Info

Publication number: JP4098671B2
Application number: JP2003151458A
Authority: JP
Inventors: 裕治国本
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2003-05-28
Filing date: 2003-05-28
Publication date: 2008-06-11
Anticipated expiration: 2023-05-28
Also published as: JP2004356335A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の基板を積層した構造を有する積層構造基板を用いた回路モジュールに関する。
【０００２】
【従来の技術】
電子回路が形成された比較的小規模なプリント基板（以下、「子基板」と称する）を、同様に電子回路が形成された比較的大規模なプリント基板（以下、「親基板」と称する）に、コネクタ等の接続治具を使用せずに実装する方法として、子基板の側面に半円状のスルーホールビア端子（例えば、特許文献１参照）を形成し、このスルーホールビア端子と、親基板上の端子とをはんだ等により接続する方法が知られている。
【０００３】
図１は従来の子基板の上面図、図２は図１のＡ−Ａ´線断面図である。これらの図に示すように、子基板５００は、絶縁層であるコア材５０２の上面及び下面に回路の形成領域である導体層５０４及び５０６が形成され、コア材５０２の上面及び下面の外縁部に半円状のパターンであるランド５０８及び５１０が形成される。更に、これら半円状のランド５０８及び５１０の形成領域には、コア材５０２の上面から下面へ延在する半円状のスルーホール５１２が形成される。このスルーホール５１２の内面はメッキ処理され、ランド５０８及び５１０とスルーホール５１２とにより、スルーホールビア端子５１４が形成される。
【０００４】
【特許文献１】
特開２００３−１２４３６６号公報（図２）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した半円状のスルーホールビア端子５１４は、基板外形の加工時に、基板の切断部分に沿って形成された円形状のスルーホールビアを半分に切断することにより形成される。このため、図３に示すように、現状では加工精度上、スルーホール５１２の直径は０．６ｍｍ程度が微細化の限界である。また、ランド５０８及び５１０の幅（ランド幅）を０．１ｍｍ程度、隣接するランド間の距離を０．２ｍｍ程度確保する場合には、隣接するスルーホールビア端子５１４間の距離は１ｍｍ程度必要となる。
【０００６】
このように、隣接するスルーホールビア端子５１４間の距離の短縮化に制限があると、子基板５００に入出力信号線が多数存在し、これに伴ってスルーホールビア端子５１４が多数必要になる場合には、子基板５００の小型化の弊害となり、親基板における子基板５００の占有面積が増加するという問題が生じる。
【０００７】
本発明は、上記の問題を解決するものであり、基板の小型化を図った積層構造基板を用いた回路モジュールを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、第１のコア材と、前記第１のコア材の側面に、該第１のコア材の上面から下面へかけて延在する第１の接続端子と、第２のコア材と、前記第２のコア材の下面の外縁部に形成される第２の接続端子とを有し、前記第２のコア材の上面に前記第１のコア材を積層して構成される積層構造基板と、第３のコア材と、第４のコア材と、前記第３のコア材に設けられた第１の孔と、前記第４のコア材に設けられた第２の孔と、前記第３のコア材の上面における前記第１の孔の外縁部分に形成される第３の接続端子と、前記第１の孔の周囲に形成される支持部材と、前記第２の孔の周囲に形成され前記第４のコア材の上面から下面にかけて延在する第４の接続端子とを有し、前記第３のコア材の下部に前記第４のコア材が積層される親基板と、
を備え、前記孔に積層構造基板を嵌合し、前記第１の接続端子と前記第３の接続端子とを接続し、前記第２の接続端子と前記第４の接続端子とを接続し、前記第１のコア材の下面を前記支持部材で支持することで構成され、前記第１の孔と前記第２の孔とからなる段差を有し、前記第１のコア材の下面の面積は、前記支持部材が形成された後の前記第１の孔の面積よりも大きく、前記第２のコア材の上面の面積は、前記支持部材が形成された後の前記第１の孔の面積よりも小さく、また前記第２の孔の面積よりも大きく、
前記支持部材が形成された後の前記第１の孔の面積は、前記支持部材が形成された後の前記第３のコア材に設けられた孔の面積である回路モジュールである。
【００１３】
また、本発明は請求項２に記載されるように、請求項１に記載の回路モジュールにおいて、前記第１及び第２のコア材の間に、１又は複数のコア材が積層されるように構成される。
【００１６】
本発明によれば、第１のコア材の側面に、該第１のコア材の上面から下面へ延在する第１の接続端子が形成され、第２のコア材の下面に第２の接続端子が形成され、第２のコア材の上部に第１のコア材を積層することにより積層構造基板が構成される。このような構成により、基板側面において接続端子を２段に形成することができるとともに、上段の接続端子と下段の接続端子との絶縁を確保することができ、多数の接続端子が必要となる場合において、基板の小型化を図り、当該基板の親基板における占有面積を減少させることができる。
【００１７】
【発明の実施の形態】
本実施形態の子基板としての積層構造基板は、上部基板と下部基板とを積層した構造を有する。以下、図面を参照しながら本発明の実施の形態を説明する。
【００１８】
図４は、本実施形態の積層構造基板を構成する上部基板の上面図であり、図５は、図４のＡ−Ａ´線断面図である。これらの図に示すように、上部基板１００は、コア材１０２、導体層１０４、１０６、ランド１０８、１１０及びスルーホール１１２により構成される。
【００１９】
コア材１０２は、例えば樹脂、セラミック等の絶縁層である。このコア材１０２の上面には、回路の形成領域である導体層１０４が形成される。一方、コア材１０２の下面には、回路の形成領域である導体層１０６が形成される。なお、コア材１０２の下面に形成される導体層１０６には、必ずしも回路が形成される必要はない。
【００２０】
更に、コア材１０２の上面における対向する２辺の外縁部には半円状のパターンである複数のランド１０８が形成される。一方、コア材１０２の下面における対向する２辺の外縁部には半円状のパターンである複数のランド１１０が形成される。これら半円状のランド１０８及び１１０の形成領域には、コア材１０２の上面から下面へ延在する半円状のスルーホール１１２が形成される。このスルーホール１１２は、ランド１０８及び１１０と同じ中心を有し、これらランド１０８及び１１０よりも若干小さい半径を有する。このため、スルーホール１１２の周辺には弧状のランド１０８及び１１０が残されることになる。また、スルーホール１１２の内面はメッキ処理され、ランド１０８及び１１０とスルーホール１１２とにより、外部接続端子であるスルーホールビア端子１１４が形成される。
【００２１】
図６は、本実施形態の積層構造基板を構成する下部基板の下面図であり、図７は、図６のＢ−Ｂ´線断面図である。これらの図に示すように、下部基板１５０は、コア材１５２、導体層１５４、１５６及びランド１５８により構成される。
【００２２】
コア材１５２は、上部基板１００を構成するコア材１０２と同様、例えば樹脂、セラミック等の絶縁層である。このコア材１５２の上面の面積は、上部基板１００を構成するコア材１０２の下面の面積よりも小さくなるように形成されている。また、コア材１５２の上面には、回路の形成領域である導体層１５４が形成される。一方、コア材１５２の下面には、回路の形成領域である導体層１５６が形成される。なお、コア材１５２の上面に形成される導体層１５４には、必ずしも回路が形成される必要はない。更に、コア材１５２の下面における対向する２辺の外縁部にはパターンである複数のランド１５８が形成される。
【００２３】
図８は、本実施形態の第１の積層構造基板の断面図である。同図に示す積層構造基板２００は、図４及び図５に示した上部基板１００の下部に、図６及び図７に示した下部基板１５０を、プリプレグ１８０を介して積層することにより構成される。プリプレグ１８０は、例えばガラス織布に熱硬化性樹脂を含侵させることによって形成されるものであり、上部基板１００と下部基板１５０とを接着させるとともに、これら上部基板１００と下部基板１５０とを絶縁する役割を果たす。
【００２４】
上述したように、下部基板１５０を構成するコア材１５２の上面の面積は、上部基板１００を構成するコア材１０２の下面の面積よりも小さくなるように形成されている。このため、積層構造基板２００は、上部の面積が下部の面積よりも大きく、段差を有する構造となる。
【００２５】
ところで、積層構造基板は、上部基板と下部基板との間に、更に別のコア材を介在させる構造でも良い。図９は、本実施形態の第２の積層構造基板の段面図である。同図に示す積層構造基板２５０は、図４及び図５に示した上部基板１００の下部に図６及び図７に示した下部基板１５０を、プリプレグ１８０及びコア材１９０を介して積層することにより構成される。プリプレグ１８０は、コア材１９０の上面及び下面に形成され、上部基板１００とコア材１９０とを接着させるとともに、下部基板１５０とコア材１９０とを接着させる。また、プリプレグ１８０及びコア材１９０は、上部基板１００と下部基板１５０とを絶縁する役割を果たす。
【００２６】
コア材１９０の上面は、上部基板１００を構成するコア材１０２の下面の面積よりも小さく、下面は、下部基板１５０を構成するコア材１５２の上面と同一の面積を有するように形成されている。このため、積層構造基板２５０は、図８に示した積層構造基板２００と同様、上部の面積が下部の面積よりも大きく、段差を有する構造となる。
【００２７】
なお、コア材１９０は、必ずしも１枚である必要はなく、複数枚のコア材を積層させたものであってもよい。
【００２８】
上述した積層構造基板２００及び２５０は、親基板に実装されることにより、当該親基板とともに回路モジュールを構成する。
【００２９】
図１０は、本実施形態の第１の親基板の断面図である。同図に示すように、親基板３００は、コア材３０２、導体層３０４、３０６、ランド３０８、支持部材３１０、コア材３１２、導体層３１４、３１６、ランド３１８、３２０，スルーホール３２２及びプリプレグ３３０により構成される。
【００３０】
コア材３０２は、例えば樹脂、セラミック等の絶縁層である。このコア材３０２の上面には、回路の形成領域である導体層３０４が形成される。一方、コア材３０２の下面には、回路の形成領域である導体層３０６が形成される。なお、コア材３０２の下面に形成される導体層３０６には、必ずしも回路が形成される必要はない。これらコア材３０２、導体層３０４及び３０６により上部基板が構成される。
【００３１】
コア材３１２は、上部基板を構成するコア材３０２と同様、例えば樹脂、セラミック等の絶縁層である。このコア材３１２の下面には、回路の形成領域である導体層３１４が形成される。一方、コア材３１２の上面には、回路の形成領域である導体層３１６が形成される。なお、コア材３１２の上面に形成される導体層３１６には、必ずしも回路が形成される必要はない。これらコア材３１２、導体層３１４及び３１６により下部基板が構成される。
【００３２】
コア材３０２、導体層３０４及び３０６により構成される上部基板の下部には、プリプレグ３３０を介して、コア材３１２、導体層３１４及び３１６により構成される下部基板が積層される。プリプレグ３３０は、例えば高分子材料とフェライト材料とを混合、撹拌し、硬化させることによって形成されるものであり、上部基板と下部基板とを接着させるとともに、これら上部基板と下部基板とを絶縁する役割を果たす。
【００３３】
親基板３００には、上部基板、プリプレグ３３０及び下部基板を貫通する孔３４０が形成される。更に、上部基板及びプリプレグ３３０における孔３４０の周囲には支持部材３１０が形成される。支持部材３１０が形成された後の孔３４０は、上方の開口部の面積が、図８に示した積層構造基板２００や図９に示した積層構造基板２５０における上部基板１００の下面の面積より小さく、下部基板１５０の上面及び下面の面積よりも大きくなるように形成される。
【００３４】
また、上部基板を構成するコア材３０２の上面における孔３４０の周囲にはパターンである複数のランド３０８が形成される。一方、下部基板を構成するコア材３１２の下面における孔３４０の周囲には半円状のパターンである複数のランド３１８が形成される。また、下部基板を構成するコア材３１２の上面における孔３４０の周囲には半円状のパターンである複数のランド３２０が形成される。これら半円状のランド３１８及び３２０の形成領域には、コア材３１２の上面から下面へ延在する半円状のスルーホール３２２が形成される。このスルーホール３１２は、ランド３１８及び３２０と同じ中心を有し、これらランド３１８及び３２０よりも若干小さい半径を有する。このため、スルーホール３２２の周辺には弧状のランド３１８及び３２０が残されることになる。また、スルーホール３２２の内面はメッキ処理され、ランド３１８及び３２０とスルーホール３２２とにより、外部接続端子であるスルーホールビア端子３２４が形成される。
【００３５】
図１１は、本実施形態における第１の回路モジュールの構成例を示す図である。同図に示す回路モジュール４００は、図１０に示した親基板３００の孔３４０に、図８に示した積層構造基板２００を嵌合することにより構成される。上述したように、親基板３００において、支持部材３１０が形成された後の孔３４０は、上方の開口部の面積が、図８に示した積層構造基板２００における上部基板１００の下面の面積より小さく、下部基板１５０の上面及び下面の面積よりも大きくなるように形成されている。このため、積層構造基板２００における上部基板１００の下面は支持部材３１０によって支持され、積層構造基板２００が親基板３００の孔３４０から抜け落ちることが防止される一方、積層構造基板２００における下部基板１５０を親基板３００の孔３４０に納めることができる。
【００３６】
なお、図１１では、図１０に示した親基板３００の孔３４０に、図８に示した積層構造基板２００を嵌合することにより回路モジュール４００が構成されたが、図１０に示した親基板３００の孔３４０に、図９に示した積層構造基板２５０を嵌合することによっても、同様に回路モジュールを構成することができる。
【００３７】
また、積層構造基板２００の上部基板１００におけるスルーホールビア端子１１４と、親基板３００の上部基板におけるランド３０８とは、はんだ３２６により接続される。同様に、積層構造基板２００の下部基板１５０におけるランド１１８と、親基板３００の下部基板におけるスルーホールビア端子３２４とは、はんだ３２８により接続される。
【００３８】
ところで、親基板は、上部基板と下部基板との間に、更に別のコア材を介在させる構造でも良い。図１２は、本実施形態の第２の親基板の断面図である。同図に示す親基板３５０は、コア材３０２、導体層３０４及び３０６により構成される上部基板と、コア材３１２、導体層３１４及び３１６により構成される下部基板との間に、プリプレグ３３０及びコア材３３２を介在させて積層することにより構成される。プリプレグ３３０は、コア材３３２の上面及び下面に形成され、上部基板とコア材３３２とを接着させるとともに、下部基板とコア材３３２とを接着させる。また、プリプレグ３３０及びコア材３３２は、親基板３５０における上部基板と下部基板とを絶縁する役割を果たす。なお、コア材３３２は、必ずしも１枚である必要はなく、複数枚のコア材を積層させたものであってもよい。
【００３９】
支持部材３１０が形成された後の孔３４０は、上方の開口部の面積が、図８に示した積層構造基板２００や図９に示した積層構造基板２５０における上部基板１００の下面の面積より小さく、下部基板１５０の上面及び下面の面積よりも大きくなるように形成される。
【００４０】
図１３は、本実施形態における第２の回路モジュールの構成例を示す図である。同図に示す回路モジュール４５０は、図１２に示した親基板３５０の孔３４０に、図９に示した積層構造基板２５０を嵌合することにより構成される。上述したように、親基板３５０において、支持部材３１０が形成された後の孔３４０は、上方の開口部の面積が、図９に示した積層構造基板２５０における上部基板１００の下面の面積より小さく、下部基板１５０の上面及び下面の面積よりも大きくなるように形成されている。このため、積層構造基板２５０における上部基板１００の下面は支持部材３１０によって支持され、積層構造基板２５０が親基板３００の孔３４０から抜け落ちることが防止される一方、積層構造基板２５０における下部基板１５０を親基板３５０の孔３４０に納めることができる。
【００４１】
また、積層構造基板２５０の上部基板１００におけるスルーホールビア端子１１４と、親基板３５０の上部基板におけるランド３０８とは、はんだ３２６により接続される。同様に、積層構造基板２５０の下部基板１５０におけるランド１１８と、親基板３５０の下部基板におけるスルーホールビア端子３２４とは、はんだ３２８により接続される。
【００４２】
なお、図１３では、図１２に示した親基板３５０の孔３４０に、図９に示した積層構造基板２５０を嵌合することにより回路モジュール４００が構成されたが、図１２に示した親基板３５０の孔３４０に、図８に示した積層構造基板２００を嵌合することによっても、同様に回路モジュールを構成することができる。
【００４３】
このように、本実施形態では、積層構造基板２００及び２５０において、上部基板１００を構成するコア材１０２の側面に、該コア材１０２の上面から下面へ延在するスルーホールビア端子１１４が形成され、下部基板１５０を構成するコア材１５２の下面にランド１５８が形成され、下部基板１５０の上部に上部基板１００が積層される。このような構成により、積層構造基板２００及び２５０の側面において接続端子を２段に形成することができるとともに、上段の接続端子であるスルーホールビア端子１１４と下段の接続端子であるランド１５８との絶縁を確保することができ、多数の接続端子が必要となる場合において、基板の小型化を図り、親基板３００及び３５０における積層構造基板２００及び２５０の占有面積を減少させることができる。
【００４４】
また、積層構造基板２００及び２５０が実装される親基板３００及び３５０において、上部基板を構成するコア材３０２の上面における孔３４０の周囲にランド３０８が形成され、下部基板を構成するコア材３１２における孔３４０の周囲に該コア材３１２の上面から下面へ延在するスルーホールビア端子３２４が形成され、下部基板の上部に上部基板が積層される。これにより、積層構造基板２００及び２５０の実装に適した親基板３００及び３５０を構成することができる。また、親基板３００及び３５０がこのような構成を有することにより、孔３４０の周囲において接続端子を２段に形成することができるとともに、上段の接続端子であるランド３０８と下段の接続端子であるスルーホールビア端子３２４との絶縁を確保することができる。
【００４５】
また、親基板３００及び３５０において、支持部材３１０が形成された後の孔３４０は、上方の開口部の面積が、積層構造基板２００及び２５０における上部基板１００の下面の面積より小さく、下部基板１５０の上面及び下面の面積よりも大きくなるように形成されている。換言すれば、積層構造基板２００及び２５０における上部基板１００の下面の面積は、親基板３００及び３５０における支持部材３１０が形成された後の孔３４０の上方の開口部の面積よりも大きく、下部基板１５０の上面及び下面の面積は、親基板３００及び３５０における支持部材３１０が形成された後の孔３４０の上方の開口部の面積よりも小さくなるように形成されている。このため、積層構造基板２００及び２５０における上部基板１００の下面は支持部材３１０によって支持され、積層構造基板２００及び２５０が親基板３００及び３５０の孔３４０から抜け落ちることが防止される一方、積層構造基板２００及び２５０における上部基板１５０を親基板３００及び３５０の孔３４０に納めて、ランド１５８とスルーホールビア端子３２４との接続を確保することができる。
【００４６】
【発明の効果】
本発明によれば、基板の小型化を図った積層構造基板と、当該積層構造基板を親基板に実装した回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】従来の子基板の上面図である。
【図２】従来の子基板の断面図である。
【図３】従来の子基板におけるスルーホールビア端子近傍の拡大図である。
【図４】本実施形態の上部基板の上面図である。
【図５】本実施形態の上部基板の断面図である。
【図６】本実施形態の下部基板の下面図である。
【図７】本実施形態の下部基板の断面図である。
【図８】本実施形態の第１の積層構造基板の断面図である。
【図９】本実施形態の第２の積層構造基板の断面図である。
【図１０】本実施形態の第１の親基板の断面図である。
【図１１】本実施形態の第２の親基板の断面図である。
【図１２】本実施形態の第１の回路モジュールの断面図である。
【図１３】本実施形態の第２の回路モジュールの断面図である。
【符号の説明】
１００上部基板
１０２、１５２、１９０、３０２、３１２、３３２コア材
１０４、１０６、１５４、１５６、３０４、３０６、３１４、３１６導体層
１０８、１１０、１５８、３０８、３１８、３２０ランド
１１２、３２２スルーホール
１１４、３２４スルーホールビア端子
１５０下部基板
１８０、３３０プリプレグ
３００、３５０親基板
３１０支持部材
３２６、３２８はんだ
３４０孔
４００、４５０回路モジュール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit module using a laminated structure board having a structure formed by laminating a plurality of substrates.
[0002]
[Prior art]
A relatively small printed circuit board (hereinafter referred to as “child board”) on which an electronic circuit is formed is used as a relatively large printed circuit board (hereinafter referred to as “parent circuit board”) on which an electronic circuit is formed. In addition, as a method of mounting without using a connecting jig such as a connector, a semicircular through-hole via terminal (see, for example, Patent Document 1) is formed on the side surface of the daughter board, and this through-hole via terminal; A method of connecting terminals on a parent substrate with solder or the like is known.
[0003]
FIG. 1 is a top view of a conventional daughter board, and FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. As shown in these drawings, in the sub-board 500, conductor layers 504 and 506, which are circuit formation regions, are formed on the upper surface and the lower surface of the core material 502, which is an insulating layer. Lands 508 and 510 having a semicircular pattern are formed. Further, in the formation region of these semicircular lands 508 and 510, a semicircular through hole 512 extending from the upper surface to the lower surface of the core material 502 is formed. The inner surface of the through hole 512 is plated, and the through hole via terminal 514 is formed by the lands 508 and 510 and the through hole 512.
[0004]
[Patent Document 1]
Japanese Patent Laying-Open No. 2003-124366 (FIG. 2)
[0005]
[Problems to be solved by the invention]
However, the semicircular through-hole via terminal 514 described above is formed by cutting a circular through-hole via formed along the cut portion of the substrate in half when processing the outer shape of the substrate. For this reason, as shown in FIG. 3, the diameter of the through hole 512 is about 0.6 mm at the current limit in terms of processing accuracy. Further, when the width (land width) of the lands 508 and 510 is about 0.1 mm and the distance between adjacent lands is about 0.2 mm, the distance between the adjacent through-hole via terminals 514 needs to be about 1 mm. Become.
[0006]
As described above, when the distance between adjacent through-hole via terminals 514 is shortened, a large number of input / output signal lines exist on the sub board 500, and accordingly, a large number of through-hole via terminals 514 are required. In this case, there is an adverse effect of downsizing the sub board 500, and there is a problem that the occupied area of the sub board 500 in the parent board increases.
[0007]
An object of the present invention is to solve the above-described problems and to provide a circuit module using a laminated substrate in which the substrate is downsized.
[0008]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a first core material and a side surface of the first core material, the upper surface of the first core material being applied from the upper surface to the lower surface. A first connecting terminal that extends, a second core material, and a second connecting terminal formed on an outer edge portion of the lower surface of the second core material. A laminated structure substrate formed by laminating the first core material on the upper surface, a third core material, a fourth core material, and a first hole provided in the third core material; A second hole provided in the fourth core material, a third connection terminal formed on an outer edge portion of the first hole on the upper surface of the third core material, and the first hole comprises a support member formed around, and a fourth connection terminal extending from the upper surface to the lower surface of the formed around the fourth core member of the second hole, the third The parent substrate having the the lower fourth of the core material is laminated core member,
Including a laminated structure board fitted in the hole, connecting the first connection terminal and the third connection terminal, connecting the second connection terminal and the fourth connection terminal, The lower surface of the first core material is configured by supporting the lower surface of the first core material with the support member, and has a step formed by the first hole and the second hole, and the area of the lower surface of the first core material is , greater than the area of said first hole after said support member is formed, the area of the upper surface of the second core material, than the area of said first hole after said support member is formed Is smaller and larger than the area of the second hole,
The area of the first hole after the support member is formed is a circuit module that is an area of the hole provided in the third core material after the support member is formed .
[0013]
Further, the invention as described in claim 2, in the circuit module according to claim 1, between the first and second core materials, as one or more of the core material are laminated Composed.
[0016]
According to the present invention, the first connection terminal extending from the upper surface to the lower surface of the first core material is formed on the side surface of the first core material, and the second connection is formed on the lower surface of the second core material. A terminal is formed, and a laminated structure substrate is formed by laminating the first core material on top of the second core material. With such a configuration, the connection terminals can be formed in two stages on the side surface of the substrate, and insulation between the upper connection terminals and the lower connection terminals can be secured, and a large number of connection terminals are required. Thus, the substrate can be reduced in size, and the occupied area of the substrate on the parent substrate can be reduced.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
The stacked structure substrate as the sub-substrate of this embodiment has a structure in which an upper substrate and a lower substrate are stacked. Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0018]
FIG. 4 is a top view of the upper substrate constituting the multilayer structure substrate of the present embodiment, and FIG. 5 is a cross-sectional view taken along the line AA ′ of FIG. As shown in these drawings, the upper substrate 100 includes a core material 102, conductor layers 104 and 106, lands 108 and 110, and a through hole 112.
[0019]
The core material 102 is an insulating layer made of, for example, resin or ceramic. On the upper surface of the core material 102, a conductor layer 104, which is a circuit formation region, is formed. On the other hand, a conductor layer 106, which is a circuit formation region, is formed on the lower surface of the core material 102. A circuit is not necessarily formed on the conductor layer 106 formed on the lower surface of the core material 102.
[0020]
Furthermore, a plurality of lands 108 having a semicircular pattern are formed on the outer edges of two opposing sides on the upper surface of the core material 102. On the other hand, a plurality of lands 110 having a semicircular pattern are formed on the outer edges of two opposing sides on the lower surface of the core material 102. In the formation region of the semicircular lands 108 and 110, a semicircular through hole 112 extending from the upper surface to the lower surface of the core material 102 is formed. The through hole 112 has the same center as the lands 108 and 110, and has a slightly smaller radius than the lands 108 and 110. For this reason, arc-shaped lands 108 and 110 are left around the through hole 112. The inner surface of the through hole 112 is plated, and the lands 108 and 110 and the through hole 112 form a through hole via terminal 114 that is an external connection terminal.
[0021]
FIG. 6 is a bottom view of the lower substrate constituting the multilayer structure substrate of the present embodiment, and FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. As shown in these drawings, the lower substrate 150 includes a core material 152, conductor layers 154 and 156, and lands 158.
[0022]
The core material 152 is an insulating layer made of, for example, resin or ceramic, like the core material 102 constituting the upper substrate 100. The area of the upper surface of the core material 152 is formed to be smaller than the area of the lower surface of the core material 102 constituting the upper substrate 100. A conductor layer 154 that is a circuit formation region is formed on the upper surface of the core material 152. On the other hand, a conductor layer 156 that is a circuit formation region is formed on the lower surface of the core material 152. Note that a circuit is not necessarily formed on the conductor layer 154 formed on the upper surface of the core material 152. Furthermore, a plurality of lands 158 that are patterns are formed on the outer edges of two opposing sides on the lower surface of the core material 152.
[0023]
FIG. 8 is a cross-sectional view of the first multilayer structure substrate of the present embodiment. The laminated structure substrate 200 shown in the figure is configured by laminating the lower substrate 150 shown in FIGS. 6 and 7 via the prepreg 180 on the lower portion of the upper substrate 100 shown in FIGS. 4 and 5. . The prepreg 180 is formed, for example, by impregnating a glass woven fabric with a thermosetting resin. The prepreg 180 adheres the upper substrate 100 and the lower substrate 150 and insulates the upper substrate 100 and the lower substrate 150 from each other. To play a role.
[0024]
As described above, the area of the upper surface of the core material 152 constituting the lower substrate 150 is formed to be smaller than the area of the lower surface of the core material 102 constituting the upper substrate 100. For this reason, the multilayer structure substrate 200 has a structure in which the upper area is larger than the lower area and has a step.
[0025]
By the way, the laminated structure substrate may have a structure in which another core material is interposed between the upper substrate and the lower substrate. FIG. 9 is a step view of the second laminated structure substrate of the present embodiment. The laminated structure substrate 250 shown in the figure is formed by laminating the lower substrate 150 shown in FIGS. 6 and 7 below the upper substrate 100 shown in FIGS. 4 and 5 via the prepreg 180 and the core material 190. Composed. The prepreg 180 is formed on the upper surface and the lower surface of the core material 190, and bonds the upper substrate 100 and the core material 190 and bonds the lower substrate 150 and the core material 190. The prepreg 180 and the core material 190 serve to insulate the upper substrate 100 and the lower substrate 150 from each other.
[0026]
The upper surface of the core material 190 is smaller than the area of the lower surface of the core material 102 constituting the upper substrate 100, and the lower surface is formed to have the same area as the upper surface of the core material 152 constituting the lower substrate 150. . Therefore, the laminated structure substrate 250 has a structure in which the upper area is larger than the lower area and has a step, like the laminated structure substrate 200 shown in FIG.
[0027]
In addition, the core material 190 does not necessarily need to be one sheet, and may be a laminate of a plurality of core materials.
[0028]
The laminated structure substrates 200 and 250 described above constitute a circuit module together with the parent substrate by being mounted on the parent substrate.
[0029]
FIG. 10 is a cross-sectional view of the first parent substrate of the present embodiment. As shown in the figure, the parent substrate 300 includes a core material 302, conductor layers 304 and 306, a land 308, a support member 310, a core material 312, conductor layers 314 and 316, lands 318 and 320, a through hole 322, and a prepreg 330. Consists of.
[0030]
The core material 302 is an insulating layer such as resin or ceramic. On the upper surface of the core material 302, a conductor layer 304, which is a circuit formation region, is formed. On the other hand, a conductor layer 306 that is a circuit formation region is formed on the lower surface of the core material 302. Note that a circuit is not necessarily formed on the conductor layer 306 formed on the lower surface of the core material 302. These core material 302 and conductor layers 304 and 306 constitute an upper substrate.
[0031]
The core material 312 is an insulating layer made of, for example, resin or ceramic, like the core material 302 constituting the upper substrate. A conductor layer 314 that is a circuit formation region is formed on the lower surface of the core material 312. On the other hand, a conductor layer 316 that is a circuit formation region is formed on the upper surface of the core material 312. Note that a circuit is not necessarily formed on the conductor layer 316 formed on the upper surface of the core material 312. These core material 312 and conductor layers 314 and 316 constitute a lower substrate.
[0032]
A lower substrate constituted by the core material 312 and the conductor layers 314 and 316 is laminated via a prepreg 330 under the upper substrate constituted by the core material 302 and the conductor layers 304 and 306. The prepreg 330 is formed, for example, by mixing, stirring, and curing a polymer material and a ferrite material. The prepreg 330 adheres the upper substrate and the lower substrate and insulates the upper substrate from the lower substrate. Play a role.
[0033]
The parent substrate 300 is formed with a hole 340 penetrating the upper substrate, the prepreg 330 and the lower substrate. Further, a support member 310 is formed around the hole 340 in the upper substrate and the prepreg 330. In the hole 340 after the support member 310 is formed, the area of the upper opening is smaller than the area of the lower surface of the upper substrate 100 in the multilayer structure substrate 200 shown in FIG. 8 or the multilayer structure substrate 250 shown in FIG. The lower substrate 150 is formed to have a larger area than the upper and lower surfaces.
[0034]
In addition, a plurality of lands 308 as patterns are formed around the holes 340 on the upper surface of the core material 302 constituting the upper substrate. On the other hand, a plurality of lands 318 having a semicircular pattern are formed around the hole 340 on the lower surface of the core material 312 constituting the lower substrate. A plurality of lands 320 having a semicircular pattern are formed around the hole 340 on the upper surface of the core material 312 constituting the lower substrate. In the formation region of these semicircular lands 318 and 320, a semicircular through hole 322 extending from the upper surface to the lower surface of the core material 312 is formed. The through hole 312 has the same center as the lands 318 and 320 and has a slightly smaller radius than the lands 318 and 320. For this reason, arc-shaped lands 318 and 320 are left around the through hole 322. Further, the inner surface of the through hole 322 is plated, and the land 318 and 320 and the through hole 322 form a through hole via terminal 324 which is an external connection terminal.
[0035]
FIG. 11 is a diagram illustrating a configuration example of the first circuit module in the present embodiment. The circuit module 400 shown in the figure is configured by fitting the laminated structure board 200 shown in FIG. 8 into the hole 340 of the parent board 300 shown in FIG. As described above, in the hole 340 after the support member 310 is formed in the parent substrate 300, the area of the upper opening is smaller than the area of the lower surface of the upper substrate 100 in the multilayer structure substrate 200 shown in FIG. The lower substrate 150 is formed to have a larger area than the upper and lower surfaces. For this reason, the lower surface of the upper substrate 100 in the multilayer structure substrate 200 is supported by the support member 310, and the multilayer structure substrate 200 is prevented from falling out of the hole 340 of the parent substrate 300. It can be stored in the hole 340 of the parent substrate 300.
[0036]
In FIG. 11, the circuit module 400 is configured by fitting the laminated structure substrate 200 shown in FIG. 8 into the hole 340 of the parent substrate 300 shown in FIG. 10, but the parent substrate shown in FIG. The circuit module can be similarly configured by fitting the laminated structure substrate 250 shown in FIG.
[0037]
The through-hole via terminal 114 in the upper substrate 100 of the multilayer structure substrate 200 and the land 308 in the upper substrate of the parent substrate 300 are connected by solder 326. Similarly, the lands 118 on the lower substrate 150 of the multilayer structure substrate 200 and the through-hole via terminals 324 on the lower substrate of the parent substrate 300 are connected by solder 328.
[0038]
Incidentally, the parent substrate may have a structure in which another core material is interposed between the upper substrate and the lower substrate. FIG. 12 is a cross-sectional view of the second parent substrate of the present embodiment. A parent substrate 350 shown in the figure includes a prepreg 330 and a core between an upper substrate composed of a core material 302 and conductor layers 304 and 306 and a lower substrate composed of a core material 312 and conductor layers 314 and 316. It is configured by laminating with the material 332 interposed. The prepreg 330 is formed on the upper surface and the lower surface of the core material 332, and bonds the upper substrate and the core material 332, and bonds the lower substrate and the core material 332 together. Further, the prepreg 330 and the core material 332 serve to insulate the upper substrate and the lower substrate in the parent substrate 350. In addition, the core material 332 does not necessarily need to be one sheet, and may be a laminate of a plurality of core materials.
[0039]
In the hole 340 after the support member 310 is formed, the area of the upper opening is smaller than the area of the lower surface of the upper substrate 100 in the multilayer structure substrate 200 shown in FIG. 8 or the multilayer structure substrate 250 shown in FIG. The lower substrate 150 is formed to have a larger area than the upper and lower surfaces.
[0040]
FIG. 13 is a diagram illustrating a configuration example of the second circuit module in the present embodiment. The circuit module 450 shown in the figure is configured by fitting the laminated structure substrate 250 shown in FIG. 9 into the hole 340 of the parent substrate 350 shown in FIG. As described above, the hole 340 in the parent substrate 350 after the support member 310 is formed has an area of the upper opening smaller than the area of the lower surface of the upper substrate 100 in the multilayer structure substrate 250 shown in FIG. The lower substrate 150 is formed to have a larger area than the upper and lower surfaces. For this reason, the lower surface of the upper substrate 100 in the multilayer structure substrate 250 is supported by the support member 310, and the multilayer structure substrate 250 is prevented from falling out of the hole 340 of the parent substrate 300. It can be placed in the hole 340 of the parent substrate 350.
[0041]
Further, the through-hole via terminal 114 in the upper substrate 100 of the multilayer structure substrate 250 and the land 308 in the upper substrate of the parent substrate 350 are connected by solder 326. Similarly, the lands 118 on the lower substrate 150 of the multilayer structure substrate 250 and the through-hole via terminals 324 on the lower substrate of the parent substrate 350 are connected by solder 328.
[0042]
In FIG. 13, the circuit module 400 is configured by fitting the laminated structure substrate 250 shown in FIG. 9 into the hole 340 of the parent substrate 350 shown in FIG. 12, but the parent substrate shown in FIG. The circuit module can be similarly configured by fitting the laminated substrate 200 shown in FIG. 8 into the 350 holes 340.
[0043]
As described above, in the present embodiment, in the stacked structure substrates 200 and 250, the through-hole via terminals 114 extending from the upper surface to the lower surface of the core material 102 are formed on the side surfaces of the core material 102 constituting the upper substrate 100. A land 158 is formed on the lower surface of the core material 152 constituting the lower substrate 150, and the upper substrate 100 is stacked on the lower substrate 150. With such a configuration, the connection terminals can be formed in two stages on the side surfaces of the multilayer structure substrates 200 and 250, and the through-hole via terminal 114 that is the upper connection terminal and the land 158 that is the lower connection terminal. Insulation can be ensured, and when a large number of connection terminals are required, the substrate can be reduced in size and the area occupied by the stacked structure substrates 200 and 250 in the parent substrates 300 and 350 can be reduced.
[0044]
Further, in the parent substrates 300 and 350 on which the stacked structure substrates 200 and 250 are mounted, lands 308 are formed around the holes 340 in the upper surface of the core material 302 constituting the upper substrate, and in the core material 312 constituting the lower substrate. A through-hole via terminal 324 extending from the upper surface to the lower surface of the core material 312 is formed around the hole 340, and the upper substrate is laminated on the lower substrate. Thereby, the parent substrates 300 and 350 suitable for mounting the stacked structure substrates 200 and 250 can be configured. Further, since the parent substrates 300 and 350 have such a configuration, the connection terminals can be formed in two stages around the hole 340, and the land 308 which is the upper connection terminal and the lower connection terminal. Insulation with the through-hole via terminal 324 can be ensured.
[0045]
In the holes 340 after the support member 310 is formed in the parent substrates 300 and 350, the area of the upper opening is smaller than the area of the lower surface of the upper substrate 100 in the laminated substrate 200 and 250, and the lower substrate 150. It is formed so as to be larger than the areas of the upper surface and the lower surface. In other words, the area of the lower surface of the upper substrate 100 in the stacked structure substrates 200 and 250 is larger than the area of the opening above the hole 340 after the support member 310 is formed in the parent substrates 300 and 350. The areas of the upper surface and the lower surface of 150 are formed to be smaller than the area of the opening above the hole 340 after the support member 310 is formed on the parent substrates 300 and 350. Therefore, the lower surface of the upper substrate 100 in the multilayer structure substrates 200 and 250 is supported by the support member 310, and the multilayer structure substrates 200 and 250 are prevented from falling out of the holes 340 of the parent substrates 300 and 350. The upper substrate 150 in 200 and 250 can be accommodated in the holes 340 of the parent substrates 300 and 350 to ensure the connection between the land 158 and the through-hole via terminal 324.
[0046]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the circuit module which implemented the laminated structure board | substrate which aimed at size reduction of the board | substrate, and mounted the said laminated structure board | substrate in the parent board | substrate is realizable.
[Brief description of the drawings]
FIG. 1 is a top view of a conventional daughter board.
FIG. 2 is a cross-sectional view of a conventional daughter board.
FIG. 3 is an enlarged view of the vicinity of a through-hole via terminal in a conventional sub-board.
FIG. 4 is a top view of the upper substrate of the present embodiment.
FIG. 5 is a cross-sectional view of an upper substrate according to the present embodiment.
FIG. 6 is a bottom view of the lower substrate of the present embodiment.
FIG. 7 is a cross-sectional view of a lower substrate according to the present embodiment.
FIG. 8 is a cross-sectional view of a first multilayer structure substrate of the present embodiment.
FIG. 9 is a cross-sectional view of a second laminated structure substrate of the present embodiment.
FIG. 10 is a cross-sectional view of a first parent substrate of the present embodiment.
FIG. 11 is a cross-sectional view of a second parent substrate of the present embodiment.
FIG. 12 is a cross-sectional view of the first circuit module of the present embodiment.
FIG. 13 is a cross-sectional view of a second circuit module of the present embodiment.
[Explanation of symbols]
100 Upper substrate 102, 152, 190, 302, 312, 332 Core material 104, 106, 154, 156, 304, 306, 314, 316 Conductor layer 108, 110, 158, 308, 318, 320 Land 112, 322 Through hole 114, 324 Through-hole via terminal 150 Lower substrate 180, 330 Prepreg 300, 350 Parent substrate 310 Support member 326, 328 Solder 340 Hole 400, 450 Circuit module

Claims

第１のコア材と、前記第１のコア材の側面に、該第１のコア材の上面から下面へかけて延在する第１の接続端子と、第２のコア材と、前記第２のコア材の下面の外縁部に形成される第２の接続端子とを有し、前記第２のコア材の上面に前記第１のコア材を積層して構成される積層構造基板と、
第３のコア材と、第４のコア材と、前記第３のコア材に設けられた第１の孔と、前記第４のコア材に設けられた第２の孔と、前記第３のコア材の上面における前記第１の孔の外縁部分に形成される第３の接続端子と、前記第１の孔の周囲に形成される支持部材と、前記第２の孔の周囲に形成され前記第４のコア材の上面から下面にかけて延在する第４の接続端子とを有し、前記第３のコア材の下部に前記第４のコア材が積層される親基板と、
を備え、前記孔に積層構造基板を嵌合し、前記第１の接続端子と前記第３の接続端子とを接続し、前記第２の接続端子と前記第４の接続端子とを接続し、前記第１のコア材の下面を前記支持部材で支持することで構成され、
前記第１の孔と前記第２の孔とからなる段差を有し、
前記第１のコア材の下面の面積は、前記支持部材が形成された後の前記第１の孔の面積よりも大きく、
前記第２のコア材の上面の面積は、前記支持部材が形成された後の前記第１の孔の面積よりも小さく、また前記第２の孔の面積よりも大きく、
前記支持部材が形成された後の前記第１の孔の面積は、前記支持部材が形成された後の前記第３のコア材に設けられた孔の面積である回路モジュール。A first core member; a first connection terminal extending from an upper surface to a lower surface of the first core material; a second core material; and the second core material on a side surface of the first core material. And a second connection terminal formed on an outer edge portion of the lower surface of the core material, and a laminated structure substrate configured by laminating the first core material on the upper surface of the second core material;
A third core material; a fourth core material; a first hole provided in the third core material; a second hole provided in the fourth core material ; A third connection terminal formed on an outer edge portion of the first hole on the upper surface of the core material; a support member formed around the first hole; and formed around the second hole. A fourth connection terminal extending from the upper surface to the lower surface of the fourth core material, and a parent substrate on which the fourth core material is laminated below the third core material;
Including a laminated structure board fitted in the hole, connecting the first connection terminal and the third connection terminal, connecting the second connection terminal and the fourth connection terminal, It is constituted by supporting the lower surface of the first core material with the support member,
Having a step formed by the first hole and the second hole;
The area of the lower surface of the first core material is larger than the area of the first hole after the support member is formed,
The area of the upper surface of the second core material is smaller than the area of the first hole after the support member is formed, and larger than the area of the second hole,
An area of the first hole after the support member is formed is a circuit module that is an area of the hole provided in the third core material after the support member is formed .

請求項１に記載の回路モジュールにおいて、
前記第１及び第２のコア材の間に、１又は複数のコア材が積層されている回路モジュール。The circuit module according to claim 1,
A circuit module in which one or more core materials are laminated between the first and second core materials.