JP4098444B2 - Control method of solid-state image sensor - Google Patents

Control method of solid-state image sensor Download PDF

Info

Publication number
JP4098444B2
JP4098444B2 JP23199999A JP23199999A JP4098444B2 JP 4098444 B2 JP4098444 B2 JP 4098444B2 JP 23199999 A JP23199999 A JP 23199999A JP 23199999 A JP23199999 A JP 23199999A JP 4098444 B2 JP4098444 B2 JP 4098444B2
Authority
JP
Japan
Prior art keywords
charge transfer
pixel
vertical
transfer path
vertical charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23199999A
Other languages
Japanese (ja)
Other versions
JP2001057419A (en
Inventor
和廣 川尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP23199999A priority Critical patent/JP4098444B2/en
Priority to US09/629,621 priority patent/US6822682B1/en
Publication of JP2001057419A publication Critical patent/JP2001057419A/en
Application granted granted Critical
Publication of JP4098444B2 publication Critical patent/JP4098444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は固体撮像素子の制御方法に関し、より詳細には、隣接する画素が垂直方向及び水平方向に１／２ピッチずれて配置された画素ずらし固体撮像素子の制御方法に関する。
【０００２】
【従来の技術】
固体撮像素子、たとえば静止画を撮像するためのＣＣＤ固体撮像素子において、画素の高密度化が望まれている。
【０００３】
図１３は、一般的なインターライン型ＣＣＤ固体撮像装置の平面図である。
【０００４】
固体撮像素子は、たとえばシリコン等の半導体基板１０１上に形成されている。
【０００５】
画素１０３、垂直電荷転送路１０５、水平電荷転送路１０７、出力アンプ１１１が半導体基板１０１上に形成され、全体として一つのＣＣＤ固体撮像素子Ｘを構成する。複数の画素１０３が半導体基板１０１上において、垂直方向及び水平方向に整列配置されている。
【０００６】
画素１０３は、フォトダイオード（光電変換素子）１０３ａと読み出しゲート（トランスファーゲート）１０３ｂを含む。フォトダイオード１０３ａは、受光した光を電荷に変換して蓄積する。トランスファーゲート１０３ｂは、フォトダイオード１０３ａに蓄積されている電荷を垂直電荷転送路１０５に読み出す。
【０００７】
複数の画素１０３、１０３，１０３が垂直方向に整列して配置された各画素列Ｐ１１、Ｐ１１、Ｐ１１の間には、１画素列Ｐ１１に対応して各１本の垂直電荷転送路１０５が配置されている。垂直電荷転送路１０５は、例えば半導体基板１０１に形成されたｎ型導電層である。垂直電荷転送路１０５の下端には、水平電荷転送路１０７が設けられている。
【０００８】
水平電荷転送路１０７は、半導体基板１０１中にｎ型導電層１０８と、半導体基板１上に形成される２層のポリシリコン（１ポリ、２ポリ）からなる水平電荷転送電極１２１とを主要構成要素とする。
【０００９】
ｎ型導電層１０８は、ｎ型不純物濃度の高い高濃度領域１０８ａと、ｎ型不純物度の低い低濃度領域１０８ｂとが交互に設けられている。高濃度領域１０８ａは、ポテンシャルエネルギーの低いポテンシャルウェルを形成する。低濃度領域１０８ｂは、ポテンシャルエネルギーの高いポテンシャルバリアを形成する。ポテンシャルバリアとポテンシャルウェルとが水平方向に交互に並ぶ。１つのポテンシャルバリアと１つのポテンシャルウェルとを１組とし、この１組が連続して２回繰り返された構造により、電荷の１転送単位（以下「１パケット」という。）を形成する。パケットが水平方向に多数形成されている。
【００１０】
高濃度領域１０８ａ（ポテンシャルウェル）上に第一層目のポリシリコン電極（水平転送電極１２１−１、１２１−３、１２１−５、・・・）が、高濃度領域１０８ｂ（ポテンシャルバリア）上に第二層目のポリシリコン電極（水平転送電極１２１−０、１２１−２、１２１−４、１２１−６、・・・）が形成されている。
【００１１】
水平電荷転送電極１２１−０と水平電荷転送電極１２１−１とが接続されて電圧波形φ１が印加されている。水平転送電極１２１−２と水平転送電極１２１−３とが接続されて電圧波形φ２が印加される。同様に、水平転送電極１２１−４と水平転送電極１２１−５とが接続されて電圧φ１が印加される。
【００１２】
図１４に示すように、垂直電荷転送路１０５上には、行方向に並ぶ画素の隙間に、例えば垂直電荷転送電極１１５−１と垂直電荷転送電極１１５−２との２本の垂直電荷転送電極１１５が設けられている。
【００１３】
垂直電荷転送電極１１５−１、１１５−２、１１５−３、１１５−４に対して、Ｖ１からＶ４までの電圧波形が印加される。垂直転送電極１１５−５から１１５−８まで、垂直転送電極１１５−９から１５−１１２までについても同様にＶ１からＶ４までの電圧波形が印加される。電圧波形Ｖ１からＶ４は、例えば垂直電荷転送路中にポテンシャルバリアを形成する場合に０Ｖ、電荷転送用ポテンシャルウェルを形成する場合に８Ｖ、画素から電荷を読み出す場合に１５Ｖに設定される。
【００１４】
垂直電荷転送路１０５は、水平電荷転送路１０７の各パケットごとに１本づつの割合でポテンシャルウェルが形成されている領域と電気的に接続されている。
【００１５】
以下に図１３及び図１４を参照して上記の固体撮像素子の動作を説明する。
【００１６】
Ｖ１を１５Ｖにすると、Ｖ１に接続された全画素のフォトダイオード１０３ａに蓄積されている電荷は、トランスファーゲート１０３ｂを介して垂直電荷転送路１０５に読み出される。
【００１７】
垂直転送電極１１５−１に正の比較的低い電圧、例えば８Ｖの電圧を印加し、垂直転送電極１１５−２にも８Ｖの電圧を印加し、垂直転送電極１１５−３にも８Ｖの電圧を印加する。垂直転送電極１１５−１の電圧を０Ｖに戻し、垂直転送電極１１５−４に８Ｖの電圧を印加する。この動作を繰り返すことにより、垂直電荷転送路１０５中を４相駆動方式で水平電荷転送路の方向に電荷を転送する。
【００１８】
Ｖ１、Ｖ２、Ｖ３を正の比較的低い電圧、例えば８Ｖとし、Ｖ４を０Ｖとすると、読み出された電荷は、Ｖ１、Ｖ２、Ｖ３が印加される３つの垂直電荷転送電極下に分布する。
【００１９】
Ｖ１を０Ｖに戻すと、電荷はＶ２、Ｖ３の電極下に閉じ込められる。Ｖ４を８Ｖにすると、電荷はＶ２、Ｖ３、Ｖ４の電極下に拡がる。この動作を繰り返すことにより、垂直電荷転送路５内を４相駆動方式で水平電荷転送路に向かって電荷を転送する。
【００２０】
水平電荷転送電極のφ１を例えば０Ｖに、φ２を例えば８Ｖとすると、φ１の電極下の電荷は右側のφ２の電極下に転送される。この時、φ１の電極下の左側領域にはポテンシャルバリアが形成され、電荷の逆流を防止する。
【００２１】
従って、画素混合を起こさずに、２相駆動で水平電荷転送路１０７中において電荷を転送できる。
【００２２】
以上のようにφ１とφ２との２層駆動方式により、水平電荷転送路１０７中を電子がアンプ方向へ転送される。
【００２３】
以上の動作により、Ｖ１に接続されている行の画素からの電荷を読み出す。
【００２４】
次いで、他の行の画素からの電荷を同様の方法で読み出す。全電荷を読み出した後、Ｖ２に読み出しパルスを印加し、Ｖ２に接続された画素の電荷を読み出す。同様にＶ３、Ｖ４に接続された画素の電荷を順次読み出す。
【００２５】
水平電荷転送路１０７内に転送された電荷は、例えば２相駆動方式により出力アンプ１１１まで転送される。出力アンプ１１１により信号を増幅して外部に画像情報として取り出す。
【００２６】
フォトダイオード１０３ａを二次元状に配列することにより、二次元画像の信号を得ることができる。
【００２７】
【発明が解決しようとする課題】
画素の高密度化の要求に伴って、画素サイズ自体の微細化も必要となる。
【００２８】
しかしながら、上記の固体撮像素子Ｘでは、１画素列Ｐ１１に対して１本の垂直電荷転送路１０５が形成されている。１本の垂直電荷転送路１０５から水平電荷転送路１０７まで転送された電荷を、水平方向に隣接する２本の垂直電荷転送路１０５と接続された水平電荷転送路１０７まで転送する間に、４つの水平転送電極１０８ａ、１０８ｂ、１０８ａ、１０８ｂが必要となる。
【００２９】
画素１０３を、例えば２から３ミクロン角程度まで微細化する際に水平電荷転送電極１２１の微細加工が難しくなる。加えて、画素１０３の微細化に伴い、光電変換素子１０３ａ、例えばフォトダイオードの面積が小さくなり蓄積信号電荷が減少するため、ダイナミックレンジを大きくすることができない。
【００３０】
加えて、固体撮像素子の総画素数が増大するに従って、１フレームの画像信号を読み出すための所用時間は増大する。
【００３１】
一般的なデジタルカメラの場合、画像信号のフレームレートは、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｅｅ）方式の場合、１／３０秒である。
【００３２】
デジタルカメラを用いて撮影した静止画像を再生する場合には、画像信号を読み出すための所用時間が増大しても特に問題とはならない。
【００３３】
デジタルカメラに備えられているモニター用の表示素子の場合に、動画像をリアルタイムに表示する必要がある。動画像を表示する場合には、画素数の増大に伴って上記のフレームレートに追従できなくなってくる。画素数が１００万画素を超えると、１／３０秒の間に全画素からの画像信号を読み出すことは困難になる。鮮明な画像が得られなくなる。
【００３４】
本発明の目的は、水平転送電極の微細精度を緩くしつつ画素密度を高くできる固体撮像素子の制御方法を提供することにある。
【００３５】
加えて、画素数が大きくなっても、特にモニター用の動画像を鮮明に表示できる固体撮像素子の制御方法を提供することにある。
【００３７】
【課題を解決するための手段】
本発明の一観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、前記第１の画素列に含まれる画素が水平方向に整列した第１の画素行と、該第１の画素行と垂直方向に隣接し、前記第２の画素列に含まれる画素が水平方向に整列した第２の画素行との間に、１本ずつ、蛇行しつつ水平方向に延びて形成され、前記垂直電荷転送路中の電荷を垂直方向に転送する垂直電荷転送電極であって、該第１の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第１種の垂直電荷転送電極と、該第２の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第２種の垂直電荷転送電極とが、垂直方向に交互に並んだ垂直電荷転送電極と、該垂直電荷転送電極のうち垂直方向に隣接する８本ごとの垂直電荷転送電極の組に対して、各垂直電荷転送電極に独立に電圧を印加する駆動回路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、前記水平電荷転送路中で電荷を転送する水平電荷転送電極と、該水平電荷転送路の一端に形成され該水平電荷転送路からの電荷を増幅して外部に読み出す出力アンプとを含み、前記第１の画素列に含まれる画素は光電変換素子と緑色フィルタとを含む緑色画素であり、前記第２の画素列に含まれる画素は、光電変換素子と赤色フィルタとを含む赤色画素と光電変換素子と青色フィルタとを含む青色画素とが垂直方向に交互に配置され、複数の前記第２の画素列に含まれる赤色画素と青色画素とが水平方向に交互に配置されている固体撮像素子の読み出し方法であって、（ａ）前記第１種の垂直電荷転送電極に、垂直方向に該第１種の垂直電荷転送電極１つおきに、電荷を読み出す電圧を印加して、前記第１の画素列から、列方向に画素１つおきに、緑色に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した緑色に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、（ｂ）前記工程（ａ）で電荷を読み出す電圧を印加しなかった残りの前記第１種の垂直電荷転送電極に、電荷を読み出す電圧を印加して、前記第１の画素列の、前記工程（ａ）で電荷を読み出さなかった残りの画素から、緑色に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した緑色に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、（ｃ）前記第２種の垂直電荷転送電極に、垂直方向に該第２種の垂直電荷転送電極１つおきに、電荷を読み出す電圧を印加して、前記第２の画素列から、列方向に画素１つおきに、赤色または青色の一方に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した赤色または青色の一方に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、（ｄ）前記工程（ｃ）で電荷を読み出す電圧を印加しなかった残りの前記第２種の垂直電荷転送電極に、電荷を読み出す電圧を印加して、前記第２の画素列の、前記工程（ｃ）で電荷を読み出さなかった残りの画素から、赤色または青色の他方に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した赤色または青色の他方に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程とを含む固体撮像素子の制御方法が提供される。
【００３８】
本発明の他の観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、前記第１の画素列に含まれる画素が水平方向に整列した第１の画素行と、該第１の画素行と垂直方向に隣接し、前記第２の画素列に含まれる画素が水平方向に整列した第２の画素行との間に、１本ずつ、蛇行しつつ水平方向に延びて形成され、前記垂直電荷転送路中の電荷を垂直方向に転送する垂直電荷転送電極であって、該第１の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第１種の垂直電荷転送電極と、該第２の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第２種の垂直電荷転送電極とが、垂直方向に交互に並んだ垂直電荷転送電極と、該垂直電荷転送電極のうち垂直方向に隣接する８本ごとの垂直電荷転送電極の組に対して、各垂直電荷転送電極に独立に電圧を印加する駆動回路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、前記水平電荷転送路中で電荷を転送する水平電荷転送電極と、該水平電荷転送路の一端に形成され該水平電荷転送路からの電荷を増幅して外部に読み出す出力アンプとを含み、前記第１の画素列に含まれる画素は光電変換素子と緑色フィルタとを含む緑色画素であり、前記第２の画素列に含まれる画素は、光電変換素子と赤色フィルタとを含む赤色画素と光電変換素子と青色フィルタとを含む青色画素とが垂直方向に交互に配置され、複数の前記第２の画素列に含まれる赤色画素と青色画素とが水平方向に交互に配置されている固体撮像素子の間引き読み出し方法であって、（ｅ）前記８本ごとの垂直電荷転送電極の組のうち、前記第１種の垂直電荷転送電極の１本に、電荷を読み出す電圧を印加して、第１の画素群の第１の画素列に含まれる画素から、該第１の画素群に対応する垂直電荷転送路に、緑色に対応する電荷を読み出すとともに、該第１の画素群と水平方向に隣接する第２の画素群の第１の画素列に含まれる画素から、該第２の画素群に対応する前記垂直電荷転送路に、緑色に対応する電荷を読み出し、その後、読み出された前記第１の画素群及び第２の画素群の緑色に対応する電荷の双方を、それぞれが読み出された垂直電荷転送路を通って、前記水平電荷転送路に転送する工程と、（ｆ）前記８本ごとの垂直電荷転送電極の組のうち、前記第２種の垂直電荷転送電極の１本に、前記工程（ｅ）で読み出された緑色に対応する電荷が、前記第１及び第２の画素群に対応する垂直電荷転送路を転送されている期間中に、電荷を読み出す電圧を印加して、前記第１の画素群の第２の画素列に含まれる画素から、該第１の画素群に対応する垂直電荷転送路に、赤色または青色の一方に対応する電荷を読み出すとともに、前記第２の画素群の第２の画素列に含まれる画素から、該第２の画素群に対応する前記垂直電荷転送路に、赤色または青色の他方に対応する電荷を読み出し、その後、読み出された前記第１の画素群の赤色または青色の一方に対応する電荷、及び、第２の画素群の赤色または青色の他方に対応する電荷の双方を、それぞれが読み出された垂直電荷転送路を通って、前記水平電荷転送路に転送する工程と、（ｇ）前記工程（ｅ）及び（ｆ）で読み出された、緑色に対応する電荷、赤色または青色の一方に対応する電荷、及び、赤色または青色の他方に対応する電荷を、前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程とを含む固体撮像素子の制御方法が提供される。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００４０】
図１は、本発明の一実施の形態による固体撮像素子の平面図である。
【００４１】
固体撮像素子Ａは、半導体基板１上に複数の画素３が整列配置された画素部Ｂと、画素部Ｂ内に配置され画素３からの電荷を垂直方向に転送する垂直電荷転送路５と、画素部Ｂの下方に配置され、垂直電荷転送路５から転送された電荷を水平方向に転送する水平電荷転送路７と、水平電荷転送路７から転送された電荷を増幅する出力アンプ部１７とを含む。
【００４２】
画素部Ｂには、複数の画素３が、半導体基板１の二次元平面上の水平方向（行方向）及び垂直方向（列方向）に配置されている。一の画素と、それと隣接する画素とは、垂直方向に１／２ピッチづつずれて配置される。いわゆる画素ずらし固体撮像素子である。
【００４３】
各画素の形状は略正方形である。正方形の対角線が垂直方向及び水平方向に整列して並ぶように画素が配置されている。
【００４４】
垂直方向に整列して配置されている画素を画素列と称する。
【００４５】
複数の緑色用の画素３ａ、３ａ、３ａが垂直方向に整列して第１の画素列Ｐ１ａを形成している。第１の画素列Ｐ１ａと水平方向に隣接し、垂直方向に整列する複数の画素が第２の画素列Ｐ２ａを形成する。第２の画素列Ｐ２ａを形成する画素は、青色用の画素３ｂと赤色用の画素３ｃとが、垂直方向に交互に配列されている。
【００４６】
第１の画素列Ｐ１ａとこれと水平方向に隣接する第２の画素列Ｐ２ａとにより一組の画素群ＰＧ１が形成される。複数の画素群ＰＧ１、ＰＧ２、ＰＧ３・・・が水平方向に隣接して配置され全体として画素部Ｂを形成する。
【００４７】
図１では、簡単のために２つの画素群ＰＧ１、ＰＧ２のみを示しているが、実際には多数の画素群が形成されている。
【００４８】
例えば第１の画素群ＰＧ１に含まれる第１の画素列Ｐ１ａと第２の画素列Ｐ２ａとの間に形成される隙間に沿って、半導体基板１内にｎ型半導体層からなる垂直電荷転送路５（図１において太い実線で示される。）が蛇行する形状又はジグザグの形状で設けられる。画素群ＰＧ間には垂直電荷転送路５は形成されない。すなわち、水平方向に隣接する画素群ＰＧ１と画素群ＰＧ２との間には、垂直電荷転送路は形成されない。
【００４９】
水平方向に整列して配置されている画素を画素行と称する。
【００５０】
図１において、緑色用の画素３ａ、３ａからなる第１の画素行Ｑ１の下方の２斜辺に沿うように、垂直電荷転送電極、例えば垂直電荷転送電極１１−１（点線で示される）が蛇行する形状又はジグザグ形状で水平方向に延びている。
【００５１】
水平方向に整列して配置されている青色用の画素３ｂと赤色用の画素３ｃとが水平方向に交互に配置された第２の画素行Ｑ２の下方の２斜辺に沿うように、垂直電荷転送電極１１−２（細い実線で示される）が蛇行する形状又はジグザグ形状で水平方向に延びている。
【００５２】
符号１１−１から１１−８までの８本の垂直電荷転送電極が１組の電極群ＥＧを形成する。図１には１の電極群のみが示されているが、実際には多数の電極群ＥＧ、ＥＧ、ＥＧが画素部Ｂに形成されている。
【００５３】
８本の垂直電荷転送電極１１−１から１１−８までに対して、駆動回路を用いることによりＶ８からＶ１までの独立した電圧波形を印加することができる。
【００５４】
垂直電荷転送電極１１のうち水平電荷転送路７側の最終段の垂直電荷転送電極１１−８と水平電荷転送路７との間には、水平方向に延び垂直方向に隣接する２本の転送電極Ｖａ、Ｖｂが形成されている。２本の転送電極Ｖａ、Ｖｂにより、垂直電荷転送路５から水平電荷転送路７へと電荷を転送する。
【００５５】
尚、転送電極Ｖａ、Ｖｂは、任意に設けられる。転送電極数も２つには限られない。
【００５６】
垂直電荷転送路５の一端には、水平電荷転送路７が形成されている。水平電荷転送路７上に、１ポリと２ポリとが交互に並んだ複数の水平電荷転送電極１５が形成される。水平電荷転送電極１５−０と水平電荷転送電極１５−１とが共通に接続されており、電圧φ１が印加される。水平電荷転送電極１５−２と水平電荷転送電極１５−３とが共通に接続されており、電圧φ２が印加される。水平電荷転送電極１５−４と水平電荷転送電極１５−５とが共通に接続されており、電圧φ１が印加される。
【００５７】
水平方向に隣接する２本の垂直電荷転送路５との間には、４本の水平電荷転送電極１５（例えば図１では、符号１５−１、１５−２、１５−３、１５−４で示される）が並ぶ。
【００５８】
画素列Ｐ１ａは、上からＧ（緑色）ＧＧＧＧの画素が垂直方向に並ぶ。画素列Ｐ２ａは、Ｂ（青色）Ｒ（赤色）ＢＲＢＲの画素が垂直方向に並ぶ。
【００５９】
画素列Ｐ１ｂは、上からＧＧＧＧＧ・・・に色配列を有する画素が垂直方向に並ぶ。画素列Ｐ２ｂは、ＲＢＲＢＲＢ・・・の色配列を有する画素が垂直方向に並ぶ。
【００６０】
尚、図１に例示した色配列は、ＧストライプＲＢ完全市松型と呼ばれる色配置である。
【００６１】
図示の構成においては、各画素は４つの斜辺をもつ略菱形の形状を有する。
【００６２】
第２の画素列Ｐ２の画素は第１の画素列Ｐ１の画素３ｃ、３ｂ、３ｃ・・・が形成する行列の隙間に配置されていると見ることもできる。
【００６３】
一方、図面を４５度傾けて見れば、第１及び第２の画素列の画素が協同して略正方行列を形成しているとも考えられる。
【００６４】
図２に図１の要部を示す。図２は、断面図である。
【００７５】
図２に示すように、半導体基板１内に、深いｐウェル４３が形成されており、フォトダイオード４１ｂ、垂直電荷転送路３１ａ、トランスファーゲート４５，分離領域４７はｐウェル４３内に形成されている。
【００７６】
垂直電荷転送路３１ａが形成されている領域の上に、垂直電荷転送電極１１−５が形成されている。
【００７７】
平坦化膜Ｈを介して半導体基板１上にカラーフィルタＣＦが形成されている。
【００７８】
カラーフィルタＣＦの上に、例えばフォトレジストにより形成されたマイクロレンズＭＬが設けられている。マイクロレンズＭＬにより、光をフォトダイオード４１の表面上に集光する。
【００７９】
図３から図１０までに基づき、上記固体撮像素子Ａの制御方法について以下に説明する。
【００８０】
図３から図６までのタイミングチャートにより、静止画を撮影した後に全画素読み出しをする場合の動作について説明する。
【００８１】
図３に示すように、垂直電荷転送電極１１−７（Ｖ２）と垂直電荷転送電極１１−３（Ｖ６）に読み出し電圧として高いパルス電圧を印加する。読み出しパルス電圧は、例えば１５Ｖである。垂直電荷転送電極１１−７下の垂直電荷転送路５と垂直電荷転送電極１１−３下の垂直電荷転送路５とにフォトダイオード３ａ、３ａからの緑色に対応する電荷（以下「Ｇ電荷」という。）が読み出される。タイミングチャートにおいて、Ｇ電荷は、黒塗りの丸印で表される。
【００８２】
垂直電荷転送電極１１−７（Ｖ２）下の垂直電荷転送路５に蓄積されたＧ電荷は、垂直電荷転送電極１１−８（Ｖ１）、第１転送電極Ｖａ、第２転送電極Ｖｂに対して、順次Ｈｉｇｈ（８Ｖ程度）の電圧を印加していくことにより、水平電荷転送路７に向けて転送される。
【００８３】
垂直電荷転送電極１１−３（Ｖ６）下の垂直電荷転送路５に蓄積されたＧ電荷は、垂直電荷転送電極１１−４（Ｖ５）から垂直電荷転送電極１１−８（Ｖ１）まで、第１転送電極Ｖａ、第２転送電極Ｖｂに対して、順次Ｈｉｇｈ（８Ｖ程度）の電圧を印加していくことにより、垂直電荷転送路５内を水平電荷転送路７に向けて転送される。
【００８４】
垂直電荷転送路５から水平電荷転送路７に転送されたＧ電荷は、水平電荷転送路７を２相駆動方式により出力アンプ１７の方向に向けて転送する。出力アンプ１７により増幅されたＧ信号は、外部回路に記憶される。
【００８５】
次に、残りのＧ電荷を読み出す。
【００８６】
図４に示すように、垂直電荷転送電極１１−５（Ｖ４）と垂直電荷転送電極１１−１（Ｖ８）に読み出し電圧として高い電圧を印加する。残りのＧ電荷が垂直電荷転送路５に読み出される。
【００８７】
以下、上記図３において説明した動作と同様の動作により、Ｇ電荷を水平電荷転送路７まで転送する。
【００８８】
水平電荷転送路７に転送されたＧ電荷は、水平電荷転送路７を２相駆動方式により出力アンプ１７の方向に向けて転送する。出力アンプ１７により増幅されたＧ信号は、外部回路に記憶される。
【００８９】
上記のＧ電荷の読み出しに関しては、水平方向の全ての画素群ＰＧ（図１ではＰＧ１とＰＧ２）で同じ動作となる。
【００９０】
Ｂ電荷とＲ電荷を読み出す。
【００９１】
図５に示すように、垂直電荷転送電極１１−８（Ｖ１）と垂直電荷転送電極１１−４（Ｖ５）に読み出し電圧として高い電圧を印加する。垂直電荷転送路５ａにＲ電荷（黒塗りの四角印）が、垂直電荷転送路５ｂにＢ電荷（斜線が引かれた四角印）が読み出される。
【００９２】
以下、図３で説明した動作と同様に、Ｒ電荷とＢ電荷とを外部回路に読み出す。
【００９３】
図６に示すように、垂直電荷転送電極１１−６（Ｖ３）と垂直電荷転送電極１１−２（Ｖ７）に読み出し電圧として高い電圧を印加する。垂直電荷転送路５ａにＢ電荷が、垂直電荷転送路５ｂにＲ電荷が読み出される。
【００９４】
上記の動作と同様の動作により、Ｂ電荷とＲ電荷とを外部回路に読み出す。
以上の動作により、全画素読み出しが可能である。静止画を鮮明に再生することができる。
【００９５】
垂直電荷転送電極に対して読み出しパルスを印加して画素からの信号読み出しを行う際に、同時に読み出しパルスを印加する垂直電荷転送電極１１は、垂直方向に４電極分離れている。加えて、信号読み出し時において、同じ１本の垂直電荷転送路５には、同色の画素信号のみが読み出される。
【００９６】
従って、読み出し時に同じ垂直電荷転送路に異なるカラー信号が存在する場合に生じる転送電荷の混合（混色）が防止される。転送電荷の混合が防止されるため、本実施の形態による固体撮像素子では、静止画像を再生する際に画像の劣化が起こりにくい。
【００９７】
デジタルカメラのモニター画像のような動画像を再生するビデオモードにおける画像信号の読み出し方法について図７から図１２までに基づいて説明する。
【００９８】
ビデオモードでは、全画素からの読み出しを行わずに、８行で１組の画素列Ｑのうち２行から７行までの特定の行に含まれる画素の電荷のみを読み出す。
【００９９】
図７から図９までに、Ｖ１（電極１１−８）及びＶ８（電極１１−１）、Ｖ４（電極１１−５）及びＶ５（電極１１−４）にのみ読み出し電圧を印加して、間引き読み出しを行う方法を示す。
【０１００】
図７に示すように、Ｖ８に正の電圧、例えば８Ｖを印加した状態でＶ８に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１０１】
画素群ＰＧ１に含まれる垂直電荷転送路５ａに、Ｇの信号が読み出される。Ｖ８（電極１１−１）からＶ４（電極１１−５）までに順に正の電圧を印加することで、Ｇの信号電荷を転送する。電極１１−５下の垂直電荷転送路５ａにＧ信号に対応する電荷が蓄積される。
【０１０２】
この状態、すなわちＶ４に正の電圧、例えば８Ｖを印加した状態で、Ｖ４に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１０３】
画素群ＰＧ１に含まれる垂直電荷転送路５ａに、Gの信号が読み出される。電極１１−５下の垂直電荷転送路５にＧ信号に対応する電荷が加算されて蓄積される（信号ＧＧ）。
【０１０４】
Ｖ４（電極１１−５）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＧＧ信号に対応する信号電荷を転送する。
【０１０５】
電極１２に正の電圧を印加することによりＧＧ信号を水平電荷転送路７に転送する。
【０１０６】
Ｖ１に正の電圧、例えば８Ｖを印加した状態でＶ１に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１０７】
画素群ＰＧ１に含まれる垂直電荷転送路５ａに、Ｒの信号が読み出される。Ｖ１（電極１０−８）からＶ５（電極１１−４）までに順に正の電圧を印加することで、Ｒの信号電荷を転送する。電極１１−４下の垂直電荷転送路５にＲ信号に対応する電荷が蓄積される。
【０１０８】
この状態、すなわちＶ５に正の電圧、例えば８Ｖを印加した状態で、Ｖ５に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１０９】
画素群ＰＧ１に含まれる垂直電荷転送路５ａに、Ｒの信号が読み出される。電極１１−４下の垂直電荷転送路５にＲ信号に対応する電荷が加算されて蓄積される（信号ＲＲ）。
【０１１０】
Ｖ５（電極１１−４）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＲＲ信号に対応する信号電荷を転送する。
【０１１１】
電極１２に正の電圧を印加することによりＲＲ信号を水平電荷転送路７に転送する。
【０１１２】
図８に画素群ＰＧ２に含まれる画素からの電荷の読み出し方法を示す。
【０１１３】
Ｖ１に正の電圧、例えば８Ｖを印加した状態でＶ１に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１１４】
画素群ＰＧ２に含まれる垂直電荷転送路５ｂに、Ｂの信号が読み出される。Ｖ１（電極１０−８）からＶ５（電極１１−４）までに順に正の電圧を印加することで、Ｂの信号電荷を転送する。電極１１−４下の垂直電荷転送路５ｂにＢ信号に対応する電荷が蓄積される。
【０１１５】
この状態、すなわちＶ５に正の電圧、例えば８Ｖを印加した状態で、Ｖ５に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１１６】
画素群ＰＧ２に含まれる垂直電荷転送路５ｂに、Ｂの信号が読み出される。電極１１−４下の垂直電荷転送路５ｂにＢ信号に対応する電荷が加算されて蓄積される（信号ＢＢ）。
【０１１７】
Ｖ５（電極１１−４）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＢＢ信号に対応する信号電荷を転送する。
【０１１８】
電極１２に正の電圧を印加することによりＢＢ信号を水平電荷転送路７に転送する。
【０１１９】
Ｖ８に正の電圧、例えば８Ｖを印加した状態でＶ８に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１２０】
画素群ＰＧ２に含まれる垂直電荷転送路５ｂに、Ｇの信号が読み出される。Ｖ８（電極１１−１）からＶ４（電極１１−５）までに順に正の電圧を印加することで、Ｇの信号電荷を転送する。電極１１−５下の垂直電荷転送路５にＧ信号に対応する電荷が蓄積される。
【０１２１】
この状態、すなわちＶ４に正の電圧、例えば８Ｖを印加した状態で、Ｖ４に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１２２】
画素群ＰＧ２に含まれる垂直電荷転送路５ｂに、Ｇの信号が読み出される。電極１１−５下の垂直電荷転送路５にＧ信号に対応する電荷が加算されて蓄積される（信号ＧＧ）。
【０１２３】
Ｖ４（電極１１−５）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＧＧ信号に対応する信号電荷を転送する。
【０１２４】
電極１２に正の電圧を印加することによりＧＧ信号を水平電荷転送路７に転送する。
【０１２５】
図９に、上記の読み出し方法によりフォトダイオードから垂直電荷転送路５ａ及び垂直電荷転送路５ｂに読み出された電荷の色配置を示す。
【０１２６】
垂直電荷転送路５ａのＶ１電極下にＲ電荷が加算されたＲＲ電荷が蓄積される。垂直電荷転送路５ａのＶ４電極下にＧ電荷が加算されたＧＧ電荷が蓄積される。
【０１２７】
垂直電荷転送路５ｂのＶ１電極下にＢ電荷が加算されたＢＢ電荷が蓄積される。垂直電荷転送路５ｂのＶ４電極下にＧ電荷が加算されたＧＧ電荷が蓄積される。
【０１２８】
同様の電荷が垂直電荷転送路５ａ、５ｂにそれぞれ蓄積される。
【０１２９】
上記の固体撮像素子において、図７から図９までにおいて説明したように、画素の間引き読み出しを行うことにより、動画像を速やかに表示させることができる。
【０１３０】
加えて、同色の信号を加算することにより、画像の感度が向上し鮮明な画像を得ることができる。
【０１３１】
図１０から図１３までに、Ｖ２（電極１１−７）及びＶ３（電極１１−６）、Ｖ６（電極１１−３）及びＶ７（電極１１−２）にのみ読み出し電圧を印加して、間引き読み出しを行う方法を示す。
【０１３２】
図１０に示すように、Ｖ２に正の電圧、例えば８Ｖを印加した状態でＶ２に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１３３】
垂直電荷転送路５ａに、Ｇの信号が読み出される。Ｖ２（電極１０−７）からＶ６（電極１１−３）までに順に正の電圧を印加することでＧの信号電荷を転送する。電極１１−３下の垂直電荷転送路５ａにＧ信号に対応する電荷が蓄積される。
【０１３４】
この状態、すなわちＶ６に正の電圧、例えば８Ｖを印加した状態で、Ｖ６に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１３５】
垂直電荷転送路５ａに、Ｇの信号が読み出される。電極１１−３下の垂直電荷転送路５ａにＧ信号に対応する電荷が加算されて蓄積される（信号ＧＧ）。
【０１３６】
Ｖ６（電極１１−３）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＧＧ信号に対応する信号電荷を転送する。
【０１３７】
電極Ｖａ、Ｖｂに正の電圧を印加することによりＧＧ信号を水平電荷転送路７に転送する。
【０１３８】
Ｖ７に正の電圧、例えば８Ｖを印加した状態でＶ７に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１３９】
垂直電荷転送路５ａにＢの信号が読み出される。Ｖ７（電極１１−２）からＶ３（電極１１−６）までに順に正の電圧を印加することで、Ｂの信号電荷を転送する。電極１１−６下の垂直電荷転送路５ａにＢ信号に対応する電荷が蓄積される。
【０１４０】
この状態、すなわちＶ３に正の電圧、例えば８Ｖを印加した状態で、Ｖ３に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１４１】
垂直電荷転送路５ａにＢの信号が読み出される。電極１１−６下の垂直電荷転送路５ａにＢ信号に対応する電荷が加算されて蓄積される。垂直電荷転送路５ａにＢ信号に対応する電荷が加算されて蓄積される（信号ＢＢ）。
【０１４２】
Ｖ３（電極１１−６）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＢＢ信号に対応する信号電荷を転送する。
【０１４３】
電極Ｖａ、Ｖｂに正の電圧を印加することによりＢＢ信号を水平電荷転送路７に転送する。
【０１４４】
図１１に第２フィールドの画素の読み出し動作を示す。
【０１４５】
Ｖ２に正の電圧、例えば８Ｖを印加した状態でＶ２に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１４６】
画素群ＰＧ２に含まれる垂直電荷転送路５ｂにＧの信号が読み出される。Ｖ２（電極１１−７）からＶ６（電極１１−３）までに順に正の電圧を印加することで、Ｇの信号電荷を転送する。電極１１−３下の垂直電荷転送路５ｂにＧ信号に対応する電荷が蓄積される。
【０１４７】
この状態、すなわちＶ６に正の電圧、例えば８Ｖを印加した状態で、Ｖ６に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１４８】
垂直電荷転送路５ｂに、さらにＧの信号が読み出される。電極１１−３下の垂直電荷転送路５ｂにＧ信号に対応する電荷が加算されて蓄積される（信号ＧＧ）。
【０１４９】
Ｖ６（電極１１−３）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＧＧ信号に対応する信号電荷を転送する。
【０１５０】
電極１２に正の電圧を印加することによりＧＧ信号を水平電荷転送路７に転送する。
【０１５１】
Ｖ７に正の電圧、例えば８Ｖを印加した状態でＶ７に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１５２】
垂直電荷転送路５ｂにＲの信号が読み出される。Ｖ７（電極１１−２）からＶ３（電極１１−６）までに順に正の電圧を印加することで、Ｒの信号電荷を転送する。電極１１−６下の垂直電荷転送路５ｂにＲ信号に対応する電荷が蓄積される。
【０１５３】
この状態、すなわちＶ３に正の電圧、例えば８Ｖを印加した状態で、Ｖ３に高い正の電圧、例えば１５Ｖの読み出しパルスを印加する。
【０１５４】
垂直電荷転送路５ｂに、さらにＲの信号が読み出される。電極１１−６下の垂直電荷転送路５ｂにＲ信号に対応する電荷が加算されて蓄積される（信号ＲＲ）。
【０１５５】
Ｖ３（電極１１−６）からＶ１（電極１１−８）までに順に正の電圧を印加することで、ＲＲ信号に対応する信号電荷を転送する。
【０１５６】
電極１２に正の電圧を印加することによりＲＲ信号を水平電荷転送路７に転送する。
【０１５７】
図１２に、上記の読み出し方法によりフォトダイオードから垂直電荷転送路５ａ及び垂直電荷転送路５ｂに読み出された電荷の色配置を示す。
【０１５８】
垂直電荷転送路５ａのＶ３電極下にＢ電荷が加算されたＢＢ電荷が蓄積される。垂直電荷転送路５ａのＶ６電極下にＧ電荷が加算されたＧＧ電荷が蓄積される。
【０１５９】
垂直電荷転送路５ｂのＶ３電極下にＲ電荷が加算されたＲＲ電荷が蓄積される。垂直電荷転送路５ｂのＶ３電極下にＧ電荷が加算されたＧＧ電荷が蓄積される。
【０１６０】
同様の電荷が他の垂直電荷転送路５ａ、５ｂにもそれぞれ蓄積される。
【０１６１】
上記の固体撮像素子において、図１０から図１１までにおいて説明したように、画素の間引き読み出しを行うことにより、動画像を速やかに表示させることができる。
【０１６２】
加えて、同色の信号を加算することにより、画像の感度が向上し鮮明な画像を得ることができる。
【０１６３】
尚、上記の固体撮像方法では、ＧＧ／ＲＢ交互フィルタ配列の場合を示したが、別のカラーフィルタの配列でも画素からの信号の読み出しは可能である。
【０１６４】
間引き読み出し方法として、８本１組の垂直電荷転送電極群のうち垂直方向に隣接する２本の電極に読み出し電圧を印加して信号を読み出す方法について説明したが、３本以上の垂直電荷転送電極に読み出し電圧を印加する方法も可能である。
【０１６５】
上記固体撮像素子においては、隣接する２画素列の信号を１本の共有の垂直電荷転送路に読み出す。垂直電荷転送路の加工精度を緩くすることができる。画素の大きさ、例えばフォトダイオードの寸法を相対的に大きくすることができ、画素に蓄積される電荷の量を大きくすることできる。別の観点からみると、垂直電荷転送路の加工精度を同じとすれば、画素サイズを微細化できる。
【０１６６】
垂直電荷転送路に繋がる水平電荷転送路の段数は、行方向に並ぶ画素に含まれるフォトダイオードの数の１／２で良い。従って、水平電荷転送電極のピッチを大きくすることができ、水平電荷転送路を緩い加工精度で加工することができる。固体撮像素子の製造歩留まりを向上させることができる。
【０１６７】
上記固体撮像素子において、本実施の形態による読み出し方法を用いると、静止画像の全画素読み出しが可能である。加えて、間引き読み出しを行うことも容易であるため、動画像を表示するモニター画像の読み出し及び再生が容易にできる。
【０１６８】
尚、本実施の形態による固体撮像素子においては、画素の形状を略正方形の形状として説明した。画素形状は正方形以外の形状でも良い。例えば、長方形や正六角形の画素形状でも良い。
【０１６９】
また、固体撮像素子に画素の色配置に関しては、カラー撮像を可能にする構成を有していれば良い。３原色（赤（Ｒ）、緑（Ｇ）、青（Ｂ））系の色配置の他に、いわゆる補色タイプの色配置もある。
【０１７０】
補色タイプの色フィルタアレイとしては、例えば(i) 緑（Ｇ）、シアン（Ｃｙ）および黄（Ｙｅ）の各色フィルタからなるもの、(ii)シアン（Ｃｙ）、黄（Ｙｅ）および白もしくは無色（Ｗ）の各色フィルタからなるもの、(iii) シアン（Ｃｙ）、マゼンダ（Ｍｇ）、黄（Ｙｅ）および緑（Ｇ）の各色フィルタからなるもの、および、(iv)シアン（Ｃｙ）、黄（Ｙｅ）、緑（Ｇ）および白もしくは無色（Ｗ）の各色フィルタからなるもの、等が知られている。
【０１７１】
原色系の色フィルタアレイにおける色フィルタの配置パターンとしては、本実施の形態において例示したＧストライプＲＢ完全市松型の配置の他に、ベイヤー型、インターライン型、ＧストライプＲＢ市松型等の色配置が用いられる。
【０１７２】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【０１７３】
【発明の効果】
固体撮像素子において、加工精度、特に垂直転送路及び垂直転送電極の加工精度を緩くできる。さらに、水平電荷転送路の加工精度も緩くできる。同じ加工精度であれば、画素の高密度化が可能である。
【０１７４】
製造歩留まりを向上させることが可能となる。固体撮像素子の信頼性をも高めることが可能となる。
【０１７５】
固体撮像素子の読み出し方法によれば、静止画像の全画素読み出しが可能である。加えて、間引き読み出しを行うことも容易であるため、動画像を表示するモニター画像の読み出し及び再生が容易にできる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による固体撮像素子の平面図である。
【図２】上記の固体撮像素子の画素部の要部拡大図であり、図２（ａ）は平面図、図２（ｂ）は断面図である。
【図３】上記の固体撮像素子の静止画像を読み出し動作を示すタイミングチャートである。
【図４】上記の固体撮像素子の静止画読み出し動作を示すタイミングチャートである。
【図５】上記の固体撮像素子の静止画読み出し動作を示すタイミングチャートである。
【図６】上記の固体撮像素子の静止画読み出し動作を示すタイミングチャートである。
【図７】上記の固体撮像素子のモニター画像読み出し動作を示すタイミングチャートである。
【図８】上記の固体撮像素子のモニター画像読み出し動作を示すタイミングチャートである。
【図９】上記の固体撮像素子のモニター画像読み出し動作における垂直電荷転送路における色信号の配置を示す図ある。
【図１０】上記の固体撮像素子のモニター画像読み出し動作を示すタイミングチャートである。
【図１１】上記の固体撮像素子のモニター画像読み出し動作を示すタイミングチャートである。
【図１２】上記の固体撮像素子のモニター画像読み出し動作における垂直電荷転送路における色信号の配置を示す図である。
【図１３】従来の固体撮像素子の平面図であり、主として半導体領域内の構造を示す。
【図１４】従来の固体撮像素子の平面図であり、主として電荷転送電極の構造を示す。
【符号の説明】
Ａ 固体撮像素子
Ｂ 表示部
ＥＧ 垂直電荷転送電極群
Ｐ１ 第１の画素列
Ｐ２ 第２の画素列
ＰＧ 画素列群
Ｑ１ 第１の画素行
Ｑ２ 第２の画素行
Ｖ１〜Ｖ８ 垂直転送電極への印加電圧
φ１、φ２ 水平転送電極への印加電圧
１ 半導体基板
３ 画素
３ａ 画素（緑色）
３ｂ 画素（青色）
３ｃ 画素（赤色）
１１ 垂直電荷転送電極
１５ 水平電荷転送電極
１７ 出力アンプ
４１ フォトダイオード（光電変換素子）
４５ トランスファーゲート（読み出しゲート）[0001]
BACKGROUND OF THE INVENTION
The present invention is a solid-state imaging device Control method More specifically, a pixel-shifted solid-state imaging element in which adjacent pixels are arranged with a 1/2 pitch shift in the vertical and horizontal directions. Of child It relates to a control method.
[0002]
[Prior art]
In a solid-state image sensor, for example, a CCD solid-state image sensor for capturing a still image, it is desired to increase the density of pixels.
[0003]
FIG. 13 is a plan view of a general interline CCD solid-state imaging device.
[0004]
The solid-state imaging device is formed on a semiconductor substrate 101 such as silicon.
[0005]
A pixel 103, a vertical charge transfer path 105, a horizontal charge transfer path 107, and an output amplifier 111 are formed on the semiconductor substrate 101, and constitute a single CCD solid-state imaging device X as a whole. A plurality of pixels 103 are aligned on the semiconductor substrate 101 in the vertical and horizontal directions.
[0006]
The pixel 103 includes a photodiode (photoelectric conversion element) 103a and a reading gate (transfer gate) 103b. The photodiode 103a converts received light into electric charge and accumulates it. The transfer gate 103 b reads out the charge accumulated in the photodiode 103 a to the vertical charge transfer path 105.
[0007]
Between each pixel column P11, P11, P11 in which a plurality of pixels 103, 103, 103 are arranged in the vertical direction, one vertical charge transfer path 105 is arranged corresponding to one pixel column P11. Has been. The vertical charge transfer path 105 is, for example, an n-type conductive layer formed on the semiconductor substrate 101. A horizontal charge transfer path 107 is provided at the lower end of the vertical charge transfer path 105.
[0008]
The horizontal charge transfer path 107 mainly includes an n-type conductive layer 108 in the semiconductor substrate 101 and a horizontal charge transfer electrode 121 made of two layers of polysilicon (1 poly, 2 poly) formed on the semiconductor substrate 1. Element.
[0009]
In the n-type conductive layer 108, a high concentration region 108a having a high n-type impurity concentration and a low concentration region 108b having a low n-type impurity concentration are alternately provided. The high concentration region 108a forms a potential well with low potential energy. The low concentration region 108b forms a potential barrier with high potential energy. Potential barriers and potential wells are arranged alternately in the horizontal direction. One potential barrier and one potential well constitute one set, and one transfer unit of charge (hereinafter referred to as “one packet”) is formed by a structure in which the one set is repeated twice. Many packets are formed in the horizontal direction.
[0010]
The first-layer polysilicon electrodes (horizontal transfer electrodes 121-1, 121-3, 121-5,...) Are formed on the high concentration region 108b (potential barrier). Second-layer polysilicon electrodes (horizontal transfer electrodes 121-0, 121-2, 121-4, 121-6,...) Are formed.
[0011]
The horizontal charge transfer electrode 121-0 and the horizontal charge transfer electrode 121-1 are connected and a voltage waveform φ1 is applied. The horizontal transfer electrode 121-2 and the horizontal transfer electrode 121-3 are connected and the voltage waveform φ2 is applied. Similarly, the horizontal transfer electrode 121-4 and the horizontal transfer electrode 121-5 are connected and the voltage φ1 is applied.
[0012]
As shown in FIG. 14, on the vertical charge transfer path 105, two vertical charge transfer electrodes, for example, a vertical charge transfer electrode 115-1 and a vertical charge transfer electrode 115-2 are provided in a gap between pixels arranged in the row direction. 115 is provided.
[0013]
A voltage waveform from V1 to V4 is applied to the vertical charge transfer electrodes 115-1, 115-2, 115-3, and 115-4. Similarly, voltage waveforms from V1 to V4 are applied to the vertical transfer electrodes 115-5 to 115-8 and the vertical transfer electrodes 115-9 to 15-112. The voltage waveforms V1 to V4 are set to, for example, 0V when forming a potential barrier in the vertical charge transfer path, 8V when forming a potential well for charge transfer, and 15V when reading charge from a pixel.
[0014]
The vertical charge transfer path 105 is electrically connected to a region where the potential well is formed at a rate of one for each packet of the horizontal charge transfer path 107.
[0015]
Hereinafter, the operation of the solid-state imaging device will be described with reference to FIGS.
[0016]
When V1 is set to 15 V, the charges accumulated in the photodiodes 103a of all the pixels connected to V1 are read out to the vertical charge transfer path 105 through the transfer gate 103b.
[0017]
A positive relatively low voltage, for example, a voltage of 8V is applied to the vertical transfer electrode 115-1, a voltage of 8V is applied to the vertical transfer electrode 115-2, and a voltage of 8V is also applied to the vertical transfer electrode 115-3. To do. The voltage of the vertical transfer electrode 115-1 is returned to 0V, and a voltage of 8V is applied to the vertical transfer electrode 115-4. By repeating this operation, charges are transferred in the vertical charge transfer path 105 in the direction of the horizontal charge transfer path by the four-phase driving method.
[0018]
When V1, V2, and V3 are positive relatively low voltages, for example, 8V, and V4 is 0V, the read charges are distributed under the three vertical charge transfer electrodes to which V1, V2, and V3 are applied.
[0019]
When V1 is returned to 0V, the charge is confined under the electrodes of V2 and V3. When V4 is set to 8V, the charge spreads under the electrodes of V2, V3, and V4. By repeating this operation, charges are transferred in the vertical charge transfer path 5 toward the horizontal charge transfer path by the four-phase driving method.
[0020]
If φ1 of the horizontal charge transfer electrode is set to 0 V, for example, and φ2 is set to 8 V, for example, the charge below the φ1 electrode is transferred to the right side of the φ2 electrode. At this time, a potential barrier is formed in the left region under the φ1 electrode to prevent backflow of charges.
[0021]
Therefore, charges can be transferred in the horizontal charge transfer path 107 by two-phase driving without causing pixel mixing.
[0022]
As described above, electrons are transferred in the horizontal charge transfer path 107 in the amplifier direction by the two-layer driving method of φ1 and φ2.
[0023]
With the above operation, the charge from the pixels in the row connected to V1 is read out.
[0024]
Next, charges from pixels in other rows are read out in the same manner. After reading out all charges, a read pulse is applied to V2 to read the charges of the pixels connected to V2. Similarly, the charges of the pixels connected to V3 and V4 are sequentially read out.
[0025]
The charges transferred into the horizontal charge transfer path 107 are transferred to the output amplifier 111 by, for example, a two-phase driving method. The output amplifier 111 amplifies the signal and takes it out as image information.
[0026]
By arranging the photodiodes 103a in a two-dimensional manner, a two-dimensional image signal can be obtained.
[0027]
[Problems to be solved by the invention]
With the demand for higher pixel density, it is also necessary to reduce the pixel size itself.
[0028]
However, in the solid-state imaging device X described above, one vertical charge transfer path 105 is formed for one pixel column P11. While transferring the charges transferred from one vertical charge transfer path 105 to the horizontal charge transfer path 107 to the horizontal charge transfer path 107 connected to the two vertical charge transfer paths 105 adjacent in the horizontal direction, Two horizontal transfer electrodes 108a, 108b, 108a, 108b are required.
[0029]
For example, when the pixel 103 is miniaturized to about 2 to 3 microns square, it becomes difficult to finely process the horizontal charge transfer electrode 121. In addition, as the pixel 103 is miniaturized, the area of the photoelectric conversion element 103a, for example, a photodiode is reduced, and the accumulated signal charge is reduced. Therefore, the dynamic range cannot be increased.
[0030]
In addition, as the total number of pixels of the solid-state image sensor increases, the time required for reading out one frame of image signal increases.
[0031]
In the case of a general digital camera, the frame rate of the image signal is NTSC ( N national T elvision S system C In the case of the ommitee) method, it is 1/30 second.
[0032]
When reproducing a still image taken using a digital camera, there is no particular problem even if the time required for reading out an image signal is increased.
[0033]
In the case of a display element for a monitor provided in a digital camera, it is necessary to display a moving image in real time. When displaying a moving image, it becomes impossible to follow the frame rate as the number of pixels increases. When the number of pixels exceeds 1 million pixels, it is difficult to read out image signals from all pixels in 1/30 seconds. A clear image cannot be obtained.
[0034]
An object of the present invention is to provide a solid-state imaging device capable of increasing the pixel density while relaxing the fine accuracy of the horizontal transfer electrode. Control method Is to provide.
[0035]
In addition, a solid-state imaging device that can clearly display moving images for monitoring even when the number of pixels increases. Of child It is to provide a control method.
[0037]
[Means for Solving the Problems]
Of the present invention one According to an aspect, there are a plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a first pixel column including a plurality of pixels aligned in a vertical direction at a first pixel pitch; A second pixel column including a plurality of pixels arranged in alignment with a shift of ½ pixel of the first pixel pitch in a direction perpendicular to the first pixel column, and the second pixel column includes: Formed between a plurality of pixel groups arranged at a position half the second pixel pitch between the first pixel columns of adjacent pixel groups and a pair of pixel groups adjacent in the horizontal direction with respect to the horizontal direction. Between the first separation region and the first pixel column and the second pixel column of each pixel group A vertical charge transfer path formed in a vertical manner while meandering one by one, and both the charges of the pixels included in the first pixel column and the second pixel column belonging to the same pixel group are read out. A vertical charge transfer path, a first pixel row in which pixels included in the first pixel column are aligned in a horizontal direction, and the second pixel column adjacent to the first pixel row in the vertical direction. Vertical charges that are formed to extend in the horizontal direction while meandering one by one between the second pixel rows in which the included pixels are aligned in the horizontal direction, and transfer the charges in the vertical charge transfer path in the vertical direction A first type of vertical charge transfer electrode to which a voltage for reading out charges from the pixels included in the first pixel row to the vertical charge transfer path is applied; and the second pixel row A second type of voltage is applied to read out charges from the pixel to the vertical charge transfer path. A straight charge transfer electrodes, and the vertical charge transfer electrodes alternately arranged in the vertical direction, A drive circuit for independently applying a voltage to each vertical charge transfer electrode for each set of eight vertical charge transfer electrodes adjacent in the vertical direction among the vertical charge transfer electrodes, and a plurality of the vertical charge transfer paths A horizontal charge transfer path provided at the lower end and receiving the charge transferred from the vertical charge transfer path and transferring it in the horizontal direction; A horizontal charge transfer electrode for transferring charges in the horizontal charge transfer path; And an output amplifier that is formed at one end of the horizontal charge transfer path and amplifies the charge from the horizontal charge transfer path and reads it out. The pixels included in the first pixel column include a photoelectric conversion element and a green filter. In the pixel included in the second pixel column, red pixels including photoelectric conversion elements and red filters, and blue pixels including photoelectric conversion elements and blue filters are alternately arranged in the vertical direction. A method of reading a solid-state imaging device in which red pixels and blue pixels included in a plurality of the second pixel columns are alternately arranged in the horizontal direction, a) A voltage for reading out charges is applied to the first type vertical charge transfer electrodes in the vertical direction every other vertical type charge transfer electrode of the first type, so that the first pixel columns in the column direction For every other pixel, the charge corresponding to green is read out to the vertical charge transfer path, and then the read charge corresponding to green is passed through the vertical charge transfer path and the horizontal charge transfer path to the output amplifier. A step of transferring, amplifying by the output amplifier and outputting to the outside; (b) reading out the charge to the remaining first type vertical charge transfer electrodes to which the voltage for reading out the charge in step (a) has not been applied. A voltage is applied to read out charges corresponding to green color from the remaining pixels of the first pixel column from which charges have not been read out in the step (a) to the vertical charge transfer path, and then read out green color. The electric charge corresponding to Transferring to the output amplifier through the transfer path and the horizontal charge transfer path, amplifying by the output amplifier and outputting to the outside; and (c) the second type vertical charge transfer electrode in the vertical direction. A voltage for reading out charges is applied to every other two vertical charge transfer electrodes, and a charge corresponding to one of red or blue is applied to every other pixel in the column direction from the second pixel column. Read to the vertical charge transfer path, and then transfer the charge corresponding to one of the read red or blue to the output amplifier through the vertical charge transfer path and the horizontal charge transfer path, and amplify by the output amplifier And (d) applying a voltage for reading out charges to the remaining second type vertical charge transfer electrodes to which the voltage for reading out charges in step (c) is not applied, The step (c) of the pixel column The charge corresponding to the other of red or blue is read from the remaining pixels from which the charge has not been read out to the vertical charge transfer path, and then the charge corresponding to the other of the read red or blue is transferred to the vertical charge transfer path. And transferring to the output amplifier through the horizontal charge transfer path, amplifying by the output amplifier, and outputting to the outside A method for controlling a solid-state imaging device is provided.
[0038]
According to another aspect of the present invention, a plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a plurality of pixels arranged in a vertical direction at a first pixel pitch. A first pixel column and a second pixel column including a plurality of pixels arranged in alignment with a shift of ½ pixel of the first pixel pitch in a direction perpendicular to the first pixel column; The pixel columns in the horizontal direction are a plurality of pixel groups arranged at a position half the second pixel pitch between the first pixel columns of the adjacent pixel groups, and a pixel group adjacent in the horizontal direction. A first separation region formed between the pair, and between the first pixel column and the second pixel column of each pixel group; A vertical charge transfer path formed in a vertical manner while meandering one by one, and both the charges of the pixels included in the first pixel column and the second pixel column belonging to the same pixel group are read out. A vertical charge transfer path, a first pixel row in which pixels included in the first pixel column are aligned in a horizontal direction, and the second pixel column adjacent to the first pixel row in the vertical direction. Vertical charges that are formed to extend in the horizontal direction while meandering one by one between the second pixel rows in which the included pixels are aligned in the horizontal direction, and transfer the charges in the vertical charge transfer path in the vertical direction A first type of vertical charge transfer electrode to which a voltage for reading out charges from the pixels included in the first pixel row to the vertical charge transfer path is applied; and the second pixel row A second type of voltage is applied to read out charges from the pixel to the vertical charge transfer path. A straight charge transfer electrodes, and the vertical charge transfer electrodes alternately arranged in the vertical direction, A drive circuit for independently applying a voltage to each vertical charge transfer electrode for each set of eight vertical charge transfer electrodes adjacent in the vertical direction among the vertical charge transfer electrodes, and a plurality of the vertical charge transfer paths A horizontal charge transfer path provided at the lower end and receiving the charge transferred from the vertical charge transfer path and transferring it in the horizontal direction; A horizontal charge transfer electrode for transferring charges in the horizontal charge transfer path; And an output amplifier that is formed at one end of the horizontal charge transfer path and amplifies the charge from the horizontal charge transfer path and reads it out. The pixels included in the first pixel column include a photoelectric conversion element and a green filter. In the pixel included in the second pixel column, red pixels including photoelectric conversion elements and red filters, and blue pixels including photoelectric conversion elements and blue filters are alternately arranged in the vertical direction. A thinning-out readout method for a solid-state imaging device in which red pixels and blue pixels included in a plurality of the second pixel columns are alternately arranged in the horizontal direction, (E) A voltage for reading out charges is applied to one of the first type of vertical charge transfer electrodes among the set of every eight vertical charge transfer electrodes, so that the first pixel of the first pixel group The charge corresponding to green is read from the pixels included in the column to the vertical charge transfer path corresponding to the first pixel group, and the second pixel group adjacent to the first pixel group in the horizontal direction is read out. A charge corresponding to green is read from the pixels included in one pixel column to the vertical charge transfer path corresponding to the second pixel group, and then the read first pixel group and second read Transferring both of the charges corresponding to green of the pixel group to the horizontal charge transfer path through the read vertical charge transfer paths, and (f) the vertical charge transfer electrodes of the eight vertical charge transfer electrodes. One of the pairs of vertical charge transfer electrodes of the second type is read in the step (e). A voltage for reading out charges is applied to the first pixel group during a period in which the charge corresponding to the emitted green color is transferred through the vertical charge transfer path corresponding to the first and second pixel groups. The charge corresponding to one of red or blue is read out from the pixels included in the second pixel column to the vertical charge transfer path corresponding to the first pixel group, and the second pixel group includes a second charge of the second pixel group. A charge corresponding to the other of red and blue is read from the pixels included in the pixel column to the vertical charge transfer path corresponding to the second pixel group, and then the red color of the read first pixel group is read. Alternatively, both the charge corresponding to one of blue and the charge corresponding to the other of red or blue of the second pixel group pass through the vertical charge transfer path from which they are read out to the horizontal charge transfer path. Transferring (g) said step (e) and The electric charge corresponding to green, the electric charge corresponding to one of red or blue, and the electric charge corresponding to the other of red or blue read in (f) are passed through the horizontal charge transfer path to the output amplifier. Transferring, amplifying by the output amplifier, and outputting to the outside A method for controlling a solid-state imaging device is provided.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0040]
FIG. 1 is a plan view of a solid-state imaging device according to an embodiment of the present invention.
[0041]
The solid-state imaging device A includes a pixel portion B in which a plurality of pixels 3 are aligned on the semiconductor substrate 1, a vertical charge transfer path 5 that is disposed in the pixel portion B and transfers charges from the pixels 3 in the vertical direction, A horizontal charge transfer path 7 that is disposed below the pixel portion B and transfers the charges transferred from the vertical charge transfer path 5 in the horizontal direction, and an output amplifier section 17 that amplifies the charges transferred from the horizontal charge transfer path 7. including.
[0042]
In the pixel portion B, a plurality of pixels 3 are arranged in the horizontal direction (row direction) and the vertical direction (column direction) on the two-dimensional plane of the semiconductor substrate 1. One pixel and a pixel adjacent to the one pixel are arranged so as to be shifted by ½ pitch in the vertical direction. This is a so-called pixel-shifted solid-state imaging device.
[0043]
Each pixel has a substantially square shape. The pixels are arranged so that the diagonal lines of the square are aligned in the vertical direction and the horizontal direction.
[0044]
Pixels arranged in the vertical direction are referred to as pixel columns.
[0045]
A plurality of green pixels 3a, 3a, 3a are aligned in the vertical direction to form a first pixel column P1a. A plurality of pixels adjacent to the first pixel column P1a in the horizontal direction and aligned in the vertical direction form the second pixel column P2a. In the pixels forming the second pixel column P2a, blue pixels 3b and red pixels 3c are alternately arranged in the vertical direction.
[0046]
A set of pixel groups PG1 is formed by the first pixel column P1a and the second pixel column P2a adjacent thereto in the horizontal direction. A plurality of pixel groups PG1, PG2, PG3,... Are arranged adjacent to each other in the horizontal direction to form a pixel portion B as a whole.
[0047]
In FIG. 1, only two pixel groups PG1 and PG2 are shown for simplicity, but a large number of pixel groups are actually formed.
[0048]
For example, a vertical charge transfer path made of an n-type semiconductor layer in the semiconductor substrate 1 along a gap formed between the first pixel column P1a and the second pixel column P2a included in the first pixel group PG1. 5 (indicated by a thick solid line in FIG. 1) is provided in a meandering shape or a zigzag shape. The vertical charge transfer path 5 is not formed between the pixel groups PG. That is, no vertical charge transfer path is formed between the pixel group PG1 and the pixel group PG2 adjacent in the horizontal direction.
[0049]
Pixels arranged in the horizontal direction are referred to as pixel rows.
[0050]
In FIG. 1, a vertical charge transfer electrode, for example, a vertical charge transfer electrode 11-1 (indicated by a dotted line) meanders along two oblique sides below the first pixel row Q1 including the green pixels 3a and 3a. Or a zigzag shape that extends horizontally.
[0051]
Vertical charge transfer so that the blue pixels 3b and the red pixels 3c arranged in the horizontal direction are along the two hypotenuses below the second pixel row Q2 arranged alternately in the horizontal direction. The electrode 11-2 (indicated by a thin solid line) extends in the horizontal direction in a meandering or zigzag shape.
[0052]
Eight vertical charge transfer electrodes 11-1 to 11-8 form a set of electrode groups EG. Although only one electrode group is shown in FIG. 1, a large number of electrode groups EG, EG, EG are actually formed in the pixel portion B.
[0053]
An independent voltage waveform from V8 to V1 can be applied to the eight vertical charge transfer electrodes 11-1 to 11-8 by using a drive circuit.
[0054]
Between the vertical charge transfer electrode 11-8 at the final stage on the horizontal charge transfer path 7 side of the vertical charge transfer electrode 11 and the horizontal charge transfer path 7, two transfer electrodes extending in the horizontal direction and adjacent in the vertical direction are provided. Va and Vb are formed. Charges are transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 by the two transfer electrodes Va and Vb.
[0055]
The transfer electrodes Va and Vb are arbitrarily provided. The number of transfer electrodes is not limited to two.
[0056]
A horizontal charge transfer path 7 is formed at one end of the vertical charge transfer path 5. A plurality of horizontal charge transfer electrodes 15 in which 1 poly and 2 poly are alternately arranged are formed on the horizontal charge transfer path 7. The horizontal charge transfer electrode 15-0 and the horizontal charge transfer electrode 15-1 are connected in common and a voltage φ1 is applied. The horizontal charge transfer electrode 15-2 and the horizontal charge transfer electrode 15-3 are connected in common and a voltage φ2 is applied. The horizontal charge transfer electrode 15-4 and the horizontal charge transfer electrode 15-5 are connected in common, and the voltage φ1 is applied.
[0057]
Between two vertical charge transfer paths 5 adjacent in the horizontal direction, there are four horizontal charge transfer electrodes 15 (for example, in FIG. 1, reference numerals 15-1, 15-2, 15-3, 15-4). Lined up).
[0058]
Pixel row P1a is from above G (green) GGGG Pixels are arranged in the vertical direction. Pixel row P2a is B (blue) R (red) BRBR Pixels are arranged in the vertical direction.
[0059]
Pixel row P1b is from above GGGGG ... Pixels having a color arrangement are arranged in the vertical direction. Pixel column P2b is RBRBRB ... Pixels having the color arrangement are arranged in the vertical direction.
[0060]
The color arrangement illustrated in FIG. 1 is a color arrangement called a G stripe RB complete checkered pattern.
[0061]
In the illustrated configuration, each pixel has a substantially rhombus shape having four hypotenuses.
[0062]
It can also be considered that the pixels of the second pixel column P2 are arranged in the gaps of the matrix formed by the pixels 3c, 3b, 3c... Of the first pixel column P1.
[0063]
On the other hand, if the drawing is tilted 45 degrees, it can be considered that the pixels of the first and second pixel columns cooperate to form a substantially square matrix.
[0064]
FIG. 2 shows a main part of FIG. FIG. Is It is sectional drawing.
[0075]
Figure 2 As shown, a deep p-well 43 is formed in the semiconductor substrate 1 and a photodiode 41 is formed. b The vertical charge transfer path 31a, the transfer gate 45, and the isolation region 47 are formed in the p well 43.
[0076]
A vertical charge transfer electrode 11-5 is formed on a region where the vertical charge transfer path 31a is formed.
[0077]
A color filter CF is formed on the semiconductor substrate 1 via the planarizing film H.
[0078]
On the color filter CF, for example, a microlens ML formed of a photoresist is provided. Light is collected on the surface of the photodiode 41 by the microlens ML.
[0079]
A method for controlling the solid-state imaging device A will be described below with reference to FIGS.
[0080]
With reference to the timing charts of FIGS. 3 to 6, an operation in the case of reading all pixels after taking a still image will be described.
[0081]
As shown in FIG. 3, a high pulse voltage is applied as a read voltage to the vertical charge transfer electrode 11-7 (V2) and the vertical charge transfer electrode 11-3 (V6). The read pulse voltage is 15 V, for example. Charges corresponding to the green color from the photodiodes 3a and 3a (hereinafter referred to as "G charges") in the vertical charge transfer path 5 below the vertical charge transfer electrode 11-7 and the vertical charge transfer path 5 below the vertical charge transfer electrode 11-3. .) Is read out. In the timing chart, the G charge is represented by a black circle.
[0082]
The G charge accumulated in the vertical charge transfer path 5 below the vertical charge transfer electrode 11-7 (V2) is relative to the vertical charge transfer electrode 11-8 (V1), the first transfer electrode Va, and the second transfer electrode Vb. Then, the voltage is transferred toward the horizontal charge transfer path 7 by sequentially applying a high voltage (about 8V).
[0083]
The G charge accumulated in the vertical charge transfer path 5 below the vertical charge transfer electrode 11-3 (V6) is first from the vertical charge transfer electrode 11-4 (V5) to the vertical charge transfer electrode 11-8 (V1). By sequentially applying a High (about 8 V) voltage to the transfer electrode Va and the second transfer electrode Vb, the voltage is transferred in the vertical charge transfer path 5 toward the horizontal charge transfer path 7.
[0084]
The G charges transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 are transferred along the horizontal charge transfer path 7 toward the output amplifier 17 by the two-phase driving method. The G signal amplified by the output amplifier 17 is stored in an external circuit.
[0085]
Next, the remaining G charge is read out.
[0086]
As shown in FIG. 4, a high voltage is applied as a read voltage to the vertical charge transfer electrode 11-5 (V4) and the vertical charge transfer electrode 11-1 (V8). The remaining G charge is read out to the vertical charge transfer path 5.
[0087]
Thereafter, the G charge is transferred to the horizontal charge transfer path 7 by an operation similar to the operation described in FIG.
[0088]
The G charges transferred to the horizontal charge transfer path 7 are transferred toward the output amplifier 17 in the horizontal charge transfer path 7 by the two-phase driving method. The G signal amplified by the output amplifier 17 is stored in an external circuit.
[0089]
Regarding the readout of the G charge, the same operation is performed in all the pixel groups PG (PG1 and PG2 in FIG. 1) in the horizontal direction.
[0090]
Read B charge and R charge.
[0091]
As shown in FIG. 5, the vertical charge transfer electrode 11-8 (V1) and the vertical charge transfer electrode 11- 4 A high voltage is applied as a read voltage to (V5). The R charge (black square mark) is read out to the vertical charge transfer path 5a, and the B charge (hatched square mark) is read out to the vertical charge transfer path 5b.
[0092]
Thereafter, similarly to the operation described with reference to FIG. 3, the R charge and the B charge are read out to the external circuit.
[0093]
As shown in FIG. 6, a high voltage is applied as a read voltage to the vertical charge transfer electrode 11-6 (V3) and the vertical charge transfer electrode 11-2 (V7). B charge is read out to the vertical charge transfer path 5a, and R charge is read out to the vertical charge transfer path 5b.
[0094]
The B charge and the R charge are read out to the external circuit by the same operation as the above operation.
Through the above operation, all pixel readout is possible. Still images can be reproduced clearly.
[0095]
When a readout pulse is applied to the vertical charge transfer electrode to read a signal from the pixel, the vertical charge transfer electrode 11 to which the readout pulse is applied simultaneously is separated into four electrodes in the vertical direction. In addition, at the time of signal readout, only the same color pixel signal is read out to the same single vertical charge transfer path 5.
[0096]
Therefore, mixing (color mixing) of transfer charges that occurs when different color signals are present in the same vertical charge transfer path during reading is prevented. Since the transfer charge is prevented from being mixed, the solid-state imaging device according to the present embodiment is unlikely to deteriorate when reproducing a still image.
[0097]
A method for reading an image signal in a video mode for reproducing a moving image such as a monitor image of a digital camera will be described with reference to FIGS.
[0098]
In the video mode, without reading from all the pixels, only the charges of the pixels included in a specific row from the second row to the seventh row in the set of pixel columns Q in eight rows are read.
[0099]
From FIG. 7 to FIG. 9, the readout voltage is applied only to V1 (electrode 11-8) and V8 (electrode 11-1), V4 (electrode 11-5) and V5 (electrode 11-4), and thinning readout is performed. Shows how to do.
[0100]
As shown in FIG. 7, a high positive voltage, for example, 15V read pulse is applied to V8 in a state where a positive voltage, for example, 8V is applied to V8.
[0101]
The G signal is read out to the vertical charge transfer path 5a included in the pixel group PG1. By applying a positive voltage in order from V8 (electrode 11-1) to V4 (electrode 11-5), the G signal charge is transferred. Charges corresponding to the G signal are accumulated in the vertical charge transfer path 5a under the electrode 11-5.
[0102]
In this state, that is, in the state where a positive voltage, for example, 8V is applied to V4, a high positive voltage, for example, 15V read pulse is applied to V4.
[0103]
In the vertical charge transfer path 5a included in the pixel group PG1, G Are read out. Charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5 below the electrode 11-5 (signal GG).
[0104]
By applying a positive voltage sequentially from V4 (electrode 11-5) to V1 (electrode 11-8), the signal charge corresponding to the GG signal is transferred.
[0105]
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0106]
With a positive voltage applied to V1, for example, 8V, a high positive voltage, for example, 15V read pulse is applied to V1.
[0107]
The R signal is read out to the vertical charge transfer path 5a included in the pixel group PG1. By applying a positive voltage in order from V1 (electrode 10-8) to V5 (electrode 11-4), the R signal charge is transferred. Charge corresponding to the R signal is accumulated in the vertical charge transfer path 5 below the electrode 11-4.
[0108]
In this state, that is, a positive voltage such as 8V is applied to V5, a high positive voltage such as 15V is applied to V5.
[0109]
The R signal is read out to the vertical charge transfer path 5a included in the pixel group PG1. Charges corresponding to the R signal are added and accumulated in the vertical charge transfer path 5 below the electrode 11-4 (signal RR).
[0110]
V 5 (Electrode 11- 4 ) To V1 (electrode 11-8) in order, a signal charge corresponding to the RR signal is transferred.
[0111]
The RR signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0112]
FIG. 8 shows a method of reading charges from the pixels included in the pixel group PG2.
[0113]
With a positive voltage applied to V1, for example, 8V, a high positive voltage, for example, 15V read pulse is applied to V1.
[0114]
The B signal is read out to the vertical charge transfer path 5b included in the pixel group PG2. By applying a positive voltage sequentially from V1 (electrode 10-8) to V5 (electrode 11-4), the B signal charge is transferred. Electrode 11- 4 Charges corresponding to the B signal are accumulated in the lower vertical charge transfer path 5b.
[0115]
In this state, that is, a positive voltage such as 8V is applied to V5, a high positive voltage such as 15V is applied to V5.
[0116]
The B signal is read out to the vertical charge transfer path 5b included in the pixel group PG2. Charges corresponding to the B signal are added and accumulated in the vertical charge transfer path 5b below the electrode 11-4 (signal BB).
[0117]
By applying a positive voltage in order from V5 (electrode 11-4) to V1 (electrode 11-8), signal charges corresponding to the BB signal are transferred.
[0118]
The BB signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0119]
With a positive voltage applied to V8, for example, 8V, a high positive voltage, for example, 15V read pulse is applied to V8.
[0120]
The G signal is read out to the vertical charge transfer path 5b included in the pixel group PG2. By applying a positive voltage in order from V8 (electrode 11-1) to V4 (electrode 11-5), the G signal charge is transferred. Charge corresponding to the G signal is accumulated in the vertical charge transfer path 5 below the electrode 11-5.
[0121]
In this state, that is, in the state where a positive voltage, for example, 8V is applied to V4, a high positive voltage, for example, 15V read pulse is applied to V4.
[0122]
The G signal is read out to the vertical charge transfer path 5b included in the pixel group PG2. Charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5 below the electrode 11-5 (signal GG).
[0123]
V4 (electrode 11− 5 ) To V1 (electrode 11-8) in order, a signal charge corresponding to the GG signal is transferred.
[0124]
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0125]
FIG. 9 shows the color arrangement of charges read from the photodiode to the vertical charge transfer path 5a and the vertical charge transfer path 5b by the above-described reading method.
[0126]
The RR charge obtained by adding the R charge is accumulated under the V1 electrode of the vertical charge transfer path 5a. The GG charge added with the G charge is accumulated under the V4 electrode of the vertical charge transfer path 5a.
[0127]
The BB charge obtained by adding the B charge is accumulated under the V1 electrode of the vertical charge transfer path 5b. The GG charge added with the G charge is accumulated under the V4 electrode of the vertical charge transfer path 5b.
[0128]
Similar charges are accumulated in the vertical charge transfer paths 5a and 5b, respectively.
[0129]
In the above-described solid-state imaging device, as described with reference to FIGS. 7 to 9, moving images can be quickly displayed by performing pixel thinning readout.
[0130]
In addition, by adding signals of the same color, the sensitivity of the image is improved and a clear image can be obtained.
[0131]
From FIG. 10 to FIG. 13, the read voltage is applied only to V2 (electrode 11-7) and V3 (electrode 11-6), V6 (electrode 11-3) and V7 (electrode 11-2), and thinning-out reading is performed. Shows how to do.
[0132]
As shown in FIG. 10, a high positive voltage, for example, 15V read pulse is applied to V2 while a positive voltage, for example, 8V, is applied to V2.
[0133]
The G signal is read out to the vertical charge transfer path 5a. The signal charge of G is transferred by applying a positive voltage in order from V2 (electrode 10-7) to V6 (electrode 11-3). Charges corresponding to the G signal are accumulated in the vertical charge transfer path 5a under the electrode 11-3.
[0134]
In this state, that is, a positive voltage such as 8V is applied to V6, a high positive voltage such as 15V is applied to V6.
[0135]
The G signal is read out to the vertical charge transfer path 5a. Charges corresponding to the G signal are added and accumulated in the vertical charge transfer path 5a below the electrode 11-3 (signal GG).
[0136]
By applying a positive voltage in order from V6 (electrode 11-3) to V1 (electrode 11-8), signal charges corresponding to the GG signal are transferred.
[0137]
A GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrodes Va and Vb.
[0138]
A high positive voltage, for example, 15V read pulse is applied to V7 in a state where a positive voltage, for example, 8V is applied to V7.
[0139]
The B signal is read out to the vertical charge transfer path 5a. V7 (electrode 11- 2 ) To V3 (electrode 11-6) in order, the B signal charge is transferred. Charges corresponding to the B signal are accumulated in the vertical charge transfer path 5a under the electrode 11-6.
[0140]
In this state, that is, in the state where a positive voltage, for example, 8V is applied to V3, a high positive voltage, for example, a 15V read pulse is applied to V3.
[0141]
The B signal is read out to the vertical charge transfer path 5a. A charge corresponding to the B signal is added and accumulated in the vertical charge transfer path 5a under the electrode 11-6. Charges corresponding to the B signal are added and accumulated in the vertical charge transfer path 5a (signal BB).
[0142]
By applying a positive voltage sequentially from V3 (electrode 11-6) to V1 (electrode 11-8), the signal charge corresponding to the BB signal is transferred.
[0143]
The BB signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrodes Va and Vb.
[0144]
FIG. 11 shows the readout operation of the pixels in the second field.
[0145]
In the state where a positive voltage, for example, 8V, is applied to V2, a high positive voltage, for example, a 15V readout pulse is applied to V2.
[0146]
The G signal is read out to the vertical charge transfer path 5b included in the pixel group PG2. V2 (electrode 1 1 − 7 ) To V6 (electrode 11-3) in order, a positive voltage is applied in order to transfer the G signal charge. Charge corresponding to the G signal is accumulated in the vertical charge transfer path 5b below the electrode 11-3.
[0147]
In this state, that is, a positive voltage such as 8V is applied to V6, a high positive voltage such as 15V is applied to V6.
[0148]
Further, a G signal is read out to the vertical charge transfer path 5b. Charges corresponding to the G signal are added and accumulated in the vertical charge transfer path 5b below the electrode 11-3 (signal GG).
[0149]
V 6 By applying a positive voltage sequentially from (electrode 11-3) to V1 (electrode 11-8), the signal charge corresponding to the GG signal is transferred.
[0150]
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0151]
A high positive voltage, for example, 15V read pulse is applied to V7 in a state where a positive voltage, for example, 8V is applied to V7.
[0152]
The R signal is read out to the vertical charge transfer path 5b. By applying a positive voltage sequentially from V7 (electrode 11-2) to V3 (electrode 11-6), the signal charge of R is transferred. Charges corresponding to the R signal are accumulated in the vertical charge transfer path 5b under the electrode 11-6.
[0153]
In this state, that is, in the state where a positive voltage, for example, 8V is applied to V3, a high positive voltage, for example, a 15V read pulse is applied to V3.
[0154]
Further, an R signal is read out to the vertical charge transfer path 5b. Charges corresponding to the R signal are added and accumulated in the vertical charge transfer path 5b below the electrode 11-6 (signal RR).
[0155]
By applying a positive voltage sequentially from V3 (electrode 11-6) to V1 (electrode 11-8), signal charges corresponding to the RR signal are transferred.
[0156]
The RR signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.
[0157]
FIG. 12 shows the color arrangement of charges read from the photodiodes to the vertical charge transfer path 5a and the vertical charge transfer path 5b by the above-described reading method.
[0158]
The BB charge obtained by adding the B charge is accumulated under the V3 electrode of the vertical charge transfer path 5a. The GG charge added with the G charge is accumulated under the V6 electrode of the vertical charge transfer path 5a.
[0159]
The RR charge obtained by adding the R charge is accumulated under the V3 electrode of the vertical charge transfer path 5b. The GG charge added with the G charge is accumulated under the V3 electrode of the vertical charge transfer path 5b.
[0160]
Similar charges are accumulated in the other vertical charge transfer paths 5a and 5b, respectively.
[0161]
In the above solid-state imaging device, as described with reference to FIGS. 10 to 11, moving images can be quickly displayed by performing pixel thinning readout.
[0162]
In addition, by adding signals of the same color, the sensitivity of the image is improved and a clear image can be obtained.
[0163]
In the above solid-state imaging method, GG / R B Although the case of the alternate filter array is shown, it is possible to read out signals from the pixels even with another color filter array.
[0164]
As a thinning-out reading method, a method of reading a signal by applying a read voltage to two vertically adjacent electrodes in a set of eight vertical charge transfer electrode groups has been described. It is also possible to apply a read voltage to.
[0165]
In the solid-state imaging device, signals of two adjacent pixel columns are read out to one shared vertical charge transfer path. The processing accuracy of the vertical charge transfer path can be relaxed. The size of the pixel, for example, the size of the photodiode can be relatively increased, and the amount of charge accumulated in the pixel can be increased. From another viewpoint, if the processing accuracy of the vertical charge transfer path is the same, the pixel size can be reduced.
[0166]
The number of horizontal charge transfer paths connected to the vertical charge transfer path may be ½ of the number of photodiodes included in the pixels arranged in the row direction. Therefore, the pitch of the horizontal charge transfer electrodes can be increased, and the horizontal charge transfer path can be processed with a low processing accuracy. The production yield of the solid-state imaging device can be improved.
[0167]
When the readout method according to this embodiment is used in the solid-state imaging device, all pixels of a still image can be read out. In addition, since it is easy to perform thinning readout, it is possible to easily read out and reproduce a monitor image for displaying a moving image.
[0168]
In the solid-state imaging device according to the present embodiment, the pixel shape has been described as a substantially square shape. The pixel shape may be a shape other than a square. For example, a rectangular or regular hexagonal pixel shape may be used.
[0169]
In addition, regarding the color arrangement of the pixels in the solid-state image sensor, it is sufficient if it has a configuration that enables color imaging. In addition to the three primary color (red (R), green (G), and blue (B)) color arrangements, there is a so-called complementary color arrangement.
[0170]
Complementary color filter arrays include, for example, (i) green (G), cyan (Cy) and yellow (Ye) color filters, (ii) cyan (Cy), yellow (Ye), and white or colorless (Iii) consisting of color filters of (W), (iii) consisting of color filters of cyan (Cy), magenta (Mg), yellow (Ye) and green (G), and (iv) cyan (Cy), yellow Known are (Ye), green (G), and white or colorless (W) color filters.
[0171]
As a color filter arrangement pattern in the primary color filter array, in addition to the G-strip RB perfect checkered pattern exemplified in the present embodiment, a color layout of Bayer type, interline type, G stripe RB checkered pattern, etc. Is used.
[0172]
It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like are possible.
[0173]
【The invention's effect】
In the solid-state imaging device, the processing accuracy, particularly the processing accuracy of the vertical transfer path and the vertical transfer electrode can be relaxed. Further, the processing accuracy of the horizontal charge transfer path can be relaxed. With the same processing accuracy, it is possible to increase the density of pixels.
[0174]
The production yield can be improved. It is also possible to improve the reliability of the solid-state imaging device.
[0175]
According to the reading method of the solid-state imaging device, all pixels of a still image can be read. In addition, since it is easy to perform thinning readout, it is possible to easily read out and reproduce a monitor image for displaying a moving image.
[Brief description of the drawings]
FIG. 1 is a plan view of a solid-state imaging device according to an embodiment of the present invention.
FIGS. 2A and 2B are enlarged views of main parts of a pixel portion of the solid-state imaging device, in which FIG. 2A is a plan view and FIG. 2B is a cross-sectional view.
FIG. 3 is a timing chart showing an operation for reading a still image of the solid-state imaging device.
FIG. 4 is a timing chart showing a still image reading operation of the solid-state imaging device.
FIG. 5 is a timing chart showing a still image reading operation of the solid-state imaging device.
FIG. 6 is a timing chart showing a still image reading operation of the solid-state imaging device.
FIG. 7 is a timing chart showing a monitor image reading operation of the solid-state imaging device.
FIG. 8 is a timing chart showing a monitor image reading operation of the solid-state imaging device.
FIG. 9 is a diagram illustrating an arrangement of color signals in a vertical charge transfer path in the monitor image reading operation of the solid-state imaging device.
FIG. 10 is a timing chart showing a monitor image reading operation of the solid-state imaging device.
FIG. 11 is a timing chart showing a monitor image reading operation of the solid-state imaging device.
FIG. 12 is a diagram illustrating an arrangement of color signals in a vertical charge transfer path in the monitor image reading operation of the solid-state imaging device.
FIG. 13 is a plan view of a conventional solid-state imaging device, mainly showing a structure in a semiconductor region.
FIG. 14 is a plan view of a conventional solid-state imaging device, mainly showing the structure of a charge transfer electrode.
[Explanation of symbols]
A Solid-state image sensor
B Display section
EG vertical charge transfer electrode group
P1 first pixel column
P2 second pixel column
PG pixel array group
Q1 first pixel row
Q2 Second pixel row
V1 to V8 Applied voltage to vertical transfer electrode
φ1, φ2 Applied voltage to horizontal transfer electrode
1 Semiconductor substrate
3 pixels
3a pixel (green)
3b pixel (blue)
3c pixel (red)
11 Vertical charge transfer electrode
15 Horizontal charge transfer electrode
17 Output amplifier
41 Photodiode (photoelectric conversion element)
45 Transfer gate (readout gate)

Claims (4)

二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、
水平方向に隣接する画素群対の間に形成された第１の分離領域と、
各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、
前記第１の画素列に含まれる画素が水平方向に整列した第１の画素行と、該第１の画素行と垂直方向に隣接し、前記第２の画素列に含まれる画素が水平方向に整列した第２の画素行との間に、１本ずつ、蛇行しつつ水平方向に延びて形成され、前記垂直電荷転送路中の電荷を垂直方向に転送する垂直電荷転送電極であって、該第１の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第１種の垂直電荷転送電極と、該第２の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第２種の垂直電荷転送電極とが、垂直方向に交互に並んだ垂直電荷転送電極と、
該垂直電荷転送電極のうち垂直方向に隣接する８本ごとの垂直電荷転送電極の組に対して、各垂直電荷転送電極に独立に電圧を印加する駆動回路と、
複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、
前記水平電荷転送路中で電荷を転送する水平電荷転送電極と、
該水平電荷転送路の一端に形成され該水平電荷転送路からの電荷を増幅して外部に読み出す出力アンプと
を含み、
前記第１の画素列に含まれる画素は光電変換素子と緑色フィルタとを含む緑色画素であり、前記第２の画素列に含まれる画素は、光電変換素子と赤色フィルタとを含む赤色画素と光電変換素子と青色フィルタとを含む青色画素とが垂直方向に交互に配置され、複数の前記第２の画素列に含まれる赤色画素と青色画素とが水平方向に交互に配置されている固体撮像素子の読み出し方法であって、
（ａ）前記第１種の垂直電荷転送電極に、垂直方向に該第１種の垂直電荷転送電極１つおきに、電荷を読み出す電圧を印加して、前記第１の画素列から、列方向に画素１つおきに、緑色に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した緑色に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、
（ｂ）前記工程（ａ）で電荷を読み出す電圧を印加しなかった残りの前記第１種の垂直電荷転送電極に、電荷を読み出す電圧を印加して、前記第１の画素列の、前記工程（ａ）で電荷を読み出さなかった残りの画素から、緑色に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した緑色に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、
（ｃ）前記第２種の垂直電荷転送電極に、垂直方向に該第２種の垂直電荷転送電極１つおきに、電荷を読み出す電圧を印加して、前記第２の画素列から、列方向に画素１つおきに、赤色または青色の一方に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した赤色または青色の一方に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と、
（ｄ）前記工程（ｃ）で電荷を読み出す電圧を印加しなかった残りの前記第２種の垂直電荷転送電極に、電荷を読み出す電圧を印加して、前記第２の画素列の、前記工程（ｃ） で電荷を読み出さなかった残りの画素から、赤色または青色の他方に対応する電荷を、前記垂直電荷転送路に読み出し、その後、読み出した赤色または青色の他方に対応する電荷を、該垂直電荷転送路及び前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と
を含む固体撮像素子の制御方法。A plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a first pixel column including a plurality of pixels arranged in a vertical direction at a first pixel pitch and the first pixels A second pixel column including a plurality of pixels aligned in a vertical direction with respect to the column and shifted by 1/2 pixel of the first pixel pitch, and the second pixel column is adjacent to the horizontal direction. A plurality of pixel groups arranged at a position half of the second pixel pitch between the first pixel columns of the pixel groups to be
A first separation region formed between a pair of pixel groups adjacent in the horizontal direction;
A vertical charge transfer path formed between the first pixel column and the second pixel column of each pixel group and extending in the vertical direction while meandering one by one, and belongs to the same pixel group A vertical charge transfer path from which both charges of pixels included in the first pixel column and the second pixel column are read out;
A first pixel row in which pixels included in the first pixel column are aligned in the horizontal direction, and a pixel adjacent to the first pixel row in the vertical direction, and a pixel included in the second pixel column in the horizontal direction A vertical charge transfer electrode formed in a horizontal direction while meandering one by one between the aligned second pixel rows and transferring charges in the vertical charge transfer path in the vertical direction; A first type of vertical charge transfer electrode to which a voltage for reading out charges from the pixels included in the first pixel row is applied to the vertical charge transfer path, and the vertical charge transfer path from the pixels included in the second pixel row. Vertical charge transfer electrodes alternately arranged in the vertical direction with a second type of vertical charge transfer electrodes to which a voltage for reading out charges is applied;
A drive circuit for independently applying a voltage to each vertical charge transfer electrode with respect to a set of every eight vertical charge transfer electrodes adjacent in the vertical direction among the vertical charge transfer electrodes;
A horizontal charge transfer path that is provided at the lower end of the plurality of vertical charge transfer paths, receives charges transferred from the vertical charge transfer paths, and transfers them in the horizontal direction;
A horizontal charge transfer electrode for transferring charges in the horizontal charge transfer path;
An output amplifier that is formed at one end of the horizontal charge transfer path and amplifies the charge from the horizontal charge transfer path and reads it out,
The pixel included in the first pixel column is a green pixel including a photoelectric conversion element and a green filter, and the pixel included in the second pixel column is a red pixel including a photoelectric conversion element and a red filter. Solid-state imaging device in which blue pixels including conversion elements and blue filters are alternately arranged in the vertical direction, and red pixels and blue pixels included in the plurality of second pixel columns are alternately arranged in the horizontal direction Read method,
(A ) A voltage for reading out charges is applied to the first type vertical charge transfer electrodes every other vertical charge transfer electrode of the first type in the vertical direction from the first pixel column in the column direction. For every other pixel, the charge corresponding to green is read out to the vertical charge transfer path, and then the read charge corresponding to green is passed through the vertical charge transfer path and the horizontal charge transfer path to the output amplifier. And amplifying by the output amplifier and outputting to the outside,
(B) Applying a voltage for reading out charges to the remaining first type vertical charge transfer electrodes to which no voltage for reading out charges in the step (a) was applied, and the step of the first pixel column The charge corresponding to green is read out to the vertical charge transfer path from the remaining pixels from which charges have not been read out in (a), and then the charge corresponding to the read green color is transferred to the vertical charge transfer path and the horizontal charge transfer path. Transferring to the output amplifier through a path, amplifying by the output amplifier and outputting to the outside;
(C) A voltage for reading out charges is applied to the second type vertical charge transfer electrodes in the vertical direction every other vertical type charge transfer electrode of the second type, so that the second pixel column For every other pixel, the charge corresponding to one of red or blue is read out to the vertical charge transfer path, and then the charge corresponding to one of the read red or blue is read out from the vertical charge transfer path and the horizontal charge. Transferring to the output amplifier through a transfer path, amplifying by the output amplifier and outputting to the outside;
(D) Applying a voltage for reading out charges to the remaining second type vertical charge transfer electrodes to which no voltage for reading out charges in the step (c) was applied, and the step of the second pixel column The charge corresponding to the other of red or blue is read from the remaining pixels from which the charge has not been read in (c) to the vertical charge transfer path, and then the charge corresponding to the other of the read red or blue is transferred to the vertical charge transfer path. A control method for a solid-state imaging device, including a step of transferring to the output amplifier through a charge transfer path and the horizontal charge transfer path, amplifying by the output amplifier, and outputting to the outside . 二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、
水平方向に隣接する画素群対の間に形成された第１の分離領域と、
各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、
前記第１の画素列に含まれる画素が水平方向に整列した第１の画素行と、該第１の画素行と垂直方向に隣接し、前記第２の画素列に含まれる画素が水平方向に整列した第２の画素行との間に、１本ずつ、蛇行しつつ水平方向に延びて形成され、前記垂直電荷転送路中の電荷を垂直方向に転送する垂直電荷転送電極であって、該第１の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第１種の垂直電荷転送電極と、該第２の画素行に含まれる画素から前記垂直電荷転送路に電荷を読み出す電圧が印加される第２種の垂直電荷転送電極とが、垂直方向に交互に並んだ垂直電荷転送電極と、
該垂直電荷転送電極のうち垂直方向に隣接する８本ごとの垂直電荷転送電極の組に対して、各垂直電荷転送電極に独立に電圧を印加する駆動回路と、
複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路と、
前記水平電荷転送路中で電荷を転送する水平電荷転送電極と、
該水平電荷転送路の一端に形成され該水平電荷転送路からの電荷を増幅して外部に読み出す出力アンプと
を含み、
前記第１の画素列に含まれる画素は光電変換素子と緑色フィルタとを含む緑色画素であり、前記第２の画素列に含まれる画素は、光電変換素子と赤色フィルタとを含む赤色画素と光電変換素子と青色フィルタとを含む青色画素とが垂直方向に交互に配置され、複数の前記第２の画素列に含まれる赤色画素と青色画素とが水平方向に交互に配置されている固体撮像素子の間引き読み出し方法であって、
（ｅ）前記８本ごとの垂直電荷転送電極の組のうち、前記第１種の垂直電荷転送電極の１本に、電荷を読み出す電圧を印加して、第１の画素群の第１の画素列に含まれる画素から、該第１の画素群に対応する垂直電荷転送路に、緑色に対応する電荷を読み出すとともに、該第１の画素群と水平方向に隣接する第２の画素群の第１の画素列に含まれる画素から、該第２の画素群に対応する前記垂直電荷転送路に、緑色に対応する電荷を読み出し、その後、読み出された前記第１の画素群及び第２の画素群の緑色に対応する電荷の双方を、それぞれが読み出された垂直電荷転送路を通って、前記水平電荷転送路に転送する工程と、
（ｆ）前記８本ごとの垂直電荷転送電極の組のうち、前記第２種の垂直電荷転送電極の１本に、前記工程（ｅ）で読み出された緑色に対応する電荷が、前記第１及び第２の画素群に対応する垂直電荷転送路を転送されている期間中に、電荷を読み出す電圧を印加して、前記第１の画素群の第２の画素列に含まれる画素から、該第１の画素群に対応する垂直電荷転送路に、赤色または青色の一方に対応する電荷を読み出すとともに、前記第２の画素群の第２の画素列に含まれる画素から、該第２の画素群に対応する前記垂直電荷転送路に、赤色または青色の他方に対応する電荷を読み出し、その後、読み出された前記第１の 画素群の赤色または青色の一方に対応する電荷、及び、第２の画素群の赤色または青色の他方に対応する電荷の双方を、それぞれが読み出された垂直電荷転送路を通って、前記水平電荷転送路に転送する工程と、
（ｇ）前記工程（ｅ）及び（ｆ）で読み出された、緑色に対応する電荷、赤色または青色の一方に対応する電荷、及び、赤色または青色の他方に対応する電荷を、前記水平電荷転送路を通って前記出力アンプに転送し、該出力アンプにより増幅し外部に出力する工程と
を含む固体撮像素子の制御方法。A plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a first pixel column including a plurality of pixels arranged in a vertical direction at a first pixel pitch and the first pixels A second pixel column including a plurality of pixels aligned in a vertical direction with respect to the column and shifted by 1/2 pixel of the first pixel pitch, and the second pixel column is adjacent to the horizontal direction. A plurality of pixel groups arranged at a position half of the second pixel pitch between the first pixel columns of the pixel groups to be
A first separation region formed between a pair of pixel groups adjacent in the horizontal direction;
A vertical charge transfer path formed between the first pixel column and the second pixel column of each pixel group and extending in the vertical direction while meandering one by one, and belongs to the same pixel group A vertical charge transfer path from which both charges of pixels included in the first pixel column and the second pixel column are read out;
A first pixel row in which pixels included in the first pixel column are aligned in the horizontal direction, and a pixel adjacent to the first pixel row in the vertical direction, and a pixel included in the second pixel column in the horizontal direction A vertical charge transfer electrode formed in a horizontal direction while meandering one by one between the aligned second pixel rows and transferring charges in the vertical charge transfer path in the vertical direction; A first type of vertical charge transfer electrode to which a voltage for reading out charges from the pixels included in the first pixel row is applied to the vertical charge transfer path, and the vertical charge transfer path from the pixels included in the second pixel row. Vertical charge transfer electrodes alternately arranged in the vertical direction with a second type of vertical charge transfer electrodes to which a voltage for reading out charges is applied;
A drive circuit for independently applying a voltage to each vertical charge transfer electrode with respect to a set of every eight vertical charge transfer electrodes adjacent in the vertical direction among the vertical charge transfer electrodes;
A horizontal charge transfer path that is provided at the lower end of the plurality of vertical charge transfer paths, receives charges transferred from the vertical charge transfer paths, and transfers them in the horizontal direction;
A horizontal charge transfer electrode for transferring charges in the horizontal charge transfer path;
An output amplifier that is formed at one end of the horizontal charge transfer path and amplifies the charge from the horizontal charge transfer path and reads it out,
The pixel included in the first pixel column is a green pixel including a photoelectric conversion element and a green filter, and the pixel included in the second pixel column is a red pixel including a photoelectric conversion element and a red filter. Solid-state imaging device in which blue pixels including conversion elements and blue filters are alternately arranged in the vertical direction, and red pixels and blue pixels included in the plurality of second pixel columns are alternately arranged in the horizontal direction A thinning-out reading method,
(E) A voltage for reading out charges is applied to one of the first type of vertical charge transfer electrodes among the set of every eight vertical charge transfer electrodes, so that the first pixel of the first pixel group The charge corresponding to green is read from the pixels included in the column to the vertical charge transfer path corresponding to the first pixel group, and the second pixel group adjacent to the first pixel group in the horizontal direction is read out. A charge corresponding to green is read from the pixels included in one pixel column to the vertical charge transfer path corresponding to the second pixel group, and then the read first pixel group and second read Transferring both of the charges corresponding to the green color of the pixel group to the horizontal charge transfer path through the vertical charge transfer path from which each was read;
(F) Out of the set of every eight vertical charge transfer electrodes, one of the second type vertical charge transfer electrodes has a charge corresponding to the green color read in the step (e). From a pixel included in the second pixel column of the first pixel group, a voltage for reading out charges is applied during a period in which the vertical charge transfer paths corresponding to the first and second pixel groups are transferred. A charge corresponding to one of red or blue is read out to a vertical charge transfer path corresponding to the first pixel group, and the second pixel column includes a second pixel column. A charge corresponding to the other of red or blue is read out to the vertical charge transfer path corresponding to the pixel group, and then the charge corresponding to one of red or blue of the read first pixel group and Both of the charges corresponding to the other of red or blue in the two pixel groups, Respectively passes through the vertical charge transfer paths read out, a step of transferring to the horizontal charge transfer path,
(G) The charges corresponding to green, the charge corresponding to one of red or blue, and the charge corresponding to the other of red or blue, read in the steps (e) and (f), are converted into the horizontal charge. A method of controlling the solid-state imaging device, comprising : transferring to the output amplifier through a transfer path, amplifying by the output amplifier, and outputting to the outside . さらに、（ｈ）前記工程（ｅ）及び（ｆ）で画素から読み出された各電荷が、それと同色に対応する電荷を読み出せる同色画素に対応する位置まで前記垂直電荷転送路を転送された時点で、該同色画素から電荷を読み出す垂直電荷転送電極に電荷を読み出す電圧を印加し、該同色画素から読み出した電荷を、前記工程（ｅ）及び（ｆ）で画素から読み出された電荷に加算する工程を含む請求項２に記載の固体撮像素子の制御方法。Further, (h) each charge read from the pixel in the steps (e) and (f) is transferred through the vertical charge transfer path to a position corresponding to the same color pixel from which the charge corresponding to the same color can be read. At this time, a voltage for reading out charges is applied to the vertical charge transfer electrode for reading out charges from the same color pixels, and the charges read from the same color pixels are converted into the charges read from the pixels in the steps (e) and (f). The method for controlling a solid-state imaging device according to claim 2, comprising a step of adding. 前記工程（ｈ）で電荷を読み出す同色画素は、前記工程（ｅ）及び（ｆ）で電荷が読み出された画素から、該画素の含まれる画素列中で、２つ前記水平電荷転送路側の画素である請求項３に記載の固体撮像素子の制御方法。The same color pixel from which charges are read in the step (h) includes two pixels on the horizontal charge transfer path side in the pixel column including the pixels from the pixels from which charges are read in the steps (e) and (f). The method for controlling a solid-state imaging device according to claim 3, wherein the method is a pixel.
JP23199999A 1999-08-18 1999-08-18 Control method of solid-state image sensor Expired - Fee Related JP4098444B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23199999A JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor
US09/629,621 US6822682B1 (en) 1999-08-18 2000-07-31 Solid state image pickup device and its read method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23199999A JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor

Publications (2)

Publication Number Publication Date
JP2001057419A JP2001057419A (en) 2001-02-27
JP4098444B2 true JP4098444B2 (en) 2008-06-11

Family

ID=16932367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23199999A Expired - Fee Related JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor

Country Status (1)

Country Link
JP (1) JP4098444B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007995A (en) * 2001-06-20 2003-01-10 Iwate Toshiba Electronics Co Ltd Cmos image sensor
JP4630200B2 (en) * 2005-03-07 2011-02-09 富士フイルム株式会社 Solid-state imaging device and imaging apparatus
JP4691438B2 (en) * 2005-11-28 2011-06-01 富士フイルム株式会社 Solid-state imaging device and driving method of solid-state imaging device

Also Published As

Publication number Publication date
JP2001057419A (en) 2001-02-27

Similar Documents

Publication Publication Date Title
JP4338298B2 (en) Charge transfer device and driving method thereof
US6885399B1 (en) Solid state imaging device configured to add separated signal charges
JPH10136391A (en) Solid-state image pickup device
JP4139088B2 (en) Solid-state imaging device and control method thereof
JP2001168315A (en) Solid-state image sensor
US7612812B2 (en) Solid state imaging device with increased vertical resolution in interlace scanning method
US6690421B1 (en) Structure of solid state image pickup device
US6822682B1 (en) Solid state image pickup device and its read method
JP4098444B2 (en) Control method of solid-state image sensor
JP4252685B2 (en) Solid-state imaging device
JP4148606B2 (en) Solid-state imaging device and reading method thereof
US11050982B2 (en) Sub-sampled color channel readout wiring for vertical detector pixel sensors
US7804539B2 (en) Solid-state imaging device and method of driving same
JP2006014075A5 (en)
JP3704406B2 (en) Solid-state imaging device
JP4132003B2 (en) Solid-state imaging device
JPH10136264A (en) Solid-state image pickup device
JP4731278B2 (en) Method for driving solid-state imaging device
JP4551085B2 (en) Solid-state imaging device, imaging device
JP2004080690A (en) Ccd solid-state imaging element and camera system using the same
JP3021513B2 (en) Solid-state imaging device
JP4249349B2 (en) Solid-state imaging device
JPS61184076A (en) Color solid-state image pickup device
JP2005286933A (en) Solid state imaging device
JP2009071025A (en) Ccd solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees