JP4097912B2

JP4097912B2 - NOT circuit and electronic circuit using the same

Info

Publication number: JP4097912B2
Application number: JP2001138103A
Authority: JP
Inventors: 正和青野; 剛長谷川; 一弥寺部; 知信中山
Original assignee: Japan Science and Technology Agency; RIKEN Institute of Physical and Chemical Research; National Institute of Japan Science and Technology Agency
Current assignee: Japan Science and Technology Agency; RIKEN Institute of Physical and Chemical Research; National Institute of Japan Science and Technology Agency
Priority date: 2001-05-09
Filing date: 2001-05-09
Publication date: 2008-06-11
Anticipated expiration: 2021-05-09
Also published as: JP2002334989A

Description

【０００１】
【発明の属する技術分野】
本発明は、２端子素子のみで構成されたことを特徴とするＮＯＴ回路に係り、特に、対向する電極間においてポイントコンタクトを形成し、又は切断してコンダクタンスを制御する電子素子（以下に後述するアトミックスイッチ）を用いたＮＯＴ回路及びそれを用いた電子回路に関するものである。
【０００２】
【従来の技術】
従来、２端子素子であるダイオードを用いてＡＮＤ回路およびＯＲ回路を構成できることが知られている。
【０００３】
一方、ダイオードだけでは、ＮＯＴ回路を構成できないことも広く知られている。すなわち、従来の２端子素子を用いるだけでは、ＮＯＴ回路を構成することができなかった。このため、ＮＯＴ回路を構成するためには、３端子素子であるトランジスタなどを用いる必要があった。
【０００４】
全ての論理回路は、ＡＮＤ回路、ＯＲ回路及びＮＯＴ回路の組み合わせで構成することができる。すなわち、任意の論理回路を構成するためには、３端子回路が不可欠であった。これらは、例えば、（１）入門エレクトロニクス講座（日刊工業新聞社）、ディジタル回路編、第２巻、第１頁から第７頁に詳しく記載されている。
【０００５】
また、シリコンデバイスの集積化が限界に近づきつつある現在、分子デバイスなど、ｎｍ（ナノメートル）サイズの新しいデバイスの開発が進められている。例えば、（２）ネーチャー第３９３巻第４９頁から第５０頁（１９９８年）〔Ｎａｔｕｒｅ，３９３（１９９８）ｐｐ４９−５０〕に、カーボンナノチューブを用いたトランジスタの実験結果が報告されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した３端子回路は、小型化の阻害要因となっていた。
【０００７】
例えば、上記文献（２）の方法でも、カーボンナノチューブ以外のゲートなどの構造体は既存の半導体デバイスの製造プロセスを応用して作られており、結果として、トランジスタ全体のサイズは従来のものと大差ない。すなわち、ｎｍサイズの素子の開発は、未だ基本原理実証の域を出ていないのが実状であった。
【０００８】
本発明は、上記状況を鑑みて、ｎｍサイズの電子素子を用いたＮＯＴ回路及びそれを用いた電子回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕ＮＯＴ回路において、２端子素子のみで構成されたことを特徴とする。
【００１０】
〔２〕ＮＯＴ回路において、２端子素子からなるアトミックスイッチを用いて構成されることを特徴とする。
【００１１】
〔３〕上記〔２〕記載のＮＯＴ回路において、前記アトミックスイッチは、イオン伝導性および電子伝導性を有する混合導電体材料から成る第１電極及び導電性材料から成る第２電極により構成され、前記第１電極と第２電極間に前記混合導電体材料内の可動イオンから成る架橋の形成または消滅によりコンダクタンスが制御可能な素子からなることを特徴とする。
【００１２】
〔４〕上記〔３〕記載のＮＯＴ回路において、前記混合導電体材料がＡｇ₂Ｓ，Ａｇ₂Ｓｅ，Ｃｕ₂Ｓ又はＣｕ₂Ｓｅであることを特徴とする。
【００１３】
〔５〕上記〔３〕又は〔４〕記載のＮＯＴ回路において、前記アトミックスイッチに加え、いずれも２端子素子である、抵抗体、コンデンサーを用いて構成することを特徴とする。
【００１４】
〔６〕上記〔５〕記載のＮＯＴ回路において、前記抵抗体、コンデンサーに加え、ダイオードを用いて構成することを特徴とする。
【００１５】
〔７〕上記〔５〕記載のＮＯＴ回路において、前記コンデンサーを介して前記アトミックスイッチに印加する電圧を制御することにより、前記アトミックスイッチのコンダクタンスを制御することを特徴とする。
【００１６】
〔８〕上記〔２〕から〔７〕のいずれか１項記載のＮＯＴ回路と、前記アトミックスイッチを用いたＡＮＤ回路およびＯＲ回路を組み合わせて構成することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１８】
図１は本発明の第１実施例を示すＮＯＴ回路の模式図である。
【００１９】
この図に示すように、導電性部材１上に混合導電体である第１電極２が形成されている。この第１電極２と第２電極３間の電位差を操作することで、混合導電体中の可動イオン（原子）４の第１電極２表面上への金属原子としての析出、又は析出した金属原子の第１電極２内への可動イオン（原子）としての固溶を制御できる。すなわち、第１電極２に対して第２電極３に適当な負電圧を印加すると、電圧と電流の効果により、混合導電体材料中の可動イオン（原子）４が析出し、電極２，３間に架橋５が形成される。この結果、電極２，３間の抵抗が減少する。
【００２０】
逆に、第２電極３に適当な正電圧を印加する場合には、可動イオン（原子）４が混合導電体材料中に固溶し、架橋５が消滅する。つまり、抵抗が増大する。以後、この２端子素子を「アトミックスイッチ」と呼ぶ。なお、この詳しい動作原理に関しては、本願発明者によって、特願２０００−２６５３４４号として提案されている。
【００２１】
アトミックスイッチの第２電極３には、抵抗体６（抵抗値Ｒ１）を介して出力のハイレベルに対応する電圧ＶＨ／２が印加されるとともに、コンデンサー８（容量Ｃ１）を介して、入力端Ｖ_inが接続されている。一方、アトミックスイッチの第１電極２を構成する導電性部材１には抵抗体７（抵抗値Ｒ２）を介して出力のローレベルに対応する電圧ＶＬが印加されるとともに、出力端Ｖ_outが接続されている。
【００２２】
ここで、アトミックスイッチのオン状態の抵抗値をＲ（ＯＮ）、オフ状態の抵抗値をＲ（ＯＦＦ）とすると、本発明では、
Ｒ（ＯＦＦ）≫Ｒ２≫Ｒ（ＯＮ）〜Ｒ１
の関係を満たす抵抗体およびアトミックスイッチを用いる。
【００２３】
そして、入力Ｖ_inのハイレベルとしてＶＨをローレベルとしてＶＬを用いると、入力Ｖ_inがＶＬのとき出力Ｖ_outがＶＨ／２となり、入力Ｖ_inがＶＨのとき出力Ｖ_outがＶＬとなる。すなわち入力がハイレベルの時に出力がローレベルとなり、入力がローレベルの時に出力がハイレベルとなり、ＮＯＴ回路として動作する。
【００２４】
以下、第１電極２としてＡｇ上に形成されたＡｇ₂Ｓを、第２電極３としてはＰｔを用いたアトミックスイッチを用いた場合の実施例を説明するが、Ａｇ₂Ｓｅ、Ｃｕ₂Ｓ又はＣｕ₂Ｓｅなど他の混合導電体およびＰｔ以外の金属を用いたアトミックスイッチを用いてもＮＯＴ回路を構成できることは言うまでもない。
【００２５】
上記したように、本発明では、混合導電体材料からなる第１電極２と導電性材料から成る第２電極３で構成される２端子素子であるアトミックスイッチを用いることにより２端子素子のみによるＮＯＴ回路を実現する。
【００２６】
ここで、入力Ｖ_inのハイレベルとしてＶＨを、ローレベルとしてＶＬ（０Ｖ）を用いる場合を例に取り、図１に示すＮＯＴ回路の動作原理を図２を用いて詳細に説明する。
【００２７】
時刻ｔ１において、入力Ｖ_inがローレベル（ＶＬ）からハイレベル（ＶＨ）に変化すると〔図２（ａ）参照〕、コンデンサー８に電荷Ｑ＝Ｃ１×ＶＨ（Ｃ１はコンデンサーの容量）が蓄積される。このとき、一時的に流れる電流のために、アトミックスイッチの第２電極３側の電位Ｖ_in′は、図２（ｂ）に示すように変化する。すなわち、アトミックスイッチの第２電極３側の電位が、第１電極２側の電位よりも一時的に高くなり、アトミックスイッチがオフ状態（抵抗の高い状態）へと変化する〔図２（ｃ）参照〕。その結果、Ｒ（ＯＦＦ）≫Ｒ２となり、出力Ｖ_outがＶＬとなる〔図２（ｄ）参照〕。
【００２８】
アトミックスイッチの抵抗が高くなったことで、アトミックスイッチの電極２，３間の電位は、図２（ｅ）に示すように高くなる。スイッチング時間ｔｓは、コンデンサー８の容量Ｃ１と抵抗体６の抵抗値Ｒ１によってほぼ決まる。例えば、コンデンサーの容量Ｃ１を１ｐＦ、抵抗値Ｒ１を１０Ωとすれば、ＧＨｚオーダーのスイッチングが可能になる。
【００２９】
一方、時刻ｔ２において、入力Ｖ_inがハイレベル（ＶＨ）からローレベル（ＶＬ）に変化すると〔図２（ａ）参照〕、コンデンサー８に蓄積されていた電荷が放出される。このとき一時的に流れる電流によって、アトミックスイッチの第２電極３側の電位Ｖ_in′は、図２（ｂ）に示すように変化する。すなわち、アトミックスイッチの第２電極３側の電位が、第１電極２側の電位よりも一時的に極端に低くなり、アトミックスイッチがオン状態（抵抗の低い状態）へと変化する〔図２（ｃ）参照〕。その結果、Ｒ２≫Ｒ（ＯＮ）となり、出力Ｖ_outがＶＨ／２となる〔図２（ｄ）参照〕。
【００３０】
図２（ｅ）は、アトミックスイッチの電極２，３間の電位差を示したものである。入力Ｖ_inがローレベル（ＶＬ）のときのアトミックスイッチの電極２，３間の電位差はほぼゼロであり、アトミックスイッチのオン状態は安定に保たれる。一方、入力Ｖ_inがハイレベル（ＶＨ）のときのアトミックスイッチの電極２，３間の電位差はＶＨ／２であり、これは、アトミックスイッチがオフ状態になるべき電位差であるので、オフ状態が安定に保たれる。すなわち、本実施例によるＮＯＴ回路は確実かつ安定に動作する。
【００３１】
なお、ここでは、入力として、ＶＨないしＶＬを、出力として、ＶＨ／２ないしＶＬを用いる実施例を示した。図１に示すＮＯＴ回路では、アトミックスイッチの動作原理上、入力の電位差（本実施例では、ＶＨ−ＶＬ）が必ず出力の電位差（本実施例では、ＶＨ／２−ＶＬ）よりも大きくならなければならないという制約があるが、その範囲で、入出力の電位差を自由に設定することができる。
【００３２】
また、入出力の電位差が等しくなる実施例については、第３，４実施例で詳しく述べる。すなわち、本発明に基づけば、入出力のレベルが等しいＮＯＴ回路を構成することもできる。
【００３３】
図３は本発明の第２実施例を示すＮＯＴ回路の模式図である。
【００３４】
ここでは、２端子素子を図１とは異なる配置で用いたＮＯＴ回路の別の実施例を説明する。
【００３５】
用いた部材は、図１に示す第１実施例と全く同じである。すなわち、導電性部材であるＡｇ１１上に混合導電体（Ａｇ₂Ｓ）である第１電極１２が形成されており、この混合導電体中の可動イオン（Ａｇイオン）１４が析出して、第２電極（Ｐｔ）１３との間にＡｇ原子による架橋１５を形成するアトミックスイッチが用いられている。
【００３６】
アトミックスイッチの第２電極（Ｐｔ）１３には、抵抗体１６（抵抗値Ｒ３）を介して出力のハイレベルに対応する電圧ＶＨ／２が印加されるとともに、出力端Ｖ_outが接続されている。
【００３７】
一方、アトミックスイッチの第１電極１２を構成する導電性部材（Ａｇ）１１には、抵抗体１７（抵抗値Ｒ４）を介して出力のローレベルに対応する電圧ＶＬが印加されるとともに、コンデンサー１８（容量Ｃ２）を介して、入力端Ｖ_inが接続されている。
【００３８】
ここで、アトミックスイッチのオン状態の抵抗値をＲ（ＯＮ）、オフ状態の抵抗値をＲ（ＯＦＦ）とすると、この実施例では、
Ｒ（ＯＦＦ）≫Ｒ３≫Ｒ（ＯＮ）〜Ｒ４
の関係を満たす抵抗体およびアトミックスイッチを用いる。
【００３９】
図４を用いて、図３に示すＮＯＴ回路の動作原理を詳しく説明する。
【００４０】
時刻ｔ１において、入力Ｖ_inがローレベル（ＶＬ）からハイレベル（ＶＨ）に変化すると〔図４（ａ）参照〕、コンデンサー１８に電荷Ｑ＝Ｃ２×ＶＨ（Ｃ２は、コンデンサーの容量）が蓄積される。このとき、一時的に流れる電流のために、アトミックスイッチの第１電極１２側の電位Ｖ_in′は、図４（ｂ）に示すように変化する。すなわち、アトミックスイッチの第１電極１２側の電位が、第２電極１３側の電位よりも、一時的に極端に高くなり、アトミックスイッチがオン状態（抵抗の低い状態）へと変化する〔図４（ｃ）参照〕。
【００４１】
その結果、Ｒ３≫Ｒ（ＯＮ）となり、出力Ｖ_outがＶＬとなる〔図４（ｄ）参照〕。スイッチング時間ｔｓは、コンデンサー１８の容量Ｃ２と抵抗１７の抵抗値Ｒ４によってほぼ決まる。例えば、コンデンサーの容量Ｃ２を１ｐＦ、抵抗値Ｒ４を１０Ωとすれば、ＧＨｚオーダーのスイッチングが可能になる。
【００４２】
一方、時刻ｔ２において、入力Ｖ_inがハイレベル（ＶＨ）からローレベル（ＶＬ）に変化すると〔図４（ａ）参照〕、コンデンサー１８に蓄積されていた電荷が放出される。このとき一時的に流れる電流によって、アトミックスイッチの第１電極１２側の電位Ｖ_in′は、図４（ｂ）に示すように変化する。すなわち、アトミックスイッチの第１電極１２側の電位が第２電極１３側の電位よりも一時的に極端に低くなり、アトミックスイッチがオフ状態（抵抗の高い状態）へと変化する〔図４（ｃ）参照〕。その結果、Ｒ（ＯＦＦ）≫Ｒ３となり、出力Ｖ_outがＶＨ／２となる〔図４（ｄ）参照〕。
【００４３】
図４（ｅ）は、アトミックスイッチの電極１２，１３間の電位差を示したものである。入力Ｖ_inがローレベル（ＶＬ）のときのアトミックスイッチの電極１２，１３間の電位差はＶＨ／２であり、これは、アトミックスイッチがオフ状態になるべき電位差であるので、オフ状態が安定に保たれる。
【００４４】
一方、入力Ｖ_inがハイレベル（ＶＨ）のときのアトミックスイッチの２電極１２，１３間の電位差はほぼゼロであり、アトミックスイッチのオン状態は安定に保たれる。すなわち、本実施例によるＮＯＴ回路は確実かつ安定に動作する。
【００４５】
なお、ここでも、入力としてＶＨ、ＶＬを、出力としてＶＨ／２、ＶＬを用いる実施例を示したが、第１実施例（図１）に示すＮＯＴ回路同様、入力の電位差が必ず出力の電位差よりも大きくならなければならないという制約があるが、その範囲で、入出力の電位差を自由に設定することができる。
【００４６】
また、アトミックスイッチと抵抗、コンデンサーの配置および数は、上述した実施例以外にも可能であり、本発明の主たる特徴は、それらを部品として用いることにある。
【００４７】
図５は本発明の第３実施例を示すＮＯＴ回路の模式図、図６は図５に示すＮＯＴ回路の動作原理を示す図である。
【００４８】
ここでは、入出力の電位差が等しいＮＯＴ回路について説明する。第１実施例（図１）に示すＮＯＴ回路の出力に当たる部分（図５では、Ｖ_out′）に、ダイオード９が接続され、このダイオード９のもう一端には抵抗１０（抵抗値Ｒ５）を介してＶＨが印加されるとともに、出力端Ｖ_outが接続されている。さらに、抵抗７（抵抗値Ｒ２）を介して印加される電圧がＶＬではなく、ＶＳとなっていることが、第１実施例（図１）に示したＮＯＴ回路と異なっている。
【００４９】
ここで、Ｖ_out′の電位は、ローレベルがＶＬではなくＶＳとなることを除いて、第１実施例で説明した通りである〔図６（ｂ）参照〕。本実施例では、ＶＨ／２＜ＶＦ（ＶＨ−ＶＳ）（ＶＦは、ダイオード９の閾値電圧）とすることで、ＮＯＴ回路の入出力の電位差を同じにしている。すなわち、Ｖ_out′がＶＨ／２となれば、ダイオード９には閾値電圧以下の電圧が印加されることになり、このときのダイオード９の抵抗値をＲＢ、閾値以上の電圧が印加された時の抵抗値をＲＦとすると、ＲＢ≫Ｒ５≫ＲＦとなるような抵抗１０を用いる。図６（ｃ）にダイオードに印加される電圧を示す。また、
Ｒ５／Ｒ２＝（ＶＨ−ＶＬ）／（ＶＬ−ＶＦ−ＶＳ）
ＶＬ＞ＶＦ＋ＶＳ
を満足するような抵抗値、印加する電圧を設定することにより、出力Ｖ_outは、図６（ｄ）のようになる。すなわち、入出力の電位差が等しいＮＯＴ回路を実現することができる。
【００５０】
図７は本発明の第４実施例を示すＮＯＴ回路の模式図である。
【００５１】
図３に示した第２実施例のＮＯＴ回路を基にしても、入出力の電位差が等しいＮＯＴ回路を構成することができる。第２実施例（図３）に示したＮＯＴ回路の出力に当たる部分（Ｖ_out′）に、ダイオード１９が接続され、このダイオード１９のもう一端には、抵抗２０（抵抗値Ｒ６）を介してＶＨが印加されるとともに、出力端Ｖ_outが接続されている。さらに、抵抗１７（抵抗値Ｒ４）を介して印加される電圧がＶＬではなく、ＶＳとなっていることが、第２実施例のＮＯＴ回路と異なっている。
【００５２】
動作原理は、第３実施例で説明したＮＯＴ回路とほぼ同じであり、ＲＢ≫Ｒ６≫ＲＦとなるような抵抗２０を用いること、
Ｒ６／２Ｒ４＝（ＶＨ−ＶＬ）／（ＶＬ−ＶＦ−ＶＳ）
ＶＬ＞ＶＦ＋ＶＳ
を満足するような抵抗値、印加する電圧を設定することにより、入出力の電位差が等しいＮＯＴ回路を実現することができる。なお、上記は、アトミックスイッチのオン状態の抵抗がほぼＲ４に等しい場合で、そうでない場合は、ＶＳを多少操作する必要がある。
【００５３】
アトミックスイッチと抵抗、コンデンサが様々に配置されたＮＯＴ回路に対して、ダイオードと抵抗を付加するだけで、上述のように入出力の電位差が等しいＮＯＴ回路を構成することができる。すなわち、アトミックスイッチと抵抗、コンデンサ、ダイオードの配置は、上記実施例に示したものに限られるわけではなく、それらを部品として用いることが本発明の特徴である。
【００５４】
図８は本発明の第５実施例を示す２進１桁加算器の模式図である。
【００５５】
ここでは、本発明によるＮＯＴ回路と、アトミックスイッチを用いたＡＮＤ回路、ＯＲ回路を用いて２進１桁加算器を構成した実施例について述べる。
【００５６】
ＮＯＴ回路は、図５に示す第３実施例のものを用いた。また、ＡＮＤ回路とＯＲ回路は、本願発明者によって特願平２０００−３３４６８６号として提案したものを用いた。図中、個々のＮＯＴ回路、ＡＮＤ回路、ＯＲ回路を構成する部分が点線で囲まれている。すなわち、本２進１桁加算器は、２つのＮＯＴ回路２１，２２と、３つのＡＮＤ回路２３，２４，２５および１つのＯＲ回路２６で構成されている。
【００５７】
この回路を論理記号表示すると図９のようになる。なお、図９において、２１′，２２′はＮＯＴ回路、２３′，２４′，２５′はＡＮＤ回路、２６′はＯＲ回路である。
【００５８】
ここで、入力Ｘ，Ｙのハイレベルを１で、ローレベルを０で表すと、出力ＳとＣは、図１０に示すようになり、本発明により、コンピューターに用いられる２進１桁加算器が構成できることが分かる。これは、一例であるが、このように本発明によれば、２端子素子を用いてＮＯＴ回路、ＡＮＤ回路、ＯＲ回路を構成できるので、すべての論理回路を２端子素子のみで構成することが可能になる。
【００５９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００６０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、２端子素子でＮＯＴ回路を構成することができるため、２端子素子のみですべての論理回路を実現することができる。アトミックスイッチは、ｎｍサイズ化が容易であり、従って、本発明によれば、ｎｍスケールのデバイスを現実することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＮＯＴ回路の模式図である。
【図２】本発明の第１実施例を示すＮＯＴ回路の動作原理を示す図である。
【図３】本発明の第２実施例を示すＮＯＴ回路の模式図である。
【図４】本発明の第２実施例を示すＮＯＴ回路の動作原理を示す図である。
【図５】本発明の第３実施例を示すＮＯＴ回路の模式図である。
【図６】本発明の第３実施例を示すＮＯＴ回路の動作原理を示す図である。
【図７】本発明の第４実施例を示すＮＯＴ回路の模式図である。
【図８】本発明の第５実施例を示す２進１桁加算器の模式図である。
【図９】本発明の第５実施例を示す２進１桁加算器の論理記号表示を示す図である。
【図１０】本発明の第５実施例を示す２進１桁加算器の真理値表を示す図である。
【符号の説明】
１導電性部材
２第１電極
３第２電極
４，１４混合導電体中の可動イオン
５，１５架橋
６抵抗体（抵抗値Ｒ１）
７抵抗体（抵抗値Ｒ２）
８コンデンサー（容量Ｃ１）
９，１９ダイオード
１０抵抗（抵抗値Ｒ５）
１１Ａｇ（導電性部材）
１２第１電極（Ａｇ₂Ｓ）
１３第２電極（Ｐｔ）
１６抵抗体（抵抗値Ｒ３）
１７抵抗体（抵抗値Ｒ４）
１８コンデンサー（容量Ｃ２）
２０抵抗（抵抗値Ｒ６）
２１，２１′，２２，２２′ ＮＯＴ回路
２３，２３′，２４，２４′，２５，２５′ ＡＮＤ回路
２６，２６′ ＯＲ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a NOT circuit comprising only two-terminal elements, and in particular, an electronic element that controls conductance by forming or cutting point contacts between opposing electrodes (to be described later). The present invention relates to a NOT circuit using an atomic switch and an electronic circuit using the NOT circuit.
[0002]
[Prior art]
Conventionally, it is known that an AND circuit and an OR circuit can be configured using a diode which is a two-terminal element.
[0003]
On the other hand, it is widely known that a NOT circuit cannot be configured only with a diode. That is, a NOT circuit cannot be configured only by using a conventional two-terminal element. For this reason, in order to construct a NOT circuit, it is necessary to use a transistor which is a three-terminal element.
[0004]
All the logic circuits can be constituted by a combination of an AND circuit, an OR circuit, and a NOT circuit. In other words, a three-terminal circuit is indispensable for constructing an arbitrary logic circuit. These are described in detail, for example, in (1) Introductory Electronics Course (Nikkan Kogyo Shimbun), Digital Circuit, Volume 2, Pages 1 to 7.
[0005]
In addition, the integration of silicon devices is approaching the limit, and new devices of nm (nanometer) size such as molecular devices are being developed. For example, (2) Nature, 393, page 49 to page 50 (1998) [Nature, 393 (1998) pp 49-50], the experimental results of a transistor using carbon nanotubes are reported.
[0006]
[Problems to be solved by the invention]
However, the above-described three-terminal circuit has been an obstacle to downsizing.
[0007]
For example, even in the method of the above-mentioned document (2), structures such as gates other than carbon nanotubes are made by applying an existing semiconductor device manufacturing process. As a result, the size of the entire transistor is greatly different from the conventional one. Absent. In other words, the development of nm-size devices has not yet come out of the basic principle proof.
[0008]
In view of the above situation, an object of the present invention is to provide a NOT circuit using an nm-size electronic element and an electronic circuit using the NOT circuit.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] The NOT circuit is composed of only two-terminal elements.
[0010]
[2] The NOT circuit is configured by using an atomic switch composed of a two-terminal element.
[0011]
[3] In the NOT circuit according to [2], the atomic switch includes a first electrode made of a mixed conductor material having ion conductivity and electronic conductivity, and a second electrode made of a conductive material, It is characterized by comprising an element whose conductance can be controlled by forming or extinguishing a bridge made of mobile ions in the mixed conductor material between the first electrode and the second electrode.
[0012]
[4] The NOT circuit according to [3], wherein the mixed conductor material is Ag ₂ S, Ag ₂ Se, Cu ₂ S, or Cu ₂ Se.
[0013]
[5] The NOT circuit according to the above [3] or [4] is characterized in that in addition to the atomic switch, a resistor and a capacitor, both of which are two-terminal elements, are used.
[0014]
[6] The NOT circuit as described in [5] above, wherein a diode is used in addition to the resistor and the capacitor.
[0015]
[7] The NOT circuit according to [5], wherein the conductance of the atomic switch is controlled by controlling a voltage applied to the atomic switch via the capacitor.
[0016]
[8] The NOT circuit according to any one of [2] to [7] above, and an AND circuit and an OR circuit using the atomic switch are combined.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
[0018]
FIG. 1 is a schematic diagram of a NOT circuit showing a first embodiment of the present invention.
[0019]
As shown in this figure, a first electrode 2 that is a mixed conductor is formed on a conductive member 1. By manipulating the potential difference between the first electrode 2 and the second electrode 3, the mobile ions (atoms) 4 in the mixed conductor are deposited as metal atoms on the surface of the first electrode 2, or the deposited metal atoms The solid solution as movable ions (atoms) in the first electrode 2 can be controlled. That is, when an appropriate negative voltage is applied to the second electrode 3 with respect to the first electrode 2, movable ions (atoms) 4 in the mixed conductor material precipitate due to the effect of the voltage and current, and the electrodes 2 and 3 are separated. Crosslinks 5 are formed. As a result, the resistance between the electrodes 2 and 3 decreases.
[0020]
Conversely, when an appropriate positive voltage is applied to the second electrode 3, the movable ions (atoms) 4 are dissolved in the mixed conductor material, and the bridge 5 disappears. That is, the resistance increases. Hereinafter, this two-terminal element is referred to as an “atomic switch”. This detailed operation principle has been proposed by the present inventor as Japanese Patent Application No. 2000-265344.
[0021]
A voltage VH / 2 corresponding to the high level of the output is applied to the second electrode 3 of the atomic switch via the resistor 6 (resistance value R1), and the input terminal via the capacitor 8 (capacitance C1). V _in is connected. On the other hand, a voltage VL corresponding to the low level of the output is applied to the conductive member 1 constituting the first electrode 2 of the atomic switch via the resistor 7 (resistance value R2), and the output terminal _Vout is connected. Has been.
[0022]
Here, when the resistance value in the on state of the atomic switch is R (ON) and the resistance value in the off state is R (OFF), in the present invention,
R (OFF) >> R2 >> R (ON) -R1
A resistor and an atomic switch that satisfy the above relationship are used.
[0023]
When using VL and VH as low as the high level of the input V _in, when the input V _in is VL output V _out is VH / 2, and the input V _in is output V _out when VH is VL. That is, when the input is high level, the output is low level, and when the input is low level, the output is high level, and operates as a NOT circuit.
[0024]
Hereinafter, an embodiment in which an atomic switch using Ag ₂ S formed on Ag as the first electrode 2 and Pt as the second electrode 3 is used will be described, but Ag ₂ Se, Cu ₂ S or It goes without saying that the NOT circuit can be configured even if an atomic switch using other mixed conductors such as Cu ₂ Se and a metal other than Pt is used.
[0025]
As described above, in the present invention, by using an atomic switch which is a two-terminal element composed of the first electrode 2 made of a mixed conductor material and the second electrode 3 made of a conductive material, NOT by only the two-terminal element is used. Realize the circuit.
[0026]
Here, the VH as a high-level input V _in, take the case of using the VL (0V) as a low level as an example, it will be described in detail with reference to FIG. 2 the principle of operation of the NOT circuit shown in FIG.
[0027]
At time t1, when the input V _in changes from a low level (VL) to a high level (VH) [refer to FIG. 2 (a)], charges Q = C1 × VH in the capacitor 8 (C1 capacitance of the capacitor) are accumulated The At this time, due to the current that flows temporarily, the potential V _in ′ on the second electrode 3 side of the atomic switch changes as shown in FIG. That is, the potential on the second electrode 3 side of the atomic switch temporarily becomes higher than the potential on the first electrode 2 side, and the atomic switch changes to an off state (high resistance state) [FIG. reference〕. As a result, R (OFF) >> R2 and the output _Vout becomes VL [see FIG. 2 (d)].
[0028]
Since the resistance of the atomic switch is increased, the potential between the electrodes 2 and 3 of the atomic switch is increased as shown in FIG. The switching time ts is substantially determined by the capacitance C1 of the capacitor 8 and the resistance value R1 of the resistor 6. For example, if the capacitance C1 of the capacitor is 1 pF and the resistance value R1 is 10Ω, switching on the order of GHz is possible.
[0029]
At time t2, when the input V _in changes from the high level (VH) to the low level (VL) [refer to FIG. 2 (a)], the charges accumulated in the capacitor 8 is discharged. At this time, the potential V _in ′ on the second electrode 3 side of the atomic switch changes as shown in FIG. That is, the potential on the second electrode 3 side of the atomic switch temporarily becomes extremely lower than the potential on the first electrode 2 side, and the atomic switch changes to an on state (low resistance state) [FIG. c)]. As a result, R2 >> R (ON), and the output _Vout becomes VH / 2 [see FIG. 2 (d)].
[0030]
FIG. 2E shows the potential difference between the electrodes 2 and 3 of the atomic switch. The potential difference between the electrodes 2 and 3 atomic switch when the input V _in is at the low level (VL) is substantially zero, the atomic switch-on state is kept stable. On the other hand, the potential difference between the electrodes 2 and 3 atomic switch when the input V _in is at the high level (VH) is a VH / 2, this is because the atomic switch is a potential difference to be turned off, is turned off Keep stable. That is, the NOT circuit according to this embodiment operates reliably and stably.
[0031]
In this example, VH to VL are used as inputs, and VH / 2 to VL are used as outputs. In the NOT circuit shown in FIG. 1, the input potential difference (in this embodiment, VH−VL) must be greater than the output potential difference (in this embodiment, VH / 2−VL) due to the operating principle of the atomic switch. Although there is a restriction that it is necessary, the potential difference between input and output can be freely set within that range.
[0032]
Examples where the input and output potential differences are equal will be described in detail in the third and fourth examples. That is, according to the present invention, a NOT circuit having the same input / output level can be configured.
[0033]
FIG. 3 is a schematic diagram of a NOT circuit showing a second embodiment of the present invention.
[0034]
Here, another embodiment of the NOT circuit using two-terminal elements in a different arrangement from that in FIG. 1 will be described.
[0035]
The members used are the same as those in the first embodiment shown in FIG. That is, a first electrode 12 that is a mixed conductor (Ag ₂ S) is formed on Ag 11 that is a conductive member, and movable ions (Ag ions) 14 in the mixed conductor are deposited to form a second electrode. An atomic switch that forms a bridge 15 of Ag atoms with the electrode (Pt) 13 is used.
[0036]
A voltage VH / 2 corresponding to the high level of the output is applied to the second electrode (Pt) 13 of the atomic switch via the resistor 16 (resistance value R3), and an output terminal _Vout is connected. .
[0037]
On the other hand, a voltage VL corresponding to the low level of the output is applied to the conductive member (Ag) 11 constituting the first electrode 12 of the atomic switch via the resistor 17 (resistance value R4), and the capacitor 18 through (capacity C2), the input terminal V _in is connected.
[0038]
Here, when the resistance value in the on state of the atomic switch is R (ON) and the resistance value in the off state is R (OFF), in this embodiment,
R (OFF) >> R3 >> R (ON) -R4
A resistor and an atomic switch that satisfy the above relationship are used.
[0039]
The operation principle of the NOT circuit shown in FIG. 3 will be described in detail with reference to FIG.
[0040]
At time t1, when the input V _in changes from a low level (VL) to a high level (VH) [refer to FIG. 4 (a)], charges Q = C2 × VH in the capacitor 18 (C2, the capacitance of the capacitor) are accumulated Is done. At this time, due to the current that flows temporarily, the potential V _in ′ on the first electrode 12 side of the atomic switch changes as shown in FIG. That is, the potential on the first electrode 12 side of the atomic switch temporarily becomes extremely higher than the potential on the second electrode 13 side, and the atomic switch changes to an on state (low resistance state) [FIG. (See (c)).
[0041]
As a result, R3 >> R (ON), and the output _Vout becomes VL [see FIG. 4 (d)]. The switching time ts is substantially determined by the capacitance C2 of the capacitor 18 and the resistance value R4 of the resistor 17. For example, if the capacitance C2 of the capacitor is 1 pF and the resistance value R4 is 10Ω, switching on the order of GHz is possible.
[0042]
At time t2, when the input V _in changes from the high level (VH) to the low level (VL) [refer to FIG. 4 (a)], the charges accumulated in the capacitor 18 is discharged. At this time, the potential V _in ′ on the first electrode 12 side of the atomic switch changes as shown in FIG. That is, the potential on the first electrode 12 side of the atomic switch temporarily becomes extremely lower than the potential on the second electrode 13 side, and the atomic switch changes to the off state (high resistance state) [FIG. )reference〕. As a result, R (OFF) >> R3 and the output _Vout becomes VH / 2 [see FIG. 4 (d)].
[0043]
FIG. 4E shows a potential difference between the electrodes 12 and 13 of the atomic switch. Potential difference between the atomic switch electrodes 12, 13 when the input V _in is at the low level (VL) is VH / 2, this is because the atomic switch is a potential difference to be turned off, the off state is stable Kept.
[0044]
On the other hand, the potential difference between the two electrodes 12 and 13 atomic switch when the input V _in is at the high level (VH) is substantially zero, the atomic switch-on state is kept stable. That is, the NOT circuit according to this embodiment operates reliably and stably.
[0045]
In this embodiment, VH and VL are used as inputs and VH / 2 and VL are used as outputs. However, as in the NOT circuit shown in the first embodiment (FIG. 1), the input potential difference is always the output potential difference. However, the potential difference between input and output can be set freely within that range.
[0046]
Further, the arrangement and number of atomic switches, resistors, and capacitors are possible in addition to the embodiments described above, and the main feature of the present invention is that they are used as components.
[0047]
FIG. 5 is a schematic diagram of a NOT circuit showing a third embodiment of the present invention, and FIG. 6 is a diagram showing an operation principle of the NOT circuit shown in FIG.
[0048]
Here, a NOT circuit having the same input / output potential difference will be described. A diode 9 is connected to a portion (V _out 'in FIG. 5) corresponding to the output of the NOT circuit shown in the first embodiment (FIG. 1), and a resistor 10 (resistance value R5) is connected to the other end of the diode 9. VH is applied and the output terminal _Vout is connected. Further, the voltage applied via the resistor 7 (resistance value R2) is not VL but VS, which is different from the NOT circuit shown in the first embodiment (FIG. 1).
[0049]
Here, the potential of V _out ′ is as described in the first embodiment except that the low level is not VL but VS (see FIG. 6B). In this embodiment, by setting VH / 2 <VF (VH−VS) (VF is a threshold voltage of the diode 9), the potential difference between the input and output of the NOT circuit is made the same. That is, when V _out ′ becomes VH / 2, a voltage equal to or lower than the threshold voltage is applied to the diode 9. When the resistance value of the diode 9 at this time is RB and a voltage equal to or higher than the threshold is applied. Assuming that the resistance value of RF is RF, a resistor 10 that satisfies RB >> R5 >> RF is used. FIG. 6C shows the voltage applied to the diode. Also,
R5 / R2 = (VH−VL) / (VL−VF−VS)
VL> VF + VS
By setting the resistance value and voltage to be applied so as to satisfy the above, the output V _out becomes as shown in FIG. That is, a NOT circuit having the same input / output potential difference can be realized.
[0050]
FIG. 7 is a schematic diagram of a NOT circuit showing a fourth embodiment of the present invention.
[0051]
Even if the NOT circuit of the second embodiment shown in FIG. 3 is used, a NOT circuit having the same input / output potential difference can be formed. A diode 19 is connected to a portion (V _out ′) corresponding to the output of the NOT circuit shown in the second embodiment (FIG. 3), and the other end of the diode 19 is connected to VH via a resistor 20 (resistance value R6). Is applied and the output terminal _Vout is connected. Further, the voltage applied via the resistor 17 (resistance value R4) is not VL but VS, which is different from the NOT circuit of the second embodiment.
[0052]
The operating principle is almost the same as the NOT circuit described in the third embodiment, and a resistor 20 that satisfies RB >> R6 >> RF is used.
R6 / 2R4 = (VH−VL) / (VL−VF−VS)
VL> VF + VS
By setting the resistance value and the voltage to be applied so as to satisfy the above, it is possible to realize a NOT circuit having the same input / output potential difference. The above is the case where the resistance of the atomic switch in the ON state is substantially equal to R4. Otherwise, it is necessary to operate the VS somewhat.
[0053]
By adding a diode and a resistor to a NOT circuit in which atomic switches, resistors, and capacitors are variously arranged, a NOT circuit having the same input / output potential difference can be configured as described above. That is, the arrangement of the atomic switch, the resistor, the capacitor, and the diode is not limited to that shown in the above embodiment, and the feature of the present invention is to use them as parts.
[0054]
FIG. 8 is a schematic diagram of a binary one-digit adder showing a fifth embodiment of the present invention.
[0055]
Here, an embodiment in which a binary one-digit adder is configured using a NOT circuit according to the present invention, an AND circuit using an atomic switch, and an OR circuit will be described.
[0056]
The NOT circuit used was that of the third embodiment shown in FIG. As the AND circuit and the OR circuit, those proposed by the inventors of the present application as Japanese Patent Application No. 2000-334686 were used. In the figure, portions constituting individual NOT circuits, AND circuits, and OR circuits are surrounded by dotted lines. That is, this binary one-digit adder is composed of two NOT circuits 21 and 22, three AND circuits 23, 24, and 25 and one OR circuit 26.
[0057]
When this circuit is represented by a logical symbol, it is as shown in FIG. In FIG. 9, 21 'and 22' are NOT circuits, 23 ', 24' and 25 'are AND circuits, and 26' is an OR circuit.
[0058]
Here, when the high level of the inputs X and Y is represented by 1 and the low level is represented by 0, the outputs S and C are as shown in FIG. 10, and the binary one-digit adder used in the computer according to the present invention. It can be seen that can be configured. This is an example, but according to the present invention, since a NOT circuit, an AND circuit, and an OR circuit can be configured using two-terminal elements, all logic circuits can be configured only by two-terminal elements. It becomes possible.
[0059]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
[0060]
【The invention's effect】
As described above in detail, according to the present invention, since a NOT circuit can be configured with two terminal elements, all logic circuits can be realized with only two terminal elements. An atomic switch can be easily sized in nm. Therefore, according to the present invention, a device of nm scale can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of a NOT circuit showing a first embodiment of the present invention.
FIG. 2 is a diagram illustrating an operation principle of a NOT circuit according to the first embodiment of the present invention.
FIG. 3 is a schematic diagram of a NOT circuit showing a second embodiment of the present invention.
FIG. 4 is a diagram showing an operation principle of a NOT circuit showing a second embodiment of the present invention.
FIG. 5 is a schematic diagram of a NOT circuit showing a third embodiment of the present invention.
FIG. 6 is a diagram showing an operation principle of a NOT circuit showing a third embodiment of the present invention.
FIG. 7 is a schematic diagram of a NOT circuit showing a fourth embodiment of the present invention.
FIG. 8 is a schematic diagram of a binary one-digit adder showing a fifth embodiment of the present invention.
FIG. 9 is a diagram showing logical symbol display of a binary one-digit adder showing a fifth embodiment of the present invention.
FIG. 10 is a diagram showing a truth table of a binary one-digit adder showing a fifth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Conductive member 2 1st electrode 3 2nd electrode 4,14 Movable ion 5 in a mixed conductor 5,15 Bridge | crosslinking 6 Resistor (resistance value R1)
7 Resistor (resistance value R2)
8 condenser (capacitance C1)
9,19 Diode 10 Resistance (resistance value R5)
11 Ag (conductive member)
12 First electrode (Ag ₂ S)
13 Second electrode (Pt)
16 resistor (resistance value R3)
17 Resistor (resistance value R4)
18 condenser (capacitance C2)
20 Resistance (resistance value R6)
21, 21 ', 22, 22' NOT circuit 23, 23 ', 24, 24', 25, 25 'AND circuit 26, 26' OR circuit

Claims

２端子素子からなるアトミックスイッチを用いて構成されることを特徴とするＮＯＴ回路。 A NOT circuit comprising an atomic switch composed of a two-terminal element.

請求項１記載のＮＯＴ回路において、前記アトミックスイッチは、イオン伝導性および電子伝導性を有する混合導電体材料から成る第１電極と導電性材料から成る第２電極により構成され、前記第１電極と第２電極間に前記混合導電体材料内の可動イオンから成る架橋の形成または消滅によりコンダクタンスが制御可能な素子からなることを特徴とするＮＯＴ回路。In the NOT circuit according to claim 1, wherein the atomic switch is constituted by the second electrode consisting of the first electrode and the conductive material comprising a mixed conducting material having ion conductivity and electron conductivity, and the first electrode A NOT circuit comprising an element whose conductance can be controlled by forming or annihilating a bridge made of mobile ions in the mixed conductor material between the second electrodes.

請求項２記載のＮＯＴ回路において、前記混合導電体材料がＡｇ₂Ｓ，Ａｇ₂Ｓｅ，Ｃｕ₂Ｓ又はＣｕ₂Ｓｅであることを特徴とするＮＯＴ回路。In the NOT circuit according to claim 2, NOT circuit, wherein the mixed conducting material is _{_{Ag 2 S, Ag 2 Se,}} Cu 2 S or Cu ₂ Se.

請求項２又は３記載のＮＯＴ回路において、前記アトミックスイッチに加え、いずれも２端子素子である、抵抗体、コンデンサーを用いて構成することを特徴とするＮＯＴ回路。In the NOT circuit according to claim 2 or 3, wherein, in addition to the atomic switch, both of which are 2-terminal element, resistors, NOT circuits, characterized in that configured using a capacitor.

請求項４記載のＮＯＴ回路において、前記抵抗体、コンデンサーに加え、ダイオードを用いて構成することを特徴とするＮＯＴ回路。5. The NOT circuit according to claim 4 , wherein the NOT circuit is configured by using a diode in addition to the resistor and the capacitor.

請求項４記載のＮＯＴ回路において、前記コンデンサーを介して前記アトミックスイッチに印加する電圧を制御することにより、前記アトミックスイッチのコンダクタンスを制御することを特徴とするＮＯＴ回路。5. The NOT circuit according to claim 4 , wherein a conductance of the atomic switch is controlled by controlling a voltage applied to the atomic switch through the capacitor.

請求項１から６のいずれか１項記載のＮＯＴ回路と、前記アトミックスイッチを用いたＡＮＤ回路およびＯＲ回路を組み合わせて構成することを特徴とする電子回路。A NOT circuit according to any one of claims 1-6, an electronic circuit, characterized in that constructed by combining an AND circuit and OR circuit using the atomic switch.