JP4097276B2 - Multilayer ceramic substrate and manufacturing method thereof - Google Patents
Multilayer ceramic substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP4097276B2 JP4097276B2 JP2005320109A JP2005320109A JP4097276B2 JP 4097276 B2 JP4097276 B2 JP 4097276B2 JP 2005320109 A JP2005320109 A JP 2005320109A JP 2005320109 A JP2005320109 A JP 2005320109A JP 4097276 B2 JP4097276 B2 JP 4097276B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic substrate
- glass ceramic
- multilayer ceramic
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、例えば多層セラミックス基板においてビアホール導体等の内部導体を形成するために用いられる導体ペーストに関するものであり、さらには、これを用いた多層セラミックス基板及びその製造方法に関するものである。 The present invention relates to a conductor paste used for forming an internal conductor such as a via-hole conductor in a multilayer ceramic substrate, for example, and further relates to a multilayer ceramic substrate using the same and a method for manufacturing the same.
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。 In the field of electronic equipment and the like, substrates for mounting electronic devices are widely used. However, in recent years, as a substrate having high reliability in response to demands for reduction in size and weight of electronic devices and multifunctional functions. A multilayer ceramic substrate has been proposed and put into practical use. The multilayer ceramic substrate is formed by laminating a plurality of ceramic layers, and high-density mounting is possible by integrally forming a wiring conductor, an electronic element, and the like in each ceramic layer.
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は、０．５％程度に留まっている。 The multilayer ceramic substrate is formed by laminating a plurality of green sheets to form a laminate, and then firing the laminate. The green sheet is always shrunk with the sintering in the firing step, which is a major factor for reducing the dimensional accuracy of the multilayer ceramic substrate. Specifically, shrinkage variation occurs with the shrinkage, and the finally obtained multilayer ceramic substrate has a dimensional accuracy of about 0.5%.
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている（例えば、特許文献１等を参照）。特許文献１等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば０．０５％程度にまで改善することが可能である。
Under such circumstances, a so-called non-shrinkage firing method that suppresses shrinkage in the in-plane direction of the green sheet and shrinks only in the thickness direction in the firing process of the multilayer ceramic substrate has been proposed (for example, Patent Document 1). Etc.). As described in
ところで、多層セラミックス基板においては、層間接続を図るためのビアホール導体等の内部導体の形成が必須であり、前記多層セラミックス基板の作製に際しては、例えばビアホールを形成し、ここに導体ペーストを充填して焼成することが行われる。この場合、導体ペーストとグリーンシートの熱収縮挙動の相違等により、内部導体（例えばビアホール導体）の周囲に空隙（欠陥）が発生することが知られている。このような欠陥の発生は、特に無収縮焼成方法において顕著である。 By the way, in a multilayer ceramic substrate, it is essential to form an internal conductor such as a via-hole conductor for interlayer connection. When producing the multilayer ceramic substrate, for example, a via hole is formed and filled with a conductor paste. Firing is performed. In this case, it is known that voids (defects) are generated around the inner conductor (for example, via-hole conductor) due to a difference in heat shrinkage behavior between the conductor paste and the green sheet. Such a defect is particularly noticeable in the non-shrinkage firing method.
そこで、このような欠陥を解消するための技術も各方面で検討されている（例えば、特許文献２〜４等を参照）。例えば、特許文献２記載の発明では、ビア孔に充填される導体組成物として、Ａｇ等の導電性粉末と、Ｍｏ化合物またはＭｏ金属とを含有する多層セラミック基板用導電組成物を用いることで、焼成後の電極近傍に欠陥を生じない多層セラミック基板の製造を可能としている。同様に、特許文献３記載の発明では、ビアホール導体をＡｇとＷとから構成することで、ビアホール導体とビアホールの内壁との間に隙間が生じないようにしている。特許文献４記載の発明では、導電性ペーストの導電成分として金属酸化物で被覆された導電性粉末を用い、導電性ペーストの収縮開始温度を上昇させることで、セラミック成形体の焼成による収縮時に、これを拘束するような応力を生じさせないようにしている。
しかしながら、本発明者らが検討を重ねたところ、前記各特許文献に掲載されるような内部導体を形成するための導体ペースト自体の収縮挙動の制御のみでは、必ずしも満足し得る結果が得られず、特に、前記無収縮焼成法により多層セラミックス基板を作製する場合等において、内部導体周囲に発生する欠陥を十分に抑えきれないことがわかった。また、例えば特許文献４に記載されるように、導電性粉末の表面を金属酸化物で覆った場合には、内部導体の電気抵抗の上昇が顕著になるおそれがある。 However, as a result of repeated studies by the present inventors, it is not always possible to obtain satisfactory results only by controlling the shrinkage behavior of the conductor paste itself for forming the internal conductor as described in each of the above patent documents. In particular, it has been found that defects generated around the inner conductor cannot be sufficiently suppressed when a multilayer ceramic substrate is produced by the non-shrinkage firing method. For example, as described in Patent Document 4, when the surface of the conductive powder is covered with a metal oxide, there is a risk that the electrical resistance of the internal conductor will increase significantly.
本発明は、このような従来の実情に鑑みて提案されたものであり、例えば多層セラミックス基板の内部導体の形成に用いた場合に、内部導体周囲に生ずる欠陥を解消し得る導体ペーストを提供することを目的とし、これにより信頼性の高い多層セラミックス基板を提供し、さらにはその製造方法を提供することを目的とする。 The present invention has been proposed in view of such conventional circumstances, and provides a conductor paste that can eliminate defects generated around the inner conductor when used for forming the inner conductor of a multilayer ceramic substrate, for example. Accordingly, an object of the present invention is to provide a multilayer ceramic substrate with high reliability, and further to provide a manufacturing method thereof.
本発明者らは、前述の目的を達成するために、長期に亘り種々研究を重ねてきた。その結果、Ｍｎ及びＺｒを内部導体の周囲に拡散させることで、前記欠陥の発生を効果的に抑制し得るとの結論を得るに至った。本発明は、このような知見に基づいて完成されたものである。 The present inventors have made various studies over a long period of time in order to achieve the above-mentioned object. As a result, it came to the conclusion that generation | occurrence | production of the said defect can be suppressed effectively by diffusing Mn and Zr around the inner conductor. The present invention has been completed based on such findings.
すなわち、本発明の多層セラミックス基板は、複数のガラスセラミックス層が積層されるとともに、ビアホール導体を有し、収縮抑制プロセスにより作製された多層セラミックス基板であって、前記ガラスセラミックス層は、所定のガラス組成を有する複合酸化物にアルミナを加えたものを焼成することにより形成され、前記ビアホール導体は、導電材料として銀を含むとともに、Ｍｎ酸化物粉末を０．１〜１０質量％及びＺｒ酸化物粉末を導電材料に対して１〜１０質量％含む導体ペーストを焼成することにより形成され、前記ビアホール導体周囲のガラスセラミックス層がＭｎ及びＺｒを拡散元素として含有しており、且つ、前記ガラスセラミックス層のビアホール導体の周囲における前記拡散元素の含有量がガラスセラミックス層のその他の部分における前記拡散元素の含有量よりも大であることを特徴とする。 That is, the multilayer ceramic substrate of the present invention is a multilayer ceramic substrate having a plurality of glass ceramic layers laminated and having via-hole conductors and manufactured by a shrinkage suppression process, wherein the glass ceramic layer has a predetermined glass It is formed by firing a composite oxide having a composition to which alumina is added. The via-hole conductor contains silver as a conductive material, 0.1 to 10% by mass of Mn oxide powder, and Zr oxide powder. Is formed by firing a conductor paste containing 1 to 10% by mass of the conductive material, the glass ceramic layer around the via-hole conductor contains Mn and Zr as diffusion elements, and the glass ceramic layer its content of the diffusion elements in the periphery of the via-hole conductors of the glass ceramic layer Characterized in that it is a larger than the content of the diffusion elements in other portions.
さらに、本発明の多層セラミックス基板の製造方法は、所定のガラス組成を有する複合酸化物とアルミナを含む誘電体ペーストにより形成された複数のガラスセラミックスグリーンシートのうちの少なくとも一部に導体ペーストからなる導体パターンを形成するとともに、ビアホールを形成し、当該ビアホールに導体ペーストを充填した後、これらを積層し、積層したガラスセラミックスグリーンシートの最外層に収縮抑制用グリーンシートを配し、焼成を行う多層セラミックス基板の製造方法であって、前記導体ペーストとして、導電材料として銀を含むとともに、Ｍｎ酸化物粉末を０．１〜１０質量％及びＺｒ酸化物粉末を導電材料に対して１〜１０質量％含む導体ペーストを用い、前記焼成により前記導体ペーストをビアホール導体とするとともに、前記焼成時にＭｎ及びＺｒを拡散元素として周囲のガラスセラミックスグリーンシートに拡散させることを特徴とする。
Furthermore, the method for producing a multilayer ceramic substrate of the present invention comprises a conductive paste on at least a part of a plurality of glass ceramic green sheets formed of a dielectric paste containing a composite oxide having a predetermined glass composition and alumina. A multilayer in which a conductor pattern is formed , a via hole is formed, a conductor paste is filled in the via hole, these are stacked, a green sheet for shrinkage suppression is disposed on the outermost layer of the laminated glass ceramic green sheet, and firing is performed A method for manufacturing a ceramic substrate, wherein the conductive paste contains silver as a conductive material, 0.1 to 10% by mass of Mn oxide powder, and 1 to 10% by mass of Zr oxide powder with respect to the conductive material. A conductive paste containing the conductive paste and a via-hole conductor by baking the conductive paste. Rutotomoni, wherein the diffusing to the glass ceramic green sheet around the Mn and Zr as a diffusion element at the time of the firing.
内部導体を有する多層セラミックス基板の焼成に際しては、内部導体とガラスセラミックス層（ガラスセラミックスグリーンシート）の熱収縮の相違により欠陥が発生するものと考えられており、前記各従来技術においても、この内部導体とガラスセラミックス層の熱収縮の相違を解消することに主眼が置かれている。しかしながら、本発明者らが子細に検討した結果、焼成時に内部導体（例えば銀）が周囲に拡散し、この部分のガラスセラミックスの焼結開始温度が低下することにより、他の部分と熱収縮に差が生じ、前記欠陥が生ずることがわかってきた。 When firing a multilayer ceramic substrate having an internal conductor, defects are considered to occur due to differences in thermal shrinkage between the internal conductor and the glass ceramic layer (glass ceramic green sheet). The main focus is on eliminating the difference in thermal shrinkage between the conductor and the glass ceramic layer. However, as a result of detailed studies by the present inventors, the inner conductor (for example, silver) diffuses to the surroundings at the time of firing, and the sintering start temperature of this portion of the glass ceramic decreases, resulting in heat shrinkage with other portions. It has been found that differences occur and the defects occur.
本発明では、内部導体の形成にＭｎ酸化物粉末及びＺｒ酸化物粉末を含む導体ペーストを用い、内部導体周囲のガラスセラミックス層にＭｎ及びＺｒを拡散させることで、銀等の拡散による焼結開始温度の低下を解消している。したがって、本発明の多層セラミックス基板では、内部導体の周囲において、ガラスセラミックス層の焼結開始温度に差がなくなり、内部導体近傍のガラスセラミックス層の焼結が他の部分よりも先に始まることによる空隙の発生が抑えられる。なお、特許文献２、３に記載されるようにビアホール導体にＭｏ、Ｗを添加した場合、内部導体周囲にＭｏやＷが拡散することも考えられるが、仮にＭｏやＷが内部導体周囲に拡散したとしても、Ａｇ拡散による焼結開始温度の低下は解消できず、これに起因する空隙の発生を十分に抑えることはできない。
In the present invention, a conductor paste containing Mn oxide powder and Zr oxide powder is used for the formation of the inner conductor, and Mn and Zr are diffused in the glass ceramic layer around the inner conductor to start sintering by diffusion of silver or the like. The temperature drop is eliminated. Therefore, in the multilayer ceramic substrate of the present invention, there is no difference in the sintering start temperature of the glass ceramic layer around the inner conductor, and the sintering of the glass ceramic layer in the vicinity of the inner conductor starts before the other portions. Generation of voids is suppressed. In addition, when Mo and W are added to the via-hole conductor as described in
本発明の導体ペーストを用いることにより、多層セラミックス基板において、内部導体近傍におけるガラスセラミックス層の焼結開始温度の差による空隙の発生を抑えることができ、内部導体周囲に生ずる欠陥を確実に解消することが可能である。したがって、本発明によれば、欠陥が無く信頼性の高い多層セラミックス基板を提供することが可能である。 By using the conductor paste of the present invention, in the multilayer ceramic substrate, the generation of voids due to the difference in the sintering start temperature of the glass ceramic layer in the vicinity of the inner conductor can be suppressed, and defects generated around the inner conductor are surely eliminated. It is possible. Therefore, according to the present invention, it is possible to provide a multilayer ceramic substrate having no defects and high reliability.
以下、本発明を適用した導体ペースト及びこれを用いた多層セラミックス基板、さらにはその製造方法について、図面を参照して詳細に説明する。 Hereinafter, a conductive paste to which the present invention is applied, a multilayer ceramic substrate using the same, and a manufacturing method thereof will be described in detail with reference to the drawings.
本発明の導体ペーストは、例えば多層セラミックス基板の内部導体（表面導体やビア導体等）の形成に用いられるものであり、通常の導体ペーストと同様、導電材料を主体とし、これを有機ビヒクルとを混練することにより調製されるものである。導電材料としては、Ａｇ、Ａｕ、Ｃｕ等を挙げることができるが、これらの中ではＡｇを用いることが好ましい。導電材料としてＡｇを用いることで、低抵抗の配線導体の形成が可能であり、また、例えばＡｕやＰｄ等の貴金属を用いる場合に比べて製造コストを抑えることが可能である。なお、導電材料として前記Ａｇを用いる場合、Ａｇを主体とするものであれば他の金属成分を含んでいてもよい。 The conductor paste of the present invention is used, for example, for the formation of inner conductors (surface conductors, via conductors, etc.) of multilayer ceramic substrates. Like ordinary conductor pastes, the conductor paste is mainly composed of a conductive material, and this is used as an organic vehicle. It is prepared by kneading. Examples of the conductive material include Ag, Au, and Cu. Among these, Ag is preferably used. By using Ag as the conductive material, a low-resistance wiring conductor can be formed, and the manufacturing cost can be reduced as compared with the case of using a noble metal such as Au or Pd. When Ag is used as the conductive material, it may contain other metal components as long as it is mainly composed of Ag.
前記導体ペーストにおいて、有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ１〜１５質量％、溶剤が１０〜５０質量％となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。 In the conductive paste, the organic vehicle is mainly composed of a binder and a solvent, and the mixing ratio of the conductive material is arbitrary, but the binder is usually 1 to 15% by mass, and the solvent is 10 to 50% by mass. It mix | blends with respect to an electrically-conductive material so that it may become. Additives selected from various dispersants, plasticizers and the like may be added to the conductor paste as necessary.
本発明の導体ペーストにおいては、前記に加え、Ｍｎ酸化物粉末とＺｒ酸化物粉末とを含むことが大きな特徴である。これらＭｎ酸化物粉末とＺｒ酸化物粉末とを組み合わせて添加することで、後述の多層セラミックス基板の内部導体の形成に用いた場合に、特異的に欠陥抑制効果を発揮する。なお、これら酸化物を構成成分として含むガラスを前記導体ペーストに加えることも考えられるが、この場合には前記欠陥抑制効果が発揮されず、Ｍｎ酸化物粉末、あるいはＺｒ酸化物粉末として添加することが重要である。 In addition to the above, the conductor paste of the present invention is characterized by containing Mn oxide powder and Zr oxide powder. When these Mn oxide powders and Zr oxide powders are added in combination, when used for forming an inner conductor of a multilayer ceramic substrate, which will be described later, a defect suppressing effect is exhibited specifically. In addition, although it is also conceivable to add glass containing these oxides as a constituent component to the conductor paste, in this case, the defect suppressing effect is not exhibited, and it is added as Mn oxide powder or Zr oxide powder. is important.
前記Ｍｎ酸化物粉末を構成するＭｎ酸化物としては、ＭｎＯ、ＭｎＯ２、Ｍｎ２Ｏ３、Ｍｎ３Ｏ４等を挙げることができ、これらの中から選ばれる１種以上の粉末を用いればよい。Ｍｎ酸化物粉末の比率としては、導電材料に対して０．１〜２０質量％とすることが好ましい。Ｍｎ酸化物粉末の比率が０．１質量％未満であると、十分な効果が得られなくなるおそれがある。逆に、Ｍｎ酸化物粉末の比率が２０質量％を越えると、欠陥抑制効果が低下し、また相対的に導電材料の比率が小さくなり、形成される導体の低抵抗化が難しくなるおそれもある。 Examples of the Mn oxide constituting the Mn oxide powder include MnO, MnO 2 , Mn 2 O 3 , and Mn 3 O 4. One or more powders selected from these may be used. . The ratio of the Mn oxide powder is preferably 0.1 to 20% by mass with respect to the conductive material. If the ratio of the Mn oxide powder is less than 0.1% by mass, a sufficient effect may not be obtained. On the other hand, when the ratio of the Mn oxide powder exceeds 20% by mass, the defect suppressing effect is lowered, and the ratio of the conductive material is relatively small, so that it may be difficult to reduce the resistance of the formed conductor. .
同様に、前記Ｚｒ酸化物粉末を構成するＺｒ酸化物としては、ＺｒＯ２等を挙げることができる。また、Ｚｒ酸化物粉末の比率としても、導電材料に対して０．１〜２０質量％とすることが好ましい。Ｚｒ酸化物粉末の比率が０．１質量％未満であると、十分な効果が得られなくなるおそれがある。逆に、Ｚｒ酸化物粉末の比率が２０質量％を越えると、欠陥抑制効果が低下し、また相対的に導電材料の比率が小さくなり、形成される導体の低抵抗化が難しくなるおそれもある。 Similarly, examples of the Zr oxide constituting the Zr oxide powder include ZrO 2 . Moreover, it is preferable to set it as 0.1-20 mass% with respect to an electrically-conductive material also as a ratio of Zr oxide powder. If the ratio of the Zr oxide powder is less than 0.1% by mass, a sufficient effect may not be obtained. On the other hand, if the ratio of the Zr oxide powder exceeds 20% by mass, the defect suppressing effect is lowered, and the ratio of the conductive material is relatively reduced, which may make it difficult to reduce the resistance of the formed conductor. .
前述の導体ペーストは、例えば多層セラミックス基板の内部導体の形成等に用いられるものである。そこで次に、前記導体ペーストを用いた本発明の多層セラミックス基板について説明する。多層セラミックス基板１は、図１に示すように、複数層のガラスセラミックス層２（ここでは４層のガラスセラミックス層２ａ〜２ｄ）を積層し、これらガラスセラミックス層２ａ〜２ｄを貫通するビアホール導体３やガラスセラミックス層２ａ〜２ｄの両面に形成された表面導体４等の内部導体を設けてなるものである。
The above-mentioned conductor paste is used, for example, for forming an inner conductor of a multilayer ceramic substrate. Then, next, the multilayer ceramic substrate of this invention using the said conductor paste is demonstrated. As shown in FIG. 1, a multilayer
各ガラスセラミックス層２ａ〜２ｄは、所定のガラス組成を有する複合酸化物に例えばアルミナ（Ａｌ２Ｏ３）等を加えたものを焼成することにより形成されるものである。ここで、ガラス組成を有する複合酸化物を構成する各酸化物としては、ＳｉＯ２やＢ２Ｏ３、ＣａＯ、ＳｒＯ、ＢａＯ、Ｌａ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＭｇＯ、ＺｎＯ、ＰｂＯ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板１を構成する各セラミックス層を前記ガラスセラミックス層とすることにより、低温での焼成が可能となる。
Each glass
一方、内部導体のうちのビアホール導体３は、各ガラスセラミックス層２ａ〜２ｄに形成されたビアホールに導体ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビアホール導体３によって各セラミックス層２ａ〜２ｄに形成された表面導体４間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール導体３の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
On the other hand, the via-
前記ビアホール導体３や表面導体４等の内部導体は、いずれも導体ペーストを焼成することにより形成されるが、例えば導体ペーストが導電材料として銀（Ａｇ）を含有する場合、これが焼成時に前記ガラスセラミック層２ａ〜２ｄに拡散し、内部導体周囲のガラスセラミックス層とその他の部分のガラスセラミックス層で焼結開始温度に差が生ずる。
The internal conductors such as the via-
そこで、本発明においては、導体ペーストにＭｎ酸化物粉末とＺｒ酸化物粉末とを添加し、Ｍｎ及びＺｒを、ガラスセラミックス層２ａ〜２ｄの内部導体周囲の部分に拡散させ、前記焼結開始温度の差を解消する。
Therefore, in the present invention, Mn oxide powder and Zr oxide powder are added to the conductor paste, Mn and Zr are diffused in the portion around the inner conductor of the glass
図２は、ビアホール導体３近傍での欠陥発生のメカニズムを説明する図である。焼成後にガラスセラミックス層２ａ〜２ｄとなるセラミックス素地１１に形成されたビアホールに導体ペースト１２を充填して焼成を行った場合、図２（ａ）に示すように、温度上昇に伴って、先ず、導体ペースト１２中のＡｇが周囲のセラミックス素地１１に拡散する。そして、このセラミックス素地１１のうち前記Ａｇが拡散した領域１１ａでは、焼結開始温度が低下して、セラミックス素地１１の他の部分１１ｂよりも先に焼結が始まる。このとき、前記領域１１ａでは焼結が始まって収縮するのに対して、前記他の部分１１ｂでは焼結が始まらないので収縮せず、これらの収縮の差により空隙１３が発生する。
FIG. 2 is a diagram for explaining a mechanism of defect generation near the via-
さらに温度が上昇すると、図２（ｂ）に示すように、セラミックス素地１１の他の部分１１ｂにおいても焼結が始まり、これに伴って外側に向かう矢印で示すような引き込みが始まる。このとき、導体ペースト１２の焼結も始まり、導体ペースト１２の周囲では内側に向かう矢印で示すような収縮が起こり、前記空隙１３が拡大する。その結果、図２（ｃ）に示すように、焼結完了時に導体ペースト１２が焼成されて形成されるビアホール導体３の周囲に大きな空隙（欠陥）１３が形成されることになる。
When the temperature further increases, as shown in FIG. 2 (b), sintering also begins in the
このような欠陥発生のメカニズムを考えた場合、前記Ａｇの拡散による導体ペースト周囲のセラミック素地１１の焼結開始温度の低下を抑えることが効果的と考えられる。前記ＭｎとＺｒを組み合わせて拡散させた場合、このセラミックス素地１１の焼結開始温度の低下を抑制する効果が高く、これらを例えばビアホール導体３や表面導体４の周囲に拡散させることで、前記欠陥の発生を抑えることが可能である。
In consideration of such a defect generation mechanism, it is considered effective to suppress a decrease in the sintering start temperature of the
図３は、ビアホール導体３の周囲のガラスセラミックス層２にＭｎ及びＺｒを拡散元素として拡散し、拡散領域２Ａを形成した状態を示すものである。拡散領域２Ａにおいては、前記各元素が拡散元素として拡散されており、前記Ａｇの拡散による焼結開始温度の低下を抑える働きをする。
FIG. 3 shows a state where
この場合、前記拡散元素は、例えばＭｎＯ２、ＺｒＯ２等、酸化物の形で存在するものと考えられるが、これに限らず、どのような形であれ前記ガラスセラミックス層２に拡散元素が拡散されていればよい。また、ここではビアホール導体３の周囲を例にして説明したが、これに限らず、前記表面導体４の周囲に前記拡散元素が拡散されていてもよく、ビアホール導体３や表面導体４を含めて全ての内部導体の周囲において前記拡散元素が拡散されていることが好ましい。
In this case, the diffusing element is considered to exist in the form of an oxide such as MnO 2 or ZrO 2 , but the diffusing element is not limited to this and diffuses into the
前記拡散元素の拡散範囲、すなわち前記拡散領域２Ａのビアホール導体３からの拡散距離Ｌは、あまり大きすぎると却って効果が損なわれる可能性があり、概ね１００μｍ以下とすることが好ましい。また、前記拡散領域２Ａにおける拡散元素の含有量は、０．１質量％〜５０質量％とすることが好ましい。拡散元素の含有量が０．１質量％未満であると、焼結開始温度を十分に高くすることができず、欠陥が発生するおそれがある。逆に、拡散元素の含有量が５０質量％を超えると、内部導体周囲のセラミックス素地の焼結開始温度が高くなりすぎ、内部導体周囲よりも離れた部分で焼結が先に始まり、やはり欠陥発生の原因となるおそれがある。
If the diffusion range of the diffusing element, that is, the diffusion distance L from the via-
なお、前記拡散元素は、セラミックス素地の構成元素として含まれていることもあるが、この場合には、前記内部導体周囲において、拡散元素の含有量が他の部分よりも相対的に高ければよい。したがって、この場合には、前記拡散元素の含有量の規定（０．１質量％〜５０質量％）は、内部導体の周囲と他の部分との含有量の差ということになる。 The diffusing element may be included as a constituent element of the ceramic substrate. In this case, it is sufficient that the content of the diffusing element is relatively higher than the other parts around the inner conductor. . Therefore, in this case, the regulation of the content of the diffusing element (0.1% by mass to 50% by mass) is a difference in content between the periphery of the inner conductor and other parts.
前述のように内部導体周囲のガラスセラミックス層に拡散元素を拡散するためには、例えば内部導体を形成するための導体ペースト中に前記拡散元素の元となるＭｎ酸化物粉末及びＺｒ酸化物粉末を添加し、これを焼成すればよい。以下、前記多層セラミックス基板１の製造方法について説明する。
As described above, in order to diffuse the diffusing element into the glass ceramic layer around the inner conductor, for example, the Mn oxide powder and the Zr oxide powder as the source of the diffusing element are added to the conductor paste for forming the inner conductor. It may be added and fired. Hereinafter, a method for manufacturing the multilayer
多層セラミックス基板を作製するには、先ず、図４（ａ）に示すように、焼成後に各ガラスセラミックス層となるガラスセラミックスグリーンシート２１ａ〜２１ｄを用意する。ガラスセラミックスグリーンシート２１ａ〜２１ｄは、前述の酸化物粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート（ＰＥＴ）シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
In order to produce a multilayer ceramic substrate, first, as shown in FIG. 4A, glass ceramic
前記ガラスセラミックスグリーンシート２１ａ〜２１ｄの形成後、所定の位置に貫通孔（ビアホール）を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト２２を充填することによりビアホール導体が形成される。さらに、各ガラスセラミックスグリーンシート２１ａ〜２１ｄの表面に所定のパターンで導体ペーストを印刷し、表面導体パターン２３を形成する。
After the glass ceramic
前記ビアホールに充填される導体ペースト２２や表面導体パターン２３の形成に用いられる導体ペーストは、例えばＡｇ、Ａｕ、Ｃｕ等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものであるが、前述の通り、Ｍｎ酸化物粉末とＺｒ酸化物粉末を含む導体ペーストを用いる。なお、特に導電材料としてＡｇを用いた場合に前記欠陥の問題が顕著であるので、Ａｇを導電材料とする導体ペーストを採用した場合に、本発明の適用が有効である。
The conductive paste used for forming the
各ガラスセラミックスグリーンシート２１ａ〜２１ｄに内部導体となる導体ペースト２２を充填し、表面導体パターン２３を形成した後、図４（ｂ）に示すように、これらを重ねて積層体とするが、このとき、積層体の両側（最外層）に、収縮抑制用グリーンシート２４を拘束層として配し、焼成を行う。
After filling each glass ceramic
収縮抑制用グリーンシート２４には、前記ガラスセラミックスグリーンシート２１ａ〜２１ｄの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート２４間に積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
The shrinkage-suppressing
図４（ｂ）は、いわゆる積層体の仮スタックの状態であるが、次に、図４（ｃ）に示すようにプレスを行い、さらに図４（ｄ）に示すように焼成を行う。なお、焼成に際しては、前記拡散元素の拡散量、拡散距離が適正になるように、焼成温度や焼成時間等を制御することが好ましい。焼成後には、前記ガラスセラミックスグリーンシート２１ａ〜２１ｄはガラスセラミックス層２ａ〜２ｄとなり、前記ビアホール内の導体ペースト２３はビアホール導体３になる。同様に、表面導体パターン２４も表面導体４となる。
FIG. 4B is a so-called temporary stack state of a laminated body. Next, pressing is performed as shown in FIG. 4C, and baking is performed as shown in FIG. 4D. In firing, it is preferable to control the firing temperature, firing time, and the like so that the diffusion amount and diffusion distance of the diffusing element are appropriate. After firing, the glass ceramic
前記焼成において、各ガラスセラミックスグリーンシート２１ａ〜２１ｄは、焼成に伴い収縮しているが、最も外側のガラスセラミックスグリーンシート２１ａ，２１ｄでは前記収縮抑制用グリーンシート２４の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のガラスセラミックスグリーンシート２１ｂ，２１ｃは、前記収縮抑制用グリーンシート２４から離れているため、その拘束力が弱く、ある程度収縮する。したがって、内部導体の周囲、例えばビアホール導体３の周囲には空隙等の欠陥が発生し易くなるが、前記導体ペースト２３や表面導体パターン２４から拡散元素が周囲のガラスセラミックスグリーンシート２１ａ〜２１ｄに拡散し、導電材料であるＡｇの拡散による焼結開始温度の低下を抑えるようにしているので、前記空隙等の欠陥の発生が確実に抑えられる。
In the firing, each of the glass ceramic
焼成後には、図４（ｅ）に示すように、熱膨張の差により前記収縮抑制用グリーンシート２４は自然剥離され、本発明の多層セラミックス基板１が得られる。得られる多層セラミックス基板１においては、内部導体（ビアホール導体３や表面導体４）の周囲に欠陥が生ずることがなく、信頼性の高い多層セラミックス基板を実現することが可能である。
After firing, as shown in FIG. 4E, the shrinkage-suppressing
なお、前記拡散元素の拡散による欠陥防止効果は、前述の収縮抑制用グリーンシート２４を配して焼成を行う無収縮焼成とした場合に大きいが、これに限らず、収縮抑制用グリーンシートを用いない場合にも同様の効果を得ることができる。
The defect prevention effect due to diffusion of the diffusing element is great when the above-described shrinkage-suppressing
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。 Hereinafter, specific examples to which the present invention is applied will be described based on experimental results.
欠陥発生メカニズムの解明
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシートの材料組成は、ＳｉＯ２３２．８７質量％、Ｂ２Ｏ３２．１９質量％、Ａｌ２Ｏ３４４．５３質量％、ＭｇＯ１．０７質量％、ＣａＯ１．９８質量％、ＳｒＯ１７．３６質量％である。また、導体ペーストとしては、導電材料としてＡｇを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート（拘束層）を配し、無収縮焼成法により行った。
Elucidation of defect generation mechanism A through-hole was formed in a glass ceramic green sheet, and a conductive paste serving as a via-hole conductor was filled therein and fired. The material composition of the glass ceramic green sheet is SiO 2 32.87 mass%, B 2 O 3 2.19 mass%, Al 2 O 3 44.53 mass%, MgO 1.07 mass%, CaO 1.98 mass%, SrO17. .36% by mass. As the conductive paste, a conductive paste containing Ag as a conductive material was used. Firing was performed by a non-shrinkage firing method by providing a shrinkage-suppressing green sheet (constraint layer) containing α-quartz and tridymite.
図５は、焼成後のビアホール導体近傍の様子を示す顕微鏡写真である。ビアホール導体の周囲に空隙が形成されているが、この空隙は、ビアホール導体とセラミックス素地の界面に形成されているわけではなく、ビアホール導体と空隙の間にセラミックス素地が存在する。そこで、このビアホール導体と空隙の間に存在するセラミックス素地組成分析を行ったところ、ビアホール導体から拡散したＡｇが含まれることがわかった。 FIG. 5 is a photomicrograph showing the vicinity of the via-hole conductor after firing. A void is formed around the via-hole conductor, but this void is not formed at the interface between the via-hole conductor and the ceramic substrate, and a ceramic substrate exists between the via-hole conductor and the void. Therefore, an analysis of the composition of the ceramic substrate existing between the via-hole conductor and the gap revealed that Ag diffused from the via-hole conductor was included.
一方、前記ガラスセラミックス材料組成にＡｇを加えて縮率の相違を調べた。測定したのは、前記ガラスセラミックス材料組成（Ａｇ無添加）、前記ガラスセラミックス材料組成にＡｇを２質量％添加したもの、前記ガラスセラミックス材料組成にＡｇを４質量％添加したものの３種類である。縮率の測定に際しては、温度を次第に上昇させながら収縮の様子を調べた。結果を図６に示す。図６から明らかなように、Ａｇを添加することにより、低温で収縮が始まっており、Ａｇがガラスセラミックス素地中に拡散することで焼結開始温度が低下することがわかった。 On the other hand, Ag was added to the glass ceramic material composition to examine the difference in shrinkage. Three types were measured: the glass ceramic material composition (no Ag added), the glass ceramic material composition added with 2% by mass of Ag, and the glass ceramic material composition added with 4% by mass of Ag. When measuring the shrinkage rate, the state of shrinkage was examined while gradually raising the temperature. The results are shown in FIG. As is apparent from FIG. 6, it was found that by adding Ag, shrinkage started at a low temperature, and the sintering start temperature was lowered by diffusion of Ag into the glass ceramic substrate.
これらの測定結果より、内部導体周囲のガラスセラミックス素地とその他の部分のガラスセラミックス素地とで焼結開始温度に差が生じ、図２（ａ）〜（ｃ）に示すようなメカニズムで欠陥が発生するものと推測される。 From these measurement results, there is a difference in the sintering start temperature between the glass ceramic substrate around the inner conductor and the other portion of the glass ceramic substrate, and defects are generated by the mechanism shown in FIGS. 2 (a) to (c). Presumed to be.
Ｍｎ及びＺｒ拡散による効果の確認
導電材料としてＡｇを含む導体ペーストにＭｎＯ２粉末及びＺｒＯ２粉末を表１に示す割合で添加し、前記と同様の材料組成を有するガラスセラミックスグリーンシートの貫通孔に充填した。そして、両側にα石英とトリジマイトを含む収縮抑制用グリーンシート（拘束層）を配し、無収縮焼成法により焼成を行った。焼成後の多層セラミックス基板の断面を観察し、内部欠陥が認められた基板数を数え、不良率を求めた。結果を表１に示す。
Confirmation of effect by Mn and Zr diffusion MnO 2 powder and ZrO 2 powder were added to a conductive paste containing Ag as a conductive material in the proportions shown in Table 1, and the glass ceramic green sheet having the same material composition as described above was inserted into the through hole Filled. And the shrinkage | contraction suppression green sheet (constraint layer) which contains (alpha) quartz and tridymite was distribute | arranged on both sides, and it baked by the non-shrinkage baking method. The cross section of the fired multilayer ceramic substrate was observed, the number of substrates on which internal defects were observed was counted, and the defect rate was determined. The results are shown in Table 1.
この表１からも明らかな通り、ＭｎとＺｒとをガラスセラミック層中に拡散させることにより、欠陥の発生が効果的に抑えられていることがわかる。ただし、導体ペースト中のＭｎＯ２粉末やＺｒＯ２粉末の比率が２０質量％を越えると、却って不良率が高くなっている。したがって、欠陥の解消のためには、ＭｎＯ２粉末やＺｒＯ２粉末を適正な比率で添加することが有効であることがわかる。 As is apparent from Table 1, it can be seen that the occurrence of defects is effectively suppressed by diffusing Mn and Zr into the glass ceramic layer. However, when the ratio of the MnO 2 powder or the ZrO 2 powder in the conductor paste exceeds 20% by mass, the defect rate is increased. Therefore, it can be seen that it is effective to add MnO 2 powder or ZrO 2 powder at an appropriate ratio in order to eliminate defects.
Ｍｎ酸化物についての検討
Ｍｎ酸化物をＭｎＯ、Ｍｎ２Ｏ３、Ｍｎ３Ｏ４に変え、他は同様にして多層セラミックス基板を作成した。導体ペーストにおける各Ｍｎ酸化物粉末及びＺｒＯ２粉末の添加量と不良率の関係を表２〜表４に示す。
Study on Mn Oxide Mn oxide was changed to MnO, Mn 2 O 3 , Mn 3 O 4 , and others were similarly made to produce a multilayer ceramic substrate. Tables 2 to 4 show the relationship between the addition amount of each Mn oxide powder and ZrO 2 powder and the defect rate in the conductor paste.
いずれの場合にも、導体ペーストにＭｎ酸化物粉末とＺｒＯ２粉末とを添加することにより、欠陥の発生が効果的に抑えられ、不良率が大幅に低下していることがわかる。 In any case, it can be seen that by adding the Mn oxide powder and the ZrO 2 powder to the conductor paste, the occurrence of defects is effectively suppressed and the defect rate is greatly reduced.
導電材料についての検討
導電材料をＡｕあるいはＣｕに変え、他は同様にして多層セラミックス基板を作成した。導体ペーストにおけるＭｎＯ２粉末及びＺｒＯ２粉末の添加量と不良率の関係を表５及び表６に示す。なお、表５は導電材料をＡｕとした場合、表６は導電材料をＣｕとした場合のデータである。
Study on conductive material The conductive material was changed to Au or Cu, and a multilayer ceramic substrate was prepared in the same manner as the others. Tables 5 and 6 show the relationship between the amount of MnO 2 powder and ZrO 2 powder added to the conductor paste and the defect rate. Table 5 shows data when the conductive material is Au, and Table 6 shows data when the conductive material is Cu.
導電材料をＡｕあるいはＣｕに変えた場合にも導体ペーストへのＭｎＯ２粉末及びＺｒＯ２粉末の添加は有効であり、欠陥の発生が効果的に抑えられ、不良率が低下していることがわかる。 It can be seen that even when the conductive material is changed to Au or Cu, the addition of MnO 2 powder and ZrO 2 powder to the conductor paste is effective, the generation of defects is effectively suppressed, and the defect rate is reduced. .
１ 多層セラミックス基板、２ａ〜２ｄ ガラスセラミックス層、２Ａ 拡散領域、３ ビアホール導体、４ 表面導体、１１ ガラスセラミックス素地、１２ 導体ペースト、１３ 空隙（欠陥）、２１ａ〜２１ｄ ガラスセラミックスグリーンシート、２２ 導体ペースト、２３ 表面導体パターン、２４ 収縮抑制用グリーンシート
DESCRIPTION OF
Claims (5)
前記ガラスセラミックス層は、所定のガラス組成を有する複合酸化物にアルミナを加えたものを焼成することにより形成され、
前記ビアホール導体は、導電材料として銀を含むとともに、Ｍｎ酸化物粉末を０．１〜１０質量％及びＺｒ酸化物粉末を導電材料に対して１〜１０質量％含む導体ペーストを焼成することにより形成され、
前記ビアホール導体周囲のガラスセラミックス層がＭｎ及びＺｒを拡散元素として含有しており、且つ、前記ガラスセラミックス層のビアホール導体の周囲における前記拡散元素の含有量がガラスセラミックス層のその他の部分における前記拡散元素の含有量よりも大であることを特徴とする多層セラミックス基板。 A multilayer ceramic substrate having a plurality of glass ceramic layers laminated and having a via-hole conductor and produced by a shrinkage suppression process,
The glass ceramic layer is formed by firing a composite oxide having a predetermined glass composition and alumina.
The via-hole conductor is formed by firing a conductive paste containing 0.1 to 10% by mass of Mn oxide powder and 1 to 10% by mass of Zr oxide powder with respect to the conductive material while containing silver as a conductive material. And
The glass ceramic layer around the via-hole conductor contains Mn and Zr as diffusion elements, and the content of the diffusion element around the via-hole conductor in the glass ceramic layer is the diffusion in the other part of the glass ceramic layer. A multilayer ceramic substrate characterized by having a content larger than the element content.
前記導体ペーストとして、導電材料として銀を含むとともに、Ｍｎ酸化物粉末を０．１〜１０質量％及びＺｒ酸化物粉末を導電材料に対して１〜１０質量％含む導体ペーストを用い、前記焼成により前記導体ペーストをビアホール導体とするとともに、前記焼成時にＭｎ及びＺｒを拡散元素として周囲のガラスセラミックスグリーンシートに拡散させることを特徴とする多層セラミックス基板の製造方法。 A conductor pattern made of a conductor paste is formed on at least a part of a plurality of glass ceramic green sheets formed of a dielectric paste containing a composite oxide having a predetermined glass composition and alumina, and a via hole is formed. A method for producing a multilayer ceramic substrate comprising filling a via hole with a conductive paste , laminating these, arranging a green sheet for shrinkage suppression on the outermost layer of the laminated glass ceramic green sheet, and firing it,
As the conductive paste, a conductive paste containing silver as a conductive material and containing 0.1 to 10% by mass of Mn oxide powder and 1 to 10% by mass of Zr oxide powder with respect to the conductive material is used. A method for producing a multilayer ceramic substrate, wherein the conductor paste is used as a via-hole conductor, and Mn and Zr are diffused as diffusion elements in the surrounding glass ceramic green sheet during the firing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005320109A JP4097276B2 (en) | 2005-11-02 | 2005-11-02 | Multilayer ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005320109A JP4097276B2 (en) | 2005-11-02 | 2005-11-02 | Multilayer ceramic substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007128732A JP2007128732A (en) | 2007-05-24 |
| JP4097276B2 true JP4097276B2 (en) | 2008-06-11 |
Family
ID=38151218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005320109A Expired - Fee Related JP4097276B2 (en) | 2005-11-02 | 2005-11-02 | Multilayer ceramic substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097276B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081306A (en) * | 2007-09-26 | 2009-04-16 | Tdk Corp | High-frequency electronic component |
| JP2016127248A (en) * | 2015-01-08 | 2016-07-11 | 日本特殊陶業株式会社 | Multilayer wiring board |
| JP2018186132A (en) * | 2017-04-24 | 2018-11-22 | 日本特殊陶業株式会社 | Wiring board and method for manufacturing the same |
-
2005
- 2005-11-02 JP JP2005320109A patent/JP4097276B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007128732A (en) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5077418B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP4107437B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| KR100922079B1 (en) | Multilayer ceramic substrate | |
| JP4097276B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2010080679A (en) | Method of manufacturing semiconductor device | |
| US7749592B2 (en) | Multilayer ceramic substrate | |
| JP4059148B2 (en) | Conductive paste and ceramic multilayer substrate | |
| JP2008112787A (en) | Multilayer ceramic substrate, and manufacturing method thereof | |
| JP2004319706A (en) | Conductive paste, and multilayer substrate and its manufacturing method | |
| JP4797534B2 (en) | Multilayer ceramic substrate | |
| JP5015550B2 (en) | Glass ceramic circuit board and manufacturing method thereof | |
| JP4696443B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP4466863B2 (en) | Multilayer ceramic substrate | |
| JP2008112786A (en) | Multilayer ceramic substrate, and manufacturing method thereof | |
| JP2004235347A (en) | Insulating ceramics and multilayer ceramic substrate using the same | |
| JP2003224338A (en) | Glass ceramic wiring substrate | |
| JP2007081319A (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP4018898B2 (en) | Multilayer ceramic electronic components | |
| JP2004200679A (en) | Manufacturing method for multilayer circuit substrate | |
| JP2010153554A (en) | Ceramic substrate, and method of manufacturing the same | |
| CN101246871B (en) | Multi-layer ceramic substrate and its preparing process | |
| JP4502977B2 (en) | Unsintered laminated sheet | |
| JP3898653B2 (en) | Manufacturing method of glass ceramic multilayer wiring board | |
| JP3934910B2 (en) | Circuit board | |
| JP4658465B2 (en) | Glass ceramic multilayer wiring board with built-in capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070620 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4097276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |