JP4096477B2 - Image processing system and configuration method thereof - Google Patents

Image processing system and configuration method thereof Download PDF

Info

Publication number
JP4096477B2
JP4096477B2 JP36491499A JP36491499A JP4096477B2 JP 4096477 B2 JP4096477 B2 JP 4096477B2 JP 36491499 A JP36491499 A JP 36491499A JP 36491499 A JP36491499 A JP 36491499A JP 4096477 B2 JP4096477 B2 JP 4096477B2
Authority
JP
Japan
Prior art keywords
image processing
fpga
memory
processing system
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36491499A
Other languages
Japanese (ja)
Other versions
JP2001099627A (en
Inventor
潤 西島
暁 長岡
篤 岡副
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP36491499A priority Critical patent/JP4096477B2/en
Publication of JP2001099627A publication Critical patent/JP2001099627A/en
Application granted granted Critical
Publication of JP4096477B2 publication Critical patent/JP4096477B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Image Input (AREA)
  • Image Analysis (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、工業用途の生産設備として、生産工程上の製品の良否判定などに使用される画像処理システムおよびその構成方法に関するものである。
【０００２】
【従来の技術】
図６は従来の画像処理システムの一例を示す構成図で、この画像処理システムは、１台のカメラ１１と、モニタ１２と、操作入力用のキーパッド１３と、これら１台のカメラ１１、モニタ１２およびキーパッド１３が接続される画像処理装置ＰＡ１４とを備えている。
【０００３】
この画像処理装置ＰＡ１４は、モニタ１２に対する表示用のメモリ１４１と、ソフトデータ記憶用メモリとしてのＦＲＯＭ１４３と、１台のカメラ１１の撮像により得られる画像データ記憶用メモリとしてのＳＤＲＡＭ１４４と、１台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路、および１台のカメラ１１から得られる画像データ記憶用の回路を有するＣＭＯＳ−ＩＣ構成のコントロール回路１４５ｐと、ＦＲＯＭ１４３に記憶のソフトデータに従って画像処理装置ＰＡ１４全般の制御などの処理を行うものであって、例えば、コントロール回路１４５ｐに記憶の画像データに対し画像処理を実行して所定の測定を行い、この測定結果を利用して外観などの所定の検査を行う処理を実行するＣＰＵ１４６とを備えている。
【０００４】
上記画像処理システムは１台のカメラ１１を搭載する構成になっているが、工業用途の生産設備としての画像処理システムでは、複数台のカメラを搭載するシステム構成が標準となっている。
【０００５】
図７は複数台のカメラを搭載する従来の画像処理システムの一例を示す図で、この画像処理システムは、複数台のカメラ１１と、モニタ１２と、キーパッド１３と、これら複数台のカメラ１１、モニタ１２およびキーパッド１３が接続される画像処理装置ＰＡ２４とを備えている。
【０００６】
この画像処理装置ＰＡ２４は、モニタ１２に対する表示用のメモリ１４１と、ソフトデータ記憶用のＦＲＯＭ２４３と、複数台のカメラ１１の撮像により得られる画像データ記憶用の複数のＳＤＲＡＭ１４４と、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路、および複数台のカメラ１１から得られる画像データ記憶用の回路を有し、ＣＭＯＳ−ＩＣにより成るコントロール回路２４５ｐと、ＦＲＯＭ２４３に記憶のソフトデータに従って画像処理装置ＰＡ２４全般の制御などの処理を行うものであって、例えば、コントロール回路２４５ｐに記憶の各画像データに対し画像処理を実行して所定の測定を行い、これら測定結果を利用して外観などの所定の検査を行う処理を実行するＣＰＵ２４６とを備えている。
【０００７】
これにより、例えば、一の検査対象物の複数面に対する画像処理による外観検査などが一度で可能になる。
【０００８】
なお、特開平９−１０１２６８号公報には、被検査対象物の検査画像データを複数のウィンドウに分割して１プレーンとし、プレーンを構成するウィンドウ単位で欠陥の有無を判断する欠陥検査装置であって、同一の検査画像データについて互いにずれたウィンドウを有する複数のプレーンを設定するプレーン設定手段を有し、同一検査画像データを複数のプレーンに基づいて判断するものが開示されている。
【０００９】
【発明が解決しようとする課題】
一般的に従来の画像処理システムでは、画像処理装置は、ＣＰＵおよび複数のＣＭＯＳ−ＩＣなどを備え、カメラ毎にメモリ（ＳＤＲＡＭ）を搭載する構成になっている。このような構成では、部品点数が増えると、基板サイズの大型化および実装コストの上昇を招き、コストパフォーマンスが低下するので、部品価格を引き下げることでコストダウンが図られる場合がある。
【００１０】
例えば、図６の構成の画像処理システムでは、カメラを１台しか必要としなくても、画像処理装置に対して、複数台のカメラを備える画像処理システムの画像処理装置とあまり差のないコストがかかるために、１台のカメラで十分であるというユーザのニーズに合わせてコントロール回路を作成し、１台のカメラおよび１枚の画像メモリ用に基板を作成するなどしてコストダウンが図られる。この場合、図７の構成の画像処理システムでは、例えば、複数台のカメラの各々に対して１枚の画像メモリを割り当てる構成に基板が作成されることになる。
【００１１】
しかしながら、上記のコストダウンでは、商品のバリエーションを増やすと、勢いコストが上昇するという問題がある。つまり、商品のバリエーションを増やすと、上記コストダウンを図ることができないので、１台のカメラで十分であるというユーザ用の画像処理システムのコストが高くなるなどの問題が生じてしまうのである。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、多種の商品バリエーションに対応しうる共通設計が可能な画像処理システムおよびその構成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために請求項１記載の発明の画像処理システムは、少なくとも１台のカメラと、このカメラから得られる画像データ記憶用の回路に少なくとも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶の画像データを利用して所定の測定を行う画像処理装置とを備えるのである。
【００１４】
この構成では、ＦＰＧＡを使用して画像処理装置を構成したので、この画像処理装置は少なくとも１台のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００１５】
なお、請求項１記載の画像処理システムにおいて、前記画像処理装置は外部コンピュータからロードされるコンフィギュレーションデータ記憶用の第１メモリを備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記少なくとも１台のカメラから得られる画像データ記憶用の回路に少なくとも構成される場合（請求項２）、画像処理装置は、第１メモリに記憶させるべきコンフィギュレーションデータを変更するだけで、少なくとも１台のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００１６】
また、請求項２記載の画像処理システムにおいて、前記カメラを１台備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記１台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、前記画像処理装置は、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行い、この測定結果を利用して所定の検査を行う処理を実行するＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを記憶する第２メモリとを備える構成でもよい（請求項３）。この構成では、画像処理装置は、第１メモリに記憶させるべきコンフィギュレーションデータを変更するだけで、複数台のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００１７】
また、請求項２記載の画像処理システムにおいて、前記カメラを複数台備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記複数台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、前記画像処理装置は、前記ＦＰＧＡに記憶の各画像データに対し画像処理を実行して前記測定を行い、これら測定結果を利用して所定の検査を行うＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを複数画像分記憶する第２メモリとを備える構成でもよい（請求項４）。この構成では、画像処理装置は、第１メモリに記憶させるべきコンフィギュレーションデータを変更するだけで、１台を含む所望台数のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００１８】
また、請求項３または４記載の画像処理システムにおいて、前記画像処理装置は前記画像データ記憶用の個別メモリを複数枚搭載可能に予め構成され、前記第２メモリは前記画像処理装置に搭載される個別メモリにより構成される場合（請求項５）、例えば、複数枚の欠陥画像などの必要な画像が保存可能となる。
【００１９】
また、請求項５記載の画像処理システムにおいて、前記画像処理装置は前記カメラを複数台前記ＦＰＧＡに接続可能に予め構成されて成る場合（請求項６）、画像処理装置は、第１メモリに記憶させるべきコンフィギュレーションデータを変更するだけで、所望台数のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００２０】
さらに、請求項１〜６のいずれかに記載の画像処理システムにおいて、前記画像処理装置は、外部コンピュータからロードされるソフトデータ記憶用の個別メモリを第３メモリとして複数枚搭載可能に予め構成され、前記第３メモリとして搭載された個別メモリに記憶のソフトデータに従って、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行う構成でもよい（請求項７）。この構成では、第３メモリとして搭載された個別メモリを切り替えるだけで、測定の切替えが可能になって多種多様な測定が可能になるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００２１】
請求項８記載の発明の画像処理システムの構成方法は、少なくとも１台のカメラと、このカメラから得られる画像データを利用して所定の測定を行う画像処理装置とにより成る画像処理システムを構成する方法であって、ＦＰＧＡを、前記カメラから得られる画像データ記憶用の回路に少なくとも構成し、前記ＦＰＧＡに記憶の画像データを利用して前記測定を行うように前記画像処理装置を構成するものである。
【００２２】
この方法では、画像処理装置は、ＦＰＧＡに記憶の画像データを利用して測定を行うように構成されるので、少なくとも１台のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００２３】
なお、請求項８記載の画像処理システムの構成方法において、前記ＦＰＧＡを前記カメラから得られる画像データ記憶用の回路に少なくとも構成するためのコンフィギュレーションデータ記憶用の第１メモリを前記画像処理装置に具備し、外部コンピュータを用いて前記コンフィギュレーションデータを前記第１メモリに記憶させる場合（請求項９）、画像処理装置は、第１メモリに記憶させるべきコンフィギュレーションデータを変更するだけで、少なくとも１台のカメラを備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００２４】
【発明の実施の形態】
図１は本発明の画像処理システムに係る第１実施形態の構成図で、この図を用いて以下に第１実施形態の説明を、本発明の画像処理システムの構成方法に係る実施形態の説明とともに行う。
【００２５】
図１に示す画像処理システム１０は、例えば検査対象物（図示せず）の撮像を行うＴＶカメラなどのデジタル式のカメラ１１を１台備えるとともに、ＣＲＴまたはＬＣＤなどにより成るモニタ１２と、操作入力用のキーパッド１３と、これら１台のカメラ１１、モニタ１２およびキーパッド１３が接続される画像処理装置１４とを備えている。
【００２６】
この画像処理装置１４は、モニタ１２に対する表示用のメモリ１４１と、ＲＳ２３２Ｃケーブルまたはネットワーク接続用ケーブルなどのケーブル１５を介してパソコンＰＣ（外部コンピュータ）と接続されるコネクタ１４２と、このコネクタ１４２を介してパソコンＰＣからロードされるコンフィギュレーションデータおよびソフトデータ記憶用であって、例えば不揮発性のフラッシュメモリにより成るＦＲＯＭ１４３（第１メモリおよび第３メモリ）と、１台のカメラ１１の撮像により得られる画像データ記憶用であって、例えば揮発性のＳＲＡＭまたは（同期式）ＤＲＡＭなどにより成るＳＤＲＡＭ１４４（第２メモリ）とを備えているほか、ＦＰＧＡ (field programmable gate array)１４５とＣＰＵ１４６とを備えている。
【００２７】
ＦＰＧＡ１４５は、ＦＲＯＭ１４３に記憶のコンフィギュレーションデータにより所望の回路に構成されるものであって、そのコンフィギュレーションデータにより、１台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、１台のカメラ１１から得られる画像データ記憶用の回路とを備える。ただし、ＦＰＧＡ１４５には、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる複数画像（フレーム）分の画像データ記憶用の回路とに構成可能なものが使用される。
【００２８】
ＣＰＵ１４６は、ＦＲＯＭ１４３に記憶のソフトデータに従って画像処理装置１４全般の制御などの処理を行うものであって、例えば、ＦＰＧＡ１４５に記憶の画像データに対し画像処理を実行して所定の測定を行い、この測定結果を利用して外観などの所定の検査を行う処理を実行する。ここで、上記測定および検査は画像処理システムの仕様によって当然に相違するのであるが、例えば、位置または形状などの各種測定が行われ、一の画像データに対して複数項目の測定および複数項目の検査が行われる場合もある。また、ＣＰＵ１４６は、その検査結果で例えば不良になった画像データを後の検討などのためにＳＤＲＡＭ１４４に記憶する処理を行う。さらに、ＣＰＵ１４６は、ＩＳＰ(in system programming) 機能により、コネクタ１４２を介したパソコンＰＣからのデータをＳＤＲＡＭ１４４に一旦蓄積し、指定されたＦＲＯＭ１４３に書き込む処理を実行する。
【００２９】
次に、上記構成の画像処理システム１０を検査対象物の検査システムとして機能させるための構成手順を説明する。例えば、上記各部品を実装後、ケーブル１５を介してパソコンＰＣと画像処理装置１４とを接続し、コネクタ１４２を介したパソコンＰＣから、コンフィギュレーションデータおよびソフトデータを、ＣＰＵ１４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯＭ１４３にロードする。この後、画像処理装置１４からケーブル１５およびパソコンＰＣを切り離す。
【００３０】
これにより、ＦＰＧＡ１４５は、１台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、１台のカメラ１１から得られる画像データ記憶用の回路とを備えるものとなる。また、ＣＰＵ１４６は、ＦＲＯＭ１４３に記憶のソフトデータに従って、ＦＰＧＡ１４５に記憶の画像データに対し画像処理を実行して測定を行い、この測定結果を利用して検査を行う処理を実行するとともに、その検査結果で例えば不良になった画像データをＳＤＲＡＭ１４４に記憶する処理を行うものとなる。
【００３１】
以上により、１台のカメラ１１、モニタ１２、キーパッド１３および画像処理装置１４により成る画像処理システム１０が得られるのであるが、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる複数画像分の画像データ記憶用の回路とに構成可能なＦＰＧＡ１４５を使用して画像処理装置１４を構成したので、画像処理装置１４は、このＦＲＯＭ１４３に記憶させるべきコンフィギュレーションデータおよびソフトデータを変更するだけで、複数台のカメラ１１を備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。このように、ＦＰＧＡやＰＬＤなどを用いて、カメラおよびメモリの搭載数を選択可能に画像処理装置を構成することで、仕様にあった部品だけを実装することが可能になるほかシステム構成の変更が容易になる。
【００３２】
なお、第１実施形態では、ＦＰＧＡを例に説明したが、ＦＰＧＡに対して基本的なプロセスの違いはあるものの機能的には同様のＰＬＤを使用してもよく、最大構成が大規模の場合にはＦＰＧＡを使用し、小規模の場合にはＰＬＤを使用する使い分けが考えられる。
【００３３】
また、第１実施形態では、ＦＰＧＡ１４５により、カメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、カメラ１１から得られる画像データ記憶用の回路とが構成されるが、これに限らず、上記制御用の回路をＦＰＧＡとは別のＩＣで構成し、そのＦＰＧＡをカメラ１１から得られる画像データ記憶用の回路に構成するようにしてもよい。
【００３４】
さらに、上記構成手順では、コンフィギュレーションデータおよびソフトデータがいわゆるＩＳＰ用ピンを介して基板（図示せず）上のＦＲＯＭ１４３にロードされる手順になっているが、これに限らず、コンフィギュレーションデータおよびソフトデータは予めＦＲＯＭ１４３に記憶され、このＦＲＯＭ１４３を画像処理装置１４に単に組み込む手順でもよい。
【００３５】
図２は本発明の画像処理システムに係る第２実施形態の構成図で、この図を用いて以下に第２実施形態の説明を行う。
【００３６】
図２に示す画像処理システム２０は、モニタ１２およびキーパッド１３を第１実施形態と同様に備えているほか、第１実施形態との相違点として、カメラ１１を複数台備えているとともに画像処理装置２４を備えている。なお、図２の例では、２台のカメラ１１が図示されているが、２台に限らず３台や４台などでもよいのは言うまでもない。
【００３７】
この画像処理装置２４は、メモリ１４１およびコネクタ１４２を第１実施形態の画像処理装置１４と同様に備えているほか、画像処理装置１４との相違点として、ＳＤＲＡＭ１４４を複数備えているとともに、ＦＲＯＭ２４３、ＦＰＧＡ２４５およびＣＰＵ２４６を備えている。
【００３８】
ＦＲＯＭ２４３は、デバイスとしては図１に示したＦＲＯＭ１４３と同じものであるが、コネクタ１４２を介してパソコンＰＣからロードされる複数台のカメラ１１用のコンフィギュレーションデータおよびソフトデータを記憶する点でＦＲＯＭ１４３と相違する。
【００３９】
ＦＰＧＡ２４５は、デバイスとしてはＦＰＧＡ１４５と同じものであるが、ＦＲＯＭ２４３に記憶のコンフィギュレーションデータにより、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる画像データ記憶用の回路とを備える点でＦＰＧＡ１４５と相違する。なお、画像処理システム２０が複数台のカメラ１１を備えるので、モニタ１２に対して分割表示処理を行う回路をＦＰＧＡ２４５の上記制御用の回路に付加する構成でもよい。
【００４０】
ＣＰＵ２４６は、デバイスとしてはＣＰＵ１４６と同じものであるが、ＦＲＯＭ２４３に記憶のソフトデータに従って画像処理装置２４全般の制御などの処理を行う点でＣＰＵ１４６と相違する。すなわち、ＣＰＵ２４６は、ＦＰＧＡ２４５に記憶の各画像データに対し画像処理を実行して所定の測定を行い、これら測定結果を利用して所定の検査を行う処理を実行するとともに、それら検査結果で例えば不良になった画像データを後の検討などのために複数のＳＤＲＡＭ１４４に記憶する処理を行う。
【００４１】
次に、上記構成の画像処理システム２０を検査対象物の検査システムとして機能させるための構成手順を説明する。例えば、上記各部品を実装して画像処理装置２４をハード的に構成した後、ケーブル１５を介してパソコンＰＣと画像処理装置２４とを接続し、コネクタ１４２を介したパソコンＰＣから、上述のコンフィギュレーションデータおよびソフトデータを、ＣＰＵ２４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯＭ２４３にロードする。この後、画像処理装置２４からケーブル１５およびパソコンＰＣを切り離す。
【００４２】
これにより、ＦＰＧＡ２４５は、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる画像データ記憶用の回路とを備えるものとなる。また、ＣＰＵ２４６は、ＦＲＯＭ２４３に記憶のソフトデータに従って、ＦＰＧＡ２４５に記憶の各画像データに対し画像処理を実行して測定を行い、これら測定結果を利用して検査を行う処理を実行するとともに、それら検査結果で例えば不良になった画像データを複数のＳＤＲＡＭ１４４に記憶する処理を行うものとなる。
【００４３】
以上により、複数台のカメラ１１、モニタ１２、キーパッド１３および画像処理装置２４により成る画像処理システム２０が得られるのであるが、画像処理装置２４は、このＦＲＯＭ２４３に記憶させるべきコンフィギュレーションデータおよびソフトデータを変更するだけで、１台を含む所望台数のカメラ１１を備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００４４】
図３は本発明の画像処理システムに係る第３実施形態の構成図で、この図を用いて以下に第３実施形態の説明を行う。
【００４５】
図３に示す画像処理システム３０は、１台のカメラ１１、モニタ１２およびキーパッド１３を第１実施形態と同様に備えているほか、第１実施形態との相違点として画像処理装置３４を備えている。
【００４６】
この画像処理装置３４は、メモリ１４１、コネクタ１４２およびＦＰＧＡ１４５を第１実施形態の画像処理装置１４と同様に備えているほか、画像処理装置１４との相違点として、ＳＤＲＡＭ１４４を所定最大数（図３の例では４枚）まで搭載可能に構成され、その最大数よりも少ない複数（図３の例では２枚）のＳＤＲＡＭ１４４を備えているとともに、ＦＲＯＭ３４３およびＣＰＵ３４６を備えている。
【００４７】
ＦＲＯＭ３４３は、デバイスとしては図１に示したＦＲＯＭ１４３と同じものであるとともに、コネクタ１４２を介してパソコンＰＣからロードされ記憶するコンフィギュレーションデータも同じであるが、パソコンＰＣからロードされ記憶するソフトデータが異なる点でＦＲＯＭ１４３と相違する。
【００４８】
ＣＰＵ３４６は、デバイスとしてはＣＰＵ１４６と同じものであるが、ＦＲＯＭ３４３に記憶のソフトデータに従って画像処理装置３４全般の制御などの処理を行う点でＣＰＵ１４６と相違する。すなわち、ＣＰＵ３４６は、検査結果で例えば不良になった画像データを後の検討などのために搭載された複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行う。
【００４９】
次に、上記構成の画像処理システム３０を検査対象物の検査システムとして機能させるための構成手順を説明する。例えば、上記各部品を実装して画像処理装置３４をハード的に構成した後、ケーブル１５を介してパソコンＰＣと画像処理装置３４とを接続し、コネクタ１４２を介したパソコンＰＣから、上述のコンフィギュレーションデータおよびソフトデータを、ＣＰＵ３４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯＭ３４３にロードする。この後、画像処理装置３４からケーブル１５およびパソコンＰＣを切り離す。
【００５０】
これにより、ＦＰＧＡ１４５は、１台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、１台のカメラ１１から得られる画像データ記憶用の回路とを備えるものとなる。また、ＣＰＵ３４６は、ＦＲＯＭ３４３に記憶のソフトデータに従って、ＦＰＧＡ１４５に記憶の画像データに対し画像処理を実行して測定を行い、この測定結果を利用して検査を行う処理を実行するとともに、その検査結果で例えば不良になった画像データを搭載された複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行うものとなる。
【００５１】
以上により、１台のカメラ１１、モニタ１２、キーパッド１３および画像処理装置３４により成る画像処理システム３０が得られるのであるが、画像処理装置３４は、このＦＲＯＭ３４３に記憶させるべきコンフィギュレーションデータおよびソフトデータを変更するだけで、所望台数のカメラ１１を備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００５２】
また、複数枚のＳＤＲＡＭ１４４を搭載可能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必要枚数搭載すれば、複数枚の欠陥画像などの必要な画像が保存可能となる。
【００５３】
図４は本発明の画像処理システムに係る第４実施形態の構成図で、この図を用いて以下に第４実施形態の説明を行う。
【００５４】
図４に示す画像処理システム４０は、モニタ１２およびキーパッド１３を第１実施形態と同様に備えているほか、第１実施形態との相違点として、カメラ１１を所定最大数（図４の例では４台）まで搭載可能に構成され、その最大数よりも少ない複数台（図４の例では２台）のカメラ１１を備えているとともに、画像処理装置４４を備えている。
【００５５】
この画像処理装置４４は、メモリ１４１およびコネクタ１４２を第１実施形態の画像処理装置１４と同様に備えているほか、画像処理装置１４との相違点として、ＳＤＲＡＭ１４４を所定最大数（図では４枚）まで搭載可能に構成され、その最大数よりも少ない複数（図では２枚）のＳＤＲＡＭ１４４を備えているとともに、ＦＲＯＭ４４３、ＦＰＧＡ２４５およびＣＰＵ４４６を備えている。
【００５６】
ＦＲＯＭ４４３は、デバイスとしては図１に示したＦＲＯＭ１４３と同じものであるが、コネクタ１４２を介してパソコンＰＣからロードされる複数台のカメラ１１用のコンフィギュレーションデータおよびソフトデータを記憶する点でＦＲＯＭ１４３と相違する。
【００５７】
ＦＰＧＡ２４５は、デバイスとしてはＦＰＧＡ１４５と同じものであるが、ＦＲＯＭ４４３に記憶のコンフィギュレーションデータにより、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる画像データ記憶用の回路とを備える点でＦＰＧＡ１４５と相違する。
【００５８】
ＣＰＵ４４６は、デバイスとしてはＣＰＵ１４６と同じものであるが、ＦＲＯＭ４４３に記憶のソフトデータに従って画像処理装置４４全般の制御などの処理を行う点でＣＰＵ１４６と相違する。すなわち、ＣＰＵ４４６は、ＦＰＧＡ２４５に記憶の各画像データに対し画像処理を実行して所定の測定を行い、これら測定結果を利用して所定の検査を行う処理を実行するとともに、それら検査結果で例えば不良になった画像データを後の検討などのために搭載された複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行う。
【００５９】
次に、上記構成の画像処理システム４０を検査対象物の検査システムとして機能させるための構成手順を説明する。例えば、上記各部品を実装して画像処理装置４４をハード的に構成した後、ケーブル１５を介してパソコンＰＣと画像処理装置４４とを接続し、コネクタ１４２を介したパソコンＰＣから、上述のコンフィギュレーションデータおよびソフトデータを、ＣＰＵ４４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯＭ４４３にロードする。この後、画像処理装置４４からケーブル１５およびパソコンＰＣを切り離す。
【００６０】
これにより、ＦＰＧＡ２４５は、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる画像データ記憶用の回路とを備えるものとなる。また、ＣＰＵ４４６は、ＦＲＯＭ４４３に記憶のソフトデータに従って、ＦＰＧＡ２４５に記憶の各画像データに対し画像処理を実行して測定を行い、これら測定結果を利用して検査を行う処理を実行するとともに、それら検査結果で例えば不良になった画像データを搭載された複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行うものとなる。
【００６１】
以上により、複数台のカメラ１１、モニタ１２、キーパッド１３および画像処理装置４４により成る画像処理システム４０が得られるのであるが、画像処理装置４４は、このＦＲＯＭ４４３に記憶させるべきコンフィギュレーションデータおよびソフトデータを変更するだけで、所望台数のカメラ１１を備える画像処理システム用に使用可能となるから、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００６２】
また、複数枚のＳＤＲＡＭ１４４を搭載可能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必要枚数搭載すれば、複数枚の欠陥画像などの必要な画像が保存可能となる。
【００６３】
さらに、図４の例において、カメラ１１を４台搭載し、そのうちの２台のカメラに対しては複数枚の画像データを残す必要があり、残りの２台のカメラに対しては画像データを残す必要がない場合、画像データを残す必要のある２台のカメラにＳＤＲＡＭ１４４を割り当てることで、効率的な画像データの保存が可能になる。
【００６４】
図５は本発明の画像処理システムに係る第５実施形態の構成図で、この図を用いて以下に第５実施形態の説明を行う。
【００６５】
図５に示す画像処理システム５０は、モニタ１２およびキーパッド１３を第１実施形態と同様に備えているほか、第１実施形態との相違点として、カメラ１１を所定最大数（図５の例では４台）備えているとともに、画像処理装置５４を備えている。
【００６６】
この画像処理装置５４は、メモリ１４１およびコネクタ１４２を第１実施形態の画像処理装置１４と同様に備えているほか、画像処理装置１４との相違点として、ＦＲＯＭをデバイスとして所定最大数（図５の例では４枚）まで搭載可能に構成され、その最大数よりも少ない複数のＦＲＯＭを備えているとともに、ＳＤＲＡＭ１４４を所定最大数（図５の例では４枚）備え、さらにＦＰＧＡ５４５およびＣＰＵ５４６を備えている。図５では、ＦＲＯＭ５４３ａ〜５４３ｄのうちＦＲＯＭ５４３ａ，５４３ｂが具備されている。
【００６７】
ＦＲＯＭ５４３ａ〜５４３ｄの各々は、デバイスとしては図１に示したＦＲＯＭ１４３と同じもので、コネクタ１４２を介してパソコンＰＣからロードされるコンフィギュレーションデータおよびソフトデータを記憶する。各ＦＲＯＭに記憶されるコンフィギュレーションデータおよびソフトデータは、当然に仕様に左右されるのであるが、通常、互いに異なり、いずれか１つのＦＲＯＭに記憶されるコンフィギュレーションデータおよびソフトデータが図１に示したＦＲＯＭ１４３のそれらと同じになる場合もある。図５の例では、ＦＰＧＡ５４５に最大数のカメラ１１が接続されるので、搭載されたＦＲＯＭ５４３ａ，５４３ｂの一方には、最大数のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、最大数のカメラ１１から得られる画像データ記憶用の回路とにＦＰＧＡ５４５を構成するためのコンフィギュレーションデータと、ＣＰＵ５４６が、ＦＰＧＡ５４５に記憶の各画像データに対し画像処理を実行して所定の測定を行い、これら測定結果を利用して所定の検査を行うとともに、それら検査結果で例えば不良になった画像データを搭載された最大数のＳＤＲＡＭ１４４のいずれかに記憶する処理を実行するのに必要な処理手順を含むソフトデータとが記憶されることになる。
【００６８】
したがって、ＦＰＧＡ５４５は、搭載されたＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギュレーションデータに応じて、カメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、カメラ１１から得られる画像データ記憶用の回路とを備える。また、ＣＰＵ５４６は、搭載されたＦＲＯＭ５４３ａ，５４３ｂのいずれかのソフトデータに従って、画像処理装置５４全般の制御などの処理を行う。
【００６９】
次に、上記構成の画像処理システム５０を検査対象物の検査システムとして機能させるための構成手順を説明する。例えば、上記各部品を実装して画像処理装置５４をハード的に構成した後、ケーブル１５を介してパソコンＰＣと画像処理装置５４とを接続し、パソコンＰＣから、搭載されたＦＲＯＭ５４３ａ，５４３ｂの各々にコンフィギュレーションデータおよびソフトデータを上記各実施形態と同様にＳＤＲＡＭ１４４経由でロードする。この後、画像処理装置５４からケーブル１５およびパソコンＰＣを切り離す。
【００７０】
これにより、ＦＰＧＡ５４５は、搭載されたＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギュレーションデータに応じて、カメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、カメラ１１から得られる画像データ記憶用の回路とを備えるものとなる。また、ＣＰＵ５４６は、搭載されたＦＲＯＭ５４３ａ，５４３ｂのいずれかのソフトデータに従って、画像処理装置５４全般の制御などの処理を行うものとなる。
【００７１】
以上により、画像処理装置５４は、この各ＦＲＯＭに記憶させるべきコンフィギュレーションデータおよびソフトデータを変更するだけで、所望台数のカメラ１１を備える画像処理システム用に使用可能になるとともに所望の画像処理を行うものとなるから、第５実施形態によれば、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００７２】
しかも、ユーザサイドで、ＣＰＵ５４６のアクセス先を、搭載されたＦＲＯＭ５４３ａ，５４３ｂのいずれかに切り替えるだけで、本画像処理システム５０のシステム構成を変更することができるとともに、検査の切替えが可能になって多種多様な検査が可能になるので、ユーザは、カメラ台数やメモリ容量を選択することで、用途にあった機能を得ることが可能となり、また生産者は、上記各部品を搭載する基板の共通化を図ることで（例えば複数台のカメラを接続可能に予め基板を構成しておくことで）、基板を作り替えたりすることなくカメラの搭載台数を変更することができるので、画像処理システムのコスト低減が可能になる。
【００７３】
さらに、画像処理システム５０は、画像処理装置５４が複数のソフトを持っており、多種多様な用途に使用可能になるので、単機能で十分なユーザあるいは複数の機能が必要なユーザの双方に対応可能となる。
【００７４】
【発明の効果】
以上のことから明らかなように、請求項１記載の発明によれば、少なくとも１台のカメラと、このカメラから得られる画像データ記憶用の回路に少なくとも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶の画像データを利用して所定の測定を行う画像処理装置とを備えるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００７５】
請求項２記載の発明によれば、請求項１記載の画像処理システムにおいて、前記画像処理装置は外部コンピュータからロードされるコンフィギュレーションデータ記憶用の第１メモリを備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記少なくとも１台のカメラから得られる画像データ記憶用の回路に少なくとも構成されるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００７６】
請求項３記載の発明によれば、請求項２記載の画像処理システムにおいて、前記カメラを１台備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記１台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、前記画像処理装置は、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行い、この測定結果を利用して所定の検査を行う処理を実行するＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを記憶する第２メモリとを備えるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００７７】
請求項４記載の発明によれば、請求項２記載の画像処理システムにおいて、前記カメラを複数台備え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記複数台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、前記画像処理装置は、前記ＦＰＧＡに記憶の各画像データに対し画像処理を実行して前記測定を行い、これら測定結果を利用して所定の検査を行うＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを複数画像分記憶する第２メモリとを備えるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００７８】
請求項５記載の発明によれば、請求項３または４記載の画像処理システムにおいて、前記画像処理装置は前記画像データ記憶用の個別メモリを複数枚搭載可能に予め構成され、前記第２メモリは前記画像処理装置に搭載される個別メモリにより構成されるので、例えば、複数枚の欠陥画像などの必要な画像が保存可能となる。
【００７９】
請求項６記載の発明によれば、請求項５記載の画像処理システムにおいて、前記画像処理装置は前記カメラを複数台前記ＦＰＧＡに接続可能に予め構成されて成るので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００８０】
請求項７記載の発明によれば、請求項１〜６のいずれかに記載の画像処理システムにおいて、前記画像処理装置は、外部コンピュータからロードされるソフトデータ記憶用の個別メモリを第３メモリとして複数枚搭載可能に予め構成され、前記第３メモリとして搭載された個別メモリに記憶のソフトデータに従って、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行うので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００８１】
請求項８記載の発明によれば、少なくとも１台のカメラと、このカメラから得られる画像データを利用して所定の測定を行う画像処理装置とにより成る画像処理システムを構成する方法であって、ＦＰＧＡを、前記カメラから得られる画像データ記憶用の回路に少なくとも構成し、前記ＦＰＧＡに記憶の画像データを利用して前記測定を行うように前記画像処理装置を構成するので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【００８２】
請求項９記載の発明によれば、請求項８記載の画像処理システムの構成方法において、前記ＦＰＧＡを前記カメラから得られる画像データ記憶用の回路に少なくとも構成するためのコンフィギュレーションデータ記憶用の第１メモリを前記画像処理装置に具備し、外部コンピュータを用いて前記コンフィギュレーションデータを前記第１メモリに記憶させるので、多種の商品バリエーションに対応しうる共通設計が可能になる。
【図面の簡単な説明】
【図１】本発明の画像処理システムに係る第１実施形態の構成図である。
【図２】本発明の画像処理システムに係る第２実施形態の構成図である。
【図３】本発明の画像処理システムに係る第３実施形態の構成図である。
【図４】本発明の画像処理システムに係る第４実施形態の構成図である。
【図５】本発明の画像処理システムに係る第５実施形態の構成図である。
【図６】従来の画像処理システムの一例を示す構成図である。
【図７】複数台のカメラを搭載する従来の画像処理システムの一例を示す図である。
【符号の説明】
１０，２０，３０，４０，５０ 画像処理システム
１１ カメラ
１２ モニタ
１３ キーパッド
１４，２４，３４，４４，５４ 画像処理装置
１４１ メモリ
１４２ コネクタ
１４３，２４３，３４３，４４３，５４３ａ，５４３ｂ ＦＲＯＭ
１４４ ＳＤＲＡＭ
１４５，２４５，５４５ ＦＰＧＡ
１４６，２４６，３４６，４４６，５４６ ＣＰＵ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing system used as a production facility for industrial use and used for determining the quality of a product in a production process, and a configuration method thereof.
[0002]
[Prior art]
FIG. 6 is a block diagram showing an example of a conventional image processing system. This image processing system includes one camera 11, a monitor 12, a keypad 13 for operation input, the one camera 11, and a monitor. 12 and an image processing device PA14 to which a keypad 13 is connected.
[0003]
This image processing apparatus PA14 includes a display memory 141 for the monitor 12, a FROM 143 as a soft data storage memory, an SDRAM 144 as an image data storage memory obtained by imaging by one camera 11, and one A control circuit 145p having a CMOS-IC configuration having a circuit for controlling each of the camera 11, the monitor 12, the keypad 13 and the memory 141, and a circuit for storing image data obtained from one camera 11, and a memory stored in the FROM 143 For example, the control of the image processing apparatus PA14 is controlled according to the software data. For example, the control circuit 145p performs image processing on the image data stored in the control circuit 145p, performs a predetermined measurement, and uses the measurement result. CPU 146 that executes processing for performing a predetermined inspection such as appearance It is equipped with a.
[0004]
The image processing system is configured to mount one camera 11, but in an image processing system as a production facility for industrial use, a system configuration including a plurality of cameras is standard.
[0005]
FIG. 7 is a diagram showing an example of a conventional image processing system equipped with a plurality of cameras. This image processing system includes a plurality of cameras 11, a monitor 12, a keypad 13, and the plurality of cameras 11. And an image processing device PA24 to which the monitor 12 and the keypad 13 are connected.
[0006]
The image processing apparatus PA 24 includes a memory 141 for display on the monitor 12, a FROM 243 for storing software data, a plurality of SDRAMs 144 for storing image data obtained by imaging by a plurality of cameras 11, and a plurality of cameras 11. , A control circuit for each of the monitor 12, keypad 13 and memory 141, and a circuit for storing image data obtained from a plurality of cameras 11, and a control circuit 245 p made of CMOS-IC and stored in the FROM 243. Controls the overall image processing apparatus PA24 according to the software data. For example, the image processing is performed on each image data stored in the control circuit 245p, and predetermined measurement is performed, and these measurement results are used. CPU 246 for executing processing for performing a predetermined inspection such as appearance Eteiru.
[0007]
Thereby, for example, an appearance inspection by image processing on a plurality of surfaces of one inspection object can be performed at a time.
[0008]
JP-A-9-101268 discloses a defect inspection apparatus that divides inspection image data of an object to be inspected into a plurality of windows to form one plane and determines the presence / absence of a defect for each window constituting the plane. Thus, there is disclosed a plane setting means for setting a plurality of planes having mutually shifted windows for the same inspection image data, and determining the same inspection image data based on the plurality of planes.
[0009]
[Problems to be solved by the invention]
Generally, in a conventional image processing system, an image processing apparatus includes a CPU, a plurality of CMOS-ICs, and the like, and has a configuration in which a memory (SDRAM) is mounted for each camera. In such a configuration, an increase in the number of components causes an increase in the board size and an increase in mounting cost, and the cost performance decreases. Therefore, the cost may be reduced by lowering the component price.
[0010]
For example, in the image processing system having the configuration shown in FIG. 6, even if only one camera is required, the cost of the image processing apparatus is not much different from that of an image processing apparatus having an image processing system including a plurality of cameras. For this reason, the cost can be reduced by creating a control circuit in accordance with the user's needs that one camera is sufficient and creating a substrate for one camera and one image memory. In this case, in the image processing system having the configuration of FIG. 7, for example, a substrate is created in a configuration in which one image memory is allocated to each of a plurality of cameras.
[0011]
However, in the above cost reduction, there is a problem that the momentum cost increases when the variation of the product is increased. That is, if the number of product variations is increased, the above-described cost reduction cannot be achieved, and thus there arises a problem that the cost of the image processing system for the user that one camera is sufficient is increased.
[0012]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image processing system capable of common design capable of dealing with various product variations and a configuration method thereof.
[0013]
[Means for Solving the Problems]
In order to solve the above-described problem, an image processing system according to a first aspect of the present invention includes at least one camera and an FPGA configured at least in a circuit for storing image data obtained from the camera. And an image processing apparatus that performs predetermined measurement using the stored image data.
[0014]
In this configuration, since the image processing apparatus is configured by using the FPGA, the image processing apparatus can be used for an image processing system including at least one camera. Therefore, a common design that can cope with various product variations. Is possible.
[0015]
The image processing system according to claim 1, wherein the image processing apparatus includes a first memory for storing configuration data loaded from an external computer, and the FPGA uses the configuration data stored in the first memory. In the case where at least the circuit for storing image data obtained from the at least one camera is configured (Claim 2), the image processing apparatus can change at least the configuration data to be stored in the first memory, and at least Since it can be used for an image processing system including one camera, a common design that can cope with various product variations is possible.
[0016]
3. The image processing system according to claim 2, wherein the FPGA is provided in a circuit for storing image data obtained from the one camera according to configuration data stored in the first memory. At least configured, and the image processing device performs image processing on image data stored in the FPGA to perform the measurement, and performs processing for performing a predetermined inspection using the measurement result; A configuration may be provided that includes a second memory that stores image data stored in the FPGA in accordance with an inspection result (claim 3). In this configuration, the image processing apparatus can be used for an image processing system including a plurality of cameras only by changing the configuration data to be stored in the first memory, and thus can support various product variations. A common design becomes possible.
[0017]
3. The image processing system according to claim 2, wherein a plurality of the cameras are provided, and the FPGA is provided in a circuit for storing image data obtained from the plurality of cameras according to configuration data stored in the first memory. The image processing apparatus includes at least a CPU that performs image processing on each image data stored in the FPGA to perform the measurement, performs a predetermined inspection using the measurement results, and displays the inspection results. Accordingly, it may be configured to include a second memory for storing a plurality of image data stored in the FPGA. In this configuration, the image processing apparatus can be used for an image processing system including a desired number of cameras including one only by changing the configuration data to be stored in the first memory. Common design that can support
[0018]
5. The image processing system according to claim 3, wherein the image processing apparatus is configured in advance so that a plurality of individual memories for storing image data can be mounted, and the second memory is mounted on the image processing apparatus. When configured by an individual memory (Claim 5), for example, necessary images such as a plurality of defect images can be stored.
[0019]
Further, in the image processing system according to claim 5, when the image processing apparatus is configured in advance so that a plurality of the cameras can be connected to the FPGA (claim 6), the image processing apparatus is stored in the first memory. Only by changing the configuration data to be performed, it can be used for an image processing system including a desired number of cameras, so that a common design capable of dealing with various product variations is possible.
[0020]
Further, in the image processing system according to any one of claims 1 to 6, the image processing device is configured in advance so that a plurality of individual memories for storing soft data loaded from an external computer can be mounted as a third memory. The measurement may be performed by executing image processing on the image data stored in the FPGA according to software data stored in the individual memory mounted as the third memory. In this configuration, by switching only the individual memory mounted as the third memory, the measurement can be switched and a wide variety of measurements can be performed. Therefore, a common design that can handle various product variations is possible. .
[0021]
An image processing system configuration method according to an eighth aspect of the present invention configures an image processing system including at least one camera and an image processing apparatus that performs predetermined measurement using image data obtained from the camera. A method of configuring an image processing apparatus so that an FPGA is at least configured in a circuit for storing image data obtained from the camera, and the measurement is performed using image data stored in the FPGA. is there.
[0022]
In this method, since the image processing apparatus is configured to perform measurement using image data stored in the FPGA, the image processing apparatus can be used for an image processing system including at least one camera. A common design that can accommodate variations is possible.
[0023]
9. The configuration method of an image processing system according to claim 8, wherein a first memory for storing configuration data for configuring at least the FPGA in a circuit for storing image data obtained from the camera is provided in the image processing apparatus. When the configuration data is stored in the first memory using an external computer (Claim 9), the image processing apparatus can change at least 1 by only changing the configuration data to be stored in the first memory. Since it can be used for an image processing system including a single camera, a common design capable of dealing with various product variations is possible.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of a first embodiment according to the image processing system of the present invention. The first embodiment will be described below with reference to FIG. 1, and an embodiment of the image processing system according to the present invention will be described. Do with.
[0025]
An image processing system 10 shown in FIG. 1 includes a digital camera 11 such as a TV camera that takes an image of an inspection object (not shown), for example, a monitor 12 made of a CRT or LCD, and an operation input. Keypad 13 and an image processing apparatus 14 to which the one camera 11, monitor 12 and keypad 13 are connected.
[0026]
The image processing apparatus 14 includes a display memory 141 for the monitor 12, a connector 142 connected to a personal computer PC (external computer) via a cable 15 such as an RS232C cable or a network connection cable, and the connector 142. For storing configuration data and software data loaded from a personal computer PC, for example, an image obtained by imaging with a FROM 143 (first memory and third memory) composed of a non-volatile flash memory and one camera 11 For data storage, it includes an SDRAM 144 (second memory) made of, for example, volatile SRAM or (synchronous) DRAM, and further includes an FPGA (field programmable gate array) 145 and a CPU 146.
[0027]
The FPGA 145 is configured in a desired circuit based on the configuration data stored in the FROM 143, and each control circuit for one camera 11, the monitor 12, the keypad 13, and the memory 141 is configured based on the configuration data. And a circuit for storing image data obtained from one camera 11. However, the FPGA 145 includes a circuit for controlling each of the plurality of cameras 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data for a plurality of images (frames) obtained from the plurality of cameras 11. And a configurable one is used.
[0028]
The CPU 146 performs processing such as general control of the image processing apparatus 14 in accordance with the software data stored in the FROM 143. For example, the CPU 146 performs image processing on the image data stored in the FPGA 145 and performs predetermined measurement. A process of performing a predetermined inspection such as an appearance is executed using the measurement result. Here, the above measurement and inspection naturally differ depending on the specifications of the image processing system. For example, various measurements such as position or shape are performed, and multiple items of measurement and multiple items of one image data are measured. An inspection may be performed. In addition, the CPU 146 performs processing for storing, for example, image data that has become defective as a result of the inspection in the SDRAM 144 for later examination. Further, the CPU 146 executes a process of temporarily storing data from the personal computer PC via the connector 142 in the SDRAM 144 and writing to the designated FROM 143 by an ISP (in system programming) function.
[0029]
Next, a configuration procedure for causing the image processing system 10 having the above configuration to function as an inspection object inspection system will be described. For example, after mounting the above components, the personal computer PC and the image processing apparatus 14 are connected via the cable 15, and configuration data and software data are temporarily stored in the SDRAM 144 via the CPU 146 from the personal computer PC via the connector 142. After that, the data is loaded into the FROM 143. Thereafter, the cable 15 and the personal computer PC are disconnected from the image processing apparatus 14.
[0030]
As a result, the FPGA 145 includes a control circuit for each of the camera 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data obtained from the single camera 11. In addition, the CPU 146 performs image processing on the image data stored in the FPGA 145 according to the software data stored in the FROM 143, performs measurement, and executes processing for performing inspection using the measurement result. Thus, for example, a process of storing defective image data in the SDRAM 144 is performed.
[0031]
As described above, the image processing system 10 including one camera 11, the monitor 12, the keypad 13, and the image processing device 14 is obtained. Each of the plurality of cameras 11, the monitor 12, the keypad 13, and the memory 141 is obtained. Since the image processing device 14 is configured by using the FPGA 145 that can be configured as a control circuit and a circuit for storing image data for a plurality of images obtained from a plurality of cameras 11, By simply changing the configuration data and software data to be stored in the FROM 143, it can be used for an image processing system including a plurality of cameras 11, so that a common design capable of dealing with various product variations is possible. In this way, by configuring the image processing device so that the number of cameras and memories can be selected using FPGA, PLD, etc., it is possible to mount only parts that meet the specifications and change the system configuration Becomes easier.
[0032]
In the first embodiment, the FPGA has been described as an example. However, although there is a difference in basic processes with respect to the FPGA, a functionally similar PLD may be used, and the maximum configuration is large. In the case of a small scale, it may be possible to use an FPGA, and in the case of a small scale, use a PLD.
[0033]
In the first embodiment, the FPGA 145 includes a control circuit for the camera 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data obtained from the camera 11. The circuit for control is not limited to the above, and may be configured as an IC different from the FPGA, and the FPGA may be configured as a circuit for storing image data obtained from the camera 11.
[0034]
Further, in the above configuration procedure, the configuration data and the software data are loaded into the FROM 143 on the board (not shown) via a so-called ISP pin. However, the configuration data and the software data are not limited to this. The software data may be stored in the FROM 143 in advance, and the procedure of simply incorporating the FROM 143 into the image processing apparatus 14 may be used.
[0035]
FIG. 2 is a configuration diagram of the second embodiment according to the image processing system of the present invention. The second embodiment will be described below with reference to this diagram.
[0036]
The image processing system 20 shown in FIG. 2 includes a monitor 12 and a keypad 13 as in the first embodiment, and also includes a plurality of cameras 11 and image processing as a difference from the first embodiment. A device 24 is provided. In the example of FIG. 2, two cameras 11 are illustrated, but it is needless to say that the number is not limited to two and may be three or four.
[0037]
The image processing apparatus 24 includes a memory 141 and a connector 142 in the same manner as the image processing apparatus 14 of the first embodiment. As a difference from the image processing apparatus 14, the image processing apparatus 24 includes a plurality of SDRAMs 144, a FROM 243, An FPGA 245 and a CPU 246 are provided.
[0038]
The FROM 243 is the same device as the FROM 143 shown in FIG. 1, but is different from the FROM 143 in that it stores configuration data and software data for a plurality of cameras 11 loaded from the personal computer PC via the connector 142. Is different.
[0039]
The FPGA 245 is the same as the FPGA 145 as a device. However, according to the configuration data stored in the FROM 243, a plurality of cameras 11, the monitor 12, the keypad 13, and the memory 141 control circuits and a plurality of cameras. 11 is different from the FPGA 145 in that it includes a circuit for storing image data obtained from the circuit 11. Since the image processing system 20 includes a plurality of cameras 11, a circuit for performing a split display process on the monitor 12 may be added to the control circuit of the FPGA 245.
[0040]
The CPU 246 is the same as the CPU 146 as a device, but is different from the CPU 146 in that it performs processing such as general control of the image processing device 24 in accordance with software data stored in the FROM 243. That is, the CPU 246 performs image processing on each image data stored in the FPGA 245 to perform predetermined measurement, performs processing to perform a predetermined inspection using these measurement results, and uses the inspection results to indicate, for example, a defect. A process for storing the image data in the plurality of SDRAMs 144 for later examination or the like is performed.
[0041]
Next, a configuration procedure for causing the image processing system 20 having the above configuration to function as an inspection system for an inspection object will be described. For example, after the above components are mounted and the image processing device 24 is configured in hardware, the personal computer PC and the image processing device 24 are connected via the cable 15, and the above-described configuration is performed from the personal computer PC via the connector 142. The application data and software data are temporarily stored in the SDRAM 144 via the CPU 246 and then loaded into the FROM 243. Thereafter, the cable 15 and the personal computer PC are disconnected from the image processing device 24.
[0042]
As a result, the FPGA 245 includes a control circuit for each of the plurality of cameras 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data obtained from the plurality of cameras 11. In addition, the CPU 246 performs image processing on each image data stored in the FPGA 245 according to the software data stored in the FROM 243, performs measurement, performs processing using these measurement results, and performs these inspections. As a result, for example, a process of storing defective image data in a plurality of SDRAMs 144 is performed.
[0043]
As described above, the image processing system 20 including the plurality of cameras 11, the monitor 12, the keypad 13, and the image processing device 24 is obtained. The image processing device 24 uses the configuration data and software to be stored in the FROM 243. Since it can be used for an image processing system including a desired number of cameras 11 including only one by simply changing data, a common design capable of dealing with various product variations is possible.
[0044]
FIG. 3 is a configuration diagram of the third embodiment according to the image processing system of the present invention. The third embodiment will be described below with reference to this diagram.
[0045]
The image processing system 30 shown in FIG. 3 includes one camera 11, a monitor 12, and a keypad 13 as in the first embodiment, and also includes an image processing device 34 as a difference from the first embodiment. ing.
[0046]
The image processing apparatus 34 includes the memory 141, the connector 142, and the FPGA 145 in the same manner as the image processing apparatus 14 according to the first embodiment. As a difference from the image processing apparatus 14, the SDRAM 144 includes a predetermined maximum number (FIG. 3). In this example, up to four) can be mounted, and a plurality (two in the example of FIG. 3) SDRAM 144 smaller than the maximum number is provided, and a FROM 343 and a CPU 346 are provided.
[0047]
The FROM 343 is the same device as the FROM 143 shown in FIG. 1 and has the same configuration data loaded and stored from the personal computer PC via the connector 142, but the software data loaded and stored from the personal computer PC is the same. It differs from FROM 143 in different points.
[0048]
The CPU 346 is the same device as the CPU 146, but is different from the CPU 146 in that it performs processing such as general control of the image processing apparatus 34 according to the software data stored in the FROM 343. That is, the CPU 346 performs processing for storing, for example, image data that has become defective in the inspection result in any of a plurality of SDRAMs 144 mounted for later examination.
[0049]
Next, a configuration procedure for causing the image processing system 30 having the above-described configuration to function as an inspection object inspection system will be described. For example, after the above components are mounted and the image processing apparatus 34 is configured in hardware, the personal computer PC and the image processing apparatus 34 are connected via the cable 15, and the above-described configuration is performed from the personal computer PC via the connector 142. The application data and software data are temporarily stored in the SDRAM 144 via the CPU 346 and then loaded into the FROM 343. Thereafter, the cable 15 and the personal computer PC are disconnected from the image processing apparatus 34.
[0050]
As a result, the FPGA 145 includes a control circuit for each of the camera 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data obtained from the single camera 11. Further, the CPU 346 performs image processing on the image data stored in the FPGA 145 in accordance with the software data stored in the FROM 343, performs measurement, and executes processing for performing inspection using the measurement result. Thus, for example, a process of storing defective image data in any of the plurality of SDRAMs 144 mounted is performed.
[0051]
As described above, the image processing system 30 including one camera 11, the monitor 12, the keypad 13, and the image processing device 34 is obtained. The image processing device 34 is configured to store configuration data and software to be stored in the FROM 343. Since it can be used for an image processing system including a desired number of cameras 11 only by changing data, a common design capable of dealing with various product variations is possible.
[0052]
In addition, since it is configured in advance on a substrate on which a plurality of SDRAMs 144 can be mounted, a necessary image such as a plurality of defective images can be stored if a required number of SDRAMs 144 are mounted.
[0053]
FIG. 4 is a configuration diagram of the fourth embodiment according to the image processing system of the present invention. The fourth embodiment will be described below with reference to this diagram.
[0054]
The image processing system 40 shown in FIG. 4 includes the monitor 12 and the keypad 13 as in the first embodiment, and as a difference from the first embodiment, has a predetermined maximum number of cameras 11 (example in FIG. 4). In the example of FIG. 4, a plurality of cameras 11 (two in the example of FIG. 4) and an image processing device 44 are provided.
[0055]
The image processing apparatus 44 includes a memory 141 and a connector 142 in the same manner as the image processing apparatus 14 of the first embodiment. As a difference from the image processing apparatus 14, there are a predetermined maximum number of SDRAM 144 (four in the figure). ) And a plurality (two in the figure) of SDRAM 144 smaller than the maximum number, as well as FROM 443, FPGA 245 and CPU 446.
[0056]
The FROM 443 is the same as the FROM 143 shown in FIG. 1 as a device, but is different from the FROM 143 in that it stores configuration data and software data for a plurality of cameras 11 loaded from the personal computer PC via the connector 142. Is different.
[0057]
The FPGA 245 is the same as the FPGA 145 as a device. However, according to the configuration data stored in the FROM 443, a plurality of cameras 11, the monitor 12, the keypad 13, and a circuit for controlling the memory 141 and a plurality of cameras are controlled. 11 is different from the FPGA 145 in that it includes a circuit for storing image data obtained from the circuit 11.
[0058]
The CPU 446 is the same as the CPU 146 as a device, but differs from the CPU 146 in that it performs processing such as general control of the image processing apparatus 44 according to the software data stored in the FROM 443. That is, the CPU 446 performs image processing on each image data stored in the FPGA 245 to perform predetermined measurement, performs processing to perform a predetermined inspection using these measurement results, and uses these inspection results to indicate, for example, a defect. The process of storing the image data that has been stored in any of a plurality of SDRAMs 144 mounted for later examination or the like is performed.
[0059]
Next, a configuration procedure for causing the image processing system 40 having the above configuration to function as an inspection system for an inspection object will be described. For example, after the above components are mounted and the image processing apparatus 44 is configured in hardware, the personal computer PC and the image processing apparatus 44 are connected via the cable 15, and the above-described configuration is performed from the personal computer PC via the connector 142. The operation data and software data are temporarily stored in the SDRAM 144 via the CPU 446 and then loaded into the FROM 443. Thereafter, the cable 15 and the personal computer PC are disconnected from the image processing apparatus 44.
[0060]
As a result, the FPGA 245 includes a control circuit for each of the plurality of cameras 11, the monitor 12, the keypad 13, and the memory 141, and a circuit for storing image data obtained from the plurality of cameras 11. In addition, the CPU 446 performs image processing for each image data stored in the FPGA 245 according to the software data stored in the FROM 443, performs a measurement, performs a process for performing an inspection using these measurement results, and performs these inspections. As a result, for example, a process of storing defective image data in any of the plurality of SDRAMs 144 mounted is performed.
[0061]
As described above, an image processing system 40 including a plurality of cameras 11, the monitor 12, the keypad 13, and the image processing device 44 is obtained. The image processing device 44 uses the configuration data and software to be stored in the FROM 443. Since it can be used for an image processing system including a desired number of cameras 11 only by changing data, a common design capable of dealing with various product variations is possible.
[0062]
In addition, since it is configured in advance on a substrate on which a plurality of SDRAMs 144 can be mounted, a necessary image such as a plurality of defective images can be stored if a required number of SDRAMs 144 are mounted.
[0063]
Furthermore, in the example of FIG. 4, four cameras 11 are mounted, and it is necessary to leave a plurality of image data for two of the cameras, and image data for the remaining two cameras. When there is no need to leave the image data, it is possible to efficiently store the image data by assigning the SDRAM 144 to the two cameras that need to leave the image data.
[0064]
FIG. 5 is a configuration diagram of the fifth embodiment according to the image processing system of the present invention. The fifth embodiment will be described below with reference to this diagram.
[0065]
The image processing system 50 shown in FIG. 5 includes the monitor 12 and the keypad 13 in the same manner as in the first embodiment, and as a difference from the first embodiment, the camera 11 has a predetermined maximum number (example in FIG. 5). 4) and an image processing device 54.
[0066]
The image processing apparatus 54 includes a memory 141 and a connector 142 in the same manner as the image processing apparatus 14 of the first embodiment. The image processing apparatus 54 differs from the image processing apparatus 14 in that a predetermined maximum number of FROMs is used as a device (FIG. 5). In the example of FIG. 5, the number of FROMs is smaller than the maximum number, and a predetermined maximum number of SDRAM 144 (four in the example of FIG. 5) is provided, and further, an FPGA 545 and a CPU 546 are provided. ing. In FIG. 5, FROMs 543a and 543b among the FROMs 543a to 543d are provided.
[0067]
Each of the FROMs 543a to 543d is the same device as the FROM 143 shown in FIG. 1 and stores configuration data and software data loaded from the personal computer PC via the connector 142. The configuration data and software data stored in each FROM naturally depends on the specifications, but they are usually different from each other, and the configuration data and software data stored in any one FROM are shown in FIG. It may be the same as those in FROM 143. In the example of FIG. 5, since the maximum number of cameras 11 is connected to the FPGA 545, one of the mounted FROMs 543a and 543b is connected to each of the maximum number of cameras 11, the monitor 12, the keypad 13, and the memory 141. Configuration data for configuring the FPGA 545 in a circuit and a circuit for storing image data obtained from the maximum number of cameras 11, and the CPU 546 executes image processing on each image data stored in the FPGA 545 to perform a predetermined process. Necessary for performing measurement, performing predetermined inspection using these measurement results, and storing the image data that has become defective, for example, in any of the maximum number of SDRAMs 144 mounted with these inspection results Software data including various processing procedures is stored.
[0068]
Therefore, the FPGA 545 controls each circuit of the camera 11, the monitor 12, the keypad 13, and the memory 141 according to the configuration data of any of the mounted FROMs 543 a and 543 b, and stores image data obtained from the camera 11. Circuit. Further, the CPU 546 performs processing such as control of the entire image processing apparatus 54 in accordance with any software data in the mounted FROMs 543a and 543b.
[0069]
Next, a configuration procedure for causing the image processing system 50 having the above-described configuration to function as an inspection object inspection system will be described. For example, after the above components are mounted and the image processing apparatus 54 is configured in hardware, the personal computer PC and the image processing apparatus 54 are connected via the cable 15, and each of the mounted FROMs 543 a and 543 b is connected from the personal computer PC. Configuration data and software data are loaded via the SDRAM 144 as in the above embodiments. Thereafter, the cable 15 and the personal computer PC are disconnected from the image processing apparatus 54.
[0070]
Thereby, the FPGA 545 controls each circuit of the camera 11, the monitor 12, the keypad 13, and the memory 141 according to the configuration data of any of the mounted FROMs 543 a and 543 b and the image data obtained from the camera 11. And a memory circuit. Further, the CPU 546 performs processing such as control of the image processing apparatus 54 in general in accordance with any software data in the mounted FROMs 543a and 543b.
[0071]
As described above, the image processing apparatus 54 can be used for an image processing system including a desired number of cameras 11 and can perform desired image processing only by changing the configuration data and software data to be stored in each FROM. Therefore, according to the fifth embodiment, a common design capable of dealing with various product variations is possible.
[0072]
Moreover, on the user side, the system configuration of the image processing system 50 can be changed and the inspection can be switched simply by switching the access destination of the CPU 546 to one of the installed FROMs 543a and 543b. Since a wide variety of inspections are possible, the user can select the number of cameras and the memory capacity to obtain the functions suitable for the application, and the producer can use the same board for mounting the above components. Since the number of cameras can be changed without changing the board (for example, by configuring the board in advance so that multiple cameras can be connected), the number of cameras can be changed. Cost reduction is possible.
[0073]
Furthermore, since the image processing apparatus 54 has a plurality of software and can be used for a wide variety of applications, the image processing system 50 is compatible with both users who need a single function and a plurality of functions. It becomes possible.
[0074]
【The invention's effect】
As is apparent from the above, according to the first aspect of the present invention, the FPGA includes at least one camera and an FPGA configured at least in a circuit for storing image data obtained from the camera. Since the image processing apparatus that performs the predetermined measurement using the stored image data is provided, a common design that can cope with various product variations is possible.
[0075]
According to a second aspect of the present invention, in the image processing system according to the first aspect, the image processing apparatus includes a first memory for storing configuration data loaded from an external computer, and the FPGA includes the first processing unit. Since the configuration data stored in the memory is configured at least in a circuit for storing image data obtained from the at least one camera, a common design that can cope with various product variations is possible.
[0076]
According to a third aspect of the present invention, in the image processing system according to the second aspect, the single camera is provided, and the FPGA is obtained from the single camera based on configuration data stored in the first memory. The image processing device includes at least an image data storage circuit, and the image processing device performs image processing on the image data stored in the FPGA to perform the measurement, and performs a predetermined inspection using the measurement result. Since the CPU that executes the process and the second memory that stores the image data stored in the FPGA according to the inspection result are provided, a common design that can cope with various product variations is possible.
[0077]
According to a fourth aspect of the present invention, in the image processing system according to the second aspect, the plurality of cameras are provided, and the FPGA is obtained from the plurality of cameras based on configuration data stored in the first memory. At least in the image data storage circuit, and the image processing apparatus performs image processing on each image data stored in the FPGA to perform the measurement, and performs a predetermined inspection using the measurement results. Since the CPU to perform and the second memory for storing a plurality of image data stored in the FPGA according to the inspection result are provided, a common design capable of dealing with various product variations is possible.
[0078]
According to a fifth aspect of the present invention, in the image processing system according to the third or fourth aspect, the image processing device is configured in advance so that a plurality of individual memories for storing the image data can be mounted, and the second memory is Since it is constituted by the individual memory mounted on the image processing apparatus, for example, necessary images such as a plurality of defect images can be stored.
[0079]
According to a sixth aspect of the present invention, in the image processing system according to the fifth aspect, since the image processing apparatus is configured in advance so that a plurality of cameras can be connected to the FPGA, it is compatible with various product variations. Common design is possible.
[0080]
According to a seventh aspect of the present invention, in the image processing system according to any one of the first to sixth aspects, the image processing apparatus uses, as a third memory, an individual memory for storing soft data loaded from an external computer. Since the measurement is performed by executing image processing on the image data stored in the FPGA in accordance with the software data stored in the individual memory mounted in advance as the third memory so that a plurality of sheets can be mounted. A common design that can accommodate variations is possible.
[0081]
According to the invention described in claim 8, there is provided a method of configuring an image processing system including at least one camera and an image processing apparatus that performs predetermined measurement using image data obtained from the camera. The FPGA is configured at least in a circuit for storing image data obtained from the camera, and the image processing apparatus is configured to perform the measurement using image data stored in the FPGA. A compatible common design becomes possible.
[0082]
According to a ninth aspect of the present invention, in the configuration method of the image processing system according to the eighth aspect of the present invention, a configuration data storage unit configured to at least configure the FPGA in an image data storage circuit obtained from the camera. Since one image memory is provided in the image processing apparatus and the configuration data is stored in the first memory using an external computer, a common design capable of dealing with various product variations is possible.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a first embodiment according to an image processing system of the present invention.
FIG. 2 is a configuration diagram of a second embodiment according to the image processing system of the present invention.
FIG. 3 is a configuration diagram of a third embodiment according to the image processing system of the present invention.
FIG. 4 is a configuration diagram of a fourth embodiment according to the image processing system of the present invention.
FIG. 5 is a configuration diagram of a fifth embodiment according to the image processing system of the present invention.
FIG. 6 is a configuration diagram illustrating an example of a conventional image processing system.
FIG. 7 is a diagram illustrating an example of a conventional image processing system equipped with a plurality of cameras.
[Explanation of symbols]
10, 20, 30, 40, 50 Image processing system
11 Camera
12 Monitor
13 Keypad
14, 24, 34, 44, 54 Image processing apparatus
141 memory
142 connector
143, 243, 343, 443, 543a, 543b FROM
144 SDRAM
145, 245, 545 FPGA
146,246,346,446,546 CPU

Claims (9)

少なくとも１台のカメラと、
このカメラから得られる画像データ記憶用の回路に少なくとも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶の画像データを利用して所定の測定を行う画像処理装置と
を備える画像処理システム。At least one camera,
An image processing system comprising: an image processing device having an FPGA configured at least in a circuit for storing image data obtained from the camera, and performing predetermined measurement using image data stored in the FPGA. 前記画像処理装置は外部コンピュータからロードされるコンフィギュレーションデータ記憶用の第１メモリを備え、
前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記少なくとも１台のカメラから得られる画像データ記憶用の回路に少なくとも構成される
請求項１記載の画像処理システム。The image processing apparatus includes a first memory for storing configuration data loaded from an external computer,
The image processing system according to claim 1, wherein the FPGA is configured at least in a circuit for storing image data obtained from the at least one camera based on configuration data stored in the first memory. 前記カメラを１台備え、
前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記１台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、
前記画像処理装置は、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行い、この測定結果を利用して所定の検査を行う処理を実行するＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを記憶する第２メモリとを備える
請求項２記載の画像処理システム。One camera,
The FPGA is configured at least in a circuit for storing image data obtained from the one camera by configuration data stored in the first memory.
The image processing apparatus performs image processing on image data stored in the FPGA to perform the measurement, and executes processing for performing a predetermined inspection using the measurement result, and according to the inspection result. The image processing system according to claim 2, further comprising: a second memory that stores image data stored in the FPGA. 前記カメラを複数台備え、
前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュレーションデータにより、前記複数台のカメラから得られる画像データ記憶用の回路に少なくとも構成され、
前記画像処理装置は、前記ＦＰＧＡに記憶の各画像データに対し画像処理を実行して前記測定を行い、これら測定結果を利用して所定の検査を行うＣＰＵと、前記検査結果に応じて前記ＦＰＧＡに記憶の画像データを複数画像分記憶する第２メモリとを備える
請求項２記載の画像処理システム。A plurality of the cameras;
The FPGA is configured at least in a circuit for storing image data obtained from the plurality of cameras based on configuration data stored in the first memory.
The image processing device performs image processing on each image data stored in the FPGA to perform the measurement, performs a predetermined inspection using these measurement results, and the FPGA according to the inspection result. The image processing system according to claim 2, further comprising: a second memory that stores a plurality of image data stored therein. 前記画像処理装置は前記画像データ記憶用の個別メモリを複数枚搭載可能に予め構成され、前記第２メモリは前記画像処理装置に搭載される個別メモリにより構成される請求項３または４記載の画像処理システム。5. The image according to claim 3, wherein the image processing apparatus is configured in advance so that a plurality of individual memories for storing the image data can be mounted, and the second memory is configured by an individual memory mounted in the image processing apparatus. Processing system. 前記画像処理装置は前記カメラを複数台前記ＦＰＧＡに接続可能に予め構成されて成る請求項５記載の画像処理システム。6. The image processing system according to claim 5, wherein the image processing apparatus is configured in advance so that a plurality of the cameras can be connected to the FPGA. 前記画像処理装置は、外部コンピュータからロードされるソフトデータ記憶用の個別メモリを第３メモリとして複数枚搭載可能に予め構成され、前記第３メモリとして搭載された個別メモリに記憶のソフトデータに従って、前記ＦＰＧＡに記憶の画像データに対し画像処理を実行して前記測定を行う請求項１〜６のいずれかに記載の画像処理システム。The image processing apparatus is configured in advance so that a plurality of individual memories for storing software data loaded from an external computer can be mounted as a third memory, and according to the software data stored in the individual memory mounted as the third memory, The image processing system according to claim 1, wherein the measurement is performed by performing image processing on image data stored in the FPGA. 少なくとも１台のカメラと、このカメラから得られる画像データを利用して所定の測定を行う画像処理装置とにより成る画像処理システムを構成する方法であって、
ＦＰＧＡを、前記カメラから得られる画像データ記憶用の回路に少なくとも構成し、
前記ＦＰＧＡに記憶の画像データを利用して前記測定を行うように前記画像処理装置を構成する
画像処理システムの構成方法。A method of constructing an image processing system comprising at least one camera and an image processing apparatus that performs predetermined measurement using image data obtained from the camera,
An FPGA is configured at least in a circuit for storing image data obtained from the camera,
A configuration method of an image processing system that configures the image processing apparatus to perform the measurement using image data stored in the FPGA. 前記ＦＰＧＡを前記カメラから得られる画像データ記憶用の回路に少なくとも構成するためのコンフィギュレーションデータ記憶用の第１メモリを前記画像処理装置に具備し、
外部コンピュータを用いて前記コンフィギュレーションデータを前記第１メモリに記憶させる
請求項８記載の画像処理システムの構成方法。The image processing apparatus includes a first memory for storing configuration data for at least configuring the FPGA in a circuit for storing image data obtained from the camera.
9. The method of configuring an image processing system according to claim 8, wherein the configuration data is stored in the first memory using an external computer.
JP36491499A 1999-07-23 1999-12-22 Image processing system and configuration method thereof Expired - Fee Related JP4096477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36491499A JP4096477B2 (en) 1999-07-23 1999-12-22 Image processing system and configuration method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-208752 1999-07-23
JP20875299 1999-07-23
JP36491499A JP4096477B2 (en) 1999-07-23 1999-12-22 Image processing system and configuration method thereof

Publications (2)

Publication Number Publication Date
JP2001099627A JP2001099627A (en) 2001-04-13
JP4096477B2 true JP4096477B2 (en) 2008-06-04

Family

ID=26517029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36491499A Expired - Fee Related JP4096477B2 (en) 1999-07-23 1999-12-22 Image processing system and configuration method thereof

Country Status (1)

Country Link
JP (1) JP4096477B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087099A (en) * 2010-11-23 2011-06-08 东莞市日新传导科技股份有限公司 FPGA (Field Programmable Gate Array)-based laser caliper measurement system

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274559B2 (en) 2001-11-09 2012-09-25 Karl Storz Imaging, Inc. Replaceable hardware component of a camera control unit for video systems
US7212227B2 (en) 2001-11-09 2007-05-01 Karl Storz Imaging, Inc. Programmable and reconfigurable camera control unit for video systems
US8199188B2 (en) 2001-11-09 2012-06-12 Karl Storz Imaging, Inc. Video imaging system with a camera control unit
US8089509B2 (en) 2001-11-09 2012-01-03 Karl Storz Imaging, Inc. Programmable camera control unit with updatable program
KR100565330B1 (en) 2004-06-21 2006-03-30 엘지전자 주식회사 Apparatus for processing video data
US7869662B2 (en) * 2005-04-22 2011-01-11 Agilent Technologies, Inc. System architecture for sensing an absolute position using a target pattern
KR100779918B1 (en) 2006-09-28 2007-11-29 아진산업(주) Image process apparatus and method using stereo vision
JP5807887B1 (en) 2015-05-07 2015-11-10 株式会社制御システム研究所 Programmable logic device, programmable logic device error verification method, and programmable logic device circuit formation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087099A (en) * 2010-11-23 2011-06-08 东莞市日新传导科技股份有限公司 FPGA (Field Programmable Gate Array)-based laser caliper measurement system
CN102087099B (en) * 2010-11-23 2012-09-05 东莞市日新传导科技股份有限公司 FPGA (Field Programmable Gate Array)-based laser caliper measurement system

Also Published As

Publication number Publication date
JP2001099627A (en) 2001-04-13

Similar Documents

Publication Publication Date Title
JP4096477B2 (en) Image processing system and configuration method thereof
JPH05233447A (en) Cache memory
US20160275650A1 (en) System and Method for Performing Orthogonal Rotation and Mirroring Operation in a Device
JP5419761B2 (en) Device control apparatus and CPU
JP4122072B2 (en) Video processing system for product inspection
JP2011169618A (en) Fault diagnosis system
JP7067869B2 (en) Image processing systems, information processing equipment, information processing methods, and information processing programs
JP2002074336A (en) Device and method for inspecting picture processing
KR100573698B1 (en) Automatic teaching apparatus for chip mounting and soldering inspection and method thereof
JP2000105167A (en) Address calibration method of image quality inspection device
US5075843A (en) Method and apparatus for processing graphical information
JP2002074331A (en) Image processor and image processing method
JP2953902B2 (en) Library verification device
JP2004350115A (en) Gamma correction device and gamma correction method
JPS63147244A (en) Picture memory circuit
JP2743051B2 (en) Image processing device
JP2723843B2 (en) Dual port memory control circuit
US6880061B2 (en) System and method for monitoring data, computer program and data storage therefor
CN114566120A (en) Screen configuration method, device and system of display screen, sending card and processor
JP3085479B2 (en) Waveform observation device
JP2004274424A (en) System with osd function
JPH02161494A (en) Crt display device
JPH0714930Y2 (en) Circuit inspection device
CN115239582A (en) Distortion calibration method, vision system and computer readable storage medium
JP2010276370A (en) Arrangement position display apparatus for electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees