JP4092220B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4092220B2 JP4092220B2 JP2003024300A JP2003024300A JP4092220B2 JP 4092220 B2 JP4092220 B2 JP 4092220B2 JP 2003024300 A JP2003024300 A JP 2003024300A JP 2003024300 A JP2003024300 A JP 2003024300A JP 4092220 B2 JP4092220 B2 JP 4092220B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- dielectric constant
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低誘電率膜により構成された配線間絶縁膜を含む半導体装置およびその製造方法に関し、とくに配線密度が高い密集領域を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化および高速化に伴い、銅（Ｃｕ）配線とともにいわゆる低誘電率膜を用いることが要求されている。銅配線の形成方法としては、配線間絶縁膜に配線溝を形成した後、銅を埋め込み、その後配線溝外部の不要な部分の銅を化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去するダマシン法が用いられている。
【０００３】
【特許文献１】
特開２００１−１７６９６５号公報
【０００４】
【発明が解決しようとする課題】
しかし、ダマシン法では、銅を埋め込んだ後のＣＭＰ工程で配線間絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生する。低誘電率膜は、一般的に、従来配線間絶縁膜として従来用いられてきたＳｉＯ２膜に比べて薬液耐性および機械的強度が弱い。このため、配線間絶縁膜としてＳｉＯ２膜を用いた場合よりも低誘電率膜材料を用いた場合の方がＣＭＰ工程において配線間絶縁膜が削られる影響が顕著に現れる。
【０００５】
この問題について図１を例に説明する。図１（ａ）において、下層絶縁層１上にたとえばＳｉＮ膜等のエッチングストッパ膜２が形成され、その上にたとえばＨＳＱ膜等の配線間絶縁膜３が形成される。配線間絶縁膜３には、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造であるバリア膜５、およびたとえばＣｕ等の配線金属膜６により構成された配線４が形成される。配線間絶縁膜３および配線４の上にはたとえばＳｉＮ膜等の絶縁性のエッチングストッパ膜７が形成され、その上にはたとえばＳｉＯ２等の層間絶縁膜８が形成され、その上にはたとえばＳｉＮ膜等のエッチングストッパ膜９が形成され、その上にはたとえばＨＳＱ膜等の配線間絶縁膜１０が形成される。これらの膜７〜１０には、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造であるバリア膜１２、およびたとえばＣｕ等の配線金属膜１３により構成されたビアおよび配線が形成される。
【０００６】
ダマシン法では、配線間絶縁膜１０上に形成された余分な配線金属膜１３およびバリア膜１２をたとえばＣＭＰにより除去する。ここで、比誘電率が３．６以下の低誘電率材料としては、たとえばかご型の分子構造を有するＨＳＱ膜が例示される。しかし、配線間絶縁膜としてＨＳＱ膜を用いた場合、前述したように、薬液耐性および機械的強度が弱く、配線金属膜１３等のＣＭＰ工程に配線間絶縁膜が大いに削られてしまう。そのため、配線間絶縁膜１０としてＨＳＱを用いると、図１（ｂ）に示すように、とくに配線が密集した配線密度が高い密集領域において、配線間絶縁膜１０が削れて大きなエロージョン領域１４が形成されてしまう。
【０００７】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、いわゆるダマシン法により形成された金属配線を含む半導体装置またはその製造方法において、エロージョン耐性を高める技術を提供することを目的とする。本発明の別の目的は、このような半導体装置またはその製造方法において、実効的な誘電率を上げることなく配線抵抗・配線容量ばらつきを少なくする技術を提供することにある。
【０００８】
【課題を解決するための手段】
本発明によれば、半導体基板と、半導体基板上に設けられ、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜と、低誘電率膜上に設けられた保護膜と、低誘電率膜および保護膜中に形成された金属配線と、を含み、保護膜において、最も厚い膜厚が低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置が提供される。
【０００９】
ここで、低誘電率膜とは、比誘電率が３．６以下、より好ましくは２．９以下の材料により構成された膜とすることができる。梯子型水素化シロキサンは、たとえば、Ｌ−ＯｘＴＭ（商標）（以下単にＬ−Ｏｘと示す。）である。このようにすれば、配線間の容量を低減することができるとともに、エロージョン耐性を高めることもできる。さらに、本発明の半導体装置において、梯子型水素化シロキサンは、２００℃以上４００℃以下で焼成された膜とすることができる。
【００１０】
図２は、材料の違いによる研磨速度の違いを研磨量に基づき示す図である。ここでは、比較対象として、ＳｉＯ２膜（シリコン酸化膜）、かご型の分子構造を有するＨＳＱ膜、および梯子型の分子構造を有するＬ−Ｏｘ膜を用いた。この図からもわかるように、ＨＳＱ膜はＳｉＯ２膜より明らかに研磨速度が速い。Ｌ−Ｏｘ膜は、ＳｉＯ２膜よりは研磨速度が速いが、ＨＳＱ膜に比べると、格段に研磨速度が遅い。
【００１１】
図３は、比較対象として、かご型の分子構造を有するＨＳＱ膜、およびＬ−Ｏｘ膜を用いて、種々の処理に対する各材料の変化を示す図である。図３（ａ）に示すように、ＨＳＱ膜は、Ｏ２プラズマ処理および有機剥離処理により分子結合状態が大きく変化した。これにより、かご型の分子構造を有するＨＳＱ膜が化学的に不安定であることがわかる。そのため、低誘電率膜上に保護膜を形成した場合であっても、保護膜の膜厚を充分厚くしなければ、金属配線の研磨・除去処理時、とくに金属配線が密集した配線密度の高い領域において、エロージョンによる配線厚の減少・ばらつきを招いてしまう。しかし、保護膜としてＳｉＯ２膜を用いた場合、ＳｉＯ２膜の比誘電率は通常４.２程度であり、保護膜の厚さを厚くすると、実効的な誘電率が増大してしまい、配線間絶縁膜として低誘電率膜を用いる効果が減少してしまう。
【００１２】
一方、Ｌ−Ｏｘ膜は、Ｏ２プラズマ処理および有機剥離処理によっても分子結合状態の変化が少ないことが示された（図３（ｂ））。Ｌ−Ｏｘ膜を用いることにより、保護膜の膜厚を薄くしても、エロージョン耐性を高めることができる。
また、保護膜の膜厚の下限をこのような範囲とすることにより、保護膜によるエロージョン耐性を充分に発揮させることができる。また、保護膜の膜厚の上限をこのような範囲とすることにより、配線間絶縁膜として低誘電率膜を用いた場合における低誘電率化の効果を保ったまま、エロージョン耐性を向上することができる。
図１６は、保護膜がＳｉＯ ２ 膜で、低誘電率膜がＬ−Ｏｘ膜（梯子型水素化シロキサンの具体例）の場合のこれらの膜厚の比（％）と配線間容量の増大量との関係を示す図である。ここで、後述する図４に示したのと同様の半導体装置において、エッチングストッパ膜２１３の膜厚を５０ｎｍ、第二配線間絶縁膜２１６の膜厚を２４０ｎｍ固定として、ＳｉＯ ２ 膜の膜厚を変化させた場合の配線間容量の増量をエッチングストッパ膜ありとして示す。また、図４と同様で、エッチングストッパ膜２１３を有しない構造の半導体装置において、第二配線間絶縁膜２１６の膜厚を２９０ｎｍ固定として、ＳｉＯ ２ 膜の膜厚を変化させた場合の配線間容量の増量をエッチングストッパ膜なしとして示す。いずれの場合も、上層配線２７０の幅を０．２０μｍ、配線間隔を０．２μｍとした。このように、保護膜の最も厚い部分の膜厚を低誘電率膜の最も厚い膜厚の３０％以下とすることにより、配線間容量の増大量を保護膜を設けなかった場合を基準として５％以内に抑えることができ、エロージョン耐性を向上することができるとともに、低誘電率化の効果を保つことができる。
【００１３】
本発明の半導体装置において、保護膜は、低誘電率膜よりも化学機械研磨処理における研磨耐性が高い材料により構成することができる。
【００１４】
このようにすれば、低誘電率膜上に保護膜が形成されているので、金属配線形成時に化学機械研磨処理を行う際におけるエロージョン耐性を高めることができる。ここで、保護膜は、シリコン酸化膜とすることができる。上述したように、シリコン酸化膜はＬ−Ｏｘ膜と比較しても研磨速度が遅く、保護膜としての機能を奏する。
【００１６】
本発明の半導体装置は、金属配線を複数有し、複数の金属配線のうちの一つの配線が孤立して形成された孤立領域と、他の複数の金属配線が密集して形成された配線密度の高い密集領域とを含むことができる。
【００１７】
本発明の半導体装置において、密集領域において、複数の金属配線は、互いに実質的に平行な部分における配線間隔の上限が、各金属配線の配線幅の２倍以下とすることができる。
【００１８】
このような密集領域においてエロージョンが発生しやすく、上述したような梯子型水素化シロキサンにより構成された低誘電率膜および低誘電率膜上に設けられた保護膜を用いることによりエロージョン耐性が向上する。また、配線間隔の下限についてはとくに限定されないが、たとえば、各金属配線の配線幅の０．２５倍以上とすることができる。このような範囲において実効的な配線構造が形成されるからである。配線間隔がより狭い場合にエロージョンが生じやすく、配線間隔を狭くした場合にもエロージョン耐性が向上するというメリットが得られるのは明らかである。
【００１９】
なお、本発明は、いわゆるシングルダマシン法により形成された配線構造を有する半導体装置に適用することもでき、またデュアルダマシン法により形成された配線構造を有する半導体装置に適用することもできる。また、デュアルダマシン法においては、まず配線溝を形成するいわゆるトレンチファーストプロセス、まずビアホールを形成するいわゆるビアファーストプロセス、またはビアホール形成用のエッチングストッパ膜を形成した後に配線溝を形成し、その後にビアホールを形成するいわゆるミドルファーストプロセスのいずれに適用することもできる。また、本発明は、これらの方法に限らず、他の種々の方法により形成された配線構造を有する半導体装置に適用することもできる。
【００２３】
本発明の半導体装置は、低誘電率膜および保護膜を含む配線間絶縁膜および金属配線が形成された層が複数積層された多層配線構造とすることができる。本発明によれば、各配線間絶縁膜におけるエロージョン耐性を高めることができるので、各層を平坦化することができ、これらを積層させた際に、多層配線構造を安定的に精度よく形成することができる。
【００２４】
本発明の半導体装置において、保護膜は低誘電率膜上に接して設けられてもよい。低誘電率膜として梯子型水素化シロキサンを、保護膜としてシリコン酸化膜を用いた場合、これらの膜間の密着性が向上し、この密着性の向上によってもエロージョン耐性を高めることができる。なお、保護膜は低誘電率膜に接して設けられた構成に限られず、これらの膜間に介在層（または膜）が形成されてもよい。
【００２５】
本発明によれば、半導体基板上に、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜を形成する工程と、低誘電率膜上に保護膜を形成する工程と、低誘電率膜および保護膜中に金属配線を形成する工程と、低誘電率膜上に保護膜が形成された状態で、金属配線を研磨する工程と、を含み、保護膜の最も厚い膜厚は、金属配線を研磨する工程の後に、低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置の製造方法が提供される。
【００２６】
このようにすれば、低誘電率膜上に保護膜が形成されているので、金属配線形成時の研磨工程におけるエロージョン耐性を高めることができる。ここで、保護膜は、シリコン酸化膜とすることができる。
また、保護膜の膜厚の下限をこのような範囲とすることにより、保護膜によるエロージョン耐性を充分に発揮させることができる。また、保護膜の膜厚の上限をこのような範囲とすることにより、配線間絶縁膜として低誘電率膜を用いた場合における低誘電率化の効果を保ったまま、エロージョン耐性を向上することができる。
【００２７】
本発明の半導体装置の製造方法において、配線間絶縁に配線溝を形成する工程をさらに含むことができ、金属配線を形成する工程において、配線溝を埋め込むように配線金属膜を埋め込むことができ、金属配線を研磨する工程において、配線溝外部の配線金属膜を研磨して除去することができる。
【００２８】
本発明の半導体装置の製造方法において、研磨する工程の後に、保護膜上に層間絶縁膜を形成する工程と、層間絶縁膜を研磨して平坦化する工程と、をさらに含むことができ、各工程を繰り返して多層配線構造を形成することができる。
本発明の半導体装置の製造方法において、低誘電率膜を形成する工程において、低誘電率膜を成膜して２００℃以上４００℃以下の雰囲気温度で焼成することができる。
【００２９】
本発明によれば、各配線間絶縁膜におけるエロージョン耐性を高めることができるので、各層を平坦化することができ、これらを積層させた際に、多層配線構造を安定的に精度よく形成することができる。
【００３０】
【発明の実施の形態】
本発明の実施の形態において、配線が形成される配線間絶縁膜は、梯子型水素化シロキサンにより構成された低誘電率膜を含む。
【００３１】
以下、梯子型水素化シロキサン膜の構造を説明する。
梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３nmの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイドとよばれるＬ−ＯｘＴＭ（商標）（以下単にＬ−Ｏｘと示す。）等を例示することができる。なお、Ｌ−Ｏxをポーラス化した絶縁材料を用いることもできる。
【００３２】
図１１に梯子型水素化シロキサン構造を有するＬ−Ｏｘの構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏxの物性データを図１２に示す。
【００３３】
Ｌ−Ｏｘが図１１の構造を有することは、図１３に示すＦＴ−ＩＲの観測結果により確認されている。図１３のチャートで特徴的なのは、約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また８７０ｃｍ−１付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【００３４】
Ｌ−Ｏｘは焼成条件によっても物性が変動する。このことを図１４に基づいて説明する。
【００３５】
窒素等の不活性ガス雰囲気で２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。図１４中、Ｒ．Ｉ．は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【００３６】
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。２００℃未満では測定できなかった。
【００３７】
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
【００３８】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘが安定的に得られることがわかる。
【００３９】
図１５は、従来知られている３次元的なかご型の分子構造をもつ水素化シルセスキオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す（「semiconductor technology outlook １９９８年：p.４３１−４３５」より引用。）。
【００４０】
上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【００４１】
（第一の実施の形態）
本実施の形態は、シングルダマシン法で多層配線構造を形成する際に本発明を適用した例である。
【００４２】
図４は本実施の形態に係る半導体装置の構造を示す断面図である。
本実施の形態における半導体装置２００は、下層配線２５５がビアプラグを介して上層配線２７０に接続された構成を有する。
【００４３】
下層配線２５５は積層膜に形成された溝部に設けられている。この溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、たとえばＳｉＣまたはＳｉＣＮ膜であるエッチングストッパ膜２０２、梯子型の水素化シロキサンであるＬ−Ｏｘ膜により構成された第一配線間絶縁膜２０３およびＳｉＯ２膜により構成された第一保護膜２０４からなる積層膜に形成されている。下層配線２５５の側面と底面は、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造により構成されたバリア膜２０８に覆われている。Ｌ−Ｏｘ膜とは、上述したように、ラダーオキサイドとよばれる梯子型の水素化シロキサンである。
【００４４】
ビアプラグは、第一保護膜２０４上のＳｉＣＮ膜であるエッチングストッパ膜２１１およびＳｉＯ２膜である層間絶縁膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜であるバリア膜２２６に覆われ、その中が銅膜であるビア金属膜２２８で埋め込まれている。
【００４５】
上層配線２７０は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＣＮ膜であるエッチングストッパ膜２１３、Ｌ−Ｏｘ膜である第二配線間絶縁膜２１６およびＳｉＯ２膜である第二保護膜２１７からなる積層膜に形成されている。上層配線２７０の側面はＴａ／ＴａＮ膜であるバリア膜２２０に覆われ、その中が銅膜である配線金属膜２２３で埋め込まれている。
【００４６】
上層配線２７０は、孤立配線２７０ａと、密集して形成された複数の密集配線２７０ｂ、２７０ｃ、および２７０ｄとを含む。密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域にはエロージョン領域２７１が形成される。
【００４７】
ここで、第二配線間絶縁膜２１６の膜厚はたとえば約２００ｎｍ、上層配線２７０の幅は約０.２０μｍとすることができる。なお、この場合、密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域における最小配線間隔は０．４０μｍ以下とする。この場合、第二保護膜２１７は、孤立配線２７０ａが形成された領域付近の最も厚い部分の膜厚が３０ｎｍ以上７０ｎｍ以下となるように形成されるのが好ましい。また、たとえば、上層配線２７０の幅が０．６０μｍ、配線間隔が０．２０μｍとなるような設計にすることもでき、このような場合に従来のエロージョンが発生しやすいが、第二配線間絶縁膜２１６をＬ−Ｏｘ膜により構成することによって、エロージョン耐性を高めることができる。
【００４８】
また、第二配線間絶縁膜２１６がより上層に形成される場合、密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域における最小配線間隔は０．８０μｍ程度とすることもできる。この場合、第二配線間絶縁膜２１６の膜厚はたとえば約３５０ｎｍ、上層配線２７０の幅は約０．４０μｍとすることができる。この場合、第二保護膜２１７は、孤立配線２７０ａが形成された領域付近の最も厚い部分の膜厚が７０ｎｍ以上１２５ｎｍ以下となるように形成されるのが好ましい。また、たとえば、上層配線２７０の幅が１．６０μｍ、配線間隔が０．４０μｍとなるような設計にすることもでき、このような場合に従来のエロージョンが発生しやすいが、第二配線間絶縁膜２１６をＬ−Ｏｘ膜により構成することによって、エロージョン耐性を高めることができる。
【００４９】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図５は図４に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。ここでは、層間絶縁膜２１２より下層のものは省略しており、また層間絶縁膜２１２中、バリア膜２２６およびビア金属膜２２８（図４参照）は省略している。
【００５０】
まず、たとえば層間絶縁膜２１２上にエッチングストッパ膜２１３、その上に第二配線間絶縁膜２１６（たとえば膜厚２５０ｎｍ）、その上に第二保護膜２１７を形成する（図５（ａ））。ここで、第二保護膜２１７の膜厚は、第二配線間絶縁膜２１６の膜厚に対して、好ましくは１０％以上６０％以下、より好ましくは約５０％程度とする。
【００５１】
次に、既知のリソグラフィー技術およびエッチング技術により、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７に配線溝２０７を形成する（図５（ｂ））。
【００５２】
つづいて、配線溝２０７内にスパッタリング法によりバリア膜２２０を形成する。次に、バリア膜２２０上において、配線溝２０７を埋め込むように、たとえば電界めっき法により配線金属膜２２３を形成する（図５（ｃ））。
【００５３】
その後、配線溝２０７外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、孤立配線２７０ａおよび密集配線２７０ｂ〜２７０ｄが形成される（図５（ｄ））。ＣＭＰ工程において、第二保護膜２１７および第二配線間絶縁膜２１６も一部除去されるが、とくに密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域では、孤立配線２７０ａ周囲の領域よりも第二保護膜２１７および第二配線間絶縁膜２１６が多く除去される。本実施の形態においては、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い密集領域においても第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。ここで、第二保護膜２１７の膜厚は、ＣＭＰ工程後において、第二配線間絶縁膜２１６が最も厚い部分の膜厚の１０％以上３０％以下となるように形成されるのが好ましい。
【００５４】
以上のようにして配線を形成し、当該配線上に配線間を電気的に接続するビアを形成する工程を繰り返すことにより、シングルダマシンプロセスにより、所望の層数の多層配線構造を有する半導体装置を製造することができる。
【００５５】
本実施の形態において、配線間絶縁膜としてＬ−Ｏｘ膜を用いることにより、研磨耐性が高まるため、低誘電率材料により構成された配線間絶縁膜上に形成する保護膜の膜厚を薄くしてもエロージョン耐性を高めることができる。
【００５６】
（第二の実施の形態）
本実施の形態は、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるトレンチファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００５７】
図６は本実施の形態に係る半導体装置の構造を示す断面図である。
本実施の形態においても、第一の実施の形態と同様、半導体装置２００は、下地絶縁膜２０１、エッチングストッパ膜２０２、第一配線間絶縁膜２０３、第一保護膜２０４、エッチングストッパ膜２１１、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７がこの順で積層された構造を有する。ここで、第一配線間絶縁膜２０３、第一保護膜２０４、およびエッチングストッパ膜２１１にはバリア膜２０８および配線金属膜２０９により構成された下層配線２５５が形成されている。エッチングストッパ膜２１１、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７にはバリア膜２２０および配線金属膜２２３が形成されている。また、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７には、バリア膜２２０および配線金属膜２２３により構成された孤立配線２７０ａ、ならびに同様にバリア膜および配線金属膜により構成された密集配線２７０ｂ、２７０ｃ、および２７０ｄが形成されている。密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域にはエロージョン領域２７１が形成されている。
【００５８】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図７は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００５９】
本実施の形態において、まず、第二保護膜２１７上にレジスト膜２７２が形成される。第二配線間絶縁膜２１６、第二保護膜２１７およびレジスト膜２７２には、既知のリソグラフィー技術およびエッチングエッチング技術により、孤立配線形成用溝２７３ａ、密集配線形成用溝２７３ｂ、密集配線形成用溝２７３ｃ、および密集配線形成用溝２７３ｄが形成される（図７（ａ））。なお、ここでは図示していないが、レジスト膜２７２によるレジストパターニングを制御よく行うためには、レジスト膜２７２の下に反射防止膜を設けることもできる。このようにすると、層間に反射防止膜が埋設され、エッチングストッパ膜２１３の突き抜けを防止することもできる。
【００６０】
次に、孤立配線形成用溝２７３ａ、および配線形成用溝２７３ｂ〜２７３ｄの形成に用いたレジスト膜２７２を除去し、次いで、孤立配線形成用溝２７３ａ、および配線形成用溝２７３ｂ〜２７３ｄを埋め込むように、第二保護膜２１７上にレジスト膜２７４を形成する。つづいて、レジスト膜２７４を用いて、エッチングストッパ膜２１３、層間絶縁膜２１２、およびエッチングストッパ膜２１１のビアを形成する領域に既知のリソグラフィー技術およびエッチング技術を用いてビアホール２７５を形成する（図７（ｂ））。
【００６１】
この後、レジスト膜２７４を除去する。これにより、下層配線２５５上にビアホール２７５および孤立配線形成用溝２７３ａが連続して形成される（図７（ｃ））。つづいて、ビアホール２７５および孤立配線形成用溝２７３ａ内、密集配線形成用溝２７３ｂ内、密集配線形成用溝２７３ｃ内、密集配線形成用溝２７３ｄ内にそれぞれスパッタリング法によりバリア膜２２０を形成する。次に、バリア膜２２０上において、ビアホール２７５および孤立配線形成用溝２７３ａ、密集配線形成用溝２７３ｂ、密集配線形成用溝２７３ｃ、密集配線形成用溝２７３ｄを埋め込むように、たとえば電界めっき法により配線金属膜２２３を形成する（図７（ｄ））。その後、孤立配線形成用溝２７３ａ、および密集配線形成用溝２７３ｂ〜２３７ｄ外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したような孤立配線２７０ａ、密集配線２７０ｂ〜２７０ｄを含む半導体装置２００が形成される。このとき、密集配線形成用溝２７３ｂ〜２３７ｄが形成されていた領域では、第二保護膜２１７および第二配線間絶縁膜２１６も一部除去され、エロージョン領域２７１が形成される。
【００６２】
本実施の形態においても、ＣＭＰ工程において、第二保護膜２１７および第二配線間絶縁膜２１６が一部除去され、とくに密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域では、孤立配線２７０ａ周囲の領域よりも第二保護膜２１７および第二配線間絶縁膜２１６が多く除去される。本実施の形態においては、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域においても第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００６３】
（第三の実施の形態）
本実施の形態は、第二の実施の形態と同様、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるビアファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一および第二の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００６４】
本実施の形態においても、半導体装置２００は第二の実施の形態において図６に示したのと同様の構成を有する。
【００６５】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図８は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００６６】
まず、下層配線２５５上にエッチングストッパ膜２１１、層間絶縁膜２１２、第二配線間絶縁膜２１６、および第二保護膜２１７をこの順で積層させる（図８（ａ））。このとき、層間絶縁膜２１２形成後に、下層配線２５５形成時のＣＭＰ工程で発生した凹凸を低減するために、層間絶縁膜２１２をＣＭＰで処理して表面平坦化を行うのが好ましい。これにより、多層配線構造を形成した場合であっても、各層を平坦に保つことができ、半導体装置を精度よく安定的に製造することができる。
【００６７】
次に、第二保護膜２１７上にレジスト膜２７７を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７にビアホール２７８を形成する（図８（ｂ））。ここで、エッチングストッパ膜２１１は、ビアホール２７８形成時のエッチングを止める機能を有する。
【００６８】
次に、ビアホール２７８形成に用いたレジスト膜２７７を部分的に除去した後、既知のリソグラフィー技術およびエッチング技術により第二配線間絶縁膜２１６および第二保護膜２１７に配線溝２７９を形成する（図８（ｃ））。
【００６９】
その後、配線溝２７９形成に用いたレジスト膜２７７を完全に除去し、ビアホール２７８底のエッチングストッパ膜２１１をエッチングにより除去する。つづいて、第二の実施の形態において図７（ｄ）を参照して説明したのと同様に、バリア膜２２０および配線金属膜２２３を形成する。次いで、配線溝２７９外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したのと同様の半導体装置が形成される。
【００７０】
本実施の形態においても、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域において第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００７１】
（第四の実施の形態）
本実施の形態は、第二および第三の実施の形態と同様、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるミドルファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一〜第三の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００７２】
本実施の形態においても、半導体装置２００は第二の実施の形態において図６に示したのと同様の構成を有する。
【００７３】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図９は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００７４】
まず、下層配線２５５上にエッチングストッパ膜２１１、層間絶縁膜２１２、およびエッチングストッパ膜２１３をこの順で積層させる（図９（ａ））。
【００７５】
次に、エッチングストッパ膜２１３上にレジスト膜２８１を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、ビアホール２８２となる領域のエッチングストッパ膜２１３を除去する（図９（ｂ））。
【００７６】
次に、レジスト膜２８１を除去し、エッチングストッパ膜２１３上に第二配線間絶縁膜２１６および第二保護膜２１７を形成する（図９（ｃ））。
【００７７】
その後、第二保護膜２１７上にレジスト膜２８３を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、第二配線間絶縁膜２１６および第二保護膜２１７に配線溝２８４を形成する。このとき、エッチングにより形成される配線溝２８４がエッチングストッパ膜２１３に到達した後、さらにビアホール２８２を形成するためにエッチングを継続する（図９（ｄ））。ここで、バリア膜２０８はビアホール２８２形成時エッチングを止める機能を有する。この後、第三の実施の形態と同様にエッチングストッパ膜２１１を除去し、バリア膜２２０および配線金属膜２２３を形成する。次いで、配線溝２８４外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したのと同様の半導体装置が形成される。
【００７８】
本実施の形態においても、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域において第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００７９】
【実施例】
（実施例）
第一の実施の形態で説明したように、シングルダマシン法を用いて、図４に示した構造の半導体装置を製造した。ここで、第二保護膜２１７としてＳｉＯ２膜（膜厚８０ｎｍ）を用い、第二配線間絶縁膜２１６としてＬ−Ｏｘ膜（膜厚２００ｎｍ）を用いた。
【００８０】
（比較例）
第二配線間絶縁膜２１６としてＨＳＱ膜（膜厚２００ｎｍ）を用いた以外は実施例と同様にして半導体装置を製造した。
【００８１】
図１０は、以上のようにして半導体装置を形成した際の配線が密集して形成された密集部における配線の抵抗と孤立配線が形成された孤立部における配線の抵抗の比（配線抵抗比）と、ＣＭＰ工程後の孤立配線部分の保護膜（ＳｉＯ２膜）の膜厚との関係を示すグラフである。ここで、密集部とは、配線間隔が０.２０μｍの領域のことであり、孤立部とは、配線間隔が５.００μｍ領域のことである。
【００８２】
実施例において、配線間絶縁膜としてＬ−Ｏｘ膜を用いた場合であっても、配線抵抗比は、孤立部における保護膜（ＳｉＯ２膜）の膜厚が約２０ｎｍより薄くとなると増大してしまう。これは、保護膜の膜厚がある程度以上でないと、密集部においてエロージョンが発生し、配線容量が大きくなることが原因だと考えられる。したがって、配線容量を増大させず、安定した配線抵抗および配線容量を得るためには、配線間金属膜上に形成される保護膜の膜厚が配線間金属膜の膜厚の１０％以上となるように形成するのが好ましい。また、配線間金属膜の比誘電率を低く保つという観点からは、配線間金属膜上に形成される保護膜の膜厚を配線間金属膜の膜厚の６０％以下とするのが好ましい。
【００８３】
また、比較例において、配線間絶縁膜としてかご型の分子構造を有するＨＳＱ膜を用いた場合、孤立部における保護膜（ＳｉＯ２膜）の膜厚が７０ｎｍの場合であっても、配線抵抗比が高かった。これにより、配線間絶縁膜としてＨＳＱ膜を用いた場合、保護膜の膜厚を厚くしても安定した配線抵抗および配線容量が得られないことが示唆される。
【００８４】
また、図２に示した結果から、Ｌ−Ｏｘ膜は梯子型の分子構造に起因してかご型の分子構造を有するＨＳＱ膜よりも化学的・機械的に強度が高いため、配線密度の高い領域においてエロージョンによってＳｉＯ２膜が完全に研磨されたとしても、配線層の膜減りが少ないことも理解される。
【００８５】
さらに、図３および図１１〜図１５に示した結果からも、Ｌ−Ｏｘ膜はかご型の分子構造を有するＨＳＱ膜よりも化学的に安定であることがわかる。
【００８６】
【発明の効果】
本発明によれば、本発明によれば、いわゆるダマシン法により形成された金属配線を含む半導体装置またはその製造方法において、エロージョン耐性を高めることができる。本発明によれば、このような半導体装置またはその製造方法において、実効的な誘電率を上げることなく配線抵抗・配線容量ばらつきを少なくすることができる。
【図面の簡単な説明】
【図１】従来の半導体装置の構造を示す断面図である。
【図２】材料の違いによる研磨速度の違いを研磨量に基づき示す図である。
【図３】かご型の分子構造を有するＨＳＱ膜、およびＬ−Ｏｘ膜を用いた場合の種々の処理に対する各材料の変化を示す図である。
【図４】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図５】図４に示した半導体装置の上層配線部分を形成する工程を示す断面図である。
【図６】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図７】図６に示した半導体装置の上層配線部分を形成する工程の一例を示す断面図である。
【図８】図６に示した半導体装置の上層配線部分を形成する工程の他の例を示す断面図である。
【図９】図６に示した半導体装置の上層配線部分を形成する工程の他の例を示す断面図である。
【図１０】実施例において半導体装置を形成した際の配線抵抗比と、ＣＭＰ工程後の孤立配線部分の保護膜（ＳｉＯ２膜）の膜厚との関係を示すグラフである。
【図１１】梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す図である。
【図１２】Ｌ−Ｏｘ（商標）の物性データを示す図である。
【図１３】Ｌ−ＯxのＩＲスペクトルを示す図である。
【図１４】Ｌ−Ｏｘの屈折率および密度の焼成条件依存性を示す図である。
【図１５】ＨＳＱの分子骨格を示す図である。
【図１６】Ｌ−Ｏｘ膜上に保護膜としてＳｉＯ２膜を設けた場合のＳｉＯ２膜／Ｌ−Ｏｘ膜と配線間容量の増加量との関係を示す図である。
【符号の説明】
２００ 半導体装置
２０１ 下地絶縁膜
２０２ エッチングストッパ膜
２０３ 第一配線間絶縁膜
２０４ 第一保護膜
２０７ 配線溝
２０８ バリア膜
２０９ 配線金属膜
２１１ エッチングストッパ膜
２１２ 層間絶縁膜
２１３ エッチングストッパ膜
２１６ 第二配線間絶縁膜
２１７ 第二保護膜
２２０ バリア膜
２２３ 配線金属膜
２２６ バリア膜
２２８ ビア金属膜
２５５ 下層配線
２７０ 上層配線
２７０ａ 孤立配線
２７０ｂ 密集配線
２７０ｃ 密集配線
２７０ｄ 密集配線
２７１ エロージョン領域
２７２ レジスト膜
２７３ａ 孤立配線形成用溝
２７３ｂ 密集配線形成用溝
２７３ｃ 密集配線形成用溝
２７３ｄ 密集配線形成用溝
２７４ レジスト膜
２７５ ビアホール
２７７ レジスト膜
２７８ ビアホール
２７９ 配線溝
２８１ レジスト膜
２８２ ビアホール
２８３ レジスト膜
２８４ 配線溝
【発明の属する技術分野】
本発明は、低誘電率膜により構成された配線間絶縁膜を含む半導体装置およびその製造方法に関し、とくに配線密度が高い密集領域を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化および高速化に伴い、銅（Ｃｕ）配線とともにいわゆる低誘電率膜を用いることが要求されている。銅配線の形成方法としては、配線間絶縁膜に配線溝を形成した後、銅を埋め込み、その後配線溝外部の不要な部分の銅を化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去するダマシン法が用いられている。
【０００３】
【特許文献１】
特開２００１−１７６９６５号公報
【０００４】
【発明が解決しようとする課題】
しかし、ダマシン法では、銅を埋め込んだ後のＣＭＰ工程で配線間絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生する。低誘電率膜は、一般的に、従来配線間絶縁膜として従来用いられてきたＳｉＯ２膜に比べて薬液耐性および機械的強度が弱い。このため、配線間絶縁膜としてＳｉＯ２膜を用いた場合よりも低誘電率膜材料を用いた場合の方がＣＭＰ工程において配線間絶縁膜が削られる影響が顕著に現れる。
【０００５】
この問題について図１を例に説明する。図１（ａ）において、下層絶縁層１上にたとえばＳｉＮ膜等のエッチングストッパ膜２が形成され、その上にたとえばＨＳＱ膜等の配線間絶縁膜３が形成される。配線間絶縁膜３には、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造であるバリア膜５、およびたとえばＣｕ等の配線金属膜６により構成された配線４が形成される。配線間絶縁膜３および配線４の上にはたとえばＳｉＮ膜等の絶縁性のエッチングストッパ膜７が形成され、その上にはたとえばＳｉＯ２等の層間絶縁膜８が形成され、その上にはたとえばＳｉＮ膜等のエッチングストッパ膜９が形成され、その上にはたとえばＨＳＱ膜等の配線間絶縁膜１０が形成される。これらの膜７〜１０には、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造であるバリア膜１２、およびたとえばＣｕ等の配線金属膜１３により構成されたビアおよび配線が形成される。
【０００６】
ダマシン法では、配線間絶縁膜１０上に形成された余分な配線金属膜１３およびバリア膜１２をたとえばＣＭＰにより除去する。ここで、比誘電率が３．６以下の低誘電率材料としては、たとえばかご型の分子構造を有するＨＳＱ膜が例示される。しかし、配線間絶縁膜としてＨＳＱ膜を用いた場合、前述したように、薬液耐性および機械的強度が弱く、配線金属膜１３等のＣＭＰ工程に配線間絶縁膜が大いに削られてしまう。そのため、配線間絶縁膜１０としてＨＳＱを用いると、図１（ｂ）に示すように、とくに配線が密集した配線密度が高い密集領域において、配線間絶縁膜１０が削れて大きなエロージョン領域１４が形成されてしまう。
【０００７】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、いわゆるダマシン法により形成された金属配線を含む半導体装置またはその製造方法において、エロージョン耐性を高める技術を提供することを目的とする。本発明の別の目的は、このような半導体装置またはその製造方法において、実効的な誘電率を上げることなく配線抵抗・配線容量ばらつきを少なくする技術を提供することにある。
【０００８】
【課題を解決するための手段】
本発明によれば、半導体基板と、半導体基板上に設けられ、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜と、低誘電率膜上に設けられた保護膜と、低誘電率膜および保護膜中に形成された金属配線と、を含み、保護膜において、最も厚い膜厚が低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置が提供される。
【０００９】
ここで、低誘電率膜とは、比誘電率が３．６以下、より好ましくは２．９以下の材料により構成された膜とすることができる。梯子型水素化シロキサンは、たとえば、Ｌ−ＯｘＴＭ（商標）（以下単にＬ−Ｏｘと示す。）である。このようにすれば、配線間の容量を低減することができるとともに、エロージョン耐性を高めることもできる。さらに、本発明の半導体装置において、梯子型水素化シロキサンは、２００℃以上４００℃以下で焼成された膜とすることができる。
【００１０】
図２は、材料の違いによる研磨速度の違いを研磨量に基づき示す図である。ここでは、比較対象として、ＳｉＯ２膜（シリコン酸化膜）、かご型の分子構造を有するＨＳＱ膜、および梯子型の分子構造を有するＬ−Ｏｘ膜を用いた。この図からもわかるように、ＨＳＱ膜はＳｉＯ２膜より明らかに研磨速度が速い。Ｌ−Ｏｘ膜は、ＳｉＯ２膜よりは研磨速度が速いが、ＨＳＱ膜に比べると、格段に研磨速度が遅い。
【００１１】
図３は、比較対象として、かご型の分子構造を有するＨＳＱ膜、およびＬ−Ｏｘ膜を用いて、種々の処理に対する各材料の変化を示す図である。図３（ａ）に示すように、ＨＳＱ膜は、Ｏ２プラズマ処理および有機剥離処理により分子結合状態が大きく変化した。これにより、かご型の分子構造を有するＨＳＱ膜が化学的に不安定であることがわかる。そのため、低誘電率膜上に保護膜を形成した場合であっても、保護膜の膜厚を充分厚くしなければ、金属配線の研磨・除去処理時、とくに金属配線が密集した配線密度の高い領域において、エロージョンによる配線厚の減少・ばらつきを招いてしまう。しかし、保護膜としてＳｉＯ２膜を用いた場合、ＳｉＯ２膜の比誘電率は通常４.２程度であり、保護膜の厚さを厚くすると、実効的な誘電率が増大してしまい、配線間絶縁膜として低誘電率膜を用いる効果が減少してしまう。
【００１２】
一方、Ｌ−Ｏｘ膜は、Ｏ２プラズマ処理および有機剥離処理によっても分子結合状態の変化が少ないことが示された（図３（ｂ））。Ｌ−Ｏｘ膜を用いることにより、保護膜の膜厚を薄くしても、エロージョン耐性を高めることができる。
また、保護膜の膜厚の下限をこのような範囲とすることにより、保護膜によるエロージョン耐性を充分に発揮させることができる。また、保護膜の膜厚の上限をこのような範囲とすることにより、配線間絶縁膜として低誘電率膜を用いた場合における低誘電率化の効果を保ったまま、エロージョン耐性を向上することができる。
図１６は、保護膜がＳｉＯ ２ 膜で、低誘電率膜がＬ−Ｏｘ膜（梯子型水素化シロキサンの具体例）の場合のこれらの膜厚の比（％）と配線間容量の増大量との関係を示す図である。ここで、後述する図４に示したのと同様の半導体装置において、エッチングストッパ膜２１３の膜厚を５０ｎｍ、第二配線間絶縁膜２１６の膜厚を２４０ｎｍ固定として、ＳｉＯ ２ 膜の膜厚を変化させた場合の配線間容量の増量をエッチングストッパ膜ありとして示す。また、図４と同様で、エッチングストッパ膜２１３を有しない構造の半導体装置において、第二配線間絶縁膜２１６の膜厚を２９０ｎｍ固定として、ＳｉＯ ２ 膜の膜厚を変化させた場合の配線間容量の増量をエッチングストッパ膜なしとして示す。いずれの場合も、上層配線２７０の幅を０．２０μｍ、配線間隔を０．２μｍとした。このように、保護膜の最も厚い部分の膜厚を低誘電率膜の最も厚い膜厚の３０％以下とすることにより、配線間容量の増大量を保護膜を設けなかった場合を基準として５％以内に抑えることができ、エロージョン耐性を向上することができるとともに、低誘電率化の効果を保つことができる。
【００１３】
本発明の半導体装置において、保護膜は、低誘電率膜よりも化学機械研磨処理における研磨耐性が高い材料により構成することができる。
【００１４】
このようにすれば、低誘電率膜上に保護膜が形成されているので、金属配線形成時に化学機械研磨処理を行う際におけるエロージョン耐性を高めることができる。ここで、保護膜は、シリコン酸化膜とすることができる。上述したように、シリコン酸化膜はＬ−Ｏｘ膜と比較しても研磨速度が遅く、保護膜としての機能を奏する。
【００１６】
本発明の半導体装置は、金属配線を複数有し、複数の金属配線のうちの一つの配線が孤立して形成された孤立領域と、他の複数の金属配線が密集して形成された配線密度の高い密集領域とを含むことができる。
【００１７】
本発明の半導体装置において、密集領域において、複数の金属配線は、互いに実質的に平行な部分における配線間隔の上限が、各金属配線の配線幅の２倍以下とすることができる。
【００１８】
このような密集領域においてエロージョンが発生しやすく、上述したような梯子型水素化シロキサンにより構成された低誘電率膜および低誘電率膜上に設けられた保護膜を用いることによりエロージョン耐性が向上する。また、配線間隔の下限についてはとくに限定されないが、たとえば、各金属配線の配線幅の０．２５倍以上とすることができる。このような範囲において実効的な配線構造が形成されるからである。配線間隔がより狭い場合にエロージョンが生じやすく、配線間隔を狭くした場合にもエロージョン耐性が向上するというメリットが得られるのは明らかである。
【００１９】
なお、本発明は、いわゆるシングルダマシン法により形成された配線構造を有する半導体装置に適用することもでき、またデュアルダマシン法により形成された配線構造を有する半導体装置に適用することもできる。また、デュアルダマシン法においては、まず配線溝を形成するいわゆるトレンチファーストプロセス、まずビアホールを形成するいわゆるビアファーストプロセス、またはビアホール形成用のエッチングストッパ膜を形成した後に配線溝を形成し、その後にビアホールを形成するいわゆるミドルファーストプロセスのいずれに適用することもできる。また、本発明は、これらの方法に限らず、他の種々の方法により形成された配線構造を有する半導体装置に適用することもできる。
【００２３】
本発明の半導体装置は、低誘電率膜および保護膜を含む配線間絶縁膜および金属配線が形成された層が複数積層された多層配線構造とすることができる。本発明によれば、各配線間絶縁膜におけるエロージョン耐性を高めることができるので、各層を平坦化することができ、これらを積層させた際に、多層配線構造を安定的に精度よく形成することができる。
【００２４】
本発明の半導体装置において、保護膜は低誘電率膜上に接して設けられてもよい。低誘電率膜として梯子型水素化シロキサンを、保護膜としてシリコン酸化膜を用いた場合、これらの膜間の密着性が向上し、この密着性の向上によってもエロージョン耐性を高めることができる。なお、保護膜は低誘電率膜に接して設けられた構成に限られず、これらの膜間に介在層（または膜）が形成されてもよい。
【００２５】
本発明によれば、半導体基板上に、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜を形成する工程と、低誘電率膜上に保護膜を形成する工程と、低誘電率膜および保護膜中に金属配線を形成する工程と、低誘電率膜上に保護膜が形成された状態で、金属配線を研磨する工程と、を含み、保護膜の最も厚い膜厚は、金属配線を研磨する工程の後に、低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置の製造方法が提供される。
【００２６】
このようにすれば、低誘電率膜上に保護膜が形成されているので、金属配線形成時の研磨工程におけるエロージョン耐性を高めることができる。ここで、保護膜は、シリコン酸化膜とすることができる。
また、保護膜の膜厚の下限をこのような範囲とすることにより、保護膜によるエロージョン耐性を充分に発揮させることができる。また、保護膜の膜厚の上限をこのような範囲とすることにより、配線間絶縁膜として低誘電率膜を用いた場合における低誘電率化の効果を保ったまま、エロージョン耐性を向上することができる。
【００２７】
本発明の半導体装置の製造方法において、配線間絶縁に配線溝を形成する工程をさらに含むことができ、金属配線を形成する工程において、配線溝を埋め込むように配線金属膜を埋め込むことができ、金属配線を研磨する工程において、配線溝外部の配線金属膜を研磨して除去することができる。
【００２８】
本発明の半導体装置の製造方法において、研磨する工程の後に、保護膜上に層間絶縁膜を形成する工程と、層間絶縁膜を研磨して平坦化する工程と、をさらに含むことができ、各工程を繰り返して多層配線構造を形成することができる。
本発明の半導体装置の製造方法において、低誘電率膜を形成する工程において、低誘電率膜を成膜して２００℃以上４００℃以下の雰囲気温度で焼成することができる。
【００２９】
本発明によれば、各配線間絶縁膜におけるエロージョン耐性を高めることができるので、各層を平坦化することができ、これらを積層させた際に、多層配線構造を安定的に精度よく形成することができる。
【００３０】
【発明の実施の形態】
本発明の実施の形態において、配線が形成される配線間絶縁膜は、梯子型水素化シロキサンにより構成された低誘電率膜を含む。
【００３１】
以下、梯子型水素化シロキサン膜の構造を説明する。
梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３nmの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイドとよばれるＬ−ＯｘＴＭ（商標）（以下単にＬ−Ｏｘと示す。）等を例示することができる。なお、Ｌ−Ｏxをポーラス化した絶縁材料を用いることもできる。
【００３２】
図１１に梯子型水素化シロキサン構造を有するＬ−Ｏｘの構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏxの物性データを図１２に示す。
【００３３】
Ｌ−Ｏｘが図１１の構造を有することは、図１３に示すＦＴ−ＩＲの観測結果により確認されている。図１３のチャートで特徴的なのは、約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また８７０ｃｍ−１付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【００３４】
Ｌ−Ｏｘは焼成条件によっても物性が変動する。このことを図１４に基づいて説明する。
【００３５】
窒素等の不活性ガス雰囲気で２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。図１４中、Ｒ．Ｉ．は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【００３６】
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。２００℃未満では測定できなかった。
【００３７】
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
【００３８】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘが安定的に得られることがわかる。
【００３９】
図１５は、従来知られている３次元的なかご型の分子構造をもつ水素化シルセスキオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す（「semiconductor technology outlook １９９８年：p.４３１−４３５」より引用。）。
【００４０】
上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【００４１】
（第一の実施の形態）
本実施の形態は、シングルダマシン法で多層配線構造を形成する際に本発明を適用した例である。
【００４２】
図４は本実施の形態に係る半導体装置の構造を示す断面図である。
本実施の形態における半導体装置２００は、下層配線２５５がビアプラグを介して上層配線２７０に接続された構成を有する。
【００４３】
下層配線２５５は積層膜に形成された溝部に設けられている。この溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、たとえばＳｉＣまたはＳｉＣＮ膜であるエッチングストッパ膜２０２、梯子型の水素化シロキサンであるＬ−Ｏｘ膜により構成された第一配線間絶縁膜２０３およびＳｉＯ２膜により構成された第一保護膜２０４からなる積層膜に形成されている。下層配線２５５の側面と底面は、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造により構成されたバリア膜２０８に覆われている。Ｌ−Ｏｘ膜とは、上述したように、ラダーオキサイドとよばれる梯子型の水素化シロキサンである。
【００４４】
ビアプラグは、第一保護膜２０４上のＳｉＣＮ膜であるエッチングストッパ膜２１１およびＳｉＯ２膜である層間絶縁膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜であるバリア膜２２６に覆われ、その中が銅膜であるビア金属膜２２８で埋め込まれている。
【００４５】
上層配線２７０は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＣＮ膜であるエッチングストッパ膜２１３、Ｌ−Ｏｘ膜である第二配線間絶縁膜２１６およびＳｉＯ２膜である第二保護膜２１７からなる積層膜に形成されている。上層配線２７０の側面はＴａ／ＴａＮ膜であるバリア膜２２０に覆われ、その中が銅膜である配線金属膜２２３で埋め込まれている。
【００４６】
上層配線２７０は、孤立配線２７０ａと、密集して形成された複数の密集配線２７０ｂ、２７０ｃ、および２７０ｄとを含む。密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域にはエロージョン領域２７１が形成される。
【００４７】
ここで、第二配線間絶縁膜２１６の膜厚はたとえば約２００ｎｍ、上層配線２７０の幅は約０.２０μｍとすることができる。なお、この場合、密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域における最小配線間隔は０．４０μｍ以下とする。この場合、第二保護膜２１７は、孤立配線２７０ａが形成された領域付近の最も厚い部分の膜厚が３０ｎｍ以上７０ｎｍ以下となるように形成されるのが好ましい。また、たとえば、上層配線２７０の幅が０．６０μｍ、配線間隔が０．２０μｍとなるような設計にすることもでき、このような場合に従来のエロージョンが発生しやすいが、第二配線間絶縁膜２１６をＬ−Ｏｘ膜により構成することによって、エロージョン耐性を高めることができる。
【００４８】
また、第二配線間絶縁膜２１６がより上層に形成される場合、密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域における最小配線間隔は０．８０μｍ程度とすることもできる。この場合、第二配線間絶縁膜２１６の膜厚はたとえば約３５０ｎｍ、上層配線２７０の幅は約０．４０μｍとすることができる。この場合、第二保護膜２１７は、孤立配線２７０ａが形成された領域付近の最も厚い部分の膜厚が７０ｎｍ以上１２５ｎｍ以下となるように形成されるのが好ましい。また、たとえば、上層配線２７０の幅が１．６０μｍ、配線間隔が０．４０μｍとなるような設計にすることもでき、このような場合に従来のエロージョンが発生しやすいが、第二配線間絶縁膜２１６をＬ−Ｏｘ膜により構成することによって、エロージョン耐性を高めることができる。
【００４９】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図５は図４に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。ここでは、層間絶縁膜２１２より下層のものは省略しており、また層間絶縁膜２１２中、バリア膜２２６およびビア金属膜２２８（図４参照）は省略している。
【００５０】
まず、たとえば層間絶縁膜２１２上にエッチングストッパ膜２１３、その上に第二配線間絶縁膜２１６（たとえば膜厚２５０ｎｍ）、その上に第二保護膜２１７を形成する（図５（ａ））。ここで、第二保護膜２１７の膜厚は、第二配線間絶縁膜２１６の膜厚に対して、好ましくは１０％以上６０％以下、より好ましくは約５０％程度とする。
【００５１】
次に、既知のリソグラフィー技術およびエッチング技術により、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７に配線溝２０７を形成する（図５（ｂ））。
【００５２】
つづいて、配線溝２０７内にスパッタリング法によりバリア膜２２０を形成する。次に、バリア膜２２０上において、配線溝２０７を埋め込むように、たとえば電界めっき法により配線金属膜２２３を形成する（図５（ｃ））。
【００５３】
その後、配線溝２０７外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、孤立配線２７０ａおよび密集配線２７０ｂ〜２７０ｄが形成される（図５（ｄ））。ＣＭＰ工程において、第二保護膜２１７および第二配線間絶縁膜２１６も一部除去されるが、とくに密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域では、孤立配線２７０ａ周囲の領域よりも第二保護膜２１７および第二配線間絶縁膜２１６が多く除去される。本実施の形態においては、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い密集領域においても第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。ここで、第二保護膜２１７の膜厚は、ＣＭＰ工程後において、第二配線間絶縁膜２１６が最も厚い部分の膜厚の１０％以上３０％以下となるように形成されるのが好ましい。
【００５４】
以上のようにして配線を形成し、当該配線上に配線間を電気的に接続するビアを形成する工程を繰り返すことにより、シングルダマシンプロセスにより、所望の層数の多層配線構造を有する半導体装置を製造することができる。
【００５５】
本実施の形態において、配線間絶縁膜としてＬ−Ｏｘ膜を用いることにより、研磨耐性が高まるため、低誘電率材料により構成された配線間絶縁膜上に形成する保護膜の膜厚を薄くしてもエロージョン耐性を高めることができる。
【００５６】
（第二の実施の形態）
本実施の形態は、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるトレンチファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００５７】
図６は本実施の形態に係る半導体装置の構造を示す断面図である。
本実施の形態においても、第一の実施の形態と同様、半導体装置２００は、下地絶縁膜２０１、エッチングストッパ膜２０２、第一配線間絶縁膜２０３、第一保護膜２０４、エッチングストッパ膜２１１、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７がこの順で積層された構造を有する。ここで、第一配線間絶縁膜２０３、第一保護膜２０４、およびエッチングストッパ膜２１１にはバリア膜２０８および配線金属膜２０９により構成された下層配線２５５が形成されている。エッチングストッパ膜２１１、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７にはバリア膜２２０および配線金属膜２２３が形成されている。また、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７には、バリア膜２２０および配線金属膜２２３により構成された孤立配線２７０ａ、ならびに同様にバリア膜および配線金属膜により構成された密集配線２７０ｂ、２７０ｃ、および２７０ｄが形成されている。密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域にはエロージョン領域２７１が形成されている。
【００５８】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図７は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００５９】
本実施の形態において、まず、第二保護膜２１７上にレジスト膜２７２が形成される。第二配線間絶縁膜２１６、第二保護膜２１７およびレジスト膜２７２には、既知のリソグラフィー技術およびエッチングエッチング技術により、孤立配線形成用溝２７３ａ、密集配線形成用溝２７３ｂ、密集配線形成用溝２７３ｃ、および密集配線形成用溝２７３ｄが形成される（図７（ａ））。なお、ここでは図示していないが、レジスト膜２７２によるレジストパターニングを制御よく行うためには、レジスト膜２７２の下に反射防止膜を設けることもできる。このようにすると、層間に反射防止膜が埋設され、エッチングストッパ膜２１３の突き抜けを防止することもできる。
【００６０】
次に、孤立配線形成用溝２７３ａ、および配線形成用溝２７３ｂ〜２７３ｄの形成に用いたレジスト膜２７２を除去し、次いで、孤立配線形成用溝２７３ａ、および配線形成用溝２７３ｂ〜２７３ｄを埋め込むように、第二保護膜２１７上にレジスト膜２７４を形成する。つづいて、レジスト膜２７４を用いて、エッチングストッパ膜２１３、層間絶縁膜２１２、およびエッチングストッパ膜２１１のビアを形成する領域に既知のリソグラフィー技術およびエッチング技術を用いてビアホール２７５を形成する（図７（ｂ））。
【００６１】
この後、レジスト膜２７４を除去する。これにより、下層配線２５５上にビアホール２７５および孤立配線形成用溝２７３ａが連続して形成される（図７（ｃ））。つづいて、ビアホール２７５および孤立配線形成用溝２７３ａ内、密集配線形成用溝２７３ｂ内、密集配線形成用溝２７３ｃ内、密集配線形成用溝２７３ｄ内にそれぞれスパッタリング法によりバリア膜２２０を形成する。次に、バリア膜２２０上において、ビアホール２７５および孤立配線形成用溝２７３ａ、密集配線形成用溝２７３ｂ、密集配線形成用溝２７３ｃ、密集配線形成用溝２７３ｄを埋め込むように、たとえば電界めっき法により配線金属膜２２３を形成する（図７（ｄ））。その後、孤立配線形成用溝２７３ａ、および密集配線形成用溝２７３ｂ〜２３７ｄ外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したような孤立配線２７０ａ、密集配線２７０ｂ〜２７０ｄを含む半導体装置２００が形成される。このとき、密集配線形成用溝２７３ｂ〜２３７ｄが形成されていた領域では、第二保護膜２１７および第二配線間絶縁膜２１６も一部除去され、エロージョン領域２７１が形成される。
【００６２】
本実施の形態においても、ＣＭＰ工程において、第二保護膜２１７および第二配線間絶縁膜２１６が一部除去され、とくに密集配線２７０ｂ〜２７０ｄが形成された配線密度の高い領域では、孤立配線２７０ａ周囲の領域よりも第二保護膜２１７および第二配線間絶縁膜２１６が多く除去される。本実施の形態においては、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域においても第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００６３】
（第三の実施の形態）
本実施の形態は、第二の実施の形態と同様、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるビアファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一および第二の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００６４】
本実施の形態においても、半導体装置２００は第二の実施の形態において図６に示したのと同様の構成を有する。
【００６５】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図８は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００６６】
まず、下層配線２５５上にエッチングストッパ膜２１１、層間絶縁膜２１２、第二配線間絶縁膜２１６、および第二保護膜２１７をこの順で積層させる（図８（ａ））。このとき、層間絶縁膜２１２形成後に、下層配線２５５形成時のＣＭＰ工程で発生した凹凸を低減するために、層間絶縁膜２１２をＣＭＰで処理して表面平坦化を行うのが好ましい。これにより、多層配線構造を形成した場合であっても、各層を平坦に保つことができ、半導体装置を精度よく安定的に製造することができる。
【００６７】
次に、第二保護膜２１７上にレジスト膜２７７を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７にビアホール２７８を形成する（図８（ｂ））。ここで、エッチングストッパ膜２１１は、ビアホール２７８形成時のエッチングを止める機能を有する。
【００６８】
次に、ビアホール２７８形成に用いたレジスト膜２７７を部分的に除去した後、既知のリソグラフィー技術およびエッチング技術により第二配線間絶縁膜２１６および第二保護膜２１７に配線溝２７９を形成する（図８（ｃ））。
【００６９】
その後、配線溝２７９形成に用いたレジスト膜２７７を完全に除去し、ビアホール２７８底のエッチングストッパ膜２１１をエッチングにより除去する。つづいて、第二の実施の形態において図７（ｄ）を参照して説明したのと同様に、バリア膜２２０および配線金属膜２２３を形成する。次いで、配線溝２７９外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したのと同様の半導体装置が形成される。
【００７０】
本実施の形態においても、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域において第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００７１】
（第四の実施の形態）
本実施の形態は、第二および第三の実施の形態と同様、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用した例である。ここでは、いわゆるミドルファースト法で配線およびビアを形成する方法を例として説明する。本実施の形態において、第一〜第三の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００７２】
本実施の形態においても、半導体装置２００は第二の実施の形態において図６に示したのと同様の構成を有する。
【００７３】
次に、本実施の形態に係る半導体装置の製造方法について説明する。図９は図６に示した半導体装置の上層配線２７０部分を形成する工程を示す断面図である。
【００７４】
まず、下層配線２５５上にエッチングストッパ膜２１１、層間絶縁膜２１２、およびエッチングストッパ膜２１３をこの順で積層させる（図９（ａ））。
【００７５】
次に、エッチングストッパ膜２１３上にレジスト膜２８１を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、ビアホール２８２となる領域のエッチングストッパ膜２１３を除去する（図９（ｂ））。
【００７６】
次に、レジスト膜２８１を除去し、エッチングストッパ膜２１３上に第二配線間絶縁膜２１６および第二保護膜２１７を形成する（図９（ｃ））。
【００７７】
その後、第二保護膜２１７上にレジスト膜２８３を形成する。つづいて、既知のリソグラフィー技術およびエッチング技術により、第二配線間絶縁膜２１６および第二保護膜２１７に配線溝２８４を形成する。このとき、エッチングにより形成される配線溝２８４がエッチングストッパ膜２１３に到達した後、さらにビアホール２８２を形成するためにエッチングを継続する（図９（ｄ））。ここで、バリア膜２０８はビアホール２８２形成時エッチングを止める機能を有する。この後、第三の実施の形態と同様にエッチングストッパ膜２１１を除去し、バリア膜２２０および配線金属膜２２３を形成する。次いで、配線溝２８４外部に形成された不要なバリア膜２２０および配線金属膜２２３をＣＭＰにより除去する。これにより、図６に示したのと同様の半導体装置が形成される。
【００７８】
本実施の形態においても、第二配線間絶縁膜２１６として研磨耐性の高いＬ−Ｏｘ膜を用いているため、配線密度の高い領域において第二保護膜２１７および第二配線間絶縁膜２１６が除去されるエロージョン領域２７１を少なくすることができる。
【００７９】
【実施例】
（実施例）
第一の実施の形態で説明したように、シングルダマシン法を用いて、図４に示した構造の半導体装置を製造した。ここで、第二保護膜２１７としてＳｉＯ２膜（膜厚８０ｎｍ）を用い、第二配線間絶縁膜２１６としてＬ−Ｏｘ膜（膜厚２００ｎｍ）を用いた。
【００８０】
（比較例）
第二配線間絶縁膜２１６としてＨＳＱ膜（膜厚２００ｎｍ）を用いた以外は実施例と同様にして半導体装置を製造した。
【００８１】
図１０は、以上のようにして半導体装置を形成した際の配線が密集して形成された密集部における配線の抵抗と孤立配線が形成された孤立部における配線の抵抗の比（配線抵抗比）と、ＣＭＰ工程後の孤立配線部分の保護膜（ＳｉＯ２膜）の膜厚との関係を示すグラフである。ここで、密集部とは、配線間隔が０.２０μｍの領域のことであり、孤立部とは、配線間隔が５.００μｍ領域のことである。
【００８２】
実施例において、配線間絶縁膜としてＬ−Ｏｘ膜を用いた場合であっても、配線抵抗比は、孤立部における保護膜（ＳｉＯ２膜）の膜厚が約２０ｎｍより薄くとなると増大してしまう。これは、保護膜の膜厚がある程度以上でないと、密集部においてエロージョンが発生し、配線容量が大きくなることが原因だと考えられる。したがって、配線容量を増大させず、安定した配線抵抗および配線容量を得るためには、配線間金属膜上に形成される保護膜の膜厚が配線間金属膜の膜厚の１０％以上となるように形成するのが好ましい。また、配線間金属膜の比誘電率を低く保つという観点からは、配線間金属膜上に形成される保護膜の膜厚を配線間金属膜の膜厚の６０％以下とするのが好ましい。
【００８３】
また、比較例において、配線間絶縁膜としてかご型の分子構造を有するＨＳＱ膜を用いた場合、孤立部における保護膜（ＳｉＯ２膜）の膜厚が７０ｎｍの場合であっても、配線抵抗比が高かった。これにより、配線間絶縁膜としてＨＳＱ膜を用いた場合、保護膜の膜厚を厚くしても安定した配線抵抗および配線容量が得られないことが示唆される。
【００８４】
また、図２に示した結果から、Ｌ−Ｏｘ膜は梯子型の分子構造に起因してかご型の分子構造を有するＨＳＱ膜よりも化学的・機械的に強度が高いため、配線密度の高い領域においてエロージョンによってＳｉＯ２膜が完全に研磨されたとしても、配線層の膜減りが少ないことも理解される。
【００８５】
さらに、図３および図１１〜図１５に示した結果からも、Ｌ−Ｏｘ膜はかご型の分子構造を有するＨＳＱ膜よりも化学的に安定であることがわかる。
【００８６】
【発明の効果】
本発明によれば、本発明によれば、いわゆるダマシン法により形成された金属配線を含む半導体装置またはその製造方法において、エロージョン耐性を高めることができる。本発明によれば、このような半導体装置またはその製造方法において、実効的な誘電率を上げることなく配線抵抗・配線容量ばらつきを少なくすることができる。
【図面の簡単な説明】
【図１】従来の半導体装置の構造を示す断面図である。
【図２】材料の違いによる研磨速度の違いを研磨量に基づき示す図である。
【図３】かご型の分子構造を有するＨＳＱ膜、およびＬ−Ｏｘ膜を用いた場合の種々の処理に対する各材料の変化を示す図である。
【図４】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図５】図４に示した半導体装置の上層配線部分を形成する工程を示す断面図である。
【図６】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図７】図６に示した半導体装置の上層配線部分を形成する工程の一例を示す断面図である。
【図８】図６に示した半導体装置の上層配線部分を形成する工程の他の例を示す断面図である。
【図９】図６に示した半導体装置の上層配線部分を形成する工程の他の例を示す断面図である。
【図１０】実施例において半導体装置を形成した際の配線抵抗比と、ＣＭＰ工程後の孤立配線部分の保護膜（ＳｉＯ２膜）の膜厚との関係を示すグラフである。
【図１１】梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す図である。
【図１２】Ｌ−Ｏｘ（商標）の物性データを示す図である。
【図１３】Ｌ−ＯxのＩＲスペクトルを示す図である。
【図１４】Ｌ−Ｏｘの屈折率および密度の焼成条件依存性を示す図である。
【図１５】ＨＳＱの分子骨格を示す図である。
【図１６】Ｌ−Ｏｘ膜上に保護膜としてＳｉＯ２膜を設けた場合のＳｉＯ２膜／Ｌ−Ｏｘ膜と配線間容量の増加量との関係を示す図である。
【符号の説明】
２００ 半導体装置
２０１ 下地絶縁膜
２０２ エッチングストッパ膜
２０３ 第一配線間絶縁膜
２０４ 第一保護膜
２０７ 配線溝
２０８ バリア膜
２０９ 配線金属膜
２１１ エッチングストッパ膜
２１２ 層間絶縁膜
２１３ エッチングストッパ膜
２１６ 第二配線間絶縁膜
２１７ 第二保護膜
２２０ バリア膜
２２３ 配線金属膜
２２６ バリア膜
２２８ ビア金属膜
２５５ 下層配線
２７０ 上層配線
２７０ａ 孤立配線
２７０ｂ 密集配線
２７０ｃ 密集配線
２７０ｄ 密集配線
２７１ エロージョン領域
２７２ レジスト膜
２７３ａ 孤立配線形成用溝
２７３ｂ 密集配線形成用溝
２７３ｃ 密集配線形成用溝
２７３ｄ 密集配線形成用溝
２７４ レジスト膜
２７５ ビアホール
２７７ レジスト膜
２７８ ビアホール
２７９ 配線溝
２８１ レジスト膜
２８２ ビアホール
２８３ レジスト膜
２８４ 配線溝
Claims (8)
- 半導体基板と、
前記半導体基板上に設けられ、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜と、
前記低誘電率膜上に設けられた保護膜と、
前記低誘電率膜および前記保護膜中に形成された金属配線と、
を含み、
前記保護膜において、最も厚い膜厚が前記低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記保護膜は、前記低誘電率膜よりも化学機械研磨処理における研磨耐性が高い材料により構成されたことを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記保護膜は、シリコン酸化膜であることを特徴とする半導体装置。 - 請求項１乃至３いずれかに記載の半導体装置において、
前記金属配線を複数有し、前記複数の金属配線のうちの一つの配線が孤立して形成された孤立領域と、他の前記複数の金属配線が密集して形成された配線密度の高い密集領域とを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記密集領域において、前記複数の金属配線は、互いに実質的に平行な部分における配線間隔が、各前記金属配線の配線幅の２倍以下であることを特徴とする半導体装置。 - 半導体基板上に、６３３ｎｍの波長における屈折率が１．３８以上１．４０以下であって、密度が１．５０ｇ／ｃｍ ３ 以上１．５８ｇ／ｃｍ ３ 以下である梯子型水素化シロキサンにより構成された低誘電率膜を形成する工程と、
前記低誘電率膜上に、保護膜を形成する工程と、
前記低誘電率膜および前記保護膜中に金属配線を形成する工程と、
前記低誘電率膜上に前記保護膜が形成された状態で、前記金属配線を研磨する工程と、
を含み、
前記保護膜の最も厚い膜厚は、前記金属配線を研磨する工程の後に、前記低誘電率膜の最も厚い膜厚の１０％以上３０％以下であることを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
前記研磨する工程の後に、前記保護膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を研磨して平坦化する工程と、をさらに含み、
各前記工程を繰り返して多層配線構造を形成することを特徴とする半導体装置の製造方法。 - 請求項６または７に記載の半導体装置の製造方法において、
前記低誘電率膜を形成する工程において、前記低誘電率膜を成膜して２００℃以上４００℃以下の雰囲気温度で焼成することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024300A JP4092220B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置およびその製造方法 |
| US10/767,335 US7211896B2 (en) | 2003-01-31 | 2004-01-30 | Semiconductor device and method of manufacturing the same |
| US11/687,981 US20070161156A1 (en) | 2003-01-31 | 2007-03-19 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024300A JP4092220B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235550A JP2004235550A (ja) | 2004-08-19 |
| JP4092220B2 true JP4092220B2 (ja) | 2008-05-28 |
Family
ID=32952868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024300A Expired - Fee Related JP4092220B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7211896B2 (ja) |
| JP (1) | JP4092220B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101242794B (zh) * | 2005-08-17 | 2012-04-11 | 久光制药株式会社 | 具备易揭下的剥离片的粘贴膏 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3645129B2 (ja) * | 1999-06-25 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2012038961A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3818064A (en) * | 1973-08-31 | 1974-06-18 | Dow Corning | Low temperature fluorosilicone compositions |
| US5848687A (en) * | 1996-12-20 | 1998-12-15 | Shultz; Bradley | CD protector ring |
| JP3415741B2 (ja) * | 1997-03-31 | 2003-06-09 | 東レ・ダウコーニング・シリコーン株式会社 | 電気絶縁性薄膜形成用組成物および電気絶縁性薄膜の形成方法 |
| EP0881668A3 (en) * | 1997-05-28 | 2000-11-15 | Dow Corning Toray Silicone Company, Ltd. | Deposition of an electrically insulating thin film with a low dielectric constant |
| US5906859A (en) * | 1998-07-10 | 1999-05-25 | Dow Corning Corporation | Method for producing low dielectric coatings from hydrogen silsequioxane resin |
| US6231989B1 (en) * | 1998-11-20 | 2001-05-15 | Dow Corning Corporation | Method of forming coatings |
| KR100722731B1 (ko) * | 1999-03-31 | 2007-05-29 | 미쓰비시 마테리알 가부시키가이샤 | 다면체 유기규소 화합물 및 그의 제조방법 |
| US6440550B1 (en) * | 1999-10-18 | 2002-08-27 | Honeywell International Inc. | Deposition of fluorosilsesquioxane films |
| US6472076B1 (en) * | 1999-10-18 | 2002-10-29 | Honeywell International Inc. | Deposition of organosilsesquioxane films |
| JP2001176965A (ja) | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| US6558755B2 (en) * | 2000-03-20 | 2003-05-06 | Dow Corning Corporation | Plasma curing process for porous silica thin film |
| US6576300B1 (en) * | 2000-03-20 | 2003-06-10 | Dow Corning Corporation | High modulus, low dielectric constant coatings |
| US6663902B1 (en) * | 2000-09-19 | 2003-12-16 | Ecolab Inc. | Method and composition for the generation of chlorine dioxide using Iodo-Compounds, and methods of use |
| US6576345B1 (en) * | 2000-11-30 | 2003-06-10 | Novellus Systems Inc | Dielectric films with low dielectric constants |
| US6696352B1 (en) * | 2001-09-11 | 2004-02-24 | Silicon Wafer Technologies, Inc. | Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer |
| US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20050024721A (ko) * | 2003-09-01 | 2005-03-11 | 삼성전자주식회사 | 신규 실록산계 수지 및 이를 이용한 반도체 층간 절연막 |
-
2003
- 2003-01-31 JP JP2003024300A patent/JP4092220B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-30 US US10/767,335 patent/US7211896B2/en not_active Expired - Lifetime
-
2007
- 2007-03-19 US US11/687,981 patent/US20070161156A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101242794B (zh) * | 2005-08-17 | 2012-04-11 | 久光制药株式会社 | 具备易揭下的剥离片的粘贴膏 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070161156A1 (en) | 2007-07-12 |
| JP2004235550A (ja) | 2004-08-19 |
| US20040183200A1 (en) | 2004-09-23 |
| US7211896B2 (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538353B2 (en) | Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures | |
| JP4529880B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6184121B1 (en) | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same | |
| KR100571896B1 (ko) | 반도체 장치의 제조 방법 | |
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US6577011B1 (en) | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same | |
| US20050245100A1 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| US6054380A (en) | Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
| KR980012470A (ko) | 집적 회로에서의 저 캐패시턴스 구조를 위한 수소 실세스키옥산 박막 | |
| KR20080102983A (ko) | 반도체 장치 | |
| JP4746829B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| TWI323021B (en) | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric | |
| KR100703968B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004146798A (ja) | 半導体装置およびその製造方法 | |
| JP4092220B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP2010165864A (ja) | 半導体装置の製造方法 | |
| US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| JP2003068851A (ja) | 半導体装置及びその製造方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| KR100960934B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2005317835A (ja) | 半導体装置 | |
| US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4092220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |