JP4091401B2 - データレシーバ及びデータ受信方法 - Google Patents
データレシーバ及びデータ受信方法 Download PDFInfo
- Publication number
- JP4091401B2 JP4091401B2 JP2002308273A JP2002308273A JP4091401B2 JP 4091401 B2 JP4091401 B2 JP 4091401B2 JP 2002308273 A JP2002308273 A JP 2002308273A JP 2002308273 A JP2002308273 A JP 2002308273A JP 4091401 B2 JP4091401 B2 JP 4091401B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- data
- response
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 230000004044 response Effects 0.000 claims description 58
- 230000008054 signal transmission Effects 0.000 claims description 23
- 230000010354 integration Effects 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 21
- 101001128132 Homo sapiens NACHT, LRR and PYD domains-containing protein 7 Proteins 0.000 description 10
- 102100031902 NACHT, LRR and PYD domains-containing protein 7 Human genes 0.000 description 10
- 101000962329 Homo sapiens NACHT, LRR and PYD domains-containing protein 14 Proteins 0.000 description 7
- 101100294239 Homo sapiens NLRC5 gene Proteins 0.000 description 7
- 102100022697 NLR family member X1 Human genes 0.000 description 7
- 102100023432 Protein NLRC5 Human genes 0.000 description 7
- 101001125032 Homo sapiens Nucleotide-binding oligomerization domain-containing protein 1 Proteins 0.000 description 6
- 101001125026 Homo sapiens Nucleotide-binding oligomerization domain-containing protein 2 Proteins 0.000 description 6
- 102100029424 Nucleotide-binding oligomerization domain-containing protein 1 Human genes 0.000 description 6
- 102100029441 Nucleotide-binding oligomerization domain-containing protein 2 Human genes 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 101001109451 Homo sapiens NACHT, LRR and PYD domains-containing protein 9 Proteins 0.000 description 4
- 102100022694 NACHT, LRR and PYD domains-containing protein 9 Human genes 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 101000962363 Homo sapiens NACHT, LRR and PYD domains-containing protein 13 Proteins 0.000 description 3
- 101000979575 Homo sapiens NLR family CARD domain-containing protein 3 Proteins 0.000 description 3
- 102100039258 NACHT, LRR and PYD domains-containing protein 13 Human genes 0.000 description 3
- 102100023382 NLR family CARD domain-containing protein 3 Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、より詳細にはクロック信号に同期して受信された差動基準信号とデータを積分して受信データを高速で検出できるデータレシーバ及びデータ受信法に関する。
【０００２】
【従来の技術】
半導体素子間でデータを高速で送受信するための方法のうちの一つは、データを差動で送受信することである。しかし、この方法は、データを送受信するためのデータラインの数が増えるという短所がある。
【０００３】
図１は、従来の単一基準信号方式を用いるデータレシーバのブロックダイヤグラムである。図２は、図１の信号レベルを示すタイミングダイヤグラムである。
【０００４】
図１及び図２を参照して説明すると、データレシーバ１０は、一つの基準信号ＶＲＥＦを受信する一つの基準信号線１とＮ個のデータＤＡＴＡ１，ＤＡＴＡ２，．．．，ＤＡＴＡ Ｎを受信するＮ個のデータ線３，５，．．．，７とを備え、データレシーバ１０は、基準信号ＶＲＥＦとＮ個のデータＤＡＴＡ１，ＤＡＴＡ２，．．．，ＤＡＴＡ Ｎのそれぞれとを比較して、受信されたデータを検出する。
【０００５】
しかし、単一基準信号方式を用いるデータレシーバ１０は雑音に敏感なので、データを高速に受信することが難しい。また、データ伝送速度が速くなるほど伝送線の減衰効果のゆえにデータが小さくなるので、基準信号とデータとの差ＤＤ１も小さくなって受信されたデータを正確に検出することが難しいという問題点がある。
【０００６】
図３は、従来の差動信号方式を用いるデータレシーバのブロックダイヤグラムである。図４は、図３の信号レベルを示すタイミングダイヤグラムである。図３及び図４を参照すれば、差動信号方式を用いるレシーバ２０は、２Ｎ個のデータＤＡＴＡｉ，／ＤＡＴＡｉ（ｉは１ないしＮ）を受信する２Ｎ個のデータ線１１，１３，．．．，１５，１７を備える。ここで、データＤＡＴＡｉとデータ／ＤＡＴＡｉとは互いに相補的なデータである。
【０００７】
データレシーバ２０に入力される電圧差ＤＤ２とデータレシーバ１０に入力される電圧差ＤＤ１とが同じ場合、データレシーバ２０に入力されるデータＤＡＴＡｉのスイング幅の方が小さいので、データレシーバ２０の方が高速にデータを受信できる。しかし、データレシーバ２０は、単一基準信号レシーバ１０より概ねＮ本多いデータ線を備えなければならないという問題点がある。
【０００８】
米国特許第６，１６０，４２３号公報に詳細に記述されたレシーバでは、工程、電圧及び温度の変化により２つのインバータのトリップポイントが変化されうるので、受信されたデータを正確に検出できないという問題点がある。そして、比較器の出力信号レベルが小さい場合に、受信されたデータを正確に検出できないという問題点がある。
【０００９】
また、高周波領域で動作する場合に、’４２３号公報に記述されたレシーバは受信されたデータを正確に検出できないという問題点があり、スイッチのスイッチング動作時にグリッチが生じうるという問題点もある。更に、’４２３号公報に記述されたレシーバは、排他的論理和（ＸＯＲ）を用いるので、レシーバの全体的なレイアウト面積が拡大するという問題点もある。
【００１０】
［特許文献］
米国特許第６，１６０，４２３号公報
【発明が解決しようとする課題】
よって、本発明が解決しようとする技術的な課題は、高速でデータを検出する場合に生じる高周波雑音を減らすために信号積分方式を利用したデータレシーバ及びデータ受信方法を提供することである。
【００１１】
そして、もう１つの課題は、二つの基準信号線と一つのデータ線とを使用して工程、電圧または温度の変化に鈍く、しかも差動信号方式でデータを高速かつ正確に検出することができるデータレシーバ及びデータ受信方法を提供することである。
【００１２】
【課題を解決するための手段】
前記技術的課題を達成するためのデータレシーバは、積分増幅回路及び感知増幅回路を備える。前記積分増幅回路は、２つの差動基準信号の一方と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力し、前記感知増幅回路は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する。
【００１３】
或いは、データレシーバは、クロック信号に応答して、第１信号伝送線を通じて入力される第１基準信号または第２信号伝送線を通じて入力される第２基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する積分増幅回路、及び、前記クロック信号に応じて前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅して前記入力データを検出する感知増幅回路を備える。
【００１４】
或いは、データレシーバは、クロック信号に応答して第１基準信号と入力データとの差を積分して増幅し、第１差動信号対を出力する第１積分増幅回路と、前記クロック信号に応答して第２基準信号と前記入力データとの差を積分して増幅し、第２差動信号対を出力する第２積分増幅回路と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する感知増幅回路とを備え、ここで、前記第１基準信号対及び前記第２基準信号対は差動信号であることが望ましい。
【００１５】
前記第１基準信号は第１信号伝送線を通じて前記第１積分増幅回路の第１入力端に入力され、前記第２基準信号は第２信号伝送線を通じて前記第２積分増幅回路の第１入力端に入力され、前記入力データは第３信号伝送線を通じて前記第１積分増幅回路の第２入力端及び前記第２積分増幅回路の第２入力端に入力される。
【００１６】
前記第１積分増幅回路は、前記クロック信号の第１状態に応答して前記第１差動信号対のレベルを第１電源電圧レベルにプリチャージする第１プリチャージ回路と、前記記クロック信号の第２状態に応答して前記第１基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対を出力する第１増幅回路とを備える。第２積分増幅回路は、前記クロック信号の前記第１状態に応答して前記第２差動信号対のレベルを前記第１電源電圧レベルにプリチャージする第２プレチャージ回路と、前記クロック信号の前記第２状態に応答して前記第２基準信号と前記入力データとの差を積分して増幅し、前記第２差動信号対を出力する第２増幅回路とを備える。
【００１７】
前記感知増幅回路は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、第３差動信号を出力する感知回路と、前記第３差動信号をラッチするラッチ回路とを備え、第３差動信号は、前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答してＣＭＯＳレベルを有することが望ましい。
【００１８】
或いは、データレシーバは、クロック信号に応答して差動基準信号と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する第１積分増幅回路と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データのうち奇数番目データを検出する第１感知増幅回路と、前記クロック信号に応答して前記差動基準信号と前記入力データとの差を積分して増幅し、第３差動信号対及び第４差動信号対を出力する第２積分増幅回路と、前記クロック信号を反転させた反転クロック信号に応答して前記第３差動信号対の差及び前記第４差動信号対の差を感知して増幅し、前記入力データのうち偶数番号目データを検出する第２感知増幅回路とを備える。
【００１９】
前記差動基準信号は、直流信号または振動する信号であり、前記入力データはシングルエンディド信号であることが望ましい。
【００２０】
前記技術的課題を達成するためのデータ受信方法は、クロック信号に応答して２つの差動基準信号の一方と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する（ａ）段階と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含む。ここで、前記（ａ）段階は、直流または振動する前記差動基準信号を受信し、シングルエンディド信号の前記入力データを受信することが望ましい。
【００２１】
前記（ａ）段階は、前記クロック信号の第１状態に応答して前記第１及び第２差動信号対のレベルを第１電源電圧レベルにプリチャージする（ａ１）段階と、前記クロック信号の第２状態に応答して前記基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対及び前記第２差動信号対を出力する（ａ２）段階とを含むことが望ましい。
【００２２】
前記（ｂ）段階は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、第３差動信号を出力する（ｂ１）段階と、前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答してＣＭＯＳレベルを有する前記第３差動信号を出力する（ｂ２）段階とを含むことが望ましい。
【００２３】
或いは、データ受信方法は、クロック信号に応答して第１信号伝送線または第２信号伝送線を通じてそれぞれ入力される差動基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する（ａ）段階と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含む。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
【００２５】
図５は、本発明の第１実施形態によるデータレシーバの回路図を示す。図５には、説明の便宜のために、データＤＡＴＡｉを受信するための一つのデータ線１０３と差動基準信号対ＶＲＥＦ，／ＶＲＥＦを受信するための基準信号線対１０１，１０５とを備えるレシーバ１００が示されている。差動基準信号対ＶＲＥＦ，／ＶＲＥＦは、オシレーティング（振動）する信号またはＤＣ信号であることが望ましい。
【００２６】
従って、クロック信号に同期して積分信号方式でＮ（Ｎは自然数、例えばＮ＝１６）個のデータを同時に高速で正確に受信するデータレシーバは、差動基準信号対を受信するための二つの基準信号線とＮ個のデータをそれぞれを受信するためのＮ個のデータ線とが必要であり、Ｎ個のデータを受信するデータレシーバは、本発明の実施形態に従って容易に実現できる。
【００２７】
図５を参照すれば、データレシーバ１００は、積分増幅回路１１０及び感知増幅回路１３０を備える。積分増幅回路１１０は、第１積分増幅回路１１１と第２積分増幅回路１１５とを備え、感知増幅回路１３０は、信号演算・感知回路１３１とラッチ・ホールド回路１３７とを備える。
【００２８】
第１積分増幅回路１１１は、クロック信号ＣＬＫに応答して、信号伝送線１０１を通じて第１入力端に入力される第１基準信号ＶＲＥＦと信号伝送線１０３を通じて第２入力端に入力されるデータＤＡＴＡｉとの差を積分・増幅し、その結果として第１出力信号Ｖ１Ｐ、第２出力信号Ｖ１Ｎを第１出力端、第２出力端を通じてそれぞれ信号演算・感知回路１３１に出力する。第１出力信号Ｖ１Ｐ及び第２出力信号Ｖ１Ｎは差動信号である。
【００２９】
第２積分増幅回路１１５は、クロック信号ＣＬＫに応答して、信号伝送線１０３を通じて第３入力端に入力されるデータＤＡＴＡｉと信号伝送線１０５を通じて第４入力端に入力される第２基準信号／ＶＲＥＦとの差を積分・増幅し、その結果として第３出力信号Ｖ２Ｐ、第４出力信号Ｖ２Ｎを第３出力端、第４出力端を通じてそれぞれ信号演算・感知回路１３１に出力する。第３出力信号Ｖ２Ｐ及び第４出力信号Ｖ２Ｎは差動信号である。
【００３０】
信号演算・感知回路１３１は、クロック信号ＣＬＫに応答して、第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとの差及び／又は第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとの差を加算、減算とセンシング動作を通じて検出し、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとをラッチ・ホールド回路１３７に出力する。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは差動信号であるので、第５出力信号ＶＯＵＴが電源電圧ＶＤＤレベルを有する場合、第６出力信号ＶＯＵＴＢは接地電圧ＶＳＳレベルを有することが望ましいが、第５出力信号ＶＯＵＴ及び第６出力信号ＶＯＵＴＢは必ずしもＣＭＯＳレベルでフルスウィングする必要はない。
【００３１】
ラッチ・ホールド回路１３７は、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとをラッチ及びホールドして第７出力信号Ｑと第８出力信号ＱＢとを出力する。ここで、第７出力信号Ｑと第８出力信号ＱＢとは差動信号であってＣＭＯＳレベルでフルスウィングすることが望ましい。第７出力信号Ｑは積分増幅回路１１０に入力されたデータＤＡＴＡｉを検出した信号である。
【００３２】
図６は、図５の積分増幅回路１１０に入力される入力信号のタイミングダイヤグラムである。図６を参照すれば、積分増幅回路１１０に入力される信号は、データＤＡＴＡｉ（ｉは１ないし３）と第１基準信号ＶＲＥＦと第２基準信号／ＶＲＥＦとを含み、データＤＡＴＡ１は第１基準信号ＶＲＥＦと位相及び大きさが同一であり、データＤＡＴＡ２は第２基準信号／ＶＲＥＦと位相及び大きさが同一である。
【００３３】
図７は、図５の積分増幅回路の回路図を示す。図７を参照すれば、第１積分増幅回路１１１は、第１プリチャージ回路１１２と第１増幅回路１１３とを備える。
【００３４】
第１プリチャージ回路１１２の構成は次の通りである。第１キャパシタＣ１は電源電圧ＶＤＤとノードＮＯＤ１との間に接続され、第２キャパシタＣ３は電源電圧ＶＤＤとノードＮＯＤ２との間に接続されている。
【００３５】
クロック信号ＣＬＫはＰＭＯＳトランジスタＰ１ないしＰ３のゲートに入力され、ＰＭＯＳトランジスタＰ１は電源電圧ＶＤＤとノードＮＯＤ１との間に接続され、ＰＭＯＳトランジスタＰ３は電源電圧ＶＤＤとノードＮＯＤ２との間に接続され、ＰＭＯＳトランジスタＰ２はノードＮＯＤ１とノードＮＯＤ２との間に接続されている。例えば、ノードＮＯＤ１とノードＮＯＤ２とは、クロック信号ＣＬＫの非活性化（例えば、論理ロー）に応答して電源電圧ＶＤＤレベルにプリチャージされる。
【００３６】
第１増幅回路１１３の構成は次の通りである。第１基準信号ＶＲＥＦはＮＭＯＳトランジスタＮ１のゲートに入力され、ＮＭＯＳトランジスタＮ１はノードＮＯＤ１とノードＮＯＤ３との間に接続されている。データＤＡＴＡｉはＮＭＯＳトランジスタＮ２のゲートに入力され、ＮＭＯＳトランジスタＮ２はノードＮＯＤ２とノードＮＯＤ３との間に接続されている。第１電源１１４は、ノードＮＯＤ３と接地電源ＶＳＳとの間に接続されている。第１出力信号Ｖ１ＰはノードＮＯＤ２の出力信号であり、第２出力信号Ｖ１ＮはノードＮＯＤ１の出力信号である。
【００３７】
第２積分回路１１５は、第２プリチャージ回路１１６と第２増幅回路１１７とを備える。第２プリチャージ回路１１６の構成は次の通りである。第３キャパシタＣ５は電源電圧ＶＤＤとノードＮＯＤ５との間に接続され、第４キャパシタＣ７は電源電圧ＶＤＤとノードＮＯＤ４との間に接続されている。
【００３８】
クロック信号ＣＬＫはＰＭＯＳトランジスタＰ４ないしＰ６のゲートに入力され、ＰＭＯＳトランジスタＰ４は電源電圧ＶＤＤとノードＮＯＤ５との間に接続され、ＰＭＯＳトランジスタＰ６は電源電圧ＶＤＤとノードＮＯＤ４との間に接続され、ＰＭＯＳトランジスタＰ５はノードＮＯＤ４とノードＮＯＤ５との間に接続されている。例えば、ノードＮＯＤ４とノードＮＯＤ５とは、クロック信号ＣＬＫの非活性化に応答して電源電圧ＶＤＤレベルにプリチャージされる。
【００３９】
第２増幅回路１１７の構成は次の通りである。第２基準信号／ＶＲＥＦはＮＭＯＳトランジスタＮ４のゲートに入力され、ＮＭＯＳトランジスタＮ４はノードＮＯＤ４とノードＮＯＤ６との間に接続されている。データＤＡＴＡｉはＮＭＯＳトランジスタＮ３のゲートに入力され、ＮＭＯＳトランジスタＮ３はノードＮＯＤ５とノードＮＯＤ６との間に接続されている。第２電源１１８はノードＮＯＤ６と接地電源ＶＳＳ間に接続され、ノードＮＯＤ６の電流を接地電圧ＶＳＳ側にシンクする。第３出力信号Ｖ２ＰはノードＮＯＤ５の出力信号であり、第４出力信号Ｖ２ＮはノードＮＯＤ４の出力信号である。
【００４０】
図６及び７を参照して積分増幅回路の動作を簡単に説明すれば次の通りである。例えば、第１基準信号ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に高い場合、第１積分増幅回路１１１は、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第２出力信号Ｖ１Ｎと、該第２出力信号Ｖ１Ｎより相対的に高い信号レベルを有する第１出力信号Ｖ１Ｐとを出力する。
【００４１】
逆に、第１基準信号ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に低い場合、第１積分増幅回路１１１は、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第１出力信号Ｖ１Ｐと、該第１出力信号Ｖ１Ｐより相対的に高い信号レベルを有する第２出力信号Ｖ１Ｎとを出力する。
【００４２】
そして、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡｉの信号レベルとが同じ場合、第１積分増幅回路１１１の第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとは同じ信号レベルになる。
【００４３】
また、第２基準信号／ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に高い場合、第２積分増幅回路１１５は、第２基準信号／ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第４出力信号Ｖ２Ｎと、該第４出力信号Ｖ２Ｎより相対的に低い信号レベルを有する第３出力信号Ｖ２Ｐとを出力する。
【００４４】
逆に、第２基準信号／ＶＲＥＦのレベルがデータＤＡＴＡの信号レベルより相対的に低い場合、第２積分増幅回路１１５は、第２基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第４出力信号Ｖ２Ｎと、該第４出力信号Ｖ２Ｎより相対的に高い信号レベルを有する第３出力信号Ｖ２Ｐとを出力する。
【００４５】
そして、第２基準信号／ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとが同じ場合、第２積分増幅回路１１５の第３出力信号Ｖ１Ｐと第４出力信号Ｖ１Ｎとは同じ信号レベルになる。
【００４６】
図８は、図５の信号演算及び感知回路の回路図を示す。図８を参照すれば、信号演算・感知回路１３１は、プリチャージ回路１３３と感知回路１３５とを備える。
【００４７】
プリチャージ回路１３３の構成は次の通りである。クロック信号ＣＬＫはＰＭＯＳトランジスタＰ１１，Ｐ１４のゲートに入力され、ＰＭＯＳトランジスタＰ１１，Ｐ１２はともに電源電圧ＶＤＤとノードＮＯＤ１１との間に接続され、ＰＭＯＳトランジスタＰ１３，Ｐ１４はともに電源電圧ＶＤＤとノードＮＯＤ１２との間にそれぞれ接続されている。
【００４８】
そして、トランジスタＰ１２のゲートはノードＮＯＤ１２に接続され、ＰＭＯＳトランジスタＰ１３のゲートはノードＮＯＤ１１に接続され、ＰＭＯＳトランジスタＰ１５はノードＮＯＤ１１とノードＮＯＤ１２との間に接続されている。
【００４９】
直列に接続されたＮＭＯＳトランジスタＮ１１，Ｎ１７はノードＮＯＤ１１と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ１１のゲートはノードＮＯＤ１２に接続され、ＮＭＯＳトランジスタＮ１７のゲートにはクロック信号ＣＬＫが入力される。そして、直列に接続されたＮＭＯＳトランジスタＮ１２，Ｎ２２はノードＮＯＤ１２と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ１２のゲートはノードＮＯＤ１１に接続され、ＮＭＯＳトランジスタＮ２２のゲートにはクロック信号ＣＬＫが入力される。
【００５０】
第５出力信号ＶＯＵＴはノードＮＯＤ１１の出力信号であり、第６出力信号ＶＯＵＴＢはノードＮＯＤ１２の出力信号である。例えば、プリチャージ回路１３３は、クロック信号ＣＬＫの非活性化に応答して、ノードＮＯＤ１１とノードＮＯＤ１２とを電源電圧ＶＤＤレベルにプリチャージする。
【００５１】
感知回路１３５の構成は次の通りである。直列に接続されたＮＭＯＳトランジスタＮ１３，Ｎ１８はノードＮＯＤ１１とノードＮＯＤ１３との間に接続され、ＮＭＯＳトランジスタＮ１３のゲートには第１出力信号Ｖ１Ｐが入力され、ＮＭＯＳトランジスタＮ１８のゲートにはクロック信号ＣＬＫが入力される。また、直列に接続されたＮＭＯＳトランジスタＮ１４，Ｎ１９はノードＮＯＤ１２とノードＮＯＤ１３との間に接続され、ＮＭＯＳトランジスタＮ１４のゲートには第３出力信号Ｖ２Ｐが入力され、ＮＭＯＳトランジスタＮ１９のゲートにはクロック信号ＣＬＫが入力される。
【００５２】
そして、直列に接続されたＮＭＯＳトランジスタＮ１６，Ｎ２１はノードＮＯＤ１２とノードＮＯＤ１４との間に接続され、ＮＭＯＳトランジスタＮ１６のゲートには第２出力信号Ｖ１Ｎが入力され、ＮＭＯＳトランジスタＮ２１のゲートにはクロック信号ＣＬＫが入力される。また、直列に接続されたＮＭＯＳトランジスタＮ１５，Ｎ２０はノードＮＯＤ１１とノードＮＯＤ１４との間に接続され、ＮＭＯＳトランジスタＮ１５のゲートには第４出力信号Ｖ２Ｎが入力され、ＮＭＯＳトランジスタＮ２０のゲートにはクロック信号ＣＬＫが入力される。
【００５３】
ＮＭＯＳトランジスタＮ２３はノードＮＯＤ１３と接地電源ＶＳＳとの間に接続され、バイアスＢＩＡＳがＮＭＯＳトランジスタＮ２３のゲートに入力される。また、ＮＭＯＳトランジスタＮ２４はノードＮＯＤ１４と接地電源ＶＳＳとの間に接続され、バイアスＢＩＡＳがＮＭＯＳトランジスタＮ２４のゲートに入力される。ＮＭＯＳトランジスタＮ２３，Ｎ２４は所定の電流源として機能する。
【００５４】
図９は、図５のラッチ・ホールド回路の回路図を示す。ラッチ・ホールド回路１３７の構成は次の通りである。第５出力信号ＶＯＵＴはインバータＩＮ２に入力され、インバータＩＮ２の出力端ＮＯＤ３３はＮＭＯＳトランジスタＮ３３のゲートと接続されている。そして、第６出力信号ＶＯＵＴＢはインバータＩＮ１に入力され、インバータＩＮ１の出力端ＮＯＤ３１はＮＭＯＳトランジスタＮ３４のゲートと接続されている。
【００５５】
インバータＩＮ３はノードＮＯＤ３１とＰＭＯＳトランジスタＰ３１のゲートとの間に接続され、インバータＩＮ４はノードＮＯＤ３３とＰＭＯＳトランジスタＰ３２のゲートとの間に接続されている。そして、ＰＭＯＳトランジスタＰ３１，Ｐ３３はともに電源電圧ＶＤＤとノードＮＯＤ３５との間に接続され、ＮＭＯＳトランジスタＮ３１，Ｎ３３はともにノードＮＯＤ３５と接地電圧ＶＳＳとの間に接続されている。ＰＭＯＳトランジスタＰ３３とＮＭＯＳトランジスタＮ３１のゲートはノードＮＯＤ３７に接続されている。
【００５６】
ＰＭＯＳトランジスタＰ３２，Ｐ３４はともに電源電圧ＶＤＤとノードＮＯＤ３７との間に接続され、ＮＭＯＳトランジスタＮ３２，Ｎ３４はともにノードＮＯＤ３７と接地電圧ＶＳＳとの間に接続されている。ＰＭＯＳトランジスタＰ３４とＮＭＯＳトランジスタＮ３２のゲートはノードＮＯＤ３５に接続されている。第７出力信号ＱはノードＮＯＤ３５の出力信号であり、第８出力信号ＱＢはノードＮＯＤ３７の出力信号である。また、第７出力信号Ｑと第８出力信号ＱＢは互いに相補的な信号であり、ラッチ・ホールド回路１３７の出力信号Ｑ，ＱＢは完全なＣＭＯＳデジタル信号である。
【００５７】
以下、図６ないし図９を参照して本発明の一実施形態によるデータレシーバ１００の動作を詳細に説明する。ここで、図７のノードＮＯＤ４及びノードＮＯＤ５の電圧と、図８のノードＮＯＤ１１及びノードＮＯＤ１２の電圧は、クロック信号ＣＬＫの非活性化に応答して電源電圧ＶＤＤレベルにプリチャージされていると仮定する。以下、第１、第２基準信号ＶＲＥＦ，／ＶＲＥＦを第１、第２基準電圧と表現する。
【００５８】
まず、図６の区間Ｔ１において、論理「ロー」であるデータＤＡＴＡ１がデータレシーバ１００により検出される動作を説明する。データＤＡＴＡ１と第１基準電圧ＶＲＥＦとの差は、データＤＡＴＡ１と第２基準電圧／ＶＲＥＦとの差より小さい。従って、クロック信号ＣＬＫが活性化（例えば、論理ハイ）されると、図７の第２積分増幅回路１１５が第１積分増幅回路１１１よりも支配的に動作するので、第２積分増幅回路１１５がデータＤＡＴＡ１と第２基準電圧／ＶＲＥＦとの差を積分増幅し、その差に相当する第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとを出力する。
【００５９】
すなわち、図７の第２増幅回路１１７は、第２基準電圧／ＶＲＥＦとデータＤＡＴＡ１とを受信してそれらの差を積分増幅し、その差に相当する第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとを出力する。この場合、第３出力信号Ｖ２Ｐレベルは第４出力信号Ｖ２Ｎレベルより低い。
【００６０】
そして、図８の感知回路１３５は、クロック信号ＣＬＫ及びバイアスＢＩＡＳが活性化されると、第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとに応じて電源電圧ＶＤＤレベルを有する第６出力信号ＶＯＵＴＢと接地電源ＶＳＳレベルを有する第５出力信号ＶＯＵＴとを出力する。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは差動信号であって完全なＣＭＯＳレベルを有し得ない。
【００６１】
図９のラッチ・ホールド回路１３７のＮＭＯＳトランジスタＮ３３は、インバータＩＮ２により反転された第５出力信号ＶＯＵＴに応じてターンオンされるので、ノードＮＯＤ３５の出力信号Ｑは論理「ロー」になる。従って、論理「ロー」であるデータＤＡＴＡ１がデータレシーバ１００により論理「ロー」と検出される。すなわち、感知増幅回路１３０は、第２基準電圧／ＶＲＥＦとデータＤＡＴＡ１とを受信し、それらを加算、減算、センシング及びラッチして、入力されたデータＤＡＴＡ１を検出する。
【００６２】
次に、図６の区間Ｔ１において、論理「ハイ」であるデータＤＡＴＡ２がデータレシーバ１００により検出される動作を説明する。データＤＡＴＡ２と第１基準電圧ＶＲＥＦとの差は、データＤＡＴＡ２と第２基準電圧／ＶＲＥＦとの差より大きい。従って、クロック信号ＣＬＫが活性化されると、図７の第１積分増幅回路１１１が第２積分増幅回路１１５よりも支配的に動作する。
【００６３】
図７の第１増幅回路１１３は、第１基準電圧ＶＲＥＦとデータＤＡＴＡ２とを受信してそれらの差を積分増幅し、それらの差に相当する第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとをそれぞれ出力する。この場合、第１出力信号Ｖ１Ｐのレベルは第２出力信号Ｖ１Ｎのレベルより低い。
【００６４】
図８の感知回路１３５は、クロック信号ＣＬＫ及びバイアスＢＩＡＳが活性化されると、第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとに応じて電源電圧ＶＤＤレベルを有する第５出力信号ＶＯＵＴと接地電源ＶＳＳレベルを有する第６出力信号ＶＯＵＴＢとを出力することが望ましいが、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとがフルスウィングをしない場合もある。従って、第５出力信号ＶＯＵＴが電源電圧ＶＤＤレベルより低いレベルを有し、第６出力信号ＶＯＵＴＢが接地電源ＶＳＳレベルより高いレベルを有する場合もありうる。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは、差動信号であることが望ましい。
【００６５】
図９のラッチ・ホールド回路１３７のＮＭＯＳトランジスタＮ３４は、インバータＩＮ１により反転された第６出力信号ＶＯＵＴＢに応じてターンオンされるので、ノードＮＯＤ３７の出力信号ＱＢは論理「ロー」になる。しかし、ＰＭＯＳトランジスタＰ３１は第６出力信号ＶＯＵＴＢによりターンオンされるので、ノードＮＯＤ３５の出力信号Ｑは論理「ハイ」となる。ラッチ・ホールド回路１３７の出力信号Ｑ，ＱＢは完全なＣＭＯＳデジタル信号であるので、論理「ハイ」であるデータＤＡＴＡ２がデータレシーバ１００により論理「ハイ」と検出される。
【００６６】
図６の区間Ｔ１において、論理「ハイ」であるデータＤＡＴＡ３がデータレシーバ１００により検出される動作は、データＤＡＴＡ２がデータレシーバ１００により検出される動作と同一なので、論理「ハイ」であるデータＤＡＴＡ３を検出する動作については省略する。
【００６７】
図６の区間Ｔ２において、論理「ハイ」であるデータＤＡＴＡ１とデータＤＡＴＡ３とがデータレシーバ１００により検出される動作を説明する。図７を参照すれば、第２増幅回路１１７が第１増幅回路１１３よりも支配的に動作して第２増幅回路１１７の第３出力信号Ｖ２Ｐのレベルが第４出力信号Ｖ２Ｎのレベルより高い。
【００６８】
従って、図８の第６出力信号ＶＯＵＴＢはトランジスタＮ１４に入力される第３出力信号Ｖ２Ｐに応じて接地電圧ＶＳＳレベルにプルダウンされ、第５出力信号ＶＯＵＴはトランジスタＰ１２により電源電圧ＶＤＤレベルを維持することが望ましい。しかし、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢはフルスウィングしないこともある。
【００６９】
結局、信号演算・感知回路１３１は、電源電圧ＶＤＤレベルを有する第５出力信号ＶＯＵＴと接地電圧ＶＳＳレベルを有する第６出力信号ＶＯＵＴＢとをラッチ・ホールド回路１３７にそれぞれ出力することが望ましい。
【００７０】
図９のラッチ・ホールド回路１３７のトランジスタＮ３４は、インバータＩＮ１の出力信号に応じてターンオンされて第８出力信号ＱＢを接地電圧ＶＳＳレベルにプルダウンし、トランジスタＰ３１は、インバータＩＮ３の出力信号に応じてターンオンされて第７出力信号ＱＢを電源電圧ＶＤＤレベルにプルアップする。従って、区間Ｔ２において、論理「ハイ」であるデータＤＡＴＡ１またはデータＤＡＴＡ３はデータレシーバ１００により論理「ハイ」として検出される。
【００７１】
次に、図６の区間Ｔ２において、論理「ロー」であるデータＤＡＴＡ２がデータレシーバ１００により検出される動作を説明する。図７を参照すれば、第１増幅回路１１３が第２増幅回路１１７よりも支配的に動作して第１増幅回路１１３の第１出力信号Ｖ１Ｐのレベルが第２出力信号Ｖ１Ｎのレベルより高い。
【００７２】
従って、図８の第５出力信号ＶＯＵＴはトランジスタＮ１３に入力される第１出力信号Ｖ１Ｐに応じて接地電圧ＶＳＳレベルにプルダウンされ、第６出力信号ＶＯＵＴＢはトランジスタＰ１３により電源電圧ＶＤＤレベルを維持することが望ましい。しかし、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢそれぞれはＣＭＯＳレベルにフルスウィングしなくともよい。
【００７３】
結局、信号演算・感知回路１３１は、電源電圧ＶＤＤレベルを有する第６出力信号ＶＯＵＴＢと接地電圧ＶＳＳレベルを有する第５出力信号ＶＯＵＴとをラッチ・ホールド回路１３７にそれぞれ出力することが望ましいが、第５出力信号ＶＯＵＴがフルスウィングをしない場合、第５出力信号ＶＯＵＴは低いレベルを有する。
【００７４】
図９のラッチ・ホールド回路１３７のトランジスタＮ３３は、インバータＩＮ２の出力信号に応じてターンオンされて第７出力信号Ｑを接地電圧ＶＳＳレベルにプルダウンし、トランジスタＰ３２は、インバータＩＮ４の出力信号に応じてターンオンされて第８出力信号ＱＢを電源電圧ＶＤＤレベルにプルアップする。従って、区間Ｔ２において、論理「ロー」であるデータＤＡＴＡ２はデータレシーバ１００により論理「ロー」として検出される。
【００７５】
図１０は、本発明の第２実施形態によるデータレシーバの回路図を示す。図１０を参照すれば、データレシーバ２００は、奇数番目データと偶数番号目データとをどちらも受信するための構造を有する。
【００７６】
データレシーバ２００の積分増幅回路１１０Ａと感知増幅器１３０Ａとは奇数番目データを検出するための回路であり、レシーバ２００の積分増幅回路１１０Ｂと感知増幅器１３０Ｂとは偶数番号目データを検出するための回路である。
【００７７】
図１０の積分増幅回路１１１Ａ，１１５Ａまたは積分増幅回路１１１Ｂ，１１５Ｂの構造及び動作は、図７に示された積分増幅回路１１１，１１５の構造及び動作と同一であり、図１０の感知増幅器１３０Ａの構造及び動作は、図５の感知増幅器１３０の構造及び動作と同一である。従って、レシーバ２００の具体的な動作は図５のデータレシーバ１００の動作から容易に分かる。
【００７８】
すなわち、図１０の感知増幅器１３０Ａは、クロック信号ＣＬＫＢに応答して積分増幅回路１１０Ａの出力信号を感知・増幅してデータライン１０３を通じて入力されるデータＤＡＴＡｉのうち奇数番目データを検出し、これを出力信号Ｑ＿ＯＤとする。
【００７９】
一方、図１０の感知増幅器１３０Ｂは、反転クロック信号ＣＬＫＢに応答して積分増幅回路１１０Ｂの出力信号を感知・増幅してデータライン１０３を通じて入力されるデータＤＡＴＡｉのうち偶数番号目データを検出し、これを出力信号Ｑ＿ＥＶとする。図１０の感知増幅器１３０Ｂの構造は、図５の感知増幅器１３０の構造と同一である。従って、図１０のデータレシーバ２００の詳細な説明については省略する。
【００８０】
本発明の実施形態によるデータレシーバ１００または２００は、データと差動基準信号対とを受信して積分信号方式でデータを安定的に検出できる。すなわち、データレシーバ１００または２００は、一つのデータラインを利用して差動信号方式でデータを検出する効果を得られるので、データを安定的かつ高速に検出できる。
【００８１】
例えば、１６のデータを同時に高速に受信する場合、差動信号方式のデータレシーバは３２の信号ラインを必要としたが、本発明の実施形態によるデータレシーバは２つの差動基準信号ラインと１６のデータラインとを利用して差動信号方式のデータレシーバと同じ効果を得られる長所がある。
【００８２】
また、本発明の実施形態によれば、データレシーバの消費電力は低減され、しかもデータレシーバの全体的なレイアウト面積が小さくなる。そして、本発明の実施形態によるデータレシーバは、クロック信号に同期して動作するので、高周波でもデータを高速かつ安定的に検出できる。そして、積分増幅回路に入力される信号のレベル差が小さな場合または工程、信号または温度が変わる場合においてもデータを正確に検出できる。
【００８３】
本発明によるデータレシーバは、図面に示された実施形態を参考にして説明されたが、それは例示的なものに過ぎず、本技術分野の当業者ならば、これから多様な変形及び均等な他実施形態が可能であるという点が理解されうるであろう。従って、本発明の真の技術的保護範囲は、特許請求範囲に記載された技術的思想により決まるべきである。
【００８４】
【発明の効果】
前述の如く、本発明による信号積分方式を利用したデータレシーバ及びデータ受信方法は、高速でデータを検出する場合に生じる高周波雑音を低減することができるという効果がある。
【００８５】
また、二つの基準信号線と一つのデータ線を通じて入力される信号を積分増幅してデータを検出するデータレシーバ及びデータ受信方法によれば、工程、電圧または温度の変化に対して鈍感であり、差動信号方式でデータを高速かつ正確に検出することができるという効果が得られる。
【図面の簡単な説明】
【図１】従来の単一基準信号方式を用いたデータレシーバのブロックダイヤグラムである。
【図２】図１の信号レベルを示すタイミングダイヤグラムである。
【図３】従来の差動信号方式を用いたデータレシーバのブロックダイヤグラムである。
【図４】図３の信号レベルを示すタイミングダイヤグラムである。
【図５】本発明の第１実施形態によるデータレシーバの回路図を示す図である。
【図６】図５の積分増幅回路に入力される入力信号のタイミングダイヤグラムである。
【図７】図５の積分増幅回路の回路図を示す図である。
【図８】図５の信号演算及び感知回路の回路図を示す図である。
【図９】図５のラッチ・ホールド回路の回路図を示す図である。
【図１０】本発明の第２実施形態によるデータレシーバの回路図を示す図である。
【符号の説明】
１００ データレシーバ
１０１，１０３，１０５ 信号伝送線
１１０ 増幅回路
１１１ 第１積分増幅回路
１１５ 第２積分増幅回路
１３０ 感知増幅回路
１３１ 信号演算・感知回路
１３７ ホールド回路
【発明の属する技術分野】
本発明は半導体装置に係り、より詳細にはクロック信号に同期して受信された差動基準信号とデータを積分して受信データを高速で検出できるデータレシーバ及びデータ受信法に関する。
【０００２】
【従来の技術】
半導体素子間でデータを高速で送受信するための方法のうちの一つは、データを差動で送受信することである。しかし、この方法は、データを送受信するためのデータラインの数が増えるという短所がある。
【０００３】
図１は、従来の単一基準信号方式を用いるデータレシーバのブロックダイヤグラムである。図２は、図１の信号レベルを示すタイミングダイヤグラムである。
【０００４】
図１及び図２を参照して説明すると、データレシーバ１０は、一つの基準信号ＶＲＥＦを受信する一つの基準信号線１とＮ個のデータＤＡＴＡ１，ＤＡＴＡ２，．．．，ＤＡＴＡ Ｎを受信するＮ個のデータ線３，５，．．．，７とを備え、データレシーバ１０は、基準信号ＶＲＥＦとＮ個のデータＤＡＴＡ１，ＤＡＴＡ２，．．．，ＤＡＴＡ Ｎのそれぞれとを比較して、受信されたデータを検出する。
【０００５】
しかし、単一基準信号方式を用いるデータレシーバ１０は雑音に敏感なので、データを高速に受信することが難しい。また、データ伝送速度が速くなるほど伝送線の減衰効果のゆえにデータが小さくなるので、基準信号とデータとの差ＤＤ１も小さくなって受信されたデータを正確に検出することが難しいという問題点がある。
【０００６】
図３は、従来の差動信号方式を用いるデータレシーバのブロックダイヤグラムである。図４は、図３の信号レベルを示すタイミングダイヤグラムである。図３及び図４を参照すれば、差動信号方式を用いるレシーバ２０は、２Ｎ個のデータＤＡＴＡｉ，／ＤＡＴＡｉ（ｉは１ないしＮ）を受信する２Ｎ個のデータ線１１，１３，．．．，１５，１７を備える。ここで、データＤＡＴＡｉとデータ／ＤＡＴＡｉとは互いに相補的なデータである。
【０００７】
データレシーバ２０に入力される電圧差ＤＤ２とデータレシーバ１０に入力される電圧差ＤＤ１とが同じ場合、データレシーバ２０に入力されるデータＤＡＴＡｉのスイング幅の方が小さいので、データレシーバ２０の方が高速にデータを受信できる。しかし、データレシーバ２０は、単一基準信号レシーバ１０より概ねＮ本多いデータ線を備えなければならないという問題点がある。
【０００８】
米国特許第６，１６０，４２３号公報に詳細に記述されたレシーバでは、工程、電圧及び温度の変化により２つのインバータのトリップポイントが変化されうるので、受信されたデータを正確に検出できないという問題点がある。そして、比較器の出力信号レベルが小さい場合に、受信されたデータを正確に検出できないという問題点がある。
【０００９】
また、高周波領域で動作する場合に、’４２３号公報に記述されたレシーバは受信されたデータを正確に検出できないという問題点があり、スイッチのスイッチング動作時にグリッチが生じうるという問題点もある。更に、’４２３号公報に記述されたレシーバは、排他的論理和（ＸＯＲ）を用いるので、レシーバの全体的なレイアウト面積が拡大するという問題点もある。
【００１０】
［特許文献］
米国特許第６，１６０，４２３号公報
【発明が解決しようとする課題】
よって、本発明が解決しようとする技術的な課題は、高速でデータを検出する場合に生じる高周波雑音を減らすために信号積分方式を利用したデータレシーバ及びデータ受信方法を提供することである。
【００１１】
そして、もう１つの課題は、二つの基準信号線と一つのデータ線とを使用して工程、電圧または温度の変化に鈍く、しかも差動信号方式でデータを高速かつ正確に検出することができるデータレシーバ及びデータ受信方法を提供することである。
【００１２】
【課題を解決するための手段】
前記技術的課題を達成するためのデータレシーバは、積分増幅回路及び感知増幅回路を備える。前記積分増幅回路は、２つの差動基準信号の一方と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力し、前記感知増幅回路は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する。
【００１３】
或いは、データレシーバは、クロック信号に応答して、第１信号伝送線を通じて入力される第１基準信号または第２信号伝送線を通じて入力される第２基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する積分増幅回路、及び、前記クロック信号に応じて前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅して前記入力データを検出する感知増幅回路を備える。
【００１４】
或いは、データレシーバは、クロック信号に応答して第１基準信号と入力データとの差を積分して増幅し、第１差動信号対を出力する第１積分増幅回路と、前記クロック信号に応答して第２基準信号と前記入力データとの差を積分して増幅し、第２差動信号対を出力する第２積分増幅回路と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する感知増幅回路とを備え、ここで、前記第１基準信号対及び前記第２基準信号対は差動信号であることが望ましい。
【００１５】
前記第１基準信号は第１信号伝送線を通じて前記第１積分増幅回路の第１入力端に入力され、前記第２基準信号は第２信号伝送線を通じて前記第２積分増幅回路の第１入力端に入力され、前記入力データは第３信号伝送線を通じて前記第１積分増幅回路の第２入力端及び前記第２積分増幅回路の第２入力端に入力される。
【００１６】
前記第１積分増幅回路は、前記クロック信号の第１状態に応答して前記第１差動信号対のレベルを第１電源電圧レベルにプリチャージする第１プリチャージ回路と、前記記クロック信号の第２状態に応答して前記第１基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対を出力する第１増幅回路とを備える。第２積分増幅回路は、前記クロック信号の前記第１状態に応答して前記第２差動信号対のレベルを前記第１電源電圧レベルにプリチャージする第２プレチャージ回路と、前記クロック信号の前記第２状態に応答して前記第２基準信号と前記入力データとの差を積分して増幅し、前記第２差動信号対を出力する第２増幅回路とを備える。
【００１７】
前記感知増幅回路は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、第３差動信号を出力する感知回路と、前記第３差動信号をラッチするラッチ回路とを備え、第３差動信号は、前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答してＣＭＯＳレベルを有することが望ましい。
【００１８】
或いは、データレシーバは、クロック信号に応答して差動基準信号と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する第１積分増幅回路と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データのうち奇数番目データを検出する第１感知増幅回路と、前記クロック信号に応答して前記差動基準信号と前記入力データとの差を積分して増幅し、第３差動信号対及び第４差動信号対を出力する第２積分増幅回路と、前記クロック信号を反転させた反転クロック信号に応答して前記第３差動信号対の差及び前記第４差動信号対の差を感知して増幅し、前記入力データのうち偶数番号目データを検出する第２感知増幅回路とを備える。
【００１９】
前記差動基準信号は、直流信号または振動する信号であり、前記入力データはシングルエンディド信号であることが望ましい。
【００２０】
前記技術的課題を達成するためのデータ受信方法は、クロック信号に応答して２つの差動基準信号の一方と入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する（ａ）段階と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含む。ここで、前記（ａ）段階は、直流または振動する前記差動基準信号を受信し、シングルエンディド信号の前記入力データを受信することが望ましい。
【００２１】
前記（ａ）段階は、前記クロック信号の第１状態に応答して前記第１及び第２差動信号対のレベルを第１電源電圧レベルにプリチャージする（ａ１）段階と、前記クロック信号の第２状態に応答して前記基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対及び前記第２差動信号対を出力する（ａ２）段階とを含むことが望ましい。
【００２２】
前記（ｂ）段階は、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、第３差動信号を出力する（ｂ１）段階と、前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答してＣＭＯＳレベルを有する前記第３差動信号を出力する（ｂ２）段階とを含むことが望ましい。
【００２３】
或いは、データ受信方法は、クロック信号に応答して第１信号伝送線または第２信号伝送線を通じてそれぞれ入力される差動基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する（ａ）段階と、前記クロック信号に応答して前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含む。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
【００２５】
図５は、本発明の第１実施形態によるデータレシーバの回路図を示す。図５には、説明の便宜のために、データＤＡＴＡｉを受信するための一つのデータ線１０３と差動基準信号対ＶＲＥＦ，／ＶＲＥＦを受信するための基準信号線対１０１，１０５とを備えるレシーバ１００が示されている。差動基準信号対ＶＲＥＦ，／ＶＲＥＦは、オシレーティング（振動）する信号またはＤＣ信号であることが望ましい。
【００２６】
従って、クロック信号に同期して積分信号方式でＮ（Ｎは自然数、例えばＮ＝１６）個のデータを同時に高速で正確に受信するデータレシーバは、差動基準信号対を受信するための二つの基準信号線とＮ個のデータをそれぞれを受信するためのＮ個のデータ線とが必要であり、Ｎ個のデータを受信するデータレシーバは、本発明の実施形態に従って容易に実現できる。
【００２７】
図５を参照すれば、データレシーバ１００は、積分増幅回路１１０及び感知増幅回路１３０を備える。積分増幅回路１１０は、第１積分増幅回路１１１と第２積分増幅回路１１５とを備え、感知増幅回路１３０は、信号演算・感知回路１３１とラッチ・ホールド回路１３７とを備える。
【００２８】
第１積分増幅回路１１１は、クロック信号ＣＬＫに応答して、信号伝送線１０１を通じて第１入力端に入力される第１基準信号ＶＲＥＦと信号伝送線１０３を通じて第２入力端に入力されるデータＤＡＴＡｉとの差を積分・増幅し、その結果として第１出力信号Ｖ１Ｐ、第２出力信号Ｖ１Ｎを第１出力端、第２出力端を通じてそれぞれ信号演算・感知回路１３１に出力する。第１出力信号Ｖ１Ｐ及び第２出力信号Ｖ１Ｎは差動信号である。
【００２９】
第２積分増幅回路１１５は、クロック信号ＣＬＫに応答して、信号伝送線１０３を通じて第３入力端に入力されるデータＤＡＴＡｉと信号伝送線１０５を通じて第４入力端に入力される第２基準信号／ＶＲＥＦとの差を積分・増幅し、その結果として第３出力信号Ｖ２Ｐ、第４出力信号Ｖ２Ｎを第３出力端、第４出力端を通じてそれぞれ信号演算・感知回路１３１に出力する。第３出力信号Ｖ２Ｐ及び第４出力信号Ｖ２Ｎは差動信号である。
【００３０】
信号演算・感知回路１３１は、クロック信号ＣＬＫに応答して、第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとの差及び／又は第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとの差を加算、減算とセンシング動作を通じて検出し、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとをラッチ・ホールド回路１３７に出力する。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは差動信号であるので、第５出力信号ＶＯＵＴが電源電圧ＶＤＤレベルを有する場合、第６出力信号ＶＯＵＴＢは接地電圧ＶＳＳレベルを有することが望ましいが、第５出力信号ＶＯＵＴ及び第６出力信号ＶＯＵＴＢは必ずしもＣＭＯＳレベルでフルスウィングする必要はない。
【００３１】
ラッチ・ホールド回路１３７は、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとをラッチ及びホールドして第７出力信号Ｑと第８出力信号ＱＢとを出力する。ここで、第７出力信号Ｑと第８出力信号ＱＢとは差動信号であってＣＭＯＳレベルでフルスウィングすることが望ましい。第７出力信号Ｑは積分増幅回路１１０に入力されたデータＤＡＴＡｉを検出した信号である。
【００３２】
図６は、図５の積分増幅回路１１０に入力される入力信号のタイミングダイヤグラムである。図６を参照すれば、積分増幅回路１１０に入力される信号は、データＤＡＴＡｉ（ｉは１ないし３）と第１基準信号ＶＲＥＦと第２基準信号／ＶＲＥＦとを含み、データＤＡＴＡ１は第１基準信号ＶＲＥＦと位相及び大きさが同一であり、データＤＡＴＡ２は第２基準信号／ＶＲＥＦと位相及び大きさが同一である。
【００３３】
図７は、図５の積分増幅回路の回路図を示す。図７を参照すれば、第１積分増幅回路１１１は、第１プリチャージ回路１１２と第１増幅回路１１３とを備える。
【００３４】
第１プリチャージ回路１１２の構成は次の通りである。第１キャパシタＣ１は電源電圧ＶＤＤとノードＮＯＤ１との間に接続され、第２キャパシタＣ３は電源電圧ＶＤＤとノードＮＯＤ２との間に接続されている。
【００３５】
クロック信号ＣＬＫはＰＭＯＳトランジスタＰ１ないしＰ３のゲートに入力され、ＰＭＯＳトランジスタＰ１は電源電圧ＶＤＤとノードＮＯＤ１との間に接続され、ＰＭＯＳトランジスタＰ３は電源電圧ＶＤＤとノードＮＯＤ２との間に接続され、ＰＭＯＳトランジスタＰ２はノードＮＯＤ１とノードＮＯＤ２との間に接続されている。例えば、ノードＮＯＤ１とノードＮＯＤ２とは、クロック信号ＣＬＫの非活性化（例えば、論理ロー）に応答して電源電圧ＶＤＤレベルにプリチャージされる。
【００３６】
第１増幅回路１１３の構成は次の通りである。第１基準信号ＶＲＥＦはＮＭＯＳトランジスタＮ１のゲートに入力され、ＮＭＯＳトランジスタＮ１はノードＮＯＤ１とノードＮＯＤ３との間に接続されている。データＤＡＴＡｉはＮＭＯＳトランジスタＮ２のゲートに入力され、ＮＭＯＳトランジスタＮ２はノードＮＯＤ２とノードＮＯＤ３との間に接続されている。第１電源１１４は、ノードＮＯＤ３と接地電源ＶＳＳとの間に接続されている。第１出力信号Ｖ１ＰはノードＮＯＤ２の出力信号であり、第２出力信号Ｖ１ＮはノードＮＯＤ１の出力信号である。
【００３７】
第２積分回路１１５は、第２プリチャージ回路１１６と第２増幅回路１１７とを備える。第２プリチャージ回路１１６の構成は次の通りである。第３キャパシタＣ５は電源電圧ＶＤＤとノードＮＯＤ５との間に接続され、第４キャパシタＣ７は電源電圧ＶＤＤとノードＮＯＤ４との間に接続されている。
【００３８】
クロック信号ＣＬＫはＰＭＯＳトランジスタＰ４ないしＰ６のゲートに入力され、ＰＭＯＳトランジスタＰ４は電源電圧ＶＤＤとノードＮＯＤ５との間に接続され、ＰＭＯＳトランジスタＰ６は電源電圧ＶＤＤとノードＮＯＤ４との間に接続され、ＰＭＯＳトランジスタＰ５はノードＮＯＤ４とノードＮＯＤ５との間に接続されている。例えば、ノードＮＯＤ４とノードＮＯＤ５とは、クロック信号ＣＬＫの非活性化に応答して電源電圧ＶＤＤレベルにプリチャージされる。
【００３９】
第２増幅回路１１７の構成は次の通りである。第２基準信号／ＶＲＥＦはＮＭＯＳトランジスタＮ４のゲートに入力され、ＮＭＯＳトランジスタＮ４はノードＮＯＤ４とノードＮＯＤ６との間に接続されている。データＤＡＴＡｉはＮＭＯＳトランジスタＮ３のゲートに入力され、ＮＭＯＳトランジスタＮ３はノードＮＯＤ５とノードＮＯＤ６との間に接続されている。第２電源１１８はノードＮＯＤ６と接地電源ＶＳＳ間に接続され、ノードＮＯＤ６の電流を接地電圧ＶＳＳ側にシンクする。第３出力信号Ｖ２ＰはノードＮＯＤ５の出力信号であり、第４出力信号Ｖ２ＮはノードＮＯＤ４の出力信号である。
【００４０】
図６及び７を参照して積分増幅回路の動作を簡単に説明すれば次の通りである。例えば、第１基準信号ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に高い場合、第１積分増幅回路１１１は、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第２出力信号Ｖ１Ｎと、該第２出力信号Ｖ１Ｎより相対的に高い信号レベルを有する第１出力信号Ｖ１Ｐとを出力する。
【００４１】
逆に、第１基準信号ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に低い場合、第１積分増幅回路１１１は、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第１出力信号Ｖ１Ｐと、該第１出力信号Ｖ１Ｐより相対的に高い信号レベルを有する第２出力信号Ｖ１Ｎとを出力する。
【００４２】
そして、第１基準信号ＶＲＥＦのレベルとデータＤＡＴＡｉの信号レベルとが同じ場合、第１積分増幅回路１１１の第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとは同じ信号レベルになる。
【００４３】
また、第２基準信号／ＶＲＥＦのレベルがデータＤＡＴＡｉの信号レベルより相対的に高い場合、第２積分増幅回路１１５は、第２基準信号／ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第４出力信号Ｖ２Ｎと、該第４出力信号Ｖ２Ｎより相対的に低い信号レベルを有する第３出力信号Ｖ２Ｐとを出力する。
【００４４】
逆に、第２基準信号／ＶＲＥＦのレベルがデータＤＡＴＡの信号レベルより相対的に低い場合、第２積分増幅回路１１５は、第２基準信号ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとの差を積分・増幅し、第４出力信号Ｖ２Ｎと、該第４出力信号Ｖ２Ｎより相対的に高い信号レベルを有する第３出力信号Ｖ２Ｐとを出力する。
【００４５】
そして、第２基準信号／ＶＲＥＦのレベルとデータＤＡＴＡの信号レベルとが同じ場合、第２積分増幅回路１１５の第３出力信号Ｖ１Ｐと第４出力信号Ｖ１Ｎとは同じ信号レベルになる。
【００４６】
図８は、図５の信号演算及び感知回路の回路図を示す。図８を参照すれば、信号演算・感知回路１３１は、プリチャージ回路１３３と感知回路１３５とを備える。
【００４７】
プリチャージ回路１３３の構成は次の通りである。クロック信号ＣＬＫはＰＭＯＳトランジスタＰ１１，Ｐ１４のゲートに入力され、ＰＭＯＳトランジスタＰ１１，Ｐ１２はともに電源電圧ＶＤＤとノードＮＯＤ１１との間に接続され、ＰＭＯＳトランジスタＰ１３，Ｐ１４はともに電源電圧ＶＤＤとノードＮＯＤ１２との間にそれぞれ接続されている。
【００４８】
そして、トランジスタＰ１２のゲートはノードＮＯＤ１２に接続され、ＰＭＯＳトランジスタＰ１３のゲートはノードＮＯＤ１１に接続され、ＰＭＯＳトランジスタＰ１５はノードＮＯＤ１１とノードＮＯＤ１２との間に接続されている。
【００４９】
直列に接続されたＮＭＯＳトランジスタＮ１１，Ｎ１７はノードＮＯＤ１１と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ１１のゲートはノードＮＯＤ１２に接続され、ＮＭＯＳトランジスタＮ１７のゲートにはクロック信号ＣＬＫが入力される。そして、直列に接続されたＮＭＯＳトランジスタＮ１２，Ｎ２２はノードＮＯＤ１２と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ１２のゲートはノードＮＯＤ１１に接続され、ＮＭＯＳトランジスタＮ２２のゲートにはクロック信号ＣＬＫが入力される。
【００５０】
第５出力信号ＶＯＵＴはノードＮＯＤ１１の出力信号であり、第６出力信号ＶＯＵＴＢはノードＮＯＤ１２の出力信号である。例えば、プリチャージ回路１３３は、クロック信号ＣＬＫの非活性化に応答して、ノードＮＯＤ１１とノードＮＯＤ１２とを電源電圧ＶＤＤレベルにプリチャージする。
【００５１】
感知回路１３５の構成は次の通りである。直列に接続されたＮＭＯＳトランジスタＮ１３，Ｎ１８はノードＮＯＤ１１とノードＮＯＤ１３との間に接続され、ＮＭＯＳトランジスタＮ１３のゲートには第１出力信号Ｖ１Ｐが入力され、ＮＭＯＳトランジスタＮ１８のゲートにはクロック信号ＣＬＫが入力される。また、直列に接続されたＮＭＯＳトランジスタＮ１４，Ｎ１９はノードＮＯＤ１２とノードＮＯＤ１３との間に接続され、ＮＭＯＳトランジスタＮ１４のゲートには第３出力信号Ｖ２Ｐが入力され、ＮＭＯＳトランジスタＮ１９のゲートにはクロック信号ＣＬＫが入力される。
【００５２】
そして、直列に接続されたＮＭＯＳトランジスタＮ１６，Ｎ２１はノードＮＯＤ１２とノードＮＯＤ１４との間に接続され、ＮＭＯＳトランジスタＮ１６のゲートには第２出力信号Ｖ１Ｎが入力され、ＮＭＯＳトランジスタＮ２１のゲートにはクロック信号ＣＬＫが入力される。また、直列に接続されたＮＭＯＳトランジスタＮ１５，Ｎ２０はノードＮＯＤ１１とノードＮＯＤ１４との間に接続され、ＮＭＯＳトランジスタＮ１５のゲートには第４出力信号Ｖ２Ｎが入力され、ＮＭＯＳトランジスタＮ２０のゲートにはクロック信号ＣＬＫが入力される。
【００５３】
ＮＭＯＳトランジスタＮ２３はノードＮＯＤ１３と接地電源ＶＳＳとの間に接続され、バイアスＢＩＡＳがＮＭＯＳトランジスタＮ２３のゲートに入力される。また、ＮＭＯＳトランジスタＮ２４はノードＮＯＤ１４と接地電源ＶＳＳとの間に接続され、バイアスＢＩＡＳがＮＭＯＳトランジスタＮ２４のゲートに入力される。ＮＭＯＳトランジスタＮ２３，Ｎ２４は所定の電流源として機能する。
【００５４】
図９は、図５のラッチ・ホールド回路の回路図を示す。ラッチ・ホールド回路１３７の構成は次の通りである。第５出力信号ＶＯＵＴはインバータＩＮ２に入力され、インバータＩＮ２の出力端ＮＯＤ３３はＮＭＯＳトランジスタＮ３３のゲートと接続されている。そして、第６出力信号ＶＯＵＴＢはインバータＩＮ１に入力され、インバータＩＮ１の出力端ＮＯＤ３１はＮＭＯＳトランジスタＮ３４のゲートと接続されている。
【００５５】
インバータＩＮ３はノードＮＯＤ３１とＰＭＯＳトランジスタＰ３１のゲートとの間に接続され、インバータＩＮ４はノードＮＯＤ３３とＰＭＯＳトランジスタＰ３２のゲートとの間に接続されている。そして、ＰＭＯＳトランジスタＰ３１，Ｐ３３はともに電源電圧ＶＤＤとノードＮＯＤ３５との間に接続され、ＮＭＯＳトランジスタＮ３１，Ｎ３３はともにノードＮＯＤ３５と接地電圧ＶＳＳとの間に接続されている。ＰＭＯＳトランジスタＰ３３とＮＭＯＳトランジスタＮ３１のゲートはノードＮＯＤ３７に接続されている。
【００５６】
ＰＭＯＳトランジスタＰ３２，Ｐ３４はともに電源電圧ＶＤＤとノードＮＯＤ３７との間に接続され、ＮＭＯＳトランジスタＮ３２，Ｎ３４はともにノードＮＯＤ３７と接地電圧ＶＳＳとの間に接続されている。ＰＭＯＳトランジスタＰ３４とＮＭＯＳトランジスタＮ３２のゲートはノードＮＯＤ３５に接続されている。第７出力信号ＱはノードＮＯＤ３５の出力信号であり、第８出力信号ＱＢはノードＮＯＤ３７の出力信号である。また、第７出力信号Ｑと第８出力信号ＱＢは互いに相補的な信号であり、ラッチ・ホールド回路１３７の出力信号Ｑ，ＱＢは完全なＣＭＯＳデジタル信号である。
【００５７】
以下、図６ないし図９を参照して本発明の一実施形態によるデータレシーバ１００の動作を詳細に説明する。ここで、図７のノードＮＯＤ４及びノードＮＯＤ５の電圧と、図８のノードＮＯＤ１１及びノードＮＯＤ１２の電圧は、クロック信号ＣＬＫの非活性化に応答して電源電圧ＶＤＤレベルにプリチャージされていると仮定する。以下、第１、第２基準信号ＶＲＥＦ，／ＶＲＥＦを第１、第２基準電圧と表現する。
【００５８】
まず、図６の区間Ｔ１において、論理「ロー」であるデータＤＡＴＡ１がデータレシーバ１００により検出される動作を説明する。データＤＡＴＡ１と第１基準電圧ＶＲＥＦとの差は、データＤＡＴＡ１と第２基準電圧／ＶＲＥＦとの差より小さい。従って、クロック信号ＣＬＫが活性化（例えば、論理ハイ）されると、図７の第２積分増幅回路１１５が第１積分増幅回路１１１よりも支配的に動作するので、第２積分増幅回路１１５がデータＤＡＴＡ１と第２基準電圧／ＶＲＥＦとの差を積分増幅し、その差に相当する第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとを出力する。
【００５９】
すなわち、図７の第２増幅回路１１７は、第２基準電圧／ＶＲＥＦとデータＤＡＴＡ１とを受信してそれらの差を積分増幅し、その差に相当する第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとを出力する。この場合、第３出力信号Ｖ２Ｐレベルは第４出力信号Ｖ２Ｎレベルより低い。
【００６０】
そして、図８の感知回路１３５は、クロック信号ＣＬＫ及びバイアスＢＩＡＳが活性化されると、第３出力信号Ｖ２Ｐと第４出力信号Ｖ２Ｎとに応じて電源電圧ＶＤＤレベルを有する第６出力信号ＶＯＵＴＢと接地電源ＶＳＳレベルを有する第５出力信号ＶＯＵＴとを出力する。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは差動信号であって完全なＣＭＯＳレベルを有し得ない。
【００６１】
図９のラッチ・ホールド回路１３７のＮＭＯＳトランジスタＮ３３は、インバータＩＮ２により反転された第５出力信号ＶＯＵＴに応じてターンオンされるので、ノードＮＯＤ３５の出力信号Ｑは論理「ロー」になる。従って、論理「ロー」であるデータＤＡＴＡ１がデータレシーバ１００により論理「ロー」と検出される。すなわち、感知増幅回路１３０は、第２基準電圧／ＶＲＥＦとデータＤＡＴＡ１とを受信し、それらを加算、減算、センシング及びラッチして、入力されたデータＤＡＴＡ１を検出する。
【００６２】
次に、図６の区間Ｔ１において、論理「ハイ」であるデータＤＡＴＡ２がデータレシーバ１００により検出される動作を説明する。データＤＡＴＡ２と第１基準電圧ＶＲＥＦとの差は、データＤＡＴＡ２と第２基準電圧／ＶＲＥＦとの差より大きい。従って、クロック信号ＣＬＫが活性化されると、図７の第１積分増幅回路１１１が第２積分増幅回路１１５よりも支配的に動作する。
【００６３】
図７の第１増幅回路１１３は、第１基準電圧ＶＲＥＦとデータＤＡＴＡ２とを受信してそれらの差を積分増幅し、それらの差に相当する第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとをそれぞれ出力する。この場合、第１出力信号Ｖ１Ｐのレベルは第２出力信号Ｖ１Ｎのレベルより低い。
【００６４】
図８の感知回路１３５は、クロック信号ＣＬＫ及びバイアスＢＩＡＳが活性化されると、第１出力信号Ｖ１Ｐと第２出力信号Ｖ１Ｎとに応じて電源電圧ＶＤＤレベルを有する第５出力信号ＶＯＵＴと接地電源ＶＳＳレベルを有する第６出力信号ＶＯＵＴＢとを出力することが望ましいが、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとがフルスウィングをしない場合もある。従って、第５出力信号ＶＯＵＴが電源電圧ＶＤＤレベルより低いレベルを有し、第６出力信号ＶＯＵＴＢが接地電源ＶＳＳレベルより高いレベルを有する場合もありうる。第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢとは、差動信号であることが望ましい。
【００６５】
図９のラッチ・ホールド回路１３７のＮＭＯＳトランジスタＮ３４は、インバータＩＮ１により反転された第６出力信号ＶＯＵＴＢに応じてターンオンされるので、ノードＮＯＤ３７の出力信号ＱＢは論理「ロー」になる。しかし、ＰＭＯＳトランジスタＰ３１は第６出力信号ＶＯＵＴＢによりターンオンされるので、ノードＮＯＤ３５の出力信号Ｑは論理「ハイ」となる。ラッチ・ホールド回路１３７の出力信号Ｑ，ＱＢは完全なＣＭＯＳデジタル信号であるので、論理「ハイ」であるデータＤＡＴＡ２がデータレシーバ１００により論理「ハイ」と検出される。
【００６６】
図６の区間Ｔ１において、論理「ハイ」であるデータＤＡＴＡ３がデータレシーバ１００により検出される動作は、データＤＡＴＡ２がデータレシーバ１００により検出される動作と同一なので、論理「ハイ」であるデータＤＡＴＡ３を検出する動作については省略する。
【００６７】
図６の区間Ｔ２において、論理「ハイ」であるデータＤＡＴＡ１とデータＤＡＴＡ３とがデータレシーバ１００により検出される動作を説明する。図７を参照すれば、第２増幅回路１１７が第１増幅回路１１３よりも支配的に動作して第２増幅回路１１７の第３出力信号Ｖ２Ｐのレベルが第４出力信号Ｖ２Ｎのレベルより高い。
【００６８】
従って、図８の第６出力信号ＶＯＵＴＢはトランジスタＮ１４に入力される第３出力信号Ｖ２Ｐに応じて接地電圧ＶＳＳレベルにプルダウンされ、第５出力信号ＶＯＵＴはトランジスタＰ１２により電源電圧ＶＤＤレベルを維持することが望ましい。しかし、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢはフルスウィングしないこともある。
【００６９】
結局、信号演算・感知回路１３１は、電源電圧ＶＤＤレベルを有する第５出力信号ＶＯＵＴと接地電圧ＶＳＳレベルを有する第６出力信号ＶＯＵＴＢとをラッチ・ホールド回路１３７にそれぞれ出力することが望ましい。
【００７０】
図９のラッチ・ホールド回路１３７のトランジスタＮ３４は、インバータＩＮ１の出力信号に応じてターンオンされて第８出力信号ＱＢを接地電圧ＶＳＳレベルにプルダウンし、トランジスタＰ３１は、インバータＩＮ３の出力信号に応じてターンオンされて第７出力信号ＱＢを電源電圧ＶＤＤレベルにプルアップする。従って、区間Ｔ２において、論理「ハイ」であるデータＤＡＴＡ１またはデータＤＡＴＡ３はデータレシーバ１００により論理「ハイ」として検出される。
【００７１】
次に、図６の区間Ｔ２において、論理「ロー」であるデータＤＡＴＡ２がデータレシーバ１００により検出される動作を説明する。図７を参照すれば、第１増幅回路１１３が第２増幅回路１１７よりも支配的に動作して第１増幅回路１１３の第１出力信号Ｖ１Ｐのレベルが第２出力信号Ｖ１Ｎのレベルより高い。
【００７２】
従って、図８の第５出力信号ＶＯＵＴはトランジスタＮ１３に入力される第１出力信号Ｖ１Ｐに応じて接地電圧ＶＳＳレベルにプルダウンされ、第６出力信号ＶＯＵＴＢはトランジスタＰ１３により電源電圧ＶＤＤレベルを維持することが望ましい。しかし、第５出力信号ＶＯＵＴと第６出力信号ＶＯＵＴＢそれぞれはＣＭＯＳレベルにフルスウィングしなくともよい。
【００７３】
結局、信号演算・感知回路１３１は、電源電圧ＶＤＤレベルを有する第６出力信号ＶＯＵＴＢと接地電圧ＶＳＳレベルを有する第５出力信号ＶＯＵＴとをラッチ・ホールド回路１３７にそれぞれ出力することが望ましいが、第５出力信号ＶＯＵＴがフルスウィングをしない場合、第５出力信号ＶＯＵＴは低いレベルを有する。
【００７４】
図９のラッチ・ホールド回路１３７のトランジスタＮ３３は、インバータＩＮ２の出力信号に応じてターンオンされて第７出力信号Ｑを接地電圧ＶＳＳレベルにプルダウンし、トランジスタＰ３２は、インバータＩＮ４の出力信号に応じてターンオンされて第８出力信号ＱＢを電源電圧ＶＤＤレベルにプルアップする。従って、区間Ｔ２において、論理「ロー」であるデータＤＡＴＡ２はデータレシーバ１００により論理「ロー」として検出される。
【００７５】
図１０は、本発明の第２実施形態によるデータレシーバの回路図を示す。図１０を参照すれば、データレシーバ２００は、奇数番目データと偶数番号目データとをどちらも受信するための構造を有する。
【００７６】
データレシーバ２００の積分増幅回路１１０Ａと感知増幅器１３０Ａとは奇数番目データを検出するための回路であり、レシーバ２００の積分増幅回路１１０Ｂと感知増幅器１３０Ｂとは偶数番号目データを検出するための回路である。
【００７７】
図１０の積分増幅回路１１１Ａ，１１５Ａまたは積分増幅回路１１１Ｂ，１１５Ｂの構造及び動作は、図７に示された積分増幅回路１１１，１１５の構造及び動作と同一であり、図１０の感知増幅器１３０Ａの構造及び動作は、図５の感知増幅器１３０の構造及び動作と同一である。従って、レシーバ２００の具体的な動作は図５のデータレシーバ１００の動作から容易に分かる。
【００７８】
すなわち、図１０の感知増幅器１３０Ａは、クロック信号ＣＬＫＢに応答して積分増幅回路１１０Ａの出力信号を感知・増幅してデータライン１０３を通じて入力されるデータＤＡＴＡｉのうち奇数番目データを検出し、これを出力信号Ｑ＿ＯＤとする。
【００７９】
一方、図１０の感知増幅器１３０Ｂは、反転クロック信号ＣＬＫＢに応答して積分増幅回路１１０Ｂの出力信号を感知・増幅してデータライン１０３を通じて入力されるデータＤＡＴＡｉのうち偶数番号目データを検出し、これを出力信号Ｑ＿ＥＶとする。図１０の感知増幅器１３０Ｂの構造は、図５の感知増幅器１３０の構造と同一である。従って、図１０のデータレシーバ２００の詳細な説明については省略する。
【００８０】
本発明の実施形態によるデータレシーバ１００または２００は、データと差動基準信号対とを受信して積分信号方式でデータを安定的に検出できる。すなわち、データレシーバ１００または２００は、一つのデータラインを利用して差動信号方式でデータを検出する効果を得られるので、データを安定的かつ高速に検出できる。
【００８１】
例えば、１６のデータを同時に高速に受信する場合、差動信号方式のデータレシーバは３２の信号ラインを必要としたが、本発明の実施形態によるデータレシーバは２つの差動基準信号ラインと１６のデータラインとを利用して差動信号方式のデータレシーバと同じ効果を得られる長所がある。
【００８２】
また、本発明の実施形態によれば、データレシーバの消費電力は低減され、しかもデータレシーバの全体的なレイアウト面積が小さくなる。そして、本発明の実施形態によるデータレシーバは、クロック信号に同期して動作するので、高周波でもデータを高速かつ安定的に検出できる。そして、積分増幅回路に入力される信号のレベル差が小さな場合または工程、信号または温度が変わる場合においてもデータを正確に検出できる。
【００８３】
本発明によるデータレシーバは、図面に示された実施形態を参考にして説明されたが、それは例示的なものに過ぎず、本技術分野の当業者ならば、これから多様な変形及び均等な他実施形態が可能であるという点が理解されうるであろう。従って、本発明の真の技術的保護範囲は、特許請求範囲に記載された技術的思想により決まるべきである。
【００８４】
【発明の効果】
前述の如く、本発明による信号積分方式を利用したデータレシーバ及びデータ受信方法は、高速でデータを検出する場合に生じる高周波雑音を低減することができるという効果がある。
【００８５】
また、二つの基準信号線と一つのデータ線を通じて入力される信号を積分増幅してデータを検出するデータレシーバ及びデータ受信方法によれば、工程、電圧または温度の変化に対して鈍感であり、差動信号方式でデータを高速かつ正確に検出することができるという効果が得られる。
【図面の簡単な説明】
【図１】従来の単一基準信号方式を用いたデータレシーバのブロックダイヤグラムである。
【図２】図１の信号レベルを示すタイミングダイヤグラムである。
【図３】従来の差動信号方式を用いたデータレシーバのブロックダイヤグラムである。
【図４】図３の信号レベルを示すタイミングダイヤグラムである。
【図５】本発明の第１実施形態によるデータレシーバの回路図を示す図である。
【図６】図５の積分増幅回路に入力される入力信号のタイミングダイヤグラムである。
【図７】図５の積分増幅回路の回路図を示す図である。
【図８】図５の信号演算及び感知回路の回路図を示す図である。
【図９】図５のラッチ・ホールド回路の回路図を示す図である。
【図１０】本発明の第２実施形態によるデータレシーバの回路図を示す図である。
【符号の説明】
１００ データレシーバ
１０１，１０３，１０５ 信号伝送線
１１０ 増幅回路
１１１ 第１積分増幅回路
１１５ 第２積分増幅回路
１３０ 感知増幅回路
１３１ 信号演算・感知回路
１３７ ホールド回路
Claims (18)
- ２つの差動基準信号と入力データとを受信し、前記２つの差動基準信号のそれぞれと前記入力データとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する積分増幅回路と、
前記第１差動信号対と前記第２差動信号対との差を感知して増幅し、前記入力データを検出する感知増幅回路とを備えることを特徴とするデータレシーバ。 - 前記２つの差動基準信号は、直流信号または振動する信号であることを特徴とする請求項１に記載のデータレシーバ。
- 前記入力データは、シングルエンディド信号であることを特徴とする請求項１に記載のデータレシーバ。
- クロック信号に応答して、第１信号伝送線を通じて入力される第１基準信号及び第２信号伝送線を通じて入力される第２基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する積分増幅回路と、
前記クロック信号に応答して、前記第１差動信号対と前記第２差動信号対との差を感知して増幅し、前記入力データを検出する感知増幅回路とを備え、
前記第１基準信号及び前記第２基準信号は、差動基準信号対をなすことを特徴とするデータレシーバ。 - 前記第１基準信号または前記第２基準信号は、直流信号または振動する信号であることを特徴とする請求項４に記載のデータレシーバ。
- 前記入力データは、シングルエンディド信号であることを特徴とする請求項４に記載のデータレシーバ。
- クロック信号に応答して第１基準信号と入力データとの差とを積分して増幅し、第１差動信号対を出力する第１積分増幅回路と、
前記クロック信号に応答して第２基準信号と前記入力データとの差を積分して増幅し、第２差動信号対を出力する第２積分増幅回路と、
前記クロック信号に応じて前記第１差動信号対と前記第２差動信号対との差を感知して増幅し、前記入力データを検出する感知増幅回路とを備え、
前記第１基準信号及び前記第２基準信号は、差動信号対をなすことを特徴とするデータレシーバ。 - 前記第１基準信号は、第１信号伝送線を通じて前記第１積分増幅回路の第１入力端に入力され、
前記第２基準信号は第２信号伝送線を通じて前記第２積分増幅回路の第１入力端に入力され、
前記入力データは、第３信号伝送線を通じて前記第１積分増幅回路の第２入力端及び前記第２積分増幅回路の第２入力端に入力されることを特徴とする請求項７に記載のデータレシーバ。 - 前記第１積分増幅回路は、
前記クロック信号の第１状態に応答して前記第１差動信号対のレベルを第１電源電圧レベルにプリチャージする第１プリチャージ回路と、
前記クロック信号の第２状態に応答して前記第１基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対を出力する第１増幅回路とを備え、
前記第２積分増幅回路は、
前記クロック信号の前記第１状態に応答して前記第２差動信号対のレベルを前記第１電源電圧レベルにプリチャージする第２プリチャージ回路と、
前記クロック信号の前記第２状態に応答して前記第２基準信号と前記入力データとの差を積分して増幅して前記第２差動信号対を出力する第２増幅回路とを備えることを特徴とする請求項７に記載のデータレシーバ。 - 前記感知増幅回路は、
前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅し、第３差動信号対を出力する感知回路と、
前記第３差動信号対をラッチするラッチ回路とを備え、
第３差動信号対は、前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答してＣＭＯＳレベルを有することを特徴とする請求項７に記載のデータレシーバ。 - クロック信号に応答して２つの差動基準信号のそれぞれと入力データとの差を積分して増幅し、第１差動信号対または第２差動信号対を出力する（ａ）段階と、
前記クロック信号に応答して前記第１差動信号対と前記第２差動信号対との差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含むことを特徴とするデータ受信方法。 - 前記（ａ）段階は、
前記クロック信号の第１状態に応答して前記第１及び第２差動信号対のレベルを第１電源電圧レベルにプリチャージする（ａ１）段階と、
前記クロック信号の第２状態に応答して前記基準信号と前記入力データとの差を積分して増幅し、前記第１差動信号対または前記第２差動信号対を出力する（ａ２）段階とを含むことを特徴とする請求項１１に記載のデータ受信方法。 - 前記（ｂ）段階は、
前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答して、前記第１差動信号対と前記第２差動信号対との差を感知して増幅して、ＣＭＯＳレベルを有する第３差動信号対を出力する段階とを含むことを特徴とする請求項１１に記載のデータ受信方法。 - 前記（ａ）段階は、直流または振動する前記差動基準信号を受信することを特徴とする請求項１１に記載のデータ受信方法。
- 前記（ａ）段階は、シングルエンディド信号の前記入力データを受信することを特徴とする請求項１１に記載のデータ受信方法。
- クロック信号に応答して、第１信号伝送線及び第２信号伝送線を通じてそれぞれ入力される第１差動基準信号及び第２差動基準信号と第３信号伝送線を通じて入力されるデータとの差を積分して増幅し、第１差動信号対及び第２差動信号対を出力する（ａ）段階と、
前記クロック信号に応答して前記第１差動信号対と前記第２差動信号対との差を感知して増幅し、前記入力データを検出する（ｂ）段階とを含むことを特徴とするデータ受信方法。 - 前記（ａ）段階は、
前記クロック信号の第１状態に応答して前記第１及び第２差動信号対のレベルを第１電源電圧レベルにプリチャージする（ａ１）段階と、
前記クロック信号の第２状態に応答して前記第１差動基準信号と前記入力データとの差を積分して増幅し前記第１差動信号対を出力し、及び、前記第２差動基準信号と前記入力データとの差を積分して増幅し前記第２差動信号対を出力する（ａ２）段階とを含むことを特徴とする請求項１６に記載のデータ受信方法。 - 前記（ｂ）段階は、
前記クロック信号の第１状態に応答して第１電源電圧レベルにプリチャージされ、前記クロック信号の第２状態に応答して、前記第１差動信号対の差及び前記第２差動信号対の差を感知して増幅して、ＣＭＯＳレベルを有する前記第３差動信号対を出力する段階とを含むことを特徴とする請求項１６に記載のデータ受信方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0065448A KR100468717B1 (ko) | 2001-10-23 | 2001-10-23 | 신호적분을 이용하는 데이터 리시버 및 데이터 수신 방법 |
| KR2001-065448 | 2001-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188927A JP2003188927A (ja) | 2003-07-04 |
| JP4091401B2 true JP4091401B2 (ja) | 2008-05-28 |
Family
ID=19715332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308273A Expired - Fee Related JP4091401B2 (ja) | 2001-10-23 | 2002-10-23 | データレシーバ及びデータ受信方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6819146B2 (ja) |
| JP (1) | JP4091401B2 (ja) |
| KR (1) | KR100468717B1 (ja) |
| DE (1) | DE10250818B4 (ja) |
| TW (1) | TW591901B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI227965B (en) * | 2004-02-05 | 2005-02-11 | Integrated Technology Express | True/complement-phase logic signal pair generation device |
| KR100532507B1 (ko) * | 2004-03-05 | 2005-11-30 | 삼성전자주식회사 | 안정된 출력 스윙 폭과 안정된 지연 시간을 가지는 증폭회로 |
| KR100782305B1 (ko) | 2006-01-09 | 2007-12-06 | 삼성전자주식회사 | 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법 |
| KR100744141B1 (ko) | 2006-07-21 | 2007-08-01 | 삼성전자주식회사 | 싱글 엔디드 신호 라인의 가상 차동 상호 연결 회로 및가상 차동 신호 방식 |
| KR101147360B1 (ko) | 2010-08-31 | 2012-05-23 | 매그나칩 반도체 유한회사 | 버퍼링 회로 및 이를 구비하는 반도체 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777361B2 (ja) * | 1990-07-04 | 1995-08-16 | クラリオン株式会社 | スペクトラム拡散受信装置 |
| US5287386A (en) * | 1991-03-27 | 1994-02-15 | Thinking Machines Corporation | Differential driver/receiver circuit |
| US5355391A (en) * | 1992-03-06 | 1994-10-11 | Rambus, Inc. | High speed bus system |
| DE4427972C1 (de) * | 1994-08-08 | 1995-07-27 | Siemens Ag | Integrierbare Taktrückgewinnungsschaltung |
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
| DE19654221B4 (de) * | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
| US5907250A (en) * | 1997-05-16 | 1999-05-25 | International Business Machines Corporation | Transition detector with timer |
| US6160423A (en) | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
-
2001
- 2001-10-23 KR KR10-2001-0065448A patent/KR100468717B1/ko not_active IP Right Cessation
-
2002
- 2002-10-14 TW TW091123557A patent/TW591901B/zh not_active IP Right Cessation
- 2002-10-18 US US10/272,941 patent/US6819146B2/en not_active Expired - Fee Related
- 2002-10-23 JP JP2002308273A patent/JP4091401B2/ja not_active Expired - Fee Related
- 2002-10-23 DE DE10250818A patent/DE10250818B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188927A (ja) | 2003-07-04 |
| KR100468717B1 (ko) | 2005-01-29 |
| US20030076134A1 (en) | 2003-04-24 |
| US6819146B2 (en) | 2004-11-16 |
| TW591901B (en) | 2004-06-11 |
| KR20030034494A (ko) | 2003-05-09 |
| DE10250818A1 (de) | 2003-06-26 |
| DE10250818B4 (de) | 2007-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510507B2 (ja) | ラッチ回路 | |
| US7439775B2 (en) | Sense amplifier circuit and sense amplifier-based flip-flop having the same | |
| US7701257B2 (en) | Data receiver and semiconductor device including the data receiver | |
| JP3874733B2 (ja) | 高速入力信号の受信回路 | |
| KR100425474B1 (ko) | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 | |
| US7778374B2 (en) | Dual reference input receiver of semiconductor device and method of receiving input data signal | |
| JP3604628B2 (ja) | データ受信機 | |
| US7868663B2 (en) | Receiver circuit for use in a semiconductor integrated circuit | |
| US6037824A (en) | Signal input circuit | |
| US6747485B1 (en) | Sense amplifier type input receiver with improved clk to Q | |
| US20040008068A1 (en) | Flip-flop for high-speed operation | |
| US20030210078A1 (en) | Current source evaluation sense-amplifier | |
| JP4091401B2 (ja) | データレシーバ及びデータ受信方法 | |
| KR102562118B1 (ko) | 신호 수신 회로 | |
| JP2003046385A (ja) | パルス信号を発生させる高速入力レシーバー | |
| JP4204834B2 (ja) | データレシーバ及びデータ受信方法 | |
| US5942919A (en) | Differential receiver including an enable circuit | |
| KR100609755B1 (ko) | 위상 검출기 및 이를 구비한 지연 동기 루프 | |
| CN114389597A (zh) | 输入/输出电路、其操作方法和包括其的数据处理*** | |
| JP4746976B2 (ja) | センスアンプ回路 | |
| KR100242469B1 (ko) | 고속 동작 교차 결합 증폭기 | |
| KR950003281B1 (ko) | 교차 결합 증폭기 | |
| KR20030061265A (ko) | 반도체 집적 회로의 리시버 회로 | |
| JP2001216794A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |