JP4086086B2 - Multilayer capacitor and its mounting structure - Google Patents
Multilayer capacitor and its mounting structure Download PDFInfo
- Publication number
- JP4086086B2 JP4086086B2 JP2007127708A JP2007127708A JP4086086B2 JP 4086086 B2 JP4086086 B2 JP 4086086B2 JP 2007127708 A JP2007127708 A JP 2007127708A JP 2007127708 A JP2007127708 A JP 2007127708A JP 4086086 B2 JP4086086 B2 JP 4086086B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- internal electrode
- electrode
- external terminal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、積層コンデンサおよびその実装構造に関するもので、特に、高周波回路において有利に適用される積層コンデンサおよびその実装構造に関するものである。 The present invention relates to a multilayer capacitor and its mounting structure, and particularly to a multilayer capacitor and its mounting structure that are advantageously applied in a high-frequency circuit.
数ＧＨｚのような高周波領域において、ＭＰＵ（マイクロプロセッシングユニット）等のための電源回路に用いられるデカップリングコンデンサとして、たとえば特開平１１−１４４９９６号公報（特許文献１）に記載のような構造の積層コンデンサが知られている。この積層コンデンサによれば、多端子構造にしながら、隣り合う端子を逆極性にすることによって、正極から負極への電流の流れを短くし、電流の流れを多様にし、さらに、電流の方向を互いに逆方向に向けるようにして磁束の相殺を行ない、それによって、ＥＳＬ（等価直列インダクタンス）の低減が図られている。 As a decoupling capacitor used in a power supply circuit for an MPU (microprocessing unit) or the like in a high frequency region such as several GHz, a laminated layer having a structure as described in, for example, Japanese Patent Application Laid-Open No. 11-144996 (Patent Document 1). Capacitors are known. According to this multilayer capacitor, the current flow from the positive electrode to the negative electrode is shortened by making the adjacent terminals opposite in polarity while having a multi-terminal structure, and the current flow is diversified. The magnetic flux is canceled in the opposite direction, thereby reducing ESL (equivalent series inductance).
しかしながら、上記特許文献１に記載の積層コンデンサによれば、ＥＳＬの低下に伴って、ＥＳＲ（等価直列抵抗）も低下するため、インピーダンス特性が急峻になるという問題を有している。
However, the multilayer capacitor described in
他方、特開２００１−２８４１７０号公報（特許文献２）では、コンデンサ本体の内部に静電容量を形成するために設けられる内部電極の各々について、コンデンサ本体の表面にまで引き出されかつ外部端子電極に電気的に接続される引き出し部の数を単に１つとすることによって、積層コンデンサのＥＳＲを高めることが提案されている。 On the other hand, in Japanese Patent Laid-Open No. 2001-284170 (Patent Document 2), each of the internal electrodes provided to form a capacitance in the capacitor body is drawn to the surface of the capacitor body and is connected to the external terminal electrode. It has been proposed to increase the ESR of a multilayer capacitor by simply providing one lead portion that is electrically connected.
しかしながら、特許文献２に記載の構造によれば、ＥＳＲを高くすることができるものの、それに伴って、ＥＳＬが高くなり、高周波側の特性が劣化するという問題がある。
そこで、この発明の目的は、低ＥＳＬ化を図りながらも、高ＥＳＲ化を図ることができる、積層コンデンサを提供しようとすることである。 Accordingly, an object of the present invention is to provide a multilayer capacitor capable of achieving high ESR while achieving low ESL.
この発明の他の目的は、上述のように低ＥＳＬ化が図られた積層コンデンサの低ＥＳＬ特性を十分に発揮させることができる、積層コンデンサの実装構造を提供しようとすることである。 Another object of the present invention is to provide a multilayer capacitor mounting structure capable of sufficiently exhibiting the low ESL characteristic of the multilayer capacitor with low ESL as described above.
この発明に係る積層コンデンサは、積層された複数の誘電体層をもって構成される積層構造を有するコンデンサ本体を備えている。この発明では、上述した技術的課題を解決するため、積層コンデンサが、次のように構成されることを特徴としている。 A multilayer capacitor according to the present invention includes a capacitor body having a multilayer structure including a plurality of stacked dielectric layers. In order to solve the technical problem described above, the present invention is characterized in that the multilayer capacitor is configured as follows.
すなわち、積層コンデンサに備えるコンデンサ本体は、第１および第２のコンデンサ部を構成している。 That is, the capacitor body provided in the multilayer capacitor constitutes the first and second capacitor portions.
第１のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、第１の内部電極には、コンデンサ本体の外表面にまで引き出される複数の第１の引出し部が形成され、かつ、第２の内部電極には、コンデンサ本体の外表面にまで引き出される複数の第２の引出し部が形成される。 The first capacitor unit includes at least one pair of first and second internal electrodes facing each other through a predetermined dielectric layer so as to form a capacitance, and the first internal electrode includes a capacitor A plurality of first lead portions that are drawn to the outer surface of the main body are formed, and a plurality of second lead portions that are drawn to the outer surface of the capacitor main body are formed on the second internal electrode.
他方、第２のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する第３および第４の内部電極を含み、第３の内部電極は２個以上形成され、第３の内部電極には、コンデンサ本体の外表面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、第４の内部電極には、コンデンサ本体の外表面にまで引き出される少なくとも１つの第４の引出し部が形成される。 On the other hand, the second capacitor portion includes a third and fourth internal electrodes you face each other across a predetermined dielectric layer so as to form a capacitance, the third internal electrode is two or more forms is, in the third inner electrode, at least one third lead portion led out to the outer surface of the capacitor body been formed, and in the fourth internal electrodes, drawn up on the outer surface of the capacitor body At least one fourth drawer is formed.
コンデンサ本体の外表面上には、上記第１、第２、第３および第４の引出し部に、直接、それぞれ電気的に接続される第１、第２、第３および第４の外部端子電極が形成される。第３の外部端子電極は２個以上形成される。 On the outer surface of the capacitor body, first, second, third, and fourth external terminal electrodes that are directly electrically connected to the first, second, third, and fourth lead portions, respectively. Is formed. Two or more third external terminal electrodes are formed.
そして、１対の第３および第４の内部電極についての第３および第４の引出し部の対の数が、１対の第１および第２の内部電極についての第１および第２の引出し部の対の数より少なくされることを特徴とするとともに、第１、第２、第３および第４の外部端子電極は、誘電体層の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部の双方にかかるようにして形成されていることを特徴とし、さらに、第２のコンデンサ部における、第３の内部電極、第４の内部電極、第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される第３の外部端子電極と他方の第３の内部電極に接続される第３の外部端子電極とは互いに異なっていることを特徴としている。 The number of pairs of third and fourth lead portions for the pair of third and fourth internal electrodes is equal to the number of pairs of first and second lead portions for the pair of first and second internal electrodes. And the first, second, third and fourth external terminal electrodes extend in the stacking direction of the dielectric layers, and the first and second It is characterized by being formed so as to cover both of the second capacitor part , and further, in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode in the second capacitor part. The three external terminal electrodes connected to one third internal electrode and the third external terminal electrode connected to the other third internal electrode for any set of three internal electrode groups It is characterized by being different from each other.
この発明に係る積層コンデンサにおいて、典型的には、各々１つの第３および第４の内部電極についての第３および第４の引出し部の少なくとも一方の数が、各々１つの第１および第２の内部電極についての第１および第２の引出し部の各々の数より少なくされる。 In the multilayer capacitor according to the present invention, typically, the number of at least one of the third and fourth lead portions for each of the third and fourth internal electrodes is one each of the first and second ones. Less than the number of each of the first and second lead portions for the internal electrode.
この発明に係る積層コンデンサにおいて、好ましくは、各々１つの第３および第４の内部電極についての第３および第４の引出し部の各々の数は、各々１つの第１および第２の内部電極についての第１および第２の引出し部の各々の数より少なくされる。 In the multilayer capacitor according to the present invention, preferably, the number of each of the third and fourth lead portions for each of the third and fourth internal electrodes is the same for each of the first and second internal electrodes. Less than each of the first and second drawer portions.
第１および第２の外部端子電極の少なくとも一方は、第３および第４の外部端子電極の少なくとも一方と共通であってもよい。 At least one of the first and second external terminal electrodes may be common with at least one of the third and fourth external terminal electrodes.
第１および第２の外部端子電極は、交互に配置されることが好ましい。 The first and second external terminal electrodes are preferably arranged alternately.
コンデンサ本体において、第１のコンデンサ部と第２のコンデンサ部とは積層方向に並ぶように配置されるとともに、第１のコンデンサ部が積層方向での少なくとも一方端に位置されることが好ましい。この場合、コンデンサ本体において、第２のコンデンサ部が２つの第１のコンデンサ部によって積層方向に挟まれるように配置されることがより好ましい。 In the capacitor body, it is preferable that the first capacitor portion and the second capacitor portion are arranged so as to be aligned in the stacking direction, and the first capacitor portion is positioned at at least one end in the stacking direction. In this case, in the capacitor body, it is more preferable that the second capacitor portion is disposed so as to be sandwiched between the two first capacitor portions in the stacking direction.
この発明の特定的な実施態様では、コンデンサ本体は、相対向する２つの主面および２つの主面間を連結する４つの側面を有する直方体状をなしていて、誘電体層は、主面の方向に延びており、外部端子電極は、４つの側面上に形成される。この実施態様において、主面が、４つの側面のいずれよりも大きい面積を有しているとき、主面のいずれか一方が所定の実装面側に向けられた状態で実装されることが好ましい。 In a specific embodiment of the present invention, the capacitor body has a rectangular parallelepiped shape having two main surfaces facing each other and four side surfaces connecting the two main surfaces, and the dielectric layer is formed on the main surface. The external terminal electrodes are formed on the four side surfaces. In this embodiment, when the main surface has an area larger than any of the four side surfaces, it is preferable that the main surface is mounted in a state where one of the main surfaces is directed to the predetermined mounting surface side.
この発明の特定的な他の実施態様では、コンデンサ本体は、相対向する２つの主面および２つの主面間を連結する４つの側面を有する直方体状をなしていて、外部端子電極は、互いに対向する２つの側面上にのみ形成される。この実施態様において、主面が、４つの側面のいずれよりも大きい面積を有しているとき、主面のいずれか一方が所定の実装面側に向けられた状態で実装され、また、外部端子電極が形成された側面が、主面および残りの側面のいずれよりも大きい面積を有しているとき、外部端子電極が形成された側面のいずれか一方が所定の実装面側に向けられた状態で実装されることが好ましい。 In another specific embodiment of the present invention, the capacitor body has a rectangular parallelepiped shape having two main surfaces facing each other and four side surfaces connecting the two main surfaces, and the external terminal electrodes are connected to each other. It is formed only on two opposite side surfaces. In this embodiment, when the main surface has an area larger than any of the four side surfaces, the main surface is mounted in a state where one of the main surfaces is directed to the predetermined mounting surface side, and the external terminal When the side surface on which the electrode is formed has a larger area than either the main surface or the remaining side surface, one of the side surfaces on which the external terminal electrode is formed is directed to the predetermined mounting surface side Is preferably implemented.
この発明は、また、上述した第１および第２のコンデンサ部の積層方向での配置についての好ましい実施態様に係る積層コンデンサが所定の実装面上に実装された、積層コンデンサの実装構造にも向けられる。この発明に係る積層コンデンサの実装構造は、第１のコンデンサ部が実装面により近い側に位置するようにコンデンサ本体を向けた状態で、積層コンデンサが実装されることを特徴としている。 The present invention is also directed to a multilayer capacitor mounting structure in which the multilayer capacitor according to a preferred embodiment of the arrangement of the first and second capacitor portions in the stacking direction is mounted on a predetermined mounting surface. It is done. The multilayer capacitor mounting structure according to the present invention is characterized in that the multilayer capacitor is mounted in a state in which the capacitor body is directed so that the first capacitor portion is located closer to the mounting surface.
この発明に係る積層コンデンサは、より具体的な第１の実施態様では、相対向する２つの主面および２つの主面間を連結する４つの側面を有する直方体状をなし、主面の方向に延びる誘電体層が複数積層された積層構造を有するコンデンサ本体を備え、コンデンサ本体は、誘電体層の積層方向に並ぶように配置された第１および第２のコンデンサ部を構成していて、第１のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、第１の内部電極には、コンデンサ本体の側面にまで引き出される複数の第１の引出し部が形成され、かつ、第２の内部電極には、コンデンサ本体の側面にまで引き出される複数の第２の引出し部が形成され、第２のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する第３および第４の内部電極を含み、第３の内部電極は２個以上形成され、第３の内部電極には、コンデンサ本体の側面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、第４の内部電極には、コンデンサ本体の側面にまで引き出される少なくとも１つの第４の引出し部が形成され、コンデンサ本体の互いに対向する２つの側面上にのみ、誘電体層の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、第１の外部端子電極は、第１の引出し部および第３の引出し部に直接電気的に接続され、第２の引出し部および第４の引出し部とは電気的に絶縁され、第２の外部端子電極は、第２の引出し部および第４の引出し部に直接電気的に接続され、第１の引出し部および第３の引出し部とは電気的に絶縁され、第２のコンデンサ部における、第３の内部電極、第４の内部電極、第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される第１の外部端子電極と他方の第３の内部電極に接続される第１の外部端子電極とは互いに異なり、１対の第３および第４の内部電極についての第３および第４の引出し部の対の数は、１対の第１および第２の内部電極についての第１および第２の引出し部の対の数より少ないことを特徴としている。In the more specific first embodiment, the multilayer capacitor in accordance with the present invention has a rectangular parallelepiped shape having two main surfaces opposed to each other and four side surfaces connecting the two main surfaces, in the direction of the main surface. A capacitor body having a laminated structure in which a plurality of extending dielectric layers are laminated, wherein the capacitor body constitutes first and second capacitor portions arranged so as to be arranged in the lamination direction of the dielectric layers; 1 capacitor portion includes at least one pair of first and second internal electrodes facing each other through a predetermined dielectric layer so as to form a capacitance, and the first internal electrode includes a capacitor body. A plurality of first lead portions that are drawn to the side surface of the capacitor body are formed, and a plurality of second lead portions that are drawn to the side surface of the capacitor body are formed on the second internal electrode. Department Including a third and fourth internal electrodes facing each other through a predetermined dielectric layer so as to form a capacitance, and two or more third internal electrodes are formed, and the third internal electrode includes a capacitor At least one third lead portion that is drawn to the side surface of the main body is formed, and at least one fourth lead portion that is drawn to the side surface of the capacitor main body is formed on the fourth internal electrode. The first and second externals extend only along two opposing side surfaces of the main body along the stacking direction of the dielectric layers and over both the first and second capacitor portions. A terminal electrode is formed, and the first external terminal electrode is directly electrically connected to the first lead portion and the third lead portion, and is electrically insulated from the second lead portion and the fourth lead portion. The second outside The terminal electrode is directly electrically connected to the second lead portion and the fourth lead portion, and is electrically insulated from the first lead portion and the third lead portion, and the second capacitor portion A set of three internal electrodes, a fourth internal electrode, and a third internal electrode in the order of a set of three internal electrodes, a first external terminal electrode connected to one third internal electrode; The first external terminal electrode connected to the other third internal electrode is different from the first external terminal electrode, and the number of pairs of third and fourth lead portions for one pair of third and fourth internal electrodes is 1 Fewer than the number of pairs of first and second lead portions for the first and second internal electrodes of the pair.
この発明に係る積層コンデンサは、より具体的な第２の実施態様では、相対向する２つの主面および２つの主面間を連結する４つの側面を有する直方体状をなし、主面の方向に延びる誘電体層が複数積層された積層構造を有するコンデンサ本体を備え、コンデンサ本体は、誘電体層の積層方向に並ぶように配置された第１および第２のコンデンサ部を構成していて、第１のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、第１の内部電極には、コンデンサ本体の側面にまで引き出される複数の第１の引出し部が形成され、かつ、第２の内部電極には、コンデンサ本体の側面にまで引き出される複数の第２の引出し部が形成され、第２のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する第３および第４の内部電極を含み、第３の内部電極は２個以上形成され、第３の内部電極には、コンデンサ本体の側面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、第４の内部電極には、コンデンサ本体の側面にまで引き出される少なくとも１つの第４の引出し部が形成され、コンデンサ本体の互いに対向する２つの側面上に、誘電体層の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、コンデンサ本体の互いに対向する残りの２つの側面上に、誘電体層の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、第１の外部端子電極は、第１の引出し部および第３の引出し部に直接電気的に接続され、第２の引出し部および第４の引出し部とは電気的に絶縁され、第２の外部端子電極は、第２の引出し部および第４の引出し部に直接電気的に接続され、第１の引出し部および第３の引出し部とは電気的に絶縁され、第２のコンデンサ部における、第３の内部電極、第４の内部電極、第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される第１の外部端子電極と他方の第３の内部電極に接続される第１の外部端子電極とは互いに異なり、１対の第３および第４の内部電極についての第３および第４の引出し部の対の数は、１対の第１および第２の内部電極についての第１および第２の引出し部の対の数より少ないことを特徴としている。In a more specific second embodiment, the multilayer capacitor in accordance with the present invention has a rectangular parallelepiped shape having two main surfaces opposed to each other and four side surfaces connecting the two main surfaces, and in the direction of the main surface. A capacitor body having a laminated structure in which a plurality of extending dielectric layers are laminated, wherein the capacitor body constitutes first and second capacitor portions arranged so as to be arranged in the lamination direction of the dielectric layers; 1 capacitor portion includes at least one pair of first and second internal electrodes facing each other through a predetermined dielectric layer so as to form a capacitance, and the first internal electrode includes a capacitor body. A plurality of first lead portions that are drawn to the side surface of the capacitor body are formed, and a plurality of second lead portions that are drawn to the side surface of the capacitor body are formed on the second internal electrode. Department Including a third and fourth internal electrodes facing each other through a predetermined dielectric layer so as to form a capacitance, and two or more third internal electrodes are formed, and the third internal electrode includes a capacitor At least one third lead portion that is drawn to the side surface of the main body is formed, and at least one fourth lead portion that is drawn to the side surface of the capacitor main body is formed on the fourth internal electrode. First and second external terminals extending along the stacking direction of the dielectric layers and over both the first and second capacitor portions on two opposite side surfaces of the main body Electrodes are formed on the remaining two side surfaces of the capacitor body facing each other so as to extend along the stacking direction of the dielectric layers and to cover both the first and second capacitor portions. , First and second external terminal electrodes are formed, and the first external terminal electrodes are directly electrically connected to the first lead portion and the third lead portion, and the second lead portion and the fourth lead portion The second external terminal electrode is directly electrically connected to the second lead portion and the fourth lead portion, and the first lead portion and the third lead portion are electrically insulated from the lead portion. One set of three internal electrodes that are electrically insulated and are continuous in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode in the second capacitor portion. The first external terminal electrode connected to the internal electrode of the first and the first external terminal electrode connected to the other third internal electrode are different from each other, and the first external terminal electrode of the pair of third and fourth internal electrodes is different. The number of pairs of 3 and 4 lead portions is equal to a pair of first and second internal electrodes. The number of pairs of the first and second drawer portions is smaller than that of the first drawer portion.
この発明に係る積層コンデンサによれば、コンデンサ本体を第１のコンデンサ部と第２のコンデンサ部とに分割し、第２のコンデンサ部にある１対の第３および第４の内部電極についての第３および第４の引出し部の対の数を、第１のコンデンサ部にある１対の第１および第２の内部電極についての第１および第２の引出し部の対の数より少なくしているので、第１のコンデンサ部において、より低ＥＳＬ化を図ることができ、その結果、第１のコンデンサ部の共振周波数を第２のコンデンサ部の共振周波数より高くすることができる。したがって、第１のコンデンサ部がコンデンサ本体の複合特性において高周波側に影響を与えることになり、第１のコンデンサ部のＥＳＬ特性が反映され、コンデンサ本体の低ＥＳＬ化を図ることができる。 According to the multilayer capacitor in accordance with the present invention, the capacitor body is divided into the first capacitor portion and the second capacitor portion, and the first and second internal electrodes of the pair of third and fourth internal electrodes in the second capacitor portion are divided. The number of pairs of the third and fourth lead portions is smaller than the number of pairs of the first and second lead portions for the pair of first and second internal electrodes in the first capacitor portion. Therefore, the ESL can be further reduced in the first capacitor unit, and as a result, the resonance frequency of the first capacitor unit can be made higher than the resonance frequency of the second capacitor unit. Therefore, the first capacitor portion affects the high frequency side in the composite characteristics of the capacitor body, the ESL characteristics of the first capacitor portion are reflected, and the ESL of the capacitor body can be reduced.
また、コンデンサ本体を第１のコンデンサ部と第２のコンデンサ部とに分割し、第１のコンデンサ部の共振周波数と第２のコンデンサ部の共振周波数とを異ならせることにより、第１のコンデンサ部のＥＳＲと第２のコンデンサ部のＥＳＲとの複合特性によって、コンデンサ本体のＥＳＲが決定されることになる。ここで、前述のように、第２のコンデンサ部にある１対の第３および第４の内部電極についての第３および第４の引出し部の対の数を、第１のコンデンサ部にある１対の第１および第２の内部電極についての第１および第２の引出し部の対の数より少なくしているので、第２のコンデンサ部において、より高ＥＳＲ化を図ることができる。したがって、コンデンサ本体についての高ＥＳＲ化が、第２のコンデンサ部によって図られることができる。 The capacitor body is divided into a first capacitor portion and a second capacitor portion, and the first capacitor portion is made different from the resonance frequency of the first capacitor portion by making the resonance frequency of the first capacitor portion different from the resonance frequency of the second capacitor portion. The ESR of the capacitor body is determined by the composite characteristics of the ESR of the second capacitor portion and the ESR of the second capacitor portion. Here, as described above, the number of pairs of third and fourth lead portions for the pair of third and fourth internal electrodes in the second capacitor portion is set to 1 in the first capacitor portion. Since the number of pairs of the first and second lead portions for the first and second internal electrodes of the pair is smaller, higher ESR can be achieved in the second capacitor portion. Therefore, the ESR of the capacitor body can be increased by the second capacitor unit.
その結果、低ＥＳＬかつ高ＥＳＲの双方を満足させる積層コンデンサを得ることができる。 As a result, a multilayer capacitor satisfying both low ESL and high ESR can be obtained.
この発明に係る積層コンデンサにおいて、前述のように、第３および第４の引出し部の対の数を、第１および第２の引出し部の対の数より少なくするため、各々１つの第３および第４の内部電極についての第３および第４の引出し部の各々の数を、各々１つの第１および第２の内部電極についての第１および第２の引出し部の各々の数より少なくするようにすれば、第１のコンデンサ部による低ＥＳＬ化および第２のコンデンサ部による高ＥＳＲ化を確実に達成することができる。 In the multilayer capacitor according to the present invention, as described above, in order to make the number of pairs of the third and fourth lead portions smaller than the number of pairs of the first and second lead portions, each of the third and fourth lead portions is provided. The number of each of the third and fourth lead portions for the fourth inner electrode is less than the number of each of the first and second lead portions for each of the first and second inner electrodes. By doing so, it is possible to reliably achieve low ESL by the first capacitor unit and high ESR by the second capacitor unit.
この発明に係る積層コンデンサにおいて、第１および第２の外部端子電極が交互に配置されていると、正極から負極への電流の流れをより短くし、かつ磁束の相殺をより効果的に行なうことができるので、第１のコンデンサ部でのＥＳＬをより低減することができる。 In the multilayer capacitor according to the present invention, when the first and second external terminal electrodes are alternately arranged, the flow of current from the positive electrode to the negative electrode can be shortened, and the magnetic flux can be canceled more effectively. Therefore, ESL in the first capacitor unit can be further reduced.
コンデンサ本体において、第１のコンデンサ部と第２のコンデンサ部とが積層方向に並ぶように配置されるとともに、第１のコンデンサ部が積層方向での少なくとも一方端に位置される場合であって、第１のコンデンサ部が実装面により近い側に位置するようにコンデンサ本体を向けた状態で、積層コンデンサが実装される場合には、正極の外部端子電極から内部電極を通って負極の外部端子電極へと流れる電流の経路をより短くすることができるので、実装構造において低ＥＳＬ化を図ることができる。したがって、低ＥＳＬ化が図られた積層コンデンサの低ＥＳＬ特性を十分に発揮させることができる。 In the capacitor body, the first capacitor portion and the second capacitor portion are arranged so as to be aligned in the stacking direction, and the first capacitor portion is positioned at at least one end in the stacking direction, When the multilayer capacitor is mounted with the capacitor body facing the first capacitor portion closer to the mounting surface, the negative external terminal electrode passes from the positive external terminal electrode through the internal electrode. Since the path of the current flowing to the can be further shortened, the ESL can be reduced in the mounting structure. Therefore, the low ESL characteristic of the multilayer capacitor with low ESL can be sufficiently exhibited.
コンデンサ本体において、第２のコンデンサ部が２つの第１のコンデンサ部によって積層方向に挟まれるように配置されていると、上述のような低ＥＳＬ化が可能な実装構造を得るにあたって、コンデンサ本体の上下についての方向性をなくすことができる。 In the capacitor body, when the second capacitor portion is arranged so as to be sandwiched between the two first capacitor portions in the stacking direction, in obtaining the mounting structure capable of reducing the ESL as described above, The directionality about the top and bottom can be eliminated.
図１ないし図４は、この発明の第１の実施形態による積層コンデンサ１を示している。ここで、図１は、積層コンデンサ１の外観を示す斜視図であり、図２は、積層コンデンサ１の実装構造を示す断面図である。なお、図２において、積層コンデンサ１は、後述する図３および図４の線ＩＩ−ＩＩに沿う断面をもって示されている。
1 to 4 show a
積層コンデンサ１は、相対向する２つの主面２および３ならびにこれら主面２および３間を連結する４つの側面４、５、６および７を有する直方体状のコンデンサ本体８を備えている。コンデンサ本体８は、主面２および３の方向に延びる、たとえば誘電体セラミックからなる積層された複数の誘電体層９をもって構成される積層構造を有している。また、主面２および３は、４つの側面４〜７のいずれよりも大きい面積を有している。
The
コンデンサ本体８は、図２に示すように、第１および第２のコンデンサ部１１および１２を構成している。この実施形態では、第１のコンデンサ部１１と第２のコンデンサ部１２とは、積層方向に並ぶように配置され、しかも、第２のコンデンサ部１２が２つの第１のコンデンサ部１１によって積層方向に挟まれるように配置されている。その結果、第１のコンデンサ部１１は、コンデンサ本体８における積層方向での両端に位置される。
As shown in FIG. 2, the
第１のコンデンサ部１１は、静電容量を形成するように所定の誘電体層９を介して互いに対向する少なくとも１対の第１および第２の内部電極１３および１４を備えている。他方、第２のコンデンサ部１２は、静電容量を形成するように所定の誘電体層９を介して互いに対向する第３および第４の内部電極１５および１６を備えている。
The
この実施形態では、より大きな静電容量を得るため、第１および第２の内部電極１３および１４の対の数ならびに第３および第４の内部電極１５および１６の対の数は、複数とされる。
In this embodiment, in order to obtain a larger capacitance, the number of pairs of the first and second
図３は、第１のコンデンサ部１１の内部構造を示す平面図であり、（ａ）は、第１の内部電極１３が通る断面を示し、（ｂ）は、第２の内部電極１４が通る断面を示している。
FIG. 3 is a plan view showing the internal structure of the
図３（ａ）に示すように、第１の内部電極１３には、コンデンサ本体８の外表面、すなわち側面４〜７にまで引き出される複数、たとえば７つの第１の引出し部１７が形成されている。また、図３（ｂ）に示すように、第２の内部電極１４には、コンデンサ本体８の外表面、すなわち側面４〜７にまで引き出される複数、たとえば７つの第２の引出し部１８が形成されている。したがって、１対の第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の対の数は、７ということになる。
As shown in FIG. 3A, the first
コンデンサ本体８の側面４〜７の各々上には、第１の引出し部１７に、直接、それぞれ電気的に接続される複数、たとえば７つの第１の外部端子電極１９、ならびに第２の引出し部１８に、直接、それぞれ電気的に接続される複数、たとえば７つの第２の外部端子電極２０が形成されている。第１および第２の外部端子電極１９および２０は、図１および図２に示されるように、誘電体層９の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部１１および１２の双方にかかるようにして形成されるとともに、側面４〜７上から主面２および３の各々の一部上にまで延びるように形成されている。
On each of the side surfaces 4 to 7 of the
第１の引出し部１７がそれぞれ引き出される側面４〜７上での各位置は、第２の引出し部１８がそれぞれ引き出される各位置と異なっており、したがって、第１の外部端子電極１９が設けられる側面４〜７上での各位置は、第２の外部端子電極２０の各位置と異なっている。そして、第１の外部端子電極１９と第２の外部端子電極２０とは、側面４〜７上において、交互に配置されている。
Each position on the side surfaces 4 to 7 from which the
図４は、第２のコンデンサ部１２の内部構造を示す平面図であり、（ａ）は、第３の内部電極１５が通る断面を示し、（ｂ）は、第４の内部電極１６が通る断面を示している。
FIG. 4 is a plan view showing the internal structure of the
図４（ａ）に示すように、第３の内部電極１５には、コンデンサ本体８の外表面、すなわち側面５および７にまで引き出される少なくとも１つ、たとえば２つの第３の引出し部２１が形成されている。また、図４（ｂ）に示すように、第４の内部電極１６には、コンデンサ本体８の外表面、すなわち側面５および７にまで引き出される少なくとも１つ、たとえば２つの第４の引出し部２２が形成されている。したがって、１対の第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の対の数は、２ということになる。
As shown in FIG. 4A, the third
この実施形態では、第３の引出し部２１は、前述した第１の外部端子電極１９に電気的に接続され、第４の引出し部２２は、前述した第２の外部端子電極２０に電気的に接続されている。すなわち、第１の外部端子電極１９のいくつかは、第３の引出し部２１に電気的に接続されるべき第３の外部端子電極と共通であり、第２の外部端子電極２０のいくつかは、第４の引出し部２２に電気的に接続されるべき第４の外部端子電極と共通である。
In this embodiment, the
上述のように、第３および第４の引出し部２１および２２が、それぞれ、第１および第２の引出し部１７および１８と共通する第１および第２の外部端子電極１９および２０に電気的に接続されていると、積層コンデンサ１自身において、第１のコンデンサ部１１と第２のコンデンサ部１２とを並列に接続した状態とすることができる。
As described above, the third and
なお、後述する実施形態のように、第３および第４の引出し部２１および２２にそれぞれ接続されるべき第３および第４の外部端子電極を、第１および第２の外部端子電極とは別に設けてもよい。
As in the embodiment described later, the third and fourth external terminal electrodes to be connected to the third and
以上説明した第１の実施形態では、１対の第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の対の数が、１対の第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の対の数より少ない。すなわち、前者が２であり、後者が７である。
In the first embodiment described above, the number of pairs of the third and
特に、第１の実施形態では、各々１つの第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の各々の数は、各々１つの第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の各々の数より少ない。すなわち、前者が２つであり、後者が７つである。
In particular, in the first embodiment, the number of each of the third and
そのため、第１および第２の内部電極１３および１４での電流の流れる方向を多様にすることができ、磁束の相殺によって、第１のコンデンサ部１１のＥＳＬを、第２のコンデンサ部１２のＥＳＬよりも低くすることができる。
Therefore, the direction of current flow in the first and second
他方、第３および第４の内部電極１５および１６にあっては、前述したように、第３および第４の引出し部２１および２２の各々の数が、第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の各々の数より少ない。そのため、内部電極１３〜１６あるいは引出し部１７、１８、２１および２２がＥＳＲに及ぼす影響が第１のコンデンサ部１１と第２のコンデンサ部１２とで変わらず、かつ内部電極１３〜１６の材料等の他の条件が同じであるとすれば、第３および第４の内部電極１５および１６においては、第１および第２の内部電極１３および１４に比べて、電流の流れる方向が少ないことから、第２のコンデンサ部１２のＥＳＲを、第１のコンデンサ部１１のＥＳＲよりも高くすることができる。
On the other hand, in the third and fourth
以上のようなことから、積層コンデンサ１の特性は、第１のコンデンサ部１１による低ＥＳＬ特性が有効に働くとともに、第１のコンデンサ部１１のＥＳＲ特性と第２のコンデンサ部１２のＥＳＲ特性とが反映された高ＥＳＲ特性となる。したがって、積層コンデンサ１によれば、低ＥＳＬ化および高ＥＳＲ化の双方を実現することができる。
As described above, the
図２には、配線基板２４によって与えられた実装面２５上に、積層コンデンサ１が実装された構造が示されている。配線基板２４の実装面２５上には、いくつかの導電ランド２６および２７が設けられていて、第１および第２の外部端子電極１９および２０が、それぞれ、導電ランド２６および２７に半田付け（図示せず。）等によって電気的に接続される。
FIG. 2 shows a structure in which the
上述のような実装構造において、第１のコンデンサ部１１が実装面２５により近い側に位置するようにコンデンサ本体８を向けた状態で、積層コンデンサ１が実装されている。
In the mounting structure as described above, the
上述のような積層コンデンサ１の実装状態において、第１の外部端子電極１９が正極となり、第２の外部端子電極２０が負極となる時点において、正極から内部電極１３〜１６を通って負極へと流れる電流の流れのループを考慮した場合、より高周波になるほど、図２において破線の矢印２８で示すように、最下層から２つの内部電極１３（ａ）および１４（ａ）に流れる電流がＥＳＬ値により大きく影響するようになる。そのため、前述したように、第１のコンデンサ部１１を実装面２５により近い側に位置させると、積層コンデンサ１の実装状態において、一層の低ＥＳＬ化を図ることができる。
In the mounting state of the
なお、第１の実施形態のように、第２のコンデンサ部１２が２つの第１のコンデンサ部１１によって積層方向に挟まれるように配置されていると、コンデンサ本体８の上下についての方向性をなくすことができる。したがって、図２に示すように、主面３を実装面２５側に向けても、図示しないが、主面２を実装面２５側に向けても、上述のような低ＥＳＬ化を図ることができる。
As in the first embodiment, when the
図５は、上述した積層コンデンサ１が与える等価回路を模式的に示している。図５に示した要素と図１ないし図４に示した各要素との対応関係がわかるように、図５において、図１ないし図４に示した要素に相当する要素には同様に参照符号が付されている。
FIG. 5 schematically shows an equivalent circuit provided by the
図５において、第１ないし第４の内部電極１３〜１６の各々について、１つの内部電極が１本の線で示されている。第１のコンデンサ部１１においては、第１および第２の内部電極１３および１４が２対図示されるとともに、これら２対の第１および第２の内部電極１３および１４の間に点線を表示することによって、さらに多数の第１および第２の内部電極１３および１４を備え得ることが示唆されている。同様に、第２のコンデンサ部１２においても、第３および第４の内部電極１５および１６が２対図示されるとともに、これら２対の第３および第４の内部電極１５および１６の間に点線を表示することによって、さらに多数の第３および第４の内部電極１５および１６を備え得ることが示唆されている。
In FIG. 5, one internal electrode is indicated by one line for each of the first to fourth
なお、図５と前述の図２とを対比したとき、第１のコンデンサ部１１における第１および第２の内部電極１３および１４の数が一致しないが、これは、図２では、第１および第２の内部電極１３および１４の代表的なもののみが図示されていると理解すればよい。
Note that when FIG. 5 is compared with FIG. 2 described above, the numbers of the first and second
図５に示すように、引出し部１７、１８、２１および２２の各々について、１つの引出し部のそれぞれに関連して、ＥＳＲ２９およびＥＳＬ３０が形成されている。
As shown in FIG. 5,
図６は、この実施形態による積層コンデンサ１の好ましい用途を説明するためのもので、積層コンデンサ１をデカップリングコンデンサとして用いているＭＰＵの回路構成を示す図である。
FIG. 6 is a diagram illustrating a circuit configuration of an MPU that uses the
ＭＰＵは、ＭＰＵチップ１０１およびメモリ１０２を備える。電源部１０３は、ＭＰＵチップ１０１に電源を供給するためのもので、電源部１０３からＭＰＵチップ１０１に至る電源回路には、積層コンデンサ１がデカップリングコンデンサとして機能するように接続されている。また、ＭＰＵチップ１０１からメモリ１０２側には、図示しないが、信号回路が構成されている。
The MPU includes an
上述したＭＰＵに関連して、デカップリングコンデンサとして用いられる積層コンデンサ１は、ノイズ吸収や電源の変動に対する平滑化のために用いられるばかりでなく、クイックパワーサプライとしての機能も有している。したがって、このようなデカップリングコンデンサとして用いられる積層コンデンサ１にあっては、ＥＳＬができるだけ低いことが望ましく、この点において、この実施形態に係る積層コンデンサは、デカップリングコンデンサとして有利に用いることができる。
In relation to the MPU described above, the
なお、この発明の特徴的構成の１つである、「第２のコンデンサ部における、第３の内部電極、第４の内部電極、第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される第３の外部端子電極と他方の第３の内部電極に接続される第３の外部端子電極とは互いに異なっている」といった構成は、図２７および図２８に示した第１６の実施形態において、よく現れているので、図２７および図２８を参照しながら、第１６の実施形態について、まず、説明する。Note that one of the characteristic configurations of the present invention is “any one set of three consecutive internal electrodes in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode in the second capacitor unit”. Regarding the internal electrode group, the third external terminal electrode connected to one third internal electrode and the third external terminal electrode connected to the other third internal electrode are different from each other. " Since it appears frequently in the sixteenth embodiment shown in FIGS. 27 and 28, the sixteenth embodiment will be described first with reference to FIGS.
図２７および図２８は、この発明の第１６の実施形態による積層コンデンサ１ｍを説明するためのものである。ここで、図２７は、第１のコンデンサ部における内部電極パターンを示す平面図であり、図２８は、第２のコンデンサ部における内部電極パターンを示す平面図である。図２７および図２８において、図３および図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。27 and 28 are for explaining a
図２７に示すように、第１の内部電極１３は、２つの第１の引出し部１７を有し、第２の内部電極１４は、２つの第２の引出し部１８を有している。図２７において、（１）〜（１４）は、積層順序を示している。As shown in FIG. 27, the first
図２８に示すように、第３の内部電極１５は、１つの第３の引出し部２１を有し、第４の内部電極１６は、１つの第４の引出し部２２を有している。この実施形態によれば、第２のコンデンサに含まれる１対の第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の対の数が、単に１であるので、第２のコンデンサ部でのＥＳＲを、第１の実施形態の場合に比べて、より高くすることができる。As shown in FIG. 28, the third
図２８において、（１）〜（１４）は、積層順序を示している。たとえば、図２８（１）、（２）および（３）を参照すればわかるように、第２のコンデンサ部における、第３の内部電極１５、第４の内部電極１６、第３の内部電極１５の順に連続する３個１組の任意の内部電極群について、図２８（１）に示す一方の第３の内部電極１５に接続される第３の外部端子電極１９と図２８（３）に示す他方の第３の内部電極１５に接続される第３の外部端子電極とは互いに異なっている。In FIG. 28, (1) to (14) indicate the stacking order. For example, as can be seen by referring to FIGS. 28 (1), (2) and (3), the third
図７は、この発明の第２の実施形態による積層コンデンサ１ａを説明するための図４に対応する図である。図７において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 FIG. 7 is a view corresponding to FIG. 4 for explaining the multilayer capacitor 1a according to the second embodiment of the present invention. In FIG. 7, elements corresponding to those shown in FIG. 4 are denoted by the same reference numerals, and redundant description is omitted.
前述した第１の実施形態の場合と比較して、第２の実施形態では、第３の内部電極１５には、単に１つの第３の引出し部２１が形成され、かつ、第４の内部電極１６には、単に１つの第４の引出し部２２が形成されていることを特徴としている。その他の構成については、第１の実施形態の場合と同様である。
Compared to the case of the first embodiment described above, in the second embodiment, the third
第２の実施形態によれば、第１６の実施形態の場合と同様、第２のコンデンサ１２に含まれる１対の第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の対の数が、単に１であるので、第２のコンデンサ部１２でのＥＳＲを、第１の実施形態の場合に比べて、より高くすることができる。
According to the second embodiment, as in the case of the sixteenth embodiment , the third and fourth drawers for the pair of third and fourth
図８は、この発明の第３の実施形態による積層コンデンサ１ｂを説明するための図４に対応する図である。図８において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 8 is a view corresponding to FIG. 4 for explaining the
第３の実施形態では、第３および第４の内部電極１５および１６のいずれか一方が、図３に示した第１および第２の内部電極１３および１４のいずれか一方と同じパターンを有していることを特徴としている。より具体的には、図８（ｂ）に示すように、第４の内部電極１６が、図３（ｂ）に示した第２の内部電極１４と同じパターンを有している。したがって、第４の内部電極１６には、７つの第４の引出し部２２が形成されている。その他の構成については、第１の実施形態の場合と実質的に同様である。
In the third embodiment, any one of the third and fourth
第３の実施形態では、１つの第４の内部電極１６が７つの第４の引出し部２２を有しているが、１つの第３の内部電極１５が単に２つの第３の引出し部２１を有しているにすぎないので、第３および第４の引出し部２１および２２の対の数は２ということになり、第１および第２の引出し部１７および１８の対の数すなわち７より少ない。したがって、第２のコンデンサ部１２のＥＳＲを、第１のコンデンサ部１１のＥＳＲよりも高くすることができる。
In the third embodiment, one fourth
さらに、第３の実施形態によれば、各々１つの第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の少なくとも一方の数が、各々１つの第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の各々の数より少ないという条件を満たしている。
Furthermore, according to the third embodiment, the number of at least one of the third and
図９は、この発明の第４の実施形態による積層コンデンサ１ｃを説明するためのものである。ここで、図９（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、図９（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。図９において、図３および図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 9 illustrates a
第４の実施形態では、第３および第４の外部端子電極３１および３２が別途形成されていることを特徴としている。すなわち、コンデンサ本体８の短辺側の側面５および７上に形成された外部端子電極は、第１および第２の外部端子電極１９および２０ではなく、第３および第４の外部端子電極３１および３２である。これら第３および第４の外部端子電極３１および３２には、図９（ｃ）および（ｄ）に示すように、それぞれ、第３の内部電極１５の第３の引出し部２１および第４の内部電極１６の第４の引出し部２２が電気的に接続される。
The fourth embodiment is characterized in that the third and fourth external
他方、図９（ａ）に示すように、第１の内部電極１３には、５つの第１の引出し部１７しか形成されず、これら第１の引出し部１７は、コンデンサ本体８の長辺側の側面４および６にのみ引き出され、第１の外部端子電極１９に電気的に接続される。また、図９（ｂ）に示すように、第２の内部電極１４には、５つの第２の引出し部１８しか形成されず、これら第２の引出し部１８は、コンデンサ本体８の長辺側の側面４および６にのみ引き出され、第２の外部端子電極２０に電気的に接続される。
On the other hand, as shown in FIG. 9A, only five
その他の構成については、第１の実施形態の場合と実質的に同様である。 Other configurations are substantially the same as those in the first embodiment.
第４の実施形態によれば、第１の実施形態の場合と比べて、第１および第２の引出し部１７および１８の各々の数以外の条件が等しいとすれば、第１のコンデンサ部１１のＥＳＬがより高くなると推測される。
According to the fourth embodiment, if conditions other than the numbers of the first and second lead-out
図１０は、この発明の第５の実施形態による積層コンデンサ１ｄを説明するためのものである。ここで、図１０（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、図１０（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。図１０において、図３および図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 10 illustrates a
第５の実施形態では、コンデンサ本体８の短辺側の側面５および７上には、いずれの外部端子電極もが形成されないことを特徴としている。すなわち、コンデンサ本体８の長辺側の側面４および６上にのみ、第１および第２の外部端子電極１９および２０が形成される。
The fifth embodiment is characterized in that no external terminal electrode is formed on the side surfaces 5 and 7 on the short side of the
また、第５の実施形態では、図１０（ｃ）に示すように、第３の内部電極１５には、１つの第３の引出し部２１が形成され、第３の引出し部２１は、第１の外部端子電極１９のいずれかに電気的に接続される。また、図１０（ｄ）に示すように、第４の内部電極１６には、１つの第４の引出し部２２が形成され、第４の引出し部２２は、第２の外部端子電極２０のいずれかに電気的に接続される。
In the fifth embodiment, as shown in FIG. 10C, the third
その他の構成については、第１の実施形態の場合と実質的に同様である。 Other configurations are substantially the same as those in the first embodiment.
第５の実施形態は、コンデンサ本体８の短辺側の側面５および７上には外部端子電極が形成されない積層コンデンサ１ｄに対しても、この発明を適用できることを明示する意義を有する。
The fifth embodiment has the significance of clearly indicating that the present invention can be applied to the
図１１は、この発明の第６の実施形態による積層コンデンサ１ｅを説明するための図３に対応する図である。図１１において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 FIG. 11 is a view corresponding to FIG. 3 for explaining the multilayer capacitor 1e according to the sixth embodiment of the present invention. In FIG. 11, elements corresponding to those shown in FIG. 3 are denoted by the same reference numerals, and redundant description is omitted.
第６の実施形態では、図１１（ａ）に示すように、第１の内部電極１３が形成された誘電体層９上には、ダミー引出し部３８が形成され、他方、図１１（ｂ）に示すように第２の内部電極１４が形成された誘電体層９上には、ダミー引出し部３９が形成される。
In the sixth embodiment, as shown in FIG. 11A, a
ダミー引出し部３８および３９は、誘電体層９の周縁部に位置される。ダミー引出し部３８は、複数の第１の引出し部１７の各間に位置し、かつ第２の外部端子電極２０に電気的に接続される。他方、ダミー引出し部３９は、複数の第２の引出し部１８の各間に位置し、かつ第１の外部電子電極１９に電気的に接続される。
The
上述のように、ダミー引出し部３８および３９が形成されることによって、内部電極１３および１４の厚みに起因してコンデンサ本体８に生じ得る段差を抑制することができるとともに、外部端子電極１９および２０の、コンデンサ本体８に対する接合強度を高めることができる。
As described above, the formation of the
図１２は、この発明の第７の実施形態による積層コンデンサ１ｆを説明するための図４に対応する図である。図１２において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 12 is a view corresponding to FIG. 4 for explaining the
第７の実施形態では、図１２（ａ）に示すように、第３の内部電極１５が形成された誘電体層９上には、ダミー引出し部４０が形成され、他方、図１２（ｂ）に示すように、第４の内部電極１６が形成された誘電体層９上には、ダミー引出し部４１が形成される。
In the seventh embodiment, as shown in FIG. 12A, a
ダミー引出し部４０および４１は、誘電体層９の短辺に沿って位置される。ダミー引出し部４０は、コンデンサ本体８の短辺側の側面５および７上に形成された第２の外部端子電極２０に電気的に接続される。他方、ダミー引出し部４１は、コンデンサ本体８の短辺側の側面５および７上に形成された第１の外部端子電極１９に電気的に接続される。
The
上述したダミー引出し部４０および４１は、前述の図１１に示したダミー引出し部３８および３９と実質的に同様の作用効果を奏するものである。
The above-described
なお、図１２に示した第７の実施形態の変形例として、ダミー引出し部を、誘電体層９の長辺に沿ってさらに位置させることも可能である。この場合においても、各ダミー引出し部は、コンデンサ本体８の長辺側の側面４および６上に形成された第１および第２の外部端子電極１９および２０にそれぞれ電気的に接続される。
As a modification of the seventh embodiment shown in FIG. 12, the dummy lead portion can be further positioned along the long side of the
図１３は、この発明の第８の実施形態による積層コンデンサ１ｇを説明するための図である。図１３には、図３または図４に示した要素と共通する要素が多く図示されているので、図１３において、図３または図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 13 is a view for explaining a
図１３には、コンデンサ本体８に備える誘電体層９のうち、内部電極が形成されないものが図示されている。このような内部電極が形成されない誘電体層９は、コンデンサ本体８の積層方向における端部に位置されたり、第１のコンデンサ部１１と第２のコンデンサ部１２との境界部分に位置されたりする。
FIG. 13 shows a
第８の実施形態では、図１３に示すように、内部電極が形成されない誘電体層９の周縁部に沿って、複数のダミー引出し部４２が形成される。ダミー引出し部４２は、外部端子電極１９または２０に電気的に接続される。また、ダミー引出し部４２の寸法は、前述したダミー引出し部３８〜４１の各寸法と実質的に同等とされ、好ましくは、内部電極１３〜１６の各主要部と重なり合わないようにされる。
In the eighth embodiment, as shown in FIG. 13, a plurality of
このようなダミー引出し部４２の作用効果についても、前述したダミー引出し部３８〜４１の場合と実質的に同様である。
The operational effects of the
以上のダミー引出し部に関連する第６のないし第８の実施形態は、各々単独で実施されてもよいが、好ましくは、２つ以上の実施形態が組み合わされて実施され、最も好ましくは、３つの実施形態が組み合わされて実施される。 The sixth to eighth embodiments related to the dummy drawer portion may be implemented independently, but preferably, two or more embodiments are combined and most preferably 3 Two embodiments are implemented in combination.
図１４は、この発明の第９の実施形態による積層コンデンサ１ｈを説明するための図３に対応する図である。図１４において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 14 is a view corresponding to FIG. 3 for explaining the
図１４（ａ）および図１４（ｂ）には、それぞれ、図３（ａ）および図３（ｂ）に示した第１および第２の内部電極１３および１４が示されている。他方、図１４（ｃ）には、ダミー内部電極４５が示されている。ダミー内部電極４５は、この実施形態では、図１４（ｂ）に示した第２の内部電極１４と同じパターンを有している。すなわち、ダミー内部電極４５には、コンデンサ本体８の側面４〜７にまで引き出される引出し部４６が形成され、引出し部４６は、第２の外部端子電極２０に電気的に接続される。
14 (a) and 14 (b) show the first and second
前述したように、第１のコンデンサ部１１（図２参照）を構成するため、図１４（ａ）に示した第１の内部電極１３と図１４（ｂ）に示した第２の内部電極とが互いに対向するように積層されるが、この実施形態では、上述の積層構造における、積層方向での端部および／または途中において、第２の内部電極１４と隣り合うように、少なくとも１つのダミー内部電極４５が積層される。
As described above, in order to form the first capacitor unit 11 (see FIG. 2), the first
上述のように、ダミー内部電極４５を積層構造に含ませることによって、静電容量は増加しないが、第２の外部端子電極２０の、コンデンサ本体８に対する接合強度を高めることができる。したがって、この実施形態は、大きな静電容量を必要としないが、誘電体層９の積層数を確保しながら、外部端子電極２０の接合強度を確保したい場合において、有利に適用される。
As described above, by including the dummy
第９の実施形態の変形例として、第１の内部電極１３と同じパターンを有するダミー内部電極が形成されてもよい。
As a modification of the ninth embodiment, a dummy internal electrode having the same pattern as the first
図１５は、この発明の第１０の実施形態による積層コンデンサ１ｉを説明するための図４に対応する図である。図１５において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 15 is a view corresponding to FIG. 4 for explaining the
図１５（ａ）および図１５（ｂ）には、それぞれ、図４（ａ）および図４（ｂ）に示した第３および第４の内部電極１５および１６が示されている。図１５（ｃ）には、ダミー内部電極４９が示されている。ダミー内部電極４９は、この実施形態では、図１５（ｂ）に示した第４の内部電極１６と同じパターンを有している。すなわち、ダミー内部電極４９には、コンデンサ本体８の短辺側の側面５および７にまで引き出される引出し部５０が形成され、引出し部５０は、第２の外部端子電極２０に電気的に接続される。
15 (a) and 15 (b) show the third and fourth
前述したように、第２のコンデンサ部１２（図２参照）を構成するため、図１５（ａ）に示した第３の内部電極１５と図１５（ｂ）に示した第４の内部電極１６とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第４の内部電極１６と隣り合うように、少なくとも１つのダミー内部電極４９が積層される。上述したダミー内部電極４９の作用効果は、図１４（ｃ）に示したダミー内部電極４５と実質的に同様である。
As described above, in order to form the second capacitor unit 12 (see FIG. 2), the third
第１０の実施形態の変形例として、第３の内部電極１５と同じパターンを有するダミー内部電極が形成されてもよい。
As a modification of the tenth embodiment, a dummy internal electrode having the same pattern as the third
図１６は、この発明の第１１の実施形態による積層コンデンサ１ｊを説明するための図３に対応する図である。図１６において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 FIG. 16 is a view corresponding to FIG. 3 for illustrating the multilayer capacitor 1j according to the eleventh embodiment of the present invention. In FIG. 16, elements corresponding to those shown in FIG. 3 are denoted by the same reference numerals, and redundant description is omitted.
図１６（ａ）および図１６（ｂ）には、それぞれ、図３（ａ）および図３（ｂ）に示した第１および第２の内部電極１３および１４が示されている。他方、図１６（ｃ）には、ダミー内部電極５３が示されている。ダミー内部電極５３は、この実施形態では、図４（ｂ）に示した第４の内部電極と同じパターンを有している。すなわち、ダミー内部電極５３には、コンデンサ本体８の短辺側の側面５および７にまで引き出される引出し部５４が形成され、引出し部５４は、第２の外部端子電極２０に電気的に接続される。
16 (a) and 16 (b) show the first and second
前述したように、第１のコンデンサ部１１（図２参照）を構成するため、図１６（ａ）に示した第１の内部電極１３と図１６（ｂ）に示した第２の内部電極１４とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第２の内部電極１４と隣り合うように、少なくとも１つのダミー内部電極５３が積層される。
As described above, in order to form the first capacitor unit 11 (see FIG. 2), the first
上述のダミー内部電極５３の作用効果は、図１４および図１５にそれぞれ示したダミー内部電極４５および４９の場合と実質的に同様である。
The effect of the dummy
第１１の実施形態の変形例として、図４（ａ）に示した第３の内部電極１５と同じパターンを有するダミー内部電極が形成されてもよい。
As a modification of the eleventh embodiment, a dummy internal electrode having the same pattern as the third
図１７は、この発明の第１２の実施形態による積層コンデンサ１ｋを説明するための図４に対応する図である。図１７において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 17 is a view corresponding to FIG. 4 for illustrating the
図１７（ａ）および図１７（ｂ）には、それぞれ、図４（ａ）および図４（ｂ）に示した第３および第４の内部電極１５および１６が示されている。他方、図１７（ｃ）には、ダミー内部電極５７が示されている。ダミー内部電極５７は、図３（ｂ）に示した第２の内部電極１４と同じパターンを有している。すなわち、ダミー内部電極５７には、コンデンサ本体８の側面４〜７にまで引き出される引出し部５８が形成され、引出し部５８は、第２の外部端子電極２０に電気的に接続される。
17 (a) and 17 (b) show the third and fourth
前述したように、第２のコンデンサ部１２（図２参照）を構成するため、図１７（ａ）に示した第３の内部電極１５と図１７（ｂ）に示した第４の内部電極１６とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第４の内部電極１６と隣り合うように、少なくとも１つのダミー内部電極５７が積層される。
As described above, in order to form the second capacitor unit 12 (see FIG. 2), the third
上述のダミー内部電極５７の作用効果は、図１４ないし図１６にそれぞれ示したダミー内部電極４５、４９および５３の場合と実質的に同様である。
The effect of the dummy
第１２の実施形態の変形例として、図３（ａ）に示した第１の内部電極１３と同じパターンを有するダミー内部電極が形成されてもよい。
As a modification of the twelfth embodiment, a dummy internal electrode having the same pattern as the first
上述の第９ないし第１２の実施形態は、これらを適宜組み合わせて実施することができる。より具体的には、第９および第１１の実施形態は、第１のコンデンサ部１１に関するものであり、第１０および第１２の実施形態は、第２のコンデンサ部１２に関するものであるので、第９および第１１の実施形態の各々は、第１０および第１２の実施形態の各々と任意に組み合わせて実施することができる。
Embodiment of the ninth to twelfth above mentioned can be implemented in combination as appropriate. More specifically, the ninth and eleventh embodiments relate to the
図１８ないし図２１は、この発明の第１３の実施形態による積層コンデンサ６１を示している。
18 to 21 show a
ここで、図１８は、積層コンデンサ６１の外観を示す斜視図であり、図１９は、積層コンデンサ６１における第１および第２のコンデンサ部６２および６３の配置状態を図解的に示す側面図である。図１８および図１９には、実装面６４が図示されている。積層コンデンサ６１は、実装状態において、実装面６４と平行な方向に積層方向を有していることを特徴としている。
Here, FIG. 18 is a perspective view showing the appearance of the
積層コンデンサ６１は、相対向する２つの主面６５および６６ならびにこれら主面６５および６６間を連結する４つの側面６７、６８、６９および７０を有する直方体状のコンデンサ本体７１を備えている。コンデンサ本体７１は、主面６５および６６の方向に延びる、たとえば誘電体セラミックからなる積層された複数の誘電体層７２（図２０および図２１参照）をもって構成される積層構造を有している。また、側面６７および６９は、主面６５および６６ならびに残りの側面６８および７０のいずれよりも大きい面積を有している。
The
コンデンサ本体７１は、図１９に示すように、第１および第２のコンデンサ部６２および６３を構成している。第１のコンデンサ部６２と第２のコンデンサ部６３とは、実装面６４に平行な積層方向に並ぶように配置され、しかも、第２のコンデンサ部６３が２つの第１のコンデンサ部６２によって挟まれるように配置されている。その結果、第１のコンデンサ部６２は、コンデンサ本体７１における積層方向での両端に位置される。
As shown in FIG. 19, the capacitor
図２０は、第１のコンデンサ部６２の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第１の内部電極７３が通る断面を示し、（ｂ）は、第２の内部電極７４が通る断面を示している。他方、図２１は、第２のコンデンサ部６３の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第３の内部電極７５が通る断面を示し、（ｂ）は、第４の内部電極７６が通る断面を示している。
FIG. 20 is a plan view of the
第１のコンデンサ部６２においては、図２０に示す、少なくとも１対の第１および第２の内部電極７３および７４が、静電容量を形成するように所定の誘電体層７２を介して互いに対向している。他方、第２のコンデンサ部６３においては、図２１に示す、第３および第４の内部電極７５および７６が、静電容量を形成するように所定の誘電体層７２を介して互いに対向している。
In the
図２０（ａ）に示すように、第１の内部電極７３には、コンデンサ本体７１の相対向する２つの側面６７および６９にまでそれぞれ引き出される各２つの第１の引出し部７７が形成されている。また、図２０（ｂ）に示すように、第２の内部電極７４には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各２つの第２の引出し部７８が形成されている。
As shown in FIG. 20A, the first
コンデンサ本体７１の側面６７および６９の各々上には、第１の引出し部７７にそれぞれ電気的に接続される各２つの第１の外部端子電極７９、ならびに第２の引出し部７８にそれぞれ電気的に接続される各２つの第２の外部端子電極８０が形成されている。第１および第２の外部端子電極７９および８０は、誘電体層７２の積層方向に沿って延びるように、かつ、第１および第２のコンデンサ部６２および６３の双方にかかるようにして形成されるとともに、図１８にその一部が示されているように、側面６７および６９の各々上から主面６５および６６の各々の一部上にまで延びるように形成されている。また、第１の外部端子電極７９と第２の外部端子電極８０とは、側面６７および６９の各々上において、交互に配置されている。
On each of the side surfaces 67 and 69 of the capacitor
図２１（ａ）に示すように、第３の内部電極７５には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各１つの第３の引出し部８１が形成されている。また、図２１（ｂ）に示すように、第４の内部電極７６には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各１つの第４の引出し部８２が形成されている。
As shown in FIG. 21A, the third
この実施形態では、第３の引出し部８１は、前述した第１の外部端子電極７９に電気的に接続され、第４の引出し部８２は、前述した第２の外部端子電極８０に電気的に接続されている。
In this embodiment, the
以上説明した第１３の実施形態においても、第１の実施形態等の場合と同様、１対の第３および第４の内部電極７５および７６についての第３および第４の引出し部８１および８２の対の数が、１対の第１および第２の内部電極７３および７４についての第１および第２の引出し部７７および７８の対の数より少ない。すなわち、前者が２であり、後者が４である。
Also in the thirteenth embodiment described above, as in the first embodiment, the third and
また、第１３の実施形態では、各々１つの第３および第４の内部電極７５および７６についての第３および第４の引出し部８１および８２の各々の数は、各々１つの第１および第２の内部電極７３および７４についての第１および第２の引出し部７７および７８の各々の数より少ない。すなわち、前者が２つであり、後者が４つである。
In the thirteenth embodiment, the number of the third and
そのため、第１および第２の内部電極７３および７４での電流の流れる方向を多様にすることができ、磁束の相殺によって、第１のコンデンサ部６２のＥＳＬを、第２のコンデンサ部６３のＥＳＬよりも低くすることができる。他方、第３および第４の内部電極７５および７６にあっては、電流の流れる方向が少ないため、内部電極７３〜７６の材料等の他の条件が同じであれば、第２のコンデンサ部６３のＥＳＲを、第１のコンデンサ部６２のＥＳＲよりも高くすることができる。
Therefore, the direction of current flow in the first and second
したがって、積層コンデンサ６１の特性は、第１のコンデンサ部６２による低ＥＳＬ特性と第２のコンデンサ部６３による高ＥＳＲ特性とを複合した特性となる。したがって、積層コンデンサ６１によっても、低ＥＳＬ化および高ＥＳＲ化の双方を実現することができる。
Therefore, the characteristics of the
図２２および図２３は、それぞれ、この発明の第１４および第１５の実施形態による積層コンデンサ６１ａおよび６１ｂを説明するための図１９に対応する図である。図２２および図２３において、図１９に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
22 and 23 are views corresponding to FIG. 19 for illustrating the
前述した第１３の実施形態による積層コンデンサ６１の場合には、実装面６４と直交する方向に誘電体層７２ならびに内部電極７３〜７６が延びるようにされているので、第１の実施形態による積層コンデンサ１の場合のように、実装面６４と内部電極との距離が及ぼすＥＳＬへの影響を考慮する必要がない。したがって、第１および第２のコンデンサ部６２および６３の配置に関して、図１９に示すような配置状態の他、図２２および図２３にそれぞれ示すような配置状態をも問題なく採用することができる。
In the
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。 While the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
たとえば、内部電極に形成される引出し部の位置や数あるいは外部端子電極の位置や数については、さらに種々に変更することができる。 For example, the position and number of the lead portions formed on the internal electrode or the position and number of the external terminal electrode can be further variously changed.
また、コンデンサ本体における第１および第２のコンデンサ部の配置については、図示した実施形態での配置以外のものも可能である。 Further, the arrangement of the first and second capacitor portions in a capacitor body may also be other than the arrangement of the embodiment shown FIG.
また、たとえば第１の実施形態では、第１および第２の内部電極１３および１４が第１のコンデンサ部１１を構成するためだけに設けられ、かつ第３および第４の内部電極１５および１６が第２のコンデンサ部１２を構成するためだけに設けられたが、第１のコンデンサ部と第２のコンデンサ部との境界部に位置する内部電極が、第１および第２のコンデンサ部の双方のための内部電極として、すなわち、第１または第２の内部電極と第３または第４の内部電極とを兼ねる内部電極として設けられてもよい。
Further, for example, in the first embodiment, the first and second
次に、この発明による効果を確認するために実施した実験例について説明する。 Next, experimental examples carried out to confirm the effects of the present invention will be described.
この実験例では、周知のように、複数のセラミックグリーンシートを用意し、特定のセラミックグリーンシート上に、引出し部を有する内部電極を導電性ペーストの印刷によって形成し、内部電極が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、得られた積層体を焼成してコンデンサ本体を得、このコンデンサ本体の外表面上に外部端子電極を導電性ペーストの焼付けによって形成するという各工程を経て、表１に示した各試料に係る積層コンデンサを作製した。 In this experimental example, as is well known, a plurality of ceramic green sheets are prepared, an internal electrode having a lead portion is formed on a specific ceramic green sheet by printing a conductive paste, and the ceramic in which the internal electrode is formed Each step of laminating a plurality of ceramic green sheets including green sheets, firing the obtained laminate to obtain a capacitor body, and forming external terminal electrodes on the outer surface of the capacitor body by baking a conductive paste After that, multilayer capacitors according to the respective samples shown in Table 1 were produced.
各試料に係る積層コンデンサについて、コンデンサ本体の寸法は２．０ｍｍ×１．２５ｍｍ×０．５ｍｍとし、内部電極の総積層数を６４とし、静電容量を０．６８μＦとし、図１等に示した実施形態の場合と同様、外部端子電極の数を１４とした。また、内部電極の厚みを１μｍとし、引出し部の厚みを１μｍとし、引出し部の幅を１５０μｍとした。 As for the multilayer capacitor of each sample, the dimensions of the capacitor body are 2.0 mm × 1.25 mm × 0.5 mm, the total number of stacked internal electrodes is 64, and the capacitance is 0.68 μF, as shown in FIG. As in the case of the embodiment, the number of external terminal electrodes was set to 14. The thickness of the internal electrode was 1 μm, the thickness of the lead portion was 1 μm, and the width of the lead portion was 150 μm.
表１において、「積層配置状態」の欄に示されたＡ〜Ｅは、図２４の（Ａ）〜（Ｅ）にそれぞれ対応している。図２４には、第１および第２のコンデンサ部についての積層方向での配置状態が示されている。なお、図２４において、参照符号「３５」を付した部分は、いずれの内部電極も形成されない外層部を示している。また、図２４において、図示された積層構造物の各下面が実装面側に向いている。 In Table 1, A to E shown in the “stacked arrangement state” column respectively correspond to (A) to (E) in FIG. FIG. 24 shows the arrangement state of the first and second capacitor portions in the stacking direction. Note that, in FIG. 24, the part denoted by reference numeral “35” indicates an outer layer portion where no internal electrode is formed. Moreover, in FIG. 24, each lower surface of the illustrated laminated structure faces the mounting surface side.
表１の「第１のコンデンサ部」の欄には、「内部電極パターン」、「積層数」、「第１の引出し部数」、「第２の引出し部数」および「引出し部の対の数」が示され、「第２のコンデンサ部」の欄には、「内部電極パターン」、「積層数」、「第３の引出し部数」、「第４の引出し部数」および「引出し部の対の数」が示されている。 In the column of “first capacitor portion” in Table 1, “internal electrode pattern”, “number of stacked layers”, “first number of lead portions”, “second number of lead portions”, and “number of pairs of lead portions” In the “second capacitor portion” column, “internal electrode pattern”, “number of stacked layers”, “third number of lead portions”, “number of fourth lead portions”, and “number of pairs of lead portions” are shown. "It is shown.
それぞれの「内部電極パターン」の欄には、各試料において採用された内部電極パターンを図示する図面の番号が引用されている。なお、試料１１の「第１のコンデンサ部」における「内部電極パターン」の欄に引用された「図２５」、試料１１の「第２のコンデンサ部」における「内部電極パターン」の欄に引用された「図２６」、ならびに試料１３の「第２のコンデンサ部」における「内部電極パターン」の欄に引用された「図２９」については、それぞれ、添付の図２５、図２６および図２９に示すような内部電極パターンを採用したものである。
In each “internal electrode pattern” column, the numbers of the drawings illustrating the internal electrode patterns employed in each sample are cited. It should be noted that “FIG. 25” cited in the “Internal electrode pattern” column in the “First capacitor portion” of the
図２５（ａ）には、７つの第１の引出し部１７を有する第１の内部電極１３が図示され、図２５（ｂ）には、２つの第２の引出し部１８を有する第２の内部電極１４が図示されている。
FIG. 25A shows a first
図２６（ａ）には、２つの第３の引出し部２１を有する第３の内部電極１５が図示され、図２６（ｂ）には、７つの第４の引出し部２２を有する第４の内部電極１６が図示されている。
FIG. 26A shows the third
図２９には、１つの第３の引出し部２１を有する第３の内部電極１５と１つの第４の引出し部２２を有する第４の内部電極１６とが図示されるとともに、第３および第４の引出し部２１および２２にそれぞれ電気的に接続される第３および第４の外部端子電極３１および３２が図示されている。図２９において、（１）〜（１４）は、積層順序を示している。
FIG. 29 shows a third
再び表１を参照して、「積層数」は、「第１のコンデンサ部」にあっては、第１および第２の内部電極の合計積層数を示し、「第２のコンデンサ部」にあっては、第３および第４の内部電極の合計積層数を示している。また、「第１のコンデンサ部」の「積層数」の欄における「上」および「下」の表示は、図２４（ｂ）における「第１のコンデンサ部（上）」および「第１のコンデンサ部（下）」にそれぞれ対応している。 Referring to Table 1 again, the “number of stacked layers” indicates the total number of stacked layers of the first and second internal electrodes in the “first capacitor portion”, and the “number of stacked layers” corresponds to the “second capacitor portion”. Shows the total number of stacked third and fourth internal electrodes. In addition, “upper” and “lower” in the “number of stacked layers” column of “first capacitor unit” indicate “first capacitor unit (upper)” and “first capacitor” in FIG. Part (bottom) ".
また、「第１のコンデンサ部」における「第１の引出し部数」、「第２の引出し部数」および「引出し部の対の数」は、それぞれ、１つの第１の内部電極についての引出し部の数、１つの第２の内部電極についての引出し部の数、ならびに１対の第１および第２の内部電極についての第１および第２の引出し部の対の数を示している。 In addition, the “first number of lead parts”, “second number of lead parts”, and “number of pairs of lead parts” in the “first capacitor part” are respectively the numbers of the lead parts for one first internal electrode. Number, the number of drawers for one second internal electrode, and the number of pairs of first and second drawers for a pair of first and second internal electrodes.
他方、「第２のコンデンサ部」における「第３の引出し部数」、「第４の引出し部数」および「引出し部の対の数」は、それぞれ、１つの第３の内部電極についての引出し部の数、１つの第４の内部電極についての引出し部の数、ならびに１対の第３および第４の内部電極についての第３および第４の引出し部の対の数を示している。 On the other hand, in the “second capacitor part”, the “third lead part number”, the “fourth lead part number”, and the “number of lead part pairs” are respectively the values of the lead part for one third internal electrode. Number, the number of drawers for one fourth internal electrode, and the number of third and fourth drawer pairs for a pair of third and fourth internal electrodes.
表１に示すような設計とされた試料１〜１３の各々について求められた「ＥＳＬ値」および「ＥＳＲ値」が、表２に示されている。
“ESL value” and “ESR value” obtained for each of the
表１および表２において、試料番号に＊を付したものは、この発明の範囲外の比較例である。 In Tables 1 and 2, the sample numbers marked with * are comparative examples outside the scope of the present invention.
比較例としての試料１では、表１に示すように、高ＥＳＲ化に寄与する第２のコンデンサ部を備えないため、表２に示すように、低ＥＳＬ化を図ることができるものの、高ＥＳＲ化を図ることができない。
As shown in Table 1, the
試料１とは対照的な比較例としての試料１３では、表１に示すように、低ＥＳＬ化に寄与する第１のコンデンサ部を備えないため、表２に示すように、高ＥＳＲ化を図ることができるものの、低ＥＳＬ化を図ることができない。
As shown in Table 1, the
また、比較例としての試料１１では、表１に示すように、「第２のコンデンサ部」における「引出し部の対の数」が、「第１のコンデンサ部」における「引出し部の対の数」と等しいため、第１のコンデンサ部と第２のコンデンサ部とが同じ構造になる。その結果、ＥＳＬ値については、本発明の実施例で引出し部数が最も少ない試料１２とほとんど変わらない程度の４６ｐＨのＥＳＬ値しか得られず、ＥＳＲ値については、本発明の実施例で最も低い試料２と同程度の１３．３ｍΩしか得られていない。これは、以下の理由による。
Further, in the
まず、ＥＳＬについては、第１のコンデンサ部の引出し部の対の数が２対であり、第２のコンデンサ部の引出し部の対の数も２対であることにより、試料１２のＥＳＬ値と同程度しか得られない。これは、第１の引出し部数が７でも、対の数としては２対しかないためである。 First, for ESL, the number of pairs of lead portions of the first capacitor portion is two pairs, and the number of pairs of lead portions of the second capacitor portion is also two pairs. Only the same level can be obtained. This is because even if the first number of drawers is seven, there are only two pairs.
一方、ＥＳＲについては、第１のコンデンサ部および第２のコンデンサ部を構成する内部電極の引出し部数が増えることから、１層あたりのＥＳＲは試料１３に比べて大きく低下する。さらに、これらの積層によってＥＳＲが並列に接続されることにより、さらにＥＳＲが低下することになった結果である。
On the other hand, with respect to ESR, the number of lead-out portions of the internal electrodes constituting the first capacitor portion and the second capacitor portion increases, so that the ESR per layer is greatly reduced as compared with the
以上のように、第１のコンデンサ部と第２のコンデンサ部が同じ構造の場合は、効果的にＥＳＲを高くすることができない。 As described above, when the first capacitor portion and the second capacitor portion have the same structure, the ESR cannot be effectively increased.
また、この高周波側の周波数特性の改善効果に加えて、この発明の範囲内にある実施例としての試料２〜１０および１２では、表１に示すように、第１および第２のコンデンサ部の双方を備え、かつ「第２のコンデンサ部」における「引出し部の対の数」が、「第１のコンデンサ部」における「引出し部の対の数」より少ないため、表２に示すように、低ＥＳＬ化および高ＥＳＲ化の双方が図られている。
Further, in addition to the effect of improving the frequency characteristics on the high frequency side, in the
また、試料２〜９については、ＥＳＬ値は試料１とほぼ同程度の値が得られている。これは、高周波域においては、実装面側に電界が集中し、図２に示す破線の矢印２８のようなループでの特性が最も影響されるようになり、引出し部数の多い第１のコンデンサ部が実装面側に積層配置されている試料２〜９では、第１のコンデンサ部の低いＥＳＬの値が支配的になった結果である。
For
これに対して、実装面側に第２のコンデンサ部が配置された試料１０においては、試料２〜９と比較すると、ＥＳＬ値が高くなっている。なお、試料１０の構成でも、試料１３と比較した場合、第１のコンデンサ部が存在する分、ＥＳＬ値を低くすることができている。
On the other hand, in the
また、同じ積層配置状態で第１のコンデンサ部の積層数を変化させた試料２〜５では、ＥＳＬ値はほぼ同程度であることから、ＥＳＬ値に対する、第１のコンデンサ部の積層数による影響は少ないことがわかる。これは、試料２〜５と異なる積層配置状態の試料６〜９でも同様である。
In
一方、ＥＳＲ値については、積層コンデンサ全体の全体積層数に対する第２のコンデンサ部の積層数が増加するほど、ＥＳＲ値は高くなっている。また、第２のコンデンサ部の積層数が同じ試料５、試料９、試料１０および試料１２を比較すると、第３および第４の引出し部数が２である試料５に対して、第３および第４の引出し部数が１である試料９、試料１０および試料１２の方が、ＥＳＲ値は高くなっている。また、試料９および試料１０では、試料１３よりもＥＳＲ値が高くなっている。これは、第１のコンデンサ部のＥＳＲ値と第２のコンデンサ部のＥＳＲ値とがともに試料１３のＥＳＲ値よりも高くなった結果、第１のコンデンサ部と第２のコンデンサ部とでは共振周波数が異なることによって、積層コンデンサのＥＳＲ値としても、試料１３のＥＳＲ値よりも高くなるためである。
On the other hand, as for the ESR value, the ESR value becomes higher as the number of stacked second capacitor portions increases with respect to the total number of stacked multilayer capacitors. Further, when
試料９および１０間で比較すると、ほぼ同じ程度のＥＳＲ値であり、積層配置状態が異なっても、第２のコンデンサ部の積層数が同じであれば、ＥＳＲ値はほとんど変化しない傾向にあることがわかる。
Comparing between
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，６１，６１ａ，６１ｂ 積層コンデンサ
２，３，６５，６６ 主面
４〜７，６７〜７０ 側面
８，７１ コンデンサ本体
９，７２ 誘電体層
１１，６２ 第１のコンデンサ部
１２，６３ 第２のコンデンサ部
１３，７３ 第１の内部電極
１４，７４ 第２の内部電極
１５，７５ 第３の内部電極
１６，７６ 第４の内部電極
１７，７７ 第１の引出し部
１８，７８ 第２の引出し部
１９，７９ 第１の外部端子電極
２０，８０ 第２の外部端子電極
２１，８１ 第３の引出し部
２２，８２ 第４の引出し部
２５，６４ 実装面
３１ 第３の外部端子電極
３２ 第４の外部端子電極
1, 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j, 1k, 1m , 61 , 61a,
Claims (17)
前記コンデンサ本体は、第１および第２のコンデンサ部を構成していて、
前記第１のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、
前記第１の内部電極には、前記コンデンサ本体の外表面にまで引き出される複数の第１の引出し部が形成され、かつ、前記第２の内部電極には、前記コンデンサ本体の外表面にまで引き出される複数の第２の引出し部が形成され、
前記第２のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する第３および第４の内部電極を含み、前記第３の内部電極は２個以上形成され、
前記第３の内部電極には、前記コンデンサ本体の外表面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、前記第４の内部電極には、前記コンデンサ本体の外表面にまで引き出される少なくとも１つの第４の引出し部が形成され、
前記コンデンサ本体の外表面上には、前記第１、第２、第３および第４の引出し部に、直接、それぞれ電気的に接続される第１、第２、第３および第４の外部端子電極が形成され、前記第３の外部端子電極は２個以上形成され、
１対の前記第３および第４の内部電極についての前記第３および第４の引出し部の対の数は、１対の前記第１および第２の内部電極についての前記第１および第２の引出し部の対の数より少なく、
前記第１、第２、第３および第４の外部端子電極は、前記誘電体層の積層方向に沿って延びるように、かつ、前記第１および第２のコンデンサ部の双方にかかるようにして形成され、
前記第２のコンデンサ部における、前記第３の内部電極、前記第４の内部電極、前記第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される前記第３の外部端子電極と他方の第３の内部電極に接続される前記第３の外部端子電極とは互いに異なっている、
積層コンデンサ。 A capacitor body having a laminated structure constituted by a plurality of laminated dielectric layers,
The capacitor body constitutes first and second capacitor parts,
The first capacitor unit includes at least one pair of first and second internal electrodes facing each other through the predetermined dielectric layer so as to form a capacitance,
The first internal electrode has a plurality of first lead portions that are drawn to the outer surface of the capacitor body, and the second inner electrode is drawn to the outer surface of the capacitor body. A plurality of second drawer portions are formed,
The second capacitor portion includes a third and fourth internal electrodes you face each other across a predetermined said dielectric layer so as to form a capacitance, said third internal electrode is two or more Formed,
The third internal electrode is formed with at least one third extraction portion that is extended to the outer surface of the capacitor body, and the fourth internal electrode is extended to the outer surface of the capacitor body. At least one fourth drawer portion to be drawn out is formed;
On the outer surface of the capacitor body, first, second, third, and fourth external terminals that are electrically connected directly to the first, second, third, and fourth lead portions, respectively. An electrode is formed, and two or more third external terminal electrodes are formed,
The number of pairs of the third and fourth lead portions for the pair of third and fourth internal electrodes is the first and second for the pair of first and second internal electrodes. Less than the number of pairs of drawers,
The first, second, third, and fourth external terminal electrodes extend along the stacking direction of the dielectric layers and cover both the first and second capacitor portions. Formed ,
In the second capacitor unit, one third internal electrode is formed in an arbitrary group of three internal electrodes that are consecutive in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode. The third external terminal electrode connected to the electrode and the third external terminal electrode connected to the other third internal electrode are different from each other .
Multilayer capacitor.
前記コンデンサ本体は、前記誘電体層の積層方向に並ぶように配置された第１および第２のコンデンサ部を構成していて、
前記第１のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、
前記第１の内部電極には、前記コンデンサ本体の前記側面にまで引き出される複数の第１の引出し部が形成され、かつ、前記第２の内部電極には、前記コンデンサ本体の前記側面にまで引き出される複数の第２の引出し部が形成され、
前記第２のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する第３および第４の内部電極を含み、前記第３の内部電極は２個以上形成され、
前記第３の内部電極には、前記コンデンサ本体の前記側面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、前記第４の内部電極には、前記コンデンサ本体の前記側面にまで引き出される少なくとも１つの第４の引出し部が形成され、
前記コンデンサ本体の互いに対向する２つの前記側面上にのみ、前記誘電体層の積層方向に沿って延びるように、かつ、前記第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、
前記第１の外部端子電極は、前記第１の引出し部および前記第３の引出し部に直接電気的に接続され、前記第２の引出し部および前記第４の引出し部とは電気的に絶縁され、
前記第２の外部端子電極は、前記第２の引出し部および前記第４の引出し部に直接電気的に接続され、前記第１の引出し部および前記第３の引出し部とは電気的に絶縁され、
前記第２のコンデンサ部における、前記第３の内部電極、前記第４の内部電極、前記第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される前記第１の外部端子電極と他方の第３の内部電極に接続される前記第１の外部端子電極とは互いに異なり、
１対の前記第３および第４の内部電極についての前記第３および第４の引出し部の対の数は、１対の前記第１および第２の内部電極についての前記第１および第２の引出し部の対の数より少ない、
積層コンデンサ。 A capacitor main body having a rectangular parallelepiped shape having two main surfaces facing each other and four side surfaces connecting the two main surfaces, and having a multilayer structure in which a plurality of dielectric layers extending in the direction of the main surface are stacked. ,
The capacitor body constitutes first and second capacitor portions arranged so as to be aligned in the stacking direction of the dielectric layers,
The first capacitor unit includes at least one pair of first and second internal electrodes facing each other through the predetermined dielectric layer so as to form a capacitance,
The first internal electrode is formed with a plurality of first extraction portions that are extended to the side surface of the capacitor body, and the second internal electrode is extended to the side surface of the capacitor body. A plurality of second drawer portions are formed,
The second capacitor portion includes a third and fourth internal electrodes you face each other across a predetermined said dielectric layer so as to form a capacitance, said third internal electrode is two or more Formed,
The third internal electrode is formed with at least one third extraction portion that extends to the side surface of the capacitor body, and the fourth internal electrode extends to the side surface of the capacitor body. At least one fourth drawer portion to be drawn out is formed;
The first capacitor body extends only on the two side surfaces of the capacitor body facing each other along the stacking direction of the dielectric layers and covers both the first and second capacitor portions . And a second external terminal electrode is formed,
The first external terminal electrode is directly electrically connected to the first lead portion and the third lead portion, and is electrically insulated from the second lead portion and the fourth lead portion. ,
The second external terminal electrode is directly electrically connected to the second lead portion and the fourth lead portion, and is electrically insulated from the first lead portion and the third lead portion. ,
In the second capacitor unit, one third internal electrode is formed in an arbitrary group of three internal electrodes that are consecutive in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode. The first external terminal electrode connected to the electrode and the first external terminal electrode connected to the other third internal electrode are different from each other ,
The number of pairs of the third and fourth lead portions for the pair of third and fourth internal electrodes is the first and second for the pair of first and second internal electrodes. Less than the number of drawer pairs,
Multilayer capacitor.
前記コンデンサ本体は、前記誘電体層の積層方向に並ぶように配置された第１および第２のコンデンサ部を構成していて、
前記第１のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、
前記第１の内部電極には、前記コンデンサ本体の前記側面にまで引き出される複数の第１の引出し部が形成され、かつ、前記第２の内部電極には、前記コンデンサ本体の前記側面にまで引き出される複数の第２の引出し部が形成され、
前記第２のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する第３および第４の内部電極を含み、前記第３の内部電極は２個以上形成され、
前記第３の内部電極には、前記コンデンサ本体の前記側面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、前記第４の内部電極には、前記コンデンサ本体の前記側面にまで引き出される少なくとも１つの第４の引出し部が形成され、
前記コンデンサ本体の互いに対向する２つの前記側面上に、前記誘電体層の積層方向に沿って延びるように、かつ、前記第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、
前記コンデンサ本体の互いに対向する残りの２つの前記側面上に、前記誘電体層の積層方向に沿って延びるように、かつ、前記第１および第２のコンデンサ部の双方にかかるようにして、第１および第２の外部端子電極が形成され、
前記第１の外部端子電極は、前記第１の引出し部および前記第３の引出し部に直接電気的に接続され、前記第２の引出し部および前記第４の引出し部とは電気的に絶縁され、
前記第２の外部端子電極は、前記第２の引出し部および前記第４の引出し部に直接電気的に接続され、前記第１の引出し部および前記第３の引出し部とは電気的に絶縁され、
前記第２のコンデンサ部における、前記第３の内部電極、前記第４の内部電極、前記第３の内部電極の順に連続する３個１組の任意の内部電極群について、一方の第３の内部電極に接続される前記第１の外部端子電極と他方の第３の内部電極に接続される前記第１の外部端子電極とは互いに異なり、
１対の前記第３および第４の内部電極についての前記第３および第４の引出し部の対の数は、１対の前記第１および第２の内部電極についての前記第１および第２の引出し部の対の数より少ない、
積層コンデンサ。 A capacitor main body having a rectangular parallelepiped shape having two main surfaces facing each other and four side surfaces connecting the two main surfaces, and having a multilayer structure in which a plurality of dielectric layers extending in the direction of the main surface are stacked. ,
The capacitor body constitutes first and second capacitor portions arranged so as to be aligned in the stacking direction of the dielectric layers,
The first capacitor unit includes at least one pair of first and second internal electrodes facing each other through the predetermined dielectric layer so as to form a capacitance,
The first internal electrode is formed with a plurality of first extraction portions that are extended to the side surface of the capacitor body, and the second internal electrode is extended to the side surface of the capacitor body. A plurality of second drawer portions are formed,
The second capacitor portion includes a third and fourth internal electrodes you face each other across a predetermined said dielectric layer so as to form a capacitance, said third internal electrode is two or more Formed,
The third internal electrode is formed with at least one third extraction portion that extends to the side surface of the capacitor body, and the fourth internal electrode extends to the side surface of the capacitor body. At least one fourth drawer portion to be drawn out is formed;
The first and second capacitor portions extend on the two opposite side surfaces of the capacitor body so as to extend along the stacking direction of the dielectric layers and over both the first and second capacitor portions. A second external terminal electrode is formed;
On the remaining two side surfaces of the capacitor body facing each other, extending along the stacking direction of the dielectric layer and over both the first and second capacitor parts, First and second external terminal electrodes are formed;
The first external terminal electrode is directly electrically connected to the first lead portion and the third lead portion, and is electrically insulated from the second lead portion and the fourth lead portion. ,
The second external terminal electrode is directly electrically connected to the second lead portion and the fourth lead portion, and is electrically insulated from the first lead portion and the third lead portion. ,
In the second capacitor unit, one third internal electrode is formed in a set of three internal electrodes that are consecutive in the order of the third internal electrode, the fourth internal electrode, and the third internal electrode. The first external terminal electrode connected to the electrode and the first external terminal electrode connected to the other third internal electrode are different from each other ,
The number of pairs of the third and fourth lead portions for a pair of the third and fourth internal electrodes is the first and second for the pair of the first and second internal electrodes. Less than the number of drawer pairs,
Multilayer capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007127708A JP4086086B2 (en) | 2004-12-24 | 2007-05-14 | Multilayer capacitor and its mounting structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004373167 | 2004-12-24 | ||
| JP2007127708A JP4086086B2 (en) | 2004-12-24 | 2007-05-14 | Multilayer capacitor and its mounting structure |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006120801A Division JP3998033B2 (en) | 2004-12-24 | 2006-04-25 | Multilayer capacitor and its mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007235170A JP2007235170A (en) | 2007-09-13 |
| JP4086086B2 true JP4086086B2 (en) | 2008-05-14 |
Family
ID=38555373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007127708A Active JP4086086B2 (en) | 2004-12-24 | 2007-05-14 | Multilayer capacitor and its mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086086B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100983121B1 (en) * | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | Multilayer Chip Capacitor |
| KR100992286B1 (en) * | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | Multilayer Chip Capacitor |
| KR101018181B1 (en) * | 2010-08-02 | 2011-02-28 | 삼성전기주식회사 | Multilayer Chip Capacitor |
| KR101452048B1 (en) | 2012-11-09 | 2014-10-22 | 삼성전기주식회사 | Multi-layered ceramic capacitor, mounting structure of circuit having thereon multi-layered ceramic capacitor and packing unit for multi-layered ceramic capacitor |
| KR101376843B1 (en) | 2012-11-29 | 2014-03-20 | 삼성전기주식회사 | Multi-layered ceramic capacitor, mounting structure of circuit having thereon multi-layered ceramic capacitor and packing unit for multi-layered ceramic capacitor |
| KR101630051B1 (en) | 2014-07-29 | 2016-06-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
| KR102097323B1 (en) | 2014-08-14 | 2020-04-06 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
| KR102097324B1 (en) | 2014-08-14 | 2020-04-06 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
| US9894751B2 (en) | 2014-11-20 | 2018-02-13 | Canon Kabushiki Kaisha | Printed circuit board |
| KR102189805B1 (en) | 2015-08-26 | 2020-12-11 | 삼성전기주식회사 | Multilayer capacitor and board having the same |
| KR101813380B1 (en) | 2016-06-02 | 2017-12-28 | 삼성전기주식회사 | Capacitor Component |
| KR102029529B1 (en) | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
-
2007
- 2007-05-14 JP JP2007127708A patent/JP4086086B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007235170A (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4086086B2 (en) | Multilayer capacitor and its mounting structure | |
| JP3832505B2 (en) | Multilayer capacitor and its mounting structure | |
| KR100884902B1 (en) | Multilayer capacitor and mounting structure of same | |
| KR100976347B1 (en) | Multilayer capacitor | |
| JP4049181B2 (en) | Multilayer capacitor | |
| JP4374041B2 (en) | Multilayer capacitor | |
| KR101386947B1 (en) | Multi-layer capacitor | |
| JP4299258B2 (en) | Multilayer capacitor | |
| JP5949476B2 (en) | Multilayer capacitor | |
| JP3832504B2 (en) | Multilayer capacitor and its mounting structure | |
| JP4961818B2 (en) | Multilayer capacitor | |
| JP6111768B2 (en) | Feedthrough capacitor | |
| JP4096993B2 (en) | Multilayer capacitor and its mounting structure | |
| JP3942565B2 (en) | Noise filter | |
| JP3998033B2 (en) | Multilayer capacitor and its mounting structure | |
| JP4287807B2 (en) | Multilayer capacitor | |
| JP6232836B2 (en) | Capacitor element | |
| JP4107351B2 (en) | Multilayer capacitor | |
| JP6459717B2 (en) | Multilayer ceramic capacitor | |
| JP4107352B2 (en) | Multilayer capacitor | |
| JP4770941B2 (en) | Multilayer capacitor mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070831 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4086086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |