JP4085882B2 - Video equipment - Google Patents
Video equipment Download PDFInfo
- Publication number
- JP4085882B2 JP4085882B2 JP2003128770A JP2003128770A JP4085882B2 JP 4085882 B2 JP4085882 B2 JP 4085882B2 JP 2003128770 A JP2003128770 A JP 2003128770A JP 2003128770 A JP2003128770 A JP 2003128770A JP 4085882 B2 JP4085882 B2 JP 4085882B2
- Authority
- JP
- Japan
- Prior art keywords
- sdi
- video
- axis direction
- information
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、コントローラとスクリーンとの間をSDI(Serial Digital Interface)送信回路とSDI受信回路とにより映像信号が送受信される映像装置に関する。即ち、本発明は、コントローラとスクリーン間の映像データ伝送をSDIを使用する技術に関している。
【0002】
【従来の技術】
従来の映像装置においては、画像情報が画像情報符号化部によって符号化(デジタル化)され、デジタル化された信号が光信号発光部から光パルス信号として出力される。
【0003】
表示ユニット内の光信号受光部は、受信した光信号を電気信号に変換して制御部に出力する。制御部は、入力された信号を復号し、復号された信号に応じて表示部を制御して表示を行う。そして、複数の表示ユニットをマトリックス配置して復合表示装置を形成する(例えば特許文献1参照)。
【0004】
【特許文献1】
特開2000−20011号公報(要約,図1)
【特許文献2】
特開2000−322039号公報
【特許文献3】
特開2001−282187号公報
【0005】
【発明が解決しようとする課題】
従来の映像装置は、単に表示ユニットをマトリックスに配置して復合表示装置を形成していたにすぎない。これだけの技術的構成では、縦横比をフレキシブルに構成して表示するということが出来ない。
【0006】
この発明は上記の課題に鑑みて成されたものであり、SDIを使用してコントローラとスクリーン間の映像データ伝送を行う映像装置において、スクリーン内又はその近傍に設けたSDI受信回路が担当するスクリーンエリアを可変化可能とすることを、その主目的としている。
【0007】
【課題を解決するための手段】
この発明に係る映像装置は、SDIデータを送信するSDI送信回路を有する複数のコントローラと、前記複数のコントローラの各々におけるSDI送信回路に対応して設けられており、対応するSDI送信回路から送信されて来る前記SDIデータを受信する、複数のSDI受信回路と、その各々は前記複数のSDI受信回路の内で対応するSDI受信回路から送信される映像信号を受信する、スクリーンを構成する複数の表示ユニットとを備えており、前記SDIデータとして、映像データと前記映像データ以外の情報を含むヘッダー情報とを伝送し、また前記ヘッダー情報を前記映像データと同一エリアで伝送し、前記ヘッダー情報には、表示ユニットサイズ情報、出力表示ユニット情報および映像取込大きさ情報が含まれ、前記表示ユニットサイズ情報は、一つの表示ユニットが備える前記スクリーンのX軸方向とこのX軸方向に直交するY軸方向の画素数からなり、前記出力表示ユニット情報は、前記複数のSDI受信回路のうちの一つのSDI受信回路から出力される前記映像データを一又は二以上の系統に分割してなる系統数と、前記一又は二以上の系統に分割された系統のうちの一系統における前記映像データを受信可能な前記X軸方向と前記Y軸方向の前記表示ユニット数からなり、前記映像取込大きさ情報は、前記表示ユニットサイズ情報が有する前記画素数および前記出力表示ユニット情報が有する前記系統数と前記表示ユニット数の掛け合わせてなる前記一つのSDI受信回路が受持つ映像エリアの総画素数を示す前記X軸方向および前記Y軸方向の画素数からなることを特徴とする。
【0008】
【発明の実施の形態】
本発明は、SDIを使用してコントローラとスクリーン間の映像データ伝送を行う技術において、スクリーン内又はその近傍に設けたSDI受信回路が表示ユニットの表示をコントロールし得る機能を発揮する様にすること、及び、SDI受信回路へ送信される信号に各種制御情報を含む様にした点に、その特徴を備える。以下、添付の図面を参照しつつ、本発明の具体化例である実施の形態1とその各種応用例とを、詳細に記載する。
【0009】
(実施の形態1)
<SDI使用大型映像装置の全体構成及びその動作概要>
図1は、本実施の形態に係る大型映像装置の構成を模式的に示すブロック図であり、本映像装置は、コントローラとスクリーン間を、後述するヘッダー情報と共に、映像データを、SDIデータとして、多重伝送する。
【0010】
図1において、PC(Personal Computer)100の出力端は、DVI(Digital Visual Interface)ケーブルL1を介して、DVI分配器101の入力端に接続されている。そして、DVI分配器101の各出力端は、DVIケーブルL1を介して、対応するコントローラ200に接続されており、各コントローラ200は、SDIデータを送信するSDI送信回路208を有している。尚、各コントローラ200の内部構成は後述される。そして、各SDI送信回路208の出力端は、同軸ケーブルL2を介して、対応するSDI受信回路209の入力端に接続されている。ここでは、各SDI受信回路209は、スクリーン300外部の近辺に設けられているが、この配置に代えて、スクリーン300内に設けても良い。
【0011】
これに対して、スクリーン300は、そのX軸方向及びY軸方向に配列された複数の表示ユニット301より構成されている。即ち、スクリーン300のX軸方向(横方向)には、mX個の表示ユニット301が配置されており、そのY軸方向(縦方向)には、mY個の表示ユニット301が配置されており、各SDI受信回路209の出力端は、フラットケーブルL3を介して、k(kはmX以下の任意数である。)個の系統に属する各表示ユニット301に接続されており、各SDI受信回路209は、自己が受け持つエリア内の各表示ユニット301に映像信号を送信する。尚、各SDI受信回路209が受け持つ実際のエリアは、図1に便宜上図示されたものではなく、後述する図4に例示されるものに相当する。
【0012】
次に、本映像装置の動作を、各コントローラ200の内部構成を示す図2を参照しつつ、記載する。
【0013】
図1において、PC100から出力される映像データは、DVI分配器101で分配された上で、DVIケーブルL1を介して、DVI分配器101に接続された全てのコントローラ200に配信される。
【0014】
図2において、DVIケーブルL1を介してDVI入力部201に入力されたDVI信号より、DVI入力部201は、垂直同期信号,水平同期信号,クロック,及び映像データを抽出して、垂直同期信号,水平同期信号,クロックを画像制御部205へ送信する一方、抽出後のクロック及び映像データを映像メモリ206へ送信する。
【0015】
他方、コマンド解析部204は、スイッチ制御部203又は通信制御部202からのコマンドを解析し、この解析により得られた指示を画像制御部205へ出力する。
【0016】
中核部たる画像制御部205は、コマンド解析部204からの指示に従い、以下の各処理を実行する。即ち、画像制御部205は、▲1▼上記指示により指定された映像エリアに関する映像データのみを取り込む様に指令する映像データ書込み制御信号を生成して、同制御信号を書込み対象の映像メモリ206へ出力する。と同時に、画像制御部205は、▲2▼SDIクロック発振器207からのSDIクロックを基にSDIのタイミング生成を行うと共に、当該SDIタイミングに合わせて映像メモリ206からの映像データの読み出しを行う様に指令制御する映像データ読出し制御信号を生成して同制御信号を読出し対象の映像メモリ206へ出力し、且つ、▲3▼上記指示及び上記SDIクロックに基づき、SDI送信回路208へ送信する制御データ(後述するヘッダー情報を与える信号を含む)を生成し、同制御データをSDI送信回路208へ送信する。
【0017】
映像メモリ206は、DVIの垂直同期信号のタイミングで以ってその読み出しと書込みとが切り換わる様に、2ブロックで構成されている。従って、映像メモリ206は、コントローラ200の映像表示担当エリア2面分の容量を持つ。
【0018】
SDI送信回路208は、SDIクロック発振器207からのSDIクロックと、画像制御部205からの制御データと、映像メモリ206からの映像データとに基づいて、内部のSDIドライバIC(図示せず)を制御して、SDI受信回路209へ、後述するSDIデータを送出する。
【0019】
ここで、一例として、SDIの基本クロックを27MHzに設定した場合の、SDIのVSYNC(SDI垂直同期信号)とHSYNC(SDI水平同期信号)とについて、以下に詳述する。
【0020】
SDIのHSYNCの1周期はSDI基本クロックの1716クロック分に相当し、SDIのVSYNCの1周期はSDIのHSYNCの262.5倍に相当する。SDI送信回路208は、その内部回路部において、27MHzのクロックを基にSDIの同期信号を生成しており、27MHzのクロックからSDIのHSYNCを、SDIのHSYNCからSDIのVSYNCを生成する。
【0021】
そして、図1の各SDI受信回路209がその内部に有するSDIレシーバIC(図示せず)は、対応するSDI送信回路208より送信されて来るSDIデータより、SDIクロックと、共にSDIクロックに同期したSDIのVSYNC及びSDIのHSYNC(図3参照)と、映像データと、後述するヘッダー情報としての各種データとを、再生する。
【0022】
更に、各SDI受信回路209は、スクリーン300を構成する表示ユニット301の内で、本実施の形態では4系統の縦列に配列する各表示ユニット301に対して、再生した映像データを4つに分けてパラレルに出力する。
【0023】
その結果、スクリーン300を構成する各表示ユニット301は、対応するSDI受信回路209より送られて来る映像データの内で、自ユニット該当の映像データのみを取り込んで、取り込んだ映像データを表示する。
【0024】
<SDI伝送フォーマット>
図3は、図1のSDI送信回路208からSDI受信回路209へ多重伝送されて来るSDIデータをSDI受信回路209側で再生したデータ(SDI受信回路再生データ)を示す図である。又、図4は、図3に示すヘッダー情報(特に、映像取込大きさ情報,出力ユニット情報及びユニットサイズ情報)と、1つのSDI受信回路209と、表示ユニット301との関係を示すブロック図である。以下、図3及び図4に基づいて、本実施の形態の特徴部である、SDI送信回路208からSDI受信回路209へのSDI伝送の動作について、記載する。
【0025】
図3に示す通り、SDI送信回路208は、SDIのVSYNCがインアクティブになった期間における最初のSDIのHSYNCのインアクティブ期間中に、映像データ以外の情報であるヘッダー情報を送信し、その結果、SDI受信回路209は、対応箇所のデータを、ヘッダー情報として受信する。そして、SDI送信回路208は、それ以降におけるSDIのHSYNCの各インアクティブ期間中に、映像データを送信し、SDI受信回路209は、ヘッダー情報の受信後に順次に送信されて来る映像データを順次に受信する。
【0026】
ここで、ヘッダー情報には、▲1▼制御情報,▲2▼映像取込大きさ情報,▲3▼出力ユニット情報,及び▲4▼ユニットサイズ情報が含まれている。
【0027】
これらの情報の内で、表示ユニットサイズ情報dx2,dy2は、それぞれ、表示ユニット1個当たりのX軸方向、Y軸方向の画素数である。そして、SDI受信回路209は、その情報(画素数)dx2,dy2を再現・検出することで、当該情報に見合う映像信号を表示ユニット301に送信することが出来る。
【0028】
又、本実施の形態では、一つのSDI受信回路209は、4系統の映像データを送信することにしているが、ヘッダー情報内の出力表示ユニット情報nに予め4が設定されているので、再現・検出された当該情報nのレベルに応じて、SDI受信回路209は、受信した映像データを、4系統に分割することが出来る。
【0029】
又、ヘッダー情報内の出力表示ユニット情報の内で、uxは当該SDI受信回路209が受け持つエリア内の1つの系統に属するX軸方向の表示ユニット数であり、uyは当該SDI受信回路209が受け持つエリア内の1つの系統に属するY軸方向のユニット数である。従って、出力表示ユニット情報(ux,uy)とは、当該SDI受信回路209から出力される1系統分の映像データを受信可能な(尚、各ユニット301が受信データを取入れるか否かとは別問題である)表示ユニット301の総数である。
【0030】
更に、取込大きさ情報dx1,dy1とは、一つのSDI受信回路209が受け持つ映像エリアを示すデータであり、その内、データdx1は当該映像エリア内のX軸方向における画素数を示しており、データdy1は当該映像エリア内のY軸方向の画素数である。
【0031】
以上より、一つのSDI受信回路209が受け持つ映像エリア内の総画素数dx1×dy1は、出力ユニット情報とユニットサイズ情報との各項を掛け合わせて成る式、即ち、ux×uy×n×dx2×dy2で与えられる。
【0032】
そこで、SDI受信回路209は、対応するコントローラ200内で生成された、これらの情報(データ)を含むヘッダー情報に基づいて、自己が担当すべき映像エリア内の映像データを受信することが出来る。即ち、一つのSDI受信回路209は、SDIの1次元データとしてヘッダー情報と映像データとを受信し、そのヘッダー情報の内で、取込大きさ情報,出力ユニット情報,ユニットサイズ情報により、当該一つのSDI受信回路209が受け持つ表示エリアへ送信すべき映像データの送信処理を行う。
【0033】
この処理は全部のSDI受信回路209に適用されているので、最終的にはスクリーン全体の映像を表示することが出来る。
【0034】
この様に、映像データ以外の情報(取込大きさ情報,出力ユニット情報,ユニットサイズ情報)をコントローラ200内の画像制御部205において適宜に設定した上で、SDI送信回路208とSDI受信回路209間のSDI伝送において映像データと映像データ以外の上記情報とを伝送することにより、SDIで伝送可能な情報量内において、SDI受信回路209に接続される表示ユニット301の数及びそのサイズを可変にすることが可能となる。この可変可能化により、未公開の先行構成(SDI受信回路の1回路当りの映像表示は固定エリア)とは異なり、次の応用例において見られる様に、様々な形状のスクリーン表示を実現することが出来る。
【0035】
又、図3において、ヘッダー情報の内の「制御情報」は、「輝度制御」,「スクリーンクリア」,「スクリーンフリーズ」のコマンドを規定するビット情報(データ)である。そこで、これらの制御情報の設定・送信・再現を通じて、輝度制御,スクリーンクリア又はフリーズ制御あるいはこれらの制御の組合せ制御を、SDI受信回路209又はスクリーン300側で行うことも可能となり、映像データとは別にスクリーンのクリア及びフリーズの制御が可能となる。以下、各制御情報の設定・送信・再現について、個別に、応用例3〜5として記載する。
【0036】
<実施の形態1の応用例1>
本応用例の特徴点は、スクリーン300のX軸方向における表示ユニット数がY軸方向における表示ユニット数よりも多くなる様に、図3の出力表示ユニット情報が設定されている点にある。これにより、スクリーン300上に、横長スクリーン表示を実現することが出来る。以下、図面を参照しつつ、この点の一例について詳述する。
【0037】
図5は、横長スクリーン対応の、映像装置のSDI受信回路1回路当りの表示ユニット系統を示すブロック図である。ここでは、取込大きさ情報は、dx1=1024,dy1=256に設定されている。又、出力ユニット情報は、ux=16,uy=1,n=4に設定されている。更に、ユニットサイズ情報は、dx2=64,dy2=64に設定されている。そして、これらの値を有するヘッダー情報が、1次元SDIデータの一部として、SDI送信回路208からSDI受信回路209へ送信される。
【0038】
この様に、図2の各画像制御部205が、主に出力ユニット情報を、即ち、X軸方向の設定値uxをY軸方向の設定値uyよりも大きく設定することにより、各SDI受信回路209は横長スクリーンをスクリーン300上に表示することが出来、その結果、図6に示す様に、全画面を横長表示にすることが出来る。
【0039】
<実施の形態1の応用例2>
本応用例の特徴点は、スクリーン300のY軸方向における表示ユニット数がX軸方向における表示ユニット数よりも多くなる様に、図3の出力表示ユニット情報が設定されている点にある。これにより、スクリーン300上に、縦長スクリーン表示を実現することが出来る。以下、図面を参照しつつ、この特徴点の一例について詳述する。
【0040】
図7は、縦長スクリーンに対応する、映像装置のSDI受信回路1回路当りの表示ユニット系統を示すブロック図である。ここでは、取込大きさ情報は、dx1=256,dy1=1024に設定されている。又、出力ユニット情報は、ux=1,uy=16,n=4に設定されている。更に、ユニットサイズ情報dx2=64,dy2=64に設定されている。
【0041】
この様に、図2の各画像制御部205が、主に出力ユニット情報を、即ち、Y軸方向の設定値uyをX軸方向の設定値uxよりも大きく設定することにより、対応するSDI受信回路209は縦長スクリーンをスクリーン300上に表示することが出来、その結果、図8に示す様に、全画面を縦長表示することが出来る。
【0042】
<実施の形態1の応用例3>
ここでは、図2の画像制御部205が制御データ生成時に「輝度制御」に輝度値を設定し、その輝度制御をSDIデータの一つとして1つのSDI送信回路208が送信することにより、対応するSDI受信回路209が制御する範囲内の表示ユニット301の輝度を制御することが出来る。従って、全部のSDI受信回路209が受信・再現する「輝度制御」に同等の輝度値を設定することで、スクリーン全体の輝度を制御することが出来る。
【0043】
この様に、本応用例の特徴点は、図3に示されるヘッダー情報の制御情報が、輝度のスクリーン制御コマンドに関するビット情報を含む点にある。
【0044】
<実施の形態1の応用例4>
図2の画像制御部205が、図3におけるヘッダー情報の制御情報の「スクリーンクリア」に、クリア有効のコマンド(ビット情報)を設定することにより(例えば“0”をクリア無効とし、“1”をクリア有効とする様なデータの設定)、SDI受信回路209が受信する映像データとは関係なく、SDI受信回路209が制御する範囲内の表示ユニット301の映像をクリアする、即ち、伝送される映像データに関係なく画像を消去することが出来る。従って、全部のSDI受信回路209に対して「クリア有効」を設定することでスクリーン全体の画像を消去することが出来、逆に、全部のSDI受信回路209に対して「クリア無効」を設定することでスクリーン全体に映像データを表示することが出来る。
【0045】
この様に、本応用例の特徴点は、図3に示されるヘッダー情報の制御情報がクリアのスクリーン制御コマンドを含む点にある。
【0046】
<実施の形態1の応用例5>
図2の画像制御部205が、図3に示すヘッダー情報の制御情報の「スクリーンフリーズ」にフリーズ有効のコマンドを示す1ビット情報を設定する(例えば、“0”をフリーズしないものと定義し、“1”をフリーズするものと定義する様な、ビットデータの設定)。この設定により、対応するSDI受信回路209は、当該SDI受信回路209が制御する範囲内に属する全ての表示ユニット301の映像を、フリーズ有効コマンドを受信する直前の映像データで以ってフリーズする、即ち、画像を静止することが出来る。従って、全部のSDI受信回路209に対してフリーズ有効を設定することでスクリーン全体の画像を静止することが出来、他方で、全部のSDI受信回路209に対してフリーズ無効を設定することで伝送される映像データをスクリーン全体に表示することが可能となる。
【0047】
この様に、本応用例の特徴点は、図3に示されるヘッダー情報の制御情報がフリーズのスクリーン制御コマンドを含む点にある。
【0048】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【0049】
【発明の効果】
本発明によれば、SDIで伝送可能な情報量内において、SDI受信回路に接続される表示ユニットの数及びそのサイズを可変にすることが出来る。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るSDIを利用した映像装置の構成を模式的に示すブロック図である。
【図2】 コントローラ内部の構成を示すブロック図である。
【図3】 SDI受信回路が再生するSDI伝送フォーマットを示すタイミングチャートである。
【図4】 本発明の実施の形態1に係るSDI利用映像装置におけるSDI受信回路1回路当りの映像表示範囲を示すブロック図である。
【図5】 実施の形態1の応用例1における、横長スクリーンに対応するSDI受信回路1回路あたりのスクリーン構成図である。
【図6】 横長スクリーンの表示イメージ図である。
【図7】 実施の形態1の応用例2における、縦長スクリーンに対応するSDI受信回路1回路あたりのスクリーン構成図である。
【図8】 縦長スクリーンの表示イメージ図である。
【符号の説明】
100 PC、101 DVI分配器、200 コントローラ、201 DVI入力部、202 通信制御部、203 スイッチ制御部、204 コマンド解析部、205 画像制御部、206 映像メモリ、207 SDIクロック発振器、208 SDI送信回路、209 SDI受信回路、300 スクリーン、301 表示ユニット、L1 DVIケーブル、L2 同軸ケーブル、L3 フラットケーブル。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video apparatus in which a video signal is transmitted and received between a controller and a screen by an SDI (Serial Digital Interface) transmission circuit and an SDI reception circuit. That is, the present invention relates to a technique using SDI for video data transmission between a controller and a screen.
[0002]
[Prior art]
In a conventional video apparatus, image information is encoded (digitized) by an image information encoding unit, and a digitized signal is output from the optical signal light emitting unit as an optical pulse signal.
[0003]
The optical signal light receiving unit in the display unit converts the received optical signal into an electrical signal and outputs it to the control unit. The control unit decodes the input signal and controls the display unit according to the decoded signal to perform display. A plurality of display units are arranged in a matrix to form a combination display device (see, for example, Patent Document 1).
[0004]
[Patent Document 1]
JP 2000-20011 (Abstract, FIG. 1)
[Patent Document 2]
JP 2000-322039 A [Patent Document 3]
Japanese Patent Laid-Open No. 2001-282187
[Problems to be solved by the invention]
The conventional video apparatus merely forms the decoding display apparatus by arranging the display units in a matrix. With such a technical configuration, it is impossible to display an image with a flexible aspect ratio.
[0006]
The present invention has been made in view of the above problems, and in a video apparatus for transmitting video data between a controller and a screen using SDI, a screen in charge of an SDI receiving circuit provided in or near the screen. The main purpose is to make the area variable.
[0007]
[Means for Solving the Problems]
The video device according to the present invention is provided corresponding to a plurality of controllers having an SDI transmission circuit for transmitting SDI data, and an SDI transmission circuit in each of the plurality of controllers, and is transmitted from the corresponding SDI transmission circuit. A plurality of SDI receiving circuits for receiving the incoming SDI data and a plurality of displays constituting a screen each receiving a video signal transmitted from a corresponding SDI receiving circuit among the plurality of SDI receiving circuits; A unit for transmitting video data and header information including information other than the video data as the SDI data, and transmitting the header information in the same area as the video data. Display unit size information, output display unit information and video capture size information The knit size information includes the number of pixels in the X-axis direction of the screen included in one display unit and the Y-axis direction orthogonal to the X-axis direction, and the output display unit information includes the plurality of SDI receiving circuits. The number of systems obtained by dividing the video data output from one SDI receiving circuit into one or more systems, and the video data in one system among the systems divided into the one or more systems. It consists of the number of display units in the X-axis direction and the Y-axis direction that can be received, and the video capture size information is the number of pixels that the display unit size information has and the number of systems that the output display unit information has Pixels in the X-axis direction and the Y-axis direction indicating the total number of pixels in the video area handled by the one SDI receiving circuit obtained by multiplying the number of display units Characterized in that it consists of.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is a technique for transmitting video data between a controller and a screen using SDI so that an SDI receiving circuit provided in or near the screen exhibits a function capable of controlling display on the display unit. And the feature is that various control information is included in the signal transmitted to the SDI receiving circuit. Hereinafter, with reference to the accompanying drawings,
[0009]
(Embodiment 1)
<Overall configuration of SDI-use large video device and outline of its operation>
FIG. 1 is a block diagram schematically showing a configuration of a large-sized video apparatus according to the present embodiment. This video apparatus has video data as SDI data between a controller and a screen together with header information described later. Multiplex transmission.
[0010]
In FIG. 1, an output end of a PC (Personal Computer) 100 is connected to an input end of a
[0011]
In contrast, the
[0012]
Next, the operation of the video apparatus will be described with reference to FIG. 2 showing the internal configuration of each
[0013]
In FIG. 1, the video data output from the PC 100 is distributed by the
[0014]
In FIG. 2, the
[0015]
On the other hand, the
[0016]
The
[0017]
The
[0018]
The
[0019]
As an example, SDI VSYNC (SDI vertical synchronization signal) and HSYNC (SDI horizontal synchronization signal) when the SDI basic clock is set to 27 MHz will be described in detail below.
[0020]
One cycle of SDI HSYNC corresponds to 1716 clocks of the SDI basic clock, and one cycle of SDI VSYNC corresponds to 262.5 times of SDI HSYNC. The
[0021]
The SDI receiver IC (not shown) included in each
[0022]
Furthermore, each
[0023]
As a result, each
[0024]
<SDI transmission format>
FIG. 3 is a diagram showing data (SDI reception circuit reproduction data) reproduced on the
[0025]
As shown in FIG. 3, the
[0026]
Here, the header information includes (1) control information, (2) video capture size information, (3) output unit information, and (4) unit size information.
[0027]
Among these pieces of information, the display unit size information dx2 and dy2 are the numbers of pixels in the X-axis direction and the Y-axis direction per display unit, respectively. The
[0028]
In this embodiment, one
[0029]
Also, in the output display unit information in the header information, ux is the number of display units in the X-axis direction belonging to one system in the area handled by the
[0030]
Furthermore, the capture size information dx1 and dy1 is data indicating a video area that is handled by one
[0031]
As described above, the total number of pixels dx1 × dy1 in the video area that is handled by one
[0032]
Therefore, the
[0033]
Since this process is applied to all the
[0034]
As described above, information other than video data (capture size information, output unit information, unit size information) is appropriately set in the
[0035]
In FIG. 3, “control information” in the header information is bit information (data) that defines commands for “brightness control”, “screen clear”, and “screen freeze”. Therefore, it is possible to perform brightness control, screen clear or freeze control, or a combination control of these controls on the
[0036]
<Application Example 1 of
The feature of this application example is that the output display unit information of FIG. 3 is set so that the number of display units in the X-axis direction of the
[0037]
FIG. 5 is a block diagram showing a display unit system per one SDI receiving circuit of the video apparatus, which is compatible with a landscape screen. Here, the capture size information is set to dx1 = 1024 and dy1 = 256. The output unit information is set to ux = 16, uy = 1, n = 4. Further, the unit size information is set to dx2 = 64, dy2 = 64. Then, header information having these values is transmitted from the
[0038]
In this way, each
[0039]
<Application Example 2 of
The feature point of this application example is that the output display unit information of FIG. 3 is set so that the number of display units in the Y-axis direction of the
[0040]
FIG. 7 is a block diagram showing a display unit system per one SDI receiving circuit of the video apparatus, corresponding to a vertically long screen. Here, the capture size information is set to dx1 = 256 and dy1 = 1024. The output unit information is set to ux = 1, ui = 16, and n = 4. Further, the unit size information dx2 = 64 and dy2 = 64 are set.
[0041]
In this way, each
[0042]
<Application Example 3 of
Here, the
[0043]
As described above, the feature of this application example is that the control information of the header information shown in FIG. 3 includes bit information related to the brightness screen control command.
[0044]
<Application Example 4 of
The
[0045]
Thus, the feature of this application example is that the control information of the header information shown in FIG. 3 includes a clear screen control command.
[0046]
<Application Example 5 of
The
[0047]
In this way, the feature of this application example is that the control information of the header information shown in FIG. 3 includes a freeze screen control command.
[0048]
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention.
[0049]
【The invention's effect】
According to the present invention, the number and size of display units connected to the SDI receiving circuit can be varied within the amount of information that can be transmitted by SDI.
[Brief description of the drawings]
FIG. 1 is a block diagram schematically showing a configuration of a video device using SDI according to
FIG. 2 is a block diagram showing an internal configuration of a controller.
FIG. 3 is a timing chart showing an SDI transmission format reproduced by an SDI receiving circuit.
FIG. 4 is a block diagram showing a video display range per SDI receiving circuit in the SDI video device according to the first embodiment of the present invention.
5 is a screen configuration diagram for one SDI receiving circuit corresponding to a landscape screen in Application Example 1 of
FIG. 6 is a display image diagram of a horizontally long screen.
7 is a screen configuration diagram for one SDI receiving circuit corresponding to a vertically long screen in Application Example 2 of
FIG. 8 is a display image diagram of a vertically long screen.
[Explanation of symbols]
100 PC, 101 DVI distributor, 200 controller, 201 DVI input unit, 202 communication control unit, 203 switch control unit, 204 command analysis unit, 205 image control unit, 206 video memory, 207 SDI clock oscillator, 208 SDI transmission circuit, 209 SDI receiver circuit, 300 screen, 301 display unit, L1 DVI cable, L2 coaxial cable, L3 flat cable.
Claims (6)
前記複数のコントローラの各々におけるSDI送信回路に対応して設けられており、対応するSDI送信回路から送信されて来る前記SDIデータを受信する、複数のSDI受信回路と、
その各々は前記複数のSDI受信回路の内で対応するSDI受信回路から送信される映像信号を受信する、スクリーンを構成する複数の表示ユニットとを備えており、
前記SDIデータは、映像データと前記映像データ以外の情報を含むヘッダー情報から構成され、前記ヘッダー情報を前記映像データと同一エリアで伝送し、
前記ヘッダー情報は、表示ユニットサイズ情報、出力表示ユニット情報および映像取込大きさ情報を含み、
前記表示ユニットサイズ情報は、一つの表示ユニットが備える前記スクリーンのX軸方向とこのX軸方向に直交するY軸方向の画素数からなり、
前記出力表示ユニット情報は、前記複数のSDI受信回路のうちの一つのSDI受信回路から出力される前記映像データを一又は二以上の系統に分割してなる系統数と、前記一又は二以上の系統に分割された系統のうちの一系統における前記映像データを受信可能な前記X軸方向と前記Y軸方向の前記表示ユニット数からなり、
前記映像取込大きさ情報は、前記表示ユニットサイズ情報が有する前記画素数および前記出力表示ユニット情報が有する前記系統数と前記表示ユニット数の掛け合わせてなる前記一つのSDI受信回路が受持つ映像エリアの総画素数を示す前記X軸方向および前記Y軸方向の画素数からなる
ことを特徴とする映像装置。A plurality of controllers having SDI transmission circuits for transmitting SDI data;
A plurality of SDI receiving circuits provided corresponding to SDI transmission circuits in each of the plurality of controllers and receiving the SDI data transmitted from the corresponding SDI transmission circuit;
Each of which includes a plurality of display units constituting a screen for receiving a video signal transmitted from a corresponding SDI receiving circuit among the plurality of SDI receiving circuits,
The SDI data is composed of video data and header information including information other than the video data, and the header information is transmitted in the same area as the video data.
The header information includes display unit size information, output display unit information and video capture size information,
The display unit size information consists of the number of pixels in the X-axis direction of the screen provided in one display unit and the Y-axis direction orthogonal to the X-axis direction,
The output display unit information includes the number of systems obtained by dividing the video data output from one SDI receiving circuit of the plurality of SDI receiving circuits into one or more systems, and the one or more or more systems. The number of display units in the X-axis direction and the Y-axis direction that can receive the video data in one of the systems divided into systems,
The video capture size information is the video that the one SDI receiving circuit is responsible for by multiplying the number of pixels that the display unit size information has and the number of systems that the output display unit information has and the number of display units. An image device comprising the number of pixels in the X-axis direction and the Y-axis direction indicating the total number of pixels in an area.
前記出力表示ユニット情報は、前記スクリーンのX軸方向における表示ユニット数がY軸方向における表示ユニット数よりも多くなる様に設定されていることを特徴とする映像装置。The video device according to claim 1,
The video display device, wherein the output display unit information is set such that the number of display units in the X-axis direction of the screen is larger than the number of display units in the Y-axis direction.
前記出力表示ユニット情報は、前記スクリーンのY軸方向における表示ユニット数が前記スクリーンのX軸方向における表示ユニット数より多くなる様に設定されていることを特徴とする映像装置。The video device according to claim 1,
The video display device, wherein the output display unit information is set so that the number of display units in the Y-axis direction of the screen is larger than the number of display units in the X-axis direction of the screen.
前記ヘッダー情報は、輝度のスクリーン制御コマンドを含むことを特徴とする映像装置。The video device according to claim 1,
2. The video apparatus according to claim 1, wherein the header information includes a brightness screen control command.
前記ヘッダー情報は、クリアのスクリーン制御コマンドを含むことを特徴とする映像装置。The video device according to claim 1 or 4,
The video apparatus, wherein the header information includes a clear screen control command.
前記ヘッダー情報は、フリーズのスクリーン制御コマンドを含むことを特徴とする映像装置。The video device according to claim 1, 4 or 5,
The video apparatus, wherein the header information includes a freeze screen control command.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128770A JP4085882B2 (en) | 2003-05-07 | 2003-05-07 | Video equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128770A JP4085882B2 (en) | 2003-05-07 | 2003-05-07 | Video equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004333802A JP2004333802A (en) | 2004-11-25 |
JP4085882B2 true JP4085882B2 (en) | 2008-05-14 |
Family
ID=33504795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128770A Expired - Lifetime JP4085882B2 (en) | 2003-05-07 | 2003-05-07 | Video equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4085882B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4810214B2 (en) * | 2005-12-13 | 2011-11-09 | キヤノン株式会社 | VIDEO DISTRIBUTION DEVICE, VIDEO DISTRIBUTION METHOD, VIDEO DISPLAY METHOD, AND COMPUTER PROGRAM |
JP5030477B2 (en) * | 2006-06-01 | 2012-09-19 | 三菱電機株式会社 | Large video equipment |
JP2015090461A (en) * | 2013-11-07 | 2015-05-11 | 三菱電機株式会社 | Video image device |
JP6245019B2 (en) * | 2014-03-25 | 2017-12-13 | 株式会社Jvcケンウッド | Display device |
-
2003
- 2003-05-07 JP JP2003128770A patent/JP4085882B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004333802A (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104917990B (en) | Video frame rate compensation is carried out by adjusting vertical blanking | |
CN102117595B (en) | Techniques for aligning frame data | |
GB2399246A (en) | High-speed digital video camera system and display. | |
KR20070041507A (en) | Method and system for displaying a sequence of image frames | |
US7405738B2 (en) | System and method for generating and processing a stream of video data having multiple data streams | |
WO2011127673A1 (en) | Method for displaying real-time multiple pictures on full-color led dot matrix and device thereof | |
CN105554416A (en) | FPGA (Field Programmable Gate Array)-based high-definition video fade-in and fade-out processing system and method | |
JP4085882B2 (en) | Video equipment | |
CN102625086B (en) | DDR2 (Double Data Rate 2) storage method and system for high-definition digital matrix | |
JP2007322814A (en) | Large video apparatus | |
JP4781688B2 (en) | Video signal transmission method and video signal transmission apparatus | |
CN103108148A (en) | Frame inserting method of video frames and information processing equipment | |
CN101291390A (en) | Video downstream frame synchronizing circuit and non-swinging processing method of video image | |
CN113141487A (en) | Video transmission module, method, display device and electronic equipment | |
JP2013219624A (en) | Imaging apparatus | |
CN108243293B (en) | Image display method and system based on virtual reality equipment | |
CN114845150B (en) | Multi-video display synchronization system of display screen | |
JP2013137453A (en) | Method for controlling image display, system for controlling image display, video control device, and display control device | |
JP4804036B2 (en) | Image processing system | |
JP2004188193A5 (en) | ||
CN201197171Y (en) | Video downstream frame synchronizing circuit | |
CN116760995A (en) | FPGA-based camera link video acquisition and conversion method and device | |
KR100456402B1 (en) | Digital image processing device | |
JPH11331841A (en) | Video transmitter | |
CN114615537A (en) | Zero-frame-delay video control system and method and LED display system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4085882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |