JP4085384B2 - 薄膜パターンの形成方法 - Google Patents

薄膜パターンの形成方法 Download PDF

Info

Publication number
JP4085384B2
JP4085384B2 JP2003164173A JP2003164173A JP4085384B2 JP 4085384 B2 JP4085384 B2 JP 4085384B2 JP 2003164173 A JP2003164173 A JP 2003164173A JP 2003164173 A JP2003164173 A JP 2003164173A JP 4085384 B2 JP4085384 B2 JP 4085384B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
forming
photoresist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003164173A
Other languages
English (en)
Other versions
JP2005003737A (ja
Inventor
英樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Co Ltd
Original Assignee
Minebea Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minebea Co Ltd filed Critical Minebea Co Ltd
Priority to JP2003164173A priority Critical patent/JP4085384B2/ja
Priority to US10/848,120 priority patent/US20040248047A1/en
Publication of JP2005003737A publication Critical patent/JP2005003737A/ja
Application granted granted Critical
Publication of JP4085384B2 publication Critical patent/JP4085384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/428—Stripping or agents therefor using ultrasonic means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リフトオフ法を利用して行う薄膜パターンの形成方法に関する。
【０００２】
【従来の技術】
一般的なリフトオフ法は、基板上に所定のパターンとなるようにフォトレジスト膜を形成した後、前記フォトレジスト膜を含む基板上に物理蒸着法（ＰＶＤ法）により薄膜を成膜し、しかる後、レジスト剥離液により前記フォトレジストを溶解してその上の薄膜を基板から除去（リフトオフ）し、所定のパターンの薄膜を得るようにする。
ところで、例えば、良好な耐候性と優れた光学特性とを兼ね備えた波長フィルタ用誘電体多層膜を得るには、成膜工程において基板を１５０〜３５０℃に加熱し、また、必要に応じてイオン等をアシストさせて成膜を行う必要がある。しかし、このような条件で成膜を行うと、事前に形成した基板上のフォトレジストが変質し、成膜後にレジスト剥離液によりフォトレジストを溶解除去しようとしても、除去しきれない欠陥（レジスト残り）が発生し、精密な薄膜パターンを得ることはできない。
【０００３】
そこで従来、上記レジスト残りの欠陥の発生を抑制するため、リフトオフ材に金属を用いる方法、あるいはリフトオフ材にポリイミド系フォトレジストを用いる方法が開発され、その実用化が図られている。この内、前者の方法としては、例えば、特許文献１に記載される方法があり、この方法では、図５に示すように、（ａ）基板１上に金属膜（Ｎｉ／Ｃｕ膜）２を成膜した後、（ｂ）金属膜２上にフォトレジスト膜３を形成し、次に、（ｃ）フォトレジスト膜３をパターン化（パターンニング）して、（ｄ）このパターン化したフォトレジスト膜３をマスクとして金属膜２をエッチングし、基板１を所望のパターンに露出させる。そして、（ｅ）金属膜２上のフォトレジスト膜３を溶解除去した後、（ｆ）金属膜２を含む基板１上の全面に誘電体多層膜４を成膜し、その後、（ｇ）金属膜２をエッチングして、その上の誘電体多層膜４を基板１から剥離（リフトオフ）し、基板１上に誘電体多層膜４を所定のパターンで残すようにしている。
【０００４】
また、リフトオフ材に金属を用いる方法としては、図６に示す方法もあり、この方法では、（ａ）基板１上にレジスト膜３を形成した後、（ｂ）このフォトレジスト膜３をパターンニングし、次に、（ｃ）フォトレジスト膜３を含む基板１上の全面に金属膜２を成膜し、次いで、（ｄ）フォトレジスト膜３を溶解してその上の金属膜２を基板１から剥離（リフトオフ）し、基板１を所望のパターンに露出させる。そして、（ｅ）金属膜２を含む基板１上の全面に誘電体多層膜４を成膜し、その後、（ｆ）金属膜２をエッチングして、その上の誘電体多層膜４を基板１から剥離（リフトオフ）し、基板１上に誘電体多層膜４を所定のパターンで残すようにしている。なお、図５および図６では、説明の便宜のため、同一の層には同一符号を付している。
【０００５】
一方、リフトオフ材にポリイミド系フォトレジストを用いる方法としては、特許文献２の図３に記載される方法があり、この方法では、ポリイミド系フォトレジスト膜を基板上に形成した後、一般的なリフトオフ法に従って、フォトレジスト膜のパターンニング、誘電体多層膜の成膜、フォトレジストの溶解によるリフトオフを順に行うようにしている。ただし、リフトオフに際しては、ヒドラジン水和物とエチレンジアミンとの混合液等のアルカリ溶液をレジスト剥離液として用いている（その段落0058）。
なお、汎用のノボラック系フォトレジスト等のポジ型フォトレジストの剥離液としては、剥離能力が優れていることから、硫酸に酸化剤（過酸化水素、硝酸等）を加えた無機系剥離液を用いることが多い（例えば、特許文献３参照）。
【０００６】
【特許文献１】
特開平５−５５７４９号公報
【特許文献２】
特開平７−２２７６８７号公報（図３）
【特許文献３】
特開２００２−７６２７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記したリフトオフ材に金属を用いる方法によれば、金属膜を成膜する工程と金属膜をエッチングする工程とが別途必要になるため、工程が煩雑となり、その上、金属の成膜装置やエッチング装置などの設備が余分に必要となって、コスト負担の増大が避けられない、という問題があった。
また、上記したリフトオフ材にポリイミド系フォトレジストを用いる方法によれば、レジスト剥離液としてアルカリ溶液を使用しなければならないため、アルカリ溶液への長時間浸漬により、下地基板やその上の薄膜（誘電体多層膜）が悪影響を受けるおそれがあった。
なお、成膜時に基板加熱を必要とする場合は、上記したごとき硫酸に酸化剤を加えた無機系剥離液を単に用いても、レジスト残りを防止することはできず、リフトオフ法による誘電体多層膜のパターン形成に、このような無機系剥離液を使用することは、断念せざるを得ない状況にあった。
本発明は、上記した従来の問題点に鑑みてなされたもので、その課題とするところは、一般的なリフトオフ法の基本工程を変更することなく、レジスト残りの欠陥を確実に防止できるようにし、もって生産性の向上と生産コストの低減とに大きく寄与する薄膜パターンの形成方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者等は、汎用のノボラック系フォトレジストと上記無機系剥離液との組合せについて種々検討した結果、リフトオフ法においては、酸化剤の添加量を一般的な添加量よりも減少させた方が、フォトレジストの剥離性が向上することを見出した。これは、リフトオフ法においてはフォトレジストの溶解が側面から進行する、という特殊性によるもので、硫酸に対する酸化剤の添加量を減少させることにより混合液の粘性が低下し、薄膜下のフォトレジストへの回り込みが容易になったため、と推定される。
本発明は、上記した知見に基づいてなされたもので、請求項１に記載の発明は、基板上に所定のパターンとなるようにフォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤である硝酸との混合液を用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含むことを特徴とする。
また、請求項３に記載の発明は、基板上に所定のパターンとなるようにフォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤との混合液を５０〜７０℃に加温して用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含むことを特徴とする。
さらに、請求項４に記載の発明は、基板上に所定のパターンとなるようにノボラック系フォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤との混合液を用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含み、かつ第１工程と第２工程との間に、パターン化したフォトレジスト膜を露光する露光工程を設定することを特徴とする。
このように行う薄膜パターンの形成方法においては、硫酸に対する酸化剤の混合比率を低めに設定した混合液を用いることで、第３工程時（リフトオフ工程時）におけるレジスト残りを防止することができ、成膜時に基板加熱を必要とする場合でも、一般的なリフトオフ法による薄膜パターンの形成が可能になる。
特に、請求項３に記載の発明においては、硫酸と酸化剤との混合液を所定の温度範囲に制御することで、酸化剤の分解が抑えられる。
また、請求項４に記載の発明においては、第１工程後にパターン化したフォトレジスト膜を露光することで、後のリフトオフ工程（第３工程）において、フォトレジストとレジスト剥離液との間の反応が促進され、フォトレジストの溶解速度が速まる。
【０００９】
本発明において、上記リフトオフ工程（第３工程）で用いる混合液は、硫酸に対する酸化剤の混合比率を容積比で２／５以下に設定するのが望ましい。
また、請求項３、４に記載の発明において、酸化剤の種類は任意であり、過酸化水素、硝酸、過硫化アンモニウム、クロム酸などを用いることができるが、これらの中では、酸化性の大きい過酸化水素または硝酸を選択するのが望ましい。
また、上記リフトオフ工程の実施に際しては、レジスト剥離効果を高めるため、処理槽内に超音波を印加するようにしてもよい。
本発明において、上記薄膜の種類は任意であるが、成膜時に比較的高温の基板加熱が条件となる誘電体多層膜を対象とした場合に特に有用となる。この場合、誘電体多層膜は、Ｔａ２Ｏ５膜とＳｉＯ２膜とを交互に積層してなる構成とすることができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
図１は、本発明の第１の実施の形態を示したものである。本第１の実施の形態は、基板（ここでは、ガラス基板）１０上に誘電体多層膜（薄膜）１１を所定のパターンとなるように形成しようとするもので、その実施に際しては、先ず、（ａ）前記基板１０上に、例えばスピンコート法により汎用のノボラック系フォトレジストを塗布して、フォトレジスト膜１２を形成し、次いで、（ｂ）露光および現像を行ってフォトレジスト膜１２をパターンニングする。
【００１１】
その後、同じく図１に示すように、（ｃ）基板１０を２００〜３５０℃に加熱しながら、前記パターン化したフォトレジスト膜１２を含む基板１０上に、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理蒸着法（ＰＶＤ法）により前記誘電体多層膜１１を２〜３μｍの厚さに成膜し、次に、（ｄ）前記基板１０を、５０〜７０℃に加温した後述のレジスト剥離液に浸漬して、超音波を印加しながら誘電体多層膜１１下のフォトレジスト膜１２を溶解し、その上の誘電体多層膜１１を基板１０から剥離（リフトオフ）する。本実施の形態において、誘電体多層膜１１は、Ｔａ2Ｏ5膜とＳｉＯ2膜とを交互に積層してなっており、真空槽内でＯ2を導入しながら処理することで得られる。
【００１２】
上記フォトレジスト膜１２を溶解除去するためのレジスト剥離液は、ここでは、硫酸（９６％）と過酸化水素（３４.５％）との混合液または硫酸（９６％）と硝酸（６０％）との混合液が用いられている。しかして、硫酸と過酸化水素との混合液を用いる場合は、硫酸に対する過酸化水素の混合比率を、容積比で２／５以下好ましくは０.５／５〜０.００５／５の範囲に設定するのが望ましく、硫酸と硝酸との混合液を用いる場合は、硫酸に対する硝酸の混合比率を、容積比で２／５以下好ましくは１／５〜０.１／５の範囲に設定するのが望ましい。
【００１３】
このように行う薄膜パターンの形成方法においては、レジスト剥離液として用いる硫酸と酸化剤（過酸化水素または硝酸）との混合液が、硫酸に対する酸化剤の添加量を十分に減少させているので、該混合液の粘性が低下し、図１(d)に示すリフトオフ工程の実施に際して、誘電体多層膜１１下のフォトレジスト膜１２に混合液が容易に回り込む。この結果、フォトレジスト１２は、基板１０上から確実に除去され、これにより精密な薄膜パターンが得られるようになる。
また、このように行う一連の工程は、一般的なリフトオフ法と実質的に変わりがないので、金属をリフトオフ材として用いる場合のように工程が煩雑になることがないばかりか、ポリイミド系フォトレジストをリフトオフ材として用いる場合のようにアルカリ溶液への長時間浸漬による品質への悪影響の心配もない。
【００１４】
図２は、本発明の第２の実施の形態を示したものである。本第２の実施の形態の特徴とするところは、耐熱性の異なる２種類のフォトレジストを選択して、先ず、（ａ）基板（ガラス基板）１０上に通常の耐熱性を有するフォトレジストを塗布して第１フォトレジスト膜１２−１を形成し、続いて、（ｂ）前記第１フォトレジスト膜１２−１上に、比較的耐熱性に優れたフォトレジストを塗布して第２フォトレジスト膜１２−２を積層形成する。その後は、上記第１の実施の形態と同様に、（ｃ）露光および現像を行って第１、第２フォトレジスト膜１２−１、１２−２をパターンニングし、次いで、（ｄ）基板１０を２００〜３５０℃に加熱しながら、前記パターンニングを終えた第１、第２フォトレジスト膜１２−１、１２−２を含む基板１０上にＰＶＤ法により誘電体多層膜１１を成膜し、さらに、（ｅ）前記基板１０を、上記したレジスト剥離液（硫酸と酸化剤との混合液）に浸漬して、誘電体多層膜１１下の第１、第２フォトレジスト膜１２−１、１２−２を溶解し、その上の誘電体多層膜１１を基板１０から除去（リフトオフ）する。
【００１５】
このように行う薄膜パターンの形成方法においては、基板１０上に２層に形成するフォトレジスト膜１２−１、１２−２の露光特性を適当に変えることで、これらをパターンニングする際、図２（ｃ）に示したように、フォトレジスト膜を容易にオーバーハング形状とすることができる。また、この２層のフォトレジスト膜は、上層に比較的耐熱性の高いフォトレジスト膜１２−２が配置されているので、その後の成膜工程（図２(c)）において基板１０を加熱しても、耐熱性の高い上層の第２フォトレジスト膜１２−２は、いわゆるエッジだれを起こすことがなくなり、フォトレジスト膜のオーバーハング形状が安定的に維持され、結果として、高い精度の薄膜パターンが得られるようになる。
【００１６】
なお、本発明は、フォトレジスト膜１２（１２−１、１２−２）のパターンニング（図１(ｂ)および図２(ｃ)）を終えた後、該フォトレジスト膜を再度露光するようにしてもよい。このようにパターニング後にフォトレジスト膜を露光することで、後のリフトオフ工程（図１(ｄ)および図２(ｅ)）において、フォトレジストとレジスト剥離液との間の反応が促進され、フォトレジストの溶解速度が速まる。すなわち、リフトオフに要する時間が短縮され、その分、生産性が向上する。
【００１７】
【実施例】
実施例１
ガラス基板を２５０℃に加熱しながら、該ガラス基板上にＰＶＤ法によりＴａ２ Ｏ ５ とＳｉＯ２からなる誘電体多層膜を３μｍ厚さに成膜した。一方、硫酸（９６％）と過酸化水素（３４.５％）とを容積比で５０：１の比率で混合した混合液（レジスト剥離液）を処理槽内に用意し、この混合液を６０℃に加温すると共に、処理槽内に超音波を印加しながら該混合液中に前記供試体を１分、３０分、６０分、３時間、６時間浸漬し、浸漬時間の異なる複数の供試体を得た。そして、得られた各供試体について、信頼性試験を行って透過特性を求めた。なお、比較のため、レジスト剥離液に浸漬しないものについても、同様の信頼性試験を行った。結果を図３に示す。
図３に示す結果より、各供試体の波長ごとの透過率は、剥離液に浸漬しないものの透過率曲線上にほぼ集約され、硫酸と過酸化水素とを所定の比率で含む上記レジスト剥離液に長時間浸漬しても、誘電体多層膜に対するダメージが全くないことを確認できた。
【００１８】
実施例２
レジスト剥離液として、硫酸（９６％）と硝酸（６０％）とを容積比で５０：６の比率で混合した混合液を用いる以外は実施例１と同様の手順で、浸漬時間の異なる複数の供試体を得、各供試体について、実施例１と同様に信頼性試験を行って、透過特性を求めた。なお、比較のため、レジスト剥離液に浸漬ないものについても、同様の信頼性試験を行った。結果を図４に示す。
図４に示す結果より、各供試体の波長ごとの透過率は、剥離液に浸漬ないものの透過率曲線上にほぼ集約され、硫酸と硝酸とを所定の比率で含む上記レジスト剥離液に長時間浸漬しても、誘電体多層膜に対するダメージが全くないことを確認できた。
【００１９】
実施例３
ガラス基板上にノボラック系フォトレジストを塗布してフォトレジスト膜を４５μｍ厚さに形成し、露光および現像を行った第１供試体と、前記フォトレジスト膜を形成し、露光および現像を行った後、このフォトレジスト膜に再度露光（露光条件は第１供試体を作成する際の条件と同一とした）を施した第２供試体とを得た。次いで、第１供試体と第２供試体とを３００℃加熱しながら、パターン化されたフォトレジスト膜上に誘電体多層膜を成膜した。一方、硫酸（９６％）と硝酸（６０％）とを容積比で５０：６の比率で混合した混合液（レジスト剥離液）を処理槽内に用意し、この混合液を６０℃に加温しながら、この中に前記第１供試体と第２供試体とを浸漬し、リフトオフが完了するまでの時間を求めた。この結果、フォトレジストが完全溶解するまでに要した時間は、第１供試体（露光なし）で約１.５時間、第２供試体（再露光あり）で約０.７時間であり、フォトレジスト膜に再露光を施すことが、フォトレジストの溶解速度を高める上で、大きな効果を有することが明らかになった。
【００２０】
【発明の効果】
以上、説明したように、本発明に係る薄膜パターンの形成方法によれば、成膜時に基板加熱を必要とする場合でも、一般的なリフトオフ法の基本工程を変更することなくレジスト残りを確実に防止できるようになり、生産性の著しい向上と生産コストの大幅な低減とを達成できる。
【図面の簡単な説明】
【図１】本発明に係る薄膜パターンの形成方法の第１の実施の形態を示す工程図である。
【図２】本発明に係る薄膜パターンの形成方法の第２の実施の形態を示す工程図である。
【図３】本発明の実施例により得られた供試体の光学特性を示すグラフである。
【図４】本発明の、他の実施例により得られた供試体の光学特性を示すグラフである。
【図５】リフトオフ材として金属を用いて行う、従来の薄膜パターンの形成方法を示す工程図である。
【図６】リフトオフ材として金属を用いて行う、従来の薄膜パターンの形成方法の、別の実施形態を示す工程図である。
【符号の説明】
１０ 基板
１１ 誘電体多層膜（薄膜）
１２（１２−１、１２−２） フォトレジスト膜

Claims (10)

  1. 基板上に所定のパターンとなるようにフォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤である硝酸との混合液を用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含むことを特徴とする薄膜パターンの形成方法。
  2. 混合液が、硫酸に対する硝酸の混合比率を容積比で２／５以下に設定していることを特徴とする請求項１に記載の薄膜パターンの形成方法。
  3. 基板上に所定のパターンとなるようにフォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤との混合液を５０〜７０℃に加温して用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含むことを特徴とする薄膜パターンの形成方法。
  4. 基板上に所定のパターンとなるようにノボラック系フォトレジスト膜を形成する第１工程と、前記基板を加熱しながら前記フォトレジスト膜を含む基板上に薄膜を成膜する第２工程と、硫酸と酸化剤との混合液を用いてフォトレジストを溶解し、その上の薄膜を基板から剥離する第３工程とを含み、かつ第１工程と第２工程との間に、パターン化したフォトレジスト膜を露光する露光工程を設定することを特徴とする薄膜パターンの形成方法。
  5. 混合液が、硫酸に対する酸化剤の混合比率を容積比で２／５以下に設定していることを特徴とする請求項３または４に記載の薄膜パターンの形成方法。
  6. 酸化剤として過酸化水素を用いることを特徴とする請求項３乃至５の何れか１項に記載の薄膜パターンの形成方法。
  7. 酸化剤として硝酸を用いることを特徴とする請求項３乃至５の何れか１項に記載の薄膜パターンの形成方法。
  8. 第３工程の実施に際し、処理槽内に超音波を印加することを特徴とする請求項１乃至７の何れか１項に記載の薄膜パターンの形成方法。
  9. 薄膜が、誘電体多層膜であることを特徴とする請求項１乃至８の何れか１項に記載の薄膜パターンの形成方法。
  10. 誘電体多層膜が、Ｔａ２Ｏ５膜とＳｉＯ２膜とを交互に積層してなることを特徴とする請求項９に記載の薄膜パターンの形成方法。
JP2003164173A 2003-06-09 2003-06-09 薄膜パターンの形成方法 Expired - Fee Related JP4085384B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003164173A JP4085384B2 (ja) 2003-06-09 2003-06-09 薄膜パターンの形成方法
US10/848,120 US20040248047A1 (en) 2003-06-09 2004-05-19 Method of forming thin-film pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003164173A JP4085384B2 (ja) 2003-06-09 2003-06-09 薄膜パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2005003737A JP2005003737A (ja) 2005-01-06
JP4085384B2 true JP4085384B2 (ja) 2008-05-14

Family

ID=33487592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003164173A Expired - Fee Related JP4085384B2 (ja) 2003-06-09 2003-06-09 薄膜パターンの形成方法

Country Status (2)

Country Link
US (1) US20040248047A1 (ja)
JP (1) JP4085384B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123330A (ja) * 2005-10-25 2007-05-17 Fujitsu Ltd 半導体装置の製造方法
JP2007144992A (ja) * 2005-10-28 2007-06-14 Fujifilm Corp 凹凸構造体とその製造方法、圧電素子、インクジェット式記録ヘッド、インクジェット式記録装置
JP4896542B2 (ja) * 2006-02-24 2012-03-14 富士フイルム株式会社 パターン膜の製造方法
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US7816842B2 (en) * 2007-03-26 2010-10-19 Fujifilm Corporation Patterned inorganic film formed of an inorganic material on a metal film having a surface which includes a plurality of surface-oxidized areas, piezoelectric device having the patterned inorganic film, and process for producing the inorganic film
CA2682928A1 (en) * 2007-04-19 2008-10-30 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
JP2009258262A (ja) * 2008-04-15 2009-11-05 United Radiant Technology Corp 薄膜エッチング方法
JP2012129496A (ja) * 2010-11-22 2012-07-05 Tokyo Electron Ltd 液処理方法、その液処理方法を実行させるためのプログラムを記録した記録媒体及び液処理装置
WO2012161051A1 (ja) * 2011-05-20 2012-11-29 住友商事株式会社 パターン構造体の製造方法
US8906244B2 (en) * 2012-10-25 2014-12-09 The United States Of America As Represented By The Secretary Of The Army Method for forming a device having nanopillar and cap structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195106B1 (de) * 1985-03-22 1989-06-21 Ibm Deutschland Gmbh Herstellung einer Abhebemaske und ihre Anwendung
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US5120622A (en) * 1990-02-05 1992-06-09 Eastman Kodak Company Lift-off process for patterning dichroic filters
EP0708372B1 (en) * 1994-10-21 2000-03-22 Ngk Insulators, Ltd. A single resist layer lift-off process for forming patterned layers on a substrate
US5510215A (en) * 1995-01-25 1996-04-23 Eastman Kodak Company Method for patterning multilayer dielectric color filter
GB2365984B (en) * 2000-02-18 2002-08-14 Murata Manufacturing Co Resist pattern and method for forming wiring pattern
KR100490575B1 (ko) * 2001-08-03 2005-05-17 야마하 가부시키가이샤 귀금속 박막 패턴 형성방법

Also Published As

Publication number Publication date
US20040248047A1 (en) 2004-12-09
JP2005003737A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
JP4085384B2 (ja) 薄膜パターンの形成方法
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
DE102014119360A1 (de) Verfahren zur verarbeitung einer halbleitervorrichtung
JP5728223B2 (ja) ハーフトーンマスク、ハーフトーンマスクブランクス及びハーフトーンマスクの製造方法
TW201236063A (en) Method of manufacturing semiconductor device
CN111146330A (zh) 一种铜膜声表面波滤波器钝化层的制备方法
JP2010067728A (ja) 薄膜パターンの形成方法。
JPH11231161A (ja) 単一チャンバ内で平面光導波路を製作する方法
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
KR100762907B1 (ko) 반도체 소자의 게이트 형성방법
JP3209918B2 (ja) 剥離液及びそれを使用した半導体装置の製造方法
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
JPH08116159A (ja) 配線基板の製造方法
US6337174B1 (en) Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
JP3815429B2 (ja) 半導体装置用テープキャリアの製造方法
KR0174967B1 (ko) 메탈층 형성 방법
JP2778885B2 (ja) 多層回路基板及びその製造方法
JPH05304129A (ja) シリコン酸化膜ドライエッチングの後処理方法
JP2814986B2 (ja) 配線パターンの形成方法
JPH0470626B2 (ja)
JP2000035678A (ja) パターン形成方法
JP3661284B2 (ja) 電子回路基板の製造方法
JPH0837233A (ja) 半導体装置の製造方法
JP5672668B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees