JP4083533B2

JP4083533B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4083533B2
Application number: JP2002308721A
Authority: JP
Inventors: 富司須田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-10-23
Filing date: 2002-10-23
Publication date: 2008-04-30
Anticipated expiration: 2022-10-23
Also published as: JP2004146528A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、集積回路が形成された半導体チップを支持するチップ支持部材である配線基板やリードフレームなどにダイボンディングする工程を含む半導体装置の製造に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体チップをフリップチップ実装でチップ支持部材に接合する半導体製造装置として、フリップチップボンダが知られている。フリップチップボンダは、半導体チップの主面に設けられた電極とチップ支持部材の電極とを位置合わせして直接密着させ、熱および圧力を加えて接合するワイヤレスボンディング装置である。
【０００３】
なお、種々のフリップチップボンダについては、たとえば株式会社プレスジャーナル１９９８年７月２７日発行、「月刊 Semiconductor World 増刊号 '99半導体組立・検査技術」、１１９〜１２３頁に記載されている。
【０００４】
近年、小型化を図った半導体装置として、ＣＳＰ（Chip Size Package）と呼ばれる半導体装置が開発されている。その構造は様々であり、チップ支持部材の材料、構造または内部接続構造などから種々の構造に分類される。実用機器に採用されているＣＳＰとしては、たとえばフィルムからなる薄膜のテープ状のチップ支持部材を用い、フェイスダウン方式でチップ支持部材に半導体チップが実装されたＣＳＰを例示することができる。
【０００５】
フリップチップボンダを用いたＣＳＰのチップボンディングでは、たとえば半導体チップの主面とテープ状のチップ支持部材のチップ支持面とを対向して配置し、さらにその間に、認識用カメラを備える光学プローブを配置し、この光学プローブによって得られた位置情報に基づき半導体チップとチップ支持部材とを接合する方法が採られている。光学プローブを用いた位置認識では、２視野の光学系を用い、２台の認識用カメラのうち一方を半導体チップ認識用、他方をチップ支持部材認識用として用いている。
【０００６】
たとえば、特開２００２−１１０７４２号公報には、半導体チップの認識マークとチップ支持部材の認識マークとを対向させて配置し、光学系の１回の認識動作で半導体チップとチップ支持部材とにおける対向する認識マークの位置を求め、これを２箇所の認識マークに対して繰り返して行い、半導体チップとチップ支持部材の位置を効率良く認識して両者を接合する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、本発明者らが検討したところ、光学プローブで得られた位置情報をもとに半導体チップまたはチップ支持部材の位置補正を行い、その後半導体チップとチップ支持部材とを接合しても、機械組立精度、マウントステージの上昇時の直進性、光学プローブの上視野と下視野との間の光軸ずれ等によって半導体チップおよびチップ支持部材の認識マークの正確な位置情報が得られず、得られた位置情報をもとに位置補正を行うと、目標とするボンディング精度が得られないという問題が生ずることが明らかとなった。
【０００８】
さらに、フリップチップボンダでは、チップ支持部材を搭載するマウントステージと、これに対向して設置された半導体チップを支持するマウントヘッドとを５００度程度まで加熱している。すなわち、マウントステージおよびボンディングヘッドによって半導体チップとチップ支持部材とに対して荷重および熱などを付与することで、半導体チップとチップ支持部材との接合を強めている。
【０００９】
しかし、マウントステージおよびボンディングヘッドを高温にするため、光学プローブが認識動作中に加熱されて変形することがある。このため、上視野と下視野との間に光軸ずれが生じ、その位置情報をもとに位置補正を行うと、上記光軸ずれが半導体チップとチップ支持部材とのボンディングのずれとなって現われる。
【００１０】
本発明の目的は、ボンディング装置に備わる光学プローブの上下視野の光軸ずれを補正した、高精度のボンディングを行うことのできる技術を提供することにある。
【００１１】
本発明の他の目的は、ボンディング装置に備わる光学プローブの温度上昇による上下視野の光軸ずれを抑制して、高精度のボンディングを行うことのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、第１あわせ治具と第２あわせ治具とを対向して上下に配置し、第１あわせ治具と第２あわせ治具との間に、第１あわせ治具の認識パターンと第２あわせ治具の認識パターンとが撮像可能な光学プローブを配置する工程と、光学プローブの上視野によって第１あわせ治具の認識パターンを撮像し、同時に光学プローブの下視野によって第２あわせ治具の認識パターンを撮像して、対向する上記両者の認識パターンの位置を求める工程と、求められた上記両者の認識パターンの位置に基づいて第１あわせ治具と第２あわせ治具とを位置合わせして接合する工程と、光学プローブの下視野によって第１あわせ治具の認識パターンを撮像して、第１あわせ治具の認識パターンの位置を求める工程と、光学プローブの上視野で求められた第１あわせ治具の認識パターンの位置と光学プローブの下視野で求められた第１あわせ治具の認識パターンの位置とのずれを求める工程とを有し、半導体チップとチップ支持部材とを接合する際の位置補正に、上記ずれを光学プローブの上下視野の光軸ずれとして加味するものである。
【００１５】
また、本発明は、半導体チップとチップ支持部材とを対向して上下に配置し、半導体チップとチップ支持部材との間に、半導体チップの認識パターンとチップ支持部材の認識パターンとが撮像可能な光学プローブを配置する工程と、光学プローブによって半導体チップの認識パターンとチップ支持部材の認識パターンとを撮像して、対向する上記両者の認識パターンの位置を求める工程と、求められた上記両者の認識パターンの位置に基づいて半導体チップとチップ支持部材とを位置合わせして接合する工程とを有し、光学プローブを冷却保温システムで囲むものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１に、本実施の形態１であるフリップチップボンダの構成概略図、図２に、このフリップチップボンダのボンディング処理部を拡大した概略図を示す。
【００１８】
フリップチップボンダは、たとえばＣＳＰを組み立てる際に、半導体チップ（以下、単にチップという）のチップ支持部材へのボンディングを行う製造装置であり、チップとチップ支持部材との接合を行うものである。本実施の形態１では、チップ支持部材の一例としてテープ状の薄膜の配線基板を用いた場合を説明する。従ってフリップチップボンダは、チップ支持部材であるテープ状の配線基板にチップをボンディングするものである。
【００１９】
フリップチップボンダ１のボンディング処理部２には、配線基板３支持用のステージであるマウントステージ２ａと、マウントステージ２ａと対向してその上方に設けられたボンディングヘッド２ｂとが設置されている。半導体ウエハ４からピックアップされたチップ５は、ボンディングヘッド２ｂの先端のコレット２ｃによって吸着、保持される。
【００２０】
マウントステージ２ａおよびボンディングヘッド２ｂは、配線基板３とチップ５とに対して荷重および熱などを付与して両者を接合するものである。マウントステージ２ａは、ＸＹ方向に移動自在なＸＹテーブル６に取付けられ、かつＺ移動機構によってガイドされており、これによってＸＹＺ方向に移動可能となっている。また、ボンディングヘッド２ｂは、回転可能であるとともに、ＸＹＺ方向にも移動可能に設置されている。
【００２１】
さらに、ボンディング処理部２には、光学系を搭載した光学プローブ２ｄが、ボンディングヘッド２ｂのコレット２ｃに支持されたチップ５と、マウントステージ２ａに搭載された配線基板３との間に配置可能なように移動自在に設けられている。光学系が取り込んだ情報は認識部７で処理され、情報に基づいて配線基板３の認識マーク３ａおよびチップ５の認識マーク５ａの位置が求められる。
【００２２】
ウエハセット部８には、ダイシング済みの半導体ウエハ４が配置されたウエハ支持台８ａと、このウエハ支持台８ａに搭載されたダイシング済みの半導体ウエハ４からボンディングすべきチップ５をピックアップするとともに、ピックアップしたチップ５を表裏反転させてボンディングヘッド２ｂのコレット２ｃに受け渡すフリップヘッド８ｂとが設置されている。このウエハセット部８では、ダイシング済みの半導体ウエハ４からのチップ５のピックアップと、チップ５のボンディングヘッド２ｂへの移載とが行われる。
【００２３】
なお、ウエハセット部８への半導体ウエハ４の移載は、ウエハリフタ９によって行われる。また、搬送部１０への配線基板３の送り出しは、ローダ１１によって行われ、さらにチップボンディング後の配線基板３は、アンローダ１２に収容される。
【００２４】
図３に、本実施の形態１であるフリップチップボンダを用いてチップボンディングが行われたＣＳＰの要部断面図を示す。
【００２５】
このＣＳＰ１３は、その外観サイズがチップ５より若干大きい程度の小型のものであり、チップ５の主面５ｂ（半導体集積回路が形成されている面）の外周部にその表面電極である複数のパッド５ｃが配置されている場合を説明する。パッド５ｃが設置される箇所については、特に限定されるものではなく、チップ５の主面５ｂの外周部であっても、または内放（たとえばセンターパッド配列）であっても、あるいはその両者などであってもよい。
【００２６】
ＣＳＰ１３の構成は、チップ５のパッド５ｃと接続されるリード３ｂとを有し、かつこのリード３ｂと接続されるとともに、外部端子であるバンプ電極１４とも接続される配線３ｃが設けられた薄膜のテープ状の配線基板３と、配線基板３とチップ５との間に配置された弾性部材であるエラストマ１５と、配線基板３の開口部３ｄにおいて封止樹脂などによりパッド５ｃとリード３ｂとを封止して形成された封止部１６とからなる。
【００２７】
ここで、薄膜のテープ状の配線基板３は、たとえばポリイミド系のフィルム基材などによって形成されたものである。また、封止部１６に用いられる封止材料は、たとえばエポキシ系の熱硬化性樹脂などであり、モールドまたはポッティングなどによって樹脂封止が行われる。
【００２８】
次に、本実施の形態１であるチップボンディング方法を前記図１〜図３および図４〜図８に示すフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図を用い、２つのステップ（ステップ１、ステップ２）に分けて説明する。
（ステップ１）
まず、あわせ治具を用いてフリップチップボンダに備わる光学プローブの上下視野の光軸ずれ量を求める。
【００２９】
図４に示すように、ボンディングヘッド２ｂの先端に設けられたコレット２ｃによって第１あわせ治具１７を吸着、保持し、この第１あわせ治具１７をマウントステージ２ａの上方で待機させる。一方、マウントステージ２ａ上に第２あわせ治具１８を配置させる。次に、コレット２ｃによって支持された第１あわせ治具１７とこれに対向するようにマウントステージ２ａに搭載された第２あわせ治具１８との間に、第１あわせ治具１７に設けられたリードパターン（認識パターン）１７ａおよび第２あわせ治具１８に設けられたパッドパターン（認識パターン）１８ａの撮像を可能とする光学系を搭載した光学プローブ２ｄを配置する。
【００３０】
さらに、光学プローブ２ｄに備わる下視野認識カメラ２ｄ₁によって第２あわせ治具１８のパッドパターン１８ａの画像が取り込める箇所に光学プローブ２ｄを移動させ、続いて光学プローブ２ｄに備わる上視野認識カメラ２ｄ₂によって第１あわせ治具１７のリードパターン１７ａの画像が取り込める箇所にボンディングヘッド２ｂによって第１あわせ治具１７を移動させる。
【００３１】
その後、上視野認識カメラ２ｄ₂によって、プリズム２ｄ₃を介して第１あわせ治具１７のリードパターン１７ａを撮像し、同様に下視野認識カメラ２ｄ₁によって、プリズム２ｄ₄を介して第２あわせ治具１８のパッドパターン１８ａを撮像して、光学系の認識動作で第１あわせ治具１７のリードパターン１７ａおよび第２あわせ治具１８のパッドパターン１８ａの位置情報をそれぞれ求める。その際、第１あわせ治具１７のリードパターン１７ａの画像および第２あわせ治具１８のパッドパターン１８ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれほぼ同時に取り込み、認識部７においてデータ処理する。
【００３２】
次に、図５に示すように、求められた第１あわせ治具１７のリードパターン１７ａおよび第２あわせ治具１８のパッドパターン１８ａのそれぞれの位置情報に基づいて、第１あわせ治具１７のリードパターン１７ａの中心と第２あわせ治具１８のパッドパターン１８ａの中心とが一致するように位置合わせして、第１あわせ治具１７と第２あわせ治具１８とを接合する。
【００３３】
続いて、下視野認識カメラ２ｄ₁によって、プリズム２ｄ₄を介して第１あわせ治具１７のリードパターン１７ａを撮像して、光学系の認識動作で第１あわせ治具１７のリードパターン１７ａの位置情報を求める。上視野認識カメラ２ｄ₂によって撮像され、得られた第１あわせ治具１７のリードパターン１７ａの位置情報と、下視野認識カメラ２ｄ₁によって撮像され、得られた第１あわせ治具１７のリードパターン１７ａの位置情報との差を算出し、この差を光学プローブ２ｄの上下視野の光軸ずれ量とする。この光軸ずれ量は、チップ５と配線基板３との位置合わせにおいて位置補正量に加味される。
（ステップ２）
次に、チップ５と配線基板３とを接合してチップボンディングする。
【００３４】
まず、薄膜のテープ状の配線基板３を準備し、さらにウエハセット部８のウエハ支持台８ａに、ウエハリフタ９によってダイシンング済みの半導体ウエハ４をセットする。
【００３５】
次に、ウエハセット部８においてチップボンディングが行われるチップ５をフリップヘッド８ｂによって半導体ウエハ４からピックアップし、さらにその表裏を反転させてボンディング処理部２に移動させる。その後、このチップ５の裏面５ｄをボンディングヘッド２ｂの先端に設けられたコレット２ｃによって吸着、保持し、チップ５をマウントステージ２ａの上方で待機させる。一方、ローダ１１から搬送部１０に配線基板３を送り出し、搬送部１０からボンディング処理部２のマウントステージ２ａ上に配線基板３を配置させる。
【００３６】
次に、図６に示すように、ボンディングヘッド２ｂのコレット２ｃによって支持されたチップ５とこれに対向するようにマウントステージ２ａに搭載された配線基板３との間に、チップ５の認識マーク５ａおよび配線基板３の認識マーク３ａが撮像可能な光学系を搭載した光学プローブ２ｄを配置する。
【００３７】
さらに、下視野認識カメラ２ｄ₁によって配線基板３の１点目の認識マーク３ａの画像が取り込める箇所に光学プローブ２ｄを移動させ、続いて上視野認識カメラ２ｄ₂によってチップ５の１点目の認識マーク５ａの画像が取り込める箇所にボンディングヘッド２ｂによってチップ５を移動させる。
【００３８】
続いて、上視野認識カメラ２ｄ₂によってチップ５の１点目の認識マーク５ａを撮像し、同時に下視野認識カメラ２ｄ₁によって配線基板３の１点目の認識マーク３ａを撮像して、光学系の１回の認識動作でチップ５の１点目の認識マーク５ａの位置情報および配線基板３の１点目の認識マーク３ａの位置情報を求める。その際、チップ５の１点目の認識マーク５ａの画像および配線基板３の１点目の認識マーク３ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれ同時に取り込み、認識部７でデータ処理する。
【００３９】
その後、図７に示すように、下視野認識カメラ２ｄ₁によって配線基板３の２点目の認識マーク３ａの画像が取り込める箇所に光学プローブ２ｄを移動させ、続いて上視野認識カメラ２ｄ₂によってチップ５の２点目の認識マーク５ａの画像が取り込める箇所にボンディングヘッド２ｂによってチップ５を移動させる。
【００４０】
続いて、上視野認識カメラ２ｄ₂によってチップ５の２点目の認識マーク５ａを撮像し、同時に下視野認識カメラ２ｄ₁によって配線基板３の２点目の認識マーク３ａを撮像して、光学系の１回の認識動作でチップ５の２点目の認識マーク５ａの位置情報および配線基板３の２点目の認識マーク３ａの位置情報を求める。その際、チップ５の２点目の認識マーク５ａの画像および配線基板３の２点目の認識マーク３ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれ同時に取り込み、認識部７でデータ処理する。
【００４１】
次に、あらかじめ登録されているチップ５の認識マーク５ａの位置情報および配線基板３の認識マーク３ａの位置情報と、光学系の認識動作で得られたチップ５の認識マーク５ａの画像および配線基板３の認識マーク３ａの画像をデータ処理した位置情報とによってチップ５および配線基板３のそれぞれの位置を求めた後、光学プローブ２ｄの上下視野の光軸ずれ量を加味して、求められたチップ５および配線基板３の位置を補正する。
【００４２】
続いて、チップ５および配線基板３の補正された位置に基づいてチップ５と配線基板３とを位置合わせし、マウントステージ２ａとボンディングヘッド２ｂとによってチップ５および配線基板３に荷重や熱などを付与して両者を接合し、チップボンディングする。
【００４３】
チップマウント後、配線基板３をアンローダ１２に送り、そこに収容する。次に、リードボンディングを行う。ここでは、チップ５のパッド５ｃと配線基板３のリード３ｂとをインナリードボンダなどを用いて接続する。
【００４４】
次に、封止を行う。ここでは、封止樹脂を用いてポッティングなどによってチップ５のパッド５ｃおよびリード３ｂの樹脂封止を行い、これにより、封止部１６を形成する。
【００４５】
続いて、ボール付けを行う。ここでは、配線基板３の配線３ｃとつながる所定位置のランドにそれぞれ１つずつ外部端子である半田ボールを搭載して所定数のバンプ電極１４を形成する。その後、選別・マークを行って前記図３に示すＣＳＰが略完成する。
【００４６】
なお、本実施の形態１では、光学プローブ２ｄの上下視野の光軸ずれ量を求める際、上視野認識カメラ２ｄ₂によって撮像され、得られた第１あわせ治具１７のリードパターン１７ａの位置情報と、第１あわせ治具１７と第２あわせ治具とを接合した後に下視野認識カメラ２ｄ₁によって撮像され、得られた第１あわせ治具１７のリードパターン１７ａの位置情報との差を求め、この差を光学プローブ２ｄの上下視野の光軸ずれ量としたが、図８に示すように、下視野認識カメラ２ｄ₁によって撮像され、得られた第２あわせ治具１８のパッドパターン１８ａの位置情報と、第２あわせ治具１８と第１あわせ治具１７とを接合した後に上視野認識カメラ２ｄ₂によって撮像され、得られた第２あわせ治具１８のパッドパターン１８ａの位置情報との差を求め、この差を光学プローブ２ｄの上下視野の光軸ずれ量としてもよい。
【００４７】
このように、本実施の形態１によれば、チップ５とこれに対向して配置された配線基板３とを位置合わせする際、チップ５の認識マーク５ａの位置情報および配線基板３の認識マーク３ａの位置情報を基にチップ５および配線基板３の位置をそれぞれ求め、さらにその位置の補正に、第１あわせ治具および第２あわせ治具を用いて求められた光学プローブ２ｄの上下視野の光軸ずれ量を加味することで、上下視野の光軸ずれを補正した精度の高いチップボンディングを行うことができる。
【００４８】
（実施の形態２）
本実施の形態２であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を図９および図１０に示す認識原理図を用いて説明する。本実施の形態２では、前記実施の形態１と同様に、第１あわせ治具１７および第２あわせ治具１８を用いてフリップチップボンダ１に備わる光学プローブ２ｄの上下視野の光軸ずれ量を求めるが、光学プローブ２ｄの他にもう１つの光学プローブ１９を設けることによって、光学プローブ２ｄの上下視野の光軸ずれ量を求める。
【００４９】
まず、図９に示すように、マウントステージ２ａの上方に第１あわせ治具２０を設置する。一方、マウントステージ２ａ上に第２あわせ治具２１を配置する。次に、第１あわせ治具２０とこれに対向するようにマウントステージ２ａに搭載された第２あわせ治具２１との間に、第１あわせ治具２０に設けられたリードパターン（認識パターン）２０ａおよび第２あわせ治具２１に設けられたパッドパターン（認識パターン）２１ａの撮像を可能とする光学系を搭載した光学プローブ２ｄを配置する。
【００５０】
さらに、下視野認識カメラ２ｄ₁によって第２あわせ治具２１のパッドパターン２１ａの画像が取り込める箇所に光学プローブ２ｄを移動させ、続いて上視野認識カメラ２ｄ₂によって第１あわせ治具２０のリードパターン２０ａの画像が取り込める箇所に第１あわせ治具２０を移動させる。
【００５１】
その後、上視野認識カメラ２ｄ₂によって、プリズム２ｄ₃を介して第１あわせ治具２０のリードパターン２０ａを撮像し、同様に下視野認識カメラ２ｄ₁によって、プリズム２ｄ₄を介して第２あわせ治具２１のパッドパターン２１ａを撮像して、光学系の認識動作で第１あわせ治具２０のリードパターン２０ａの中心座標および第２あわせ治具２１のパッドパターン２１ａの中心座標を求める。その際、第１あわせ治具２０のリードパターン２０ａの画像および第２あわせ治具２１のパッドパターン２１ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれほぼ同時に取り込んでデータ処理する。
【００５２】
次に、第１あわせ治具２０のリードパターン２０ａの中心座標と第２あわせ治具２１のパッドパターン２１ａの中心座標とが一致するように、マウントステージ２ａをＸＹθ方向に移動する。その後、第１あわせ治具２０の上方に設置された光学プローブ１９の認識カメラ１９ａによって第１あわせ治具２０のリードパターン２０ａを撮像して、光学プローブ１９の認識動作で第１あわせ治具２０のリードパターン２０ａの中心座標を求める。
【００５３】
次に、図１０に示すように、マウントステージ２ａを上昇させて、求められた第１あわせ治具２０のリードパターン２０ａおよび第２あわせ治具２１のパッドパターン２１ａのそれぞれの位置情報に基づいて、第１あわせ治具２０のリードパターン２０ａの中心と第２あわせ治具２１のパッドパターン２１ａの中心とが一致するように位置合わせして、第１あわせ治具２０と第２あわせ治具２１とを重ね合わせる。
【００５４】
続いて、光学プローブ１９の認識カメラ１９ａによって第２あわせ治具２１のパッドパターン２１ａを撮像して、光学系の認識動作で第２あわせ治具２１のパッドパターン２１ａの中心座標を求める。認識カメラ１９ａによって撮像され、得られた第１あわせ治具２０のリードパターン２０ａの中心座標と、第１あわせ治具２０と第２あわせ治具２１とを接合した後に認識カメラ１９ａによって撮像され、得られた第２あわせ治具２１のパッドパターン２１ａの中心座標との差を算出し、この差を光学プローブ２ｄの上下視野の光軸ずれ量とする。この光軸ずれ量は、チップ５と配線基板３との位置合わせにおいて位置補正量に加味される。
【００５５】
このように、本実施の形態２によれば、前記実施の形態１と同様に、光学プローブ２ｄの上下視野の光軸ずれ量を求め、これをチップ５と配線基板３との位置の補正に加味することで、上下視野の光軸ずれを補正した精度の高いチップボンディングを行うことができる。
【００５６】
（実施の形態３）
本実施の形態３であるフリップチップボンダに備わる光学プローブの構造を図図１１および図１２に示す認識原理図を用いて説明する。
【００５７】
本実施の形態３の光学プローブ２ｅは、前記図４に示した実施の形態１の光学プローブ２ｄと同様に、チップ５の認識マーク５ａと配線基板３の認識マーク３ａとが撮像可能な光学系を有し、チップ５の認識マーク５ａの画像を取り込む上視野認識カメラ２ｄ₂およびプリズム２ｄ₃と、配線基板３の認識マーク３ａの画像を取り込む下視野認識カメラ２ｄ₁およびプリズム２ｄ₄とが搭載されている。
【００５８】
さらに、光学系は冷却保温システム２２で囲まれており、この冷却保温システム２２によってフリップチップボンダ１の雰囲気温度、ならびにマウントステージ２ａおよびボンディングヘッド２ｂからの熱などを遮断し、光学プローブ２ｅに搭載された光学系の温度を一定に保つことができる。冷却保温の方法としては、たとえば光学プローブ２ｅに温度検出センサを設置してペルチエ素子によって加熱冷却する方法、または水冷にて冷却する方法などを例示することができる。
【００５９】
これにより、マウントステージ２ａおよびボンディングヘッド２ｂを高温にしても、光学プローブ２ｅの光学系が認識動作中に加熱されないので、上視野認識カメラ２ｄ₂と下視野認識カメラ２ｄ₁との間に光軸のずれが生じ難くなる。従って、マウントステージ２ａおよびボンディングヘッド２ｂからの熱などの影響を受けずに、チップ５の認識マーク５ａおよび配線基板３の認識マーク３ａの位置情報をもとにチップ５および配線基板３の位置補正が行われて、チップ５と配線基板３とを精度よく接合することができる。
【００６０】
チップ５と配線基板３とを接合するチップボンディングは、たとえば以下ようにして行う。
【００６１】
まず、図１１に示すように、ボンディングヘッド２ｂのコレット２ｃによって支持されたチップ５とこれに対向するようにマウントステージ２ａに搭載された配線基板３との間に、チップ５の認識マーク５ａおよび配線基板３の認識マーク３ａが撮像可能な光学系が搭載され、冷却保温システム２２が備えられた光学プローブ２ｅを配置する。
【００６２】
さらに、下視野認識カメラ２ｄ₁によって配線基板３の１点目の認識マーク３ａの画像が取り込める箇所に光学プローブ２ｄを移動させ、続いて上視野認識カメラ２ｄ₂によってチップ５の１点目の認識マーク５ａの画像が取り込める箇所にボンディングヘッド２ｂによってチップ５を移動させる。
【００６３】
続いて、上視野認識カメラ２ｄ₂によってチップ５の１点目の認識マーク５ａを撮像し、同時に下視野認識カメラ２ｄ₁によって配線基板３の１点目の認識マーク３ａを撮像して、光学系の１回の認識動作でチップ５の１点目の認識マーク５ａの位置情報および配線基板３の１点目の認識マーク３ａの位置情報を求める。その際、チップ５の１点目の認識マーク５ａの画像および配線基板３の１点目の認識マーク３ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれ同時に取り込んでデータ処理する。
【００６４】
次に、図１２に示すように、下視野認識カメラ２ｄ₁によって配線基板３の２点目の認識マーク３ａの画像が取り込める箇所に光学プローブ２ｅを移動させ、さらに上視野認識カメラ２ｄ₂によってチップ５の２点目の認識マーク５ａの画像が取り込める箇所にボンディングヘッド２ｂによってチップ５を移動させる。
【００６５】
続いて、上視野認識カメラ２ｄ₂によってチップ５の２点目の認識マーク５ａを撮像し、同時に下視野認識カメラ２ｄ₁によって配線基板３の２点目の認識マーク３ａを撮像して、光学系の１回の認識動作でチップ５の２点目の認識マーク５ａの位置情報および配線基板３の２点目の認識マーク３ａの位置情報を求める。その際、チップ５の２点目の認識マーク５ａの画像および配線基板３の２点目の認識マーク３ａの画像を上視野認識カメラ２ｄ₂および下視野認識カメラ２ｄ₁によってそれぞれ同時に取り込んでデータ処理する。
【００６６】
次に、あらかじめ登録されているチップ５の認識マーク５ａの位置情報および配線基板３の認識マーク３ａの位置情報と、光学系の認識動作で得られたチップ５の認識マーク５ａの画像および配線基板３の認識マーク３ａの画像をデータ処理した位置情報とによってチップ５および配線基板３のそれぞれの位置を求めた後、求められたチップ５および配線基板３の位置を補正する。
【００６７】
続いて、チップ５および配線基板３の補正された位置に基づいてチップ５と配線基板３とを位置合わせし、マウントステージ２ａとボンディングヘッド２ｂとによってチップ５および配線基板３に荷重や熱などを付与して両者を接合し、チップボンディングする。
【００６８】
このように、本実施の形態３によれば、フリップチップボンダ１の雰囲気温度、ならびにマウントステージ２ａまたはボンディングヘッド２ｂからの熱などの影響を受けずに、チップ５の認識マーク５ａおよび配線基板３の認識マーク３ａの位置情報が得られるので、熱に起因する光学プローブ２ｅの光軸ずれを抑制した精度の高いチップボンディングを行うことができる。
【００６９】
なお、本実施の形態３の光学プローブ２ｅに備えられた冷却保温システム２２は、前記実施の形態１または前記実施の形態２に記載した光学プローブ２ｄにも備えることができる。これにより、熱に起因する光学プローブ２ｄの上視野と下視野との間の光軸ずれをなくして、光学プローブ２ｄの機械的要因などによる光学プローブ２ｄの上視野と下視野との間の光軸ずれ量を再現性よく正確に算出することができる。
【００７０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
たとえば、前記実施の形態では、本発明を半導体装置がＣＳＰの場合の製造方法について説明したが、チップとチップ支持部材とが前記実施の形態のチップボンディング方法によって接合されて組み立てられたものであれば、いかなる半導体装置の製造方法にも適用することができる。
【００７２】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７３】
チップボンディングにおいてチップとこれに対向して配置されたチップ支持部材との位置を求める際、チップの認識マークの位置情報およびチップ支持部材の認識マークの位置情報を基にチップの位置およびチップ支持部材の位置を求め、さらにその位置の補正に、あらかじめ求めておいた光学プローブの上下視野の光軸ずれ量を加味することによって、上下視野の光軸ずれを補正した精度の高いチップボンディングを行うことができる。
【００７４】
さらに、光学プローブを冷却保温システムで囲み、チップの認識マークおよびチップ支持部材の認識マークの位置情報を基にチップおよびチップ支持部材の位置をそれぞれ求めることによって、熱に起因する上下視野の光軸ずれを抑制した精度の高いチップボンディングを行うことができる。
【００７５】
さらに精度の高いチップボンディングを行うことができることから、半導体チップとチップ支持部材との位置ずれによる断線やショート等が防止できて、半導体装置の製造歩留まりを向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるフリップチップボンダの構造を示す構成概略図である。
【図２】本発明の実施の形態１であるチップボンディング時の状態の一例を示す概略図である。
【図３】本発明の実施の形態１であるフリップチップボンダを用いて製造された半導体装置の一例であるＣＳＰの構造を示す断面図である。
【図４】本発明の実施の形態１であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図５】本発明の実施の形態１であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図６】本発明の実施の形態１であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図７】本発明の実施の形態１であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図８】図５に示すチップ・基板位置認識方法に対する変形例のチップ・基板位置認識方法を示す認識原理図である。
【図９】本発明の実施の形態２であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図１０】本発明の実施の形態２であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図１１】本発明の実施の形態３であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図１２】本発明の実施の形態３であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【符号の説明】
１フリップチップボンダ
２ボンディング処理部
２ａマウントステージ
２ｂボンディングヘッド
２ｃコレット
２ｄ光学プローブ
２ｄ₁ 下視野認識カメラ
２ｄ₂ 上視野認識カメラ
２ｄ₃ プリズム
２ｄ₄ プリズム
２ｅ光学プローブ
３配線基板
３ａ認識マーク
３ｂリード
３ｃ配線
３ｄ開口部
４半導体ウエハ
５半導体チップ
５ａ認識マーク
５ｂ主面
５ｃパッド
５ｄ裏面
６ＸＹテーブル
７認識部
８ウエハセット部
８ａウエハ支持台
８ｂフリップヘッド
９ウエハリフタ
１０搬送部
１１ローダ
１２アンローダ
１３ＣＳＰ
１４バンプ電極
１５エラストマ
１６封止部
１７第１あわせ治具
１７ａリードパターン（認識パターン）
１８第２あわせ治具
１８ａパッドパターン（認識パターン）
１９光学プローブ
１９ａ認識カメラ
２０第１あわせ治具
２０ａリードパターン（認識パターン）
２１第２あわせ治具
２１ａパッドパターン（認識パターン）
２２冷却保温システム[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and is particularly effective when applied to the manufacture of a semiconductor device including a step of die bonding to a wiring board or a lead frame which is a chip support member for supporting a semiconductor chip on which an integrated circuit is formed. It is about technology.
[0002]
[Prior art]
A flip chip bonder is known as a semiconductor manufacturing apparatus that joins a semiconductor chip to a chip support member by flip chip mounting. A flip chip bonder is a wireless bonding apparatus that aligns and directly contacts an electrode provided on a main surface of a semiconductor chip and an electrode of a chip support member, and applies heat and pressure.
[0003]
Various flip chip bonders are described, for example, in Press Journal, Inc. on July 27, 1998, “Monthly Semiconductor World Special Issue '99 Semiconductor Assembly / Inspection Technology”, pages 119-123.
[0004]
In recent years, semiconductor devices called CSP (Chip Size Package) have been developed as miniaturized semiconductor devices. There are various structures, and the structure is classified into various structures according to the material, structure or internal connection structure of the chip support member. As a CSP employed in a practical device, for example, a CSP in which a thin film tape-shaped chip support member made of a film is used and a semiconductor chip is mounted on the chip support member by a face-down method can be exemplified.
[0005]
In CSP chip bonding using a flip chip bonder, for example, a main surface of a semiconductor chip and a chip support surface of a tape-shaped chip support member are arranged facing each other, and an optical probe including a recognition camera is arranged therebetween. And the method of joining a semiconductor chip and a chip | tip support member based on the positional information obtained by this optical probe is taken. In position recognition using an optical probe, an optical system with two fields of view is used, and one of two recognition cameras is used for semiconductor chip recognition and the other is used for chip support member recognition.
[0006]
For example, in Japanese Patent Laid-Open No. 2002-110742, a recognition mark on a semiconductor chip and a recognition mark on a chip support member are arranged to face each other, and the semiconductor chip and the chip support member face each other by a single recognition operation of the optical system. A technique is disclosed in which the position of a recognition mark to be obtained is obtained, this is repeated for two recognition marks, the positions of the semiconductor chip and the chip support member are recognized efficiently, and both are joined.
[0007]
[Problems to be solved by the invention]
However, as a result of examination by the present inventors, the position of the semiconductor chip or the chip support member is corrected based on the position information obtained by the optical probe, and the semiconductor chip and the chip support member are bonded to each other. Accurate position information of the recognition marks of the semiconductor chip and the chip support member cannot be obtained due to assembly accuracy, straightness when the mount stage is raised, optical axis misalignment between the upper and lower visual fields of the optical probe, etc. It has been clarified that when the position correction is performed based on the obtained position information, the target bonding accuracy cannot be obtained.
[0008]
Further, in the flip chip bonder, the mount stage on which the chip support member is mounted and the mount head that supports the semiconductor chip placed opposite to the mount stage are heated to about 500 degrees. That is, the bonding between the semiconductor chip and the chip support member is strengthened by applying a load and heat to the semiconductor chip and the chip support member by the mount stage and the bonding head.
[0009]
However, since the mount stage and the bonding head are heated to a high temperature, the optical probe may be heated and deformed during the recognition operation. For this reason, an optical axis shift occurs between the upper visual field and the lower visual field, and when the position correction is performed based on the positional information, the optical axis shift becomes a bonding shift between the semiconductor chip and the chip support member. Appear.
[0010]
An object of the present invention is to provide a technique capable of performing high-accuracy bonding in which an optical axis shift in the vertical field of view of an optical probe provided in a bonding apparatus is corrected.
[0011]
Another object of the present invention is to provide a technique capable of performing high-accuracy bonding by suppressing the optical axis shift of the upper and lower visual fields due to the temperature rise of the optical probe provided in the bonding apparatus.
[0012]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0013]
[Means for Solving the Problems]
Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
[0014]
In the present invention, the first mating jig and the second mating jig are arranged vertically opposite to each other, and the recognition pattern of the first mating jig is arranged between the first mating jig and the second mating jig. The step of arranging the optical probe capable of imaging the recognition pattern of the second alignment jig, and the imaging of the recognition pattern of the first alignment jig by the upper visual field of the optical probe, and the second alignment treatment by the lower visual field of the optical probe at the same time Imaging the recognition pattern of the tool and determining the positions of the two recognition patterns facing each other, and positioning the first and second alignment jigs based on the determined positions of the recognition patterns of the two A step of obtaining the recognition pattern of the first alignment jig by imaging the recognition pattern of the first alignment jig with the lower visual field of the optical probe, and the upper visual field of the optical probe. First A step of obtaining a shift between the position of the recognition pattern of the aligning jig and the position of the recognition pattern of the first alignment jig obtained from the lower visual field of the optical probe, and joining the semiconductor chip and the chip support member In this position correction, the above deviation is added as the optical axis deviation of the vertical field of view of the optical probe.
[0015]
Further, according to the present invention, the semiconductor chip and the chip support member are arranged to face each other, and the semiconductor chip recognition pattern and the chip support member recognition pattern can be imaged between the semiconductor chip and the chip support member. The step of arranging the optical probe, the step of imaging the recognition pattern of the semiconductor chip and the recognition pattern of the chip support member by the optical probe, and determining the positions of the two recognition patterns facing each other, and the recognition of the both obtained A step of aligning and bonding the semiconductor chip and the chip support member based on the position of the pattern, and surrounding the optical probe with a cooling and heat insulation system.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.
[0017]
(Embodiment 1)
FIG. 1 is a schematic configuration diagram of a flip chip bonder according to the first embodiment, and FIG. 2 is an enlarged schematic diagram of a bonding processing portion of the flip chip bonder.
[0018]
A flip chip bonder is a manufacturing apparatus that bonds a semiconductor chip (hereinafter simply referred to as a chip) to a chip support member when assembling a CSP, for example, and bonds the chip and the chip support member. In the first embodiment, a case where a tape-shaped thin film wiring substrate is used as an example of a chip support member will be described. Therefore, the flip chip bonder is for bonding a chip to a tape-like wiring substrate which is a chip support member.
[0019]
The bonding processing section 2 of the flip chip bonder 1 is provided with a mount stage 2a, which is a stage for supporting the wiring substrate 3, and a bonding head 2b provided on the upper side of the mount stage 2a so as to face the mount stage 2a. The chip 5 picked up from the semiconductor wafer 4 is sucked and held by the collet 2c at the tip of the bonding head 2b.
[0020]
The mount stage 2a and the bonding head 2b apply a load and heat to the wiring substrate 3 and the chip 5 to bond them together. The mount stage 2a is attached to an XY table 6 that is movable in the XY directions, and is guided by a Z moving mechanism, so that it can move in the XYZ directions. Moreover, the bonding head 2b is installed so that it can rotate and can also move in the XYZ directions.
[0021]
Further, in the bonding processing unit 2, an optical probe 2d mounted with an optical system can be disposed between the chip 5 supported by the collet 2c of the bonding head 2b and the wiring substrate 3 mounted on the mount stage 2a. It is provided so that it can move freely. The information captured by the optical system is processed by the recognition unit 7 and the positions of the recognition mark 3a on the wiring board 3 and the recognition mark 5a on the chip 5 are obtained based on the information.
[0022]
The wafer set unit 8 picks up the wafer support 8a on which the diced semiconductor wafer 4 is arranged, and the chip 5 to be bonded from the diced semiconductor wafer 4 mounted on the wafer support 8a. A flip head 8b is installed which inverts the chip 5 and transfers it to the collet 2c of the bonding head 2b. In the wafer set unit 8, the pickup of the chip 5 from the diced semiconductor wafer 4 and the transfer of the chip 5 to the bonding head 2b are performed.
[0023]
The transfer of the semiconductor wafer 4 to the wafer setting unit 8 is performed by the wafer lifter 9. Further, the delivery of the wiring board 3 to the transport unit 10 is performed by the loader 11, and the wiring board 3 after chip bonding is accommodated in the unloader 12.
[0024]
FIG. 3 shows a cross-sectional view of a main part of a CSP chip-bonded by using the flip chip bonder according to the first embodiment.
[0025]
The CSP 13 is a small one whose appearance size is slightly larger than that of the chip 5, and a plurality of pads which are surface electrodes on the outer peripheral portion of the main surface 5 b (surface on which the semiconductor integrated circuit is formed) of the chip 5. A case where 5c is arranged will be described. The location where the pad 5c is installed is not particularly limited, and may be the outer peripheral portion of the main surface 5b of the chip 5 or the internal release (for example, center pad arrangement), or both. It may be.
[0026]
The CSP 13 has a lead 3b connected to the pad 5c of the chip 5, and is a thin film provided with a wiring 3c connected to the lead 3b and also connected to the bump electrode 14 which is an external terminal. The tape-like wiring board 3, the elastomer 15 that is an elastic member disposed between the wiring board 3 and the chip 5, and the pad 5 c and the lead 3 b are sealed with sealing resin or the like in the opening 3 d of the wiring board 3. And a sealing portion 16 formed by stopping.
[0027]
Here, the thin-film tape-like wiring board 3 is formed of, for example, a polyimide-based film base material. The sealing material used for the sealing portion 16 is, for example, an epoxy-based thermosetting resin, and the resin sealing is performed by molding or potting.
[0028]
Next, the chip bonding method according to the first embodiment will be described with reference to a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder shown in FIGS. 1 to 3 and FIGS. The description will be divided into steps (step 1 and step 2).
(Step 1)
First, the optical axis misalignment amount of the upper and lower visual fields of the optical probe provided in the flip chip bonder is obtained using a matching jig.
[0029]
As shown in FIG. 4, the first alignment jig 17 is sucked and held by a collet 2c provided at the tip of the bonding head 2b, and the first alignment jig 17 is placed on standby above the mount stage 2a. On the other hand, the second alignment jig 18 is disposed on the mount stage 2a. Next, the first alignment jig 17 is provided between the first alignment jig 17 supported by the collet 2c and the second alignment jig 18 mounted on the mount stage 2a so as to face the first alignment jig 17. An optical probe 2d equipped with an optical system capable of imaging the lead pattern (recognition pattern) 17a and the pad pattern (recognition pattern) 18a provided on the second alignment jig 18 is disposed.
[0030]
Furthermore, the lower visual field recognition camera 2d provided in the optical probe 2d ₁ The optical probe 2d is moved to a position where the image of the pad pattern 18a of the second alignment jig 18 can be taken in, and then the upper field recognition camera 2d provided in the optical probe 2d. ₂ Thus, the first alignment jig 17 is moved by the bonding head 2b to a location where the image of the lead pattern 17a of the first alignment jig 17 can be taken.
[0031]
Then, the upper view recognition camera 2d ₂ By the prism 2d _Three The lead pattern 17a of the first aligning jig 17 is imaged through the same, and similarly the lower visual field recognition camera 2d ₁ By the prism 2d _Four The pad pattern 18a of the second alignment jig 18 is imaged through the optical system, and the positional information of the lead pattern 17a of the first alignment jig 17 and the pad pattern 18a of the second alignment jig 18 is obtained by the recognition operation of the optical system. Ask. At that time, the image of the lead pattern 17a of the first alignment jig 17 and the image of the pad pattern 18a of the second alignment jig 18 are displayed on the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ Respectively, and the recognition unit 7 processes the data.
[0032]
Next, as shown in FIG. 5, based on the obtained positional information of the lead pattern 17a of the first mating jig 17 and the pad pattern 18a of the second mating jig 18, the first mating jig 17 The first alignment jig 17 and the second alignment jig 18 are joined to each other so that the center of the lead pattern 17a and the center of the pad pattern 18a of the second alignment jig 18 coincide with each other.
[0033]
Subsequently, the lower visual field recognition camera 2d ₁ By the prism 2d _Four The lead pattern 17a of the first mating jig 17 is imaged through the optical system, and the position information of the lead pattern 17a of the first mating jig 17 is obtained by the recognition operation of the optical system. Upper view recognition camera 2d ₂ And the position information of the lead pattern 17a of the first alignment jig 17 obtained and obtained, and the lower visual field recognition camera 2d. ₁ The difference from the obtained positional information of the lead pattern 17a of the first alignment jig 17 is calculated, and this difference is set as the optical axis deviation amount of the upper and lower visual fields of the optical probe 2d. This optical axis deviation amount is added to the position correction amount in the alignment between the chip 5 and the wiring board 3.
(Step 2)
Next, the chip 5 and the wiring substrate 3 are bonded and chip-bonded.
[0034]
First, a thin-film tape-like wiring substrate 3 is prepared, and a semiconductor wafer 4 that has been diced by a wafer lifter 9 is set on the wafer support 8 a of the wafer setting unit 8.
[0035]
Next, the chip 5 to be subjected to chip bonding in the wafer setting unit 8 is picked up from the semiconductor wafer 4 by the flip head 8b, and the front and back are reversed and moved to the bonding processing unit 2. Thereafter, the back surface 5d of the chip 5 is sucked and held by the collet 2c provided at the tip of the bonding head 2b, and the chip 5 is put on standby above the mount stage 2a. On the other hand, the wiring board 3 is sent from the loader 11 to the transport unit 10, and the wiring board 3 is arranged on the mount stage 2 a of the bonding processing unit 2 from the transport unit 10.
[0036]
Next, as shown in FIG. 6, the recognition mark 5a of the chip 5 is disposed between the chip 5 supported by the collet 2c of the bonding head 2b and the wiring substrate 3 mounted on the mount stage 2a so as to face the chip 5. An optical probe 2d equipped with an optical system capable of imaging the recognition mark 3a on the wiring board 3 is disposed.
[0037]
Furthermore, the lower visual field recognition camera 2d ₁ The optical probe 2d is moved to a position where the image of the first recognition mark 3a on the wiring board 3 can be taken in, and then the upper field recognition camera 2d. ₂ As a result, the chip 5 is moved by the bonding head 2b to the position where the image of the first recognition mark 5a of the chip 5 can be taken.
[0038]
Subsequently, the upper visual field recognition camera 2d ₂ The first recognition mark 5a of the chip 5 is picked up by the above, and at the same time, the lower visual field recognition camera 2d ₁ The first recognition mark 3a of the wiring board 3 is imaged by the above, and the positional information of the first recognition mark 5a of the chip 5 and the first recognition mark of the wiring board 3 are obtained by one recognition operation of the optical system. The position information 3a is obtained. At that time, the image of the first recognition mark 5a on the chip 5 and the image of the first recognition mark 3a on the wiring board 3 are used as the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ Respectively, and the recognition unit 7 processes the data.
[0039]
Thereafter, as shown in FIG. ₁ The optical probe 2d is moved to a position where the image of the second recognition mark 3a on the wiring board 3 can be taken in, and then the upper visual field recognition camera 2d. ₂ As a result, the chip 5 is moved by the bonding head 2b to the location where the image of the second recognition mark 5a of the chip 5 can be taken.
[0040]
Subsequently, the upper visual field recognition camera 2d ₂ The second recognition mark 5a of the chip 5 is picked up by the above, and at the same time, the lower visual field recognition camera 2d ₁ The second recognition mark 3a of the wiring board 3 is imaged by the above, and the positional information of the second recognition mark 5a of the chip 5 and the second recognition mark of the wiring board 3 are obtained by one recognition operation of the optical system. The position information 3a is obtained. At that time, the image of the second recognition mark 5a of the chip 5 and the image of the second recognition mark 3a of the wiring board 3 are used as the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ Respectively, and the recognition unit 7 processes the data.
[0041]
Next, the position information of the recognition mark 5a of the chip 5 registered in advance and the position information of the recognition mark 3a of the wiring board 3, the image of the recognition mark 5a of the chip 5 obtained by the recognition operation of the optical system, and the wiring board After obtaining the respective positions of the chip 5 and the wiring board 3 based on the position information obtained by data processing of the image of the recognition mark 3a of No. 3, the obtained chip is taken into account the amount of optical axis misalignment in the vertical field of view of the optical probe 2d. 5 and the position of the wiring board 3 are corrected.
[0042]
Subsequently, the chip 5 and the wiring board 3 are aligned based on the corrected positions of the chip 5 and the wiring board 3, and a load, heat, etc. are applied to the chip 5 and the wiring board 3 by the mount stage 2a and the bonding head 2b. Apply and bond both, chip bonding.
[0043]
After chip mounting, the wiring board 3 is sent to the unloader 12 and accommodated therein. Next, lead bonding is performed. Here, the pads 5c of the chip 5 and the leads 3b of the wiring board 3 are connected using an inner lead bonder or the like.
[0044]
Next, sealing is performed. Here, the sealing of the pad 5c of the chip 5 and the lead 3b is performed by potting using a sealing resin, thereby forming the sealing portion 16.
[0045]
Subsequently, the ball is attached. Here, a predetermined number of bump electrodes 14 are formed by mounting one solder ball as an external terminal on each land at a predetermined position connected to the wiring 3c of the wiring board 3. Thereafter, sorting and marking are performed, and the CSP shown in FIG. 3 is substantially completed.
[0046]
In the first embodiment, when obtaining the optical axis deviation amount of the upper and lower visual fields of the optical probe 2d, the upper visual field recognition camera 2d. ₂ After the position information of the lead pattern 17a of the first alignment jig 17 obtained and obtained and the first alignment jig 17 and the second alignment jig are joined, the lower visual field recognition camera 2d ₁ The difference between the obtained position information and the position information of the lead pattern 17a of the first alignment jig 17 was obtained, and this difference was defined as the amount of optical axis deviation of the vertical field of view of the optical probe 2d. As shown in FIG. Lower view recognition camera 2d ₁ The position information of the pad pattern 18a of the second alignment jig 18 obtained by the above and the upper visual field recognition camera 2d after the second alignment jig 18 and the first alignment jig 17 are joined. ₂ The difference between the obtained position information and the position information of the pad pattern 18a of the second aligning jig 18 may be obtained, and this difference may be used as the optical axis deviation amount of the vertical field of view of the optical probe 2d.
[0047]
As described above, according to the first embodiment, when aligning the chip 5 and the wiring substrate 3 disposed to face the chip 5, the positional information of the recognition mark 5a of the chip 5 and the recognition mark of the wiring substrate 3 are used. Based on the position information of 3a, the positions of the chip 5 and the wiring board 3 are obtained, respectively, and the correction of the positions is performed by using the first and second alignment jigs for the upper and lower visual fields of the optical probe 2d. By adding the amount of optical axis deviation, it is possible to perform highly accurate chip bonding in which the optical axis deviation in the vertical field of view is corrected.
[0048]
(Embodiment 2)
An example of a chip / substrate position recognition method in the flip chip bonder according to the second embodiment will be described with reference to the recognition principle diagrams shown in FIGS. In the second embodiment, similarly to the first embodiment, the optical axis deviation amount of the vertical field of view of the optical probe 2d provided in the flip chip bonder 1 using the first alignment jig 17 and the second alignment jig 18 is determined. However, by providing another optical probe 19 in addition to the optical probe 2d, the optical axis deviation amount of the upper and lower visual fields of the optical probe 2d is obtained.
[0049]
First, as shown in FIG. 9, the first alignment jig 20 is installed above the mount stage 2a. On the other hand, the second alignment jig 21 is disposed on the mount stage 2a. Next, a lead pattern (recognition pattern) provided on the first alignment jig 20 between the first alignment jig 20 and the second alignment jig 21 mounted on the mount stage 2a so as to face the first alignment jig 20. An optical probe 2 d equipped with an optical system that enables imaging of a pad pattern (recognition pattern) 21 a provided on 20 a and the second alignment jig 21 is disposed.
[0050]
Furthermore, the lower visual field recognition camera 2d ₁ The optical probe 2d is moved to a position where the image of the pad pattern 21a of the second alignment jig 21 can be taken in, and then the upper visual field recognition camera 2d. ₂ Thus, the first alignment jig 20 is moved to a location where the image of the lead pattern 20a of the first alignment jig 20 can be taken.
[0051]
Then, the upper view recognition camera 2d ₂ By the prism 2d _Three The lead pattern 20a of the first aligning jig 20 is imaged through the same, and similarly the lower visual field recognition camera 2d ₁ By the prism 2d _Four The pad pattern 21a of the second mating jig 21 is imaged through the center, and the center coordinates of the lead pattern 20a of the first mating jig 20 and the center of the pad pattern 21a of the second mating jig 21 are recognized by the optical system recognition operation. Find the coordinates. At that time, the image of the lead pattern 20a of the first alignment jig 20 and the image of the pad pattern 21a of the second alignment jig 21 are displayed on the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ To capture and process data almost simultaneously.
[0052]
Next, the mount stage 2a is moved in the XYθ direction so that the center coordinates of the lead pattern 20a of the first alignment jig 20 and the center coordinates of the pad pattern 21a of the second alignment jig 21 coincide. Thereafter, the lead pattern 20a of the first alignment jig 20 is imaged by the recognition camera 19a of the optical probe 19 installed above the first alignment jig 20, and the first alignment jig 20 is recognized by the recognition operation of the optical probe 19. The center coordinates of the lead pattern 20a are obtained.
[0053]
Next, as shown in FIG. 10, the mount stage 2 a is raised, and based on the obtained positional information of the lead pattern 20 a of the first alignment jig 20 and the pad pattern 21 a of the second alignment jig 21. The first alignment jig 20 and the second alignment jig 21 are aligned so that the center of the lead pattern 20a of the first alignment jig 20 and the center of the pad pattern 21a of the second alignment jig 21 coincide with each other. And overlay.
[0054]
Subsequently, the pad pattern 21a of the second alignment jig 21 is imaged by the recognition camera 19a of the optical probe 19, and the center coordinates of the pad pattern 21a of the second alignment jig 21 are obtained by the recognition operation of the optical system. After the first alignment jig 20 and the second alignment jig 21 are joined together with the center coordinates of the lead pattern 20a of the first alignment jig 20 obtained and captured by the recognition camera 19a, the image is captured by the recognition camera 19a. A difference from the center coordinates of the pad pattern 21a of the obtained second alignment jig 21 is calculated, and this difference is set as an optical axis deviation amount of the upper and lower visual fields of the optical probe 2d. This optical axis deviation amount is added to the position correction amount in the alignment between the chip 5 and the wiring board 3.
[0055]
As described above, according to the second embodiment, similarly to the first embodiment, the optical axis deviation amount of the vertical field of view of the optical probe 2d is obtained, and this is used to correct the position between the chip 5 and the wiring board 3. By taking this into account, it is possible to perform highly accurate chip bonding in which the optical axis shift in the vertical field of view is corrected.
[0056]
(Embodiment 3)
The structure of the optical probe provided in the flip chip bonder according to the third embodiment will be described with reference to the recognition principle diagrams shown in FIGS.
[0057]
The optical probe 2e according to the third embodiment is an optical system capable of imaging the recognition mark 5a on the chip 5 and the recognition mark 3a on the wiring board 3 in the same manner as the optical probe 2d in the first embodiment shown in FIG. And an upper visual field recognition camera 2d for capturing an image of the recognition mark 5a of the chip 5. ₂ And prism 2d _Three And a lower visual field recognition camera 2d for capturing an image of the recognition mark 3a on the wiring board 3. ₁ And prism 2d _Four And are installed.
[0058]
Further, the optical system is surrounded by a cooling and heat insulation system 22, and the cooling and heat insulation system 22 cuts off the atmospheric temperature of the flip chip bonder 1 and the heat from the mount stage 2a and the bonding head 2b, and is mounted on the optical probe 2e. The temperature of the optical system can be kept constant. Examples of the cooling and warming method include a method of installing a temperature detection sensor on the optical probe 2e and heating and cooling with a Peltier element, or a method of cooling with water cooling.
[0059]
As a result, even if the mount stage 2a and the bonding head 2b are heated, the optical system of the optical probe 2e is not heated during the recognition operation. ₂ And lower field of view recognition camera 2d ₁ The optical axis is less likely to be shifted between Therefore, the position correction of the chip 5 and the wiring board 3 is performed based on the positional information of the recognition mark 5a of the chip 5 and the recognition mark 3a of the wiring board 3 without being affected by heat from the mount stage 2a and the bonding head 2b. Thus, the chip 5 and the wiring board 3 can be bonded with high accuracy.
[0060]
Chip bonding for bonding the chip 5 and the wiring substrate 3 is performed, for example, as follows.
[0061]
First, as shown in FIG. 11, between the chip 5 supported by the collet 2c of the bonding head 2b and the wiring substrate 3 mounted on the mount stage 2a so as to face the chip 5, the recognition mark 5a of the chip 5 and An optical probe 2e on which an optical system capable of imaging the recognition mark 3a of the wiring board 3 is mounted and provided with a cooling and heat insulation system 22 is disposed.
[0062]
Furthermore, the lower visual field recognition camera 2d ₁ The optical probe 2d is moved to a position where the image of the first recognition mark 3a on the wiring board 3 can be taken in, and then the upper field recognition camera 2d. ₂ As a result, the chip 5 is moved by the bonding head 2b to the position where the image of the first recognition mark 5a of the chip 5 can be taken.
[0063]
Subsequently, the upper visual field recognition camera 2d ₂ The first recognition mark 5a of the chip 5 is picked up by the above, and at the same time, the lower visual field recognition camera 2d ₁ The first recognition mark 3a of the wiring board 3 is imaged by the above, and the positional information of the first recognition mark 5a of the chip 5 and the first recognition mark of the wiring board 3 are obtained by one recognition operation of the optical system. The position information 3a is obtained. At that time, the image of the first recognition mark 5a on the chip 5 and the image of the first recognition mark 3a on the wiring board 3 are used as the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ To simultaneously capture and process data.
[0064]
Next, as shown in FIG. ₁ As a result, the optical probe 2e is moved to a location where the image of the second recognition mark 3a on the wiring board 3 can be captured, and the upper visual field recognition camera 2d. ₂ As a result, the chip 5 is moved by the bonding head 2b to the location where the image of the second recognition mark 5a of the chip 5 can be taken.
[0065]
Subsequently, the upper visual field recognition camera 2d ₂ The second recognition mark 5a of the chip 5 is picked up by the above, and at the same time, the lower visual field recognition camera 2d ₁ The second recognition mark 3a of the wiring board 3 is imaged by the above, and the positional information of the second recognition mark 5a of the chip 5 and the second recognition mark of the wiring board 3 are obtained by one recognition operation of the optical system. The position information 3a is obtained. At that time, the image of the second recognition mark 5a of the chip 5 and the image of the second recognition mark 3a of the wiring board 3 are used as the upper visual field recognition camera 2d. ₂ And lower field of view recognition camera 2d ₁ To simultaneously capture and process data.
[0066]
Next, the position information of the recognition mark 5a of the chip 5 registered in advance and the position information of the recognition mark 3a of the wiring board 3, the image of the recognition mark 5a of the chip 5 obtained by the recognition operation of the optical system, and the wiring board After the respective positions of the chip 5 and the wiring board 3 are obtained from the position information obtained by data processing of the image of the three recognition marks 3a, the obtained positions of the chip 5 and the wiring board 3 are corrected.
[0067]
Subsequently, the chip 5 and the wiring board 3 are aligned based on the corrected positions of the chip 5 and the wiring board 3, and a load, heat, etc. are applied to the chip 5 and the wiring board 3 by the mount stage 2a and the bonding head 2b. Apply and bond both, chip bonding.
[0068]
Thus, according to the third embodiment, the recognition mark 5a of the chip 5 and the wiring board 3 are not affected by the atmospheric temperature of the flip chip bonder 1 and the heat from the mount stage 2a or the bonding head 2b. Since the position information of the recognition mark 3a is obtained, it is possible to perform chip bonding with high accuracy while suppressing the optical axis shift of the optical probe 2e caused by heat.
[0069]
The cooling and warming system 22 provided in the optical probe 2e according to the third embodiment can also be provided in the optical probe 2d described in the first embodiment or the second embodiment. Thereby, the optical axis shift between the upper visual field and the lower visual field of the optical probe 2d due to heat is eliminated, and the light between the upper visual field and the lower visual field due to mechanical factors of the optical probe 2d or the like. The amount of axis deviation can be calculated accurately with good reproducibility.
[0070]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, there is.
[0071]
For example, in the above embodiment, the present invention has been described with respect to a manufacturing method in the case where the semiconductor device is a CSP. However, the chip and the chip support member may be assembled by being bonded by the chip bonding method of the above embodiment. Any semiconductor device manufacturing method can be applied.
[0072]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0073]
When determining the position of the chip and the chip support member disposed opposite to the chip in chip bonding, the position of the chip and the chip support member based on the position information of the recognition mark of the chip and the position information of the recognition mark of the chip support member In addition, the position of the optical probe is corrected, and the optical axis deviation of the upper and lower visual fields of the optical probe is added to the correction of the position in advance to correct the optical axis deviation of the upper and lower visual fields and perform high-precision chip bonding. Can do.
[0074]
Further, the optical probe is surrounded by a cooling and heat insulation system, and the positions of the chip and the chip support member are obtained based on the position information of the chip recognition mark and the chip support member recognition mark, respectively. It is possible to perform highly accurate chip bonding in which deviation is suppressed.
[0075]
Further, since highly accurate chip bonding can be performed, disconnection or short-circuit due to misalignment between the semiconductor chip and the chip support member can be prevented, and the manufacturing yield of the semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram illustrating a structure of a flip chip bonder according to a first embodiment of the present invention.
FIG. 2 is a schematic view showing an example of a state during chip bonding according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a structure of a CSP that is an example of a semiconductor device manufactured using the flip chip bonder according to the first embodiment of the present invention;
FIG. 4 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the first embodiment of the present invention;
FIG. 5 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the first embodiment of the present invention;
FIG. 6 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the first embodiment of the present invention;
7 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the first embodiment of the present invention; FIG.
FIG. 8 is a recognition principle diagram showing a chip / substrate position recognition method according to a modification of the chip / substrate position recognition method shown in FIG. 5;
FIG. 9 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the second embodiment of the present invention;
FIG. 10 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the second embodiment of the present invention;
FIG. 11 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the third embodiment of the present invention;
FIG. 12 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder according to the third embodiment of the present invention;
[Explanation of symbols]
1 Flip chip bonder
2 Bonding processing section
2a Mount stage
2b Bonding head
2c collet
2d optical probe
2d ₁ Lower vision recognition camera
2d ₂ Upper view recognition camera
2d _Three prism
2d _Four prism
2e Optical probe
3 Wiring board
3a Recognition mark
3b lead
3c wiring
3d opening
4 Semiconductor wafer
5 Semiconductor chip
5a Recognition mark
5b Main surface
5c pad
5d back side
6 XY table
7 recognition section
8 Wafer set part
8a Wafer support
8b Flip head
9 Wafer lifter
10 Transport section
11 Loader
12 Unloader
13 CSP
14 Bump electrode
15 Elastomer
16 Sealing part
17 First alignment jig
17a Lead pattern (recognition pattern)
18 Second alignment jig
18a Pad pattern (recognition pattern)
19 Optical probe
19a Recognition camera
20 First alignment jig
20a Lead pattern (recognition pattern)
21 Second alignment jig
21a Pad pattern (recognition pattern)
22 Cooling and heat insulation system

Claims

（ａ）第１あわせ治具と第２あわせ治具とを対向して上下に配置し、前記第１あわせ治具と前記第２あわせ治具との間に、前記第１あわせ治具の認識パターンと前記第２あわせ治具の認識パターンとが撮像可能な光学プローブを配置する工程と、
（ｂ）前記光学プローブの上視野によって前記第１あわせ治具の認識パターンを撮像し、同時に前記光学プローブの下視野によって前記第２あわせ治具の認識パターンを撮像して、対向する前記両者の認識パターンの位置を求める工程と、
（ｃ）求められた前記両者の認識パターンの位置に基づいて前記第１あわせ治具と前記第２あわせ治具とを位置合わせして接合する工程と、
（ｄ）前記光学プローブの下視野によって前記第１あわせ治具の認識パターンを撮像して、前記第１あわせ治具の認識パターンの位置を求める工程と、
（ｅ）前記光学プローブの上視野で求められた前記第１あわせ治具の認識パターンの位置と前記光学プローブの下視野で求められた前記第１あわせ治具の認識パターンの位置とのずれを求める工程とを有し、
半導体チップとチップ支持部材とを接合する際の位置補正に、前記ずれを前記光学プローブの上下視野の光軸ずれとして加味することを特徴とする半導体装置の製造方法。(A) The first alignment jig and the second alignment jig are arranged vertically opposite to each other, and the first alignment jig is recognized between the first alignment jig and the second alignment jig. Arranging an optical probe capable of imaging a pattern and a recognition pattern of the second alignment jig;
(B) The recognition pattern of the first alignment jig is imaged by the upper visual field of the optical probe, and the recognition pattern of the second alignment jig is simultaneously imaged by the lower visual field of the optical probe. Obtaining a recognition pattern position;
(C) aligning and joining the first alignment jig and the second alignment jig based on the obtained positions of the recognition patterns of the both;
(D) imaging the recognition pattern of the first alignment jig with the lower visual field of the optical probe to determine the position of the recognition pattern of the first alignment jig;
(E) The deviation between the position of the recognition pattern of the first alignment jig obtained from the upper visual field of the optical probe and the position of the recognition pattern of the first alignment jig obtained from the lower visual field of the optical probe. And a process to obtain,
A manufacturing method of a semiconductor device, wherein the shift is added as an optical axis shift of the vertical field of view of the optical probe in position correction when bonding the semiconductor chip and the chip support member.

（ａ）第１あわせ治具と第２あわせ治具とを対向して上下に配置し、前記第１あわせ治具と前記第２あわせ治具との間に、前記第１あわせ治具の認識パターンと前記第２あわせ治具の認識パターンとが撮像可能な第１の光学プローブを配置し、前記第１あわせ治具の上方に第２の光学プローブを配置する工程と、
（ｂ）前記第１の光学プローブの上視野によって前記第１あわせ治具の認識パターンを撮像し、同時に前記第１の光学プローブの下視野によって前記第２あわせ治具の認識パターンを撮像して、対向する前記両者の認識パターンの中心座標を求める工程と、
（ｃ）前記第２の光学プローブによって前記第１あわせ治具の認識パターンを撮像して、前記第１あわせ治具の認識パターンの中心座標を求める工程と、
（ｄ）前記（ｂ）工程で求められた対向する前記両者の認識パターンの中心座標に基づいて前記第１あわせ治具と前記第２あわせ治具とを位置合わせして重ね合わせる工程と、
（ｅ）前記第２の光学プローブによって前記第２あわせ治具の認識パターンを撮像して、前記第２あわせ治具の認識パターンの中心座標を求める工程と、
（ｆ）前記第２の光学プローブで求められた前記第１あわせ治具の認識パターンの中心座標と前記第２あわせ治具の認識パターンの中心座標との差を求める工程とを有し、
半導体チップとチップ支持部材とを接合する際の位置補正に、前記差を前記第１の光学プローブの上下視野の光軸ずれとして加味することを特徴とする半導体装置の製造方法。(A) A first alignment jig and a second alignment jig are arranged vertically opposite to each other, and the first alignment jig is recognized between the first alignment jig and the second alignment jig. Disposing a first optical probe capable of imaging a pattern and a recognition pattern of the second alignment jig, and disposing a second optical probe above the first alignment jig;
(B) Imaging the recognition pattern of the first alignment jig with the upper visual field of the first optical probe, and simultaneously imaging the recognition pattern of the second alignment jig with the lower visual field of the first optical probe. Obtaining the center coordinates of the opposing recognition patterns of the two,
(C) imaging the recognition pattern of the first alignment jig with the second optical probe to determine the center coordinates of the recognition pattern of the first alignment jig;
(D) a step of aligning and overlapping the first alignment jig and the second alignment jig based on the center coordinates of the opposing recognition patterns obtained in the step (b);
(E) imaging the recognition pattern of the second alignment jig with the second optical probe to determine the center coordinates of the recognition pattern of the second alignment jig;
(F) obtaining a difference between the center coordinate of the recognition pattern of the first alignment jig determined by the second optical probe and the center coordinate of the recognition pattern of the second alignment jig;
A method of manufacturing a semiconductor device, wherein the difference is taken into account as an optical axis shift of the vertical field of view of the first optical probe in position correction when the semiconductor chip and the chip support member are joined.

（ａ）第１あわせ治具と第２あわせ治具とを対向して上下に配置し、前記第１あわせ治具と前記第２あわせ治具との間に、前記第１あわせ治具の認識パターンと前記第２あわせ治具の認識パターンとが撮像可能で、かつ冷却保温システムによって囲まれた光学プローブを配置する工程と、
（ｂ）前記光学プローブの上視野によって前記第１あわせ治具の認識パターンを撮像し、同時に前記光学プローブの下視野によって前記第２あわせ治具の認識パターンを撮像して、対向する前記両者の認識パターンの位置を求める工程と、
（ｃ）求められた前記両者の認識パターンの位置に基づいて前記第１あわせ治具と前記第２あわせ治具とを位置合わせして接合する工程と、
（ｄ）前記光学プローブの下視野によって前記第１あわせ治具の認識パターンを撮像して、前記第１あわせ治具の認識パターンの位置を求める工程と、
（ｅ）前記光学プローブの上視野で求められた前記第１あわせ治具の認識パターンの位置と前記光学プローブの下視野で求められた前記第１あわせ治具の認識パターンの位置とのずれを求める工程とを有し、
半導体チップとチップ支持部材とを接合する際の位置補正に、前記ずれを前記光学プローブの上下視野の光軸ずれとして加味することを特徴とする半導体装置の製造方法。(A) A first alignment jig and a second alignment jig are arranged vertically opposite to each other, and the first alignment jig is recognized between the first alignment jig and the second alignment jig. A step of arranging an optical probe capable of capturing an image of a pattern and a recognition pattern of the second alignment jig and surrounded by a cooling and heat insulation system;
(B) The recognition pattern of the first alignment jig is imaged by the upper visual field of the optical probe, and the recognition pattern of the second alignment jig is simultaneously imaged by the lower visual field of the optical probe. Obtaining a recognition pattern position;
(C) a step of aligning and joining the first alignment jig and the second alignment jig based on the positions of the obtained recognition patterns;
(D) imaging a recognition pattern of the first alignment jig with a lower visual field of the optical probe to obtain a position of the recognition pattern of the first alignment jig;
(E) The deviation between the position of the recognition pattern of the first alignment jig obtained from the upper visual field of the optical probe and the position of the recognition pattern of the first alignment jig obtained from the lower visual field of the optical probe. And a process to obtain,
A manufacturing method of a semiconductor device, wherein the shift is added as an optical axis shift in the vertical field of view of the optical probe for position correction when bonding the semiconductor chip and the chip support member.

（ａ）第１あわせ治具と第２あわせ治具とを対向して上下に配置し、前記第１あわせ治具と前記第２あわせ治具との間に、前記第１あわせ治具の認識パターンと前記第２あわせ治具の認識パターンとが撮像可能で、かつ冷却保温システムによって囲まれた第１の光学プローブを配置し、前記第１あわせ治具の上方に第２の光学プローブを配置する工程と、
（ｂ）前記第１の光学プローブの上視野によって前記第１あわせ治具の認識パターンを撮像し、同時に前記第１の光学プローブの下視野によって前記第２あわせ治具の認識パターンを撮像して、対向する前記両者の認識パターンの中心座標を求める工程と、
（ｃ）前記第２の光学プローブによって前記第１あわせ治具の認識パターンを撮像して、前記第１あわせ治具の認識パターンの中心座標を求める工程と、
（ｄ）前記（ｂ）工程で求められた対向する前記両者の認識パターンの中心座標に基づいて前記第１あわせ治具と前記第２あわせ治具とを位置合わせして重ね合わせる工程と、
（ｅ）前記第２の光学プローブによって前記第２あわせ治具の認識パターンを撮像して、前記第２あわせ治具の認識パターンの中心座標を求める工程と、
（ｆ）前記第２の光学プローブで求められた前記第１あわせ治具の認識パターンの中心座標と前記第２あわせ治具の認識パターンの中心座標との差を求める工程とを有し、
半導体チップとチップ支持部材とを接合する際の位置補正に、前記差を前記第１の光学プローブの上下視野の光軸ずれとして加味することを特徴とする半導体装置の製造方法。(A) A first alignment jig and a second alignment jig are arranged vertically opposite to each other, and the first alignment jig is recognized between the first alignment jig and the second alignment jig. A first optical probe that can capture an image of a pattern and a recognition pattern of the second alignment jig and is surrounded by a cooling and heat insulation system is disposed, and a second optical probe is disposed above the first alignment jig And a process of
(B) Imaging the recognition pattern of the first alignment jig with the upper visual field of the first optical probe, and simultaneously imaging the recognition pattern of the second alignment jig with the lower visual field of the first optical probe. Obtaining the center coordinates of the opposing recognition patterns of the two,
(C) imaging the recognition pattern of the first alignment jig with the second optical probe to determine the center coordinates of the recognition pattern of the first alignment jig;
(D) a step of aligning and overlapping the first alignment jig and the second alignment jig based on the center coordinates of the opposing recognition patterns obtained in the step (b);
(E) imaging the recognition pattern of the second alignment jig with the second optical probe to determine the center coordinates of the recognition pattern of the second alignment jig;
(F) obtaining a difference between the center coordinate of the recognition pattern of the first alignment jig determined by the second optical probe and the center coordinate of the recognition pattern of the second alignment jig;
A method of manufacturing a semiconductor device, wherein the difference is taken into account as an optical axis shift of the vertical field of view of the first optical probe in position correction when the semiconductor chip and the chip support member are joined.