JP4082956B2 - 半導体レーザ制御回路 - Google Patents
半導体レーザ制御回路 Download PDFInfo
- Publication number
- JP4082956B2 JP4082956B2 JP2002231791A JP2002231791A JP4082956B2 JP 4082956 B2 JP4082956 B2 JP 4082956B2 JP 2002231791 A JP2002231791 A JP 2002231791A JP 2002231791 A JP2002231791 A JP 2002231791A JP 4082956 B2 JP4082956 B2 JP 4082956B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- light emission
- semiconductor laser
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタなどで用いられる、レーザダイオード等の半導体レーザの発光量を制御する半導体レーザ制御回路に関するものであり、特に、半導体レーザの光量を検出する回路における応答速度の向上と駆動電流の精度向上を図ることができる半導体レーザ制御回路に関する。
【０００２】
【従来の技術】
従来から、複写機やレーザプリンタにおいて、レーザダイオードがよく利用されている。レーザダイオードを使用する場合は、レーザダイオードの温度変化による発光量の変化を補償するため、レーザダイオードの発光量をフォトダイオードでモニタして、常に所定の発光量に制御するのが一般的である。しかしながら、フォトダイオードは素子の構造上大きな接合容量を有しており、レーザダイオードの発光量が小さい場合はフォトダイオードの光電流が小さくなり、該フォトダイオードの接合容量を充電するために要する時間が余分にかかり、動作の遅延が生ずるという問題があった。
【０００３】
近年、特に複写機やレーザプリンタの高速処理が進むにつれて、前述した動作遅延が大きな問題となってきた。そこで、特開２００１−２４４５５６号公報では、図６で示すように、レーザダイオードＬＤが発光して書き込み動作を始める前にフォトダイオードＰＤの接合容量を所定の電圧まで充電することにより、前記のような動作の遅延を小さくする方法が開示されている。
【０００４】
図６において、フォトダイオードＰＤから出力されるモニタ電流Ｉｍをモニタ電圧Ｖｍに変換して出力する電流電圧変換回路１０９の出力端を、所定の基準電圧Ｖｒｅｆ１を目標電圧とする電圧増幅回路１１０と外部から入力される信号Ｓ１に応じてスイッチングを行うスイッチ回路１１１とで構成されるブロックに接続することにより、コンパレータ回路１０１の反転入力端を故意に且つ急速に目標電圧である基準電圧Ｖｒｅｆ１になるようにしている。このようにすることで、モニタ電圧Ｖｍの立ち上がりの遅れを補うことができ、ＡＰＣ(Automatic Power Control)動作に必要な制御時間を短縮させることができる。
【０００５】
【発明が解決しようとする課題】
しかし、図６のような構成では、電圧増幅回路１１０の出力端とコンパレータ１０１の反転入力端との間にスイッチ回路１１１が挿入されているため、該スイッチ回路１１１のオン抵抗による電圧誤差が発生し、目標電圧である基準電圧Ｖｒｅｆ１に対して誤差が発生するという問題が考えられる。このような誤差を小さくするには、スイッチ回路１１１のオン抵抗を小さくすればよいが、このようにするには、スイッチ回路１１１にサイズの大きなスイッチ素子が必要になり、集積化を図る上で不利になると考えられる。更に、該スイッチ素子のサイズを大きくするとスイッチ回路１１１のオン／オフ制御時間が長くなるため、スイッチ素子のサイズをあまり大きくすることもできない。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、動作遅れを小さくすることができると共に、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる半導体レーザ制御回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体レーザ制御回路は、半導体レーザの発光量に応じた信号を出力する発光量検出回路部と、該発光量検出回路部からの該信号の電圧が所定値Ｖｒになるように、前記半導体レーザの駆動電流を制御して該半導体レーザの発光量を制御する発光量制御回路部と、該発光量制御回路部による前記半導体レーザへの駆動電流制御が開始される際、該発光量検出回路部からの信号が入力される前記発光量制御回路部の入力端を強制的に所定値Ｖｒにする補助回路部とを備えた半導体レーザの駆動電流を制御する半導体レーザ制御回路において、
前記補助回路部は、
外部からの制御信号に応じて前記発光量検出回路部からの信号を前記所定値Ｖｒにする、負帰還回路が形成された増幅回路からなり、
該増幅回路は、前記所定の電圧Ｖｒを出力する素子の接合容量によって発生する出力信号のノイズをキャンセルするための付加容量を備えた、該所定の電圧Ｖｒを出力する出力回路部を備え、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は出力端から所定の電圧Ｖｒを出力し、前記発光量制御回路部による半導体レーザの発光量制御動作時には出力端を開放状態にするものである。
【００１２】
また、前記付加容量に充電される電荷量を、前記接合容量に充電される電荷量に等しくなるようにしてもよい。
【００１３】
具体的には、前記増幅回路は、２つの入力信号の差動増幅を行うシングルエンド型の差動増幅回路部と、該差動増幅回路部からの出力信号に応じた電圧を出力端から出力する出力回路部とを備えた演算増幅器からなり、
該演算増幅器の出力回路部は、
前記差動増幅回路部の出力信号がゲートに入力される第１のＭＯＳトランジスタを有するソースフォロワ回路部と、
外部から所定の電圧Ｖｃｏｎｔがゲートに入力される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに流れる電流を該第２のＭＯＳトランジスタに供給するカレントミラー回路部と、
該カレントミラー回路部の出力端がゲートに接続され、一方の入出力端が前記演算増幅器の出力端に接続されると共に他方の入出力端が開放された第３のＭＯＳトランジスタと、
を備えるようにしてもよい。
【００１４】
また具体的には、前記接合容量は、第１のＭＯＳトランジスタにおけるゲート−ソース間の容量であり、前記付加容量は、第３のＭＯＳトランジスタにおけるゲート−ソース間の容量であるようにした。
【００１５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ制御回路の例を示した回路図である。
図１において、半導体レーザ制御回路１は、レーザダイオードＬＤの発光量を検出し、該検出した発光量に応じてレーザダイオードＬＤの発光量を制御する回路である。
【００１６】
半導体レーザ制御回路１は、演算増幅器Ａ１〜Ａ３、スイッチ回路ＳＷ１〜ＳＷ４、基準電圧Ｖｒを生成して出力する基準電圧発生回路２、サンプルホールド回路（以下、Ｓ／Ｈ回路と呼ぶ）３、ホールドコンデンサ４、電流電圧変換回路５及びフォトダイオードＰＤで構成されている。なお、電流電圧変換回路５及びフォトダイオードＰＤは発光量検出回路部をなし、演算増幅器Ａ２，Ａ３、スイッチ回路ＳＷ４、基準電圧発生回路２、Ｓ／Ｈ回路３及びホールドコンデンサ４は発光量制御回路部をなし、演算増幅器Ａ１及びスイッチ回路ＳＷ１〜ＳＷ３は補助回路部をなす。また、演算増幅器Ａ１は増幅回路部をなすと共にスイッチ回路ＳＷ１〜ＳＷ３はスイッチ回路部をなし、スイッチ回路ＳＷ１は第１のスイッチ回路を、スイッチ回路ＳＷ２は第２のスイッチ回路を、スイッチ回路ＳＷ３は第３のスイッチ回路をそれぞれなす。
【００１７】
演算増幅器Ａ１の非反転入力端及び演算増幅器Ａ２の反転入力端にはそれぞれ基準電圧発生回路２からの基準電圧Ｖｒが入力されている。演算増幅器Ａ１の出力端は、スイッチ回路ＳＷ３を介して演算増幅器Ａ２の非反転入力端に接続されると共にスイッチ回路ＳＷ２を介して演算増幅器Ａ１の反転入力端に接続されている。また、演算増幅器Ａ１の反転入力端は、スイッチ回路ＳＷ１を介して演算増幅器Ａ２の非反転入力端に接続されている。
【００１８】
スイッチ回路ＳＷ１及びＳＷ３は、外部の制御装置（図示せず）からの制御信号ｘｓｌｐに応じてスイッチングを行い、スイッチ回路ＳＷ２は、該制御信号ｘｓｌｐの信号レベルを反転させた信号ｘｓｌｐＢに応じてスイッチングを行う。演算増幅器Ａ２の出力端はＳ／Ｈ回路３に接続され、Ｓ／Ｈ回路３には、ホールドコンデンサ４が接続されている。Ｓ／Ｈ回路３は、前記外部の制御装置から入力された制御信号ＳＨに応じて、演算増幅器Ａ３からの出力電圧のホールドコンデンサ４へのサンプリング及びホールド動作を行う。ホールドコンデンサ４の出力電圧は、演算増幅器Ａ３の非反転入力端に入力され、演算増幅器Ａ３は、出力端と反転入力端が接続されてボルテージホロワを形成している。
【００１９】
演算増幅器Ａ３の出力端は、スイッチ回路ＳＷ４を介してレーザダイオードＬＤのアノードに接続され、レーザダイオードＬＤのカソードは接地電圧に接続されている。スイッチ回路ＳＷ４は、画像データ等を示すパルス変調データ信号ＳＤに応じてスイッチングを行う。また、電源電圧ＶｃｃとフォトダイオードＰＤのカソードとの間に電流電圧変換回路５が接続され、フォトダイオードＰＤのアノードは接地電圧に接続されている。更に、電流電圧変換回路５の出力端は、演算増幅器Ａ２の非反転入力端に接続されている。
【００２０】
一方、基準電圧発生回路２は、演算増幅器Ａ４、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２１及び抵抗２２，２３で形成されている。電源電圧Ｖｃｃと接地電圧との間には、抵抗２２、ＮＭＯＳトランジスタ２１及び抵抗２３が直列に接続されており、ＮＭＯＳトランジスタ２１と抵抗２３との接続部は、演算増幅器Ａ４の反転入力端に接続されている。また、演算増幅器Ａ４の出力端はＮＭＯＳトランジスタ２１のゲートに接続され、演算増幅器Ａ４の非反転入力端には、前記外部の制御装置からレーザダイオードＬＤの発光量を制御するための電圧である発光量制御電圧Ｖｃｏｎｔが入力されている。抵抗２２とＮＭＯＳトランジスタ２１との接続部から基準電圧Ｖｒが出力される。
【００２１】
このような構成において、ＮＭＯＳトランジスタ２１のソースから演算増幅器Ａ４の反転入力端に負帰還が施されているため、ＮＭＯＳトランジスタ２１のソース電圧は、発光量制御電圧Ｖｃｏｎｔと等しくなる。抵抗２２と抵抗２３の各抵抗値を等しくすると、ＮＭＯＳトランジスタ２１のドレイン電圧は(Ｖｃｃ−Ｖｃｏｎｔ)になる。該ドレイン電圧は、基準電圧Ｖｒとして演算増幅器Ａ２の反転入力端に出力され、すなわち、Ｖｒ＝Ｖｃｃ−Ｖｃｏｎｔとなる。
【００２２】
演算増幅器Ａ２は電圧比較器をなし、演算増幅器Ａ２の出力信号が、Ｓ／Ｈ回路３を介して演算増幅器Ａ３の非反転入力端に入力され、ボルテージホロワを形成する演算増幅器Ａ３でインピーダンス変換された後、スイッチ回路ＳＷ４を介してレーザダイオードＬＤを発光させる。レーザダイオードＬＤの発光量に応じたモニタ電流ＩｍがフォトダイオードＰＤから発生し、該モニタ電流Ｉｍは、電流電圧変換回路５によってモニタ電圧Ｖｍに変換され演算増幅器Ａ２の非反転入力端に帰還され、演算増幅器Ａ２は、モニタ電圧Ｖｍが基準電圧ＶｒになるようにレーザダイオードＬＤの発光量の制御を行う。
【００２３】
制御信号ｘｓｌｐがハイ（Ｈｉｇｈ）レベルになると、スイッチ回路ＳＷ１及びＳＷ３がオンして導通状態になり、スイッチ回路ＳＷ２がオフして遮断状態になる。ここで、演算増幅器Ａ１はＣＭＯＳで形成され入力端のインピーダンスが高いことから、スイッチ回路ＳＷ３には、ほとんど電流が流れることはなく、スイッチ回路ＳＷ３のオン抵抗の影響を受けることなく、演算増幅器Ａ２の非反転入力端の電圧を基準電圧Ｖｒにすることができる。
【００２４】
次に、制御信号ｘｓｌｐがロー（Ｌｏｗ）レベルになると、スイッチ回路ＳＷ１及びＳＷ３がそれぞれオフして遮断状態になると共に、スイッチ回路ＳＷ２がオンして導通状態になる。演算増幅器Ａ１には、スイッチ回路ＳＷ２によって負帰還がかかり、演算増幅器Ａ１の出力端は基準電圧Ｖｒになることから過渡応答性を改善することができる。
【００２５】
このように、本第１の実施の形態における半導体レーザ制御回路は、外部の制御装置からの制御信号ｘｓｌｐがハイレベルになると、スイッチ回路ＳＷ３によって演算増幅器Ａ１の出力電圧が演算増幅器Ａ２の非反転入力端に出力されると共に、スイッチ回路ＳＷ３を介して出力された演算増幅器Ａ１の出力電圧をスイッチ回路ＳＷ１で演算増幅器Ａ１の反転入力端に帰還させるようにし、外部の制御装置からの制御信号ｘｓｌｐがローレベルになると、スイッチ回路ＳＷ１及びＳＷ３はそれぞれオフして遮断状態になると共に、スイッチ回路ＳＷ２によって演算増幅器Ａ１の負帰還回路が形成されるようにした。
【００２６】
このことから、演算増幅器Ａ１の非反転入力端に基準電圧Ｖｒを入力することにより、制御信号ｘｓｌｐに応じて、モニタ電圧Ｖｍが入力される演算増幅器Ａ２の非反転入力端に基準電圧Ｖｒを入力することができ、フォトダイオードの接合容量による動作遅れを小さくすることができると共に、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。
【００２７】
なお、前記第１の実施の形態における図１において、スイッチ回路ＳＷ１及びＳＷ２をそれぞれなくすと共に、演算増幅器Ａ１の反転入力端を演算増幅器Ａ２の非反転入力端に接続するようにしてもよい。このようにすることによっても、図６で示した従来技術におけるスイッチ回路１１１のオン抵抗の影響をなくすことができ、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。しかし、このようにすると、スイッチ回路ＳＷ３がオフして遮断状態になっている場合、演算増幅器Ａ１の出力端の電圧は演算増幅器Ａ１のＧＮＤ端の電圧、すなわち接地電圧に下降することから、半導体レーザ制御回路において、半導体レーザＬＤの発光量制御を開始するときにおける該発光量制御の過渡応答特性が図１で示した場合よりも悪くなる。
【００２８】
第２の実施の形態．
図２は、本発明の第２の実施の形態における半導体レーザ制御回路の例を示した回路図である。なお、図２では、図１と同じものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の演算増幅器Ａ１及びスイッチ回路ＳＷ１〜ＳＷ３の代わりに演算増幅器Ａ１１を設けたことにあり、これに伴って図１の半導体レーザ制御回路１を半導体レーザ制御回路１ａにしたことにある。
【００２９】
図２において、半導体レーザ制御回路１ａは、演算増幅器Ａ２，Ａ３，Ａ１１、スイッチ回路ＳＷ４、基準電圧発生回路２、Ｓ／Ｈ回路３、ホールドコンデンサ４、電流電圧変換回路５及びフォトダイオードＰＤで構成されている。なお、演算増幅器Ａ１１は補助回路部をなす。
演算増幅器Ａ１１は、出力端が反転入力端に接続されてボルテージホロワを形成しており、該出力端は、演算増幅器Ａ２の非反転入力端に接続され該接続部をａ点とする。演算増幅器Ａ１１の非反転入力端には、基準電圧発生回路２からの基準電圧Ｖｒが入力され、演算増幅器Ａ１１には、動作制御信号として制御信号ｘｓｌｐ及び発光量制御電圧Ｖｃｏｎｔがそれぞれ入力されている。
【００３０】
演算増幅器Ａ１１は、ローレベルの制御信号ｘｓｌｐが入力されると、内部の出力素子がオフして、出力端が開放状態になる。また、演算増幅器Ａ１１は、ハイレベルの制御信号ｘｓｌｐが入力されると、内部の出力素子がオンして出力端から（Ｖｃｃ−Ｖｃｏｎｔ）の電圧を出力する。
【００３１】
図３は、レーザダイオードＬＤが１スキャンする間における、パルス変調データ信号ＳＤ、ａ点の電圧Ｖａ及び制御信号ＳＨの波形例を示したタイミングチャートである。図３を用いて、演算増幅器Ａ１１の動作についてもう少し詳細に説明する。
図３において、区間Ａは、スキャンを開始する前の状態を示しており、パルス変調データ信号ＳＤはハイレベルであり、スイッチ回路ＳＷ４はオフして遮断状態になってレーザダイオードＬＤは消灯している。また、制御信号ｘｓｌｐがローレベルであることから演算増幅器Ａ１１の出力端は開放状態になっており、制御信号ＳＨはハイレベルであることから、Ｓ／Ｈ回路３はホールド動作を行っている。このように、区間Ａでは、フォトダイオードＰＤにはモニタ電流Ｉｍが流れていないので、ａ点の電圧Ｖａは電源電圧Ｖｃｃとなる。
【００３２】
次に、区間Ｂは、スキャンの開始直後であり、電流電圧変換回路５から出力されたモニタ電圧Ｖｍを、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)に設定する区間である。パルス変調データ信号ＳＤはまだハイレベルであり、したがってスイッチ回路ＳＷ４はオフして遮断状態であり、レーザダイオードＬＤは消灯している。また、演算増幅器Ａ１１の出力端はオンして出力電圧がａ点に出力され、ａ点の電圧Ｖａが所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)に設定される。しかし、区間Ｂでは、区間Ａに引く続いて、Ｓ／Ｈ回路３はホールド動作状態のままである。このように、区間Ｂでは、ａ点の電圧Ｖａは、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)になる。
【００３３】
次に、区間Ｃは、画像データを書き込む間のレーザダイオードＬＤの駆動電流を設定する区間である。パルス変調データ信号ＳＤがローレベルになることによってスイッチ回路ＳＷ４がオンして、レーザダイオードＬＤを点灯させる。演算増幅器Ａ１１の出力は開放状態であり、電流電圧変換回路５からはフォトダイオードＰＤの光電流を電圧に変換した値がモニタ電圧Ｖｍとして出力される。該モニタ電圧Ｖｍが所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)になるように、レーザダイオードＬＤの駆動電流が制御され、Ｓ／Ｈ回路３は該駆動電流が得られるように入力された電圧のサンプリングを行う。また、区間Ｃでのａ点の電圧Ｖａは、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)を維持している。
【００３４】
次に、区間Ｄは、入力されたパルス変調データ信号ＳＤに基づいてレーザダイオードＬＤが点滅し、画像を書き込む期間である。演算増幅器Ａ１１の出力端は開放状態であり、Ｓ／Ｈ回路３はホールド動作状態になる。また、ａ点の電圧Ｖａは、レーザダイオードＬＤの点滅に同期して電源電圧Ｖｃｃと目標電圧(Ｖｃｃ−Ｖｃｏｎｔ)との間を上下する。
【００３５】
図４は、演算増幅器Ａ１１の内部回路における出力回路部を示した回路図であり、図４では該出力回路部以外の部分は省略して示している。
図４の出力回路部３１において、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｍ４は、演算増幅器Ａ１１の出力回路素子である。ＰＭＯＳトランジスタＭ３はＰＭＯＳトランジスタＭ４の負荷をなしており、ＰＭＯＳトランジスタＭ３及びＭ４でソースフォロア回路を形成している。
【００３６】
ＰＭＯＳトランジスタＭ１及びＭ２は、演算増幅器Ａ１１の出力回路をオフさせるためのスイッチ素子である。ＰＭＯＳトランジスタＭ１及びＭ２において、各ドレインは、対応するＰＭＯＳトランジスタＭ３及びＭ４のゲートにそれぞれ接続され、各ソースは、それぞれ電源電圧Ｖｃｃに接続され、各ゲートにはそれぞれ制御信号ｘｓｌｐが入力されている。制御信号ｘｓｌｐがローレベルになると、ＰＭＯＳトランジスタＭ１及びＭ２は共にオンし、ＰＭＯＳトランジスタＭ３及びＭ４の各ゲートをそれぞれ電源電圧Ｖｃｃに接続し、ＰＭＯＳトランジスタＭ３及びＭ４をそれぞれオフさせ、演算増幅器Ａ１１の出力をオフして開放状態にする。
【００３７】
一方、ＰＭＯＳトランジスタＭ４のドレイン電流ｉ１は、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路とＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路を介してＰＭＯＳトランジスタＭ１０に同じドレイン電流ｉ１を流している。また、ＰＭＯＳトランジスタＭ１０のゲートには、発光量制御電圧Ｖｃｏｎｔが入力されており、ＰＭＯＳトランジスタＭ１０のゲート−ソース電圧をＶｇｓとすると、ＰＭＯＳトランジスタＭ１０のソース電圧は（Ｖｃｏｎｔ＋Ｖｇｓ）となる。ＰＭＯＳトランジスタＭ１０のソースにはＰＭＯＳトランジスタＭ１２のゲートが接続されており、ＰＭＯＳトランジスタＭ１２のソースは、演算増幅器Ａ１１の出力端ＯＵＴに接続され、ＰＭＯＳトランジスタＭ１２のドレインは開放されている。
【００３８】
更に、ＰＭＯＳトランジスタＭ１２のゲートは、ＮＭＯＳトランジスタＭ１１を介して接地電圧ＧＮＤに接続されている。ＮＭＯＳトランジスタＭ１１のゲートには、インバータＩＮＶを介して制御信号ｘｓｌｐが入力されており、ＮＭＯＳトランジスタＭ１１は、制御信号ｘｓｌｐがローレベルになるとオンし、ＰＭＯＳトランジスタＭ１２のゲートを接地電圧ＧＮＤに接続する。なお、ＰＭＯＳトランジスタＭ４は第１のＭＯＳトランジスタを、ＰＭＯＳトランジスタＭ１０は第２のＭＯＳトランジスタを、ＰＭＯＳトランジスタＭ１２は第３のＭＯＳトランジスタをそれぞれなし、ＮＭＯＳトランジスタＭ６，Ｍ７及びＰＭＯＳトランジスタＭ８，Ｍ９はカレントミラー回路部をなしている。
【００３９】
このような構成において、ＰＭＯＳトランジスタＭ８〜Ｍ１０，Ｍ１２及びＮＭＯＳトランジスタＭ６，Ｍ７，Ｍ１１がなく、ＰＭＯＳトランジスタＭ４のドレインが接地電圧ＧＮＤに接続されている場合を想定すると、制御信号ｘｓｌｐがハイレベルからローレベルに変化して、演算増幅器Ａ１１の出力がオン状態からオフ状態に切り換わると、演算増幅器Ａ１１の出力電圧、すなわちａ点の電圧Ｖａには、図５で示すようなノイズが発生する。
【００４０】
これは、ＰＭＯＳトランジスタＭ２がオンすることでＰＭＯＳトランジスタＭ４のゲート電圧が電源電圧まで上昇するとき、ＰＭＯＳトランジスタＭ４のゲート−ソース間に形成されている容量Ｃ４を充電するために発生する。このとき充電される電荷の量は(Ｖｃｏｎｔ＋Ｖｇｓ)×Ｃ４である。このノイズはレーザダイオードＬＤの光量制御の精度を低下させ、光量制御の高速化の妨げにもなる。
【００４１】
このため、図４の回路では、ＰＭＯＳトランジスタＭ８〜Ｍ１０，Ｍ１２及びＮＭＯＳトランジスタＭ６，Ｍ７，Ｍ１１を追加してこのノイズの発生を防いでいる。
具体的には、ＰＭＯＳトランジスタＭ４に流れる電流を、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路及びＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路の２組のカレントミラー回路でＰＭＯＳトランジスタＭ１０に流す。ＰＭＯＳトランジスタＭ４及びＭ１０のトランジスタサイズを同じにすることで、これら２個のトランジスタのゲート−ソース間電圧Ｖｇｓは同じになる。
【００４２】
ＰＭＯＳトランジスタＭ１０のゲートには発光量制御電圧Ｖｃｏｎｔが入力されているため、ＰＭＯＳトランジスタＭ１０のソース電圧は（Ｖｃｏｎｔ＋Ｖｇｓ）となり、該電圧がＰＭＯＳトランジスタＭ１２のゲート電圧となる。また、ＰＭＯＳトランジスタＭ１２のソースは演算増幅器Ａ１１の出力端ＯＵＴに接続されていることから、ＰＭＯＳトランジスタＭ１２のソース−ゲート間容量Ｃ１２にはＮＭＯＳトランジスタＭ１１がオンすることで電圧（Ｖｃｏｎｔ＋Ｖｇｓ）で充電される。該電圧（Ｖｃｏｎｔ＋Ｖｇｓ）は、ＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４が充電される電圧と同じであり、しかも電流の流れる方向が逆である。
【００４３】
このことから、ＰＭＯＳトランジスタＭ１２のゲート−ソース間容量Ｃ１２とＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４を同じにすると、前述したノイズをキャンセルすることができる。なお、ＰＭＯＳトランジスタＭ４のゲート−ソース間容量Ｃ４と、ＰＭＯＳトランジスタＭ１２のゲート−ソース間容量Ｃ１２が同じ容量になるように、ＰＭＯＳトランジスタＭ４とＰＭＯＳトランジスタＭ１２のトランジスタサイズを同じにする。
【００４４】
このように、本第２の実施の形態における半導体レーザ制御回路は、外部の制御装置からハイレベルの制御信号ｘｓｌｐが入力されると、演算増幅器Ａ１１からの出力電圧が演算増幅器Ａ２の非反転入力端に出力されると共に、演算増幅器Ａ１１の出力電圧を演算増幅器Ａ１１の反転入力端に帰還させるようにし、外部の制御装置からローレベルの制御信号ｘｓｌｐが入力されると、演算増幅器Ａ１１から電圧が出力されないようにした。このことから、前記第１の実施の形態と同様の効果を得ることができる。
【００４５】
また、演算増幅器Ａ１１内の出力回路部において、ＰＭＯＳトランジスタＭ３と共にソースフォロア出力を形成するＰＭＯＳトランジスタＭ４を備え、ＰＭＯＳトランジスタＭ４に流れる電流を、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路及びＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路の２組のカレントミラー回路で、ゲートに発光量制御電圧Ｖｃｏｎｔが入力されているＰＭＯＳトランジスタＭ１０に流し、ＰＭＯＳトランジスタＭ１０のソース電圧がゲート電圧となるようにドレインを開放状態にしたＰＭＯＳトランジスタＭ１２を出力端ＯＵＴに接続するようにした。
【００４６】
このことから、ＰＭＯＳトランジスタＭ１０及びＭ１２のトランジスタサイズをＰＭＯＳトランジスタＭ４と同じにすることにより、ＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４によるノイズをキャンセルすることができ、該ノイズによるレーザダイオードＬＤの光量制御の精度低下を防止することができると共に、レーザダイオードＬＤの光量制御の高速化を図ることができる。
【００４７】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ制御回路によれば、発光量検出回路部からの信号を前記所定値Ｖｒにする増幅回路部と、外部からの制御信号に応じて、該増幅回路部からの出力信号に対する発光量制御回路部の前記入力端への出力制御を行うと共に該増幅回路部の帰還回路を形成するスイッチ回路部とを備えるようにした。このことから、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。
【００４８】
また、スイッチ回路部が、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は、発光量制御回路部の該入力端と前記増幅回路部の出力端を接続すると共に発光量制御回路部の該入力端の電圧を前記増幅回路部に帰還させ、前記発光量制御回路部による半導体レーザの発光量制御動作時には、前記増幅回路部からの出力信号に対する発光量制御回路部の前記入力端への出力を遮断すると共に前記増幅回路部の出力信号を該増幅回路部に帰還させるようにした。このことから、半導体レーザの発光量を検出するためにフォトダイオードを使用した場合において、該フォトダイオードの接合容量による半導体レーザへの駆動電流の制御動作の遅れを小さくすることができると共に、所定値Ｖｒに対する誤差を小さくして半導体レーザの発光量が正確に所望の値になるようにすることができる。
【００４９】
一方、補助回路部をなす増幅回路が、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は出力端から所定の電圧Ｖｒを出力し、前記発光量制御回路部による半導体レーザの発光量制御動作時には出力端をハイインピーダンス状態にするようにした。このことから、半導体レーザの発光量を検出するためにフォトダイオードを使用した場合において、該フォトダイオードの接合容量による半導体レーザへの駆動電流の制御動作の遅れを小さくすることができると共に、所定値Ｖｒに対する誤差を小さくして半導体レーザの発光量が正確に所望の値になるようにすることができる。
【００５０】
また、増幅回路の出力回路部が、所定の電圧Ｖｒを出力する素子の接合容量によって発生する出力信号のノイズをキャンセルするための付加容量を備えるようにし、具体的には、出力回路部を構成する第１から第３の各ＭＯＳトランジスタに同じＭＯＳトランジスタを使用するようにした。このことから、第１のＭＯＳトランジスタのソース−ゲート間容量によるノイズをキャンセルすることができ、該ノイズによる半導体レーザの光量制御の精度低下を防止することができると共に、半導体レーザの光量制御の高速化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ制御回路の例を示した回路図である。
【図２】 本発明の第２の実施の形態における半導体レーザ制御回路の例を示した回路図である。
【図３】 図２におけるパルス変調データ信号ＳＤ、ａ点の電圧Ｖａ及び制御信号ＳＨの波形例を示したタイミングチャートである。
【図４】 図２の演算増幅器Ａ１１の内部回路における出力回路部３１を示した回路図である。
【図５】 電圧Ｖａのノイズの例を示した図である。
【図６】 従来の半導体レーザ制御回路の例を示した回路図である。
【符号の説明】
１，１ａ 半導体レーザ制御回路
２ 基準電圧発生回路
３ Ｓ／Ｈ回路
４ ホールドコンデンサ
５ 電流電圧変換回路
３１ 出力回路部
Ａ１〜Ａ３，Ａ１１ 演算増幅器
ＳＷ１〜ＳＷ４ スイッチ回路
ＰＤ フォトダイオード
ＬＤ レーザダイオード
Ｍ１〜Ｍ４，Ｍ６〜Ｍ１２ ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、レーザプリンタなどで用いられる、レーザダイオード等の半導体レーザの発光量を制御する半導体レーザ制御回路に関するものであり、特に、半導体レーザの光量を検出する回路における応答速度の向上と駆動電流の精度向上を図ることができる半導体レーザ制御回路に関する。
【０００２】
【従来の技術】
従来から、複写機やレーザプリンタにおいて、レーザダイオードがよく利用されている。レーザダイオードを使用する場合は、レーザダイオードの温度変化による発光量の変化を補償するため、レーザダイオードの発光量をフォトダイオードでモニタして、常に所定の発光量に制御するのが一般的である。しかしながら、フォトダイオードは素子の構造上大きな接合容量を有しており、レーザダイオードの発光量が小さい場合はフォトダイオードの光電流が小さくなり、該フォトダイオードの接合容量を充電するために要する時間が余分にかかり、動作の遅延が生ずるという問題があった。
【０００３】
近年、特に複写機やレーザプリンタの高速処理が進むにつれて、前述した動作遅延が大きな問題となってきた。そこで、特開２００１−２４４５５６号公報では、図６で示すように、レーザダイオードＬＤが発光して書き込み動作を始める前にフォトダイオードＰＤの接合容量を所定の電圧まで充電することにより、前記のような動作の遅延を小さくする方法が開示されている。
【０００４】
図６において、フォトダイオードＰＤから出力されるモニタ電流Ｉｍをモニタ電圧Ｖｍに変換して出力する電流電圧変換回路１０９の出力端を、所定の基準電圧Ｖｒｅｆ１を目標電圧とする電圧増幅回路１１０と外部から入力される信号Ｓ１に応じてスイッチングを行うスイッチ回路１１１とで構成されるブロックに接続することにより、コンパレータ回路１０１の反転入力端を故意に且つ急速に目標電圧である基準電圧Ｖｒｅｆ１になるようにしている。このようにすることで、モニタ電圧Ｖｍの立ち上がりの遅れを補うことができ、ＡＰＣ(Automatic Power Control)動作に必要な制御時間を短縮させることができる。
【０００５】
【発明が解決しようとする課題】
しかし、図６のような構成では、電圧増幅回路１１０の出力端とコンパレータ１０１の反転入力端との間にスイッチ回路１１１が挿入されているため、該スイッチ回路１１１のオン抵抗による電圧誤差が発生し、目標電圧である基準電圧Ｖｒｅｆ１に対して誤差が発生するという問題が考えられる。このような誤差を小さくするには、スイッチ回路１１１のオン抵抗を小さくすればよいが、このようにするには、スイッチ回路１１１にサイズの大きなスイッチ素子が必要になり、集積化を図る上で不利になると考えられる。更に、該スイッチ素子のサイズを大きくするとスイッチ回路１１１のオン／オフ制御時間が長くなるため、スイッチ素子のサイズをあまり大きくすることもできない。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、動作遅れを小さくすることができると共に、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる半導体レーザ制御回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体レーザ制御回路は、半導体レーザの発光量に応じた信号を出力する発光量検出回路部と、該発光量検出回路部からの該信号の電圧が所定値Ｖｒになるように、前記半導体レーザの駆動電流を制御して該半導体レーザの発光量を制御する発光量制御回路部と、該発光量制御回路部による前記半導体レーザへの駆動電流制御が開始される際、該発光量検出回路部からの信号が入力される前記発光量制御回路部の入力端を強制的に所定値Ｖｒにする補助回路部とを備えた半導体レーザの駆動電流を制御する半導体レーザ制御回路において、
前記補助回路部は、
外部からの制御信号に応じて前記発光量検出回路部からの信号を前記所定値Ｖｒにする、負帰還回路が形成された増幅回路からなり、
該増幅回路は、前記所定の電圧Ｖｒを出力する素子の接合容量によって発生する出力信号のノイズをキャンセルするための付加容量を備えた、該所定の電圧Ｖｒを出力する出力回路部を備え、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は出力端から所定の電圧Ｖｒを出力し、前記発光量制御回路部による半導体レーザの発光量制御動作時には出力端を開放状態にするものである。
【００１２】
また、前記付加容量に充電される電荷量を、前記接合容量に充電される電荷量に等しくなるようにしてもよい。
【００１３】
具体的には、前記増幅回路は、２つの入力信号の差動増幅を行うシングルエンド型の差動増幅回路部と、該差動増幅回路部からの出力信号に応じた電圧を出力端から出力する出力回路部とを備えた演算増幅器からなり、
該演算増幅器の出力回路部は、
前記差動増幅回路部の出力信号がゲートに入力される第１のＭＯＳトランジスタを有するソースフォロワ回路部と、
外部から所定の電圧Ｖｃｏｎｔがゲートに入力される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに流れる電流を該第２のＭＯＳトランジスタに供給するカレントミラー回路部と、
該カレントミラー回路部の出力端がゲートに接続され、一方の入出力端が前記演算増幅器の出力端に接続されると共に他方の入出力端が開放された第３のＭＯＳトランジスタと、
を備えるようにしてもよい。
【００１４】
また具体的には、前記接合容量は、第１のＭＯＳトランジスタにおけるゲート−ソース間の容量であり、前記付加容量は、第３のＭＯＳトランジスタにおけるゲート−ソース間の容量であるようにした。
【００１５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ制御回路の例を示した回路図である。
図１において、半導体レーザ制御回路１は、レーザダイオードＬＤの発光量を検出し、該検出した発光量に応じてレーザダイオードＬＤの発光量を制御する回路である。
【００１６】
半導体レーザ制御回路１は、演算増幅器Ａ１〜Ａ３、スイッチ回路ＳＷ１〜ＳＷ４、基準電圧Ｖｒを生成して出力する基準電圧発生回路２、サンプルホールド回路（以下、Ｓ／Ｈ回路と呼ぶ）３、ホールドコンデンサ４、電流電圧変換回路５及びフォトダイオードＰＤで構成されている。なお、電流電圧変換回路５及びフォトダイオードＰＤは発光量検出回路部をなし、演算増幅器Ａ２，Ａ３、スイッチ回路ＳＷ４、基準電圧発生回路２、Ｓ／Ｈ回路３及びホールドコンデンサ４は発光量制御回路部をなし、演算増幅器Ａ１及びスイッチ回路ＳＷ１〜ＳＷ３は補助回路部をなす。また、演算増幅器Ａ１は増幅回路部をなすと共にスイッチ回路ＳＷ１〜ＳＷ３はスイッチ回路部をなし、スイッチ回路ＳＷ１は第１のスイッチ回路を、スイッチ回路ＳＷ２は第２のスイッチ回路を、スイッチ回路ＳＷ３は第３のスイッチ回路をそれぞれなす。
【００１７】
演算増幅器Ａ１の非反転入力端及び演算増幅器Ａ２の反転入力端にはそれぞれ基準電圧発生回路２からの基準電圧Ｖｒが入力されている。演算増幅器Ａ１の出力端は、スイッチ回路ＳＷ３を介して演算増幅器Ａ２の非反転入力端に接続されると共にスイッチ回路ＳＷ２を介して演算増幅器Ａ１の反転入力端に接続されている。また、演算増幅器Ａ１の反転入力端は、スイッチ回路ＳＷ１を介して演算増幅器Ａ２の非反転入力端に接続されている。
【００１８】
スイッチ回路ＳＷ１及びＳＷ３は、外部の制御装置（図示せず）からの制御信号ｘｓｌｐに応じてスイッチングを行い、スイッチ回路ＳＷ２は、該制御信号ｘｓｌｐの信号レベルを反転させた信号ｘｓｌｐＢに応じてスイッチングを行う。演算増幅器Ａ２の出力端はＳ／Ｈ回路３に接続され、Ｓ／Ｈ回路３には、ホールドコンデンサ４が接続されている。Ｓ／Ｈ回路３は、前記外部の制御装置から入力された制御信号ＳＨに応じて、演算増幅器Ａ３からの出力電圧のホールドコンデンサ４へのサンプリング及びホールド動作を行う。ホールドコンデンサ４の出力電圧は、演算増幅器Ａ３の非反転入力端に入力され、演算増幅器Ａ３は、出力端と反転入力端が接続されてボルテージホロワを形成している。
【００１９】
演算増幅器Ａ３の出力端は、スイッチ回路ＳＷ４を介してレーザダイオードＬＤのアノードに接続され、レーザダイオードＬＤのカソードは接地電圧に接続されている。スイッチ回路ＳＷ４は、画像データ等を示すパルス変調データ信号ＳＤに応じてスイッチングを行う。また、電源電圧ＶｃｃとフォトダイオードＰＤのカソードとの間に電流電圧変換回路５が接続され、フォトダイオードＰＤのアノードは接地電圧に接続されている。更に、電流電圧変換回路５の出力端は、演算増幅器Ａ２の非反転入力端に接続されている。
【００２０】
一方、基準電圧発生回路２は、演算増幅器Ａ４、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）２１及び抵抗２２，２３で形成されている。電源電圧Ｖｃｃと接地電圧との間には、抵抗２２、ＮＭＯＳトランジスタ２１及び抵抗２３が直列に接続されており、ＮＭＯＳトランジスタ２１と抵抗２３との接続部は、演算増幅器Ａ４の反転入力端に接続されている。また、演算増幅器Ａ４の出力端はＮＭＯＳトランジスタ２１のゲートに接続され、演算増幅器Ａ４の非反転入力端には、前記外部の制御装置からレーザダイオードＬＤの発光量を制御するための電圧である発光量制御電圧Ｖｃｏｎｔが入力されている。抵抗２２とＮＭＯＳトランジスタ２１との接続部から基準電圧Ｖｒが出力される。
【００２１】
このような構成において、ＮＭＯＳトランジスタ２１のソースから演算増幅器Ａ４の反転入力端に負帰還が施されているため、ＮＭＯＳトランジスタ２１のソース電圧は、発光量制御電圧Ｖｃｏｎｔと等しくなる。抵抗２２と抵抗２３の各抵抗値を等しくすると、ＮＭＯＳトランジスタ２１のドレイン電圧は(Ｖｃｃ−Ｖｃｏｎｔ)になる。該ドレイン電圧は、基準電圧Ｖｒとして演算増幅器Ａ２の反転入力端に出力され、すなわち、Ｖｒ＝Ｖｃｃ−Ｖｃｏｎｔとなる。
【００２２】
演算増幅器Ａ２は電圧比較器をなし、演算増幅器Ａ２の出力信号が、Ｓ／Ｈ回路３を介して演算増幅器Ａ３の非反転入力端に入力され、ボルテージホロワを形成する演算増幅器Ａ３でインピーダンス変換された後、スイッチ回路ＳＷ４を介してレーザダイオードＬＤを発光させる。レーザダイオードＬＤの発光量に応じたモニタ電流ＩｍがフォトダイオードＰＤから発生し、該モニタ電流Ｉｍは、電流電圧変換回路５によってモニタ電圧Ｖｍに変換され演算増幅器Ａ２の非反転入力端に帰還され、演算増幅器Ａ２は、モニタ電圧Ｖｍが基準電圧ＶｒになるようにレーザダイオードＬＤの発光量の制御を行う。
【００２３】
制御信号ｘｓｌｐがハイ（Ｈｉｇｈ）レベルになると、スイッチ回路ＳＷ１及びＳＷ３がオンして導通状態になり、スイッチ回路ＳＷ２がオフして遮断状態になる。ここで、演算増幅器Ａ１はＣＭＯＳで形成され入力端のインピーダンスが高いことから、スイッチ回路ＳＷ３には、ほとんど電流が流れることはなく、スイッチ回路ＳＷ３のオン抵抗の影響を受けることなく、演算増幅器Ａ２の非反転入力端の電圧を基準電圧Ｖｒにすることができる。
【００２４】
次に、制御信号ｘｓｌｐがロー（Ｌｏｗ）レベルになると、スイッチ回路ＳＷ１及びＳＷ３がそれぞれオフして遮断状態になると共に、スイッチ回路ＳＷ２がオンして導通状態になる。演算増幅器Ａ１には、スイッチ回路ＳＷ２によって負帰還がかかり、演算増幅器Ａ１の出力端は基準電圧Ｖｒになることから過渡応答性を改善することができる。
【００２５】
このように、本第１の実施の形態における半導体レーザ制御回路は、外部の制御装置からの制御信号ｘｓｌｐがハイレベルになると、スイッチ回路ＳＷ３によって演算増幅器Ａ１の出力電圧が演算増幅器Ａ２の非反転入力端に出力されると共に、スイッチ回路ＳＷ３を介して出力された演算増幅器Ａ１の出力電圧をスイッチ回路ＳＷ１で演算増幅器Ａ１の反転入力端に帰還させるようにし、外部の制御装置からの制御信号ｘｓｌｐがローレベルになると、スイッチ回路ＳＷ１及びＳＷ３はそれぞれオフして遮断状態になると共に、スイッチ回路ＳＷ２によって演算増幅器Ａ１の負帰還回路が形成されるようにした。
【００２６】
このことから、演算増幅器Ａ１の非反転入力端に基準電圧Ｖｒを入力することにより、制御信号ｘｓｌｐに応じて、モニタ電圧Ｖｍが入力される演算増幅器Ａ２の非反転入力端に基準電圧Ｖｒを入力することができ、フォトダイオードの接合容量による動作遅れを小さくすることができると共に、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。
【００２７】
なお、前記第１の実施の形態における図１において、スイッチ回路ＳＷ１及びＳＷ２をそれぞれなくすと共に、演算増幅器Ａ１の反転入力端を演算増幅器Ａ２の非反転入力端に接続するようにしてもよい。このようにすることによっても、図６で示した従来技術におけるスイッチ回路１１１のオン抵抗の影響をなくすことができ、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。しかし、このようにすると、スイッチ回路ＳＷ３がオフして遮断状態になっている場合、演算増幅器Ａ１の出力端の電圧は演算増幅器Ａ１のＧＮＤ端の電圧、すなわち接地電圧に下降することから、半導体レーザ制御回路において、半導体レーザＬＤの発光量制御を開始するときにおける該発光量制御の過渡応答特性が図１で示した場合よりも悪くなる。
【００２８】
第２の実施の形態．
図２は、本発明の第２の実施の形態における半導体レーザ制御回路の例を示した回路図である。なお、図２では、図１と同じものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の演算増幅器Ａ１及びスイッチ回路ＳＷ１〜ＳＷ３の代わりに演算増幅器Ａ１１を設けたことにあり、これに伴って図１の半導体レーザ制御回路１を半導体レーザ制御回路１ａにしたことにある。
【００２９】
図２において、半導体レーザ制御回路１ａは、演算増幅器Ａ２，Ａ３，Ａ１１、スイッチ回路ＳＷ４、基準電圧発生回路２、Ｓ／Ｈ回路３、ホールドコンデンサ４、電流電圧変換回路５及びフォトダイオードＰＤで構成されている。なお、演算増幅器Ａ１１は補助回路部をなす。
演算増幅器Ａ１１は、出力端が反転入力端に接続されてボルテージホロワを形成しており、該出力端は、演算増幅器Ａ２の非反転入力端に接続され該接続部をａ点とする。演算増幅器Ａ１１の非反転入力端には、基準電圧発生回路２からの基準電圧Ｖｒが入力され、演算増幅器Ａ１１には、動作制御信号として制御信号ｘｓｌｐ及び発光量制御電圧Ｖｃｏｎｔがそれぞれ入力されている。
【００３０】
演算増幅器Ａ１１は、ローレベルの制御信号ｘｓｌｐが入力されると、内部の出力素子がオフして、出力端が開放状態になる。また、演算増幅器Ａ１１は、ハイレベルの制御信号ｘｓｌｐが入力されると、内部の出力素子がオンして出力端から（Ｖｃｃ−Ｖｃｏｎｔ）の電圧を出力する。
【００３１】
図３は、レーザダイオードＬＤが１スキャンする間における、パルス変調データ信号ＳＤ、ａ点の電圧Ｖａ及び制御信号ＳＨの波形例を示したタイミングチャートである。図３を用いて、演算増幅器Ａ１１の動作についてもう少し詳細に説明する。
図３において、区間Ａは、スキャンを開始する前の状態を示しており、パルス変調データ信号ＳＤはハイレベルであり、スイッチ回路ＳＷ４はオフして遮断状態になってレーザダイオードＬＤは消灯している。また、制御信号ｘｓｌｐがローレベルであることから演算増幅器Ａ１１の出力端は開放状態になっており、制御信号ＳＨはハイレベルであることから、Ｓ／Ｈ回路３はホールド動作を行っている。このように、区間Ａでは、フォトダイオードＰＤにはモニタ電流Ｉｍが流れていないので、ａ点の電圧Ｖａは電源電圧Ｖｃｃとなる。
【００３２】
次に、区間Ｂは、スキャンの開始直後であり、電流電圧変換回路５から出力されたモニタ電圧Ｖｍを、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)に設定する区間である。パルス変調データ信号ＳＤはまだハイレベルであり、したがってスイッチ回路ＳＷ４はオフして遮断状態であり、レーザダイオードＬＤは消灯している。また、演算増幅器Ａ１１の出力端はオンして出力電圧がａ点に出力され、ａ点の電圧Ｖａが所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)に設定される。しかし、区間Ｂでは、区間Ａに引く続いて、Ｓ／Ｈ回路３はホールド動作状態のままである。このように、区間Ｂでは、ａ点の電圧Ｖａは、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)になる。
【００３３】
次に、区間Ｃは、画像データを書き込む間のレーザダイオードＬＤの駆動電流を設定する区間である。パルス変調データ信号ＳＤがローレベルになることによってスイッチ回路ＳＷ４がオンして、レーザダイオードＬＤを点灯させる。演算増幅器Ａ１１の出力は開放状態であり、電流電圧変換回路５からはフォトダイオードＰＤの光電流を電圧に変換した値がモニタ電圧Ｖｍとして出力される。該モニタ電圧Ｖｍが所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)になるように、レーザダイオードＬＤの駆動電流が制御され、Ｓ／Ｈ回路３は該駆動電流が得られるように入力された電圧のサンプリングを行う。また、区間Ｃでのａ点の電圧Ｖａは、所定の電圧(Ｖｃｃ−Ｖｃｏｎｔ)を維持している。
【００３４】
次に、区間Ｄは、入力されたパルス変調データ信号ＳＤに基づいてレーザダイオードＬＤが点滅し、画像を書き込む期間である。演算増幅器Ａ１１の出力端は開放状態であり、Ｓ／Ｈ回路３はホールド動作状態になる。また、ａ点の電圧Ｖａは、レーザダイオードＬＤの点滅に同期して電源電圧Ｖｃｃと目標電圧(Ｖｃｃ−Ｖｃｏｎｔ)との間を上下する。
【００３５】
図４は、演算増幅器Ａ１１の内部回路における出力回路部を示した回路図であり、図４では該出力回路部以外の部分は省略して示している。
図４の出力回路部３１において、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｍ４は、演算増幅器Ａ１１の出力回路素子である。ＰＭＯＳトランジスタＭ３はＰＭＯＳトランジスタＭ４の負荷をなしており、ＰＭＯＳトランジスタＭ３及びＭ４でソースフォロア回路を形成している。
【００３６】
ＰＭＯＳトランジスタＭ１及びＭ２は、演算増幅器Ａ１１の出力回路をオフさせるためのスイッチ素子である。ＰＭＯＳトランジスタＭ１及びＭ２において、各ドレインは、対応するＰＭＯＳトランジスタＭ３及びＭ４のゲートにそれぞれ接続され、各ソースは、それぞれ電源電圧Ｖｃｃに接続され、各ゲートにはそれぞれ制御信号ｘｓｌｐが入力されている。制御信号ｘｓｌｐがローレベルになると、ＰＭＯＳトランジスタＭ１及びＭ２は共にオンし、ＰＭＯＳトランジスタＭ３及びＭ４の各ゲートをそれぞれ電源電圧Ｖｃｃに接続し、ＰＭＯＳトランジスタＭ３及びＭ４をそれぞれオフさせ、演算増幅器Ａ１１の出力をオフして開放状態にする。
【００３７】
一方、ＰＭＯＳトランジスタＭ４のドレイン電流ｉ１は、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路とＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路を介してＰＭＯＳトランジスタＭ１０に同じドレイン電流ｉ１を流している。また、ＰＭＯＳトランジスタＭ１０のゲートには、発光量制御電圧Ｖｃｏｎｔが入力されており、ＰＭＯＳトランジスタＭ１０のゲート−ソース電圧をＶｇｓとすると、ＰＭＯＳトランジスタＭ１０のソース電圧は（Ｖｃｏｎｔ＋Ｖｇｓ）となる。ＰＭＯＳトランジスタＭ１０のソースにはＰＭＯＳトランジスタＭ１２のゲートが接続されており、ＰＭＯＳトランジスタＭ１２のソースは、演算増幅器Ａ１１の出力端ＯＵＴに接続され、ＰＭＯＳトランジスタＭ１２のドレインは開放されている。
【００３８】
更に、ＰＭＯＳトランジスタＭ１２のゲートは、ＮＭＯＳトランジスタＭ１１を介して接地電圧ＧＮＤに接続されている。ＮＭＯＳトランジスタＭ１１のゲートには、インバータＩＮＶを介して制御信号ｘｓｌｐが入力されており、ＮＭＯＳトランジスタＭ１１は、制御信号ｘｓｌｐがローレベルになるとオンし、ＰＭＯＳトランジスタＭ１２のゲートを接地電圧ＧＮＤに接続する。なお、ＰＭＯＳトランジスタＭ４は第１のＭＯＳトランジスタを、ＰＭＯＳトランジスタＭ１０は第２のＭＯＳトランジスタを、ＰＭＯＳトランジスタＭ１２は第３のＭＯＳトランジスタをそれぞれなし、ＮＭＯＳトランジスタＭ６，Ｍ７及びＰＭＯＳトランジスタＭ８，Ｍ９はカレントミラー回路部をなしている。
【００３９】
このような構成において、ＰＭＯＳトランジスタＭ８〜Ｍ１０，Ｍ１２及びＮＭＯＳトランジスタＭ６，Ｍ７，Ｍ１１がなく、ＰＭＯＳトランジスタＭ４のドレインが接地電圧ＧＮＤに接続されている場合を想定すると、制御信号ｘｓｌｐがハイレベルからローレベルに変化して、演算増幅器Ａ１１の出力がオン状態からオフ状態に切り換わると、演算増幅器Ａ１１の出力電圧、すなわちａ点の電圧Ｖａには、図５で示すようなノイズが発生する。
【００４０】
これは、ＰＭＯＳトランジスタＭ２がオンすることでＰＭＯＳトランジスタＭ４のゲート電圧が電源電圧まで上昇するとき、ＰＭＯＳトランジスタＭ４のゲート−ソース間に形成されている容量Ｃ４を充電するために発生する。このとき充電される電荷の量は(Ｖｃｏｎｔ＋Ｖｇｓ)×Ｃ４である。このノイズはレーザダイオードＬＤの光量制御の精度を低下させ、光量制御の高速化の妨げにもなる。
【００４１】
このため、図４の回路では、ＰＭＯＳトランジスタＭ８〜Ｍ１０，Ｍ１２及びＮＭＯＳトランジスタＭ６，Ｍ７，Ｍ１１を追加してこのノイズの発生を防いでいる。
具体的には、ＰＭＯＳトランジスタＭ４に流れる電流を、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路及びＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路の２組のカレントミラー回路でＰＭＯＳトランジスタＭ１０に流す。ＰＭＯＳトランジスタＭ４及びＭ１０のトランジスタサイズを同じにすることで、これら２個のトランジスタのゲート−ソース間電圧Ｖｇｓは同じになる。
【００４２】
ＰＭＯＳトランジスタＭ１０のゲートには発光量制御電圧Ｖｃｏｎｔが入力されているため、ＰＭＯＳトランジスタＭ１０のソース電圧は（Ｖｃｏｎｔ＋Ｖｇｓ）となり、該電圧がＰＭＯＳトランジスタＭ１２のゲート電圧となる。また、ＰＭＯＳトランジスタＭ１２のソースは演算増幅器Ａ１１の出力端ＯＵＴに接続されていることから、ＰＭＯＳトランジスタＭ１２のソース−ゲート間容量Ｃ１２にはＮＭＯＳトランジスタＭ１１がオンすることで電圧（Ｖｃｏｎｔ＋Ｖｇｓ）で充電される。該電圧（Ｖｃｏｎｔ＋Ｖｇｓ）は、ＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４が充電される電圧と同じであり、しかも電流の流れる方向が逆である。
【００４３】
このことから、ＰＭＯＳトランジスタＭ１２のゲート−ソース間容量Ｃ１２とＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４を同じにすると、前述したノイズをキャンセルすることができる。なお、ＰＭＯＳトランジスタＭ４のゲート−ソース間容量Ｃ４と、ＰＭＯＳトランジスタＭ１２のゲート−ソース間容量Ｃ１２が同じ容量になるように、ＰＭＯＳトランジスタＭ４とＰＭＯＳトランジスタＭ１２のトランジスタサイズを同じにする。
【００４４】
このように、本第２の実施の形態における半導体レーザ制御回路は、外部の制御装置からハイレベルの制御信号ｘｓｌｐが入力されると、演算増幅器Ａ１１からの出力電圧が演算増幅器Ａ２の非反転入力端に出力されると共に、演算増幅器Ａ１１の出力電圧を演算増幅器Ａ１１の反転入力端に帰還させるようにし、外部の制御装置からローレベルの制御信号ｘｓｌｐが入力されると、演算増幅器Ａ１１から電圧が出力されないようにした。このことから、前記第１の実施の形態と同様の効果を得ることができる。
【００４５】
また、演算増幅器Ａ１１内の出力回路部において、ＰＭＯＳトランジスタＭ３と共にソースフォロア出力を形成するＰＭＯＳトランジスタＭ４を備え、ＰＭＯＳトランジスタＭ４に流れる電流を、ＮＭＯＳトランジスタＭ６及びＭ７で形成されたカレントミラー回路及びＰＭＯＳトランジスタＭ８及びＭ９で形成されたカレントミラー回路の２組のカレントミラー回路で、ゲートに発光量制御電圧Ｖｃｏｎｔが入力されているＰＭＯＳトランジスタＭ１０に流し、ＰＭＯＳトランジスタＭ１０のソース電圧がゲート電圧となるようにドレインを開放状態にしたＰＭＯＳトランジスタＭ１２を出力端ＯＵＴに接続するようにした。
【００４６】
このことから、ＰＭＯＳトランジスタＭ１０及びＭ１２のトランジスタサイズをＰＭＯＳトランジスタＭ４と同じにすることにより、ＰＭＯＳトランジスタＭ４のソース−ゲート間容量Ｃ４によるノイズをキャンセルすることができ、該ノイズによるレーザダイオードＬＤの光量制御の精度低下を防止することができると共に、レーザダイオードＬＤの光量制御の高速化を図ることができる。
【００４７】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ制御回路によれば、発光量検出回路部からの信号を前記所定値Ｖｒにする増幅回路部と、外部からの制御信号に応じて、該増幅回路部からの出力信号に対する発光量制御回路部の前記入力端への出力制御を行うと共に該増幅回路部の帰還回路を形成するスイッチ回路部とを備えるようにした。このことから、目標電圧に対する誤差を小さくしてレーザダイオードの発光量が正確に所望の値になるようにすることができる。
【００４８】
また、スイッチ回路部が、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は、発光量制御回路部の該入力端と前記増幅回路部の出力端を接続すると共に発光量制御回路部の該入力端の電圧を前記増幅回路部に帰還させ、前記発光量制御回路部による半導体レーザの発光量制御動作時には、前記増幅回路部からの出力信号に対する発光量制御回路部の前記入力端への出力を遮断すると共に前記増幅回路部の出力信号を該増幅回路部に帰還させるようにした。このことから、半導体レーザの発光量を検出するためにフォトダイオードを使用した場合において、該フォトダイオードの接合容量による半導体レーザへの駆動電流の制御動作の遅れを小さくすることができると共に、所定値Ｖｒに対する誤差を小さくして半導体レーザの発光量が正確に所望の値になるようにすることができる。
【００４９】
一方、補助回路部をなす増幅回路が、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は出力端から所定の電圧Ｖｒを出力し、前記発光量制御回路部による半導体レーザの発光量制御動作時には出力端をハイインピーダンス状態にするようにした。このことから、半導体レーザの発光量を検出するためにフォトダイオードを使用した場合において、該フォトダイオードの接合容量による半導体レーザへの駆動電流の制御動作の遅れを小さくすることができると共に、所定値Ｖｒに対する誤差を小さくして半導体レーザの発光量が正確に所望の値になるようにすることができる。
【００５０】
また、増幅回路の出力回路部が、所定の電圧Ｖｒを出力する素子の接合容量によって発生する出力信号のノイズをキャンセルするための付加容量を備えるようにし、具体的には、出力回路部を構成する第１から第３の各ＭＯＳトランジスタに同じＭＯＳトランジスタを使用するようにした。このことから、第１のＭＯＳトランジスタのソース−ゲート間容量によるノイズをキャンセルすることができ、該ノイズによる半導体レーザの光量制御の精度低下を防止することができると共に、半導体レーザの光量制御の高速化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ制御回路の例を示した回路図である。
【図２】 本発明の第２の実施の形態における半導体レーザ制御回路の例を示した回路図である。
【図３】 図２におけるパルス変調データ信号ＳＤ、ａ点の電圧Ｖａ及び制御信号ＳＨの波形例を示したタイミングチャートである。
【図４】 図２の演算増幅器Ａ１１の内部回路における出力回路部３１を示した回路図である。
【図５】 電圧Ｖａのノイズの例を示した図である。
【図６】 従来の半導体レーザ制御回路の例を示した回路図である。
【符号の説明】
１，１ａ 半導体レーザ制御回路
２ 基準電圧発生回路
３ Ｓ／Ｈ回路
４ ホールドコンデンサ
５ 電流電圧変換回路
３１ 出力回路部
Ａ１〜Ａ３，Ａ１１ 演算増幅器
ＳＷ１〜ＳＷ４ スイッチ回路
ＰＤ フォトダイオード
ＬＤ レーザダイオード
Ｍ１〜Ｍ４，Ｍ６〜Ｍ１２ ＭＯＳトランジスタ
Claims (4)
- 半導体レーザの発光量に応じた信号を出力する発光量検出回路部と、該発光量検出回路部からの該信号の電圧が所定値Ｖｒになるように、前記半導体レーザの駆動電流を制御して該半導体レーザの発光量を制御する発光量制御回路部と、該発光量制御回路部による前記半導体レーザへの駆動電流制御が開始される際、該発光量検出回路部からの信号が入力される前記発光量制御回路部の入力端を強制的に所定値Ｖｒにする補助回路部とを備えた半導体レーザの駆動電流を制御する半導体レーザ制御回路において、
前記補助回路部は、
外部からの制御信号に応じて前記発光量検出回路部からの信号を前記所定値Ｖｒにする、負帰還回路が形成された増幅回路からなり、
該増幅回路は、前記所定の電圧Ｖｒを出力する素子の接合容量によって発生する出力信号のノイズをキャンセルするための付加容量を備えた、該所定の電圧Ｖｒを出力する出力回路部を備え、発光量制御回路部の前記入力端を強制的に所定値Ｖｒにする場合は出力端から所定の電圧Ｖｒを出力し、前記発光量制御回路部による半導体レーザの発光量制御動作時には出力端を開放状態にすることを特徴とする半導体レーザ制御回路。 - 前記付加容量に充電される電荷量は、前記接合容量に充電される電荷量と等しいことを特徴とする請求項１記載の半導体レーザ制御回路。
- 前記増幅回路は、２つの入力信号の差動増幅を行うシングルエンド型の差動増幅回路部と、該差動増幅回路部からの出力信号に応じた電圧を出力端から出力する出力回路部とを備えた演算増幅器からなり、
該演算増幅器の出力回路部は、
前記差動増幅回路部の出力信号がゲートに入力される第１のＭＯＳトランジスタを有するソースフォロワ回路部と、
外部から所定の電圧Ｖｃｏｎｔがゲートに入力される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに流れる電流を該第２のＭＯＳトランジスタに供給するカレントミラー回路部と、
該カレントミラー回路部の出力端がゲートに接続され、一方の入出力端が前記演算増幅器の出力端に接続されると共に他方の入出力端が開放された第３のＭＯＳトランジスタと、
を備えることを特徴とする請求項１又は２記載の半導体レーザ制御回路。 - 前記接合容量は、第１のＭＯＳトランジスタにおけるゲート−ソース間の容量であり、前記付加容量は、第３のＭＯＳトランジスタにおけるゲート−ソース間の容量であることを特徴とする請求項３記載の半導体レーザ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231791A JP4082956B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体レーザ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231791A JP4082956B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体レーザ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071974A JP2004071974A (ja) | 2004-03-04 |
| JP4082956B2 true JP4082956B2 (ja) | 2008-04-30 |
Family
ID=32017452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231791A Expired - Fee Related JP4082956B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体レーザ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082956B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8379681B2 (en) | 2007-12-28 | 2013-02-19 | Ricoh Company, Ltd. | Laser diode driving device and image forming apparatus including the same |
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227638A (ja) * | 2006-02-23 | 2007-09-06 | Brother Ind Ltd | 光学制御装置 |
| JP5487637B2 (ja) | 2009-02-13 | 2014-05-07 | 富士ゼロックス株式会社 | 露光装置、画像形成装置、及び露光制御プログラム |
| JP6946748B2 (ja) * | 2017-05-29 | 2021-10-06 | 株式会社島津製作所 | レーザ装置 |
-
2002
- 2002-08-08 JP JP2002231791A patent/JP4082956B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8379681B2 (en) | 2007-12-28 | 2013-02-19 | Ricoh Company, Ltd. | Laser diode driving device and image forming apparatus including the same |
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004071974A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7729399B2 (en) | Semiconductor laser driving circuit less susceptible to noise interference | |
| US20060044070A1 (en) | Signal determining apparatus including amplifier circuit with variable response speed | |
| JP4445780B2 (ja) | 電圧レギュレータ | |
| JP4082956B2 (ja) | 半導体レーザ制御回路 | |
| JP2006343253A (ja) | 回路特性制御装置 | |
| JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
| US6850100B2 (en) | Output buffer circuit | |
| JP4108321B2 (ja) | 半導体レーザ装置 | |
| US6768677B2 (en) | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage | |
| EP0730158A1 (en) | Low offset comparator with time-shared input and current memory cell | |
| EP0933971A2 (en) | Light emitting element drive apparatus | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| EP0944187A2 (en) | Light emitting element control unit | |
| JP5194391B2 (ja) | 発光装置及び発光素子駆動方法 | |
| US5661739A (en) | Semiconductor laser driving circuit | |
| JP3843666B2 (ja) | レーザダイオード駆動回路及び画像記録装置 | |
| JPH08287688A (ja) | 半導体メモリ装置の入力保護回路 | |
| JPH09265329A (ja) | バイアス発生回路およびレギュレータ回路 | |
| US10761470B2 (en) | Printing apparatus and light-emitting element driving device | |
| JP4032448B2 (ja) | データ判定回路 | |
| JP6306413B2 (ja) | レギュレータ回路 | |
| JP5451430B2 (ja) | 発光素子駆動回路および画像形成装置 | |
| JP3408193B2 (ja) | Ｌｅｄ駆動回路 | |
| JP3196163B2 (ja) | レベル変換回路 | |
| JP2002084031A (ja) | 発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |