JP4080380B2 - 容量性負荷駆動装置 - Google Patents
容量性負荷駆動装置 Download PDFInfo
- Publication number
- JP4080380B2 JP4080380B2 JP2003171092A JP2003171092A JP4080380B2 JP 4080380 B2 JP4080380 B2 JP 4080380B2 JP 2003171092 A JP2003171092 A JP 2003171092A JP 2003171092 A JP2003171092 A JP 2003171092A JP 4080380 B2 JP4080380 B2 JP 4080380B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- main terminal
- capacitive load
- constant current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は容量性負荷駆動装置に係り、特に容量性負荷の高電圧駆動に適した容量性負荷駆動装置に関する。
【０００２】
【従来の技術】
ＥＬ表示素子等の容量性負荷は一般に高電圧（例えばピークトゥピーク値で１００〜１０００Ｖ）で駆動することを必要とし、その駆動回路には高耐圧が要求される。
【０００３】
また、ＥＬ表示素子は分極効果を有するため、交流駆動を必要とする。すなわち表示画素を一旦ある電圧極性で充電して発光させた後に放電を行っても表示画素内部には先に印加した電圧極性を打ち消す方向に分極が発生する。このため、再度同極性の電圧を印加して発光させる場合には発光輝度が低下することになる。そこで、一旦発光させた表示画素を再度発光させるためには前回と逆極性の電圧を印加することが必要となる。
【０００４】
図３は、従来の容量性負荷駆動装置を説明する図である（例えば特許文献１参照）。図において、容量性負荷１０を正の高電圧電源Ｖｈｐに充電する場合は、外部スイッチング素子Ｓ１をオン、外部スイッチング素子Ｓ２、Ｓ３、Ｓ４をオフした状態でサイリスタ７をオンする。サイリスタ７は、バッファ回路６内のＮＭＯＳトランジスタ６１をオンに制御し、アノードゲートからゲート駆動電流を引き抜くことによりオンすることができる。
【０００５】
容量性負荷１０の充電電流は、電源端子１〜サイリスタ７〜ダイオード８〜容量性負荷１０の経路で流れる。
【０００６】
次に、正の高電圧電源Ｖｈｐに充電された容量性負荷１０を放電する場合は、外部スイッチング素子Ｓ１、Ｓ２、Ｓ４をオフ、外部スイッチング素子Ｓ３をオンとしてサイリスタ９をオンする。この結果、容量性負荷１０の放電電流はサイリスタ９を介して電源端子２へ流れる。サイリスタ９は、バッファ回路６内のＰＭＯＳトランジスタ６２をオンに制御し、カソードゲートにゲート駆動電流を供給することによりオンされる。
【０００７】
次に、負の高電圧電源Ｖｈｎで容量性負荷１０を充電する場合は、外部スイッチング素子Ｓ１、Ｓ２、Ｓ３をオフ、外部スイッチング素子Ｓ４をオンにして電源端子２に負の高電圧電源Ｖｈｎを印加し、サイリスタ９をオンさせる。サイリスタ９がオンすると容量性負荷１０より電源端子２へ向かって充電電流が流れ、容量性負荷１０は負の高電圧電源Ｖｈｎに充電される。
【０００８】
次に、負の高電圧電源Ｖｈｎに充電された容量性負荷１０を放電する場合は、外部スイッチング素子Ｓ１、Ｓ３、Ｓ４をオフ、外部スイッチング素子Ｓ２をオンとし、電源端子１を０Ｖにバイアスしてサイリスタ７をオンにする。サイリスタ７は前記同様ＮＭＯＳトランジスタ６１をオンに制御することにより、アノードゲートからゲート駆動電流を引き抜いてオンにすることができる。
【０００９】
このように、電源端子１、２のいずれか一方をフローティング状態とすることにより、容量性負荷１０の正、負の高電圧駆動が可能となる。このため、図３の回路は電源ラインをフローティングとして駆動されるＥＬパネル走査線駆動回路に適している（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開平２−８２２９３号公報
【００１１】
【発明が解決しようとする課題】
前述のように、従来の容量性負荷駆動装置では、出力端子３に正の高電圧電源Ｖｈｐを送出するときは、第１の電源端子１に正の高電圧電源Ｖｈｐを印加し、第２の電源端子はフローティングとしてソース側のスイッチング素子７をオンする。第２の電源端子２は低電圧電源Ｖｂにより第１の電源端子に対し５Ｖ程度の低電位差に保たれる。また、ソース側スイッチング素子７のオン駆動電流は第１の電源端子から第２の電源端子に向かって流すことになり、その消費電力は低減することができる。
【００１２】
出力端子３に負の高電圧電源Ｖｈｎを送出するときは、第２の電源端子に負の高電圧電源Ｖｈｎを印加し、第１の電源端子をフローティングとしてシンク側のスイッチング素子９をオンする。この場合、シンク側スイッチング素子のオン駆動電流は第１の電源端子より供給することができる。
【００１３】
しかし、前記従来の容量性負荷駆動装置では、第１または第２の電源端子を高圧電源Ｓ１、Ｓ２，Ｓ３，Ｓ４の電位に対してフローティングにする必要が有り、このため高圧電源Ｓ２とＳ４の電圧の絶対値の総和値｜Ｖｈｐ｜＋｜Ｖｈｎ｜以上の絶縁耐力を必要とする。
【００１４】
このため、例えば前記低圧電源Ｖｂは、高絶縁性を有するトランス等により絶縁して構成することが不可欠となる。また、制御信号の伝達に際しては、フォトカプラ等を用いて絶縁することが必要となり、低価格のＥＬ駆動回路を提供するにあたり、コスト面で問題となる。
【００１５】
本発明はこれらの問題点に鑑みてなされたもので、簡易かつ高耐圧の容量性負荷駆動装置を提供する。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【００１７】
主電源と接続する第１主端子と、分極性を有する容量性負荷であるＥＬ素子と接続する第２主端子、カソードを互いに接続しそれぞれのアノードを前記第１主端子及び第２主端子に接続した第１ダイオード及び第２ダイオード、並びにアノードを互いに接続しそれぞれのカソードを前記第１主端子及び第２主端子に接続した第３ダイオード及び第４ダイオードを備えたダイオードブリッジと、前記第１ダイオード及び第２ダイオードの接続点と第３ダイオード及び第４ダイオードの接続点間に接続した、ＰＮＰトランジスタ及びバイアス抵抗からなる直列回路と前記バイアス抵抗によりバイアスが供給されるＮＰＮトランジスタからなる並列回路を備えたスイッチング回路と、前記ＰＮＰトランジスタにベース電流を供給するシンクモード定電流回路及び前記ＮＰＮトランジスタにベース電流を供給するソースモード定電流回路を備え、前記第１主端子に主電源電圧の正成分が印加されたとき前記シンクモード定電流回路をオンに制御し、第１主端子に負成分が印加されたとき前記ソースモード定電流回路をオンに制御して、前記ＰＮＰトランジスタ及びＮＰＮトランジスタを前記第１主端子及び第２主端子の電位にかかわらずオンオフ制御可能とした。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら説明する。図１は、本発明の実施形態にかかる容量性負荷駆動装置の概略を説明する図である。図において、ＡＣは主電源、Ｃは容量性負荷、Ｔ１はスイッチＳＷの第１主端子、Ｔ２はスイッチＳＷの第２主端子、ＴはスイッチＳＷの制御回路である。容量性負荷Ｃは例えばＥＬ表示素子であり、該素子は液晶表示素子のバックライト等に使用することができる。なお、複数の容量性負荷Ｃを備える場合は、スイッチＳＷは各容量性負荷毎に備えることができる。
【００１９】
図２は、本発明の実施形態にかかる容量性負荷駆動装置の詳細を説明する図である。図において、Ｄ１，Ｄ２，Ｄ３，Ｄ４はそれぞれ第１、第２，第３，第４ダイオードであり、これらによりダイオードブリッジ２１を構成する。Ｑ１，Ｑ２はそれぞれ第１，第２トランジスタ、Ｒ１，Ｒ２はそれぞれトランジスタＱ１，Ｑ２のバイアス抵抗であり、これらによりスイッチング回路２２を構成する。なお、スイッチング回路２２はダイオードＤ１，Ｄ２のカソード共通接続点ｔ１とダイオードＤ３，Ｄ４のアノード共通接続点ｔ２間に接続する。
【００２０】
ダイオードブリッジ２１及びスイッチング回路２２により双方向スイッチ２０を構成する。Ｔ１は双方向性スイッチの第１主端子であり、主電源ＡＣと接続する。Ｔ２は双方向性スイッチの第２主端子であり、容量性負荷Ｃと接続する。
【００２１】
また、Ｔ３は第１トランジスタＱ１のベースに接続したシンク側駆動入力端子、Ｔ４は第２トランジスタＱ１２ベースに接続したソース側駆動入力端子である。
【００２２】
Ｑ３は第３トランジスタ、Ｒ４及びＤ７，Ｄ８は第３トランジスタＱ３のバイアス用の抵抗及びダイオード、Ｒ３は入力抵抗、Ｔ５は第１制御入力端子であり、これらによりシンクモードの定電流回路２３を構成する。
【００２３】
Ｑ４は第４トランジスタ、Ｒ５及びＤ９，Ｄ１０は第４トランジスタＱ４のバイアス用の抵抗及びダイオード、Ｒ６は入力抵抗、Ｔ６は第２制御入力端子であり、これらによりソースモード定電流回路２４を構成する。また、シンクモード定電流回路２３及びソースモード定電流回路２４はそれぞれダイオードＤ５，Ｄ６を介してシンク駆動入力端子Ｔ３及びソース駆動入力端子Ｔ４に接続する。また、ＶＢは定電流回路２４の電源である。
【００２４】
双方向スイッチ２０のオン制御は、シンクモード定電流回路２３における制御入力端子Ｔ５の電位を高レベル（制御用電源ＶＢの電位）とし、かつ、ソースモード定電流回路２における制御入力端子Ｔ６の電位を低レベル（接地電位）とする。これによりシンクモード定電流回路２３及びソースモード定電流回路２４はそれぞれ定電流の駆動電流をトランジスタＱ１及びＱ２に供給する。これによりスイッチング回路２２はオンになり、第１主端子Ｔ１及び第２主端子間は導通する。
【００２５】
また、双方向スイッチ２０のオフ制御は、シンクモード定電流回路２３における制御入力端子Ｔ５電位を低レベル（接地電位）とし、かつ、ソースモード定電流回路２４における制御入力端子Ｔ６の電位を高レベル（制御用電源ＶＢの電位）とする。これによりシンクモード定電流回路２３及びソースモード定電流回路２４は定電流を供給しない。これによりスイッチング回路２２はオフになり、第１主端子Ｔ１及び第２主端子間は非導通となる。
【００２６】
次に、実施形態にかかる容量性負荷駆動装置を構成する双方向スイッチ２０のオン制御を行う場合、双方向スイッチ２０の主端子（Ｔ１及びＴ２）の電位によらずオン制御が行われる理由を説明する。
【００２７】
まず、双方向スイッチ２０の主端子Ｔ１に交流電源ＡＣの正成分が印加された状態のとき、双方向スイッチ２０をオンさせる場合には、シンクモード定電流回路２３をオンとする。これによりダイオードＤ１を介して抵抗Ｒ１にシンク定電流Ｉ１を流す。第１トランジスタＱ１のＶＢＥ１がＶＢＥ１＞Ｉ１×Ｒ１を満たすとＰＮＰトランジスタＱ１が導通し、コレクタ電流ＩＣＥ１が抵抗Ｒ２に流れる。さらに、この電流により、第２トランジスタＱ２のＶＢＥ２がＶＢＥ２＞ＩＣＥ１×Ｒ２を満たすと第２トランジスタＱ２が導通し、コレクタ電流ＩＣＥ２がダイオードＤ１及びダイオードＤ４を介して流れ、第１主端子Ｔ１及び第２主端子Ｔ２間が導通して容量負荷Ｃを正電位に充電する。
【００２８】
一方、双方向スイッチ２０の主端子Ｔ１に交流電源ＡＣの負成分が印加された状態のとき、双方向スイッチ２０をオンさせる場合には、ソースモード定電流回路２４をオンとし、これによりダイオードＤ６を介して抵抗Ｒ２にソース定電流Ｉ２を流す。第２トランジスタＱ２のＶＢＥ２がＶＢＥ２＞Ｉ２×Ｒ２を満たすと第２トランジスタＱ２導通し、コレクタ電流ＩＣＥ２がダイオードＤ２及びダイオードＤ３を介して流れ、第１主端子Ｔ１及び第２主端子Ｔ２間が導通して容量負荷Ｃを負電位に充電する。
【００２９】
これにより、双方向スイッチ２０の主端子Ｔ１及び主端子Ｔ２の電位に係わらず、双方向スイッチ２０をオン・オフ制御することができる。
【００３０】
以上説明したように、本実施形態によれば、双方向スイッチ２０の主端子の電位に係わらず交流電源ＡＣをオン・オフ制御することができる。これにより、電源の主端子をフローティングにするために必要とされる電源トランスの絶縁性能を緩和することができる。また、制御入力端子Ｔ５，Ｔ６に供給する制御信号の入力回路を絶縁するためのフォトカプラは不要となる。なお、前記スイッチング回路２２はバイポーラトランジスタの外、ＭＯＳＦＥＴ、Ｊ（接合型）−ＦＥＴ、ＩＧＢＴ等のスイッチング素子により構成することができる。
【００３１】
【発明の効果】
以上説明したように本発明によれば、簡易かつ高耐圧の容量性負荷駆動装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる容量性負荷駆動装置の概略を説明する図である。
【図２】本発明の実施形態にかかる容量性負荷駆動装置の詳細を説明する図である。
【図３】従来の容量性負荷駆動装置を説明する図である。
【符号の説明】
２０ 双方向スイッチ
２１ ダイオードブリッジ
２２ スイッチング回路
２３ シンクモード定電流源
２４ ソースモード定電流源
ＡＣ 交流電源
Ｔ１ 第１主端子
Ｔ２ 第２主端子
Ｔ３ 第１駆動入力端子
Ｔ４ 第２駆動入力端子
Ｔ５ 第１制御入力端子
Ｔ６ 第２制御入力端子
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｃ 容量性負荷
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
Ｑ４ 第４トランジスタ
Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０ ダイオード
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗
ＶＢ 制御用電源
【発明の属する技術分野】
本発明は容量性負荷駆動装置に係り、特に容量性負荷の高電圧駆動に適した容量性負荷駆動装置に関する。
【０００２】
【従来の技術】
ＥＬ表示素子等の容量性負荷は一般に高電圧（例えばピークトゥピーク値で１００〜１０００Ｖ）で駆動することを必要とし、その駆動回路には高耐圧が要求される。
【０００３】
また、ＥＬ表示素子は分極効果を有するため、交流駆動を必要とする。すなわち表示画素を一旦ある電圧極性で充電して発光させた後に放電を行っても表示画素内部には先に印加した電圧極性を打ち消す方向に分極が発生する。このため、再度同極性の電圧を印加して発光させる場合には発光輝度が低下することになる。そこで、一旦発光させた表示画素を再度発光させるためには前回と逆極性の電圧を印加することが必要となる。
【０００４】
図３は、従来の容量性負荷駆動装置を説明する図である（例えば特許文献１参照）。図において、容量性負荷１０を正の高電圧電源Ｖｈｐに充電する場合は、外部スイッチング素子Ｓ１をオン、外部スイッチング素子Ｓ２、Ｓ３、Ｓ４をオフした状態でサイリスタ７をオンする。サイリスタ７は、バッファ回路６内のＮＭＯＳトランジスタ６１をオンに制御し、アノードゲートからゲート駆動電流を引き抜くことによりオンすることができる。
【０００５】
容量性負荷１０の充電電流は、電源端子１〜サイリスタ７〜ダイオード８〜容量性負荷１０の経路で流れる。
【０００６】
次に、正の高電圧電源Ｖｈｐに充電された容量性負荷１０を放電する場合は、外部スイッチング素子Ｓ１、Ｓ２、Ｓ４をオフ、外部スイッチング素子Ｓ３をオンとしてサイリスタ９をオンする。この結果、容量性負荷１０の放電電流はサイリスタ９を介して電源端子２へ流れる。サイリスタ９は、バッファ回路６内のＰＭＯＳトランジスタ６２をオンに制御し、カソードゲートにゲート駆動電流を供給することによりオンされる。
【０００７】
次に、負の高電圧電源Ｖｈｎで容量性負荷１０を充電する場合は、外部スイッチング素子Ｓ１、Ｓ２、Ｓ３をオフ、外部スイッチング素子Ｓ４をオンにして電源端子２に負の高電圧電源Ｖｈｎを印加し、サイリスタ９をオンさせる。サイリスタ９がオンすると容量性負荷１０より電源端子２へ向かって充電電流が流れ、容量性負荷１０は負の高電圧電源Ｖｈｎに充電される。
【０００８】
次に、負の高電圧電源Ｖｈｎに充電された容量性負荷１０を放電する場合は、外部スイッチング素子Ｓ１、Ｓ３、Ｓ４をオフ、外部スイッチング素子Ｓ２をオンとし、電源端子１を０Ｖにバイアスしてサイリスタ７をオンにする。サイリスタ７は前記同様ＮＭＯＳトランジスタ６１をオンに制御することにより、アノードゲートからゲート駆動電流を引き抜いてオンにすることができる。
【０００９】
このように、電源端子１、２のいずれか一方をフローティング状態とすることにより、容量性負荷１０の正、負の高電圧駆動が可能となる。このため、図３の回路は電源ラインをフローティングとして駆動されるＥＬパネル走査線駆動回路に適している（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開平２−８２２９３号公報
【００１１】
【発明が解決しようとする課題】
前述のように、従来の容量性負荷駆動装置では、出力端子３に正の高電圧電源Ｖｈｐを送出するときは、第１の電源端子１に正の高電圧電源Ｖｈｐを印加し、第２の電源端子はフローティングとしてソース側のスイッチング素子７をオンする。第２の電源端子２は低電圧電源Ｖｂにより第１の電源端子に対し５Ｖ程度の低電位差に保たれる。また、ソース側スイッチング素子７のオン駆動電流は第１の電源端子から第２の電源端子に向かって流すことになり、その消費電力は低減することができる。
【００１２】
出力端子３に負の高電圧電源Ｖｈｎを送出するときは、第２の電源端子に負の高電圧電源Ｖｈｎを印加し、第１の電源端子をフローティングとしてシンク側のスイッチング素子９をオンする。この場合、シンク側スイッチング素子のオン駆動電流は第１の電源端子より供給することができる。
【００１３】
しかし、前記従来の容量性負荷駆動装置では、第１または第２の電源端子を高圧電源Ｓ１、Ｓ２，Ｓ３，Ｓ４の電位に対してフローティングにする必要が有り、このため高圧電源Ｓ２とＳ４の電圧の絶対値の総和値｜Ｖｈｐ｜＋｜Ｖｈｎ｜以上の絶縁耐力を必要とする。
【００１４】
このため、例えば前記低圧電源Ｖｂは、高絶縁性を有するトランス等により絶縁して構成することが不可欠となる。また、制御信号の伝達に際しては、フォトカプラ等を用いて絶縁することが必要となり、低価格のＥＬ駆動回路を提供するにあたり、コスト面で問題となる。
【００１５】
本発明はこれらの問題点に鑑みてなされたもので、簡易かつ高耐圧の容量性負荷駆動装置を提供する。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【００１７】
主電源と接続する第１主端子と、分極性を有する容量性負荷であるＥＬ素子と接続する第２主端子、カソードを互いに接続しそれぞれのアノードを前記第１主端子及び第２主端子に接続した第１ダイオード及び第２ダイオード、並びにアノードを互いに接続しそれぞれのカソードを前記第１主端子及び第２主端子に接続した第３ダイオード及び第４ダイオードを備えたダイオードブリッジと、前記第１ダイオード及び第２ダイオードの接続点と第３ダイオード及び第４ダイオードの接続点間に接続した、ＰＮＰトランジスタ及びバイアス抵抗からなる直列回路と前記バイアス抵抗によりバイアスが供給されるＮＰＮトランジスタからなる並列回路を備えたスイッチング回路と、前記ＰＮＰトランジスタにベース電流を供給するシンクモード定電流回路及び前記ＮＰＮトランジスタにベース電流を供給するソースモード定電流回路を備え、前記第１主端子に主電源電圧の正成分が印加されたとき前記シンクモード定電流回路をオンに制御し、第１主端子に負成分が印加されたとき前記ソースモード定電流回路をオンに制御して、前記ＰＮＰトランジスタ及びＮＰＮトランジスタを前記第１主端子及び第２主端子の電位にかかわらずオンオフ制御可能とした。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら説明する。図１は、本発明の実施形態にかかる容量性負荷駆動装置の概略を説明する図である。図において、ＡＣは主電源、Ｃは容量性負荷、Ｔ１はスイッチＳＷの第１主端子、Ｔ２はスイッチＳＷの第２主端子、ＴはスイッチＳＷの制御回路である。容量性負荷Ｃは例えばＥＬ表示素子であり、該素子は液晶表示素子のバックライト等に使用することができる。なお、複数の容量性負荷Ｃを備える場合は、スイッチＳＷは各容量性負荷毎に備えることができる。
【００１９】
図２は、本発明の実施形態にかかる容量性負荷駆動装置の詳細を説明する図である。図において、Ｄ１，Ｄ２，Ｄ３，Ｄ４はそれぞれ第１、第２，第３，第４ダイオードであり、これらによりダイオードブリッジ２１を構成する。Ｑ１，Ｑ２はそれぞれ第１，第２トランジスタ、Ｒ１，Ｒ２はそれぞれトランジスタＱ１，Ｑ２のバイアス抵抗であり、これらによりスイッチング回路２２を構成する。なお、スイッチング回路２２はダイオードＤ１，Ｄ２のカソード共通接続点ｔ１とダイオードＤ３，Ｄ４のアノード共通接続点ｔ２間に接続する。
【００２０】
ダイオードブリッジ２１及びスイッチング回路２２により双方向スイッチ２０を構成する。Ｔ１は双方向性スイッチの第１主端子であり、主電源ＡＣと接続する。Ｔ２は双方向性スイッチの第２主端子であり、容量性負荷Ｃと接続する。
【００２１】
また、Ｔ３は第１トランジスタＱ１のベースに接続したシンク側駆動入力端子、Ｔ４は第２トランジスタＱ１２ベースに接続したソース側駆動入力端子である。
【００２２】
Ｑ３は第３トランジスタ、Ｒ４及びＤ７，Ｄ８は第３トランジスタＱ３のバイアス用の抵抗及びダイオード、Ｒ３は入力抵抗、Ｔ５は第１制御入力端子であり、これらによりシンクモードの定電流回路２３を構成する。
【００２３】
Ｑ４は第４トランジスタ、Ｒ５及びＤ９，Ｄ１０は第４トランジスタＱ４のバイアス用の抵抗及びダイオード、Ｒ６は入力抵抗、Ｔ６は第２制御入力端子であり、これらによりソースモード定電流回路２４を構成する。また、シンクモード定電流回路２３及びソースモード定電流回路２４はそれぞれダイオードＤ５，Ｄ６を介してシンク駆動入力端子Ｔ３及びソース駆動入力端子Ｔ４に接続する。また、ＶＢは定電流回路２４の電源である。
【００２４】
双方向スイッチ２０のオン制御は、シンクモード定電流回路２３における制御入力端子Ｔ５の電位を高レベル（制御用電源ＶＢの電位）とし、かつ、ソースモード定電流回路２における制御入力端子Ｔ６の電位を低レベル（接地電位）とする。これによりシンクモード定電流回路２３及びソースモード定電流回路２４はそれぞれ定電流の駆動電流をトランジスタＱ１及びＱ２に供給する。これによりスイッチング回路２２はオンになり、第１主端子Ｔ１及び第２主端子間は導通する。
【００２５】
また、双方向スイッチ２０のオフ制御は、シンクモード定電流回路２３における制御入力端子Ｔ５電位を低レベル（接地電位）とし、かつ、ソースモード定電流回路２４における制御入力端子Ｔ６の電位を高レベル（制御用電源ＶＢの電位）とする。これによりシンクモード定電流回路２３及びソースモード定電流回路２４は定電流を供給しない。これによりスイッチング回路２２はオフになり、第１主端子Ｔ１及び第２主端子間は非導通となる。
【００２６】
次に、実施形態にかかる容量性負荷駆動装置を構成する双方向スイッチ２０のオン制御を行う場合、双方向スイッチ２０の主端子（Ｔ１及びＴ２）の電位によらずオン制御が行われる理由を説明する。
【００２７】
まず、双方向スイッチ２０の主端子Ｔ１に交流電源ＡＣの正成分が印加された状態のとき、双方向スイッチ２０をオンさせる場合には、シンクモード定電流回路２３をオンとする。これによりダイオードＤ１を介して抵抗Ｒ１にシンク定電流Ｉ１を流す。第１トランジスタＱ１のＶＢＥ１がＶＢＥ１＞Ｉ１×Ｒ１を満たすとＰＮＰトランジスタＱ１が導通し、コレクタ電流ＩＣＥ１が抵抗Ｒ２に流れる。さらに、この電流により、第２トランジスタＱ２のＶＢＥ２がＶＢＥ２＞ＩＣＥ１×Ｒ２を満たすと第２トランジスタＱ２が導通し、コレクタ電流ＩＣＥ２がダイオードＤ１及びダイオードＤ４を介して流れ、第１主端子Ｔ１及び第２主端子Ｔ２間が導通して容量負荷Ｃを正電位に充電する。
【００２８】
一方、双方向スイッチ２０の主端子Ｔ１に交流電源ＡＣの負成分が印加された状態のとき、双方向スイッチ２０をオンさせる場合には、ソースモード定電流回路２４をオンとし、これによりダイオードＤ６を介して抵抗Ｒ２にソース定電流Ｉ２を流す。第２トランジスタＱ２のＶＢＥ２がＶＢＥ２＞Ｉ２×Ｒ２を満たすと第２トランジスタＱ２導通し、コレクタ電流ＩＣＥ２がダイオードＤ２及びダイオードＤ３を介して流れ、第１主端子Ｔ１及び第２主端子Ｔ２間が導通して容量負荷Ｃを負電位に充電する。
【００２９】
これにより、双方向スイッチ２０の主端子Ｔ１及び主端子Ｔ２の電位に係わらず、双方向スイッチ２０をオン・オフ制御することができる。
【００３０】
以上説明したように、本実施形態によれば、双方向スイッチ２０の主端子の電位に係わらず交流電源ＡＣをオン・オフ制御することができる。これにより、電源の主端子をフローティングにするために必要とされる電源トランスの絶縁性能を緩和することができる。また、制御入力端子Ｔ５，Ｔ６に供給する制御信号の入力回路を絶縁するためのフォトカプラは不要となる。なお、前記スイッチング回路２２はバイポーラトランジスタの外、ＭＯＳＦＥＴ、Ｊ（接合型）−ＦＥＴ、ＩＧＢＴ等のスイッチング素子により構成することができる。
【００３１】
【発明の効果】
以上説明したように本発明によれば、簡易かつ高耐圧の容量性負荷駆動装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる容量性負荷駆動装置の概略を説明する図である。
【図２】本発明の実施形態にかかる容量性負荷駆動装置の詳細を説明する図である。
【図３】従来の容量性負荷駆動装置を説明する図である。
【符号の説明】
２０ 双方向スイッチ
２１ ダイオードブリッジ
２２ スイッチング回路
２３ シンクモード定電流源
２４ ソースモード定電流源
ＡＣ 交流電源
Ｔ１ 第１主端子
Ｔ２ 第２主端子
Ｔ３ 第１駆動入力端子
Ｔ４ 第２駆動入力端子
Ｔ５ 第１制御入力端子
Ｔ６ 第２制御入力端子
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｃ 容量性負荷
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
Ｑ４ 第４トランジスタ
Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０ ダイオード
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗
ＶＢ 制御用電源
Claims (2)
- 主電源と接続する第１主端子と、分極性を有する容量性負荷であるＥＬ素子と接続する第２主端子、カソードを互いに接続しそれぞれのアノードを前記第１主端子及び第２主端子に接続した第１ダイオード及び第２ダイオード、並びにアノードを互いに接続しそれぞれのカソードを前記第１主端子及び第２主端子に接続した第３ダイオード及び第４ダイオードを備えたダイオードブリッジと、
前記第１ダイオード及び第２ダイオードの接続点と第３ダイオード及び第４ダイオードの接続点間に接続した、ＰＮＰトランジスタ及びバイアス抵抗からなる直列回路と前記バイアス抵抗によりバイアスが供給されるＮＰＮトランジスタからなる並列回路を備えたスイッチング回路と、
前記ＰＮＰトランジスタにベース電流を供給するシンクモード定電流回路及び前記ＮＰＮトランジスタにベース電流を供給するソースモード定電流回路を備え、
前記第１主端子に主電源電圧の正成分が印加されたとき前記シンクモード定電流回路をオンに制御し、第１主端子に負成分が印加されたとき前記ソースモード定電流回路をオンに制御して、前記ＰＮＰトランジスタ及びＮＰＮトランジスタを前記第１主端子及び第２主端子の電位にかかわらずオンオフ制御可能としたことを特徴とする容量性負荷駆動装置。 - 請求項１記載の容量性負荷駆動装置において、前記ダイオードブリッジ、スイッチング回路及び定電流回路は集積回路化したことを特徴とする容量性負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171092A JP4080380B2 (ja) | 2003-06-16 | 2003-06-16 | 容量性負荷駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171092A JP4080380B2 (ja) | 2003-06-16 | 2003-06-16 | 容量性負荷駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011547A JP2005011547A (ja) | 2005-01-13 |
| JP4080380B2 true JP4080380B2 (ja) | 2008-04-23 |
Family
ID=34095698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171092A Expired - Fee Related JP4080380B2 (ja) | 2003-06-16 | 2003-06-16 | 容量性負荷駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4080380B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5144194B2 (ja) | 2007-09-25 | 2013-02-13 | パナソニック株式会社 | 点灯装置、および照明器具 |
| WO2011052834A1 (ko) * | 2009-10-26 | 2011-05-05 | (주)에어텍시스템 | 정전류 구동 led 모듈 장치 |
-
2003
- 2003-06-16 JP JP2003171092A patent/JP4080380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011547A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138200A (en) | Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit | |
| EP0442688A2 (en) | Switching circuit | |
| US7586467B2 (en) | Load drive circuit, integrated circuit, and plasma display | |
| US7605495B2 (en) | Dual supply circuit | |
| JPH10285949A (ja) | 半導体装置 | |
| US9722596B2 (en) | Electronic switch, and corresponding device and method | |
| US20080018174A1 (en) | Power control apparatus and method thereof | |
| KR101968342B1 (ko) | 디스플레이 패널용 전원 공급 시스템 | |
| KR101684688B1 (ko) | 백라이트 구동 회로 및 액정 디스플레이 장치 | |
| US9343016B2 (en) | Display device | |
| CN110544459B (zh) | 像素电路及其驱动方法以及显示装置 | |
| JP4080380B2 (ja) | 容量性負荷駆動装置 | |
| CN110752739B (zh) | 功率设备驱动装置 | |
| KR20040029082A (ko) | 하프 브리지 회로 및 이를 포함하는 장치 | |
| EP0360117B1 (en) | Circuit for driving a capacitive load | |
| US6867755B2 (en) | Device and method for driving EL device | |
| KR100440540B1 (ko) | 파워-오프 방전 회로를 갖는 액정 표시 장치 | |
| CN111564144B (zh) | 电源切换控制电路及显示装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| US8767420B1 (en) | Power supply for controlling a power switch | |
| JP2011199401A (ja) | 電源供給装置 | |
| TWI543528B (zh) | 雙向開關電路 | |
| JP4133623B2 (ja) | Ｅｌ駆動回路装置 | |
| JP2804259B2 (ja) | 容量性負荷の駆動装置 | |
| US7492211B2 (en) | Output driver equipped with a sensing resistor for measuring the current in the output driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |