JP4076572B1 - Non-insulated booster circuit for inrush current - Google Patents
Non-insulated booster circuit for inrush current Download PDFInfo
- Publication number
- JP4076572B1 JP4076572B1 JP2007150350A JP2007150350A JP4076572B1 JP 4076572 B1 JP4076572 B1 JP 4076572B1 JP 2007150350 A JP2007150350 A JP 2007150350A JP 2007150350 A JP2007150350 A JP 2007150350A JP 4076572 B1 JP4076572 B1 JP 4076572B1
- Authority
- JP
- Japan
- Prior art keywords
- switch
- inrush current
- load
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】起動時低抵抗負荷に対し、スイッチング式昇圧回路を用いたキャパシタ電源から突入電流を制限しないで起動することにより起動しやすくすると共に、突入電流により昇圧スイッチが破壊されるのを防ぐ。
【解決手段】低抵抗で起動される負荷4に対し突入電流を流して起動する突入電流対応非絶縁型昇回路であって、直列リアクトルL1と昇圧スイッチSW1を有する昇圧回路と、昇圧スイッチSW1をPWM制御するPWM制御手段2と、昇圧回路の出力側に直列接続される電源スイッチSW3と、負荷4の起動信号に基づき電源スイッチSW3をオンにし該オンにした後に所定の条件によりPWM制御手段2をオンにする起動制御手段3とを備え、負荷4の起動信号に基づき電源スイッチSW3をオンにして負荷4に突入電流を流し突入電流が減衰してからPWM制御手段2をオンにして昇圧する。
【選択図】図1An object of the present invention is to make it easy to start up from a capacitor power supply using a switching booster circuit without limiting the inrush current for a low resistance load at the time of start-up, and to prevent the boost switch from being destroyed by the inrush current.
A non-isolated boost circuit for inrush current that is activated by flowing an inrush current to a load 4 that is activated with a low resistance, and includes a booster circuit having a series reactor L1 and a booster switch SW1, and a booster switch SW1. PWM control means 2 for PWM control, a power switch SW3 connected in series to the output side of the booster circuit, and the power switch SW3 is turned on based on the start signal of the load 4 and then turned on. And a start control means 3 for turning on the power, and based on the start signal of the load 4, the power switch SW3 is turned on to cause an inrush current to flow through the load 4, and after the inrush current is attenuated, the PWM control means 2 is turned on to increase the voltage. .
[Selection] Figure 1
Description
本発明は、低抵抗で起動される負荷に対し突入電流を流して起動する突入電流対応非絶縁型昇圧回路に関する。 The present invention relates to rush current corresponding non-insulated boost circuit that starts flowing the inrush current to the load is started with a low resistance.
例えばモータや白熱球、ハロゲンヒータ等は、起動時の抵抗が低くほぼ短絡状態に近い起動時低抵抗負荷であり、起動時に大きな突入電流が流れる。そのためこのような起動時低抵抗負荷に給電する電源においては、大きな突入電流が流れるのを抑制する手段が設けられる(例えば、特許文献1参照)。
しかし、上記のような起動時低抵抗負荷の起動時に突入電流を制限すると、起動しにくくなり、起動に時間がかかるという問題がある。低温の環境になると、さらに起動特性が悪くなり起動しにくくなる。 However, if the inrush current is limited at the time of starting the low resistance load at the time of starting as described above, there is a problem that it becomes difficult to start and time is required for starting. In a low temperature environment, the startup characteristics are further deteriorated and it is difficult to start up.
キャパシタは、二次電池に比べて大電流を供給することができるので、負荷の起動時間や待機時間を短縮することができる。このようなキャパシタ電源にスイッチング式昇圧コンバータを用い、起動時低抵抗負荷に突入電流を制限することなく給電すると、起動時に大きな突入電流が流れるため、昇圧コンバータのスイッチング回路が破壊される。 Since the capacitor can supply a larger current than the secondary battery, the load startup time and standby time can be shortened. When a switching type boost converter is used for such a capacitor power supply and power is supplied to a low resistance load at start-up without limiting the inrush current, a large inrush current flows at start-up, which destroys the switching circuit of the boost converter.
本発明は、上記課題を解決するものであって、起動時低抵抗負荷に対し、スイッチング式昇圧回路を用いたキャパシタ電源から突入電流を制限しないで起動することにより起動しやすくすると共に、突入電流により昇圧スイッチが破壊されるのを防ぐことができるようにするものである。 The present invention solves the above-mentioned problem. For a low resistance load at the time of start-up, it is easy to start up without limiting the inrush current from the capacitor power source using the switching booster circuit, and the inrush current This makes it possible to prevent the boost switch from being destroyed.
そのために本発明は、低抵抗で起動される負荷に対し突入電流を流して起動する突入電流対応非絶縁型昇圧回路であって、キャパシタ電源と、前記キャパシタ電源と出力端との間に直列リアクトルと直列スイッチとを直列接続し前記直列リアクトルの出力側に前記キャパシタ電源と前記直列リアクトルとの直列回路を短絡する昇圧スイッチを並列接続した昇圧回路と、前記昇圧回路の出力端に並列接続される平滑用のコンデンサと、前記昇圧スイッチと前記直列スイッチをPWM制御するPWM制御手段と、前記昇圧回路の出力端と負荷との間に直列接続される電源投入スイッチと、負荷の起動信号に基づき前記電源投入スイッチをオンにし該オンにした後に所定の条件により前記PWM制御手段をオンにする起動制御手段とを備え、前記負荷の起動信号に基づき前記電源投入スイッチをオンにして前記キャパシタ電源により前記直列リアクトルを通して充電されている前記コンデンサから前記負荷に突入電流を流し、前記起動制御手段により前記所定の条件として前記突入電流が減衰してからPWM制御手段をオンにし前記昇圧スイッチと前記直列スイッチをPWM制御して昇圧することを特徴とする。 To this end, the present invention is a non-insulated booster circuit for inrush current that is activated by flowing an inrush current to a load that is activated with a low resistance, and includes a series reactor between a capacitor power source and the capacitor power source and an output terminal. And a series switch connected in series, and a booster circuit in which a booster switch that short-circuits the series circuit of the capacitor power supply and the series reactor is connected in parallel to the output side of the series reactor, and is connected in parallel to the output terminal of the booster circuit and a smoothing capacitor, a PWM control means for PWM controlling the series switch and the boost switch, and an output terminal of said boosting circuit and power-on switch connected in series between the load, based on said load activation signal the power-on switch on a start control means for turning on the PWM control means by a predetermined condition after to the oN, the negative Of the start signal to turn on the power-on switch based flow inrush current to the load from the capacitor being charged through said series reactor by the capacitor power supply, the rush current as the predetermined condition by the start control means After the attenuation, the PWM control means is turned on, and the boost switch and the series switch are boosted by PWM control .
前記起動制御手段は、前記所定の条件として、前記電源投入スイッチをオンにし一定時間経過後に前記PWM制御手段をオンにすることを特徴とし、また、前記起動制御手段は、前記所定の条件として、前記負荷に突入電流が流れピークを過ぎて所定値まで電流が減衰したことを判定して前記PWM制御手段をオンにすることを特徴とする。 Said activation control means, as said predetermined condition, said the power on switch is turned on, characterized in that to turn the PWM controller after a predetermined time has elapsed, also, the activation control means, as said predetermined condition, The PWM control means is turned on by determining that an inrush current flows through the load and the current has attenuated to a predetermined value after a peak.
本発明によれば、負荷の起動信号に基づき昇圧回路の出力側に直列接続される電源スイッチをオンにして負荷に突入電流を流し突入電流が減衰してからPWM制御手段をオンにして昇圧するので、負荷の起動時に突入電流を流し起動しやすくすることができると共に、突入電流により昇圧回路の昇圧スイッチが突入電流により破壊されるのを防ぐことができる。したがって、負荷の起動時間や待機時間を短縮することができる。 According to the present invention, the power supply switch connected in series to the output side of the booster circuit is turned on based on the start signal of the load, the inrush current is supplied to the load and the inrush current is attenuated, and then the PWM control means is turned on to boost the voltage. As a result, an inrush current can be passed when the load is activated to facilitate the activation, and the inrush current can prevent the boost switch of the booster circuit from being destroyed by the inrush current. Therefore, the load start time and standby time can be shortened.
以下、本発明の実施の形態を図面を参照しつつ説明する。図1は本発明に係る突入電流対応非絶縁型昇圧回路の実施の形態を説明する図であり、1はキャパシタ電源、2はPWM制御部、3は起動制御部、4は負荷、C1、C2、C11、C12はコンデンサ、L1は直列リアクトル、PD11、PD12はフォトダイオード、PT11、PT12はフォトトランジスタ、R11〜R17は抵抗、SW1〜SW3はスイッチ素子、TR11〜TR13はトランジスタを示す。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining an embodiment of a non-insulated booster circuit for inrush current according to the present invention. 1 is a capacitor power supply, 2 is a PWM control unit, 3 is a start-up control unit, 4 is a load, C1, C2 C11 and C12 are capacitors, L1 is a series reactor, PD11 and PD12 are photodiodes, PT11 and PT12 are phototransistors, R11 to R17 are resistors, SW1 to SW3 are switch elements, and TR11 to TR13 are transistors.
図1(a)において、キャパシタ電源1は、充電電源により充電して負荷4の給電要求により放電するものであり、負荷4は、起動時の抵抗が低くほぼ短絡状態に近いモータや白熱球、ハロゲンヒータ等の起動時低抵抗負荷である。キャパシタ電源1と負荷4との間には、直列リアクトルL1、スイッチ素子SW2、SW3を直列接続し、直列リアクトルL1の出力端にスイッチ素子SW1を接続して、キャパシタ電源1と直列リアクトルL1との直列回路を短絡している。直列リアクトルL1とスイッチ素子SW1、SW2は、PWM制御部2によりスイッチ素子SW1、SW2をオン−オフしてPWM(Pulse Width Modulation :パルス幅変調)制御し昇降圧する回路を構成するものである。スイッチ素子SW1は昇圧用のスイッチであり、昇圧モードの時、PWM制御によりオン−オフされキャパシタ電源1からトランス等を介することなく、直列リアクトルL1、スイッチ素子SW2、SW3を通して負荷4に給電する非絶縁型昇圧回路を構成している。スイッチ素子SW2は降圧用のスイッチであり、降圧モードの時、PWM制御によりオン−オフされる。スイッチ素子SW3は、負荷4を起動するときに投入する、所謂負荷4の電源投入スイッチである。スイッチ素子SW1〜SW3は、FET素子で示しているが、サイリスタ素子や接点であってもよい。直列リアクトルL1の入力側及びスイッチ素子SW2の出力側に接続されているコンデンサC1、C2は平滑用である。起動制御部3は、負荷4を起動する起動(オン)信号にしたがいスイッチ素子SW3のオン(SW3−ON)と、PWM制御部2のオン(PWM−ON)を制御するものであり、先にスイッチ素子SW3をオンにしてキャパシタ電源1により直列リアクトルL1を通して充電されているコンデンサC2から負荷4に突入電流を流して負荷4を起動しやすくしてから、所定の条件でPWM制御部2をオンにする。
In FIG. 1 (a), a
起動制御部3の具体的な回路構成例を示したのが図1(b)である。図1(b)において、負荷4を起動する起動(オン)信号は、抵抗R11とコンデンサC11との並列回路を通してNPNのトランジスタTR11のベース−エミッタ回路に入力される。そして、トランジスタTR11のコレクタに抵抗R12とフォトダイオードPD11が直列に接続され、フォトダイオードPD11とフォトカプラを構成するフォトトランジスタPT11からスイッチ素子SW3のオン(SW3−ON)信号が出力される。
FIG. 1B shows a specific circuit configuration example of the
また、抵抗R12とフォトダイオードPD11との直列回路に並列に抵抗R13とR14との直列回路、抵抗R13にPNPのトランジスタTR12のエミッタ−ベース回路がそれぞれ接続される。さらに、トランジスタTR12のコレクタに抵抗R15と抵抗R16の直列回路が接続され、抵抗R16と並列にコンデンサC12、NPNのトランジスタTR13のベース−エミッタ回路が接続される。そして、そのトランジスタTR13のコレクタに抵抗R17とフォトダイオードPD12が直列に接続され、フォトダイオードPD12とフォトカプラを構成するフォトトランジスタPT12からPWM制御部2のオン(PWM−ON)信号が出力される。
A series circuit of resistors R13 and R14 is connected in parallel to a series circuit of the resistor R12 and the photodiode PD11, and an emitter-base circuit of a PNP transistor TR12 is connected to the resistor R13. Further, a series circuit of a resistor R15 and a resistor R16 is connected to the collector of the transistor TR12, and a capacitor C12 and a base-emitter circuit of an NPN transistor TR13 are connected in parallel to the resistor R16. The resistor R17 and the photodiode PD12 are connected in series to the collector of the transistor TR13, and an on (PWM-ON) signal of the
この起動制御部3の回路により、負荷4を起動する起動(オン)信号が入力すると、トランジスタTR11がオンになって、フォトカプラのフォトダイオードPD11−フォトトランジスタPT11を介してスイッチ素子SW3をオンにする。トランジスタTR11がオンになると、トランジスタTR12もオンになってコンデンサC12の電圧がトランジスタTR13をオンにする電圧に達するまでのタイムデレィをもった後、トランジスタTR13がオンになってフォトカプラのフォトダイオードPD12−フォトトランジスタPT12を介してPWM制御部2をオンにする。このように、スイッチ素子SW3をオンにしてから一定時間遅延させた後、PWM制御部2をオンにするので、その間に負荷4に突入電流を流して、負荷4の起動時間を短縮することができる。また、突入電流が流れている間は、PWM制御によるスイッチ素子SW1のオン−オフ動作は行わないようにして、突入電流が減衰してからスイッチ素子SW1のオン−オフ動作を行うので、昇圧用のスイッチ素子SW1が突入電流により破壊されるのを防ぐことができる。
When a start (on) signal for starting the load 4 is input by the circuit of the
図2は負荷の起動とPWM制御のタイミングを説明する図、図3は本発明に係る突入電流対応非絶縁型昇圧回路の他の実施の形態を説明する図、図4は図3に示す起動制御部の構成例を示す図、図5は図3に示す起動制御部の他の構成例を示す図である。図中、図1と同じ符号は図1と同じのものを示し、21は信号立ち下がり検出回路、22は信号立ち上がり検出回路、23、28、30はラッチ回路、24、25はコンパレータ、26はインバータ、27、29はアンド回路、PD21、PD22はフォトダイオード、PT21、PT22はフォトトランジスタ、R1は電流検出用抵抗、R21〜R24、R31〜R36は抵抗、TR21〜TR25はトランジスタ、X31はシャントレギュレータを示す。 FIG. 2 is a diagram for explaining the timing of load activation and PWM control, FIG. 3 is a diagram for explaining another embodiment of a non-insulated booster circuit for inrush current according to the present invention, and FIG. 4 is a diagram showing the activation shown in FIG. FIG. 5 is a diagram illustrating a configuration example of the control unit, and FIG. 5 is a diagram illustrating another configuration example of the activation control unit illustrated in FIG. 3. 1, the same reference numerals as those in FIG. 1 denote the same elements as in FIG. 1, 21 is a signal falling detection circuit, 22 is a signal rising detection circuit, 23, 28 and 30 are latch circuits, 24 and 25 are comparators, and 26 is Inverter, 27 and 29 are AND circuits, PD21 and PD22 are photodiodes, PT21 and PT22 are phototransistors, R1 is a current detection resistor, R21 to R24, R31 to R36 are resistors, TR21 to TR25 are transistors, and X31 is a shunt regulator Indicates.
図1に示す実施形態では、遅延回路を使って負荷4に給電するスイッチ素子SW3のオンからPWM制御のオンまで、突入電流が減衰するまでの一定時間を遅延させるようにしたが、図2に示すように突入電流を検出して、突入電流を基準値Vs で判定してPWM制御のオンのタイミングを制御してもよい。この場合の突入電流が基準値Vs まで減衰するのを判定するためには、それより高い図2に示す基準値Vr により基準値Vs の判定回路を有効にすることが必要になる。その実施形態を図3〜図5により説明する。 In the embodiment shown in FIG. 1, a delay time is used to delay a certain time from when the switch element SW3 that supplies power to the load 4 is turned on until PWM control is turned on. by detecting the inrush current as shown, it may control the timing of on of the PWM control to determine the inrush current at the reference value V s. In order for this inrush current when it is determined that the to decay to the reference value V s, it is necessary to enable the determination circuit of the reference value V s by the reference value V r shown higher in Fig. 2 it. The embodiment will be described with reference to FIGS.
図3に示す実施形態では、電流検出用抵抗R1をキャパシタ電源1の出力に直列に挿入して接続し、起動制御部3は、起動(オン)によりスイッチ素子SW3をオンにした後、電流検出用抵抗R1により検出される電流に基づく突入電流が減衰したことを判定してPWM制御部2のオン(PWM−ON)の制御を行う。そのための起動制御部3を、例えば図4、図5に示す。
In the embodiment shown in FIG. 3, the current detection resistor R1 is inserted and connected in series with the output of the
図4において、信号立ち下がり検出回路21は、起動(オン)の信号を入力してその立ち下がりを検出し、信号立ち上がり検出回路22は、同じく起動(オン)の信号を入力してその立ち上がりを検出して、それぞれ検出した時点で検出パルスを出力する。ラッチ回路23は、信号立ち上がり検出回路22からの検出パルスによりラッチして、スイッチ素子SW3のオン(SW3−ON)信号を出力する。コンパレータ24は、電流検出用抵抗R1により検出された電流の検出値VI と基準値Vr とを入力して比較し、電流の検出値VI が基準値Vr を越えると、それまでのLからHになる信号を出力するものである。コンパレータ25は、電流検出用抵抗R1により検出された電流の検出値VI と基準値Vs とを入力して比較し、電流の検出値VI が基準値Vs を越えると、それまでのLからHになる信号を出力するものであり、インバータ26は、コンパレータ25の出力を反転させ、電流の検出値VI が基準値Vs まで減衰すると、コンパレータ25のL信号を反転させたH信号を出力する。アンド回路27は、ラッチ回路23の出力とコンパレータ24の出力とをアンド処理して、ラッチ回路28にその結果をラッチする。アンド回路29は、ラッチ回路28の出力とコンパレータ25の出力をインバータ26で反転した出力とをアンド処理して、ラッチ回路30にその結果をラッチしてPWM制御部2のオン(PWM−ON)信号を出力する。ラッチ回路23、28、30は、信号立ち下がり検出回路21からの検出パルスによりクリアされる。
In FIG. 4, a signal falling detection circuit 21 inputs a start (ON) signal and detects its falling, and a signal rising detection circuit 22 similarly inputs a start (ON) signal and detects its rising. A detection pulse is output at the time of detection. The
上記の回路によれば、図2に示すt0のタイミングでラッチ回路23がラッチされてスイッチ素子SW3のオン(SW3−ON)信号が出力され、t1のタイミングでラッチ回路28がラッチされる。このラッチ回路28がラッチされることにより、その後、突入電流が減衰するとt2のタイミングでアンド回路29のアンド条件に成立し、ラッチ回路30がラッチされてPWM制御部2のオン(PWM−ON)信号が出力される。
According to the above circuit, the
図5に示す回路は、図1(b)に示した遅延回路に代えて、突入電流が減衰したタイミングでフォトダイオードPD12とフォトカプラを構成するフォトトランジスタPT12からPWM制御部2のオン(PWM−ON)信号を出力する回路を構成したものである。図5(a)において、抵抗R12とフォトダイオードPD11との直列回路に並列にフォトトランジスタPT21、抵抗R21、R22、トランジスタTR21、TR22からなる回路を接続し、電流の検出値VI が基準値Vr を越えるとトランジスタTR22をオンにする。この回路では、NPNのトランジスタTR22のコレクタ−ベースとPNPのトランジスタTR21のベース−コレクタとを相互に接続して、電流の検出値VI が基準値Vr を越えるとオンするフォトトランジスタPT21によりトランジスタTR22をオンにするベース電流を供給する。 In the circuit shown in FIG. 5, instead of the delay circuit shown in FIG. 1 (b), the photodiode PD12 and the phototransistor PT12 constituting the photocoupler are turned on (PWM−) at the timing when the inrush current is attenuated. ON) signal output circuit. In FIG. 5A, a circuit comprising a phototransistor PT21, resistors R21 and R22, and transistors TR21 and TR22 is connected in parallel to a series circuit of a resistor R12 and a photodiode PD11, and a current detection value V I is a reference value V. When r is exceeded, the transistor TR22 is turned on. In this circuit, the collector-base of the NPN transistor TR22 and the base-collector of the PNP transistor TR21 are connected to each other, and the phototransistor PT21 is turned on when the detected current value V I exceeds the reference value V r. A base current for turning on TR22 is supplied.
さらに、フォトトランジスタPT22、抵抗R23〜R24、トランジスタTR23〜TR25からなる回路を接続し、電流の検出値VI が基準値Vs まで減衰すると、トランジスタTR13をオンにして、フォトカプラのフォトダイオードPD12−フォトトランジスタPT12を介してPWM制御部2のオン(PWM−ON)信号を出力する。この回路では、トランジスタTR22のオンと共にオンするNPNのトランジスタTR23のコレクタに抵抗R23を通して、電流の検出値VI が基準値Vs を越えるとオンするフォトトランジスタPT22、PNPのトランジスタTR24のベース−エミッタ回路の並列回路を接続する。そして、トランジスタTR13にも、そのコレクタ−ベース回路とPNPトランジスタのベース−コレクタ回路とを相互に接続すると共に、トランジスタTR24のコレクタ出力をトランジスタTR13のベースに接続して、トランジスタTR24によりトランジスタTR13をオンにするベース電流を供給する。
Further, when a circuit composed of the phototransistor PT22, resistors R23 to R24, and transistors TR23 to TR25 is connected and the current detection value V I is attenuated to the reference value V s , the transistor TR13 is turned on, and the photodiode PD12 of the photocoupler is turned on. -Outputs an ON (PWM-ON) signal of the
電流検出用抵抗R1により検出される電流の検出値VI と基準値Vr 、Vs とを比較して基準値を越えた電流の検出を行う回路の構成例を示したのが図5(b)である。図5(b)に示す回路では、抵抗R31とR32との直列回路、抵抗R34とR35との直列回路に電流検出用抵抗R1により検出される電流の検出値VI を印加している。そして、抵抗R31とR32との直列接続点をNPNのトランジスタTR31のベースに接続し、エミッタに基準値Vr の基準電圧源Refを接続して、コレクタに抵抗R33とフォトダイオードPD21を接続して、電流の検出値VI が基準値Vr を越えるとフォトダイオードPD21を介してフォトトランジスタPT21をオンにする。また、抵抗R34とR35との直列接続点を基準値Vs で動作するシャントレギュレータX31のゲートに接続し、アノードに抵抗R36とフォトダイオードPD22を接続して、電流の検出値VI が基準値Vs を越えるとフォトダイオードPD22を介してフォトトランジスタPT22をオンにする。これらの回路は、トランジスタを用いた構成でも、シャントレギュレータを用いた構成でも、他の構成でもよく、それぞれに同じ構成の回路が用いられるのが通常であり、例として異なる構成の回路を示したものである。 FIG. 5 shows a configuration example of a circuit that detects a current exceeding the reference value by comparing the detected value V I of the current detected by the current detection resistor R1 with the reference values V r and V s . b). In the circuit shown in FIG. 5B, the detection value V I of the current detected by the current detection resistor R1 is applied to a series circuit of resistors R31 and R32 and a series circuit of resistors R34 and R35. Then, a series connection point between the resistance R31 and R32 connected to the base of an NPN transistor TR31, to connect the reference voltage source Ref of the reference value V r to the emitter, and a resistor R33 and the photodiode PD21 to the collector When the detected current value V I exceeds the reference value V r , the phototransistor PT21 is turned on via the photodiode PD21. The resistance R34 and the series connection point connected to the gate of the shunt regulator X31 operating at the reference value V s of the R35, and a resistor R36 and the photodiode PD22 to an anode, the detection value V I is the reference value of the current When V s is exceeded, the phototransistor PT22 is turned on via the photodiode PD22. These circuits may have a configuration using transistors, a configuration using a shunt regulator, or another configuration, and the circuits having the same configuration are usually used for each. For example, circuits having different configurations are shown. Is.
次に、図5に示す回路の動作を説明する。起動(オン)の信号を入力すると、まずトランジスタTR11がオンになり、フォトダイオードPD11を介してフォトトランジスタPT11をオンにすることにより、スイッチ素子SW3のオン(SW3−ON)信号が出力される。このとき、電流の検出値VI は、基準値Vr 、Vs より小さく、フォトトランジスタPT21、PT22はオフであるので、トランジスタTR21はオフである。したがって、他のトランジスタTR22〜TR24、TR13のいずれもがオフである。負荷4に突入電流が流れ、電流の検出値VI が大きくなり、初めに基準値Vs を越えると、フォトトランジスタPT22がオンになるが、トランジスタTR23がオフであるため、他のトランジスタTR24、TR13もオフのままである。さらに電流の検出値VI が大きくなり、基準値Vr を越えると、フォトトランジスタPT21もオンになり、トランジスタTR22、TR23がオンになって、トランジスタTR24もオンになる。このとき、トランジスタTR24は、フォトトランジスタPT22がオンであり、エミッタ−ベース回路が短絡されているため、オフの状態が保持される。 Next, the operation of the circuit shown in FIG. 5 will be described. When an activation (on) signal is input, the transistor TR11 is first turned on, and the phototransistor PT11 is turned on via the photodiode PD11, whereby an on (SW3-ON) signal of the switch element SW3 is output. At this time, the detected current value V I is smaller than the reference values V r and V s , and the phototransistors PT21 and PT22 are off, so that the transistor TR21 is off. Accordingly, all of the other transistors TR22 to TR24 and TR13 are off. When an inrush current flows through the load 4 and the detected current value V I increases and first exceeds the reference value V s , the phototransistor PT22 is turned on, but since the transistor TR23 is turned off, the other transistors TR24, TR13 also remains off. When the detected current value V I further increases and exceeds the reference value V r , the phototransistor PT21 is also turned on, the transistors TR22 and TR23 are turned on, and the transistor TR24 is also turned on. At this time, the transistor TR24 is kept off because the phototransistor PT22 is on and the emitter-base circuit is short-circuited.
その後、突入電流がピークを過ぎて減衰を始め、電流の検出値VI が基準値Vr より小さくなりフォトトランジスタPT21がオフになっても、ベース−コレクタ回路が相互に接続されているトランジスタTR21とTR22はオンを保持し、トランジスタTR23もオンを保持する。つまり、トランジスタTR21、TR22は、フォトトランジスタPT21のオンにより一端オンになると、その後は、フォトトランジスタPT21のオン/オフに関係なくオンの状態を保持するホールド回路である。 Thereafter, even when the inrush current passes the peak and starts to attenuate, the detected value V I of the current becomes smaller than the reference value V r and the phototransistor PT21 is turned off, so that the transistor TR21 in which the base-collector circuits are connected to each other And TR22 are kept on, and the transistor TR23 is also kept on. That is, the transistors TR21 and TR22 are holding circuits that hold the ON state regardless of whether the phototransistor PT21 is turned on or off after the phototransistor PT21 is turned on.
さらに電流の検出値VI が基準値Vs より小さくなりフォトトランジスタPT22がオフになると、トランジスタTR24がオンになるので、トランジスタTR13がオンになり、PWM制御部2のオン(PWM−ON)信号を出力する。トランジスタTR13のオンによりトランジスタTR25がオンになると、その後、トランジスタTR13とトランジスタTR25も、トランジスタTR24のオンにより一端オンになると、トランジスタTR24のオン/オフに関係なくオンの状態を保持するホールド回路である。このようにしてオンの状態が保持されている、トランジスタTR21〜TR23からなるホールド回路、及びトランジスタTR25とTR13からなるホールド回路は、負荷4の停止モードにより起動(オン)の信号がHからLになり、トランジスタTR11がオフになるのと、リセットされる。
Further, when the detected current value V I becomes smaller than the reference value V s and the phototransistor PT22 is turned off, the transistor TR24 is turned on, so that the transistor TR13 is turned on and the
図6は本発明に係る突入電流対応非絶縁型昇圧回路の他の実施の形態を説明する図である。上記実施の形態では、負荷4の電源投入スイッチSW3を昇圧回路の出力側の負荷4との間に挿入したが、図6に示すように昇圧回路の入力側のキャパシタ電源1と間に負荷4の電源投入スイッチSW3′、SW3″を挿入してもよい。図1に示した実施の形態では、電源投入スイッチSW3を非絶縁型の昇圧回路の出力側に接続しているので、キャパシタ電源1から昇圧回路に漏れ電流が流れるのを電源投入スイッチSW3により阻止することはできない。しかし、図6に示す実施の形態によれば、電源投入スイッチSW3′、SW3″を昇圧回路の入力側に接続しているので、昇圧回路に漏れ電流が流れないようにすることができる。図1に示した実施の形態の場合、電源投入スイッチSW3は、電源投入時に負荷4の突入電流が流れるだけであるので、電流容量は、突入電流に対して設計を行えばよい。しかし、図6に示す実施の形態の場合には、昇圧回路の入力側で電源投入を行うので、電源投入時に、負荷4の突入電流が流れるだけでなく、コンデンサC1、C2にも突入電流が流れる。そのため、図6(a)に示す電源投入スイッチSW3′としては、図1に示す電源投入スイッチSW3よりも大きな電流容量のものが必要となる。また、電源投入スイッチSW3′の電流容量を小さく抑えるには、図6(b)に示すように電源投入スイッチSW3′と並列に電流制限抵抗R3″が直列接続された電源投入スイッチSW3″を接続して、まず、電流制限抵抗R3″が直列接続された電源投入スイッチSW3″を電源投入後、時間差を持たせて電源投入スイッチSW3′を投入する、電源投入スイッチSW3′とSW3″のタイミング制御を行うことが必要となる。したがって、図6に示す実施の形態は、図1に示す実施の形態より起動時間も長くなるが、図6に示す実施の形態により負荷4の突入電流を大きく制限しないで起動することにより、実質的にモータや白熱球、ハロゲンヒータ等の負荷4を起動しやすくすると共に、突入電流により昇圧スイッチが破壊されるのを防ぐことはできる。
FIG. 6 is a diagram for explaining another embodiment of a non-insulated booster circuit for inrush current according to the present invention. In the above embodiment, the power-on switch SW3 of the load 4 is inserted between the output 4 of the booster circuit and the load 4 between the
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、起動制御部として、トランジスタを用いて構成した回路で説明したが、細部は設計により適宜変更可能であることはいうまでもない。例えば図5に示す回路では、トランジスタTR21〜TR23からなるホールド回路、トランジスタTR25とTR13からなるホールド回路を負荷4の停止モードによりリセットさせるようにしたが、トランジスタTR21〜TR23からなるホールド回路は、トランジスタTR25とTR13からなるホールド回路によりリセットさせるようにしてもよい。また、抵抗R23をトランジスタTR22のコレクタに接続してトランジスタTR23を省いてもよいし、トランジスタTR25と抵抗R24を省いてもよい。トランジスタTR25と抵抗R24を省き、ホールド回路をなくすと、基準値Vs を通常状態で負荷4に流れる電流の範囲内の検出値より大きく設定することにより、負荷4の通常の運転中は、フォトトランジスタPT22がオフになることはない。しかし、通常状態で基準値Vs を越える異常電流が流れた場合には、フォトトランジスタPT22がオフになって、トランジスタTR13をオフにして、PWM制御をオフにすることができる。また、この信号は、異常報知信号とし、スイッチ素子SW3をオフにする信号として使うこともできる。 In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, in the above-described embodiment, the circuit configured using a transistor as the activation control unit has been described, but it is needless to say that details can be appropriately changed depending on the design. For example, in the circuit shown in FIG. 5, the hold circuit composed of the transistors TR21 to TR23 and the hold circuit composed of the transistors TR25 and TR13 are reset by the stop mode of the load 4, but the hold circuit composed of the transistors TR21 to TR23 It may be reset by a hold circuit composed of TR25 and TR13. Further, the resistor R23 may be connected to the collector of the transistor TR22 to omit the transistor TR23, or the transistor TR25 and the resistor R24 may be omitted. Eliminating the transistor TR25 and the resistor R24, the elimination of the hold circuit, by setting larger than the detection value within the range of current flowing through the load 4 in the normal state reference value V s, during normal operation of the load 4, Photo The transistor PT22 is never turned off. However, if the abnormal current exceeding the reference value V s flow in the normal state can phototransistor PT22 is turned off, to turn off the transistor TR13, to turn off the PWM control. Further, this signal can be used as an abnormality notification signal and a signal for turning off the switch element SW3.
1…キャパシタ電源、2…PWM制御部、3…起動制御部、4…負荷、C1、C2、C11、C12…コンデンサ、L1…直列リアクトル、PD11、PD12…フォトダイオード、PT11、PT12…フォトトランジスタ、R11〜R17…抵抗、SW1〜SW3…スイッチ素子、TR11〜TR13…トランジスタ
DESCRIPTION OF
Claims (3)
キャパシタ電源と、
前記キャパシタ電源と出力端との間に直列リアクトルと直列スイッチとを直列接続し前記直列リアクトルの出力側に前記キャパシタ電源と前記直列リアクトルとの直列回路を短絡する昇圧スイッチを並列接続した昇圧回路と、
前記昇圧回路の出力端に並列接続される平滑用のコンデンサと、
前記昇圧スイッチと前記直列スイッチをPWM制御するPWM制御手段と、
前記昇圧回路の出力端と負荷との間に直列接続される電源投入スイッチと、
負荷の起動信号に基づき前記電源投入スイッチをオンにし該オンにした後に所定の条件により前記PWM制御手段をオンにする起動制御手段と
を備え、前記負荷の起動信号に基づき前記電源投入スイッチをオンにして前記キャパシタ電源により前記直列リアクトルを通して充電されている前記コンデンサから前記負荷に突入電流を流し、前記起動制御手段により前記所定の条件として前記突入電流が減衰してからPWM制御手段をオンにし前記昇圧スイッチと前記直列スイッチをPWM制御して昇圧することを特徴とする突入電流対応非絶縁型昇圧回路。 A non-insulated booster circuit for inrush current that starts by flowing an inrush current to a load that is started with low resistance,
A capacitor power supply;
A booster circuit in which a series reactor and a series switch are connected in series between the capacitor power supply and an output terminal, and a booster switch that short-circuits the series circuit of the capacitor power supply and the series reactor is connected in parallel to the output side of the series reactor; ,
A smoothing capacitor connected in parallel to the output terminal of the booster circuit;
PWM control means for PWM controlling the boost switch and the series switch ;
A power-on switch that is connected in series between the load and the output terminal of the booster circuit,
And a start control means for turning on the PWM control means by a predetermined condition after turn on the power-on switch on the basis of the load start signal and to the ON, turns on the power-on switch on the basis of the activation signal of the load Then, an inrush current is caused to flow from the capacitor charged through the series reactor by the capacitor power source to the load, and the PWM control means is turned on after the inrush current is attenuated as the predetermined condition by the activation control means. A non-insulated booster circuit for inrush current , wherein the booster switch and the series switch are boosted by PWM control .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150350A JP4076572B1 (en) | 2007-06-06 | 2007-06-06 | Non-insulated booster circuit for inrush current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150350A JP4076572B1 (en) | 2007-06-06 | 2007-06-06 | Non-insulated booster circuit for inrush current |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4076572B1 true JP4076572B1 (en) | 2008-04-16 |
JP2008306812A JP2008306812A (en) | 2008-12-18 |
Family
ID=39381794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150350A Expired - Fee Related JP4076572B1 (en) | 2007-06-06 | 2007-06-06 | Non-insulated booster circuit for inrush current |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4076572B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5457684B2 (en) * | 2009-01-20 | 2014-04-02 | 株式会社小糸製作所 | Lighting control device for vehicle lamp |
JP5732272B2 (en) * | 2011-02-14 | 2015-06-10 | ローム株式会社 | Switching power supply |
DE102018215881B3 (en) * | 2018-09-19 | 2020-02-06 | Siemens Aktiengesellschaft | Device and method for coupling two direct current networks |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3221051B2 (en) * | 1992-04-02 | 2001-10-22 | 日立照明株式会社 | Step-up chopper type DC power supply |
JP2007104792A (en) * | 2005-10-03 | 2007-04-19 | Fujitsu Ten Ltd | Switching regulator |
-
2007
- 2007-06-06 JP JP2007150350A patent/JP4076572B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008306812A (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818231B2 (en) | Power circuit | |
JP6070164B2 (en) | Switching power supply | |
JP2007288979A (en) | Dc power supply apparatus | |
US6819091B2 (en) | Switching power supply apparatus with over-temperature protection | |
JP6171724B2 (en) | LED power supply device and LED lighting device | |
JP4076572B1 (en) | Non-insulated booster circuit for inrush current | |
WO2016171098A1 (en) | Power supply device with overcurrent protection | |
JP3751099B2 (en) | Power circuit | |
JP2010110148A (en) | Power supply device | |
US20150130440A1 (en) | Dc-dc converter | |
JP2009189101A (en) | Rush current adapted non-insulated step-up power supply device | |
JP6922550B2 (en) | LED lighting device and LED lighting device | |
JP2003204681A (en) | Charging and discharging control circuit for inverter | |
JP6554008B2 (en) | Power controller | |
JP2015100158A (en) | DC-DC converter | |
JP7288799B2 (en) | Power supply controller, step-down DC/DC converter, and step-up DC/DC converter | |
JP6300664B2 (en) | Railway vehicle power circuit | |
JP6782179B2 (en) | Vehicle-mounted inverter control method and control device | |
JP2010284046A (en) | Step-up/down dc-dc converter | |
JP2009183037A (en) | Switching power supply circuit and vehicle equipped therewith | |
JP5213774B2 (en) | Power supply | |
JP2004185406A (en) | Excess current protecting apparatus | |
JP3233034B2 (en) | Inrush current limiting circuit | |
JP3733591B2 (en) | Battery backup circuit | |
JP6350645B2 (en) | Power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |