JP4070659B2

JP4070659B2 - Method for manufacturing field effect transistor

Info

Publication number: JP4070659B2
Application number: JP2003118702A
Authority: JP
Inventors: 敦央井上; 重恭森; 信之松本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-04-23
Filing date: 2003-04-23
Publication date: 2008-04-02
Anticipated expiration: 2023-04-23
Also published as: JP2004327615A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディスプレイの駆動回路、論理回路、メモリ回路、二次元イメージセンサなどに適用可能な電界効果トランジスタに関し、より詳細には、集積性と高速動作性に優れた特徴を有する縦型電界効果トランジスタ、およびそれを従来よりも半導体層へのダメージが少なく、容易な工程で製造することができる製造方法に関するものである。
【０００２】
【従来の技術】
プレーナー型トランジスタは、一般に、ディスプレイの駆動回路、論理回路、メモリ回路、二次元イメージセンサなどに利用されている。しかし該トランジスタは、チャンネル領域によって分離されたソースとドレインが、平面的に配置された構造であるため、集積には不利である。また、チャンネル長を微細化するためには、極めて高精度な微細加工技術を必要とし、そのため、高速化にも不利である。これら欠点を回避する技術として、縦型電界効果トランジスタが提案されている。縦型電界効果トランジスタは、ソース、チャンネル領域およびドレインを縦に配し、そのため、トランジスタの占める面積が小さく、集積化に有利である。さらに、チャンネル領域の長さは半導体層の厚さで決まるため、チャンネル領域の長さを比較的容易に微小で精度よく制御できるため、高速動作にも有利である。
【０００３】
それら縦型電界効果トランジスタの技術の一例として、特公平４−４７９８７号公報（特許文献1）では、基材上にソース領域、チャンネル領域およびゲート領域をメサ状に形成し、チャンネル領域の側面に絶縁層を介してゲート電極を設けた構造を提案している。特開５８−３２８７号公報（特許文献2）では、基材上にソース領域、チャンネル領域およびゲート領域を形成し、ソース領域、チャンネル領域およびゲート領域を貫く形で凹部のチャンネル領域を形成し、その側面に絶縁層を介してゲート電極を設けた構造を提案している。また、特開平２−８４７７５号公報（特許文献３）では、１）絶縁性基材上にドレインを形成する工程、２）ドレイン上に絶縁層を形成する工程、３）絶縁層の上にゲート電極を所定の形状で形成する工程、４）ゲート電極を陽極酸化して絶縁層で被う工程、５）前記のゲート電極をマスクとして、ドレイン直上の絶縁層をエッチング除去する工程、６）全面に半導体層を形成する工程、７）半導体層の上にソース電極を形成する工程からなる縦型電界効果トランジスタと該製造方法が報告されている。
【０００４】
また、近年、製造装置・工程の簡便化、製造コストの低減化、フレキシブルなデバイスや商品への適用などの点から、特開昭６４−２５５６３号公報（特許文献４）では、有機材料を用いたトランジスタの技術も報告されている。しかし、現在までに報告されている有機材料は、一般に移動度が小さいため、Siや化合物半導体からなる電界効果トランジスタと比較して、高速動作が困難である。そのため、より高速動作をさせるため、Siや化合物半導体からなる縦型電界効果トランジスタが提案されている。有機材料を半導体層として用いた電界効果トランジスタにおいても、チャンネル長を半導体層の膜厚で制御できるトップアンドボトムコンタクト型と呼ばれる構造の電界効果トランジスタが提案されている（非特許文献１、非特許文献２）。上記トップアンドボトムコンタクト型は、ゲート電極上にゲート絶縁膜を形成し、その上にソース電極とソース電極とを覆う半導体層を形成し、ソース電極の端部近傍と半導体層とを介して相対する位置にドレイン電極を配置し、ソース電極とドレイン電極間の半導体層の膜厚方向の電流をゲート電極の電位で制御するものである。
【０００５】
【特許文献１】
特公平４−４７９８７号公報
【特許文献２】
特開５８−３２８７号公報
【特許文献３】
特開平２−８４７７５号公報
【特許文献４】
特開昭６４−２５５６３号公報
【非特許文献１】
“印刷プロセスで製造できる有機薄膜トランジスタを開発”、[online]、２００２年１月２１日、産業技術総合研究所、〔２００２年１０月１５日検索〕、インターネット＜ＵＲＬ：http://www.aist.go.jp/aist_j/press_release/pr2002/pr20020121/pr20020121.html＞
【非特許文献２】
吉田学、外４名、「電界効果トランジスタ特性向上のための新たな有機トランジスタ素子構造の設計」、第４９回応用物理学関係連合講演会講演予稿集、Ｎｏ．３、応用物理学会、平成１４年３月２７日、ｐ．１２３６
【０００６】
【発明が解決しようとする課題】
しかし、従来の縦型電界効果トランジスタでは、前記のような半導体層をメサ状に加工したり、半導体層に凹部を形成した後に、ゲート絶縁膜及びゲート電極を形成している。そのため、半導体層の加工の際や、半導体層の上に真空蒸着やスパッタ法などで絶縁層を形成する際に、半導体またはその界面にダメージを与えることがあった。さらに、ドレイン電極およびゲート電極を埋設した半導体層を形成する工程と、半導体層の上にソース電極を形成する工程とを有する縦型電界効果トランジスタの製造方法でも、半導体層の上にソース電極を形成する工程で、半導体層にダメージを与えることがあった。
【０００７】
有機半導体は、一般に、無機材料と比較して電極形成や加工の際の熱、光、化学物質などに対する耐性が低いため、有機材料を用いたトランジスタでは、ダメージを受けやすい。有機半導体を用いたトップアンドボトムコンタクト型の電界効果トランジスタでも、半導体層の上に電極を形成するため、半導体層にダメージを与えやすく、それが素子の性能や信頼性を損なう原因の一つとなっている。さらに、通常のトランジスタの製造工程では、フォトリソグラフィー技術を用いて加工する手法が適用されている。しかし、有機材料は、一般に、加工が困難であり、また加工によってダメージを与えることが多い。
そこで、本発明は、従来よりも集積性と高速動作性に優れた電界効果トランジスタ、および半導体層へのダメージが少なく、かつ、その工程が容易な該電界効果トランジスタの製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
かくして、本発明によれば、
レジスト光を透過する基材表面上に第１電極層を形成する工程と、
前記第１電極層上に第１絶縁層を形成する工程と、
前記第１絶縁層上の一部に第２電極層を形成する工程と、
前記第１絶縁層および前記第２電極層上に第２絶縁層を形成する工程と、
所定の形状の第１電極、および第２電極を形成するために、前記第２絶縁層、前記第２電極層、前記第１絶縁層、および前記第１電極層を加工する工程と、
前記第２電極の側面にゲート絶縁膜を形成する工程と、
前記基材表面上にネガ型レジストを塗布し、前記基材表面と反対側から露光し、現像を行うことにより、前記第２絶縁層上が開口したレジストパターンを形成する工程と、
前記レジストパターンおよび前記第２絶縁層上に第３電極層を形成し、前記レジストパターンを除去することにより、前記第２絶縁層上に第３電極を形成する工程と、
前記第１電極、前記ゲート絶縁膜および前記第３電極に接する半導体層を形成する工程とからなり、前記第１電極がドレインまたはソース電極であり、前記第２電極がゲート電極であり、前記第３電極がソースまたはドレイン電極であることを特徴とする電界効果トランジスタの第１の製造方法が提供される。
【００１１】
さらに、本発明によれば、
レジスト光を透過する基材表面上に第１電極層を形成する工程と、
前記第１電極層上に第１絶縁層を形成する工程と、
前記第１絶縁層上に第２電極層を形成する工程と、
所定の形状の第１電極、および第２電極を形成するために、前記第１電極層、前記第１絶縁層および前記第２電極層を加工する工程と、
前記第２電極の表面および側面に第２絶縁層およびゲート絶縁膜を形成する工程と、
前記基材表面上にネガ型レジストを塗布し、前記基材表面と反対側から露光し、現像を行うことにより、前記第２絶縁層上が開口したレジストパターンを形成する工程と、
前記レジストパターンおよび前記第２絶縁層上に第３電極層を形成し、前記レジストパターンを除去することにより、前記第２絶縁層上の開口部に第３電極を形成する工程と、
前記第１電極、前記ゲート絶縁膜および前記第３電極に接する半導体層を形成する工程とからなり、前記第１電極がドレインまたはソース電極であり、前記第２電極がゲート電極であり、前記第３電極がソースまたはドレイン電極であることを特徴とする電界効果トランジスタの第２の製造方法が提供される。
【００１２】
【発明の実施の形態】
本発明は、本質的に、従来よりも集積性および高速動作性に優れ、フレキシブルな電界効果トランジスタ、ことに縦型電界効果トランジスタ、および半導体層へのダメージが少なく、かつ、工程が容易な電界効果トランジスタ、ことに縦型電界効果トランジスタの製造方法に関するものである。
本発明の電界効果トランジスタとは、本質的にゲート電極に加えられるゲート電圧の値の変化を、ドレイン電流の変化として取り出して用いることができるトランジスタを意味する。
以下、本発明の電界効果トランジスタの実施の形態について説明する。
【００１３】
図１は、本発明の電界効果トランジスタの一例を示す断面図である。
図１の構成の電界効果トランジスタは、主として、
基材上に、
第１電極と、
上記第１電極の上部に配置され、絶縁層で埋設された第２電極と、
上記絶縁層に埋設された第２電極の上部に配置された第３電極と、
上記第１電極と前記第３電極の両方に接する半導体層と
からなる。
【００１４】
A．基材
本発明の電界効果トランジスタでは、基材は、その上に形成する材料が安定に保持するためのものであり、本質的に、必ずしも必要ではない。さらに、材質、幅および厚みは、特には限定しない。材質としては、ステンレスなど金属類や合金、ガラス、樹脂、紙、布などが挙げられる。さらに、処理工程によって寸法変化が少なく、基材コストが低く、完成したデバイスにフレキシビリティを与えるために、折り曲げ可能な素材が好ましい。例えば、ＰＥＳ基材、ポリイミド基材、ＰＥＴ基材等が挙げられる。
【００１５】
しかし、本発明の電界効果トランジスタの第２および第３の製造方法では、ガラス等のレジスト光を透過する材料を用いた基材が必要である。レジスト光を透過する材料とは、レジスト露光の際に、露光により、露光部がレジスト現像液に不溶、非露光部がレジスト現像液に可溶となる(以降、ネガ型レジストと称する)レジストを塗布した面とは反対側からレジスト光を照射し、塗布面基材に直接接しているレジストパターンが不溶となるものを意味する。そのため、基材は、ガラス等の透明性を有するもののみに限定されるのではなく、基材の厚み等を調節することで、上記目的を達せられるものであれば、必ずしも完全な透明性を有する必要はない。
さらに、基材表面を、所定の絶縁性を付与すものでコーティングしてもよい。絶縁性を付与する材料としては、後記のC．絶縁層で挙げる材料等が適用できる。
【００１６】
B．第１、第２および第３電極
前記第１、第２および第３電極の材料は、無機、有機等の材質、および透明性の有無等は問題としない。例えば、金、白金、アルミニウム、銅、タンタル、チタンなどの金属類、合金類、高ドープシリコンなどの低抵抗半導体や金属シリサイドなどの合金などの無機材料、ポリアセチレン、ポリピロール、ポリチアジル、ポリアニリン、ポリエチレンヂオキシチオフェン／ポリスチレンサルフォネート(ＰＥＤＯＴ／ＰＳＳ)などの導電性高分子材料を含む有機材料が挙げられる。さらに、酸化インジウムスズ（ＩＴＯ）やフッ素ドープされた酸化スズ、酸化亜鉛、酸化錫等の金属酸化物などの透明性を有する材料も適用できる。
【００１７】
また、第１および第３電極材料は、半導体層とオーミック接触できるものが好ましい。また、例えショットキー接合になってもその障壁が低いものであれば十分に使用可能である。さらに、第１および第３電極の材料は、半導体層にキャリア注入しやすくするために、電極の仕事関数と半導体材料のフェルミ準位が近いものがより好ましい。
対して、第２電極は、ゲート絶縁膜を介して、ｐ型、ｎ型半導体を第２電極として使うことも可能である。例えば、ｐチャネル電界効果トランジスタではｐ型半導体、ｎチャネル電界効果トランジスタではｎ型半導体を第２電極として適用できる。
【００１８】
上記の中でも、ゲート絶縁膜を形成する上で、第２電極を、第１および第３電極の材料よりも小さな酸化電位を有する材料から選択するのが好ましい。また、それらを有機材料から選択するのも好ましい。
第２電極の材料を、第１および第３電極の材料よりも酸化されやすい材料で選択すれば、第１、第２および第３電極を形成した後に、第２電極のみをより選択的に酸化させ、露出した第２電極表面にゲート絶縁膜を形成させることができる。
【００１９】
有機材料は一般に可撓性が高いため、電極を有機材料で形成するのが好ましい。つまり、電極を有機材料で形成することにより、フレキシブルな電界効果トランジスタを製造することも可能となる。
上記の観点から、第２電極としてアルミニウムやタンタルを材料とし、第１および第３電極として白金を用いた組み合わせが特に好ましい。
なお、本発明の電界効果トランジスタでは、第１電極をソース電極とした場合には第３電極をドレイン電極とし、逆に第１電極をドレイン電極とした場合には、第３電極をソース電極としてもよい。
【００２０】
第１電極および第３電極の厚みは、特には限定されない。しかし、薄ければ電極の抵抗値が高くなるため、１０ｎｍ〜１μｍ程度、好ましくは、１００〜５００ｎｍ程度が好ましく、さらに好ましくは１００〜３００ｎｍである。
また、本発明における電界効果トランジスタのチャンネル長は、絶縁層で埋設された第１電極の厚みと該絶縁層の厚みの和で規定される。
そのため、第２電極の厚みは、通常０．００５μｍ〜１０μｍの範囲であるが、０．０１μｍ〜１μｍ程度が好ましく、さらに好ましくは、０．０１μｍ以上、０．１μｍ以下である。
また、第２電極の幅は、狭いほど集積度は高くなるものの、狭すぎると電極の電気抵抗が増加し、さらに形成にも限界がある。そのため、幅は、０．０１μｍ〜１０μｍ程度、好ましくは、０．０１μｍ〜１μｍ程度、さらに好ましくは０．０５μｍ以上、０．５μｍ以下である。
【００２１】
電極の形状については、特には問わない。例えば、断面で言えば円筒形、テーパのついた形状等も挙げられる。更に、第２電極は、少なくとも１本ありさえすれば本数は問わない。つまり、チャネルとなる部位が存在すればよいため、第２電極の本数は、２本以上の複数本であっても、第2電極の平面形状がストライプ状、メッシュ状、格子状等のマトリクス状になっていても構わない。
【００２２】
C．絶縁層
本発明の絶縁層とは、第２電極を埋没させる絶縁物質からなる層を意味する。構造的には、絶縁層は単一の材料で形成されても、部分的に異なる材料で形成されてもよい。
例えば、図２（ｂ）の構造の電界効果トランジスタでは、第２電極２４ｂを埋設する絶縁層は、
（１）第２電極２４ｂの側面に形成されたゲート絶縁膜、
（２）第１電極２２ｂと第２電極２４ｂとの間に挟まれた第１絶縁層２３１ｂ、および
（３）第２電極２４ｂと第３電極２5ｂとの間に挟まれた第２絶縁層２３３ｂの３つの部分からなる。さらに、図２（ｂ）の構造の電界効果トランジスタでは、第２絶縁層は、第２電極の側面に配された第３絶縁層２３３ａならびに第２電極および第３絶縁層と第３電極とに挟まれた第４絶縁層２３２ａからなる。各部分は、同じ材料であっても異なる材料であってもよい。
【００２３】
第１絶縁層、第２絶縁層およびゲート絶縁膜の材料は、無機材料、有機材料の区別は問わない。無機系材料としては、酸化アルミニウム、酸化タンタルなどの金属酸化物、およびシリコン酸化物、シリコン窒化物など、ならびに、これらを１つ以上組み合わせたものが挙げられる。
有機材料としては、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルアルコール樹脂などや、これらの共重合体など、およびそれらを１つ以上組み合わせたものが挙げられる。
特に、ゲート絶縁膜は、ゲート長が短くなるほど薄くなるので、高誘電率材料からなるのが好ましい。そのため、酸化ハフニウムや酸化ジルコニウム、ポリフッ化ビニリデン系の樹脂などの高誘電率材料も挙げられる。
【００２４】
上記の中で、第１および第２絶縁層は、シリコン窒化物、シリコン酸化物、酸化タンタルおよび酸化アルミニウムが好ましい。それ以外に、電極で用いた場合と同様な理由で、有機材料も好ましい。
【００２５】
また、ゲート絶縁膜は、厚みが薄い方が好ましいため、第２電極自体を酸素ガスや水蒸気雰囲気下で酸化させて形成させる酸化膜や、陽極酸化膜または有機自己組織化膜で形成するのが特に好ましい。
【００２６】
有機自己組織化膜とは、基本的に、直線状の骨格構造を持つ有機分子の一方の末端の官能基を、特定の物質の表面の原子あるいは原子集団と物理的または化学的に吸着または結合させ、分子間の相互作用によって形成させるものである。
【００２７】
有機自己組織化膜を形成させる材料は、酸化でき、表面に酸化膜を形成できる材料であれば特には限定されない。例えば、シリコン、GaAs等の化合物半導体や、アルミニウムなどの各種金属などが挙げられる。また、有機自己組織化膜を形成する材料としては、酸化物表面の水酸基と相互作用を有する官能基を持つ分子であれば特には限定されない。例えば、各種クロロシラン分子、各種メトキシシラン分子、各種エトキシシラン分子、各種シラノール分子、各種メチルシラン分子などが挙げられる。
上記の他、第２の電極が金、銀および銅などの金属や化合物半導体の場合、チオール類が自己組織化膜として利用できる。
【００２８】
また、一般に、プラズマＣＶＤ等で絶縁層を形成すると、形成時に発生する熱により、絶縁層にピンホール等の欠陥部が発生することがある。そのため、絶縁層にさらに陽極酸化膜や有機自己組織化膜等を形成させることで絶縁性を高めることもできる。
【００２９】
チャンネル長は、絶縁層に埋設された第２電極の膜厚と上下の絶縁層の厚みの和で規定できる。本発明では、それぞれの厚みは、第２電極の膜厚と上下の絶縁層それぞれの形成条件（成長速度や成長時間など）で精密に制御でき、プレーナー型のようにリソグラフィーの精度に因らないので、制御も簡便である。
【００３０】
中でも、絶縁層は、第１電極と第２電極との間の領域、および第２電極と第３電極との間の領域を、電極間の寄生容量を小さくするため、誘電率を低くすることが好ましい。そのため、低誘電率材料を構成材料として用いることが望ましい。第１電極と第２電極との間の領域、および第２電極と第３電極の間の領域の厚さは、好ましくは１ｎｍ〜１００ｎｍ、さらに好ましく１ｎｍ以上、１０ｎｍ以下である。
また、ゲート絶縁膜は、高誘電率材料を構成材料として用いるか、厚みを薄くすることが望ましい。従って、好ましくは１０ｎｍ以下、さらに好ましくは２ｎｍ以下である。
【００３１】
D．半導体層
半導体層としては、ｐ型、ｎ型、真性半導体、あるいはそれらの組み合わせのいずれも適用できる。半導体層にｐ型半導体を適用した場合、電極１には、金属もしくは有機導電体の電極が使用できる。なお、半導体層にｎ型半導体を適用した場合、電気伝導に寄与するキャリアとゲート電圧の正負を逆にすればよい。
半導体層を構成する材料は、Ｓｉ、III-V族(主にGaAs系、他にInP,GaAlAsなど)、II-VI族(CdS/CdTe系、Cu₂S,ZnS,ZnSeなど)、I-III-VI族および有機半導体などが挙げられるが、これらに特に限定されるものではない。中でも、有機半導体は、コスト面やフレキシブルな電界効果トランジスタを製造することが可能である点から好ましい。
【００３２】
上記有機半導体の材料としては、電子受容性機能を有する材料および電子供与性機能を有する材料のいずれも適用できる。以下に、その一例を述べる。
【００３３】
（ｉ）電子受容性材料
電子受容性材料としては、ピリジン及びその誘導体を骨格にもつオリゴマーやポリマー、キノリン及びその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフェナンスロリン類およびその誘導体によるラダーポリマー、シアノポリフェニレンビニレンなどの高分子、フッ素化無金属フタロシアニン、フッ素化金属フタロシアニン類及びその誘導体、ペリレン及びその誘導体（PTCDA、PTCDIなど）、ナフタレン誘導体（NTCDA、NTCDIなど）、バソキュプロイン及びその誘導体などの低分子が挙げられる。
【００３４】
（ii）電子供与性材料
電子供与性材料としては、チオフェン及びその誘導体を骨格にもつオリゴマーやポリマー、ポリフェニレンビニレン等のフェニレンビニレン及びその誘導体を骨格にもつオリゴマーやポリマー、フルオレン及びその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフラン及びその誘導体を骨格にもつオリゴマーやポリマー、チエニレンビニレン及びその誘導体を骨格にもつオリゴマーやポリマー、トリフェニルアミンなどの芳香族第３級アミン及びその誘導体を骨格にもつオリゴマーやポリマー、カルバゾール及びその誘導体を骨格にもつオリゴマーやポリマー、ビニルカルバゾール及びその誘導体を骨格にもつオリゴマーやポリマー、ピロール及びその誘導体を骨格にもつオリゴマーやポリマー、アセチレン及びその誘導体を骨格にもつオリゴマーやポリマー、イソチアナフェン及びその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエン及びその誘導体を骨格にもつオリゴマーやポリマーなどの高分子が挙げられる。
【００３５】
また、無金属フタロシアニン、金属フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ポリアセン、ポリフェナントレン等のポリアセン類およびそれらの誘導体、ペンタセン、テトラセン、アントラセン、ピレンなどのアセン類およびその誘導体、ポルフィリン、テトラメチルポルフィリン、テトラフェニルポルフィリン、テトラベンズポルフィリン、モノアゾテトラベンズポルフィリン、ジアゾテトラベンズポルフィン、トリアゾテトラベンズポルフィリン、オクタエチルポルフィリン、オクタアルキルチオポルフィラジン、オクタアルキルアミノポルフィラジン、ヘミポルフィラジン、クロロフィル等の無金属ポルフィリンや金属ポルフィリン及びそれらの誘導体、シアニン色素、メロシアニン色素、スクアリリウム色素、キナクリドン色素、アゾ色素、アントラキノン、ベンゾキノン、ナフトキノン等のキノン系色素などの低分子、ポリフェニレン、ポリナフタレン、ポリアントラセン等の芳香族共役ポリマー、ポリピロール、ポリチオフェン、ポリイソチアナフテン、ポリイソナフトチオフェン、ポリフラン、ポリセレノフェン、ポリテルロフェン等のヘテロ環式共役ポリマーが挙げられる。
【００３６】
さらに、金属フタロシアニンや金属ポルフィリンの中心金属としては、マグネシウム、亜鉛、銅、銀、アルミニウム、ケイ素、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、スズ、白金、鉛などの金属、金属酸化物、金属ハロゲン化物が挙げられる。
【００３７】
前記半導体層は、上記の材料を１つ以上組み合わせたものを適用してもよい。さらに、上記材料を適切なバインダ材料に分散混合させて適用してもよい。さらに、適切な高分子の主鎖中や側鎖に、上記の低分子を組み込んだ材料なども挙げられる。前記バインダ材料あるいは主鎖となる高分子としては、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルアルコール樹脂などや、これらの共重合体、あるいは、ポリビニルカルバゾールやポリシランなどの光導電ポリマーなどが挙げられる。
【００３８】
中でも、有機材料を用いることが好ましく、特に好ましくはペンタセン、フッ素化フタロシアニン、ペリレンおよびその誘導体、ポリチオフェンおよびその誘導体、チオフェンオリゴマーおよびその誘導体、チェニレンビニレンおよびその誘導体、ポリフェニレンビニレンおよびその誘導体、フルオレン−ビチオフェンコポリマーである。
【００３９】
次に、本発明の電界効果トランジスタの第１の製造方法について、以下に説明する。
【００４０】
基材２１ａの上に第1電極層を形成する。
第１電極層上に第1絶縁層を形成する。
第１絶縁層上に第２電極層を形成する。
第１絶縁層および第２電極層上に第２絶縁層を形成する。
また、図２ａの電界効果トランジスタのように、第２絶縁層が、第３絶縁層および第４絶縁層の２つの部分からなる場合、それらを別々に形成してもよい。
上記電極および絶縁層を形成する方法としては、蒸着法、スパッタ法、塗布法、めっき法、スピンコート法、ＣＶＤ法およびインクジェットプリント法など公知の方法が挙げられる。
【００４１】
第２絶縁層上に、第３電極層を形成する。
形成方法としては、第２絶縁層上に所定の第３電極を形成できるものであれば特には限定されない。
第１電極層、第１絶縁層、第２電極層、第２絶縁層、および第３電極層を所定の形状に加工する。
第３電極層を所定の形状に加工する方法は、例えば、公知の方法を用いて第２絶縁層上に第３電極層を形成した後に、第３電極層上にフォトリソグラフィー法等の公知の方法を用いて所定のレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで第３電極を所定の形状に加工する方法が挙げられる。
【００４２】
それ以外に、所定の形状に孔が空けられたパターンマスクを第２絶縁層上に配置し、該マスクの上から前記の材料を、蒸着法、スパッタ法、塗布法、インクジェットプリント法など公知の方法で電極パターンを形成し、マスクを除去することで第３電極を形成する方法も適用できる。
【００４３】
また、電極層および絶縁層に有機材料を用いた場合、上記形成工程を常温のプロセスで行うことが可能となる。そのため、形成工程に要するエネルギー消費量を抑えることができる。
【００４４】
第１電極層、第１絶縁層、第２電極層、および第２絶縁層を所定の形状に加工する方法は、ドライエッチング法、ウエットエッチング法等の公知のエッチング法を適用してもよい。中でも、使用する反応ガス種によって、特定の材料を選択的にエッチングでき、エッチングの進行方向に異方性を持たせることができる反応性イオンエッチング法を用いることが好ましい。
【００４５】
反応性イオンエッチングとは、導入するガスに高周波電力を印加してプラズマ状態とし、形成された活性種（ガス分子に電子やイオンが衝突することにより形成された反応性に富んだラジカル）をエッチング材料表面の原子と反応させて揮発性の反応生成物を生成させ、これをエッチング材料の表面から脱離させることによりエッチング（物理化学的に削る）反応を促進させる技術である。原則として、削りたいものとガスが反応してできる生成物が揮発性物質になることが必要であり、通常、導入ガスには、基材材料と反応しやすく揮発性物質を作りやすいフッ素、塩素などのハロゲンを含む化合物を用いる。また、ガスの圧力を数Pa（数１０ｍTorr）以下に設定すると、イオンの運動方向が揃い、削りたい（基材に垂直）方向に加工でき異方性を持たすことができる(異方性エッチング)。
【００４６】
本発明では、本工程に、所定の形状に加工された第３電極をマスクとし、反応性イオンエッチングを用いて、下層の第２絶縁層、第２電極層、第１絶縁層および第１電極層を順次選択的にエッチングすることで、従来、厳密な位置あわせが必要とされた露光工程を軽減できることから好ましい。
【００４７】
また、ドライエッチングで使う反応性イオンのパワーは大変強いため、処理対象の層が十分に腐食される頃には、レジストも半分以上消えてなくなり、その一部は変質してポリマと呼ばれるものになる。そのため、反応性イオンエッチング工程後に、ポリマを取り除く洗浄工程を加えてもよい。
ポリマを取り除く方法は、ウェットステーションやスピンプロセッサ等の公知の装置を用いて取り除くことができる。
【００４８】
また、所定の形状に加工する工程は、必ずしも第３電極形成後に行う必要なく、電極および絶縁層を形成する毎に行ってもよい。
【００４９】
また、第１電極と第３電極を同じ材料で形成して上記方法を用いる場合、第１電極をエッチングする際に、同時に既にパターン形成された第３電極もエッチングされてしまうことがある。そのため、第１および第３電極の膜厚を、形成後に所望の膜厚になるように、あらかじめ調節しておくことが好ましい。
【００５０】
第２電極の側面の表面近傍領域に選択的にゲート絶縁膜を形成する。
形成方法としては、公知の蒸着法、スパッタ法、塗布法、めっき法、スピンコート法、ＣＶＤ法およびインクジェットプリント法などを用いてもよい。
好ましくは、第２電極を、第１電極および第３電極の構成材料よりも小さな酸化電位の材料から選択し、酸素ガスや水蒸気雰囲気下で第２電極をより選択的に酸化させて酸化膜を形成するか、陽極酸化膜や有機自己組織化膜などで形成するのが好ましい。
【００５１】
陽極酸化膜の形成方法は、適切な溶媒中で、室温で、対向電極と酸化したい第２電極の間にのみ電界が印加されるようにすることで、容易に、かつ選択的に第２電極の表面に形成することができる。そのため、他の構成材料が比較的酸化されやすい材料からなる場合でも、電極に選択的にゲート絶縁膜を形成することができ、ＣＶＤ法や熱酸化法などの他の酸化膜形成法と比べて、装置が簡便である。
【００５２】
有機自己組織化膜の形成方法は、当該分子を含む溶液中に第２電極を含む部分を浸漬するだけであり、自発的に稠密な膜を形成（場合によっては単分子膜が形成）させることができる。その際、アルミニウムやシリコンなどのように、表面に水酸基を多く持つような表面皮膜（例えば、自然酸化膜）を形成する場合、例えばオクタデシルトリクロロシランなどのシランカップリング剤を適用してもよい。
【００５３】
また、絶縁層に存在するピンホール等の欠陥部分を修復して絶縁性を高めるため、絶縁層にそれらを組み合わせるのも好ましい。
【００５４】
第１電極と第３電極の両方に直接接する半導体層を形成する。
形成方法は、蒸着法、スパッタ法、塗布法、スピンコート法、めっき法、スピンコート法、ＣＶＤ法およびインクジェットプリント法など公知の方法が挙げられる。そのうち、蒸着法のように指向性の高い原料フラックスを用いて半導体層を形成する場合、凹凸の段差で膜が途切れる場合があるため、段差を完全に覆うように薄膜を形成する必要がある。その際、段差に対して異なる方向に配置した２つ以上の蒸着源を用いる方法や、原料フラックスの方向に対して段差の方向が変わるように基材を回転させる方法などが適用できる。
【００５５】
また、第２の製造方法として、基材にレジスト光を透過する材料を用いた場合、第１電極層、第１絶縁層、第２電極層、第２絶縁層を第１の方法と同様に形成した後、第２絶縁層を所定の形状に加工する。そして、第２絶縁層をマスクとして第１電極層、第１絶縁層、および第２電極層を所定の形状に加工し、第１電極、第１絶縁層、および第２電極を形成する。好ましくは反応性イオンエッチングを用いて加工する方法である。その後、第２電極の側面にゲート絶縁膜を形成する。形成方法は公知の方法が適用できるが、中でも好ましくは、酸化膜、陽極酸化膜および有機自己組織化膜で形成することである。その後、ネガ型レジストを基材表面側塗布し、基材と反対側から露光を行う。その結果、第１電極、第１絶縁層、第２絶縁層、第２電極およびゲート絶縁膜が積層されている部分では、光が遮断されているため、絶縁層上のレジストは、露光されずにレジスト現像液に可溶な状態となる。そのため、現像後、第２絶縁層上のみが開口したレジストパターンが形成される。そして、前記レジストパターンの上から第３電極を前記の材料により、蒸着法、スパッタ法、塗布法、インクジェットプリント法など公知の方法で形成する。その後、レジストをその上に形成された膜ごと剥離することで、第２絶縁層上にのみ第３電極が形成される。そして、最後に第１電極と第３電極の両方に直接接する半導体層を形成する。
【００５６】
また、第３の製造方法として、基材にレジスト光を透過する材料を用いた場合、第１電極層、第１絶縁層、第２電極層を第１の方法と同様に形成した後、第２電極を所定の形状に加工する。そして、第２電極をマスクとして第１絶縁層を所定の形状に加工する。好ましくは、反応性イオンエッチングを用いて加工する方法である。その後、第２絶縁層およびゲート絶縁膜を形成する。それらは、個別に形成してもよいし、同時に形成してもよい。形成方法は公知の方法が適用できるが、中でも好ましくは、酸化膜、陽極酸化膜および有機自己組織化膜で第２絶縁層およびゲート絶縁層を同時に形成することである。その後、ネガ型レジストを塗布し、基材面側から露光を行う。その結果、第２電極、第１絶縁層、第２絶縁層、第１電極およびゲート絶縁膜が積層されている部分では、光が遮断されているため、絶縁層上のレジストは、露光されずにレジスト現像液に可溶な状態となる。そのため、現像後、第２絶縁層上のみが開口したレジストパターンが形成される。そして、前記レジストパターンの上から第３電極を前記の材料により、蒸着法、スパッタ法、塗布法、インクジェットプリント法など公知の方法で形成する。その後、レジストをその上に形成された膜ごと剥離することで、第２絶縁層上にのみ第３電極が形成される。そして、最後に第１電極と第３電極の両方に直接接する半導体層を形成する。
【００５７】
【実施例】
（実施例１）
基材２１ａとしてのガラス基材を用い、該ガラス基材上に電子ビーム蒸着法で膜厚約１５０ｎｍの白金膜からなる第１電極層を形成する。次いで、前記第１電極層上に、ＣＶＤ法を用いて約３０ｎｍのシリコン窒化膜からなる第１絶縁層を形成する。次に、前記第１絶縁層上に、蒸着法を用いて、膜厚約１５０ｎｍのアルミニウム膜からなる第２電極層を形成する。次に、前記第２電極層上に、ＣＶＤ法により膜厚約３０ｎｍのシリコン酸化膜からなる第２絶縁層を形成する。前記第２の絶縁層上に、電子ビーム蒸着法により膜厚約３００ｎｍの白金膜からなる第３電極層を形成する。
【００５８】
第３電極層上に、公知のフォトリソグラフィー法を用いて所定のレジストパターンを形成する。前記レジストパターンをマスクとし、反応性イオンエッチング法を用いて、前記第３電極層を所定の形状に加工する。
レジスト剥離液によりレジストを剥離した後、所定の形状に加工された第３電極２５ａをマスクとして前記第２絶縁層２３１ａを所定の形状にエッチングにより加工する。
同様にして、所定の形状に加工された上層のパターンをマスクとして反応性イオンエッチング法により第２電極２２ａ、第１の絶縁層２３１ａ、第１電極２４ａを順次所定の形状に加工する。
【００５９】
酸素雰囲気下で、第２電極２４ａの側面を選択的に酸化し、約１０ｎｍの厚みのゲート絶縁膜２３３ａを形成する。
基材の法線方向に対して、異なる２方向に配置した２個の蒸着源から半導体材料としてペンタセン（Ｐｅｎｔａｃｅｎｅ）を用いて同時蒸着し、膜厚約５００ｎｍの半導体層２６ａを形成する。この際、２つの蒸着源を繋いだ線が、凸部の長手方向に対して垂直になるように配置する。
以上の工程で図２（ａ）の構造を有する電界効果トランジスタが製造できる。
【００６０】
上記の製造工程において、第１絶縁層２３１ａとしてシリコン窒化膜、第２絶縁層２３１ａとしてシリコン酸化膜を用いると、反応性イオンエッチングにおいて反応ガスとしてＣＦ₄を用いた場合、シリコン酸化膜よりもシリコン窒化膜の方がエッチング速度が速いため、第１絶縁層２３１ａのシリコン窒化膜のエッチングの際に、第２絶縁層２３１ａのシリコン酸化膜へのダメージを軽減できる。
さらに、上記実施例で製造した電界効果トランジスタは、従来品と同等かもしくはそれ以上の機能を有していた。
【００６１】
（実施例２）
実施例１に記載の方法と同様にして、ガラス基材２１ｂの上に、白金からなる第１電極層、シリコン酸化膜からなる第１絶縁層、アルミニウムからなる第２電極層を順次積層して形成する。
フォトリソグラフィー法を用いて所定のレジストパターンを形成し、前記レジストパターンのマスクとして、反応性イオンエッチング法により第２電極層を所定の形状に加工する。
【００６２】
レジスト剥離液にてレジストを剥離した後、所定の形状に加工された第２電極２４ｂをマスクとして第１絶縁層を所定の形状にエッチングして加工する。
以下、同様にして、所定の形状に加工された上層のパターンをマスクとして反応性イオンエッチング法により第１電極を所定の形状に加工する。
【００６３】
酸素雰囲気下で前記第２電極２４ｂの上面および側面を選択的に酸化し、約１０ｎｍの厚みの第２絶縁層およびゲート絶縁膜を形成する。
ネガ型レジストを基材表面から塗布し、基材２１ｂの反対側から露光する。これを現像液に浸漬して現像する。その結果、絶縁層２３３ｂの上の部分のレジストのみが、現像液に溶解し、絶縁層２３３ｂが露出する。
【００６４】
レジストパターンの上から、電子ビーム蒸着法により、第２絶縁層上に第３電極２５ｂとして、膜厚約１５０ｎｍの白金膜を蒸着し、レジスト剥離液によりレジストを剥離する。その結果、レジストの存在しない絶縁層２３３ｂの上の部分にのみ白金のパターンが形成され、第３電極２５ｂのパターンを形成する。
最後に、半導体層２６として、膜厚約５００ｎｍのポリフェニレンビニレン（ＰＰＶ）の誘導体であるポリメトキシエチルヘキシロキシフェニレンビニレン(ＭＥＨ−ＰＰＶ)膜を、ＭＥＨ−ＰＰＶのクロロホルム溶液（約０．５重量％）を用いてスピンコート法で形成し、図２（ｂ）の構造を有する電界効果トランジスタを製造する。
上記実施例で製造した電界効果トランジスタは、従来品と同等かもしくはそれ以上の機能を有していた。
【００６５】
（実施例３）
第２電極の材料としてタンタルを用い、スパッタ法を用いて膜厚約２００ｎｍのタンタル膜を形成する。酒石酸アンモニウム溶液中で、約１６０Ｖの定電流−定電圧法を用い、陽極酸化膜法にて該タンタル膜上に、膜厚約３０ｎｍの酸化タンタル膜を形成する。それ以外は、実施例１および２と同様にして、図２（ａ）および（ｂ）の構造を有する電界効果トランジスタを製造する。
上記実施例で製造した電界効果トランジスタも、従来品と同等かもしくはそれ以上の機能を有していた。
【００６６】
【発明の効果】
本発明によれば、従来よりも非常に高速動作が可能で集積性に優れた電界効果トランジスタを提供することができる。
また、半導体層、絶縁層および電極から選択される少なくとも1つが、有機材料で形成されることで、従来よりもフレキシブルな電界効果トランジスタを実現できる。
また、第２電極が、第１および第３電極の構成材料よりも小さな酸化電位の材料から選択し、絶縁層が第1電極を酸化させて形成させた酸化膜、陽極酸化膜および有機自己組織化膜を含むことでゲート絶縁膜を薄くすることができる。
【００６７】
さらに、本発明の製造方法によれば、第2電極、絶縁層、第3電極および第1電極を所定の形状に形成した後に半導体層を形成するため、無機材料と比較して電極形成や加工の際の熱、光、化学物質などに対する耐性が一般に低く、ダメージを受けやすい有機材料を、従来よりも容易に半導体層に用いることができ、フレキシブルな電界効果トランジスタを実現できる。
【００６８】
また、第１電極、第１絶縁層、第２電極を所定の形状に加工する工程を反応性エッチングにより行うことで、厳密な位置あわせが必要な露光工程を軽減でき、容易に上記電界効果トランジスタを製造することができる。
さらに、基材にレジスト光を透過する基材を用い、第１電極、第１絶縁層、第２電極、およびゲート絶縁膜を埋設するレジスト膜を形成した後に、基材側から露光し、現像してレジストパターンを形成する工程を用いることで、従来、ステッパなど高価な装置を用いて、高精度な位置合わせが必要な工程が必要であったレジストパターンの形成、ひいては、従来、絶縁層に位置を合わせて第３電極を形成する工程を容易に、かつ、厳密に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に基づく電界効果トランジスタの構造の例を示す断面図である。
【図２】（ａ）および（ｂ）は本発明に基づく電界効果トランジスタの構造のより具体的な構造の例を示す断面図である。
【符号の説明】
１１，２１ａ，２１ｂ基材、
１２，２２ａ，２２ｂ第１電極、
１３絶縁層、
２３１ａ、２３１ｂ第１絶縁層、
２３３ａ第３絶縁層、
２３２ａ第４絶縁層
２３３ｂ第２絶縁層、
１４，２４ａ，２４ｂ第２電極、
１５，２５ａ，２５ｂ第３電極、
１６，２６ａ，２６ｂ半導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field effect transistor applicable to a display drive circuit, a logic circuit, a memory circuit, a two-dimensional image sensor, and the like, and more specifically, a vertical field effect having features excellent in integration and high-speed operation. The present invention relates to a transistor and a manufacturing method capable of manufacturing the transistor in an easy process with less damage to a semiconductor layer than in the past.
[0002]
[Prior art]
Planar transistors are generally used in display drive circuits, logic circuits, memory circuits, two-dimensional image sensors, and the like. However, this transistor is disadvantageous for integration because the source and drain separated by the channel region are arranged in a plane. In addition, in order to reduce the channel length, an extremely high precision microfabrication technique is required, which is disadvantageous for increasing the speed. As a technique for avoiding these drawbacks, vertical field effect transistors have been proposed. A vertical field effect transistor has a source, a channel region, and a drain arranged vertically, so that the area occupied by the transistor is small, which is advantageous for integration. Furthermore, since the length of the channel region is determined by the thickness of the semiconductor layer, the length of the channel region can be controlled relatively easily with a minute size with high accuracy, which is advantageous for high-speed operation.
[0003]
As an example of the technology of these vertical field effect transistors, in Japanese Patent Publication No. 4-47987 (Patent Document 1), a source region, a channel region, and a gate region are formed in a mesa shape on a base material, and are formed on the side surface of the channel region. A structure in which a gate electrode is provided via an insulating layer is proposed. In JP-A-58-3287 (Patent Document 2), a source region, a channel region and a gate region are formed on a base material, and a recessed channel region is formed so as to penetrate the source region, channel region and gate region, The structure which provided the gate electrode through the insulating layer on the side surface is proposed. In JP-A-2-84775 (Patent Document 3), 1) a step of forming a drain on an insulating substrate, 2) a step of forming an insulating layer on the drain, and 3) a gate on the insulating layer. A step of forming an electrode in a predetermined shape, 4) a step of anodizing and covering the gate electrode with an insulating layer, 5) a step of etching away the insulating layer immediately above the drain using the gate electrode as a mask, and 6) the entire surface 7) A vertical field effect transistor comprising a step of forming a semiconductor layer, and 7) a step of forming a source electrode on the semiconductor layer, and the manufacturing method thereof have been reported.
[0004]
In recent years, Japanese Patent Application Laid-Open No. 64-25563 (Patent Document 4) uses an organic material from the viewpoint of simplification of manufacturing apparatus / process, reduction of manufacturing cost, and application to flexible devices and products. The transistor technology that had been reported has also been reported. However, since organic materials reported to date have generally low mobility, high-speed operation is difficult as compared with field effect transistors made of Si or a compound semiconductor. Therefore, a vertical field effect transistor made of Si or a compound semiconductor has been proposed in order to operate at higher speed. Also in a field effect transistor using an organic material as a semiconductor layer, a field effect transistor having a structure called a top-and-bottom contact type in which the channel length can be controlled by the film thickness of the semiconductor layer has been proposed (Non-Patent Document 1, Non-Patent Document 1). Reference 2). In the top-and-bottom contact type, a gate insulating film is formed on a gate electrode, a semiconductor layer covering the source electrode and the source electrode is formed on the gate insulating film, and relative to each other through the vicinity of the end of the source electrode and the semiconductor layer. A drain electrode is disposed at a position where the current is to flow, and the current in the film thickness direction of the semiconductor layer between the source electrode and the drain electrode is controlled by the potential of the gate electrode.
[0005]
[Patent Document 1]
Japanese Examined Patent Publication No. 4-47987
[Patent Document 2]
JP 58-3287 A
[Patent Document 3]
Japanese Patent Laid-Open No. 2-84775
[Patent Document 4]
JP-A 64-25563
[Non-Patent Document 1]
“Development of organic thin-film transistors that can be manufactured by printing process”, [online], January 21, 2002, National Institute of Advanced Industrial Science and Technology, [searched on October 15, 2002], Internet <URL: http: //www.aist .go.jp / aist_j / press_release / pr2002 / pr20020121 / pr20020121.html>
[Non-Patent Document 2]
Manabu Yoshida, 4 others, “Design of new organic transistor device structure for improving field effect transistor characteristics”, 49th Applied Physics Related Conference Lecture Proceedings, No. 3, Applied Physics Society, March 27, 2002, p. 1236
[0006]
[Problems to be solved by the invention]
However, in the conventional vertical field effect transistor, the gate insulating film and the gate electrode are formed after the semiconductor layer as described above is processed into a mesa shape or a recess is formed in the semiconductor layer. For this reason, when processing the semiconductor layer or forming an insulating layer on the semiconductor layer by vacuum deposition or sputtering, the semiconductor or its interface may be damaged. Furthermore, even in a method for manufacturing a vertical field effect transistor having a step of forming a semiconductor layer in which a drain electrode and a gate electrode are embedded, and a step of forming a source electrode on the semiconductor layer, the source electrode is formed on the semiconductor layer. In the process of forming, the semiconductor layer may be damaged.
[0007]
Since organic semiconductors generally have lower resistance to heat, light, chemical substances, and the like during electrode formation and processing than inorganic materials, transistors using organic materials are susceptible to damage. Even in top-and-bottom contact type field effect transistors using organic semiconductors, electrodes are formed on the semiconductor layer, which is likely to damage the semiconductor layer, which is one of the causes of the deterioration of device performance and reliability. ing. Further, in a normal transistor manufacturing process, a technique of processing using a photolithography technique is applied. However, organic materials are generally difficult to process and are often damaged by processing.
Accordingly, the present invention provides a field effect transistor that is more excellent in integration and high-speed operation than the prior art, and a method for manufacturing the field effect transistor that has less damage to the semiconductor layer and that can be easily processed. Let it be an issue.
[0010]
[Means for Solving the Problems]
ThusAccording to the present invention,
Forming a first electrode layer on a substrate surface that transmits resist light;
Forming a first insulating layer on the first electrode layer;
Forming a second electrode layer on a portion of the first insulating layer;
Forming a second insulating layer on the first insulating layer and the second electrode layer;
Processing the second insulating layer, the second electrode layer, the first insulating layer, and the first electrode layer to form a first electrode and a second electrode having a predetermined shape;
Forming a gate insulating film on a side surface of the second electrode;
Applying a negative resist on the substrate surface, exposing from the opposite side of the substrate surface, and developing to form a resist pattern having an opening on the second insulating layer; and
Forming a third electrode layer on the second insulating layer by forming a third electrode layer on the resist pattern and the second insulating layer, and removing the resist pattern;
The first electrode and the gateInsulation filmAnd forming a semiconductor layer in contact with the third electrode, wherein the first electrode is a drain or source electrode, the second electrode is a gate electrode, and the third electrode is a source or drain electrode. A field effect transistor characterized in that1A manufacturing method is provided.
[0011]
further,According to the present invention,
Forming a first electrode layer on a substrate surface that transmits resist light;
Forming a first insulating layer on the first electrode layer;
Forming a second electrode layer on the first insulating layer;
Processing the first electrode layer, the first insulating layer, and the second electrode layer to form a first electrode and a second electrode having a predetermined shape;
Forming a second insulating layer and a gate insulating film on the surface and side surfaces of the second electrode;
Applying a negative resist on the substrate surface, exposing from the opposite side of the substrate surface, and developing to form a resist pattern having an opening on the second insulating layer; and
Forming a third electrode layer on the resist pattern and the second insulating layer, and removing the resist pattern to form a third electrode in the opening on the second insulating layer;
Forming a semiconductor layer in contact with the first electrode, the gate insulating film and the third electrode, wherein the first electrode is a drain or source electrode, the second electrode is a gate electrode, A third field effect transistor characterized in that the three electrodes are source or drain electrodes.2A manufacturing method is provided.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is essentially an electric field that is more excellent in integration and high-speed operation than conventional ones, has a small damage to a flexible field effect transistor, particularly a vertical field effect transistor, and a semiconductor layer, and is easy to process. The present invention relates to a method of manufacturing an effect transistor, particularly a vertical field effect transistor.
The field effect transistor of the present invention means a transistor that can be used by taking out a change in the value of the gate voltage applied to the gate electrode as a change in the drain current.
Hereinafter, embodiments of the field effect transistor of the present invention will be described.
[0013]
FIG. 1 is a cross-sectional view showing an example of a field effect transistor of the present invention.
The field effect transistor configured as shown in FIG.
On the substrate
A first electrode;
A second electrode disposed on the first electrode and embedded with an insulating layer;
A third electrode disposed on top of the second electrode embedded in the insulating layer;
A semiconductor layer in contact with both the first electrode and the third electrode;
Consists of.
[0014]
A. Base material
In the field effect transistor of the present invention, the base material is for stably holding the material formed thereon, and is not necessarily essential. Further, the material, width and thickness are not particularly limited. Examples of the material include metals such as stainless steel, alloys, glass, resin, paper, and cloth. Furthermore, a foldable material is preferred in order to reduce the dimensional change depending on the processing steps, lower the substrate cost, and give flexibility to the completed device. For example, a PES base material, a polyimide base material, a PET base material, etc. are mentioned.
[0015]
However, the second and third manufacturing methods of the field effect transistor of the present invention require a base material using a material that transmits resist light such as glass. The material that transmits resist light is a resist that, when exposed to a resist, is a resist in which an exposed portion becomes insoluble in a resist developer and a non-exposed portion becomes soluble in a resist developer by exposure (hereinafter referred to as a negative resist). It means that resist light is irradiated from the side opposite to the coated surface and the resist pattern in direct contact with the coated surface substrate becomes insoluble. Therefore, the base material is not limited to only having transparency such as glass, but if the purpose can be achieved by adjusting the thickness of the base material, etc., the base material is not necessarily completely transparent. There is no need to have.
Furthermore, the substrate surface may be coated with a material that imparts a predetermined insulating property. As materials for imparting insulating properties, C.C. The materials mentioned for the insulating layer can be applied.
[0016]
B. First, second and third electrodes
The materials of the first, second and third electrodes do not matter as to inorganic or organic materials and the presence or absence of transparency. For example, metals such as gold, platinum, aluminum, copper, tantalum, titanium, alloys, inorganic materials such as alloys such as low resistance semiconductors such as highly doped silicon and metal silicides, polyacetylene, polypyrrole, polythiazyl, polyaniline, polyethylene Examples thereof include organic materials including conductive polymer materials such as oxythiophene / polystyrene sulfonate (PEDOT / PSS). Further, transparent materials such as metal oxides such as indium tin oxide (ITO), fluorine-doped tin oxide, zinc oxide, and tin oxide can also be applied.
[0017]
The first and third electrode materials are preferably those that can make ohmic contact with the semiconductor layer. Further, even if it becomes a Schottky junction, it can be used sufficiently if its barrier is low. Furthermore, the material of the first and third electrodes is more preferably a material in which the work function of the electrode and the Fermi level of the semiconductor material are close to facilitate carrier injection into the semiconductor layer.
On the other hand, for the second electrode, a p-type or n-type semiconductor can be used as the second electrode via the gate insulating film. For example, a p-type field effect transistor can be a p-type semiconductor, and an n-channel field effect transistor can be an n-type semiconductor as the second electrode.
[0018]
Among these, in forming the gate insulating film, it is preferable to select the second electrode from a material having an oxidation potential smaller than the materials of the first and third electrodes. It is also preferred to select them from organic materials.
If the material of the second electrode is selected from materials that are more easily oxidized than the materials of the first and third electrodes, only the second electrode is oxidized more selectively after forming the first, second, and third electrodes. Then, a gate insulating film can be formed on the exposed second electrode surface.
[0019]
Since the organic material is generally highly flexible, it is preferable to form the electrode with the organic material. That is, a flexible field effect transistor can be manufactured by forming the electrode from an organic material.
From the above viewpoint, a combination of aluminum or tantalum as the second electrode and platinum as the first and third electrodes is particularly preferable.
In the field effect transistor of the present invention, when the first electrode is a source electrode, the third electrode is a drain electrode. Conversely, when the first electrode is a drain electrode, the third electrode is a source electrode. Also good.
[0020]
The thickness of the first electrode and the third electrode is not particularly limited. However, if the electrode is thin, the resistance value of the electrode increases, so that the thickness is about 10 nm to 1 μm, preferably about 100 to 500 nm, and more preferably 100 to 300 nm.
The channel length of the field effect transistor according to the present invention is defined by the sum of the thickness of the first electrode embedded in the insulating layer and the thickness of the insulating layer.
Therefore, the thickness of the second electrode is usually in the range of 0.005 μm to 10 μm, preferably about 0.01 μm to 1 μm, more preferably 0.01 μm or more and 0.1 μm or less.
Moreover, although the integration degree becomes higher as the width of the second electrode is narrower, if the width is too narrow, the electrical resistance of the electrode increases and the formation is limited. Therefore, the width is about 0.01 μm to 10 μm, preferably about 0.01 μm to 1 μm, more preferably 0.05 μm to 0.5 μm.
[0021]
The shape of the electrode is not particularly limited. For example, in terms of a cross section, a cylindrical shape, a tapered shape, and the like are also included. Furthermore, the number of the second electrodes is not limited as long as there is at least one second electrode. In other words, since it suffices if there is a site to be a channel, even if the number of second electrodes is two or more, the planar shape of the second electrode is a matrix shape such as a stripe shape, a mesh shape, or a lattice shape. It does not matter if
[0022]
C. Insulation layer
The insulating layer of the present invention means a layer made of an insulating material for burying the second electrode. Structurally, the insulating layer may be formed from a single material or partially from a different material.
For example, in the field effect transistor having the structure of FIG. 2B, the insulating layer in which the second electrode 24b is embedded is
(1) a gate insulating film formed on the side surface of the second electrode 24b;
(2) a first insulating layer 231b sandwiched between the first electrode 22b and the second electrode 24b, and
(3) It consists of three parts of the second insulating layer 233b sandwiched between the second electrode 24b and the third electrode 25b. Furthermore, in the field effect transistor having the structure shown in FIG. 2B, the second insulating layer is formed on the third insulating layer 233a disposed on the side surface of the second electrode, the second electrode, the third insulating layer, and the third electrode. It consists of the 4th insulating layer 232a pinched | interposed. Each part may be the same material or a different material.
[0023]
The materials of the first insulating layer, the second insulating layer, and the gate insulating film are not limited to inorganic materials and organic materials. Examples of the inorganic material include metal oxides such as aluminum oxide and tantalum oxide, silicon oxide, silicon nitride, and the like, and combinations of one or more of these.
Examples of the organic material include polycarbonate resin, polyvinyl acetal resin, polyester resin, modified ether type polyester resin, polyarylate resin, phenoxy resin, polyvinyl chloride resin, polyvinyl acetate resin, polyvinylidene chloride resin polystyrene resin, acrylic resin, Examples include methacrylic resin, cellulose resin, urea resin, polyurethane resin, silicon resin, epoxy resin, polyamide resin, polyacrylamide resin, polyvinyl alcohol resin, copolymers thereof, and combinations of one or more thereof. .
In particular, since the gate insulating film becomes thinner as the gate length becomes shorter, the gate insulating film is preferably made of a high dielectric constant material. Therefore, high dielectric constant materials such as hafnium oxide, zirconium oxide, and polyvinylidene fluoride resins are also included.
[0024]
Among the above, the first and second insulating layers are preferably silicon nitride, silicon oxide, tantalum oxide, and aluminum oxide. Other than that, an organic material is also preferable for the same reason as that used in the electrode.
[0025]
In addition, since the gate insulating film is preferably thin, the gate insulating film may be formed of an oxide film formed by oxidizing the second electrode itself in an oxygen gas or water vapor atmosphere, or an anodic oxide film or an organic self-assembled film. Particularly preferred.
[0026]
An organic self-assembled film is basically a functional group at one end of an organic molecule having a linear skeleton structure that is physically or chemically adsorbed or bonded to an atom or group of atoms on the surface of a specific substance. And formed by interaction between molecules.
[0027]
The material for forming the organic self-assembled film is not particularly limited as long as it can be oxidized and can form an oxide film on the surface. Examples thereof include compound semiconductors such as silicon and GaAs, and various metals such as aluminum. The material for forming the organic self-assembled film is not particularly limited as long as it is a molecule having a functional group that interacts with a hydroxyl group on the oxide surface. Examples include various chlorosilane molecules, various methoxysilane molecules, various ethoxysilane molecules, various silanol molecules, and various methylsilane molecules.
In addition to the above, when the second electrode is a metal such as gold, silver, or copper, or a compound semiconductor, thiols can be used as the self-assembled film.
[0028]
In general, when an insulating layer is formed by plasma CVD or the like, defective portions such as pinholes may be generated in the insulating layer due to heat generated during the formation. Therefore, the insulating property can be improved by further forming an anodic oxide film, an organic self-assembled film, or the like on the insulating layer.
[0029]
The channel length can be defined by the sum of the thickness of the second electrode embedded in the insulating layer and the thickness of the upper and lower insulating layers. In the present invention, each thickness can be precisely controlled by the thickness of the second electrode and the formation conditions (growth rate, growth time, etc.) of the upper and lower insulating layers, and does not depend on the lithography accuracy as in the planar type. Therefore, control is also simple.
[0030]
Among them, the insulating layer has a low dielectric constant in order to reduce the parasitic capacitance between the electrodes in the region between the first electrode and the second electrode and the region between the second electrode and the third electrode. Is preferred. Therefore, it is desirable to use a low dielectric constant material as a constituent material. The thickness of the region between the first electrode and the second electrode and the region between the second electrode and the third electrode is preferably 1 nm to 100 nm, more preferably 1 nm or more and 10 nm or less.
In addition, it is desirable that the gate insulating film is made of a high dielectric constant material or a thin thickness. Therefore, it is preferably 10 nm or less, more preferably 2 nm or less.
[0031]
D. Semiconductor layer
As the semiconductor layer, any of p-type, n-type, intrinsic semiconductor, or a combination thereof can be applied. When a p-type semiconductor is applied to the semiconductor layer, the electrode 1 can be a metal or organic conductor electrode. Note that in the case where an n-type semiconductor is used for the semiconductor layer, the positive and negative of the carrier and the gate voltage contributing to electrical conduction may be reversed.
Materials constituting the semiconductor layer are Si, III-V group (mainly GaAs system, other InP, GaAlAs, etc.), II-VI group (CdS / CdTe system, Cu₂S, ZnS, ZnSe, etc.), I-III-VI group, organic semiconductors, and the like, but are not particularly limited thereto. Among these, organic semiconductors are preferable from the viewpoint of cost and the ability to manufacture flexible field effect transistors.
[0032]
As the organic semiconductor material, either a material having an electron accepting function or a material having an electron donating function can be applied. An example is described below.
[0033]
(I) Electron accepting material
Examples of electron-accepting materials include oligomers and polymers having pyridine and derivatives thereof as skeletons, oligomers and polymers having quinoline and derivatives thereof as skeletons, ladder polymers based on benzophenanthrolines and derivatives thereof, and polymers such as cyanopolyphenylene vinylene. Small molecules such as fluorinated metal-free phthalocyanines, fluorinated metal phthalocyanines and derivatives thereof, perylene and derivatives thereof (PTCDA, PTCDI, etc.), naphthalene derivatives (NTCDA, NTCDI, etc.), bathocuproine, and derivatives thereof.
[0034]
(Ii) Electron donating materials
Examples of electron donating materials include oligomers and polymers having a skeleton of thiophene and derivatives thereof, oligomers and polymers having a backbone of phenylene vinylene and derivatives thereof such as polyphenylene vinylene, oligomers and polymers having a backbone of fluorene and derivatives thereof, benzofuran and Oligomers and polymers having skeletons thereof, oligomers and polymers having skeletons of thienylene vinylene and derivatives thereof, oligomers and polymers having aromatic tertiary amines and derivatives thereof such as triphenylamine, and carbazole and derivatives thereof Oligomers and polymers with skeletons, oligomers and polymers with skeletons of vinylcarbazole and its derivatives, oligomers and polymers with skeletons of pyrrole and its derivatives, acetylene and its derivatives as skeletons Oligomer or polymer, iso Chiana und oligomers and polymers having a derivative thereof in the skeleton, and a polymer such as an oligomer or polymer having heptadiene and its derivatives in the skeleton.
[0035]
In addition, metal-free phthalocyanines, metal phthalocyanines and derivatives thereof, diamines, phenyldiamines and derivatives thereof, polyacenes such as polyacene and polyphenanthrene, and derivatives thereof, acenes such as pentacene, tetracene, anthracene, and pyrene, and Its derivatives, porphyrin, tetramethylporphyrin, tetraphenylporphyrin, tetrabenzporphyrin, monoazotetrabenzporphyrin, diazotetrabenzporphine, triazotetrabenzporphyrin, octaethylporphyrin, octaalkylthioporphyrazine, octaalkylaminoporphyrazine, hemiporphyrin Metal-free porphyrins such as azine and chlorophyll, metalloporphyrins and their derivatives, cyanine dyes, merosi Nine dyes, squarylium dyes, quinacridone dyes, azo dyes, small molecules such as quinone dyes such as anthraquinone, benzoquinone, naphthoquinone, aromatic conjugated polymers such as polyphenylene, polynaphthalene, polyanthracene, polypyrrole, polythiophene, polyisothianaphthene, Examples include heterocyclic conjugated polymers such as polyisonaphthothiophene, polyfuran, polyselenophene, and polytellurophene.
[0036]
In addition, as the central metal of metal phthalocyanine and metal porphyrin, magnesium, zinc, copper, silver, aluminum, silicon, titanium, vanadium, chromium, manganese, iron, cobalt, nickel, tin, platinum, lead and other metals, metal oxidation And metal halides.
[0037]
A combination of one or more of the above materials may be applied to the semiconductor layer. Further, the above materials may be dispersed and mixed in an appropriate binder material. Furthermore, the material etc. which incorporated said low molecule in the principal chain of a suitable polymer, or a side chain are mentioned. Examples of the binder material or the main chain polymer include, for example, polycarbonate resin, polyvinyl acetal resin, polyester resin, modified ether type polyester resin, polyarylate resin, phenoxy resin, polyvinyl chloride resin, polyvinyl acetate resin, polychlorinated resin. Vinylidene resin polystyrene resin, acrylic resin, methacrylic resin, cellulose resin, urea resin, polyurethane resin, silicon resin, epoxy resin, polyamide resin, polyacrylamide resin, polyvinyl alcohol resin, and their copolymers, or polyvinyl carbazole, And photoconductive polymers such as polysilane.
[0038]
Among them, it is preferable to use an organic material, particularly preferably pentacene, fluorinated phthalocyanine, perylene and derivatives thereof, polythiophene and derivatives thereof, thiophene oligomer and derivatives thereof, chelenylene vinylene and derivatives thereof, polyphenylene vinylene and derivatives thereof, fluorene- Bithiophene copolymer.
[0039]
Next, the first manufacturing method of the field effect transistor of the present invention will be described below.
[0040]
A first electrode layer is formed on the substrate 21a.
A first insulating layer is formed on the first electrode layer.
A second electrode layer is formed on the first insulating layer.
A second insulating layer is formed on the first insulating layer and the second electrode layer.
In addition, as in the field effect transistor of FIG. 2a, when the second insulating layer is composed of two parts, the third insulating layer and the fourth insulating layer, they may be formed separately.
Examples of the method for forming the electrode and the insulating layer include known methods such as vapor deposition, sputtering, coating, plating, spin coating, CVD, and inkjet printing.
[0041]
A third electrode layer is formed on the second insulating layer.
The forming method is not particularly limited as long as a predetermined third electrode can be formed on the second insulating layer.
The first electrode layer, the first insulating layer, the second electrode layer, the second insulating layer, and the third electrode layer are processed into a predetermined shape.
The third electrode layer is processed into a predetermined shape by, for example, forming a third electrode layer on the second insulating layer using a known method, and then using a known method such as a photolithography method on the third electrode layer. There is a method in which a predetermined resist pattern is formed using a method, and the third electrode is processed into a predetermined shape by etching using the resist pattern as a mask.
[0042]
In addition to this, a pattern mask having a hole in a predetermined shape is arranged on the second insulating layer, and the above-mentioned material is deposited on the mask by a vapor deposition method, a sputtering method, a coating method, an inkjet printing method, or the like. A method of forming the third electrode by forming an electrode pattern by the method and removing the mask can also be applied.
[0043]
In addition, when an organic material is used for the electrode layer and the insulating layer, the formation process can be performed at a room temperature. Therefore, energy consumption required for the formation process can be suppressed.
[0044]
As a method of processing the first electrode layer, the first insulating layer, the second electrode layer, and the second insulating layer into a predetermined shape, a known etching method such as a dry etching method or a wet etching method may be applied. Among them, it is preferable to use a reactive ion etching method that can selectively etch a specific material depending on the type of reaction gas used and can provide anisotropy in the etching progress direction.
[0045]
Reactive ion etching applies high-frequency power to the introduced gas to form a plasma state, and etches the formed active species (reactive radicals formed by collisions of electrons and ions with gas molecules). This is a technology that promotes an etching (physicochemical shaving) reaction by reacting with atoms on the surface of the material to generate a volatile reaction product and detaching it from the surface of the etching material. As a general rule, it is necessary that the product produced by the reaction of the gas to be cut with the gas becomes a volatile substance. Usually, the introduced gas contains fluorine, chlorine, which easily reacts with the base material and easily creates a volatile substance. A halogen-containing compound such as is used. Also, if the gas pressure is set to a few Pa (several tens of mTorr) or less, the direction of movement of ions is aligned, and it can be processed in the direction of cutting (perpendicular to the substrate) to have anisotropy (anisotropic etching). .
[0046]
In the present invention, in this process, the second electrode layer, the second electrode layer, the first electrode layer, and the first electrode that are the lower layer are formed by using reactive ion etching using the third electrode processed into a predetermined shape as a mask. By sequentially and selectively etching the layers, it is preferable because an exposure process that conventionally requires precise alignment can be reduced.
[0047]
In addition, the power of reactive ions used in dry etching is so strong that when the layer to be processed is sufficiently corroded, the resist also disappears by more than half, and part of it is altered and is called a polymer. Become. Therefore, a cleaning process for removing the polymer may be added after the reactive ion etching process.
The polymer can be removed by using a known apparatus such as a wet station or a spin processor.
[0048]
Further, the step of processing into a predetermined shape is not necessarily performed after the third electrode is formed, and may be performed every time the electrode and the insulating layer are formed.
[0049]
When the above method is used by forming the first electrode and the third electrode with the same material, the already patterned third electrode may be etched at the same time when the first electrode is etched. For this reason, it is preferable to adjust the film thicknesses of the first and third electrodes in advance so as to obtain a desired film thickness after formation.
[0050]
A gate insulating film is selectively formed in the vicinity of the surface of the side surface of the second electrode.
As a forming method, a known vapor deposition method, sputtering method, coating method, plating method, spin coating method, CVD method, ink jet printing method, or the like may be used.
Preferably, the second electrode is selected from materials having an oxidation potential smaller than the constituent materials of the first electrode and the third electrode, and the second electrode is more selectively oxidized in an oxygen gas or water vapor atmosphere to form an oxide film. Preferably, it is formed by an anodized film or an organic self-assembled film.
[0051]
The method of forming the anodic oxide film allows the second electrode to be easily and selectively applied by applying an electric field only between the counter electrode and the second electrode to be oxidized in an appropriate solvent at room temperature. Can be formed on the surface. Therefore, even when the other constituent material is made of a material that is relatively easily oxidized, a gate insulating film can be selectively formed on the electrode, compared with other oxide film forming methods such as a CVD method and a thermal oxidation method. The device is simple.
[0052]
The organic self-assembled film is formed only by immersing the part containing the second electrode in the solution containing the molecule, and spontaneously forming a dense film (in some cases, forming a monomolecular film). Can do. In that case, when forming a surface film (for example, natural oxide film) having many hydroxyl groups on the surface, such as aluminum or silicon, a silane coupling agent such as octadecyltrichlorosilane may be applied.
[0053]
It is also preferable to combine them with the insulating layer in order to repair defective portions such as pinholes existing in the insulating layer and improve the insulation.
[0054]
A semiconductor layer in direct contact with both the first electrode and the third electrode is formed.
Examples of the forming method include known methods such as vapor deposition, sputtering, coating, spin coating, plating, spin coating, CVD, and inkjet printing. Of these, when a semiconductor layer is formed using a raw material flux having high directivity as in the vapor deposition method, the film may be interrupted by uneven steps, and thus it is necessary to form a thin film so as to completely cover the steps. At that time, a method using two or more vapor deposition sources arranged in different directions with respect to the step, a method of rotating the base material so that the direction of the step changes with respect to the direction of the raw material flux, and the like can be applied.
[0055]
Further, as a second manufacturing method, when a material that transmits resist light is used for the base material, the first electrode layer, the first insulating layer, the second electrode layer, and the second insulating layer are formed in the same manner as the first method. After the formation, the second insulating layer is processed into a predetermined shape. Then, the first electrode layer, the first insulating layer, and the second electrode layer are processed into a predetermined shape using the second insulating layer as a mask to form the first electrode, the first insulating layer, and the second electrode. A method of processing using reactive ion etching is preferred. Thereafter, a gate insulating film is formed on the side surface of the second electrode. A known method can be applied as the forming method, but among these, an oxide film, an anodized film, and an organic self-assembled film are preferable. Thereafter, a negative resist is applied to the substrate surface side, and exposure is performed from the side opposite to the substrate. As a result, in the portion where the first electrode, the first insulating layer, the second insulating layer, the second electrode, and the gate insulating film are laminated, light is blocked, so that the resist on the insulating layer is not exposed. It becomes soluble in the resist developer. Therefore, after development, a resist pattern having an opening only on the second insulating layer is formed. Then, the third electrode is formed on the resist pattern from the above material by a known method such as a vapor deposition method, a sputtering method, a coating method, an ink jet printing method. Thereafter, the resist is peeled off together with the film formed thereon, so that the third electrode is formed only on the second insulating layer. Finally, a semiconductor layer in direct contact with both the first electrode and the third electrode is formed.
[0056]
As a third manufacturing method, when a material that transmits resist light is used for the base material, the first electrode layer, the first insulating layer, and the second electrode layer are formed in the same manner as in the first method, Two electrodes are processed into a predetermined shape. Then, the first insulating layer is processed into a predetermined shape using the second electrode as a mask. A method of processing using reactive ion etching is preferable. Thereafter, a second insulating layer and a gate insulating film are formed. They may be formed individually or simultaneously. A known method can be applied as the forming method, but preferably the second insulating layer and the gate insulating layer are simultaneously formed of an oxide film, an anodic oxide film and an organic self-assembled film. Thereafter, a negative resist is applied, and exposure is performed from the substrate surface side. As a result, in the portion where the second electrode, the first insulating layer, the second insulating layer, the first electrode and the gate insulating film are laminated, light is blocked, so that the resist on the insulating layer is not exposed. It becomes soluble in the resist developer. Therefore, after development, a resist pattern having an opening only on the second insulating layer is formed. Then, the third electrode is formed on the resist pattern from the above material by a known method such as a vapor deposition method, a sputtering method, a coating method, an ink jet printing method. Thereafter, the resist is peeled off together with the film formed thereon, so that the third electrode is formed only on the second insulating layer. Finally, a semiconductor layer in direct contact with both the first electrode and the third electrode is formed.
[0057]
【Example】
Example 1
Using a glass substrate as the substrate 21a, a first electrode layer made of a platinum film having a thickness of about 150 nm is formed on the glass substrate by an electron beam evaporation method. Next, a first insulating layer made of a silicon nitride film of about 30 nm is formed on the first electrode layer by CVD. Next, a second electrode layer made of an aluminum film having a thickness of about 150 nm is formed on the first insulating layer by vapor deposition. Next, a second insulating layer made of a silicon oxide film having a thickness of about 30 nm is formed on the second electrode layer by a CVD method. A third electrode layer made of a platinum film having a thickness of about 300 nm is formed on the second insulating layer by electron beam evaporation.
[0058]
A predetermined resist pattern is formed on the third electrode layer using a known photolithography method. Using the resist pattern as a mask, the third electrode layer is processed into a predetermined shape using a reactive ion etching method.
After stripping the resist with a resist stripper, the second insulating layer 231a is processed into a predetermined shape by etching using the third electrode 25a processed into a predetermined shape as a mask.
Similarly, the second electrode 22a, the first insulating layer 231a, and the first electrode 24a are sequentially processed into a predetermined shape by a reactive ion etching method using the upper layer pattern processed into a predetermined shape as a mask.
[0059]
In an oxygen atmosphere, the side surface of the second electrode 24a is selectively oxidized to form a gate insulating film 233a having a thickness of about 10 nm.
A semiconductor layer 26a having a film thickness of about 500 nm is formed by simultaneously vapor-depositing from two vapor deposition sources arranged in two different directions with respect to the normal direction of the base material using pentacene as a semiconductor material. In this case, the line connecting the two evaporation sources is arranged so as to be perpendicular to the longitudinal direction of the convex portion.
Through the above steps, a field effect transistor having the structure of FIG.
[0060]
In the above manufacturing process, when a silicon nitride film is used as the first insulating layer 231a and a silicon oxide film is used as the second insulating layer 231a, CF is used as a reactive gas in reactive ion etching._FourSince the silicon nitride film has a higher etching rate than the silicon oxide film, the silicon oxide film of the second insulating layer 231a is damaged when the silicon nitride film of the first insulating layer 231a is etched. Can be reduced.
Further, the field effect transistor manufactured in the above example had a function equivalent to or higher than that of the conventional product.
[0061]
(Example 2)
In the same manner as the method described in Example 1, a first electrode layer made of platinum, a first insulating layer made of silicon oxide film, and a second electrode layer made of aluminum were sequentially laminated on the glass substrate 21b. Form.
A predetermined resist pattern is formed using a photolithography method, and the second electrode layer is processed into a predetermined shape by a reactive ion etching method as a mask for the resist pattern.
[0062]
After stripping the resist with a resist stripper, the first insulating layer is etched into a predetermined shape and processed using the second electrode 24b processed into a predetermined shape as a mask.
Thereafter, similarly, the first electrode is processed into a predetermined shape by a reactive ion etching method using the upper layer pattern processed into a predetermined shape as a mask.
[0063]
The upper surface and side surfaces of the second electrode 24b are selectively oxidized under an oxygen atmosphere to form a second insulating layer and a gate insulating film having a thickness of about 10 nm.
A negative resist is applied from the substrate surface and exposed from the opposite side of the substrate 21b. This is developed by being immersed in a developer. As a result, only the resist on the insulating layer 233b is dissolved in the developer, and the insulating layer 233b is exposed.
[0064]
A platinum film having a film thickness of about 150 nm is deposited as the third electrode 25b on the second insulating layer by electron beam evaporation from above the resist pattern, and the resist is stripped with a resist stripping solution. As a result, a platinum pattern is formed only on the insulating layer 233b where there is no resist, and the pattern of the third electrode 25b is formed.
Finally, as the semiconductor layer 26, a polymethoxyethylhexyloxyphenylene vinylene (MEH-PPV) film, which is a derivative of polyphenylene vinylene (PPV) having a film thickness of about 500 nm, is mixed with a chloroform solution of MEH-PPV (about 0.5% by weight). ) To form a field effect transistor having the structure of FIG. 2B.
The field effect transistors manufactured in the above examples had functions equivalent to or higher than those of conventional products.
[0065]
(Example 3)
Tantalum is used as the material for the second electrode, and a tantalum film having a thickness of about 200 nm is formed by sputtering. In an ammonium tartrate solution, a tantalum oxide film having a thickness of about 30 nm is formed on the tantalum film by an anodic oxide film method using a constant current-constant voltage method of about 160V. Other than that, the field effect transistor which has the structure of Fig.2 (a) and (b) is manufactured similarly to Example 1 and 2. FIG.
The field effect transistors manufactured in the above examples also had functions equivalent to or higher than those of conventional products.
[0066]
【The invention's effect】
According to the present invention, it is possible to provide a field effect transistor capable of operating at a much higher speed than the conventional one and having excellent integration.
In addition, since at least one selected from the semiconductor layer, the insulating layer, and the electrode is formed of an organic material, a field effect transistor that is more flexible than the conventional one can be realized.
The second electrode is selected from materials having an oxidation potential smaller than that of the first and third electrodes, and the insulating layer is formed by oxidizing the first electrode. The oxide film, the anodic oxide film, and the organic self-organization The gate insulating film can be thinned by including the oxide film.
[0067]
Furthermore, according to the manufacturing method of the present invention, since the semiconductor layer is formed after the second electrode, the insulating layer, the third electrode, and the first electrode are formed in a predetermined shape, the electrode formation and processing compared to the inorganic material In general, an organic material that is generally low in resistance to heat, light, chemical substances, and the like and easily damaged can be used for the semiconductor layer more easily than in the past, and a flexible field effect transistor can be realized.
[0068]
Further, the step of processing the first electrode, the first insulating layer, and the second electrode into a predetermined shape is performed by reactive etching, so that the exposure process that requires strict alignment can be reduced. Can be manufactured.
Furthermore, after forming a resist film that embeds the first electrode, the first insulating layer, the second electrode, and the gate insulating film using a base material that transmits resist light as the base material, exposure is performed from the base material side and development is performed. By using a process for forming a resist pattern, a conventional process using an expensive apparatus such as a stepper to form a resist pattern that requires a process that requires high-precision alignment, and thus to an insulating layer has been conventionally used. The step of forming the third electrode by aligning the positions can be easily and strictly performed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of the structure of a field effect transistor according to the present invention.
FIGS. 2A and 2B are cross-sectional views showing an example of a more specific structure of a field effect transistor according to the present invention.
[Explanation of symbols]
11, 21a, 21b base material,
12, 22a, 22b first electrode,
13 Insulating layer,
231a, 231b first insulating layer,
233a third insulating layer,
232a Fourth insulating layer
233b second insulating layer,
14, 24a, 24b second electrode,
15, 25a, 25b third electrode,
16, 26a, 26b Semiconductor layer

Claims

レジスト光を透過する基材表面上に第１電極層を形成する工程と、
前記第１電極層上に第１絶縁層を形成する工程と、
前記第１絶縁層上の一部に第２電極層を形成する工程と、
前記第１絶縁層および前記第２電極層上に第２絶縁層を形成する工程と、
所定の形状の第１電極、および第２電極を形成するために、前記第２絶縁層、前記第２電極層、前記第１絶縁層、および前記第１電極層を加工する工程と、
前記第２電極の側面にゲート絶縁膜を形成する工程と、
前記基材表面上にネガ型レジストを塗布し、前記基材表面と反対側から露光し、現像を行うことにより、前記第２絶縁層上が開口したレジストパターンを形成する工程と、
前記レジストパターンおよび前記第２絶縁層上に第３電極層を形成し、前記レジストパターンを除去することにより、前記第２絶縁層上に第３電極を形成する工程と、
前記第１電極、前記ゲート絶縁膜および前記第３電極に接する半導体層を形成する工程と
からなり、前記第１電極がドレインまたはソース電極であり、前記第２電極がゲート電極であり、前記第３電極がソースまたはドレイン電極であることを特徴とする電界効果トランジスタの製造方法。Forming a first electrode layer on a substrate surface that transmits resist light;
Forming a first insulating layer on the first electrode layer;
Forming a second electrode layer on a portion of the first insulating layer;
Forming a second insulating layer on the first insulating layer and the second electrode layer;
Processing the second insulating layer, the second electrode layer, the first insulating layer, and the first electrode layer to form a first electrode and a second electrode having a predetermined shape;
Forming a gate insulating film on a side surface of the second electrode;
Applying a negative resist on the substrate surface, exposing from the opposite side of the substrate surface, and developing to form a resist pattern having an opening on the second insulating layer; and
Forming a third electrode layer on the second insulating layer by forming a third electrode layer on the resist pattern and the second insulating layer, and removing the resist pattern;
Forming a semiconductor layer in contact with the first electrode, the gate insulating film and the third electrode, wherein the first electrode is a drain or source electrode, the second electrode is a gate electrode, A method of manufacturing a field effect transistor, wherein the three electrodes are source or drain electrodes.

レジスト光を透過する基材表面上に第１電極層を形成する工程と、
前記第１電極層上に第１絶縁層を形成する工程と、
前記第１絶縁層上に第２電極層を形成する工程と、
所定の形状の第１電極、および第２電極を形成するために、前記第１電極層、前記第１絶縁層および前記第２電極層を加工する工程と、
前記第２電極の表面および側面に第２絶縁層およびゲート絶縁膜を形成する工程と、
前記基材表面上にネガ型レジストを塗布し、前記基材表面と反対側から露光し、現像を行うことにより、前記第２絶縁層上が開口したレジストパターンを形成する工程と、
前記レジストパターンおよび前記第２絶縁層上に第３電極層を形成し、前記レジストパターンを除去することにより、前記第２絶縁層上の開口部に第３電極を形成する工程と、
前記第１電極、前記ゲート絶縁膜および前記第３電極に接する半導体層を形成する工程と
からなり、前記第１電極がドレインまたはソース電極であり、前記第２電極がゲート電極であり、前記第３電極がソースまたはドレイン電極であることを特徴とする電界効果トランジスタの製造方法。Forming a first electrode layer on a substrate surface that transmits resist light;
Forming a first insulating layer on the first electrode layer;
Forming a second electrode layer on the first insulating layer;
Processing the first electrode layer, the first insulating layer, and the second electrode layer to form a first electrode and a second electrode having a predetermined shape;
Forming a second insulating layer and a gate insulating film on the surface and side surfaces of the second electrode;
Applying a negative resist on the substrate surface, exposing from the opposite side of the substrate surface, and developing to form a resist pattern having an opening on the second insulating layer; and
Forming a third electrode layer on the resist pattern and the second insulating layer, and removing the resist pattern to form a third electrode in the opening on the second insulating layer;
Forming a semiconductor layer in contact with the first electrode, the gate insulating film and the third electrode, wherein the first electrode is a drain or source electrode, the second electrode is a gate electrode, A method of manufacturing a field effect transistor, wherein the three electrodes are source or drain electrodes.

前記加工する工程が、前記第２絶縁層をマスクとして、反応性イオンエッチングにより順次加工する請求項１に記載の電界効果トランジスタの製造方法。The processing to step, a pre-Symbol second insulating layer as a mask, a method of manufacturing a field effect transistor according to claim 1 for sequentially processed by reactive ion etching.

請求項１の前記ゲート絶縁膜を形成する工程、または請求項２の前記ゲート絶縁膜および前記第２絶縁層を形成する工程が、前記第２電極を酸化することを含む請求項１〜３のいずれか１つに記載の電界効果トランジスタの製造方法。Step of forming the gate insulating film of claim 1 or the gate insulating film and the step of forming the second insulating layer according to claim 2, in claim 1 which comprises oxidizing the second electrode, The manufacturing method of the field effect transistor as described in any one.