JP4069391B2 - マイクロコンピュータの誤動作防止回路 - Google Patents
マイクロコンピュータの誤動作防止回路 Download PDFInfo
- Publication number
- JP4069391B2 JP4069391B2 JP2004112922A JP2004112922A JP4069391B2 JP 4069391 B2 JP4069391 B2 JP 4069391B2 JP 2004112922 A JP2004112922 A JP 2004112922A JP 2004112922 A JP2004112922 A JP 2004112922A JP 4069391 B2 JP4069391 B2 JP 4069391B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- voltage
- output
- power supply
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Description
以上のように構成された回路において、上記液晶テレビジョンの電源をオンしたときには、電源1から内部回路に安定した電源供給がなされるが、上記電源オフ時、すなわち上記内部回路がスタンバイ状態のとき上記電源1から供給される電源は、家庭内での電源の負荷状況により電圧が変動する不安定な電源電圧となる場合がある。
上記スタンバイ状態での例として、上記電源1からバックアップ電源が内部回路へ供給されているとき、供給電源が変動しマイクロコンピュータ3の動作電圧を下回ると、リセットIC4によりリセットがかかるものの、マイクロコンピュータ3に供給されている電源が不安定な状態なので、不定となり暴走し動作しなくなることがある。
まず特開昭53−106524号公報では、電源電圧の変動が激しい、車載用機器に搭載されているマイクロコンピュータの暴走を防止するために、基準電圧と電源の出力電圧を比較する比較回路を用いて結果に応じマイクロコンピュータをリセットさせる技術についての記載がある。
また特開昭59−116827号公報では、電源電圧がディジタル素子の動作電圧を下回ったときにディジタル回路に対しリセット信号を発する技術についての記載がある
背景技術で述べたスタンバイ状態での例として、上記電源1からバックアップ電源が上記内部回路へ供給されているとき、供給電源が変動しマイクロコンピュータ3の動作電圧を下回ると、マイクロコンピュータ3にはリセットIC4によりリセットはかかるものの、供給されている電源が不安定な状態なので、マイクロコンピュータ3は不定となり暴走し、動作しなくなることがある。
このように、電源電圧の変動によるマイクロコンピュータの誤動作を解決するため、上記従来技術ではリセット回路およびリセット信号を利用して、電源電圧が変動しマイクロコンピュータの動作電圧を下回ったところで、リセット回路やリセット信号によりマイクロコンピュータをリセットし誤動作を防止している。
しかしリセットICや定電圧回路を用いても、定電圧回路の出力特性により、マイクロコンピュータへ供給する電源電圧がマイクロコンピュータの動作電圧よりも下回って供給される場合がある。
スタンバイ状態においてバックアップとして内部回路に供給される電源電圧が変動するおそれのある電源によって動作するマイクロコンピュータの誤作動防止回路において、
電源とマイクロコンピュータとの間に、出力制御端子がHighになると出力しLowになると出力停止するレギュレータを有するとともに、
上記レギュレータの入力段には電源電圧を常時監視し上記マイクロコンピュータの動作電圧以上の所定電圧にて上記レギュレータが電圧出力するように制御するスイッチ回路を備え、
上記マイクロコンピュータへの入力電圧を監視しつつ該入力電圧が上記マイクロコンピュータの最低動作電圧を下回ると上記マイクロコンピュータをリセットするリセットICを備えており、
上記レギュレータの入力段のスイッチ回路は、電源電圧対GNDに2個の抵抗を直列に接続し、上記抵抗の分割点をベースとするNPN型トランジスタを有し、上記トランジスタのコレクタは抵抗を介して電源電圧でプルアップされ、上記トランジスタのエミッタを前記レギュレータの出力制御端子に接続された回路構成であり、
上記スイッチ回路は、上記電源から上記マイクロコンピュータの最低動作電圧以上の電圧が出力されると、上記トランジスタがオンしてHigh出力を上記出力制御端子に入力し、上記電源から上記マイクロコンピュータの最低動作電圧より低い電圧が出力されると、上記トランジスタがオフしてLowを上記出力制御端子に入力することを特徴とする構成としている。
上記のように構成した請求項2の発明によれば、電源電圧に接続された、上記レギュレータの入力段での電圧を、上記スイッチ回路によって常時監視し、所定電圧で上記スイッチ回路のトランジスタがオン、オフし上記レギュレータの出力を制御できる、すなわちマイクロコンピュータの電源電圧の所定電圧での供給を制御することが可能となる。
上記のように構成すれば、上記スイッチ回路は、所定の入力電圧に対しトランジスタのオン、オフが可能となるような回路構成にすることにより、トランジスタの出力を定電圧回路の出力を制御でき、マイクロコンピュータに所定電圧を供給することが可能となる。
上記のように構成すれば、電源電圧を抵抗分割し、マイクロコンピュータの動作電圧以上で上記トランジスタがオンするように抵抗の定数を決め、上記トランジスタのコレクタ端子を電源電圧でプルアップし、上記トランジスタがオンするとエミッタ端子より出力され上記定電圧回路の出力電圧動作制御端子をマイクロコンピュータの動作電圧以上でオンでき、上記動作電圧以上の電源をマイクロコンピュータに供給することが可能となる。
スタンバイ状態においてバックアップとして内部回路に供給される電源電圧が変動するおそれのある電源によって動作する液晶テレビジョンの内部回路のマイクロコンピュータの誤作動防止回路であって、
電源と上記マイクロコンピュータとの間に出力のオンオフ制御が可能な出力制御端子を備えたレギュレータを有するとともに、上記レギュレータの入力段には電源電圧を常時監視し、上記マイクロコンピュータの動作電圧以上にて上記レギュレータからの上記マイクロコンピュータへの電源供給を開始させるスイッチ回路と、
上記マイクロコンピュータの電源端子とGNDとに接続され、その出力が上記マイクロコンピュータのリセット入力端子に接続され、上記マイクロコンピュータの動作電圧を監視して上記マイクロコンピュータの最低動作電圧を下回ると上記マイクロコンピュータをリセットするリセットICと、
を備え、
上記レギュレータは、上記出力制御端子がHighで出力し、Lowで出力停止し、
上記スイッチ回路は、電源電圧対GNDに2個の抵抗を直列に接続し、上記2個の抵抗の分割点をベースとするNPN型トランジスタを有し、上記トランジスタのコレクタは抵抗を介して電源電圧でプルアップされ、上記トランジスタのエミッタを上記出力制御端子に接続された回路構成であり、
上記電源より上記マイクロコンピュータの最低動作電圧以上の電圧が出力されると、上記トランジスタがオンしてHigh出力が上記エミッタから上記出力制御端子に入力され、上記レギュレータが一定の出力電圧を上記マイクロコンピュータに供給し、上記電源より上記マイクロコンピュータの最低動作電圧より低い電圧が出力されると、上記トランジスタはオフのままで上記エミッタからはLowが上記出力制御端子に入力されて上記レギュレータは出力動作せず、
上記電源から出力される電圧が上記マイクロコンピュータの最低動作電圧より低い電圧から該最低動作電圧以上の電圧に復帰すると、上記リセットICがこの電圧の立ち上がり時に上記マイクロコンピュータをリセットする構成としてある。
また、請求項2にかかる発明によれば、上記マイクロコンピュータへ供給する電源電圧を、上記定電圧回路入力段の電圧を監視するスイッチ回路によって制御し、上記マイクロコンピュータへ所定電圧での供給を開始できることにより、安定した供給をできる効果がある。加えて、上記定電圧回路から出力される電圧はマイクロコンピュータの動作電圧以上とすることが可能となり、マイクロコンピュータの誤動作を確実に防止する効果がある。さらに、スイッチ回路をIC素子にて採用することができるので、電源の電圧を定電圧回路の入力段で常時監視し定電圧回路の出力を制御することで確実にマイクロコンピュータの動作電圧範囲内の電源を供給することが可能となるとともに、本発明に関して少ない部品点数で実現できる効果がある。
(1)液晶テレビジョンの構成:
(2)第1実施形態:
(3)第2実施形態:
(4)まとめ:
(1)液晶テレビジョンの構成:
同図において液晶テレビジョン10は、概略、チューナ12と、映像信号処理回路14と、マイクロコンピュータ13と、液晶パネル15ととから構成されている。
なお、以下の説明では、音声信号についての記述を省略する。
同図において、チューナ12は、アンテナ12aを介してテレビ放送帯域に対応した所望周波数のテレビジョン信号を受信するとともに、この受信したテレビジョン信号から所要の信号だけを選択して高周波増幅し、中間周波信号に変換して出力する。
チューナ12から出力された中間周波信号が映像信号処理回路14に入力されると、映像信号処理回路14は、入力された中間周波信号に各種の信号処理を施すことで合成映像信号を復元し、映像信号や音声信号等を抽出して液晶パネル15と図示しないスピーカとに出力する。
上記チューナ12、映像信号処理回路14およびマイクロコンピュータ13の電源端子には、電源回路11が接続されており、電源回路11は、各デバイスに電力供給を行っている。なお、上記電源回路11には、整流回路11aおよび定電圧電源11bが設けられており、差込プラグをコンセントに差し込んだ時点で商用交流電圧の供給を受け、交流電圧を直流電圧に変換して、さらに内部回路を駆動する電圧まで降圧した直流電源をマイクロコンピュータ13などの各デバイスに出力する。
そこで、上記マイクロコンピュータ13の誤動作を防止するために、上記定電圧回路の入力段に電源電圧監視用の回路を設け、確実にマイクロコンピュータの動作電圧以上の電源電圧を、定電圧回路から出力できる回路の実施例を以下説明していく。
(2)第1実施形態:
電源110は本実施形態における直流電圧を出力する電源であり、電源ラインを介してレギュレータ120の電源入力端子に接続されている、上記レギュレータ120の入力段に構成されたスイッチ回路150は、上記電源110からの電源ラインに2個の抵抗R1、R2を対GNDに直列に接続し、上記抵抗R1、R2の分割点AをベースとするNPN型トランジスタTr1を有し、上記トランジスタTr1のコレクタはプルアップ抵抗R3を介して電源ラインに接続され、上記トランジスタTr1のエミッタをレギュレータ120の出力制御端子に接続している。また、上記レギュレータ120の出力はマイクロコンピュータ130の電源端子に接続されており、上記マイクロコンピュータ130の電源ラインにはリセットIC140が対GNDに接続され、その出力はマイクロコンピュータ130のリセット入力端子に接続されている。以上のように回路が構成されており、上記各素子の定数は任意である。また、上記マイクロコンピュータ130に接続される上記リセットIC140の周辺回路も、使用する素子の仕様により任意とする。
まず、電源が安定して供給される、液晶テレビジョンの電源がオンのとき、すなわち電源110からの出力電圧が10Vである場合の回路動作を説明する。
上記電源110はAC電源端子からの電源供給を受けて所定の電源回路にて、交流電圧を直流電圧に変換して内部回路を駆動する直流電源である。上記電源110から供給される電源電圧が、上記電源110からの直流電圧10Vを内部回路を駆動可能な電圧である5Vまで降圧するための定電圧回路であるレギュレータ120に入力される。
上記レギュレータ120は入力段に構成されたスイッチ回路150を有しており、電源110からの電源電圧は、電源ラインに対GNDに直列接続した2個の抵抗R1、R2により抵抗分割される。上記抵抗R1、R2の分割点AをベースとするNPN型トランジスタのオン電流の値は、電源電圧がマイクロコンピュータ130の動作電圧以下まで落ち込んだ場合を想定し、上記抵抗R1、R2の定数を設定し、決定される。本実施形態ではマイクロコンピュータの動作電圧範囲5V±0.1Vにより最低動作電圧以上で上記トランジスタTr1をオンさせるため、上記スイッチ回路150に4.9V以上の入力でトランジスタTr1がオンするように上記抵抗R1、R2の定数を設定する。
出力された5Vは電源ラインを介して、マイクロコンピュータ130に供給される。このときリセットIC140は電源立ち上がり時の検出電圧でマイクロコンピュータ130にリセットをかけマイクロコンピュータ130をスタートさせる。動作電圧範囲である5Vが供給されるのでマイクロコンピュータ130は通常動作が可能である。
上記電源110からの直流電圧4.9Vが上記レギュレータ120の入力段に構成されたスイッチ回路150に入力される。4.9V以上なのでトランジスタTr1はオンし、プルアップ抵抗R3によりHighが上記レギュレータ120の出力制御端子に入力され、上記レギュレータ120は入力電圧、すなわち本実施形態における電源110からの出力電圧である4.9Vを入力するが、出力電圧は入力電圧より高くなることは無いため4.9Vを出力する。よって上記同様マイクロコンピュータ130の動作電圧範囲なので、正常動作することが可能である。
図1に示す従来の回路であれば、電源1から4.8Vが出力されるとレギュレータ2は出力するものの、入力電圧より出力電圧が高くなることは無いため、4.8Vをマイクロコンピュータ3に供給する。すると電源電圧の低下によりリセットIC4がマイクロコンピュータ3にリセットをかけるが、安定しない電圧のため不安定な動作をする可能性がある。
しかし本発明では、上記電源110からの直流電圧4.8Vがレギュレータ120の入力段に構成されたスイッチ回路150に入力され、電源110からの電源電圧4.8Vは、電源ラインに対GNDに直列接続した2個の抵抗R1、R2により抵抗分割されるが、4.9Vに満たないためトランジスタTr1はオフのままでLowが、上記レギュレータ120の出力制御端子に入力されるので上記レギュレータ120は出力動作しない。その結果、上記マイクロコンピュータ130には電源が供給されず停止状態となるので、誤動作は起きない。
(3)第2実施形態:
電源210は本実施形態における直流電圧を出力する電源であり、電源ラインを介してレギュレータ220の電源入力端子に接続されている。上記レギュレータ220は出力電圧のオン、オフ制御が可能な出力制御端子を有し、入力段には、上記電源210からの電源ラインにリセットIC250が対GNDに接続され、その出力は上記レギュレータ220の出力制御端子に接続されている。また、上記レギュレータ220の出力はマイクロコンピュータ230の電源端子に接続されており、上記マイクロコンピュータ230の電源ラインにはリセットIC240が対GNDに接続され、その出力はマイクロコンピュータ230のリセット入力端子に接続した回路構成である。
上記各素子の定数は任意である。また、上記レギュレータ220およびマイクロコンピュータ230に接続される、上記リセットIC240およびリセットIC250の周辺回路は使用する素子の仕様により任意とする。
電源210は上述してきた実施例と同様に、AC電源端子からの電源供給を受けて所定の電源回路にて交流電圧を所定の直流電圧に変換して内部回路を駆動する直流電源である。上記電源210から供給される電源電圧は、上記電源210からの直流電圧を、内部回路を駆動可能な所定電圧まで降圧するための定電圧回路であるレギュレータ220に入力される。
上記レギュレータ220の入力段ではリセットIC250が電源電圧を検出し、その出力は上記レギュレータ220の出力制御端子に接続されており、レギュレータ220の出力制御を行っている。上記レギュレータ220により定電圧化された出力はマイクロコンピュータ230に供給される。
このとき、電源電圧が低下しマイクロコンピュータ230の最低動作電圧である4.9Vになると、リセットIC250はHigh出力のままであるため、レギュレータ220からは電圧が出力されており、その出力電圧は上述してきた仕様により4.9Vである。よってマイクロコンピュータ230は正常動作する。
次に、上記より電源電圧がさらに低下しマイクロコンピュータ230の最低動作電圧を下回る4.8Vになると、リセットIC250はLow出力し、レギュレータ220からの出力は停止する。その結果、マイクロコンピュータ230には電源が供給されず、誤動作を回避することができる。
(4)まとめ:
2 レギュレータ
3 マイクロコンピュータ
4 リセットIC
10 液晶テレビジョン
11 電源回路
11a 整流回路
11b 定電圧電源
110 電源
120 レギュレータ
130 マイクロコンピュータ
140 リセットIC
150 スイッチ回路
210 電源
220 レギュレータ
230 マイクロコンピュータ
240 リセットIC
250 リセットIC
Claims (2)
- スタンバイ状態においてバックアップとして内部回路に供給される電源電圧が変動するおそれのある電源によって動作する液晶テレビジョンの内部回路のマイクロコンピュータの誤作動防止回路であって、
電源と上記マイクロコンピュータとの間に出力のオンオフ制御が可能な出力制御端子を備えたレギュレータを有するとともに、上記レギュレータの入力段には電源電圧を常時監視し、上記マイクロコンピュータの動作電圧以上にて上記レギュレータからの上記マイクロコンピュータへの電源供給を開始させるスイッチ回路と、
上記マイクロコンピュータの電源端子とGNDとに接続され、その出力が上記マイクロコンピュータのリセット入力端子に接続され、上記マイクロコンピュータの動作電圧を監視して上記マイクロコンピュータの最低動作電圧を下回ると上記マイクロコンピュータをリセットするリセットICと、
を備え、
上記レギュレータは、上記出力制御端子がHighで出力し、Lowで出力停止し、
上記スイッチ回路は、電源電圧対GNDに2個の抵抗を直列に接続し、上記2個の抵抗の分割点をベースとするNPN型トランジスタを有し、上記トランジスタのコレクタは抵抗を介して電源電圧でプルアップされ、上記トランジスタのエミッタを上記出力制御端子に接続された回路構成であり、
上記電源より上記マイクロコンピュータの最低動作電圧以上の電圧が出力されると、上記トランジスタがオンしてHigh出力が上記エミッタから上記出力制御端子に入力され、上記レギュレータが一定の出力電圧を上記マイクロコンピュータに供給し、上記電源より上記マイクロコンピュータの最低動作電圧より低い電圧が出力されると、上記トランジスタはオフのままで上記エミッタからはLowが上記出力制御端子に入力されて上記レギュレータは出力動作せず、
上記電源から出力される電圧が上記マイクロコンピュータの最低動作電圧より低い電圧から該最低動作電圧以上の電圧に復帰すると、上記リセットICがこの電圧の立ち上がり時に上記マイクロコンピュータをリセットすることを特徴とするマイクロコンピュータの誤動作防止回路。 - スタンバイ状態においてバックアップとして内部回路に供給される電源電圧が変動するおそれのある電源によって動作するマイクロコンピュータの誤作動防止回路において、
電源とマイクロコンピュータとの間に、出力制御端子がHighになると出力しLowになると出力停止するレギュレータを有するとともに、
上記レギュレータの入力段には電源電圧を常時監視し上記マイクロコンピュータの動作電圧以上の所定電圧にて上記レギュレータが電圧出力するように制御するスイッチ回路を備え、
上記マイクロコンピュータへの入力電圧を監視しつつ該入力電圧が上記マイクロコンピュータの最低動作電圧を下回ると上記マイクロコンピュータをリセットするリセットICを備えており、
上記レギュレータの入力段のスイッチ回路は、電源電圧対GNDに2個の抵抗を直列に接続し、上記抵抗の分割点をベースとするNPN型トランジスタを有し、上記トランジスタのコレクタは抵抗を介して電源電圧でプルアップされ、上記トランジスタのエミッタを前記レギュレータの出力制御端子に接続された回路構成であり、
上記スイッチ回路は、上記電源から上記マイクロコンピュータの最低動作電圧以上の電圧が出力されると、上記トランジスタがオンしてHigh出力を上記出力制御端子に入力し、上記電源から上記マイクロコンピュータの最低動作電圧より低い電圧が出力されると、上記トランジスタがオフしてLowを上記出力制御端子に入力することを特徴とするマイクロコンピュータの誤動作防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112922A JP4069391B2 (ja) | 2004-04-07 | 2004-04-07 | マイクロコンピュータの誤動作防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112922A JP4069391B2 (ja) | 2004-04-07 | 2004-04-07 | マイクロコンピュータの誤動作防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303426A JP2005303426A (ja) | 2005-10-27 |
JP4069391B2 true JP4069391B2 (ja) | 2008-04-02 |
Family
ID=35334474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004112922A Expired - Fee Related JP4069391B2 (ja) | 2004-04-07 | 2004-04-07 | マイクロコンピュータの誤動作防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4069391B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4345845B2 (ja) | 2007-05-16 | 2009-10-14 | 株式会社デンソー | 電源装置 |
JP5896805B2 (ja) * | 2012-03-27 | 2016-03-30 | キヤノン株式会社 | 電源装置及び表示装置 |
JPWO2022269859A1 (ja) * | 2021-06-24 | 2022-12-29 |
-
2004
- 2004-04-07 JP JP2004112922A patent/JP4069391B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005303426A (ja) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7478254B2 (en) | Switching power supply device with power on from standby sequence that includes reconnecting dummy resistor to large load power supply line | |
US7215108B2 (en) | Method for starting a voltage-mode switching power supply into a biased load | |
US9065342B2 (en) | Switching power supply and electronic device using the same | |
EP2164160B1 (en) | Voltage reduction detection circuit and switching power supply system | |
JP5198475B2 (ja) | データ通信機能内蔵デバイス | |
US8872495B2 (en) | DC-DC converter circuit | |
EP2431831B1 (en) | Electric device and control method of the same | |
CN102833604A (zh) | 机顶盒及其故障自检方法 | |
JP4069391B2 (ja) | マイクロコンピュータの誤動作防止回路 | |
JP2007201844A (ja) | チューナを備える電気機器の電源装置及び電気機器の電源装置 | |
US20030227573A1 (en) | Bus operation with integrated circuits in an unpowered state | |
JP3123106U (ja) | 電圧上昇抑制回路およびパネル型テレビジョン装置 | |
KR100324744B1 (ko) | 대기전력 저감장치 및 방법 | |
EP1691485B1 (en) | Electronic device comprising audio mute control circuit | |
US6327161B1 (en) | Power-saving circuit | |
US8779743B2 (en) | Control circuits and control methods for over voltage protection in power suppliers | |
JP2002165437A (ja) | 電源監視制御回路 | |
JP4547738B2 (ja) | 電子機器 | |
JP2015226397A (ja) | 消費電力低減回路 | |
JP2005312157A (ja) | 直流安定化電源装置 | |
JP2010049482A (ja) | 直流安定化電源装置 | |
JP2012093978A (ja) | 電子機器装置 | |
EP1665060B1 (en) | Active pull up apparatus for a data bus | |
TWI493330B (zh) | 電源控制裝置及電源控制系統 | |
JP3748208B2 (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080101 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |