JP4067658B2 - Data transceiver - Google Patents

Data transceiver Download PDF

Info

Publication number
JP4067658B2
JP4067658B2 JP22920898A JP22920898A JP4067658B2 JP 4067658 B2 JP4067658 B2 JP 4067658B2 JP 22920898 A JP22920898 A JP 22920898A JP 22920898 A JP22920898 A JP 22920898A JP 4067658 B2 JP4067658 B2 JP 4067658B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
tuning
voltage
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22920898A
Other languages
Japanese (ja)
Other versions
JP2000059262A (en
Inventor
英一 石井
Original Assignee
吉川アールエフシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 吉川アールエフシステム株式会社 filed Critical 吉川アールエフシステム株式会社
Priority to JP22920898A priority Critical patent/JP4067658B2/en
Publication of JP2000059262A publication Critical patent/JP2000059262A/en
Application granted granted Critical
Publication of JP4067658B2 publication Critical patent/JP4067658B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Near-Field Transmission Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、データキャリアやトランスポンダと呼ばれるデータ送受信装置に関し、特に、電磁結合によって外部から動作電力が供給される非接触式のデータキャリアシステムに用いて好適なものである。
【０００２】
【従来の技術】
従来のデータキャリアは、親機より交番磁界を発生し、子機がこれに内蔵したコイルで上記交番磁界を受けて、誘導した電圧をもとに動作電力を得て動作電源としている。このとき親機は、上記交番磁界に変調をかけてコマンドやデータを送っており、子機は、上記交番磁界の変調を復調してコマンドやデータを受け取っている。
【０００３】
さらに、子機は、内蔵したコイルの負荷を信号周期で変調することにより、内蔵したコイルの両端の電圧波形に振幅変調をかけることでサイドバンド信号を発生させる。そして、そのサイドバンド信号の有無や、サイドバンド信号に位相変調をかけることで親機に信号を送っている。
【０００４】
【発明が解決しようとする課題】
従来のデータキャリアにおいて、親機と子機との通信距離を伸ばすには、子機の動作に必要な交番駆動磁界の強さを弱くし（すなわち、子機での電力消費を抑え）、かつ親機に強く返事を返さないといけない。しかしながら、従来のロードＳＷ回路では、子機から強く返事を返そうとすると消費電力が大きくなり、そのため子機の動作に必要な磁界が強くなってしまうという問題があった。
【０００５】
図１１に従来のデータキャリアの回路構成例を示す。図１１（ａ）は半波整流の例を示し、図１１（ｂ）は両波整流の例を示している。図１１において、４は整流用ダイオードを示している。図１１（ａ）および（ｂ）の何れも、ロードＳＷ回路３は、負荷抵抗３２とスイッチングトランジスタ３３とで構成されており、ＳＷ電流が直接リップルフィルタコンデンサＣ1 に流れてしまってコイルＬ1 の両端の電圧を有効に変調出来なくなるのを避けるために、独立した整流ダイオード３１を介してコイルＬ1 に接続されている。
【０００６】
子機から親機に強く返事をするべく親機からの交番磁界に変調を強くかけるためには、ロードＳＷ回路３によるＳＷ電流を大きくする必要があるので、子機での消費電力が大きくなるという問題があった。このため、ＳＷ電流は内部の消費電流の２５％程度のレベルが選ばれることが多かった。
【０００７】
また、別の手段として、子機に内蔵したコンデンサに電荷をチャージしておき、このコンデンサに蓄積されたエネルギーを利用して返事の信号を返す方法もとられていた。ただし、この方法ではコンデンサに蓄積される電荷は有限であるため、一度に長いデータは伝送できない。そのため、データを分割して送る等の手段をとる必要があるので、データ伝送に長い時間がかかる問題があった。
【０００８】
また、強く信号を返せばその分一回に伝送できるデータは少なくなっていた。さらに、大きな容量のコンデンサを用いると充電に時間がかかり、やはり時間がかかっていた。このため、この方法は用途が限定されていた（例えば、A Low-Power Transponder IC for High-Performance Identifcation System IEEE JOURNAL OF SOLID-STATE VOL30 NO.3,MARCH 1995）。
【０００９】
本発明は、このような問題を解決するために成されたものであり、子機において、内蔵したコイルの負荷を信号周期で変調する際に消費電力の平均値を増やさないようにすることで、親機から離れた位置で与えられる駆動磁界が弱くても動作させることができるようにし、さらに、子機で受け取り使用できる電力の全てを返事の信号発生に利用することで強い信号を返すことができるようにすることを目的とする。
また、本発明の他の目的は、データキャリアにおける通信可能距離を伸ばすことにある。
【００１０】
【課題を解決するための手段】
本発明のデータ送受信装置は、コイルおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、前記同調回路の両端間の電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードと、前記コンデンサに蓄積された電力によって駆動される内部回路とを備え、前記スイッチ手段を前記内部回路内の変調回路の出力によって制御することを特徴とする。
【００１１】
また別の視点からの本発明のデータ送受信装置は、コイルとおよびコイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、前記同調回路の両端間の電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、前記コンデンサに蓄積された電力よって駆動される内部回路とを備え、前記内部回路内の変調回路の出力に応じて前記同調回路の負荷を変動させてデータ送信を行うデータ送受信装置において、前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードとを設け、前記変調回路によって変調をかけるときには前記スイッチ手段を所定タイミング毎にオン／オフさせることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の第１の実施形態を図面を用いて説明する。図１は、第１の実施形態によるデータキャリアの概略構成図である。
図１において、図示しない質問機や親機と対向するコイルＬ1 に同調コンデンサＣD が接続され、同調回路１が形成されている。この同調回路１は、その同調周波数が親機の交番磁界の送信周波数に同調するように予めコイルＬ1 のインダクタンスおよびコンデンサＣD の容量が決定される。
【００１４】
この同調回路１で受信した親機からの交番磁界によって生成される電流は、ダイオードＤ1 によって整流され、リップルフィルタコンデンサＣ1 にチャージされる。不図示のメモリ、復調回路、変調回路等を含む内部回路２の電力は、このリップルフィルタコンデンサＣ1 にチャージされた電力で賄われる。
【００１５】
内部回路２から親機に対して信号を送信するときには、スイッチＳ1 を変調信号に応じてオンオフ制御することにより、同調回路１の負荷を変動させる。すると、コイルＬ1 の両端の電圧に振幅変調がかかり、サイドバンド信号が発生することになる。親機は、例えば、このサイドバンド信号の有無を検出することでデータキャリアからの送信データを復調することができる。
【００１６】
ここで、図１１に示した従来のデータキャリアとの大きな違いは、図１１における同調回路１と並列に接続された変調用トランジスタ３３が無いことである。スイッチＳ1 は、無変調期間（親機からのデータ受信時）においてはオンしており、従来と同じように同調回路１とリップルフィルタコンデンサＣ1 とを結んでいる。したがって、リップルフィルタコンデンサＣ1 は、内部回路２で消費された電力によって両端の電圧が低下すると、同調回路１からの電流でチャージされ、電圧を一定に保つように動作する。
【００１７】
一方、スイッチＳ1 は、変調期間（親機へのデータ送信時）においては内部回路２からの変調信号に応じてオンオフする。これにより同調回路１から見た負荷は、図８（ｂ）に示すように変化する。すなわち、オンオフの１周期の前半部ＴａではスイッチＳ1 はオフし、同調回路１と内部回路２とが切り離されるため、同調回路１から見た負荷はゼロとなる。また、オンオフの１周期の後半部ＴｂではスイッチＳ1 はオンし、同調回路１と内部回路２とが接続される。そのため、同調回路１から見た負荷は、変調をかけないときの負荷Ｒ1 の約２倍の値Ｒ2 となる。
【００１８】
これは、内部回路２で期間Ｔａ中に消費される電力分と、期間Ｔｂで消費する電力分とを期間Ｔｂ中にリップルフィルタコンデンサＣ1 に供給する必要があるからである。言い換えれば、スイッチＳ1 がオンした瞬間には、同調回路１からリップルフィルタコンデンサＣ1 に電力が供給されない期間Ｔａ中に内部回路２で消費された電力分だけリップルフィルタコンデンサＣ1 の電圧が低下している。よって、この電圧低下分だけ、本来は期間Ｔｂ中に供給する電力分の負荷よりも余計に同調回路１に負荷がかかることになるからである。
【００１９】
図８（ａ）に示すように、図１１に示したような従来のデータキャリアでは、変調時に変化する負荷の変動幅は、図示しないスイッチがオンした状態から変調用負荷回路３で消費する電力分のＷ1 で示す分だけであった。これに対して、本実施形態によれば、期間Ｔａ中に内部回路２で消費された電力分も含めた変動幅Ｗ2 ＝Ｒ2 となり、変動幅が大きくなる。
【００２０】
このように同調コイルＬ1 の負荷を大きく変化させることは、発生するサイドバンド信号を大きくすることになる。サイドバンド信号が大きくなれば、親機はより復調を行いやすくなる。したがって、同じ負荷変動幅で比較した場合には、子機と親機との距離をより離した状態で通信が行えることになる。
【００２１】
次に、本発明の第２の実施形態を図面を用いて説明する。図２は、第２の実施形態によるデータキャリアの概略構成図である。
図２において、図１に示した第１の実施形態のデータキャリアと異なるのは、スイッチＳ1 にダイオードＤ2 が並列に接続され、同調回路１の電圧とリップルフィルタコンデンサＣ1 の電圧との電位差がダイオードＤ2 の閾値電圧以上のときには、同調回路１からの電力が自動的にリップルフィルタコンデンサＣ1 に供給される点にある。
【００２２】
データキャリアが親機との通信可能距離の範囲内に最初に入ったときは、内部回路２のリセット解除を行うための電力を内部回路２に供給することが必要になる。ところが、図１の回路の場合は、スイッチＳ1 によって内部回路２が同調回路１と完全に分離されている。そのため、同調回路１の電圧上昇を検知して内部回路２を立ち上げる（リセット解除をする）信号を発生する検知回路を、同調回路１と内部回路２との間に別途接続する必要がある。もしくは、デフォルト状態では常にスイッチＳ1 がオンとなっているように回路を構成する必要がある。
【００２３】
しかし、図２のように構成すれば、ダイオードＤ2 がこの検知回路の役目を果たすことができる。すなわち、データキャリアが親機との通信可能距離の範囲内に最初に入ったときに、初期状態ではリップルフィルタコンデンサＣ1 には十分な電荷が蓄積されていないので、ダイオードＤ2 の両端には閾値電圧を越える電圧が印加され、ダイオードＤ2 がオンする。その後、内部回路２内に設けられた電圧検出回路（ツェナーダイオード等）によって、リップルフィルタコンデンサＣ1 から供給される電圧が動作するのに十分な電圧になったことを検出した場合に、リセットを解除すればよい。
【００２４】
以下に、図２に示した回路の詳細な動作を説明する。スイッチＳ1 は、無変調期間においてはオンしており、従来と同じように同調回路１とリップルフィルタコンデンサＣ1 とを結んでいる。一方、スイッチＳ1 は、変調期間においては内部回路２からの変調信号に応じてオンオフする。このとき、スイッチＳ1 がオフしても、リップルフィルタコンデンサＣ1 の電圧と同調回路１の出力電圧との差がダイオードＤ2 の閾値電圧を越えない場合には、ダイオードＤ2 がオンすることはない。
【００２５】
スイッチＳ1 がオフする直前は、スイッチＳ1 によってリップルフィルタコンデンサＣ1 と同調回路１とが接続されている。よって、スイッチＳ1 がオフした直後のリップルフィルタコンデンサＣ1 の電圧は、ほぼ同調回路１の電圧と等しい。したがって、ダイオードＤ2 はオフしたままである。そのため、同調回路１はリップルフィルタコンデンサＣ1 から切り離された状態となり、図１の第１の実施形態と同じように無負荷（もしくは極めて小さい負荷）状態になる。
【００２６】
変調期間中には、スイッチＳ1 は、短い期間（Ｔａ）後には再びオンして同調回路１とリップルフィルタコンデンサＣ1 とを直接接続する。リップルフィルタコンデンサＣ1 は、スイッチＳ1 がオンの期間Ｔｂでまた充電される。
【００２７】
これにより、期間Ｔａ中に内部回路２内で消費される電力によるリップルフィルタコンデンサＣ1 の電圧低下がダイオードＤ2 の閾値を越えないようにダイオードＤ2 の閾値（オン抵抗）を最適に設定することにより、変調期間においてダイオードＤ2 が導通することが無いようにすることができる。そうすることにより、変調期間において第１の実施形態と同等の動作をさせ、かつ初期時のリセット解除が容易に行えるデータキャリアを得ることができる。
【００２８】
なお、図２の例ではダイオードＤ2 を１個接続した構成を示したが、所望の閾値電圧を設定するためには複数のダイオードを直列に接続すれば良い。この場合の閾値電圧、すなわち、同調回路１とリップルフィルタコンデンサＣ1 との電圧差が何ボルトになったときにダイオードＤ2 が導通して同調回路１からリップルフィルタコンデンサＣ1 への充電を行うかを決定する電圧差は、直列に接続したダイオードの各閾値電圧の和になる。
【００２９】
また、図８の説明では、同調コイルＬ1 の負荷を模式的に示したが、実際の同調コイルＬ1 の出力電圧の変化を図９および図１０に示して、本実施形態の効果を以下に説明する。
【００３０】
図９は、従来のデータキャリアにおいて両波整流回路を使用した場合（図９（ａ）にその構成を示す）の負荷電流の変化を示し、図９（ｂ）は無変調期間Ｔａ中の波形、図９（ｃ）は変調期間Ｔｂ中の波形を示している。図９（ｃ）に示す変調期間Ｔｂ中の波形において、スイッチＳ2 がオンした期間はパルスに正弦波が重畳されていることが分かる。
【００３１】
また、図１０（ｂ）は、本発明を適用した図１０（ａ）に示す回路での無変調期間Ｔａ中の波形、図１０（ｃ）は変調期間Ｔｂ中の波形を示している。本発明を適用した図１０（ａ）に示す回路では、無変調期間Ｔａ中のパルスは従来と同様であるが、変調期間Ｔｂ中においては、スイッチＳ1 がオフの期間は極めて低く抑えられ、オンの期間には高いピーク値を持つパルスが得られていることが分かる。
【００３２】
これにより、内蔵した同調コイルＬ1 の負荷を信号周期で変調する際に、スイッチＳ1 がオンの期間とオフの期間との消費電力の平均値を増やさないようにすることができ、親機から離れた位置で、与えられる駆動磁界が弱くてもデータキャリアを動作させることができる。さらに、子機で受け取った電力の全てを、スイッチＳ1 がオンの期間とオフの期間とで応答信号の発生に利用することができ、親機に対して返事を強く返すこともできるので、通信可能距離を伸ばすことができる。
【００３３】
次に、この第２の実施形態のデータキャリアの変形例を図３に示す。この変形例は、図２の回路をＩＣで構成するのに適した回路であり、図２のダイオードＤ2 とスイッチＳ1 とをｐチャネルＭＯＳトランジスタＱ2 とインバータゲート回路ＩＮＶ1 とで構成したものである。
【００３４】
ｐチャネルＭＯＳトランジスタＱ2 は、非変調期間中には常にオンするように動作し、変調期間中には内部回路２から出力される変調信号に応じてオンオフ動作するようにする。ｐチャネルＭＯＳトランジスタＱ2 は、オン状態ではゲートとドレイン側（インバータゲート回路ＩＮＶ1 の電源側）にプルアップされた状態となり、等価的にダイオードＤ2 と等しくなる。
【００３５】
さらに、整流回路をＩＣ化するのに適した構成例を、図４〜図７に示す。この整流回路の構成は、同出願人の先願（特願平１０−５１５３５号）に記載された整流回路を使用したものである。すなわち、整流素子としてのトランジスタに着目した場合に、そのソースが出力端子に接続されていることでソース電位が基準電位（Ｐウェル電位）より高くなり、バックバイアス効果が生じてトランジスタのしきい値電圧が上昇し、整流効率が悪化してしまうという問題を解決した整流素子用のトランジスタを本発明に適用したものである。また、このトランジスタを用いることで、リーク分の電圧降下が生じて出力電圧が低下し、結果として整流効率が悪くなってしまうという問題も解決できる。
【００３６】
図４に示すように、整流素子である第１のｐチャネルＭＯＳトランジスタＴｒ１は、そのソースが入力端子Ｐ１に、ドレインおよびゲートが出力端子Ｏ１に夫々接続されている。出力端子Ｏ１には、平滑コンデンサＣが接続されている。
【００３７】
また、第１のｐチャネルＭＯＳトランジスタＴｒ１へのバックバイアス電圧供給用の第２のｐチャネルＭＯＳトランジスタＴｒ２は、そのソースが入力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続されている。また、同じく第１のｐチャネルＭＯＳトランジスタＴｒ１へのバックバイアス電圧供給用の第３のｐチャネルＭＯＳトランジスタＴｒ３は、そのソースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１に接続されている。また、両者のドレインは共通に接続され、上記第１のｐチャネルＭＯＳトランジスタＴｒ１の基板へ接続されている。
【００３８】
図５に示すように、ｐ型のシリコン基板に設けられたＮウェルに第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースおよびドレインであるｐ+ 層とバックバイアス供給用のｎ+ 層が形成されている。第１のＭＯＳトランジスタＴｒ１のドレインと第３のＭＯＳトランジスタＴｒ３のソース、および、第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のソースは夫々共通のｐ+ 層を使用しているため、３つのＭＯＳトランジスタに対してｐ+ 層は４つ形成すればよい。
【００３９】
また、第２および第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のドレインであるｐ+ 層と、これに隣接するバックバイアス供給用のｎ+ 層とは配線で共通に接続されている。また、基板上には第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のゲートが形成されている。
【００４０】
また、第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースおよびドレイン（ｐ+ 層）とＮウェルとの間に夫々生じるｐｎ接合ダイオード（寄生ダイオード）を、図４および図５において、夫々ＤP１、ＤP２、ＤP３、ＤP４と示す。なお、図５において、出力端子Ｏ１に接続されるべき平滑コンデンサＣは、図示を省略している。ＤP１、ＤP２、ＤP３、ＤP４の矢印の先はＮウエルに接続されている。
【００４１】
本実施形態における整流回路では、入力端子Ｐ１の電位が出力端子Ｏ１の電位より高い場合、第１のＭＯＳトランジスタＴｒ１と第２のＭＯＳトランジスタＴｒ２とがオンし、Ｎウェルの電位を第１のＭＯＳトランジスタＴｒ１のソース電位と等しく保つ。このため、バックバイアス効果によるしきい値電圧の上昇および寄生ダイオードＤP１でのリーク電流の発生を防止でき、整流効率を損なわずに高い出力電圧が得られる。
【００４２】
一方、入力端子Ｐ１の電位が出力端子Ｏ１の電位より低い場合、第１のＭＯＳトランジスタＴｒ１がオフする。このとき、第３のＭＯＳトランジスタＴｒ３がオンし、Ｎウェルの電位を第１のＭＯＳトランジスタＴｒ１のドレイン電位と等しく保つ。このため、寄生ダイオードＤP２でのリーク電流の発生を防止でき、整流効率を損なわずに高い出力電圧が得られる。
【００４３】
なお、第２および第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のドレイン電位は常にＮウェル電位と等しいため、寄生ダイオードＤP３およびＤP４からのリークがないことは明らかである。
【００４４】
要するに、本実施形態では、ソースが入力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続された第２のｐチャネルＭＯＳトランジスタＴｒ２と、ソースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１に接続された第３のｐチャネルＭＯＳトランジスタＴｒ３とを設け、両者のドレインを第１のｐチャネルＭＯＳトランジスタＴｒ１のＮウェルへ接続することで、この第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のうち、そのゲートが入力端子Ｐ１および出力端子Ｏ１のうち電位の低い方と接続されているトランジスタのみが動作して、Ｎウェルの電位を常にソースおよびドレインの電位以上に保つことができる。
【００４５】
これにより、第１のＭＯＳトランジスタＴｒ１のしきい値電圧の上昇を防止するとともに、各ＭＯＳトランジスタＴｒ１〜Ｔｒ３の寄生ダイオードＤP１、ＤP２、ＤP３、ＤP４によるリーク電流を防止し、出力電圧の低下を防ぐことができるため、整流効率が向上される。
【００４６】
なお、従来に比べ、整流素子に第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３が追加されることで整流回路に必要な面積は増加する。しかし、第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３の駆動能力は低くてよいので、これらの面積は第１のＭＯＳトランジスタＴｒ１に比べて小さくすることが可能である。また、第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３は、Ｎウェルやソース、ドレインを共有できるため、大幅な工程の増加もなく、本実施形態データキャリアにおけるの整流回路の製造が可能である。
【００４７】
図６は、図４に示したトランジスタを、図３の整流ダイオードＤ1 、ｐチャネルＭＯＳトランジスタＱ2 、インバータゲート回路ＩＮＶ1 に適用した回路を示し、図７は、図４に示したトランジスタを、図３の回路を両波整流回路に変形した回路において整流ダイオードＤ1 、ｐチャネルＭＯＳトランジスタＱ2 、インバータゲート回路ＩＮＶ1 に適用した回路を示している。
【００４８】
【発明の効果】
以上説明したように本発明によれば、子機において、内蔵したコイルの負荷を信号周期で変調する際に消費電力の平均値を増やさないようにすることができ、親機から離れた位置で駆動磁界が弱くても動作させることができる。さらに、子機で受け取った電力の全てを応答信号の発生に利用することができ、通信可能距離を伸ばすことができる。
また、初期時のリセット解除を容易に行えるデータ送受信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるデータキャリアの構成を示す図である。
【図２】本発明の第２の実施形態によるデータキャリアの構成を示す図である。
【図３】本発明の第２の実施形態によるデータキャリアの変形例を示す図である。
【図４】本発明を適用するのに適したトランジスタ構造の構成を示す回路図である。
【図５】本発明を適用するのに適したトランジスタ構造の構成を示す断面図である。
【図６】図４に示したトランジスタを用いたデータキャリアの構成例を示す回路図である。
【図７】図４に示したトランジスタを用いたデータキャリアの構成例を示す回路図である。
【図８】本発明によるデータキャリアの動作を説明するための図であり、同調コイルの負荷状態の説明図である。
【図９】従来例によるデータキャリアの実際の動作を説明するための図であり、同調コイルの出力電圧の変化を示す説明図である。
【図１０】本発明によるデータキャリアの実際の動作を説明するための図であり、同調コイルの出力電圧の変化を示す説明図である。
【図１１】従来のデータキャリアの構成を示す回路図であり、（ａ）は半波整流回路を用いた例、（ｂ）は両波整流回路を用いた例を示す図である。
【符号の説明】
１ 同調回路
２ 内部回路
Ｄ1 整流ダイオード
Ｄ2 ダイオード
Ｌ1 同調コイル
ＣD 同調コンデンサ
Ｃ1 リップルフィルタコンデンサ
Ｓ1 スイッチ
Ｑ2 トランジスタ
ＩＮＶ1 インバータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data transmission / reception apparatus called a data carrier or a transponder, and is particularly suitable for use in a non-contact type data carrier system to which operating power is supplied from the outside by electromagnetic coupling.
[0002]
[Prior art]
A conventional data carrier generates an alternating magnetic field from a parent device, and the child device receives the alternating magnetic field with a coil incorporated therein, and obtains an operating power based on an induced voltage as an operating power source. At this time, the master unit modulates the alternating magnetic field and sends commands and data, and the slave unit demodulates the modulation of the alternating magnetic field and receives commands and data.
[0003]
Furthermore, the slave unit generates a sideband signal by modulating the amplitude of the voltage waveform at both ends of the built-in coil by modulating the load of the built-in coil with a signal period. And the signal is sent to the main unit by applying the phase modulation to the presence or absence of the sideband signal and the sideband signal.
[0004]
[Problems to be solved by the invention]
In the conventional data carrier, in order to extend the communication distance between the master unit and the slave unit, the strength of the alternating drive magnetic field required for the operation of the slave unit is reduced (that is, the power consumption in the slave unit is suppressed), and I have to respond strongly to the parent machine. However, the conventional load SW circuit has a problem in that power consumption increases when a strong response is made from the slave unit, and the magnetic field necessary for the operation of the slave unit becomes strong.
[0005]
FIG. 11 shows a circuit configuration example of a conventional data carrier. FIG. 11A shows an example of half-wave rectification, and FIG. 11B shows an example of double-wave rectification. In FIG. 11, 4 indicates a rectifying diode. 11A and 11B, the load SW circuit 3 is composed of a load resistor 32 and a switching transistor 33, and the SW current flows directly to the ripple filter capacitor C 1 and the coil L 1. Is connected to the coil L 1 via an independent rectifier diode 31 in order to avoid the possibility of effectively modulating the voltage at both ends.
[0006]
In order to apply strong modulation to the alternating magnetic field from the parent device in order to strongly respond from the child device to the parent device, it is necessary to increase the SW current by the load SW circuit 3, so that the power consumption in the child device increases. There was a problem. For this reason, the SW current is often selected at a level of about 25% of the internal current consumption.
[0007]
As another means, there is a method in which a charge is charged in a capacitor built in the slave unit, and a reply signal is returned using the energy stored in the capacitor. However, in this method, since the charge accumulated in the capacitor is finite, long data cannot be transmitted at once. For this reason, there is a problem that it takes a long time to transmit data because it is necessary to take measures such as dividing and sending data.
[0008]
Also, if a strong signal is returned, less data can be transmitted at one time. Furthermore, when a capacitor with a large capacity is used, it takes time to charge, and it also takes time. For this reason, the use of this method has been limited (for example, A Low-Power Transponder IC for High-Performance Identification System IEEE JOURNAL OF SOLID-STATE VOL30 NO.3, MARCH 1995).
[0009]
The present invention has been made to solve such a problem. In the slave unit, when the load of the built-in coil is modulated with the signal period, the average value of the power consumption is not increased. It is possible to operate even if the driving magnetic field applied at a position far from the main unit is weak, and to return a strong signal by using all of the power that can be received and used by the sub unit for generating a response signal. The purpose is to be able to.
Another object of the present invention is to extend the communicable distance in the data carrier.
[0010]
[Means for Solving the Problems]
A data transmitting / receiving apparatus according to the present invention includes a coil and a capacitor connected in parallel to the coil, and is rectified to rectify a voltage between both ends of the tuning circuit driven by an alternating magnetic field supplied from the outside. A circuit, a capacitor connected to the rectifier circuit and charged by a current from the rectifier circuit, switch means for controlling connection between the capacitor and the rectifier circuit, and a diode connected in parallel with the switch means And an internal circuit driven by the electric power stored in the capacitor, and the switch means is controlled by an output of a modulation circuit in the internal circuit.
[0011]
Another aspect of the data transmission / reception apparatus of the present invention includes a coil and a capacitor connected in parallel to the coil, and is driven by an alternating magnetic field supplied from the outside, between both ends of the tuning circuit. A rectifier circuit that rectifies the voltage of the capacitor, a capacitor that is connected to the rectifier circuit and is charged by a current from the rectifier circuit, and an internal circuit that is driven by the electric power stored in the capacitor, In a data transmission / reception apparatus for transmitting data by varying the load of the tuning circuit according to the output of the modulation circuit, switch means for controlling the connection between the capacitor and the rectifier circuit, and connected in parallel with the switch means A diode, and when applying modulation by the modulation circuit, the switch means is turned on / off at predetermined timings. Characterized in that to.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of a data carrier according to the first embodiment.
In FIG. 1, a tuning capacitor CD is connected to a coil L 1 facing a not-shown interrogator or master, and a tuning circuit 1 is formed. The tuning circuit 1, the tuning frequency capacitance of inductance and capacitor C D the advance coil L 1 so as to tune to the transmission frequency of the alternating magnetic field of the master unit is determined.
[0014]
Current generated by the alternating magnetic field from the base unit received by the tuning circuit 1 is rectified by the diode D 1, it is charged to the ripple filter capacitor C 1. Memory (not shown), a demodulation circuit, the power of the internal circuit 2 including a modulation circuit, etc., are covered by the power charged in the ripple filter capacitor C 1.
[0015]
When a signal is transmitted from the internal circuit 2 to the master unit, the load of the tuning circuit 1 is varied by performing on / off control of the switch S 1 according to the modulation signal. Then, it takes the amplitude modulation of the voltage across the coil L 1, sideband signal will occur. For example, the base unit can demodulate transmission data from the data carrier by detecting the presence or absence of the sideband signal.
[0016]
Here, the major difference from the conventional data carrier shown in FIG. 11 is that there is no modulation transistor 33 connected in parallel with the tuning circuit 1 in FIG. The switch S 1 is on during the non-modulation period (when data is received from the master unit), and connects the tuning circuit 1 and the ripple filter capacitor C 1 as in the conventional case. Accordingly, the ripple filter capacitor C 1 is charged with the current from the tuning circuit 1 when the voltage at both ends is lowered by the power consumed in the internal circuit 2 and operates so as to keep the voltage constant.
[0017]
On the other hand, the switch S 1 is turned on / off in accordance with the modulation signal from the internal circuit 2 during the modulation period (during data transmission to the master unit). As a result, the load viewed from the tuning circuit 1 changes as shown in FIG. That is, in the first half Ta of one cycle of on / off, the switch S 1 is turned off and the tuning circuit 1 and the internal circuit 2 are disconnected, so that the load viewed from the tuning circuit 1 becomes zero. Further, in the second half Tb of one cycle of on / off, the switch S 1 is turned on, and the tuning circuit 1 and the internal circuit 2 are connected. Therefore, the load viewed from the tuning circuit 1 has a value R 2 that is approximately twice the load R 1 when no modulation is applied.
[0018]
This is because it is necessary to supply the power consumed in the period Ta in the internal circuit 2 and the power consumed in the period Tb to the ripple filter capacitor C 1 during the period Tb. In other words, at the moment when the switch S 1 is turned on, the voltage of the ripple filter capacitor C 1 drops by the amount of power consumed in the internal circuit 2 during the period Ta during which no power is supplied from the tuning circuit 1 to the ripple filter capacitor C 1. is doing. Therefore, the tuning circuit 1 is loaded more by this voltage drop than the load of the power originally supplied during the period Tb.
[0019]
As shown in FIG. 8A, in the conventional data carrier as shown in FIG. 11, the fluctuation range of the load that changes at the time of modulation is the power consumed by the modulation load circuit 3 from the state in which the switch (not shown) is turned on. It was by the amount shown in minutes of W 1. On the other hand, according to the present embodiment, the fluctuation range W 2 = R 2 including the power consumed in the internal circuit 2 during the period Ta is increased, and the fluctuation range is increased.
[0020]
Thus, changing the load of the tuning coil L 1 greatly increases the generated sideband signal. If the sideband signal becomes large, the master unit can perform demodulation more easily. Therefore, when the comparison is made with the same load fluctuation range, communication can be performed in a state where the distance between the slave unit and the master unit is further increased.
[0021]
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a schematic configuration diagram of a data carrier according to the second embodiment.
2 differs from the data carrier of the first embodiment shown in FIG. 1 in that a diode D 2 is connected in parallel to the switch S 1 , and the voltage of the tuning circuit 1 and the voltage of the ripple filter capacitor C 1 are different. potential difference when the above threshold voltage of the diode D 2 is that the power from the tuning circuit 1 is supplied automatically to the ripple filter capacitor C 1.
[0022]
When the data carrier first enters the range of the communicable distance with the parent device, it is necessary to supply power to the internal circuit 2 for releasing the reset of the internal circuit 2. However, in the case of the circuit of FIG. 1, the internal circuit 2 is completely separated from the tuning circuit 1 by the switch S 1 . For this reason, it is necessary to separately connect a detection circuit that detects a voltage rise in the tuning circuit 1 and generates a signal for starting up the internal circuit 2 (releasing the reset) between the tuning circuit 1 and the internal circuit 2. Or, it is necessary to configure the circuit as always in the default state switch S 1 is in an ON.
[0023]
However, according to the structure as FIG. 2, the diode D 2 can serve for this detection circuit. That is, when the data carrier is initially within the range of the communication distance between the master unit, so sufficient charge is not stored in the ripple filter capacitor C 1 in the initial state, both ends of the diode D 2 is voltage exceeding the threshold voltage is applied, the diode D 2 is turned on. After that, when it is detected by a voltage detection circuit (such as a Zener diode) provided in the internal circuit 2 that the voltage supplied from the ripple filter capacitor C 1 has become a sufficient voltage to operate, the reset is performed. You can cancel it.
[0024]
The detailed operation of the circuit shown in FIG. 2 will be described below. The switch S 1 is on during the non-modulation period, and connects the tuning circuit 1 and the ripple filter capacitor C 1 as in the conventional case. On the other hand, the switch S 1 is turned on / off according to the modulation signal from the internal circuit 2 during the modulation period. In this case, even when the switch S 1 is turned off, if the difference between the voltage of the ripple filter capacitor C 1 and the output voltage of the tuning circuit 1 does not exceed the threshold voltage of the diode D 2 is that the diode D 2 is turned on There is no.
[0025]
Immediately before the switch S 1 is turned off, the ripple filter capacitor C 1 and the tuning circuit 1 are connected by the switch S 1 . Therefore, the voltage of the ripple filter capacitor C 1 immediately after the switch S 1 is turned off is substantially equal to the voltage of the tuning circuit 1. Accordingly, the diode D 2 remains off. Therefore, the tuning circuit 1 becomes a state of being disconnected from the ripple filter capacitor C 1, the same so that the no-load (or very small load) with the first embodiment of FIG.
[0026]
During the modulation period, the switch S 1 is turned on again after a short period (Ta) to directly connect the tuning circuit 1 and the ripple filter capacitor C 1 . The ripple filter capacitor C 1 is charged again during the period Tb during which the switch S 1 is on.
[0027]
Thus, optimally set the internal circuit 2 within of power consumed by the ripple filter capacitor C 1 of the voltage drop diode D 2 of the threshold beyond lest diode D 2 of the threshold (ON resistance) during the period Ta it is thereby possible to be free to diode D 2 conducts the modulation period. By doing so, it is possible to obtain a data carrier that can perform the same operation as that of the first embodiment in the modulation period and can easily release the reset at the initial stage.
[0028]
Note that although the configuration of connecting the diode D 2 1 pieces in the example of FIG. 2, in order to set a desired threshold voltage may be connected a plurality of diodes in series. In this case, when the threshold voltage, that is, the voltage difference between the tuning circuit 1 and the ripple filter capacitor C 1 becomes how many volts, the diode D 2 becomes conductive and the tuning circuit 1 charges the ripple filter capacitor C 1 . The voltage difference that determines this is the sum of the threshold voltages of the diodes connected in series.
[0029]
In the description of FIG. 8, the load of the tuning coil L 1 is schematically shown. However, the actual change in the output voltage of the tuning coil L 1 is shown in FIGS. 9 and 10, and the effects of this embodiment are described below. Explained.
[0030]
FIG. 9 shows a change in load current when a double-wave rectifier circuit is used in a conventional data carrier (the configuration is shown in FIG. 9A), and FIG. 9B is a waveform during a non-modulation period Ta. FIG. 9C shows a waveform during the modulation period Tb. In the waveform in the modulation period Tb shown in FIG. 9 (c), it can be seen period switch S 2 is turned ON, which sine wave is superimposed on the pulse.
[0031]
10B shows a waveform during the non-modulation period Ta in the circuit shown in FIG. 10A to which the present invention is applied, and FIG. 10C shows a waveform during the modulation period Tb. In the circuit shown in FIG. 10 (a) to which the present invention is applied, the pulses during the non-modulation period Ta are the same as the conventional one, but during the modulation period Tb, the period during which the switch S1 is off is kept extremely low, It can be seen that a pulse having a high peak value is obtained during the ON period.
[0032]
As a result, when the load of the built-in tuning coil L 1 is modulated with the signal period, the average value of the power consumption during the ON period and the OFF period of the switch S 1 can be prevented from increasing. Even if the applied drive magnetic field is weak at a position away from the data carrier, the data carrier can be operated. Additionally, all power received by the slave unit, the switch S 1 is can be used for the generation of the response signal in the period and the OFF period of the on, since it also return strongly respond to the base unit, The communicable distance can be extended.
[0033]
Next, a modification of the data carrier of the second embodiment is shown in FIG. This modification is a circuit suitable for configuring the circuit of FIG. 2 with an IC, and the diode D 2 and the switch S 1 of FIG. 2 are composed of a p-channel MOS transistor Q 2 and an inverter gate circuit INV 1 . Is.
[0034]
The p-channel MOS transistor Q 2 operates so as to be always turned on during the non-modulation period, and is turned on / off according to the modulation signal output from the internal circuit 2 during the modulation period. The p-channel MOS transistor Q 2 is pulled up to the gate and drain side (power source side of the inverter gate circuit INV 1 ) in the on state, and is equivalently equal to the diode D 2 .
[0035]
Furthermore, structural examples suitable for making the rectifier circuit into an IC are shown in FIGS. The configuration of this rectifier circuit uses the rectifier circuit described in the prior application (Japanese Patent Application No. 10-51535) of the same applicant. That is, when attention is paid to a transistor as a rectifying element, the source potential becomes higher than the reference potential (P well potential) because the source is connected to the output terminal, and a back bias effect is generated, thereby causing a threshold value of the transistor. A transistor for a rectifying element that solves the problem that the voltage rises and the rectifying efficiency deteriorates is applied to the present invention. Further, the use of this transistor can also solve the problem that a voltage drop due to leakage occurs and the output voltage decreases, resulting in poor rectification efficiency.
[0036]
As shown in FIG. 4, the first p-channel MOS transistor Tr1, which is a rectifying element, has a source connected to the input terminal P1, and a drain and a gate connected to the output terminal O1. A smoothing capacitor C is connected to the output terminal O1.
[0037]
The source of the second p-channel MOS transistor Tr2 for supplying the back bias voltage to the first p-channel MOS transistor Tr1 is connected to the input terminal P1, and the gate is connected to the output terminal O1. Similarly, the third p-channel MOS transistor Tr3 for supplying a back bias voltage to the first p-channel MOS transistor Tr1 has a source connected to the output terminal O1 and a gate connected to the input terminal P1. Both drains are connected in common and connected to the substrate of the first p-channel MOS transistor Tr1.
[0038]
As shown in FIG. 5, a p + layer serving as the source and drain of the first to third MOS transistors Tr1 to Tr3 and an n + layer for supplying a back bias are formed in an N well provided on a p-type silicon substrate. Has been. Since the drain of the first MOS transistor Tr1, the source of the third MOS transistor Tr3, and the sources of the first and second MOS transistors Tr1 and Tr2 use a common p + layer, three MOS transistors are used. Four p + layers may be formed for the transistor.
[0039]
Further, the p + layer which is the drain of the second and third MOS transistors Tr2 and Tr3 and the n + layer for back bias supply adjacent thereto are commonly connected by wiring. The gates of the first to third MOS transistors Tr1 to Tr3 are formed on the substrate.
[0040]
Further, the first to third source and drain of the MOS transistor Tr1 to Tr3 (p + layer) husband between the N-well people caused pn junction diode (parasitic diode), 4 and 5, respectively D P 1, D P 2, D P 3 and D P 4. In FIG. 5, the smoothing capacitor C to be connected to the output terminal O1 is not shown. The tips of the arrows of D P 1, D P 2, D P 3 and D P 4 are connected to the N well.
[0041]
In the rectifier circuit according to the present embodiment, when the potential of the input terminal P1 is higher than the potential of the output terminal O1, the first MOS transistor Tr1 and the second MOS transistor Tr2 are turned on, and the potential of the N well is set to the first MOS transistor. It is kept equal to the source potential of the transistor Tr1. For this reason, it is possible to prevent an increase in threshold voltage due to the back bias effect and generation of a leakage current in the parasitic diode D P 1, and a high output voltage can be obtained without impairing the rectification efficiency.
[0042]
On the other hand, when the potential of the input terminal P1 is lower than the potential of the output terminal O1, the first MOS transistor Tr1 is turned off. At this time, the third MOS transistor Tr3 is turned on, and the potential of the N well is kept equal to the drain potential of the first MOS transistor Tr1. For this reason, the generation of a leakage current in the parasitic diode D P 2 can be prevented, and a high output voltage can be obtained without impairing the rectification efficiency.
[0043]
The drain potential of the second and third MOS transistors Tr2, Tr3 is constantly equal to the N-well potential, there is no leakage from the parasitic diode D P 3 and D P 4 is clear.
[0044]
In short, in the present embodiment, the second p-channel MOS transistor Tr2 whose source is connected to the input terminal P1, the gate is connected to the output terminal O1, the source is connected to the output terminal O1, and the gate is connected to the input terminal P1. A third p-channel MOS transistor Tr3 connected is provided, and the drains of both are connected to the N well of the first p-channel MOS transistor Tr1, so that the second and third MOS transistors Tr2 and Tr3 Only the transistor whose gate is connected to the lower one of the input terminal P1 and the output terminal O1 operates, so that the potential of the N well can always be kept higher than the potential of the source and drain.
[0045]
This prevents an increase in the threshold voltage of the first MOS transistor Tr1 and prevents leakage current due to the parasitic diodes D P 1, D P 2, D P 3 and D P 4 of the MOS transistors Tr1 to Tr3. And since the fall of an output voltage can be prevented, rectification efficiency is improved.
[0046]
Note that the area required for the rectifier circuit is increased by adding the second and third MOS transistors Tr2 and Tr3 to the rectifier element as compared with the conventional case. However, since the driving capability of the second and third MOS transistors Tr2 and Tr3 may be low, their area can be made smaller than that of the first MOS transistor Tr1. In addition, since the first to third MOS transistors Tr1 to Tr3 can share the N well, the source, and the drain, the rectifier circuit in the data carrier of this embodiment can be manufactured without a significant increase in the number of steps.
[0047]
6 shows a circuit in which the transistor shown in FIG. 4 is applied to the rectifier diode D 1 , the p-channel MOS transistor Q 2 , and the inverter gate circuit INV 1 shown in FIG. 3, and FIG. 7 shows the transistor shown in FIG. 3 shows a circuit in which the circuit of FIG. 3 is modified to a double-wave rectifier circuit and applied to a rectifier diode D 1 , a p-channel MOS transistor Q 2 , and an inverter gate circuit INV 1 .
[0048]
【The invention's effect】
As described above, according to the present invention, in the slave unit, when the load of the built-in coil is modulated with the signal period, the average value of power consumption can be prevented from increasing, and at a position away from the master unit. It can be operated even when the driving magnetic field is weak. Furthermore, all of the power received by the slave unit can be used for generating a response signal, and the communicable distance can be extended.
Further, it is possible to obtain a data transmission / reception device that can easily release the reset at the initial stage.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a data carrier according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration of a data carrier according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a modification of the data carrier according to the second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a configuration of a transistor structure suitable for applying the present invention.
FIG. 5 is a cross-sectional view illustrating a structure of a transistor structure suitable for applying the present invention.
6 is a circuit diagram showing a configuration example of a data carrier using the transistor shown in FIG. 4;
7 is a circuit diagram showing a configuration example of a data carrier using the transistor shown in FIG. 4;
FIG. 8 is a diagram for explaining the operation of the data carrier according to the present invention, and is a diagram for explaining the load state of the tuning coil.
FIG. 9 is a diagram for explaining an actual operation of a data carrier according to a conventional example, and is a diagram illustrating a change in an output voltage of a tuning coil.
FIG. 10 is a diagram for explaining the actual operation of the data carrier according to the present invention, and is a diagram illustrating a change in the output voltage of the tuning coil.
11A and 11B are circuit diagrams showing a configuration of a conventional data carrier, in which FIG. 11A is an example using a half-wave rectifier circuit, and FIG. 11B is a diagram showing an example using a dual-wave rectifier circuit.
[Explanation of symbols]
1 tuning circuit 2 internal circuit D 1 rectifier diode D 2 diode L 1 tuning coil C D tuning capacitor C 1 ripple filter capacitor S 1 switch Q 2 transistor INV 1 inverter

Claims (2)

コイルおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、
前記同調回路の両端間の電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、
前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、
前記スイッチ手段と並列に接続されたダイオードと、
前記コンデンサに蓄積された電力によって駆動される内部回路とを備え、
前記スイッチ手段を前記内部回路内の変調回路の出力によって制御することを特徴とするデータ送受信装置。A tuning circuit composed of a coil and a capacitor connected in parallel to the coil and driven by an alternating magnetic field supplied from the outside;
A rectifier circuit that rectifies the voltage across the tuning circuit;
A capacitor connected to the rectifier circuit and charged by a current from the rectifier circuit;
Switch means for controlling connection between the capacitor and the rectifier circuit;
A diode connected in parallel with the switch means;
An internal circuit driven by the power stored in the capacitor,
A data transmitting / receiving apparatus, wherein the switch means is controlled by an output of a modulation circuit in the internal circuit. コイルとおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、
前記同調回路の両端間の電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、
前記コンデンサに蓄積された電力よって駆動される内部回路とを備え、
前記内部回路内の変調回路の出力に応じて前記同調回路の負荷を変動させてデータ送信を行うデータ送受信装置において、
前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードとを設け、
前記変調回路によって変調をかけるときには前記スイッチ手段を所定タイミング毎にオン／オフさせることを特徴とするデータ送受信装置。Consists of a coil and a and a capacitor connected in parallel to the coil, a tuning circuit which is driven by an alternating magnetic field supplied from the outside,
A rectifier circuit that rectifies the voltage across the tuning circuit;
A capacitor connected to the rectifier circuit and charged by a current from the rectifier circuit;
An internal circuit driven by power stored in the capacitor,
In a data transmitting / receiving apparatus that performs data transmission by changing the load of the tuning circuit according to the output of the modulation circuit in the internal circuit,
Switch means for controlling the connection between the capacitor and the rectifier circuit, and a diode connected in parallel with the switch means ,
A data transmission / reception apparatus characterized in that, when modulation is performed by the modulation circuit, the switch means is turned on / off at predetermined timings.
JP22920898A 1998-08-14 1998-08-14 Data transceiver Expired - Fee Related JP4067658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22920898A JP4067658B2 (en) 1998-08-14 1998-08-14 Data transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22920898A JP4067658B2 (en) 1998-08-14 1998-08-14 Data transceiver

Publications (2)

Publication Number Publication Date
JP2000059262A JP2000059262A (en) 2000-02-25
JP4067658B2 true JP4067658B2 (en) 2008-03-26

Family

ID=16888520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22920898A Expired - Fee Related JP4067658B2 (en) 1998-08-14 1998-08-14 Data transceiver

Country Status (1)

Country Link
JP (1) JP4067658B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT506311B1 (en) * 2008-05-08 2009-08-15 Univ Graz Tech WIRELESS ENERGY AND DATA TRANSMISSION

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811899B1 (en) * 2000-08-24 2008-03-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Identification transponder
JP5258490B2 (en) * 2008-10-02 2013-08-07 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit and IC card using the same
KR20110069831A (en) * 2008-10-03 2011-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Modulation circuit and semiconductor device including the same
JP5218369B2 (en) * 2009-10-13 2013-06-26 Ｔｄｋ株式会社 RFID and wireless communication device
EP2556595B1 (en) * 2010-04-06 2014-10-08 Widex A/S Monitoring device and a method for wireless data and power transmission in a monitoring device
JP5587135B2 (en) * 2010-10-28 2014-09-10 ルネサスエレクトロニクス株式会社 Semiconductor device for wireless communication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT506311B1 (en) * 2008-05-08 2009-08-15 Univ Graz Tech WIRELESS ENERGY AND DATA TRANSMISSION

Also Published As

Publication number Publication date
JP2000059262A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
US8872385B2 (en) Wireless power transmission system
JP4314258B2 (en) Rectifier circuit and wireless communication device using the same
TWI483593B (en) A semiconductor integrated circuit, a card carrying the same, and an operation method thereof
JP4154398B2 (en) Data transmission unit having data transmission interface and method for driving the data transmission unit
US7424265B2 (en) Rectifier circuit and radio communication device
US6079622A (en) Non-contact information storage medium and data transmission method for the medium
JP3870922B2 (en) Electronic circuit for contactless tag and contactless tag
US7681060B2 (en) Semiconductor integrated circuit device and IC card equipped with the same having transistor switch for disconnecting contact power during contactless mode
US6572023B2 (en) Integrated circuit card
US6011488A (en) Radio frequency interface device for a transponder
JP5552751B2 (en) Power receiving device, electronic device and non-contact power transmission system
JP3867854B2 (en) Electromagnetic inductive coupling device
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
JP2004303174A (en) Electronic circuit for non-contact tag and non-contact tag
JP4067658B2 (en) Data transceiver
Seidel et al. Isolated 100% PWM gate driver with auxiliary energy and bidirectional FM/AM signal transmission via single transformer
TWI446270B (en) Transponder circuit with double clock extractor unit
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
KR20020074205A (en) Method for starting a switching power supply and a switching power supply comprising a starting circuit
JPH1153491A (en) Data carrier system
US8330578B2 (en) Transponder device and method for providing a supply voltage
Chao et al. The RF interface circuits design of contactless IC cards
JPH08202839A (en) Responder, non-contact data transmitter using electromagnetic connection and rectifier circuit
JP4252163B2 (en) Data carrier interrogator
JP2577157Y2 (en) Data carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees