JP4067265B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP4067265B2 JP4067265B2 JP2000215975A JP2000215975A JP4067265B2 JP 4067265 B2 JP4067265 B2 JP 4067265B2 JP 2000215975 A JP2000215975 A JP 2000215975A JP 2000215975 A JP2000215975 A JP 2000215975A JP 4067265 B2 JP4067265 B2 JP 4067265B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- type
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の固体撮像装置は、電荷転送にＣＣＤ（電荷結合素子；Charge Coupled Device）を用いたものが主流となっている。図２は、従来の固体撮像装置の構造を示す断面図である。この固体撮像装置においては、ｎ型半導体基板２１上に高濃度ｎ型半導体層２２および低濃度ｎ型半導体層２３がこの順に形成されており、この低濃度ｎ型半導体層２３内にｐ型ウェル２４が形成されている。ｐ型ウェル２４内には、ｎ型拡散領域である光電変換部２５が形成されており、その表層にはｐ型拡散領域２６が形成されている。更に、ｐ型ウェル２４内には、光電変換部２５と隣り合うように、ｎ型拡散領域である電荷転送部２７が形成されており、その上方にはゲート絶縁膜２８を介して転送電極２９が形成されている。また、ｎ型半導体基板２１は、その裏面からオーミックコンタクトがとられ、これにより電源電圧と電気的に接続されている。
【０００３】
この固体撮像装置の動作について説明すると、まず、光電変換により発生した電荷は光電変換部２５に蓄積される。転送電極２９に電圧が印加されると、光電変換部２５に蓄積された電荷が電荷転送部２７に読み出され、この電荷転送部２７により出力アンプまで転送される。
【０００４】
このような固体撮像装置においては、電荷の蓄積時間を調整するため、光電変換部２５に蓄積された不要電荷を排出する必要がある。この不要電荷の排出は、ｎ型半導体基板２１にバイアス電圧よりも高い電圧を印加し、ｐ型ウェル２４を空乏化してそのポテンシャルを光電変換部２５よりも深くすることにより実施される。これにより、光電変換部２５の不要電荷は、高濃度ｎ型半導体層２２に排出される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の固体撮像装置においては、白傷（黒表示画面に現れる部分的な輝度ムラ）が発生する場合があり、十分に良好な画質を実現しているとは言い難かった。
【０００６】
そこで、本発明は、白傷発生が抑制された画質の良好な固体撮像装置およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明の固体撮像装置は、ｐ型半導体基板と、前記ｐ型半導体基板表面に形成されたｎ型半導体層と、前記ｎ型半導体層内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成された光電変換部および電荷転送部と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面に形成され、電源電圧と電気的に接続されたｎ型半導体領域とを備えることを特徴とする。
【０００８】
このような構成の固体撮像装置によれば、ｎ型半導体基板を使用する従来の固体撮像装置に比べて、白傷発生などの画質低下を抑制することができる。これは、ｐ型半導体基板を使用することにより、固体撮像装置製造中に誘起される結晶欠陥を抑制でき、しかも基板内に存在する重金属などの汚染を効率良くゲッタリングできるからである。
【０００９】
また、ｐ型半導体基板を使用した場合、ｎ型半導体基板を使用した従来の固体撮像装置のように、電源電圧と接続するためのオーミックコンタクトを基板裏面からとることができないという問題がある。そこで、本発明においては、基板表面にｎ型拡散領域を形成して、基板表面からオーミックコンタクトをとることにより、この問題を解決した。
【００１０】
更に、固体撮像装置の製造においては、基板表面に絶縁膜などの各種の膜が形成されるが、これらの膜は基板表面だけでなく、その裏面にも形成される。従って、従来の固体撮像装置のように、電源電圧と接続するためのオーミックコンタクトを基板裏面からとる場合には、基板裏面に形成された膜を除去する必要があるが、このような膜の除去操作は基板に損傷を与えるおそれがあった。この基板の損傷は、白傷発生などの固体撮像装置の画質低下を招く一因であった。しかしながら、本発明の固体撮像装置においては、基板表面からオーミックコンタクトをとるため、基板裏面に堆積される膜を除去する必要がなく、その除去操作に伴う基板の損傷を回避することができる。よって、画質の良好な固体撮像装置とすることが可能である。
【００１１】
前記固体撮像装置においては、前記ｐ型半導体基板の比抵抗が、０．００５〜３０Ω・ｃｍであることが、さらには、０．００５〜０．０２Ω・ｃｍであること、また、０．００５〜０．０１Ω・ｃｍであることがより好ましい。この好ましい例によれば、ゲッタリング効果が更に向上するため、白傷発生などの画質低下をより十分に抑制することができる。
【００１２】
また、前記固体撮像装置においては、前記ｎ型半導体層が、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層が積層されて構成されており、前記第１半導体層の不純物濃度が、前記第２半導体層の不純物濃度よりも高いことが好ましい。この好ましい例によれば、光電変換部に蓄積された不要電荷排出のために要する電圧を低下させることができる。
【００１３】
前記目的を達成するため、本発明の固体撮像装置の製造方法は、ｐ型半導体基板表面にｎ型半導体層を形成する工程と、前記ｎ型半導体層内にｐ型ウェルを形成する工程と、前記ｐ型ウェル内に光電変換部および電荷転送部を形成する工程と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面にｎ型半導体領域を形成する工程と、前記ｎ型半導体領域を電源電圧と電気的に接続する工程とを含むことを特徴とする。このような製造方法によれば、前述したような本発明の固体撮像装置を製造することができる。
【００１４】
前記製造方法においては、前記ｎ型半導体層を、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層を積層して構成し、前記第１半導体層の不純物濃度を、前記第２半導体層の不純物濃度よりも高くすることが好ましい。この好ましい例によれば、製造される固体撮像装置において、光電変換部に蓄積された不要電荷排出のために印加する電圧を低下させることができる。
【００１５】
また、前記好ましい例においては、前記ｎ型半導体層を、エピタキシャル成長により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成することができる。
【００１６】
また、前記好ましい例においては、前記ｎ型半導体層を、前記ｐ型半導体基板へのイオン注入により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成することもできる。
【００１７】
更に、前記好ましい例においては、前記ｎ型半導体層程を、エピタキシャル成長により半導体層を形成した後、イオン注入により、前記半導体層の下層部に不純物濃度の高い層を形成することにより形成することもできる。この場合、イオン注入により前記半導体層の下層部に形成された高濃度の層が前記第１半導体層となり、前記半導体層の上層部が前記第２半導体層となる。
【００１８】
【発明の実施の形態】
図１は、本発明の固体撮像装置の一例を示す断面図である。この固体撮像装置においては、ｐ型半導体基板１上に、高濃度ｎ型半導体層２および低濃度ｎ型半導体層３がこの順に形成されており、この低濃度ｎ型半導体層３内にｐ型ウェル４が形成されている。ｐ型ウェル４内には、光電変換部５が形成されており、その表層部にはｐ型拡散領域６が形成されている。更に、ｐ型ウェル４内には、光電変換部５と隣り合うように電荷転送部７が形成されており、その上方にはゲート絶縁膜８を介して転送電極９が形成されている。
【００１９】
ｐ型半導体基板１としては、例えば、ボロンドープのシリコン基板を使用することができる。ｐ型半導体基板１は、その不純物濃度が高いほど（すなわち、比抵抗が小さいほど）良好なゲッタリング効果が得られ、固体撮像装置の画質を向上させることができる。ｐ型半導体基板１の比抵抗は、例えば０．００５〜３０Ω・ｃｍ、好ましくは０．００５〜０．０２Ω・ｃｍ、更に好ましくは０．００５〜０．０１Ω・ｃｍである。
【００２０】
高濃度ｎ型半導体層２は、光電変換部５に蓄積された不要電荷が排出されるドレインとして機能する層である。高濃度ｎ型半導体層２は、例えば、ｐ型半導体基板１上に形成されたエピタキシャル層、または、ｐ型半導体基板１の表層部に形成された不純物拡散層である。その不純物濃度は、不要電荷排出時の印加電圧を低下させるため、例えば５×１０15〜１×１０17ｃｍ-3、好ましくは３×１０16〜１×１０17ｃｍ-3に調整される。また、その層厚は、例えば２〜６μｍ、好ましくは４〜６μｍである。なお、不要電荷排出の機構については後述する。
【００２１】
低濃度ｎ型半導体層３は、例えば、高濃度ｎ型半導体層２上に形成されたエピタキシャル層である。その不純物濃度は、例えば１×１０14〜３×１０14ｃｍ-3、好ましくは１．５×１０14〜２．５×１０14ｃｍ-3に調整される。また、その層厚は、例えば４〜１０μｍ、好ましくは５〜７μｍである。
【００２２】
ｐ型ウェル４の不純物濃度は、例えば６×１０14〜２×１０15ｃｍ-3、好ましくは８×１０14〜１×１０15ｃｍ-3である。また、その拡散深さは、例えば３〜１０μｍ、好ましくは４〜６μｍである。
【００２３】
光電変換部５はｎ型拡散領域であり、その不純物濃度は、光電変換が実施できる範囲であれば特に限定するものではないが、例えば５×１０15〜５×１０16ｃｍ-3、好ましくは８×１０15〜２×１０16ｃｍ-3である。また、ｐ型拡散領域６の不純物濃度は、例えば５×１０17〜５×１０19ｃｍ-3、好ましくは１×１０18〜１×１０19ｃｍ-3である。
【００２４】
電荷転送部７はｎ型拡散領域であり、その不純物濃度は、特に限定するものではないが、例えば１×１０17〜１×１０18ｃｍ-3、好ましくは２×１０17〜６×１０17ｃｍ-3である。また、電荷転送部７上に形成されるゲート絶縁膜８としては、例えばシリコン酸化膜を使用することができ、転送電極９としては、例えば多結晶シリコンを使用することができる。
【００２５】
また、低濃度ｎ型半導体層３には、ｐ型ウェル４が形成されていない領域が確保されており、この領域の表面に、オーミックコンタクトをとるための高濃度ｎ型拡散領域１０が形成されている。この高濃度ｎ型拡散領域１０は、金属配線により電源電圧と電気的に接続されている。高濃度ｎ型拡散領域１０の不純物濃度は、特に限定するものではないが、例えば１×１０19〜１×１０21ｃｍ-3、好ましくは１×１０20〜５×１０20ｃｍ-3である。
【００２６】
次に、上記固体撮像装置の製造方法の一例について説明する。
【００２７】
まず、ｐ型半導体基板１表面に、高濃度ｎ型半導体層２および低濃度ｎ型半導体層３を形成する。形成方法としては、次の３通りの方法を採用することができる。
【００２８】
第１の方法においては、まず、ｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、高濃度ｎ型半導体層２を形成する。更に、これに連続して再度、リンなどのｎ型不純物を添加したエピタキシャル成長を実施し、高濃度ｎ型半導体層２上に低濃度ｎ型半導体層３を形成する。
【００２９】
第２の方法においては、まず、ｐ型半導体基板１の表層部に、リンなどのｎ型不純物を注入して、高濃度ｎ型半導体層２を形成する。続いて、この高濃度ｎ型半導体層２が形成されたｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、低濃度ｎ型半導体層３を形成する。
【００３０】
第３の方法においては、まず、ｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、半導体層を形成する。このとき、形成される半導体層の不純物濃度は、低濃度ｎ型半導体層３の不純物濃度として適当な濃度に調整される。続いて、半導体層に、リンなどのｎ型不純物を注入して、高濃度ｎ型半導体層２を形成する。このとき、注入エネルギーは、不純物濃度が半導体層の下層部にピークを持つように設定される。具体的には、注入エネルギーは、例えば４０００〜１００００ｋｅＶ、好ましくは６０００〜８０００ｋｅＶである。
【００３１】
続いて、低濃度ｎ型半導体層３に、ボロンなどのｐ型不純物を注入してｐ型ウェル４を形成し、ｐ型ウェル４内に、リンなどのｎ型不純物を注入して光電変換部５および電荷転送部７を形成する。更に、ボロンなどのｐ型不純物の注入により、光電変換部５の表層部にｐ型拡散領域６を形成する。その後、熱酸化法により酸化膜からなるゲート絶縁膜８を形成した後、このゲート絶縁膜８上に、化学気相成長法（以下、「ＣＶＤ法」という。）によって多結晶シリコンを成膜し、これをパターニングして転送電極９を形成する。
【００３２】
また、低濃度ｎ型半導体層３のｐ型ウェル４が形成されていない領域の表面に、リンなどのｎ型不純物を注入して、高濃度ｎ型拡散領域１０を形成する。続いて、半導体基板表面に絶縁膜を形成し、この絶縁膜の高濃度ｎ型拡散領域１０上にコンタクトホールを形成した後、金属膜を成膜する。この金属膜をパターニングし、高濃度ｎ型拡散領域１０を電源電圧と電気的に接続するための金属配線を形成する。
【００３３】
次に、上記固体撮像装置の動作について説明する。
【００３４】
光電変換部５に光が入射すると、この光が光電変換されて、電荷が発生する。このとき、光電変換部５と高濃度ｎ型半導体層２との間には、ｐ型ウェル４によるポテンシャル障壁が形成されているため、発生した電荷は光電変換部５に蓄積される。続いて、転送電極９に電圧が印加されることにより、光電変換部５に蓄積された電荷が電荷転送部７に読み出され、出力アンプまで転送される。
【００３５】
なお、光電変換部５に蓄積し得る電荷量は、高濃度ｎ型半導体層２に印加されるバイアス電圧によって設定することが可能である。このバイアス電圧は、高濃度ｎ型拡散領域１０に接続された電源電圧から、低濃度ｎ型半導体層３を介して、高濃度ｎ型半導体層２に印加される。
【００３６】
また、上記固体撮像装置においては、電荷蓄積時間を調整する目的から、光電変換部５に蓄積された電荷を排出する必要がある。この電荷排出は、高濃度ｎ型半導体層２にバイアス電圧よりも高い正電圧（以下、「電荷排出電圧」という。）を印加することにより実施される。この電荷排出電圧は、バイアス電圧と同様に、高濃度ｎ型拡散領域１０から低濃度ｎ型半導体層３を介して印加される。これにより、ｐ型ウェル４が空乏化され、そのポテンシャルが光電変換部５よりも深くなるため、光電変換部５と高濃度ｎ型半導体層２との間に存在していたポテンシャル障壁が消失する。その結果、光電変換部５に蓄積されていた電荷が高濃度ｎ型半導体層２に排出される。
【００３７】
【実施例】
（実施例１）
図１に示す構造を有する固体撮像装置を次の要領で作製した。まず、比抵抗１０Ω・ｃｍのｐ型シリコン基板上に、エピタキシャル成長により、不純物濃度９×１０15ｃｍ-3の高濃度ｎ型半導体層を形成した後、再度エピタキシャル成長を実施して、不純物濃度２×１０14ｃｍ-3の低濃度ｎ型半導体層を形成した。続いて、低濃度ｎ型半導体層に、ボロンのイオン注入により、不純物濃度１×１０15ｃｍ-3のｐ型ウェルを形成した。リンのイオン注入により、ｐ型ウェル内に光電変換部および電荷転送部を形成した後、ボロンのイオン注入により、光電変換部の表層部にｐ型拡散領域を形成した。その後、熱酸化法によりシリコン酸化膜を形成した後、この絶縁膜上にＣＶＤ法によって多結晶シリコンを成膜し、これをパターニングして転送電極を形成した。更に、低濃度ｎ型半導体層のｐ型ウェルが形成されていない領域の表面に、リンを注入して、高濃度ｎ型拡散領域を形成した。その後、高濃度ｎ型拡散領域からオーミックコンタクトをとり、電源電圧に接続した。
【００３８】
上記固体撮像装置を２０００個作製し、その各々について表示画面を観察して、白傷の有無を検査した。その結果、表示画面に白傷が認められる画質不良の固体撮像装置の個数は、全体の５〜１５％であった。
【００３９】
（比較例１）
図２に示す構造を有する固体撮像装置を次の要領で作製した。まず、比抵抗２０Ω・ｃｍのｎ型シリコン基板上に、エピタキシャル成長により高濃度ｎ型半導体層を形成した後、再度エピタキシャル成長を実施して低濃度ｎ型半導体層を形成した。続いて、低濃度ｎ型半導体層に、ボロンのイオン注入によりｐ型ウェルを形成した。リンのイオン注入により、ｐ型ウェル内に光電変換部および電荷転送部を形成した後、ボロンのイオン注入により、光電変換部の表層部にｐ型拡散領域を形成した。その後、熱酸化法によりシリコン酸化膜を形成した後、この絶縁膜上にＣＶＤ法によって多結晶シリコンを成膜し、これをパターニングして転送電極を形成した。その後、ｎ型シリコン基板の裏面を被覆する膜を除去し、基板裏面からオーミックコンタクトをとり、電源電圧に接続した。なお、高濃度ｎ型半導体層、低濃度ｎ型半導体層およびｐ型ウェルの不純物濃度は、実施例１と同様に調整した。
【００４０】
上記固体撮像装置を２０００個作製し、その各々について表示画面を観察して、白傷の有無を検査した。その結果、表示画面に白傷が認められる画質不良の固体撮像装置の個数は、全体の２０〜３０％であった。
【００４１】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、ｐ型半導体基板と、前記ｐ型半導体基板表面に形成されたｎ型半導体層と、前記ｎ型半導体層内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成された光電変換部および電荷転送部と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面に形成され、電源電圧と電気的に接続されたｎ型半導体領域とを備えているため、白傷発生などの画質低下を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の固体撮像装置の構造の一例を示す断面図である。
【図２】 従来の固体撮像装置の構造を示す断面図である。
【符号の説明】
１ ｐ型半導体基板
２、２２ 高濃度ｎ型半導体層
３、２３ 低濃度ｎ型半導体層
４、２４ ｐ型ウェル
５、２５ 光電変換部
６、２６ ｐ型拡散領域
７、２７ 電荷転送部
８、２８ ゲート絶縁膜
９、２９ 転送電極
１０ 高濃度ｎ型拡散領域
２１ ｎ型半導体基板
【発明の属する技術分野】
本発明は、固体撮像装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の固体撮像装置は、電荷転送にＣＣＤ（電荷結合素子；Charge Coupled Device）を用いたものが主流となっている。図２は、従来の固体撮像装置の構造を示す断面図である。この固体撮像装置においては、ｎ型半導体基板２１上に高濃度ｎ型半導体層２２および低濃度ｎ型半導体層２３がこの順に形成されており、この低濃度ｎ型半導体層２３内にｐ型ウェル２４が形成されている。ｐ型ウェル２４内には、ｎ型拡散領域である光電変換部２５が形成されており、その表層にはｐ型拡散領域２６が形成されている。更に、ｐ型ウェル２４内には、光電変換部２５と隣り合うように、ｎ型拡散領域である電荷転送部２７が形成されており、その上方にはゲート絶縁膜２８を介して転送電極２９が形成されている。また、ｎ型半導体基板２１は、その裏面からオーミックコンタクトがとられ、これにより電源電圧と電気的に接続されている。
【０００３】
この固体撮像装置の動作について説明すると、まず、光電変換により発生した電荷は光電変換部２５に蓄積される。転送電極２９に電圧が印加されると、光電変換部２５に蓄積された電荷が電荷転送部２７に読み出され、この電荷転送部２７により出力アンプまで転送される。
【０００４】
このような固体撮像装置においては、電荷の蓄積時間を調整するため、光電変換部２５に蓄積された不要電荷を排出する必要がある。この不要電荷の排出は、ｎ型半導体基板２１にバイアス電圧よりも高い電圧を印加し、ｐ型ウェル２４を空乏化してそのポテンシャルを光電変換部２５よりも深くすることにより実施される。これにより、光電変換部２５の不要電荷は、高濃度ｎ型半導体層２２に排出される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の固体撮像装置においては、白傷（黒表示画面に現れる部分的な輝度ムラ）が発生する場合があり、十分に良好な画質を実現しているとは言い難かった。
【０００６】
そこで、本発明は、白傷発生が抑制された画質の良好な固体撮像装置およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明の固体撮像装置は、ｐ型半導体基板と、前記ｐ型半導体基板表面に形成されたｎ型半導体層と、前記ｎ型半導体層内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成された光電変換部および電荷転送部と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面に形成され、電源電圧と電気的に接続されたｎ型半導体領域とを備えることを特徴とする。
【０００８】
このような構成の固体撮像装置によれば、ｎ型半導体基板を使用する従来の固体撮像装置に比べて、白傷発生などの画質低下を抑制することができる。これは、ｐ型半導体基板を使用することにより、固体撮像装置製造中に誘起される結晶欠陥を抑制でき、しかも基板内に存在する重金属などの汚染を効率良くゲッタリングできるからである。
【０００９】
また、ｐ型半導体基板を使用した場合、ｎ型半導体基板を使用した従来の固体撮像装置のように、電源電圧と接続するためのオーミックコンタクトを基板裏面からとることができないという問題がある。そこで、本発明においては、基板表面にｎ型拡散領域を形成して、基板表面からオーミックコンタクトをとることにより、この問題を解決した。
【００１０】
更に、固体撮像装置の製造においては、基板表面に絶縁膜などの各種の膜が形成されるが、これらの膜は基板表面だけでなく、その裏面にも形成される。従って、従来の固体撮像装置のように、電源電圧と接続するためのオーミックコンタクトを基板裏面からとる場合には、基板裏面に形成された膜を除去する必要があるが、このような膜の除去操作は基板に損傷を与えるおそれがあった。この基板の損傷は、白傷発生などの固体撮像装置の画質低下を招く一因であった。しかしながら、本発明の固体撮像装置においては、基板表面からオーミックコンタクトをとるため、基板裏面に堆積される膜を除去する必要がなく、その除去操作に伴う基板の損傷を回避することができる。よって、画質の良好な固体撮像装置とすることが可能である。
【００１１】
前記固体撮像装置においては、前記ｐ型半導体基板の比抵抗が、０．００５〜３０Ω・ｃｍであることが、さらには、０．００５〜０．０２Ω・ｃｍであること、また、０．００５〜０．０１Ω・ｃｍであることがより好ましい。この好ましい例によれば、ゲッタリング効果が更に向上するため、白傷発生などの画質低下をより十分に抑制することができる。
【００１２】
また、前記固体撮像装置においては、前記ｎ型半導体層が、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層が積層されて構成されており、前記第１半導体層の不純物濃度が、前記第２半導体層の不純物濃度よりも高いことが好ましい。この好ましい例によれば、光電変換部に蓄積された不要電荷排出のために要する電圧を低下させることができる。
【００１３】
前記目的を達成するため、本発明の固体撮像装置の製造方法は、ｐ型半導体基板表面にｎ型半導体層を形成する工程と、前記ｎ型半導体層内にｐ型ウェルを形成する工程と、前記ｐ型ウェル内に光電変換部および電荷転送部を形成する工程と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面にｎ型半導体領域を形成する工程と、前記ｎ型半導体領域を電源電圧と電気的に接続する工程とを含むことを特徴とする。このような製造方法によれば、前述したような本発明の固体撮像装置を製造することができる。
【００１４】
前記製造方法においては、前記ｎ型半導体層を、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層を積層して構成し、前記第１半導体層の不純物濃度を、前記第２半導体層の不純物濃度よりも高くすることが好ましい。この好ましい例によれば、製造される固体撮像装置において、光電変換部に蓄積された不要電荷排出のために印加する電圧を低下させることができる。
【００１５】
また、前記好ましい例においては、前記ｎ型半導体層を、エピタキシャル成長により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成することができる。
【００１６】
また、前記好ましい例においては、前記ｎ型半導体層を、前記ｐ型半導体基板へのイオン注入により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成することもできる。
【００１７】
更に、前記好ましい例においては、前記ｎ型半導体層程を、エピタキシャル成長により半導体層を形成した後、イオン注入により、前記半導体層の下層部に不純物濃度の高い層を形成することにより形成することもできる。この場合、イオン注入により前記半導体層の下層部に形成された高濃度の層が前記第１半導体層となり、前記半導体層の上層部が前記第２半導体層となる。
【００１８】
【発明の実施の形態】
図１は、本発明の固体撮像装置の一例を示す断面図である。この固体撮像装置においては、ｐ型半導体基板１上に、高濃度ｎ型半導体層２および低濃度ｎ型半導体層３がこの順に形成されており、この低濃度ｎ型半導体層３内にｐ型ウェル４が形成されている。ｐ型ウェル４内には、光電変換部５が形成されており、その表層部にはｐ型拡散領域６が形成されている。更に、ｐ型ウェル４内には、光電変換部５と隣り合うように電荷転送部７が形成されており、その上方にはゲート絶縁膜８を介して転送電極９が形成されている。
【００１９】
ｐ型半導体基板１としては、例えば、ボロンドープのシリコン基板を使用することができる。ｐ型半導体基板１は、その不純物濃度が高いほど（すなわち、比抵抗が小さいほど）良好なゲッタリング効果が得られ、固体撮像装置の画質を向上させることができる。ｐ型半導体基板１の比抵抗は、例えば０．００５〜３０Ω・ｃｍ、好ましくは０．００５〜０．０２Ω・ｃｍ、更に好ましくは０．００５〜０．０１Ω・ｃｍである。
【００２０】
高濃度ｎ型半導体層２は、光電変換部５に蓄積された不要電荷が排出されるドレインとして機能する層である。高濃度ｎ型半導体層２は、例えば、ｐ型半導体基板１上に形成されたエピタキシャル層、または、ｐ型半導体基板１の表層部に形成された不純物拡散層である。その不純物濃度は、不要電荷排出時の印加電圧を低下させるため、例えば５×１０15〜１×１０17ｃｍ-3、好ましくは３×１０16〜１×１０17ｃｍ-3に調整される。また、その層厚は、例えば２〜６μｍ、好ましくは４〜６μｍである。なお、不要電荷排出の機構については後述する。
【００２１】
低濃度ｎ型半導体層３は、例えば、高濃度ｎ型半導体層２上に形成されたエピタキシャル層である。その不純物濃度は、例えば１×１０14〜３×１０14ｃｍ-3、好ましくは１．５×１０14〜２．５×１０14ｃｍ-3に調整される。また、その層厚は、例えば４〜１０μｍ、好ましくは５〜７μｍである。
【００２２】
ｐ型ウェル４の不純物濃度は、例えば６×１０14〜２×１０15ｃｍ-3、好ましくは８×１０14〜１×１０15ｃｍ-3である。また、その拡散深さは、例えば３〜１０μｍ、好ましくは４〜６μｍである。
【００２３】
光電変換部５はｎ型拡散領域であり、その不純物濃度は、光電変換が実施できる範囲であれば特に限定するものではないが、例えば５×１０15〜５×１０16ｃｍ-3、好ましくは８×１０15〜２×１０16ｃｍ-3である。また、ｐ型拡散領域６の不純物濃度は、例えば５×１０17〜５×１０19ｃｍ-3、好ましくは１×１０18〜１×１０19ｃｍ-3である。
【００２４】
電荷転送部７はｎ型拡散領域であり、その不純物濃度は、特に限定するものではないが、例えば１×１０17〜１×１０18ｃｍ-3、好ましくは２×１０17〜６×１０17ｃｍ-3である。また、電荷転送部７上に形成されるゲート絶縁膜８としては、例えばシリコン酸化膜を使用することができ、転送電極９としては、例えば多結晶シリコンを使用することができる。
【００２５】
また、低濃度ｎ型半導体層３には、ｐ型ウェル４が形成されていない領域が確保されており、この領域の表面に、オーミックコンタクトをとるための高濃度ｎ型拡散領域１０が形成されている。この高濃度ｎ型拡散領域１０は、金属配線により電源電圧と電気的に接続されている。高濃度ｎ型拡散領域１０の不純物濃度は、特に限定するものではないが、例えば１×１０19〜１×１０21ｃｍ-3、好ましくは１×１０20〜５×１０20ｃｍ-3である。
【００２６】
次に、上記固体撮像装置の製造方法の一例について説明する。
【００２７】
まず、ｐ型半導体基板１表面に、高濃度ｎ型半導体層２および低濃度ｎ型半導体層３を形成する。形成方法としては、次の３通りの方法を採用することができる。
【００２８】
第１の方法においては、まず、ｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、高濃度ｎ型半導体層２を形成する。更に、これに連続して再度、リンなどのｎ型不純物を添加したエピタキシャル成長を実施し、高濃度ｎ型半導体層２上に低濃度ｎ型半導体層３を形成する。
【００２９】
第２の方法においては、まず、ｐ型半導体基板１の表層部に、リンなどのｎ型不純物を注入して、高濃度ｎ型半導体層２を形成する。続いて、この高濃度ｎ型半導体層２が形成されたｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、低濃度ｎ型半導体層３を形成する。
【００３０】
第３の方法においては、まず、ｐ型半導体基板１上に、リンなどのｎ型不純物を添加したエピタキシャル成長により、半導体層を形成する。このとき、形成される半導体層の不純物濃度は、低濃度ｎ型半導体層３の不純物濃度として適当な濃度に調整される。続いて、半導体層に、リンなどのｎ型不純物を注入して、高濃度ｎ型半導体層２を形成する。このとき、注入エネルギーは、不純物濃度が半導体層の下層部にピークを持つように設定される。具体的には、注入エネルギーは、例えば４０００〜１００００ｋｅＶ、好ましくは６０００〜８０００ｋｅＶである。
【００３１】
続いて、低濃度ｎ型半導体層３に、ボロンなどのｐ型不純物を注入してｐ型ウェル４を形成し、ｐ型ウェル４内に、リンなどのｎ型不純物を注入して光電変換部５および電荷転送部７を形成する。更に、ボロンなどのｐ型不純物の注入により、光電変換部５の表層部にｐ型拡散領域６を形成する。その後、熱酸化法により酸化膜からなるゲート絶縁膜８を形成した後、このゲート絶縁膜８上に、化学気相成長法（以下、「ＣＶＤ法」という。）によって多結晶シリコンを成膜し、これをパターニングして転送電極９を形成する。
【００３２】
また、低濃度ｎ型半導体層３のｐ型ウェル４が形成されていない領域の表面に、リンなどのｎ型不純物を注入して、高濃度ｎ型拡散領域１０を形成する。続いて、半導体基板表面に絶縁膜を形成し、この絶縁膜の高濃度ｎ型拡散領域１０上にコンタクトホールを形成した後、金属膜を成膜する。この金属膜をパターニングし、高濃度ｎ型拡散領域１０を電源電圧と電気的に接続するための金属配線を形成する。
【００３３】
次に、上記固体撮像装置の動作について説明する。
【００３４】
光電変換部５に光が入射すると、この光が光電変換されて、電荷が発生する。このとき、光電変換部５と高濃度ｎ型半導体層２との間には、ｐ型ウェル４によるポテンシャル障壁が形成されているため、発生した電荷は光電変換部５に蓄積される。続いて、転送電極９に電圧が印加されることにより、光電変換部５に蓄積された電荷が電荷転送部７に読み出され、出力アンプまで転送される。
【００３５】
なお、光電変換部５に蓄積し得る電荷量は、高濃度ｎ型半導体層２に印加されるバイアス電圧によって設定することが可能である。このバイアス電圧は、高濃度ｎ型拡散領域１０に接続された電源電圧から、低濃度ｎ型半導体層３を介して、高濃度ｎ型半導体層２に印加される。
【００３６】
また、上記固体撮像装置においては、電荷蓄積時間を調整する目的から、光電変換部５に蓄積された電荷を排出する必要がある。この電荷排出は、高濃度ｎ型半導体層２にバイアス電圧よりも高い正電圧（以下、「電荷排出電圧」という。）を印加することにより実施される。この電荷排出電圧は、バイアス電圧と同様に、高濃度ｎ型拡散領域１０から低濃度ｎ型半導体層３を介して印加される。これにより、ｐ型ウェル４が空乏化され、そのポテンシャルが光電変換部５よりも深くなるため、光電変換部５と高濃度ｎ型半導体層２との間に存在していたポテンシャル障壁が消失する。その結果、光電変換部５に蓄積されていた電荷が高濃度ｎ型半導体層２に排出される。
【００３７】
【実施例】
（実施例１）
図１に示す構造を有する固体撮像装置を次の要領で作製した。まず、比抵抗１０Ω・ｃｍのｐ型シリコン基板上に、エピタキシャル成長により、不純物濃度９×１０15ｃｍ-3の高濃度ｎ型半導体層を形成した後、再度エピタキシャル成長を実施して、不純物濃度２×１０14ｃｍ-3の低濃度ｎ型半導体層を形成した。続いて、低濃度ｎ型半導体層に、ボロンのイオン注入により、不純物濃度１×１０15ｃｍ-3のｐ型ウェルを形成した。リンのイオン注入により、ｐ型ウェル内に光電変換部および電荷転送部を形成した後、ボロンのイオン注入により、光電変換部の表層部にｐ型拡散領域を形成した。その後、熱酸化法によりシリコン酸化膜を形成した後、この絶縁膜上にＣＶＤ法によって多結晶シリコンを成膜し、これをパターニングして転送電極を形成した。更に、低濃度ｎ型半導体層のｐ型ウェルが形成されていない領域の表面に、リンを注入して、高濃度ｎ型拡散領域を形成した。その後、高濃度ｎ型拡散領域からオーミックコンタクトをとり、電源電圧に接続した。
【００３８】
上記固体撮像装置を２０００個作製し、その各々について表示画面を観察して、白傷の有無を検査した。その結果、表示画面に白傷が認められる画質不良の固体撮像装置の個数は、全体の５〜１５％であった。
【００３９】
（比較例１）
図２に示す構造を有する固体撮像装置を次の要領で作製した。まず、比抵抗２０Ω・ｃｍのｎ型シリコン基板上に、エピタキシャル成長により高濃度ｎ型半導体層を形成した後、再度エピタキシャル成長を実施して低濃度ｎ型半導体層を形成した。続いて、低濃度ｎ型半導体層に、ボロンのイオン注入によりｐ型ウェルを形成した。リンのイオン注入により、ｐ型ウェル内に光電変換部および電荷転送部を形成した後、ボロンのイオン注入により、光電変換部の表層部にｐ型拡散領域を形成した。その後、熱酸化法によりシリコン酸化膜を形成した後、この絶縁膜上にＣＶＤ法によって多結晶シリコンを成膜し、これをパターニングして転送電極を形成した。その後、ｎ型シリコン基板の裏面を被覆する膜を除去し、基板裏面からオーミックコンタクトをとり、電源電圧に接続した。なお、高濃度ｎ型半導体層、低濃度ｎ型半導体層およびｐ型ウェルの不純物濃度は、実施例１と同様に調整した。
【００４０】
上記固体撮像装置を２０００個作製し、その各々について表示画面を観察して、白傷の有無を検査した。その結果、表示画面に白傷が認められる画質不良の固体撮像装置の個数は、全体の２０〜３０％であった。
【００４１】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、ｐ型半導体基板と、前記ｐ型半導体基板表面に形成されたｎ型半導体層と、前記ｎ型半導体層内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成された光電変換部および電荷転送部と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面に形成され、電源電圧と電気的に接続されたｎ型半導体領域とを備えているため、白傷発生などの画質低下を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の固体撮像装置の構造の一例を示す断面図である。
【図２】 従来の固体撮像装置の構造を示す断面図である。
【符号の説明】
１ ｐ型半導体基板
２、２２ 高濃度ｎ型半導体層
３、２３ 低濃度ｎ型半導体層
４、２４ ｐ型ウェル
５、２５ 光電変換部
６、２６ ｐ型拡散領域
７、２７ 電荷転送部
８、２８ ゲート絶縁膜
９、２９ 転送電極
１０ 高濃度ｎ型拡散領域
２１ ｎ型半導体基板
Claims (10)
- ｐ型半導体基板と、前記ｐ型半導体基板表面に形成されたｎ型半導体層と、前記ｎ型半導体層内に形成されたｐ型ウェルと、前記ｐ型ウェル内に形成された光電変換部および電荷転送部と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面に形成され、電源電圧と電気的に接続されたｎ型拡散領域とを備えた固体撮像装置。
- 前記ｐ型半導体基板の比抵抗が、０．００５〜３０Ω・ｃｍである請求項１に記載の固体撮像装置。
- 前記ｐ型半導体基板の比抵抗が、０．００５〜０．０２Ω・ｃｍである請求項２に記載の固体撮像装置。
- 前記ｐ型半導体基板の比抵抗が、０．００５〜０．０１Ω・ｃｍである請求項３に記載の固体撮像装置。
- 前記ｎ型半導体層が、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層が積層されて構成されており、前記第１半導体層の不純物濃度が、前記第２半導体層の不純物濃度よりも高い請求項１から４のいずれか１項に記載の固体撮像装置。
- ｐ型半導体基板表面にｎ型半導体層を形成する工程と、前記ｎ型半導体層内にｐ型ウェルを形成する工程と、前記ｐ型ウェル内に光電変換部および電荷転送部を形成する工程と、前記ｎ型半導体層の前記ｐ型ウェルが形成されていない領域の表面にｎ型拡散領域を形成する工程と、前記ｎ型拡散領域を電源電圧と電気的に接続する工程とを含む固体撮像装置の製造方法。
- 前記ｎ型半導体層を、前記ｐ型半導体基板側から順に第１半導体層および第２半導体層を積層して構成し、前記第１半導体層の不純物濃度を、前記第２半導体層の不純物濃度よりも高くする請求項６に記載の固体撮像装置の製造方法。
- 前記ｎ型半導体層が、エピタキシャル成長により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成される請求項７に記載の固体撮像装置の製造方法。
- 前記ｎ型半導体層が、前記ｐ型半導体基板へのイオン注入により前記第１半導体層を形成した後、エピタキシャル成長により前記第２半導体層を形成することにより形成される請求項７に記載の固体撮像装置の製造方法。
- 前記ｎ型半導体層が、エピタキシャル成長により半導体層を形成した後、イオン注入により、前記半導体層の下層部に不純物濃度の高い層を形成することにより形成される請求項７に記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215975A JP4067265B2 (ja) | 2000-07-17 | 2000-07-17 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215975A JP4067265B2 (ja) | 2000-07-17 | 2000-07-17 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033472A JP2002033472A (ja) | 2002-01-31 |
| JP4067265B2 true JP4067265B2 (ja) | 2008-03-26 |
Family
ID=18711318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000215975A Expired - Fee Related JP4067265B2 (ja) | 2000-07-17 | 2000-07-17 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067265B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294531A (ja) * | 2006-04-21 | 2007-11-08 | Nikon Corp | 固体撮像装置 |
| JP2017175143A (ja) * | 2017-05-01 | 2017-09-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
-
2000
- 2000-07-17 JP JP2000215975A patent/JP4067265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033472A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11545513B2 (en) | Image sensor having improved full well capacity and related method of formation | |
| JP4211696B2 (ja) | 固体撮像装置の製造方法 | |
| JP3899236B2 (ja) | イメージセンサの製造方法 | |
| JP4742057B2 (ja) | 裏面照射型固体撮像素子 | |
| JP2848268B2 (ja) | 固体撮像装置およびその製造方法 | |
| TW200539437A (en) | Solid-state image pickup device | |
| TW200524147A (en) | Photo-electric converting device and its driving method, and its manufacturing method, solid-state image pickup device and its driving method and its manufacturing method | |
| TW201119017A (en) | Solid-state imaging device, manufacturing method of the same, and electronic apparatus | |
| US11817469B2 (en) | Light absorbing layer to enhance P-type diffusion for DTI in image sensors | |
| KR100625945B1 (ko) | 씨모스 이미지 센서의 포토다이오드 제조 방법 | |
| JP4067265B2 (ja) | 固体撮像装置およびその製造方法 | |
| TW200929531A (en) | Image sensor and method for manufacturing the same | |
| JP2008294479A (ja) | 固体撮像装置 | |
| US7387952B2 (en) | Semiconductor substrate for solid-state image pickup device and producing method therefor | |
| JP4049248B2 (ja) | 固体撮像装置 | |
| JP2010251628A (ja) | 固体撮像装置およびその製造方法 | |
| JP2009065158A (ja) | イメージセンサ及びその製造方法 | |
| JP2004047985A (ja) | 固体撮像装置 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| JP2004356157A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| KR100718782B1 (ko) | 이미지 센서 제조방법 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JP2009194005A (ja) | 固体撮像素子の製造方法 | |
| JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |