JP4062618B2 - Hysteresis comparator - Google Patents
Hysteresis comparator Download PDFInfo
- Publication number
- JP4062618B2 JP4062618B2 JP2003377817A JP2003377817A JP4062618B2 JP 4062618 B2 JP4062618 B2 JP 4062618B2 JP 2003377817 A JP2003377817 A JP 2003377817A JP 2003377817 A JP2003377817 A JP 2003377817A JP 4062618 B2 JP4062618 B2 JP 4062618B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- nch
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は、入力オフセット電圧を備え、且つヒステリシス特性を備えたコンパレータに関する。 The present invention relates to a comparator having an input offset voltage and a hysteresis characteristic.
従来提案されているヒステリシスコンパレータとしては、例えば特開2003-8409号公報に記載の比較回路がある。図６および図７は、いずれも上記比較回路の一例を示す構成図である。
図６では、入力段の差動増幅回路のカレントミラー負荷であるＭＯＳＦＥＴ(M3)のソースと電源(Vss)の間に抵抗(R3)を、ＭＯＳＦＥＴ(M4)のソースと電源(Vss)の間に抵抗(R4)を接続し、抵抗(R4)の両端にＭＯＳＦＥＴ(M41)のドレインとソースを接続し、ＭＯＳＦＥＴ(M41)のゲートをコンパレータの出力端子（OUT)に接続している。なお、抵抗(R3)と(R4)の値は同じであり、ＭＯＳＦＥＴ(M3)とＭＯＳＦＥＴ(M4)のカレントミラー比は
１：１である。
As a conventionally proposed hysteresis comparator, for example, there is a comparison circuit described in Japanese Patent Laid-Open No. 2003-8409. 6 and 7 are configuration diagrams showing an example of the comparison circuit.
In FIG. 6, a resistor (R3) is connected between the source of the MOSFET (M3), which is a current mirror load of the differential amplifier circuit in the input stage, and the power supply (Vss), and a source (Vss) between the source of the MOSFET (M4) The resistor (R4) is connected to the resistor, the drain and source of the MOSFET (M41) are connected to both ends of the resistor (R4), and the gate of the MOSFET (M41) is connected to the output terminal (OUT) of the comparator. The values of the resistors (R3) and (R4) are the same, and the current mirror ratio of the MOSFET (M3) and the MOSFET (M4) is 1: 1.
入力電圧(Vin2)が入力電圧(Vin1)より低い(Vin2＜Vin1)ときには、ＭＯＳＦＥＴ(M2)がオンとなり、ＭＯＳＦＥＴ(M2)のドレイン電圧が高くなっているので、ＭＯＳＦＥＴ(M7)がオンとなる。この信号は(M8a:M8b:M9a:M9b)で構成された２段のインバータ回路を介して出力に伝えられるので、出力(OUT)はローレベルとなる。出力信号はＭＯＳＦＥＴ(M41)のゲートに接続されているので、ＭＯＳＦＥＴ(M41)はオフとなる。この結果、抵抗(R3)と(R4)を含めたＭＯＳＦＥＴ(M3)とＭＯＳＦＥＴ(M4)のカレントミラー比は１：１である。 When the input voltage (Vin2) is lower than the input voltage (Vin1) (Vin2 <Vin1), the MOSFET (M2) is turned on, and the drain voltage of the MOSFET (M2) is high, so the MOSFET (M7) is turned on. . Since this signal is transmitted to the output through the two-stage inverter circuit configured by (M8a: M8b: M9a: M9b), the output (OUT) becomes low level. Since the output signal is connected to the gate of the MOSFET (M41), the MOSFET (M41) is turned off. As a result, the current mirror ratio of the MOSFET (M3) and the MOSFET (M4) including the resistors (R3) and (R4) is 1: 1.
カレントミラー比は１：１であるから、入力電圧(Vin2)が徐々に上昇し、入力電圧(Vin2)が入力電圧(Vin1)と等しくなったときに、ＭＯＳＦＥＴ(M3)とＭＯＳＦＥＴ(M4)に流れるドレイン電流はほぼ等しくなる。この電圧(入力電圧(Vin1)と同じ)が、第１の反転レベル（出力電圧の極性が反転）である。
入力電圧(Vin2)が第１の反転レベルより高くなると、ＭＯＳＦＥＴ(M2)がオフとなり、ＭＯＳＦＥＴ(M2)のドレイン電圧が下がるので、ＭＯＳＦＥＴ(M7)がオフとなる。この結果、出力(OUT)はハイレベルとなり、ＭＯＳＦＥＴ(M41)をオンにする。ＭＯＳＦＥＴ(M41)がオンすると、抵抗(R4)はショートされることになる。このため、抵抗(R3)と(R4)を含めたＭＯＳＦＥＴ(M3)とＭＯＳＦＥＴ(M4)のカレントミラー比は１：Ｋ(Ｋ＞１)に変わる。
Since the current mirror ratio is 1: 1, when the input voltage (Vin2) gradually increases and the input voltage (Vin2) becomes equal to the input voltage (Vin1), the MOSFET (M3) and MOSFET (M4) The drain currents that flow are almost equal. This voltage (same as the input voltage (Vin1)) is the first inversion level (the polarity of the output voltage is inverted).
When the input voltage (Vin2) becomes higher than the first inversion level, the MOSFET (M2) is turned off and the drain voltage of the MOSFET (M2) is lowered, so that the MOSFET (M7) is turned off. As a result, the output (OUT) becomes high level, and the MOSFET (M41) is turned on. When the MOSFET (M41) is turned on, the resistor (R4) is short-circuited. For this reason, the current mirror ratio of the MOSFET (M3) including the resistors (R3) and (R4) and the MOSFET (M4) is changed to 1: K (K> 1).
次に、入力電圧(Vin2)が徐々に低下し、入力電圧(Vin2)が入力電圧(Vin1)と等しくなっても、カレントミラー比が１：Ｋのため、コンパレータは反転せず、さらに低い電圧まで低下したときに反転する。この電圧が、第２反転レベル（出力電圧の極性が反転）である。
第１の反転レベルと第２の反転レベルの差が、ヒステリシス電圧となる。
Next, even if the input voltage (Vin2) gradually decreases and the input voltage (Vin2) becomes equal to the input voltage (Vin1), the current mirror ratio is 1: K, so the comparator does not invert and the voltage is lower. Inverts when dropped to. This voltage is the second inversion level (the polarity of the output voltage is inverted).
The difference between the first inversion level and the second inversion level is the hysteresis voltage.
図７では、抵抗(R3)の代わりにＭＯＳＦＥＴ(M32)を接続し、抵抗(R4)の代わりにＭＯＳＦＥＴ(M42)を接続している。ＭＯＳＦＥＴ(M32)とＭＯＳＦＥＴ(M42)のゲートは共に電源(Vdd)に接続されているので、両ＭＯＳＦＥＴ(M32:M42)は常時オンである。すなわち、図６の抵抗の代わりに、ＭＯＳＦＥＴのオン抵抗を利用した回路になっている。回路動作は、図６と同じであるため説明は割愛する。 In FIG. 7, a MOSFET (M32) is connected instead of the resistor (R3), and a MOSFET (M42) is connected instead of the resistor (R4). Since the gates of the MOSFET (M32) and MOSFET (M42) are both connected to the power supply (Vdd), both MOSFETs (M32: M42) are always on. That is, the circuit uses the on-resistance of the MOSFET instead of the resistor of FIG. The circuit operation is the same as in FIG.
次に、従来提案されているオフセット付きコンパレータの例としては、例えば特開2002-246883号公報に記載のオフセットコンパレータがある。これは、図８に示すような回路からなる。差動入力トランジスタの負荷になっているＭＯＳＦＥＴ(M1)と(M2)で構成されたカレントミラー回路の、ＭＯＳＦＥＴ(M1)の素子サイズと(M2)の素子サイズを変えることで、カレントミラー比を１：１でない値に変え、差動入力にオフセット電圧を発生させている。 Next, as an example of a conventionally proposed comparator with an offset, there is an offset comparator described in JP-A-2002-246883, for example. This consists of a circuit as shown in FIG. By changing the element size of the MOSFET (M1) and the element size of the (M2) of the current mirror circuit composed of the MOSFETs (M1) and (M2) that are the loads of the differential input transistor, the current mirror ratio can be changed. The value is changed to a value other than 1: 1, and an offset voltage is generated at the differential input.
コンパレータにオフセットを付加する回路や、ヒステリシスを付加する回路は、従来より非常に多くの回路が提案されている。しかしながら、両方の機能を簡単な回路で実現するものは少なく、また、両方の機能を実現する回路を構成できたとしても、回路が複雑になっていた。 Many circuits have been proposed in the past for adding an offset to a comparator and adding a hysteresis. However, there are few that realize both functions with a simple circuit, and even if a circuit that realizes both functions can be configured, the circuit is complicated.
（目的）
本発明の目的は、このような従来の問題点を解決し、オフセットとヒステリシスの両方を備えたコンパレータを、簡単な回路で実現することが可能なヒステリシスコンパレータを提供することにある。
(the purpose)
An object of the present invention is to solve such a conventional problem and to provide a hysteresis comparator capable of realizing a comparator having both offset and hysteresis with a simple circuit.
上記課題を達成するため、本発明のヒステリシスコンパレータは、（１）入力段に備えられた差動増幅回路の一方の入力回路に用いられているＭＯＳＦＥＴのＬ（ゲート長）またはＷ（ゲート幅）、あるいはその両者を前記コンパレータの出力の状態によって変更することで、入力にヒステリシス特性を持たせる。 In order to achieve the above object, the hysteresis comparator of the present invention includes: (1) L (gate length) or W (gate width) of a MOSFET used in one input circuit of a differential amplifier circuit provided in an input stage. Alternatively, by changing both of them depending on the output state of the comparator, the input has a hysteresis characteristic .
さらに、前記差動増幅回路の一方の反転入力回路を第１のＭＯＳＦＥＴで構成し、非反転入力を第２のＭＯＳＦＥＴと第３のＭＯＳＦＥＴで構成し、前記第１のＭＯＳＦＥＴのゲートを前記差動増幅回路の反転入力端子とし、前記第２のＭＯＳＦＥＴのゲートと前記第３のＭＯＳＦＥＴのゲートを共通接続して前記差動増幅回路の非反転入力端子とし、前記第２のＭＯＳＦＥＴのソースと前記第３のＭＯＳＦＥＴのドレインを接続し、前記第３のＭＯＳＦＥＴのソースと前記第１のＭＯＳＦＥＴのソースを共通接続し、前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴのドレインをカレントミラー回路で構成された負荷に接続し、さらに、第４のＭＯＳＦＥＴを備え、該第４のＭＯＳＦＥＴのソースとドレインは、前記第３のＭＯＳＦＥＴのソースとドレインに共通接続し、該第４のＭＯＳＦＥＴのゲートを前記コンパレータの出力端子に接続する。
その結果、簡単な回路構成でヒステリシスコンパレータを実現できた。また、実質的にＭＯＳＦＥＴのＬ（ゲート長）またはＷ（ゲート幅）、あるいはその両方を変えることが可能になった。
Further, one inverting input circuit of the differential amplifier circuit is configured by a first MOSFET, a non-inverting input is configured by a second MOSFET and a third MOSFET, and the gate of the first MOSFET is configured as the differential MOSFET. An inverting input terminal of the amplifier circuit, a gate of the second MOSFET and a gate of the third MOSFET are connected in common to form a non-inverting input terminal of the differential amplifier circuit, and a source of the second MOSFET and the second MOSFET The drains of the third MOSFETs are connected, the source of the third MOSFET and the source of the first MOSFET are connected in common, and the drains of the first MOSFET and the second MOSFET are configured by a current mirror circuit. A fourth MOSFET is connected to the load, and a source and a drain of the fourth MOSFET are connected to the third MOSFET. Commonly connected to the source and drain, connecting the gate of said fourth MOSFET to the output terminal of the comparator.
As a result, a hysteresis comparator could be realized with a simple circuit configuration. Further, it has become possible to substantially change the L (gate length) or W (gate width) of the MOSFET, or both.
また、（２）前記第１のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのＬ（ゲート長）またはＷ（ゲート幅）、あるいはＬ（ゲート長）またはＷ（ゲート幅）の両方を異ならせて、入力オフセット電圧を持たせる。その結果、非常に簡単にオフセットを持たせることが出来るようになった。 (2) The first MOSFET and the second MOSFET may have different L (gate length) or W (gate width), or L (gate length) or W (gate width) Provide an offset voltage. As a result, it has become possible to have an offset very easily.
また、（３）前記第２のＭＯＳＦＥＴと、前記第３のＭＯＳＦＥＴのＬ（ゲート長）とＷ（ゲート幅）を同じにする。その結果、設計および製造が簡単になった。 (3) L (gate length) and W (gate width) of the second MOSFET and the third MOSFET are made the same. As a result, design and manufacture became simple.
本発明によれば、出力信号のレベルに応じて、入力ＭＯＳＦＥＴのＬ（ゲート長）とＷ（ゲート幅）を変更するようにしたので、簡単な回路構成でヒステリシスを持たせることができるようになった。
さらに、差動増幅回路の両入力ＭＯＳＦＥＴのＬ（ゲート長）とＷ（ゲート幅）を異ならせて、オフセット電圧を持たせたので、上記ヒステリシス回路と同じ構成で、オフセット電圧を持たせることができ、設計・製造が簡単にできるようになった。
According to the present invention, the L (gate length) and W (gate width) of the input MOSFET are changed according to the level of the output signal, so that hysteresis can be provided with a simple circuit configuration. became.
Furthermore, since the offset voltage is provided by changing L (gate length) and W (gate width) of both input MOSFETs of the differential amplifier circuit, the offset voltage can be provided with the same configuration as the hysteresis circuit. It was possible to design and manufacture easily.
（第１の実施例）
図１は、本発明の第１の実施例を示すヒステリシスコンパレータの構成図である。
本実施例のコンパレータは、６個のＭＯＳＦＥＴ(M1〜M6)と電流源(I1)で構成された差動増幅回路と、ＰｃｈＭＯＳＦＥＴ(M7)と電流源(I2)で構成された出力増幅回路から構成されている。
差動増幅回路の反転入力は、ＮｃｈＭＯＳＦＥＴ(M3)で構成されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M3)のゲートは、反転入力端子(Vin-)になっている。また、非反転入力は、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)で構成されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)のゲートは共通接続され、差動増幅回路の非反転入力端子(Vin+)になっている。さらに、ＮｃｈＭＯＳＦＥＴ(M4)のソースとＮｃｈＭＯＳＦＥＴ(M5)のドレインは接続されている。
ＮｃｈＭＯＳＦＥＴ(M3)のソースとＮｃｈＭＯＳＦＥＴ(M6)のソースは共通接続され、さらに電流源(I1)に接続されている。電流源(I1)の他端は負側の電源(Vss)に接続されており、差動増幅回路のバイアス電流を供給している。
(First embodiment)
FIG. 1 is a configuration diagram of a hysteresis comparator showing a first embodiment of the present invention.
The comparator of this embodiment includes a differential amplifier circuit composed of six MOSFETs (M1 to M6) and a current source (I1), and an output amplifier circuit composed of a Pch MOSFET (M7) and a current source (I2). It is configured.
The inverting input of the differential amplifier circuit is composed of an Nch MOSFET (M3). That is, the gate of the Nch MOSFET (M3) is the inverting input terminal (Vin−). The non-inverting input is composed of an Nch MOSFET (M4) and an Nch MOSFET (M5). That is, the gates of the Nch MOSFET (M4) and the Nch MOSFET (M5) are connected in common and serve as the non-inverting input terminal (Vin +) of the differential amplifier circuit. Further, the source of the Nch MOSFET (M4) and the drain of the Nch MOSFET (M5) are connected.
The source of the Nch MOSFET (M3) and the source of the Nch MOSFET (M6) are connected in common and further connected to the current source (I1). The other end of the current source (I1) is connected to a negative power supply (Vss) and supplies a bias current for the differential amplifier circuit.
ＮｃｈＭＯＳＦＥＴ(M3)のゲート長(以下Ｌとする)あるいはゲート幅(以下Ｗとする)は、ＮｃｈＭＯＳＦＥＴ(M4)のＬあるいはＷと異なっている。実施例では、ＮｃｈＭＯＳＦＥＴ(M3)のＬ／Ｗを１０／１０、ＮｃｈＭＯＳＦＥＴ(M4)のＬ／Ｗを１００／１０としている。また、実施例ではＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)のＬ／Ｗを同じにしている。
ＭＯＳＦＥＴの利得係数はＷ／Ｌに比例するので、抵抗を大きくするにはゲートの長さＬを延ばし、利得を稼ぐにはゲートの幅Ｗを大きく取る必要がある。要求される電気的特性からゲート長Ｌおよびゲート幅Ｗの形状面積を計算して求める。
The gate length (hereinafter referred to as L) or the gate width (hereinafter referred to as W) of the Nch MOSFET (M3) is different from L or W of the Nch MOSFET (M4). In the embodiment, the L / W of the Nch MOSFET (M3) is 10/10, and the L / W of the Nch MOSFET (M4) is 100/10. In the embodiment, the L / W of the Nch MOSFET (M4) and the Nch MOSFET (M5) are the same.
Since the gain factor of the MOSFET is proportional to W / L, it is necessary to increase the gate length L in order to increase the resistance, and to increase the gate width W in order to increase the gain. The shape area of the gate length L and the gate width W is calculated from the required electrical characteristics.
図１では、ＰｃｈＭＯＳＦＥＴ(M1)とＰｃｈＭＯＳＦＥＴ(M2)はカレントミラーを構成している。ＰｃｈＭＯＳＦＥＴ(M1)のソースは電源(Vdd)に接続され、ドレインはＮｃｈＭＯＳＦＥＴ(M3)のドレインに接続されている。また、ＰｃｈＭＯＳＦＥＴ(M2)のソースは電源(Vdd)に接続され、ドレインはＮｃｈＭＯＳＦＥＴ(M4)のドレインに接続されている。このため、ＰｃｈＭＯＳＦＥＴ(M1)とＰｃｈＭＯＳＦＥＴ(M2)はそれぞれ、ＮｃｈＭＯＳＦＥＴ(M3)とＮｃｈＭＯＳＦＥＴ(M4)の負荷として働くことになる。 In FIG. 1, the Pch MOSFET (M1) and the Pch MOSFET (M2) constitute a current mirror. The source of the Pch MOSFET (M1) is connected to the power supply (Vdd), and the drain is connected to the drain of the Nch MOSFET (M3). The source of the Pch MOSFET (M2) is connected to the power supply (Vdd), and the drain is connected to the drain of the Nch MOSFET (M4). For this reason, the Pch MOSFET (M1) and the Pch MOSFET (M2) function as loads of the Nch MOSFET (M3) and the Nch MOSFET (M4), respectively.
ＮｃｈＭＯＳＦＥＴ(M6)のソースとドレインは、それぞれＮｃｈＭＯＳＦＥＴ(M5)のソースとドレインに接続され、ゲートはコンパレータの出力端子に接続されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M6)はコンパレータの出力レベルの状態に応じてオン／オフし、ＮｃｈＭＯＳＦＥＴ(M5)のソースとドレイン間をショートあるいは開放するように働く。
差動増幅回路の出力は、ＮｃｈＭＯＳＦＥＴ(M4)のドレインから取り出される。ＮｃｈＭＯＳＦＥＴ(M4)のドレインは、ＰｃｈＭＯＳＦＥＴ(M7)のゲートに接続されている。ＰｃｈＭＯＳＦＥＴ(M7)のソースは電源(Vdd)に接続され、ドレインは負荷である電流源(I2)を介して負側の電源(Vss)に接続されている。コンパレータの出力はＰｃｈＭＯＳＦＥＴ(M7)のドレインから出力される。
The source and drain of the Nch MOSFET (M6) are connected to the source and drain of the Nch MOSFET (M5), respectively, and the gate is connected to the output terminal of the comparator. That is, the Nch MOSFET (M6) is turned on / off according to the output level state of the comparator, and works to short-circuit or open the source and drain of the Nch MOSFET (M5).
The output of the differential amplifier circuit is taken out from the drain of the Nch MOSFET (M4). The drain of the Nch MOSFET (M4) is connected to the gate of the Pch MOSFET (M7). The source of the Pch MOSFET (M7) is connected to the power supply (Vdd), and the drain is connected to the negative power supply (Vss) via the current source (I2) as a load. The output of the comparator is output from the drain of the Pch MOSFET (M7).
図２は、図１のヒステリシスコンパレータの動作特性図である。
図２を参照しながらコンパレータの動作を説明する。
まず、反転入力電圧(Vin-)が非反転入力電圧(Vin+)より十分低い場合(図２の区間Ａ)には、ＮｃｈＭＯＳＦＥＴ(M3)のドレイン電流は少なく、ＮｃｈＭＯＳＦＥＴ(M4)およびＮｃｈＭＯＳＦＥＴ(M5)のドレイン電流が多くなり、ＮｃｈＭＯＳＦＥＴ(M4)のドレイン電圧が低下する。その結果、ＰｃｈＭＯＳＦＥＴ(M7)のゲート電圧が下がり、ＰｃｈＭＯＳＦＥＴ(M7)はオンとなり、コンパレータの出力端子(OUT)はハイレベルを出力する。
FIG. 2 is an operation characteristic diagram of the hysteresis comparator of FIG.
The operation of the comparator will be described with reference to FIG.
First, when the inverting input voltage (Vin−) is sufficiently lower than the non-inverting input voltage (Vin +) (section A in FIG. 2), the drain current of the Nch MOSFET (M3) is small, and the Nch MOSFET (M4) and the Nch MOSFET (M5). As a result, the drain current of the Nch MOSFET (M4) decreases. As a result, the gate voltage of the Pch MOSFET (M7) decreases, the Pch MOSFET (M7) is turned on, and the output terminal (OUT) of the comparator outputs a high level.
コンパレータの出力(OUT)がハイレベルのときは、前記したようにＮｃｈＭＯＳＦＥＴ(M6)はオンするため、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間をショートする。この結果、非反転入力回路(Vin+)はＮｃｈＭＯＳＦＥＴ(M4)だけで構成されている場合と等価になる。
反転入力電圧(Vin-)が徐々に上昇すると、ＮｃｈＭＯＳＦＥＴ(M3)のドレイン電流徐々に増え、その分ＮｃｈＭＯＳＦＥＴ(M4)のドレイン電流は少なくなる。前述のように、ＮｃｈＭＯＳＦＥＴ(M4)のＬ（ゲート長）はＮｃｈＭＯＳＦＥＴ(M3)のＬ（ゲート長）より大きくなっているので、同じドレイン電流の場合は、ＮｃｈＭＯＳＦＥＴ(M3)のゲート−ソース間電圧より、ＮｃｈＭＯＳＦＥＴ(M4)のゲート−ソース間電圧のほうが大きくなる。
When the output (OUT) of the comparator is at a high level, the Nch MOSFET (M6) is turned on as described above, so that the source and drain of the Nch MOSFET (M5) are short-circuited. As a result, the non-inverting input circuit (Vin +) is equivalent to the case where it is composed of only the Nch MOSFET (M4).
When the inverting input voltage (Vin−) gradually increases, the drain current of the Nch MOSFET (M3) gradually increases, and the drain current of the Nch MOSFET (M4) decreases accordingly. As described above, since the L (gate length) of the Nch MOSFET (M4) is larger than the L (gate length) of the Nch MOSFET (M3), the gate-source voltage of the Nch MOSFET (M3) is the same for the same drain current. Thus, the gate-source voltage of the Nch MOSFET (M4) becomes larger.
このため、反転入力電圧(Vin-)が非反転入力電圧(Vin+)よりやや低い電圧(V1)で、コンパレータは反転する。この場合、非反転入力電圧(Vin+)と電圧(V1)の差がコンパレータのオフセット電圧となる。このオフセット電圧は、ＮｃｈＭＯＳＦＥＴ(M3)のゲート−ソース間電圧とＮｃｈＭＯＳＦＥＴ(M4)のゲート−ソース間電圧の差であり、この差はＮｃｈＭＯＳＦＥＴ(M3)のＬ（ゲート長）とＮｃｈＭＯＳＦＥＴ(M4)のＬ（ゲート長）を変えたことで発生したものであるから、ＮｃｈＭＯＳＦＥＴ(M4)のＬ（ゲート長）を変えることで、オフセット電圧を変えることができる。 For this reason, the comparator is inverted when the inverting input voltage (Vin−) is slightly lower than the non-inverting input voltage (Vin +) (V1). In this case, the difference between the non-inverting input voltage (Vin +) and the voltage (V1) is the comparator offset voltage. This offset voltage is the difference between the gate-source voltage of the Nch MOSFET (M3) and the gate-source voltage of the Nch MOSFET (M4). This difference is the difference between the L (gate length) of the Nch MOSFET (M3) and the Nch MOSFET (M4). Since it is generated by changing L (gate length), the offset voltage can be changed by changing L (gate length) of the Nch MOSFET (M4).
コンパレータが反転して出力(OUT)がローレベル(図２の区間Ｂ)になると、ＮｃｈＭＯＳＦＥＴ(M6)はオフになり、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間を開放する。
その結果、非反転入力回路はＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)で構成され、非反転入力回路はＮｃｈＭＯＳＦＥＴ(M4)のＬ（ゲート長）とＮｃｈＭＯＳＦＥＴ(M5)のＬ（ゲート長）を加えたＬ（ゲート長）を備えた一つのＭＯＳＦＥＴと同じ働きをする。この結果、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのゲート−ソース間電圧は、ＮｃｈＭＯＳＦＥＴ(M4)単体のときよりさらに大きくなるため、コンパレータの反転レベルは図２の電圧（V1)よりもさらに低い電圧(V2)にまで下がる。
When the comparator is inverted and the output (OUT) becomes low level (section B in FIG. 2), the Nch MOSFET (M6) is turned off, and the source and drain of the Nch MOSFET (M5) are opened.
As a result, the non-inverting input circuit is composed of an Nch MOSFET (M4) and an Nch MOSFET (M5), and the non-inverting input circuit is obtained by adding L (gate length) of the Nch MOSFET (M4) and L (gate length) of the Nch MOSFET (M5). It works the same as a single MOSFET with L (gate length). As a result, the gate-source voltage of the combined MOSFET of the Nch MOSFET (M4) and the Nch MOSFET (M5) becomes larger than that of the Nch MOSFET (M4) alone, so the inversion level of the comparator is higher than the voltage (V1) in FIG. Is also reduced to a lower voltage (V2).
電圧(V1)と電圧(V2)の差がヒステリシス電圧になる。上記の内容から分かるように、ヒステリシス電圧は、ＮｃｈＭＯＳＦＥＴ(M5)のＬ（ゲート長）の値によって変えることができる。反転入力電圧(Vin-)が徐々に低下して、電圧(V2)まで下がるとコンパレータは反転し、出力(OUT)は再びハイレベル(図２区間Ｃ)となる。出力(OUT)がハイレベルになると、前述のようにＮｃｈＭＯＳＦＥＴ(M6)をオンするので、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間をショートし、ＮｃｈＭＯＳＦＥＴ(M5)を無効にするので、反転レベルは電圧(V1)に戻る。 The difference between voltage (V1) and voltage (V2) is the hysteresis voltage. As can be seen from the above, the hysteresis voltage can be changed by the value of L (gate length) of the Nch MOSFET (M5). When the inverting input voltage (Vin−) is gradually reduced to the voltage (V2), the comparator is inverted, and the output (OUT) becomes high level (section C in FIG. 2) again. When the output (OUT) becomes high level, the Nch MOSFET (M6) is turned on as described above, so the source and drain of the Nch MOSFET (M5) are short-circuited and the Nch MOSFET (M5) is invalidated. Return to (V1).
図２では、各区間における反転レベルを太線で表記してある（区間Ａ，Ｃ：V1,区間Ｂ：V2)。また、出力(OUT)は方形波となり（区間Ａ，Ｃ：高レベル，区間Ｂ：低レベル）、ＮｃｈＭＯＳＦＥＴ（M3)に入力される反転入力電圧(Vin-)は直線的に増加の後、直線的に減少し(区間ＡＢ：増加，区間ＢＣ：減少）、ＮｃｈＭＯＳＦＥＴ(M4),(M5)に入力される非反転入力電圧(Vin+)は一定値である(区間Ａ，Ｂ，Ｃ：Vin+)。 In FIG. 2, the inversion level in each section is indicated by a bold line (section A, C: V1, section B: V2). Also, the output (OUT) becomes a square wave (sections A and C: high level, section B: low level), and the inverting input voltage (Vin−) input to the Nch MOSFET (M3) increases linearly and then linearly. Decrease (section AB: increase, section BC: decrease), and the non-inverting input voltage (Vin +) input to the Nch MOSFETs (M4), (M5) is a constant value (sections A, B, C: Vin +) .
（第２の実施例）
図３は、本発明の第２の実施例を示すヒステリシスコンパレータの構成図である。
図３では、図１のコンパレータの出力部分に二段のインバータ（M8〜M11で構成）を追加してM10/M11の出力（M10/M11の共通ドレイン）をコンパレータの出力とし、M6のゲートにも同じコンパレータの出力を接続した形である。インバータを二段追加することで、出力信号の動作は論理的に同等としながらも、波形整形することで鈍りを抑制し、応答速度を向上する効果が得られる。
(Second embodiment)
FIG. 3 is a configuration diagram of a hysteresis comparator showing a second embodiment of the present invention.
In FIG. 3, a two-stage inverter (M8 to M11) is added to the output part of the comparator in FIG. 1, and the output of M10 / M11 (the common drain of M10 / M11) is used as the output of the comparator. Is also connected to the output of the same comparator. By adding two stages of inverters, the operation of the output signal is logically equivalent, but the effect of suppressing the dullness and improving the response speed by shaping the waveform can be obtained.
（第３の実施例）
図４は、本発明の第３の実施例を示すヒステリシスコンパレータの構成図（請求項１に対応）である。
本実施例のコンパレータは、６個のＭＯＳＦＥＴ(M1〜M6)と電流源(I1)で構成された差動増幅回路と、ＰｃｈＭＯＳＦＥＴ(M7)と電流源(I2)と二段のインバータ（M8〜M11）で構成された出力増幅回路から構成されている。
差動増幅回路の非反転入力は、ＮｃｈＭＯＳＦＥＴ(M3)で構成されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M3)のゲートは、非反転入力端子(Vin+)になっている。また、反転入力は、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)で構成されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)のゲートは共通接続され、差動増幅回路の反転入力端子(Vin-)になっている。さらに、ＮｃｈＭＯＳＦＥＴ(M4)のソースとＮｃｈＭＯＳＦＥＴ(M5)のドレインは接続されている。
(Third embodiment)
FIG. 4 is a configuration diagram (corresponding to claim 1) of the hysteresis comparator showing the third embodiment of the present invention.
The comparator of this embodiment includes a differential amplifier circuit composed of six MOSFETs (M1 to M6) and a current source (I1), a Pch MOSFET (M7), a current source (I2), and a two-stage inverter (M8 to M8). It consists of an output amplifier circuit composed of M11).
The non-inverting input of the differential amplifier circuit is composed of an Nch MOSFET (M3). That is, the gate of the Nch MOSFET (M3) is a non-inverting input terminal (Vin +). The inverting input is composed of an Nch MOSFET (M4) and an Nch MOSFET (M5). That is, the gates of the Nch MOSFET (M4) and the Nch MOSFET (M5) are connected in common and serve as the inverting input terminal (Vin−) of the differential amplifier circuit. Further, the source of the Nch MOSFET (M4) and the drain of the Nch MOSFET (M5) are connected.
ＮｃｈＭＯＳＦＥＴ(M3)のソースとＮｃｈＭＯＳＦＥＴ(M6)のソースは共通接続され、さらに電流源(I1)に接続されている。電流源(I1)の他端は負側の電源(Vss)に接続されており、差動増幅回路のバイアス電流を供給している。
ＮｃｈＭＯＳＦＥＴ(M3)のゲート長(Ｌ)あるいはゲート幅(Ｗ)は、ＮｃｈＭＯＳＦＥＴ(M4)のＬあるいはＷと異なっている。実施例では、ＮｃｈＭＯＳＦＥＴ(M3)のＬ／Ｗを１０／１０、ＮｃｈＭＯＳＦＥＴ(M4)のＬ／Ｗを１００／１０としている。また、実施例ではＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)のＬ／Ｗを同じにしている。
ＭＯＳＦＥＴの利得係数はＷ／Ｌに比例するので、抵抗を大きくするにはゲートの長さＬを延ばし、利得を稼ぐにはゲートの幅Ｗを大きく取る必要がある。要求される電気的特性からゲート長Ｌおよびゲート幅Ｗの形状面積を計算して求める。
The source of the Nch MOSFET (M3) and the source of the Nch MOSFET (M6) are connected in common and further connected to the current source (I1). The other end of the current source (I1) is connected to a negative power supply (Vss) and supplies a bias current for the differential amplifier circuit.
The gate length (L) or gate width (W) of the Nch MOSFET (M3) is different from L or W of the Nch MOSFET (M4). In the embodiment, the L / W of the Nch MOSFET (M3) is 10/10, and the L / W of the Nch MOSFET (M4) is 100/10. In the embodiment, the L / W of the Nch MOSFET (M4) and the Nch MOSFET (M5) are the same.
Since the gain factor of the MOSFET is proportional to W / L, it is necessary to increase the gate length L in order to increase the resistance, and to increase the gate width W in order to increase the gain. The shape area of the gate length L and the gate width W is calculated from the required electrical characteristics.
図４では、ＰｃｈＭＯＳＦＥＴ(M1)とＰｃｈＭＯＳＦＥＴ(M2)はカレントミラーを構成している。ＰｃｈＭＯＳＦＥＴ(M1)のソースは電源(Vdd)に接続され、ドレインはＮｃｈＭＯＳＦＥＴ(M3)のドレインに接続されている。また、ＰｃｈＭＯＳＦＥＴ(M2)のソースは電源(Vdd)に接続され、ドレインはＮｃｈＭＯＳＦＥＴ(M4)のドレインに接続されている。このため、ＰｃｈＭＯＳＦＥＴ(M1)とＰｃｈＭＯＳＦＥＴ(M2)はそれぞれ、ＮｃｈＭＯＳＦＥＴ(M3)とＮｃｈＭＯＳＦＥＴ(M4)の負荷として働くことになる。
ＮｃｈＭＯＳＦＥＴ(M6)のソースとドレインはそれぞれ、ＮｃｈＭＯＳＦＥＴ(M5)のソースとドレインに接続され、ゲートはコンパレータの出力端子の前段インバータ（M10/M11）の入力（M10/M11の共通ゲート）に接続されている。すなわち、ＮｃｈＭＯＳＦＥＴ(M6)はコンパレータの出力レベルの状態の逆相に応じてオン／オフし、ＮｃｈＭＯＳＦＥＴ(M5)のソースとドレイン間をショートあるいは開放するように働く。
In FIG. 4, the Pch MOSFET (M1) and the Pch MOSFET (M2) constitute a current mirror. The source of the Pch MOSFET (M1) is connected to the power supply (Vdd), and the drain is connected to the drain of the Nch MOSFET (M3). The source of the Pch MOSFET (M2) is connected to the power supply (Vdd), and the drain is connected to the drain of the Nch MOSFET (M4). For this reason, the Pch MOSFET (M1) and the Pch MOSFET (M2) function as loads of the Nch MOSFET (M3) and the Nch MOSFET (M4), respectively.
The source and drain of the Nch MOSFET (M6) are connected to the source and drain of the Nch MOSFET (M5), respectively, and the gate is connected to the input of the preceding inverter (M10 / M11) of the comparator output terminal (common gate of M10 / M11). ing. That is, the Nch MOSFET (M6) is turned on / off according to the reverse phase of the output level state of the comparator, and works to short-circuit or open the source and drain of the Nch MOSFET (M5).
差動増幅回路の出力は、ＮｃｈＭＯＳＦＥＴ(M3)のドレインから取り出される。ＮｃｈＭＯＳＦＥＴ(M3)のドレインは、ＰｃｈＭＯＳＦＥＴ(M7)のゲートに接続されている。ＰｃｈＭＯＳＦＥＴ(M7)のソースは電源(Vdd)に接続され、ドレインは負荷である電流源(I2)を介して負側の電源(Vss)に接続されている。コンパレータの出力はＰｃｈＭＯＳＦＥＴ(M7)のドレインから二段のインバータを経由して出力される。 The output of the differential amplifier circuit is taken out from the drain of the Nch MOSFET (M3). The drain of the Nch MOSFET (M3) is connected to the gate of the Pch MOSFET (M7). The source of the Pch MOSFET (M7) is connected to the power supply (Vdd), and the drain is connected to the negative power supply (Vss) via the current source (I2) as a load. The output of the comparator is output from the drain of the Pch MOSFET (M7) via a two-stage inverter.
図５は、図４のヒステリシスコンパレータの動作特性図である。
図５を参照しながらコンパレータの動作を説明する。
まず、反転入力電圧(Vin-)が非反転入力電圧(Vin+)より十分低い場合(図５の区間Ａ)には、ＮｃｈＭＯＳＦＥＴ(M4) およびＮｃｈＭＯＳＦＥＴ(M5)のドレイン電流は少なく、ＮｃｈＭＯＳＦＥＴ(M3)のドレイン電流が多くなり、ＮｃｈＭＯＳＦＥＴ(M3)のドレイン電圧が低下する。その結果、ＰｃｈＭＯＳＦＥＴ(M7)のゲート電圧が下がり、ＰｃｈＭＯＳＦＥＴ(M7)はオンとなり、コンパレータの出力端子(OUT)はハイレベルを出力する。
コンパレータの出力(OUT)がハイレベルのときは、前記したようにＮｃｈＭＯＳＦＥＴ(M6)はオフになり、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間を開放する。
FIG. 5 is an operation characteristic diagram of the hysteresis comparator of FIG.
The operation of the comparator will be described with reference to FIG.
First, when the inverting input voltage (Vin−) is sufficiently lower than the non-inverting input voltage (Vin +) (section A in FIG. 5), the drain currents of the Nch MOSFET (M4) and the Nch MOSFET (M5) are small, and the Nch MOSFET (M3) As a result, the drain current of the Nch MOSFET (M3) decreases. As a result, the gate voltage of the Pch MOSFET (M7) decreases, the Pch MOSFET (M7) is turned on, and the output terminal (OUT) of the comparator outputs a high level.
When the output (OUT) of the comparator is at a high level, the Nch MOSFET (M6) is turned off as described above, and the source and drain of the Nch MOSFET (M5) is opened.
そのため、反転入力回路はＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)で構成され、反転入力回路はＮｃｈＭＯＳＦＥＴ(M4)のＬ（ゲート長）とＮｃｈＭＯＳＦＥＴ(M5)のＬ（ゲート長）を加えたＬ（ゲート長）を備えた一つのＭＯＳＦＥＴと同じ働きをする。
この結果、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのゲート−ソース間電圧は、ＮｃｈＭＯＳＦＥＴ(M4)単体のときよりさらに大きくなるため、コンパレータの反転レベルは図５の電圧（V2）よりもさらに高い電圧(V1)にまで上がる。
Therefore, the inverting input circuit is composed of NchMOSFET (M4) and NchMOSFET (M5), and the inverting input circuit is L (gate length) obtained by adding L (gate length) of NchMOSFET (M4) and L (gate length) of NchMOSFET (M5). It works the same as one MOSFET with a long).
As a result, the gate-source voltage of the combined MOSFET of NchMOSFET (M4) and NchMOSFET (M5) becomes larger than that of the NchMOSFET (M4) alone, so the inversion level of the comparator is higher than the voltage (V2) in FIG. Increases to a higher voltage (V1).
反転入力電圧(Vin-)が徐々に上昇すると、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのドレイン電流は徐々に増え、その分ＮｃｈＭＯＳＦＥＴ(M3)のドレイン電流は少なくなる。前述のように、ＮｃｈＭＯＳＦＥＴ(M4)とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのＬ（ゲート長）はＮｃｈＭＯＳＦＥＴ(M3)のＬ（ゲート長）より大きくなっているので、同じドレイン電流の場合は、ＮｃｈＭＯＳＦＥＴ(M3)のゲート−ソース間電圧より、ＮｃｈＭＯＳＦＥＴ(M4) とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのゲート−ソース間電圧のほうが大きくなる。 When the inverting input voltage (Vin−) is gradually increased, the drain current of the MOSFET composed of the Nch MOSFET (M4) and the Nch MOSFET (M5) is gradually increased, and the drain current of the Nch MOSFET (M3) is decreased accordingly. As described above, the L (gate length) of the combined MOSFET of the Nch MOSFET (M4) and the Nch MOSFET (M5) is larger than the L (gate length) of the Nch MOSFET (M3). The gate-source voltage of the MOSFET composed of the Nch MOSFET (M4) and the Nch MOSFET (M5) is larger than the gate-source voltage of (M3).
このため、反転入力電圧(Vin-)が非反転入力電圧(Vin+)より高い電圧(V1)で、コンパレータは反転する。この場合、非反転入力電圧(Vin+)と電圧(V1)の差がコンパレータのオフセット電圧となる。このオフセット電圧は、ＮｃｈＭＯＳＦＥＴ(M3)のゲート−ソース間電圧とＮｃｈＭＯＳＦＥＴ(M4) とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのＬ（ゲート長）を変えることによるゲート−ソース間電圧の差である。そして、この差はＮｃｈＭＯＳＦＥＴ(M3)のＬ（ゲート長）とＮｃｈＭＯＳＦＥＴ(M4) とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのＬ（ゲート長）を変えたことで発生したものであるから、ＮｃｈＭＯＳＦＥＴ(M4) とＮｃｈＭＯＳＦＥＴ(M5)の合成したＭＯＳＦＥＴのＬ（ゲート長）を変えることで、オフセット電圧を変えることができる。 Therefore, the comparator is inverted when the inverting input voltage (Vin−) is higher than the non-inverting input voltage (Vin +) (V1). In this case, the difference between the non-inverting input voltage (Vin +) and the voltage (V1) is the comparator offset voltage. This offset voltage is the difference between the gate-source voltage of the NchMOSFET (M3) and the gate-source voltage by changing the L (gate length) of the MOSFET synthesized by the NchMOSFET (M4) and NchMOSFET (M5). This difference is caused by changing the L (gate length) of the Nch MOSFET (M3) and the L (gate length) of the MOSFET composed of the Nch MOSFET (M4) and the Nch MOSFET (M5). ) And NchMOSFET (M5) combined to change the L (gate length) of the MOSFET, the offset voltage can be changed.
コンパレータが反転して出力(OUT)がローレベル(図５の区間Ｂ)になると、ＮｃｈＭＯＳＦＥＴ(M6)はオンするため、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間をショートする。この結果、非反転入力回路(Vin+)はＮｃｈＭＯＳＦＥＴ(M4)だけで構成されている場合と等価になる。このときのコンパレータの反転電圧は図５の電圧（V2）となる。
電圧(V1)と電圧(V2)の差がヒステリシス電圧になる。上記の内容から分かるように、ヒステリシス電圧は、ＮｃｈＭＯＳＦＥＴ(M5)のＬ（ゲート長）の値によって変えることができる。反転入力電圧(Vin-)が徐々に低下して、電圧(V2)まで下がるとコンパレータは反転し、出力(OUT)は再びハイレベル(図５の区間Ｃ)となる。出力(OUT)がハイレベルになると、前述のようにＮｃｈＭＯＳＦＥＴ(M6)をオフすることで、ＮｃｈＭＯＳＦＥＴ(M5)のソース−ドレイン間を開放するので、ＮｃｈＭＯＳＦＥＴ(M5)を有効にし、反転レベルは電圧(V1)に戻る。
When the comparator is inverted and the output (OUT) becomes a low level (section B in FIG. 5), the Nch MOSFET (M6) is turned on, so that the source and drain of the Nch MOSFET (M5) are short-circuited. As a result, the non-inverting input circuit (Vin +) is equivalent to the case where it is composed of only the Nch MOSFET (M4). The inverted voltage of the comparator at this time is the voltage (V2) in FIG.
The difference between voltage (V1) and voltage (V2) is the hysteresis voltage. As can be seen from the above, the hysteresis voltage can be changed by the value of L (gate length) of the Nch MOSFET (M5). When the inverting input voltage (Vin−) gradually decreases to the voltage (V2), the comparator is inverted, and the output (OUT) becomes high level again (section C in FIG. 5). When the output (OUT) becomes a high level, the NchMOSFET (M5) is turned off as described above to open the source-drain of the NchMOSFET (M5), so that the NchMOSFET (M5) is enabled and the inversion level is the voltage. Return to (V1).
図５では、各区間における反転レベルを太線で表記してある（区間Ａ，Ｃ：V1,区間Ｂ：V2）。また、出力(OUT)は方形波となり（区間Ａ，Ｃ：高レベル，区間Ｂ：低レベル）、ＮｃｈＭＯＳＦＥＴ(M4),(M5)に入力される反転入力電圧(Vin-)は直線的に増加の後、直線的に減少し(区間ＡＢ：増加，区間ＢＣ：減少)、ＮｃｈＭＯＳＦＥＴ（M3）に入力される非反転入力電圧(Vin+)は一定値である(区間Ａ，Ｂ，Ｃ：Vin+)。 In FIG. 5, the inversion level in each section is indicated by a bold line (section A, C: V1, section B: V2). The output (OUT) is a square wave (section A, C: high level, section B: low level), and the inverting input voltage (Vin-) input to the Nch MOSFETs (M4), (M5) increases linearly. After that, it decreases linearly (section AB: increase, section BC: decrease), and the non-inverting input voltage (Vin +) input to the Nch MOSFET (M3) is a constant value (sections A, B, C: Vin +). .
Ｍ３…ＮｃｈＭＯＳＦＥＴ、Ｍ４…ＮｃｈＭＯＳＦＥＴ、
Ｍ５…ＮｃｈＭＯＳＦＥＴ、Ｍ１，Ｍ２…ＰｃｈＭＯＳＦＥＴ、
Ｍ６…バイパス用ＮｃｈＭＯＳＦＥＴ、Ｍ７…出力駆動用ＰｃｈＭＯＳＦＥＴ、
Ｉ１，Ｉ２…定電流回路、ＯＵＴ…出力電圧、V1,V2…ヒステリシス電圧。
Ｍ８，Ｍ１０…インバータ用ＰｃｈＭＯＳＦＥＴ、
Ｍ９，Ｍ１１…インバータ用ＮｃｈＭＯＳＦＥＴ。
M3 ... NchMOSFET, M4 ... NchMOSFET,
M5 ... NchMOSFET, M1, M2 ... PchMOSFET,
M6: Nch MOSFET for bypass, M7: Pch MOSFET for output drive,
I1, I2 ... constant current circuit, OUT ... output voltage, V1, V2 ... hysteresis voltage.
M8, M10 ... Inverter PchMOSFET,
M9, M11... NchMOSFET for inverter.
Claims (3)
前記差動増幅回路の一方の反転入力回路を第１のＭＯＳＦＥＴで構成し、非反転入力を第２のＭＯＳＦＥＴと第３のＭＯＳＦＥＴで構成し、
前記第１のＭＯＳＦＥＴのゲートを前記差動増幅回路の反転入力端子とし、
前記第２のＭＯＳＦＥＴのゲートと前記第３のＭＯＳＦＥＴのゲートを共通接続して前記差動増幅回路の非反転入力端子とし、
前記第２のＭＯＳＦＥＴのソースと前記第３のＭＯＳＦＥＴのドレインを接続し、
前記第３のＭＯＳＦＥＴのソースと前記第１のＭＯＳＦＥＴのソースを共通接続し、
前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴのドレインをカレントミラー回路で構成された負荷に接続し、
さらに、第４のＭＯＳＦＥＴを備え、該第４のＭＯＳＦＥＴのソースとドレインは、前記第３のＭＯＳＦＥＴのソースとドレインに共通接続し、該第４のＭＯＳＦＥＴのゲートを前記コンパレータの出力端子に接続したことを特徴とするヒステリシスコンパレータ。 In the hysteresis comparator with hysteresis characteristics at the input ,
One inverting input circuit of the differential amplifier circuit is constituted by a first MOSFET, and a non-inverting input is constituted by a second MOSFET and a third MOSFET,
The gate of the first MOSFET is an inverting input terminal of the differential amplifier circuit,
The gate of the second MOSFET and the gate of the third MOSFET are connected in common to form a non-inverting input terminal of the differential amplifier circuit,
Connecting the source of the second MOSFET and the drain of the third MOSFET;
A common connection between the source of the third MOSFET and the source of the first MOSFET;
Connecting the drains of the first MOSFET and the second MOSFET to a load constituted by a current mirror circuit;
Further, a fourth MOSFET is provided, and the source and drain of the fourth MOSFET are commonly connected to the source and drain of the third MOSFET, and the gate of the fourth MOSFET is connected to the output terminal of the comparator. This is a hysteresis comparator.
前記第１のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのゲート長あるいはゲート幅、またはゲート長およびゲート幅の両方を異ならせて、入力オフセット電圧を持たせたことを特徴とするヒステリシスコンパレータ。 In hysteresis comparator of claim 1 Symbol placement,
A hysteresis comparator, wherein the first MOSFET and the second MOSFET have different gate lengths or gate widths, or both gate lengths and gate widths, so as to have an input offset voltage.
前記第２のＭＯＳＦＥＴと、前記第３のＭＯＳＦＥＴのゲート長とゲート幅を同じにしたことを特徴とするヒステリシスコンパレータ。 The hysteresis comparator according to claim 1 or 2 ,
A hysteresis comparator, wherein the second MOSFET and the third MOSFET have the same gate length and gate width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003377817A JP4062618B2 (en) | 2003-11-07 | 2003-11-07 | Hysteresis comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003377817A JP4062618B2 (en) | 2003-11-07 | 2003-11-07 | Hysteresis comparator |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007228747A Division JP4616871B2 (en) | 2007-09-04 | 2007-09-04 | Hysteresis comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005142878A JP2005142878A (en) | 2005-06-02 |
| JP4062618B2 true JP4062618B2 (en) | 2008-03-19 |
Family
ID=34688397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003377817A Expired - Fee Related JP4062618B2 (en) | 2003-11-07 | 2003-11-07 | Hysteresis comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4062618B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048677B2 (en) | 2008-02-01 | 2015-06-02 | Ricoh Company, Ltd. | Semiconductor device for protecting secondary battery, battery pack, and electronic device using same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110011647A (en) * | 2019-04-12 | 2019-07-12 | 中国电子科技集团公司第二十四研究所 | A kind of delayed comparator circuit |
| JP7247014B2 (en) * | 2019-04-27 | 2023-03-28 | 日清紡マイクロデバイス株式会社 | comparator |
-
2003
- 2003-11-07 JP JP2003377817A patent/JP4062618B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048677B2 (en) | 2008-02-01 | 2015-06-02 | Ricoh Company, Ltd. | Semiconductor device for protecting secondary battery, battery pack, and electronic device using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005142878A (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| JP2009514304A (en) | High speed comparator | |
| JP4579027B2 (en) | Load drive circuit | |
| US6937085B1 (en) | Sense amplifier based voltage comparator | |
| JP4616871B2 (en) | Hysteresis comparator | |
| CN112180141A (en) | High speed AFE for current monitoring applications | |
| US7498851B2 (en) | High speed comparator | |
| JP4062618B2 (en) | Hysteresis comparator | |
| US20070216443A1 (en) | High speed voltage translator circuit | |
| KR100771859B1 (en) | Amplifier having easy current controlling structure | |
| JP2007116569A (en) | Open gain adjustment circuit for operational amplifier | |
| JP4266811B2 (en) | Constant voltage circuit | |
| JP4207774B2 (en) | Inverter circuit | |
| US7102414B2 (en) | Muting circuit for audio amplifier | |
| JP4087540B2 (en) | Push-pull type amplifier circuit | |
| JP4249597B2 (en) | Level shift circuit | |
| JP3426594B2 (en) | Input buffer circuit | |
| JP2001177380A (en) | Comparator circuit and oscillation circuit using the same | |
| US5631650A (en) | Sample/hold free most significant bit comparator using bisection comparators | |
| JP5199941B2 (en) | Voltage amplification circuit | |
| JP2004128759A (en) | Window comparator | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| JP3737096B2 (en) | Output circuit | |
| CN118191408A (en) | Bidirectional current detection circuit and method | |
| JP2001274640A (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |