JP4057471B2 - 搬送波同期回路 - Google Patents

搬送波同期回路 Download PDF

Info

Publication number
JP4057471B2
JP4057471B2 JP2003162529A JP2003162529A JP4057471B2 JP 4057471 B2 JP4057471 B2 JP 4057471B2 JP 2003162529 A JP2003162529 A JP 2003162529A JP 2003162529 A JP2003162529 A JP 2003162529A JP 4057471 B2 JP4057471 B2 JP 4057471B2
Authority
JP
Japan
Prior art keywords
circuit
signal
phase
output
rotation amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003162529A
Other languages
English (en)
Other versions
JP2004364157A (ja
Inventor
陽介 秋元
裕史 白戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003162529A priority Critical patent/JP4057471B2/ja
Publication of JP2004364157A publication Critical patent/JP2004364157A/ja
Application granted granted Critical
Publication of JP4057471B2 publication Critical patent/JP4057471B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、直交多値振幅変調方式を用いたディジタル通信の受信機における、直交検波後のベースバンド信号を用いた自動周波数制御(AFC:Automatic Frequency Control)回路及び自動位相制御(APC:Automatic Phase Control)回路による搬送波同期に関するものである。
【0002】
【従来の技術】
ディジタル通信における受信信号の復調方式の一つとして、受信信号を、これと同期が確立していない正弦波を用いて一旦ベースバンドに周波数変換し、自動周波数制御回路及び自動位相制御回路を用いて、送受信機間の搬送波周波数偏差(以下、周波数オフセットという。)及び位相偏差(以下、位相オフセットという。)を補償し復調を行う準同期検波がある。この準同期検波では、周波数・位相の同期処理をディジタル化できるため、特性補償のための各種信号処理が適用可能であるという利点がある。
【0003】
準同期検波後の受信信号に適用する自動搬送波同期回路には、AFC回路とAPC回路により構成されるものが考えられる。図6は、従来の自動搬送波同期回路を示すブロック図である。図中、201はN1シンボル離れた既知の受信シンボルを用いて1シンボル時間に生じる位相回転量を算出するN1間隔既知信号ブロック間位相回転量算出回路、202はN1間隔既知信号ブロック間位相回転量算出回路201の出力である位相回転量を平均化する平均化処理回路、203は受信信号に重畳する周波数オフセットを平均化処理回路202で得られた位相回転量の推定値(平均値)により補償する第一の周波数偏差補償回路、204は周波数偏差補償回路203の出力である周波数オフセットが補償された受信信号に残留する周波数オフセットについて、N2シンボル離れた既知の受信シンボルを用いて1シンボル時間に生じる位相回転量を算出するN2間隔既知信号ブロック間位相回転量算出回路、205はN2間隔既知信号ブロック間位相回転量算出回路204の出力である位相回転量を平均化する第二の平均化処理回路、206は平均化処理回路202と平均化処理回路205のそれぞれの出力である位相回転量から1シンボル時間あたりの位相回転量を算出する1シンボル間位相回転量算出回路、207は受信信号に重畳する周波数オフセットを補償する第二の周波数偏差補償回路、208は受信信号に重畳する位相オフセットを補償する位相偏差補償回路、209は位相偏差補償回路208の出力である位相オフセットが補償された受信信号に残留する位相オフセットについて、位相回転量を算出する位相回転量算出回路、210は位相回転量算出回路209の出力である位相回転量の出力を平滑化するループフィルタ、211はループフィルタ210の出力である位相回転量により位相回転量推定値を更新する位相回転量推定値更新回路である。この搬送波同期回路260において、N1間隔既知信号ブロック間位相回転量算出回路201から周波数偏差補償回路207で構成される回路がAFC回路250に相当し、その後段に接続された位相偏差補償回路208から位相回転量推定値更新回路211で構成される回路がAPC回路251に相当する。
【0004】
この搬送波同期回路260に入力される受信信号は、図7に示すように、情報信号(情報シンボル)及び既知信号(既知シンボル)の繰り返しにより構成される。搬送波同期回路260がこのうちの既知シンボルを受信すると、まず、AFC回路250は既知シンボルを入力し、周波数オフセットの推定・補償を行う。N1間隔既知信号ブロック間位相回転量算出回路201は、この受信信号を入力し、N1(N1は1に近い自然数とする。)シンボル時間過去に受信した既知シンボルから位相回転量を算出することにより、1シンボル時間あたりの位相回転量を算出する。平均化処理回路202は、この出力である位相回転量を入力し平均化を行うことによってノイズを抑圧し、周波数オフセットの推定値を得る(以下、この課程を粗推定という。)。
【0005】
周波数偏差補償回路203は、受信信号と周波数オフセットの粗推定値を入力し、受信信号に重畳する周波数オフセットの補償を行う。この出力はN2(N1≪N2とする。)間隔既知信号ブロック間位相回転量算出回路204に供給され、N2間隔既知信号ブロック間位相回転量算出回路204は、N2シンボル時間過去に受信した既知シンボルから位相回転量を算出することにより、残留した周波数オフセットに起因する1シンボル時間あたりの位相回転量を算出する。平均化処理回路205は、この位相回転量を入力しノイズを抑制し、残留周波数オフセットを推定する(以下、この課程を微推定という。)。1シンボル間位相回転量算出回路206は、周波数オフセットの粗推定値と周波数オフセットの微推定値との和を求め、周波数オフセットを算出し、これを周波数偏差補償回路207に供給する。これにより、受信信号に重畳する周波数オフセットの補償を実現することができる。
【0006】
次に、APC回路251は、周波数オフセットが補償された受信信号を入力し、位相オフセットの推定・補償を行う。周波数偏差補償回路207の出力は位相偏差補償回路208に供給され、位相偏差補償回路208は、位相オフセットを補償し、準同期検波の完了したバースバンド信号として出力端子に供給する。これと同時に、位相偏差補償回路208の出力は位相回転量算出回路209に供給され、位相回転量算出回路209は、位相オフセットを補償した後の信号に残留する位相オフセットの算出を行う。ループフィルタ210がこの位相オフセットを平滑化し、位相回転量推定値更新回路211に供給する。位相回転量推定値更新回路211は、新たな位相オフセットの推定値を得る。以上の動作を繰り返すことにより、位相オフセットの推定値は一定の値に収束し、受信信号に重畳する位相オフセットの補償を実現することができる。
【0007】
上述した搬送波同期回路260におけるAFC回路250は、1より十分に大きいN2シンボル時間離れた受信シンボルを用いて位相回転量を算出しているが、位相回転量の算出を行う2つの受信シンボルの時間差を大きくすると、ノイズに起因する位相推定値のゆらぎに対して、周波数オフセットに起因する位相回転量が相対的に増加するため、精度の高い周波数オフセットの補償を実現できる。
【0008】
一方、この時間内で位相回転量を正しく算出できる範囲は、−πからπに限られるため、周波数オフセット捕捉範囲が小さくなる。この場合、先行技術として、第一段階として1に近いN1シンボル時間離れた既知シンボルを用いて、精度は低いが捕捉範囲の広い推定を行い、第二段階としてN2シンボルの時間差周波数捕捉範囲の狭い、高精度な周波数オフセットの推定・補償を行う技術が開示されている(例えば、特許文献1参照。)。これにより、各段階毎に周波数オフセットの推定精度が向上し、総合的に捕捉範囲が広く高精度な補償を実現している。一般的に、周波数オフセットの重畳した受信信号をAPC回路251に適用すると、その出力信号には周波数オフセットの大きさに依存した定常位相誤差が重畳するが、この搬送波同期回路260を用いると、周波数オフセットを高精度に推定できるため、定常位相誤差の小さい出力信号を得ることができる。
【0009】
【特許文献1】
再表00/076165号公報(請求項1、図4)
【0010】
【発明が解決しようとする課題】
この従来技術の搬送波同期回路260においては、AFC回路250が2段階の推定・補償機能を具備しているため、捕捉範囲が広く高精度な周波数オフセット補償を実現することができる。通常、周波数オフセットの推定・補償には回路規模の大きい複素乗算を要するため、周波数オフセットの推定精度の向上に対して回路規模が大幅に増加する。また、AFC回路250の後段には全く別の回路構成であるAPC回路251が接続されるため、搬送波同期回路260全体として回路規模がさらに増加するという問題があった。
【0011】
そこで、本発明は、かかる問題を鑑みてなされたものであり、その目的は、簡易な構成により、高精度な周波数・位相オフセット推定が可能な搬送波同期回路を提供することにある。
【0013】
【課題を解決するための手段】
発明の搬送波同期回路は、準同期検波によりベースバンド帯に変換された受信信号を用いて、送信機と受信機との間の周波数オフセット及び位相オフセットを補償する搬送波同期回路であって、前記受信信号及び周波数オフセットの推定値を入力信号として、前記受信信号における周波数オフセットを補償し、該補償後の信号を出力する周波数偏差補償回路と、該周波数偏差補償回路により出力された信号及び位相オフセットの推定値を入力信号として、前記信号における位相オフセットを補償し、該補償後の信号を出力する位相偏差補償回路と、該位相偏差補償回路により出力された信号を入力信号として、位相回転量を算出し、該算出した位相回転量を出力する位相回転量算出回路と、該位相回転量算出回路により出力された位相回転量を入力信号として、該入力信号を平滑化し該平滑化した位相回転量を出力するループフィルタと、該ループフィルタにより出力された位相回転量を入力信号として、前記周波数偏差補償回路における入力信号としての位相オフセットの推定値を更新する位相回転量推定値更新回路と、前記受信信号を入力信号として、周波数オフセットの推定を開始するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第一の制御回路と、前記受信信号を入力信号として、周波数オフセットの推定値を更新するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第二の制御回路と、前記ループフィルタにより出力された位相回転量及び前記第一の制御回路により出力された制御信号を入力信号とし、該制御信号が偽である場合には前記位相回転量の平均値を求めて1シンボル時間あたりの位相回転量として出力し、前記制御信号が真である場合には内部状態をリセットする平均化処理回路と、現在の周波数オフセットの推定値及び前記平均化処理回路により出力された位相回転量を入力信号として、前記推定値と位相回転量を加算し、新たな周波数オフセットの推定値を出力する加算回路と、該加算回路により出力された周波数オフセットの推定値及び前記第二の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記周波数オフセットの推定値を保持するともに前記加算回路及び周波数偏差補償回路に出力し、前記制御信号が偽である場合には保持している周波数オフセットの推定値を前記加算回路及び周波数偏差補償回路に出力するレジスタとを備えたことを特徴とする。
【0015】
本発明の搬送波同期回路において、前記位相回転量算出回路は、前記位相偏差補償回路により出力された信号を入力信号として、該信号をシンボル判定して判定結果を出力するシンボル判定回路と、前記位相偏差補償回路により出力された信号を入力信号として、前記受信信号のシンボル数を数えてカウント値を出力する計数回路と、該計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には真の制御信号を、既知シンボルでない場合には偽の制御信号を出力する第三の制御回路と、前記シンボル判定回路により出力された判定結果を入力信号として、前記送信機から送信された送信信号の系列を推定し該系列を出力する送信系列推定回路と、前記計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には該既知シンボルを出力する既知シンボルROMと、該既知シンボルROMにより出力された既知シンボル、前記送信系列推定回路により出力された送信信号の系列及び前記第三の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記既知シンボルを出力し、前記制御信号が偽である場合には前記送信信号の系列を出力する選択回路と、前記位相偏差補償回路により出力された信号と、前記選択回路により出力された既知シンボルまたは送信信号の系列とを入力信号として、該2つの入力信号の位相差を算出し位相回転量として前記ループフィルタに出力する位相差算出回路とを備えたことを特徴とする。
【0016】
一般的なAPC回路は、位相オフセットの引き込み開始から収束するまでの間に、主に受信信号に重畳する定常的な位相オフセットの補償を行い(以下、初期引き込みという。)、収束した後は周波数オフセットによって生じる位相回転の補償を行う(以下、トラッキングという。)。このAPC回路におけるトラッキングでは、周波数オフセットに起因する位相変化の補償が正しく行われ位相オフセットを一定に保つことができているときは、APC回路により保証する位相は周波数オフセットにより変化した位相に一致する。
【0017】
請求項の発明は、この特徴を利用したものであり、搬送波同期回路に備えたAPC回路部分がトラッキング区間に補償する位相を用いて周波数オフセットの算出を行うことを特徴としている。従来のAFC回路では、周波数オフセットを算出するために、それ専用の複素乗算器やarctan回路が必要であったが、本発明では、周波数オフセットに起因する位相の変化量(位相回転量)がAPC回路部分から得られるため、従来に比べて回路規模を小さくすることが可能である。また、APC回路部分から得られる位相の補償値(位相回転量)について、十分に長い時間で平均を取ることにより、従来と同様に高精度な周波数オフセットの補償が可能となる。
【0018】
請求項の発明は、位相回転量の算出に用いる基準のシンボルを、既知シンボルまたは判定後のシンボルのいずれかに切り替えることを可能としている。このため、既知シンボルを用いた推定を行うと、周波数オフセット及び位相オフセットが大きくシンボル判定を誤る状況においても、これらを正しく推定できるが、既知シンボル数の増加に対してフレーム効率が低下するという問題や、判定後のシンボルを用いた推定を行うと、受信するシンボルの特質にとらわれずに周波数オフセット及び位相オフセットの算出が可能であるが、シンボル判定を誤った場合にこれらを正しく算出できないという問題を解決することができる。すなわち、周波数オフセットの大きい段階及び位相オフセットの初期引き込み区間には既知シンボルを用いることによって、周波数オフセット及び位相オフセットの補償を確実に行い、十分に引き込んだ後には判定後のシンボルによる周波数オフセット及び位相オフセットの補償に切り替えることにより、フレームの利用効率のよい高精度な搬送波同期が可能となる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明にする。
ここでは、本発明を適用する領域について、バースト通信やTDMA(TimeDivision Multiple Access)通信を想定するが、受信するバーストやTDMAフレームにおける周波数オフセットが一定である状態を前提とする。これは、通信相手が同一である場合に相当し、P−P(Point to Point)を想定したものである。この場合、周波数オフセットの推定をバースト毎に完了する必要がなく、複数のバーストを用いた周波数オフセットの推定が可能となる。
【0020】
図1は、本発明の実施の形態に係る搬送波同期回路を示すブロック図である。図中、160は搬送波同期回路、100は受信信号の周波数オフセットを補償する周波数偏差補償回路、101は受信信号の位相オフセットを補償する位相偏差補償回路、102は位相偏差補償回路101の出力に残留する位相オフセット(位相回転量)を算出する位相回転量算出回路、103は残留位相オフセット(位相回転量)の推定値を平滑化するループフィルタ、110はループフィルタ103により得られた残留位相オフセットの推定値(位相回転量)を用いて、位相オフセットの推定値を更新する位相回転量推定値更新回路、104は平均化処理回路106の制御を行う第一の制御回路、105はレジスタ109の制御を行う第二の制御回路、106はループフィルタ103の出力を平均化し、残留周波数オフセットの推定値(位相回転量)として出力する平均化処理回路、108は平均化処理回路106により出力される残留周波数オフセット推定値(位相回転量)と過去の周波数オフセット推定値とを加算して新たな周波数オフセットを算出する加算回路、109は周波数オフセット推定値を保持するレジスタである。この搬送波同期回路160において、位相偏差補償回路101、位相回転量算出回路102、ループフィルタ103及び位相回転量推定値更新回路110で構成される回路がAPC回路151に相当し、APC回路151を構成する各回路、周波数偏差補償回路100及び制御回路104からレジスタ109で構成される回路がAFC回路150に相当する。
【0021】
次に、搬送波同期回路160の動作について説明する。
搬送波同期回路160に準同期検波後のべースバンド受信信号が入力されると、周波数偏差補償回路100が周波数オフセットを補償し、その後、位相偏差補償回路101が位相オフセットを補償する。そして、位相偏差補償回路101の出力信号は、復調後の信号として出力端子に供給されるとともに、出力信号に残留した位相・周波数オフセットの算出のために使用される。
【0022】
上述した出力信号は位相回転量算出回路102に入力される。位相回転量算出回路102は、送信信号からの位相回転量を算出し、ループフィルタ103は、ノイズを抑圧して受信信号に残留する位相オフセット(位相回転量)を算出する。この残留位相オフセット(位相回転量)は位相回転量推定値更新回路110に供給される。位相回転量推定値更新回路110は、位相オフセット推定値を更新し位相偏差補償回路101に供給する。このように、以上の動作を受信信号が入力される毎に繰り返すことにより、位相オフセットの補償を実現できる。
【0023】
また、ループフィルタ103の出力は、位相回転量推定値更新回路110に供給されると同時に平均化処理回路106にも供給される。平均化処理回路106は、周波数偏差補償回路100の出力に残留する周波数オフセットの推定を行う。推定開始時において、第一の制御回路104は、真の制御信号を平均化処理回路106に供給し、平均化処理回路106の内部状態をリセットする。その後、制御回路104は、偽の制御信号を平均化処理回路106に供給し、平均化処理回路106に残留周波数オフセットによって生じる1シンボル時間あたりの位相回転量を算出させる。加算回路108は、現在の周波数オフセットの推定値を保持するレジスタ109の出力と、平均化処理回路106の出力とを加算し、新たな周波数オフセットの推定値を算出する。ここで、平均化処理回路106は長時間平均を行うことにより推定精度を向上させることができるため、第一の制御回路104は十分に長い時間連続して偽の制御信号を出力することにより、平均化処理回路106に十分な精度が実現できるまで平均化処理を行わせる。その後、第二の105は、真の制御信号をレジスタ109に供給し、レジスタ109の内部状態を加算回路108から出力される最新の周波数オフセット推定値に更新する。このレジスタ109の出力を周波数偏差補償回路100に供給する。このように、以上の動作を受信信号が入力される毎に繰り返すことにより、周波数オフセットの補償を実現できる。
【0024】
図2は、図1の搬送波同期回路160に入力される受信信号のフォーマットを示す図である。図2に示すように、各バーストは、先頭にN1シンボルの既知信号(プリアンブルN1シンボル)を持ち、その後に連続したN2シンボルの情報信号(データ区間N2シンボル)を持つように構成される。バーストは、これらの繰り返しにより構成されるものとする。
【0025】
図3は、図1の搬送波同期回路160における位相回転量算出回路102の内部構成を示すブロック図である。図中、121は位相偏差補償回路101からの出力を受けて入力端子を介した入力信号のシンボル判定を行うシンボル判定回路、122はシンボル判定結果に基づいて送信機側から送信された系列を求める送信系列推定回路、123は2つの入力のうち一方を選択して出力する選択回路、124は入力信号がフレーム先頭から何シンボル目であるかをカウントする計数回路、127は計数回路124からの出力を受け、受信信号が既知シンボルの場合は真の制御信号を、それ以外の場合は偽の制御信号を出力する第三の制御回路、125は受信信号が既知シンボルの場合にはその信号の送信系列を出力し、既知シンボル以外の場合にはエラー信号を出力する既知シンボルROM、126は2つの入力シンボルにおける位相差を算出する位相差算出回路である。
【0026】
次に、図2に示したフォーマットを持つ受信信号が搬送波同期回路160に入力された場合の動作について、図3に示した位相回転量算出回路102の動作を中心に説明する。
初期段階において、レジスタ109がリセットされた後、1番目のバーストが入力されると、1〜Mシンボル目のプリアンブル(M<N1)を用いて、位相オフセットの初期引き込みを行う。受信信号は、周波数偏差補償回路100により周波数オフセットが補償され、位相偏差補償回路101により位相オフセットが補償され、位相回転量算出回路102の位相差算出回路126、シンボル判定回路121及び計数回路124に供給される。
【0027】
計数回路124は、この受信信号におけるバーストの先頭からの位置をカウントし、既知シンボルROM125は、このカウント値に基づいて既知シンボルの系列を出力する。これと同時に、シンボル判定回路121は、受信信号の判定を行い、この判定結果を送信系列推定回路122に出力する。送信系列推定回路122は、この判定結果に基づいて送信機側から送られた理想的な系列を推定する。選択回路123は、送信系列推定回路122からの系列と既知シンボルROM125からの系列を入力し、制御回路127から供給される制御信号により、系列を選択する。ここでは、受信信号は既知シンボルであることから、制御回路127は真の制御信号を出力し、選択回路123は、既知シンボルROM125から供給された信号(系列)を出力する。位相差算出回路126は、位相偏差補償回路101から出力された信号と選択回路123から出力された信号との位相比較を行い、残留位相オフセット(位相回転量)を算出する。この残留位相オフセットを位相回転量算出回路102の出力端子を介してループフィルタ103に供給することにより、上述した手順と同じ手順により、位相オフセットの推定・補償を実現できる。
【0028】
以上の手順をMシンボルまで繰り返し、位相オフセットが一定値に収束して初期引き込みが完了すると、位相オフセットの推定・補償動作はトラッキング状態へと遷移する。これとともに、制御回路104は、平均化処理回路106に真の制御信号を出力して平均化処理回路106の内部状態をリセットし、そして、偽の制御信号を出力して周波数オフセットの推定を開始させる。ここで、通信開始直後は、周波数偏差補償回路100における周波数オフセット補償が不完全であるため、位相偏差補償回路101の出力に大きな定常位相オフセットが生じ、データシンボルを正確に判定できない可能性がある。そこで、通信開始後Lバースト間は、M+1〜N1シンボル目のプリアンブルのみを用いて確実に周波数オフセットの推定を行う。このシンボル区間では、上記の初期位相オフセットの引き込みと同様の手順により位相オフセットの推定を行った後、ループフィルタ103の出力を平均化処理回路106に供給することにより、周波数オフセットを推定する。この作業をN1シンボル目のプリアンブルが受信されるまで繰り返した後、第二の制御回路105は、レジスタ109に真の制御信号を出力し、レジスタ109に周波数オフセットの推定値を更新させる。この周波数オフセットの引き込み作業をLバースト繰り返すことにより、周波数オフセットの推定値が一定値に収束したときに初期引き込みを終了する。
【0029】
次に、L個のバーストを用いた周波数オフセットの初期引き込みが完了すると、残留周波数オフセットに起因してシンボル判定を誤る確率は十分に低くなると考えられる。そこで、L+1番目のバースト以降では、シンボル判定回路121を用いた残留位相オフセットの算出を正しく行うことができると考え、受信バーストにおける全てのシンボルを用いた周波数オフセットの推定を行う。すなわち、受信バーストのうちプリアンブルが受信されると、周波数偏差補償回路100及び位相偏差補償回路101に入力され、周波数オフセット及び位相オフセットを補償する。その後、位相回転量算出回路102の位相差算出回路126は、既知シンボルROM125の出力を用いて位相オフセットの初期引き込みを行う。位相オフセットの初期引き込みが完了し、データシンボルを受信すると、位相差算出回路126は、送信系列推定回路122の出力を用いて位相差を算出し、位相のトラッキングを開始する。これと同時に、第一の制御回路104が平均化処理回路106に真の制御信号を出力して平均化処理回路106の内部状態をリセットし、周波数オフセットの推定を開始する。そのバーストにおける最終尾のシンボルを受信したとき、制御回路105は、レジスタ109に真の制御信号を出力してレジスタ109に保持した周波数オフセットの推定値を更新させる。この動作を繰り返すことにより、周波数オフセットが大きい場合にも高精度な補償が可能となる。
【0030】
図4は、周波数オフセット推定に関する計算機シミュレーションを行った結果を示す図である。このシミュレーションは、図3に示した位相回転量算出回路102の効果を示すために、CNR=26.3dB、N1=32、N2=500、M=31、L=11、変調方式が64QAM(Quadrature Amplitude Modulation)、シンボルレートで正規化した周波数オフセットが0.025である条件に対して適用するものである。図4において、横軸は受信バースト、縦軸はシンボルレートで正規化した周波数オフセットを示している。図中の実線は周波数オフセット補償後に残留する周波数オフセットの平均値を、波線はその標準偏差を示している。この図によれば、バーストの受信開始から20バーストで、2.0×10−6の周波数オフセット補償を実現できることが示されている。
【0031】
また、図5は、位相オフセット推定に関する計算機シミュレーションを行った結果を示す図である。この結果は、32バーストを用いた周波数オフセットの初期引き込みを行った後の出力信号に残留する位相オフセットを示したものである。図5において、横軸はバースト先頭からの受信シンボル数、縦軸は位相オフセットを示している。この図によれば、プリアンブルを32シンボル、トレーニングバースト区間(初期引き込み区間)を32バースト設けることにより、定常位相オフセット0.1deg、位相の標準偏差0.3degを実現できることが示されている。このとき、固定劣化0.5dBを実現する定常位相誤差(図中の点線)は、約1.0degであることから、本発明の実施の形態を用いることにより、上記の条件で固定劣化0.5dBを実現できる。また、搬送波同期系による固定劣化の軽減にも優れている。
【0032】
【発明の効果】
以上説明したように、本発明によれば、高精度な搬送波同期回路が、小規模な回路構成により実現可能である。また、本発明は高い精度が要求されるTDMA通信に容易に適用可能であり、小型化が要求される端末に至適である。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る搬送波同期回路を示すブロック図である。
【図2】 図1の搬送波同期回路に入力される受信信号のフォーマットを示す図である。
【図3】 図1の搬送波同期回路における位相回転量算出回路の内部構成を示すブロック図である。
【図4】 周波数オフセット推定に関する計算機シミュレーションを行った結果を示す図である。
【図5】 位相オフセット推定に関する計算機シミュレーションを行った結果を示す図である。
【図6】 従来の搬送波同期回路を示すブロック図である。
【図7】 従来の搬送波同期回路に入力される受信信号のフォーマットを示す図である。
【符号の説明】
100,203,207 周波数偏差補償回路
101,208 位相偏差補償回路
102,209 位相回転量算出回路
103,210 ループフィルタ
104,105,127 制御回路
106,202,205 平均化処理回路
108 加算回路
109 レジスタ
110,211 位相回転量推定値更新回路
121 シンボル判定回路
122 送信系列推定回路
123 選択回路
124 計数回路
125 既知シンボルROM
126 位相差算出回路
150,250 AFC回路
151,251 APC回路
160,260 搬送波同期回路
201 N1間隔既知信号ブロック間位相回転量算出回路
204 N2間隔既知信号ブロック間位相回転量算出回路
206 1シンボル間位相回転量算出回路

Claims (2)

  1. 準同期検波によりベースバンド帯に変換された受信信号を用いて、送信機と受信機との間の周波数オフセット及び位相オフセット補償する搬送波同期回路において、前記受信信号及び周波数オフセットの推定値を入力信号として、前記受信信号における周波数オフセットを補償し、該補償後の信号を出力する周波数偏差補償回路と、該周波数偏差補償回路により出力された信号及び位相オフセットの推定値を入力信号として、前記信号における位相オフセットを補償し、該補償後の信号を出力する位相偏差補償回路と、該位相偏差補償回路により出力された信号を入力信号として、位相回転量を算出し、該算出した位相回転量を出力する位相回転量算出回路と、該位相回転量算出回路により出力された位相回転量を入力信号として、該入力信号を平滑化し該平滑化した位相回転量を出力するループフィルタと、該ループフィルタにより出力された位相回転量を入力信号として、前記周波数偏差補償回路における入力信号としての位相オフセットの推定値を更新する位相回転量推定値更新回路と、前記受信信号を入力信号として、周波数オフセットの推定を開始するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第一の制御回路と、前記受信信号を入力信号として、周波数オフセットの推定値を更新するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第二の制御回路と、前記ループフィルタにより出力された位相回転量及び前記第一の制御回路により出力された制御信号を入力信号とし、該制御信号が偽である場合には前記位相回転量の平均値を求めて1シンボル時間あたりの位相回転量として出力し、前記制御信号が真である場合には内部状態をリセットする平均化処理回路と、現在の周波数オフセットの推定値及び前記平均化処理回路により出力された位相回転量を入力信号として、前記推定値と位相回転量を加算し、新たな周波数オフセットの推定値を出力する加算回路と、該加算回路により出力された周波数オフセットの推定値及び前記第二の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記周波数オフセットの推定値を保持するともに前記加算回路及び周波数偏差補償回路に出力し、前記制御信号が偽である場合には保持している周波数オフセットの推定値を前記加算回路及び周波数偏差補償回路に出力するレジスタと、を備えたことを特徴とする搬送波同期回路。
  2. 請求項1に記載の搬送波同期回路において、前記位相回転量算出回路は、前記位相偏差補償回路により出力された信号を入力信号として、該信号をシンボル判定して判定結果を出力するシンボル判定回路と、前記位相偏差補償回路により出力された信号を入力信号として、前記受信信号のシンボル数を数えてカウント値を出力する計数回路と、該計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には真の制御信号を、既知シンボルでない場合には偽の制御信号を出力する第三の制御回路と、前記シンボル判定回路により出力された判定結果を入力信号として、前記送信機から送信された送信信号の系列を推定し該系列を出力する送信系列推定回路と、前記計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には該既知シンボルを出力する既知シンボルROMと、該既知シンボルROMにより出力された既知シンボル、前記送信系列推定回路により出力された送信信号の系列及び前記第三の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記既知シンボルを出力し、前記制御信号が偽である場合には前記送信信号の系列を出力する選択回路と、前記位相偏差補償回路により出力された信号と、前記選択回路により出力された既知シンボルまたは送信信号の系列とを入力信号として、該2つの入力信号の位相差を算出し位相回転量として前記ループフィルタに出力する位相差算出回路と、を備えたことを特徴とする搬送波同期回路。
JP2003162529A 2003-06-06 2003-06-06 搬送波同期回路 Expired - Lifetime JP4057471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003162529A JP4057471B2 (ja) 2003-06-06 2003-06-06 搬送波同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003162529A JP4057471B2 (ja) 2003-06-06 2003-06-06 搬送波同期回路

Publications (2)

Publication Number Publication Date
JP2004364157A JP2004364157A (ja) 2004-12-24
JP4057471B2 true JP4057471B2 (ja) 2008-03-05

Family

ID=34054653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003162529A Expired - Lifetime JP4057471B2 (ja) 2003-06-06 2003-06-06 搬送波同期回路

Country Status (1)

Country Link
JP (1) JP4057471B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013136716A1 (ja) * 2012-03-14 2013-09-19 日本電気株式会社 光位相偏差・光搬送波周波数偏差補償装置および光位相偏差・光搬送波周波数偏差補償方法
JP6586418B2 (ja) 2013-08-21 2019-10-02 マイリオタ ピーティーワイ エルティーディーMyriota Pty Ltd マルチユーザ通信システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188738A (ja) * 1989-12-19 1991-08-16 Kokusai Denshin Denwa Co Ltd <Kdd> Psk信号復調方式及び装置
JP2934800B2 (ja) * 1991-06-25 1999-08-16 郵政省通信総合研究所長 多値直交振幅変調方式を用いたディジタル無線通信システム
JPH07297870A (ja) * 1994-04-26 1995-11-10 Matsushita Electric Ind Co Ltd Tdmaデータ受信装置
JP3306736B2 (ja) * 1995-02-20 2002-07-24 日本電信電話株式会社 周波数オフセット補償回路
JP3108016B2 (ja) * 1996-06-12 2000-11-13 松下電器産業株式会社 周波数オフセット補償装置
EP0959568A4 (en) * 1997-03-04 2007-09-26 Mitsubishi Electric Corp RECEIVER WITH FREQUENCY TRANSITION CORRECTION FUNCTION
JP3534020B2 (ja) * 1999-10-25 2004-06-07 日本電信電話株式会社 マルチキャリア変調方式用復調回路
JP2001244834A (ja) * 2001-02-13 2001-09-07 Hitachi Ltd 通信装置

Also Published As

Publication number Publication date
JP2004364157A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
KR100457987B1 (ko) 심볼처리가향상된전송시스템및수신기
JP3013763B2 (ja) キャリア同期ユニット
JP3118548B2 (ja) ディジタル通信受信機用同期検波装置および同期方法
JP4179418B2 (ja) 無線受信装置
JP2003069546A (ja) 復調タイミング生成回路および復調装置
US8885456B2 (en) Demodulator and frame synchronization method
US6519300B1 (en) System and method for automatic frequency correction in a pilot symbol assisted demodulator
JP3582581B2 (ja) チャネル推定方法
JP3116377B2 (ja) クロック回復回路で用いられる位相調整方法および装置
JP4835172B2 (ja) 無線通信機及びその自動周波数制御方法
JP4057471B2 (ja) 搬送波同期回路
EP1274209A1 (en) Frequency correction for a multicarrier system
JP2003348048A (ja) 受信装置、および端末装置
KR100458630B1 (ko) 위상편이 및 주파수편이 결합추정방법 및 그 장치
JP5272893B2 (ja) デジタル無線機のafc回路及びafc制御方法
JP3636944B2 (ja) Ofdm復調装置
JPH07297871A (ja) Tdmaデータ受信装置
JP2002290371A (ja) 直交周波数分割多重伝送信号受信装置
US20040037376A1 (en) Radio communication apparatus and method having automatic frequency control function
JPH09246917A (ja) 周波数誤差推定装置
KR100524934B1 (ko) 버스트 모드 수신기를 위한 프레임 동기 장치 및 그 방법
JP4246125B2 (ja) 受信機
JP3086144B2 (ja) バースト復調器
JP3892855B2 (ja) 受信装置および周波数ドリフト低減回路
JP2005217585A (ja) 周波数オフセット補償回路及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070613

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4057471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term