JP4056702B2 - 化合物半導体薄膜の製造方法 - Google Patents
化合物半導体薄膜の製造方法 Download PDFInfo
- Publication number
- JP4056702B2 JP4056702B2 JP2001011657A JP2001011657A JP4056702B2 JP 4056702 B2 JP4056702 B2 JP 4056702B2 JP 2001011657 A JP2001011657 A JP 2001011657A JP 2001011657 A JP2001011657 A JP 2001011657A JP 4056702 B2 JP4056702 B2 JP 4056702B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- group
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体薄膜の製造方法に関し、更に詳しくは、特に薄膜太陽電池の分野において用いられる、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含む化合物半導体薄膜の製造方法に関するものである。
【０００２】
【従来の技術】
薄膜太陽電池を構成する光吸収層として、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含む、カルコパイライト構造を有する化合物半導体薄膜が使用されている。このような化合物半導体薄膜としては、ＣｕＩｎＳｅ2膜（以下、「ＣＩＳ膜」ともいう。）や、ＣＩＳ膜においてＩｎの一部をＧａに置換したＣｕ（Ｉｎ，Ｇａ）Ｓｅ2膜（以下、「ＣＩＧＳ膜」ともいう。）などが挙げられる。ＣＩＧＳ膜を光吸収層とした太陽電池の場合、ＣＩＳ膜の場合と比べて、バンドギャップがやや大きくなり、太陽光を吸収する効率が向上することが知られている。
【０００３】
ＣＩＧＳ膜を作製する方法としては、蒸着法を用いる方法が挙げられる。これは、目的の化合物半導体薄膜の構成元素を、蒸着法により、高温の基板上に多段階で供給する方法である。具体的に説明すると、まず、Ｃｕ蒸発原料、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料がそれぞれ設置された蒸発源を備え、所定の圧力に保持された真空チャンバ内に基板を配置し、これを約３５０℃の温度に加熱した状態とする。前記基板としては、例えば、Ｍｏ膜を付着させたガラス基板が用いられる。続いて、第１段階として、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、前記基板上にＩｎ、ＧａおよびＳｅを供給する。次に、第２段階として、前記基板を更に加熱して約５００〜６００℃の高温とし、この状態で、Ｃｕ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、ＣｕおよびＳｅを供給する。そして、第３段階として、基板を高温状態に保持しながら、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、基板上にＩｎ、ＧａおよびＳｅを供給する。これらの段階を経て、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ化合物層が成長し、最終的にＣｕ（Ｉｎ，Ｇａ）Ｓｅ2膜が形成される。
【０００４】
近年、薄膜太陽電池の更なる大面積化、高効率化、および低コスト化が望まれている。これに伴い、薄膜太陽電池の光吸収層としての化合物半導体薄膜についても、大面積にわたり、膜厚が均一で良質な薄膜形成技術の確立が望まれている。しかしながら、前述のような蒸着法を用いる製造方法では、大面積基板上に薄膜を均一な厚さで形成することは困難であった。
【０００５】
大面積の成膜に有効な化合物半導体膜の製造方法としては、スパッタ法を用いる方法が考えられる。例えば、ＣＩＳ膜を形成する方法として、次のような方法が提案されている、まず、各元素からなるターゲットを備えたスパッタ源を用い、この各スパッタ源から、低温（例えば、室温から４００℃）基板上に、化合物半導体薄膜の構成元素を多段階的に供給して、少なくともＣｕおよびＩｎを含む前駆体を作製する。この前駆体作製は、第１工程として、Ｉｎターゲットを用いてＩｎを供給した後、第２工程として、Ｃｕターゲットを用いてＣｕを供給することにより実施される。続いて、Ｓｅ蒸気を照射しながら、または、Ｓｅを含む雰囲気中で、前記前駆体を熱処理し、ＣｕＩｎＳｅ2膜が形成される。
【０００６】
【発明が解決しようとする課題】
前述したように、スパッタ法を用いる方法は、蒸着法に比べて、大面積の成膜には有効である。そのため、ＣＩＧＳ膜作製においても、スパッタ法を用いることが検討されている。この場合、Ｇａ供給源としては、Ｃｕ−Ｇａ合金ターゲットが使用される。Ｇａは比較的融点が低く、Ｇａ単体からなるターゲットを作製することが困難であり、また、同族元素であるＩｎとの合金ターゲットの作製も困難だからである。そのため、スパッタ法を用いる場合、Ｇａは、常にＣｕと同時に供給されることとなる。
【０００７】
スパッタ法を用いてＣＩＧＳ膜を作製する方法としては、前述したようなＣＩＳ膜作製方法において、Ｃｕターゲットに代えてＣｕ−Ｇａ合金ターゲットを用いる方法が考えられる。すなわち、第１工程として、Ｉｎターゲットを用いて基板にＩｎを供給し、第２工程として、Ｃｕ−Ｇａ合金ターゲットを用いてＣｕおよびＧａを供給して前駆体薄膜を作製した後、Ｓｅ蒸気を照射しながら、または、Ｓｅを含む雰囲気中で前記前駆体薄膜を熱処理する。前記前駆体薄膜は、図７に示すように、Ｉｎを含む第１層５１と、ＣｕおよびＧａを含む第２層５２とが、基板１０上に順に積層した構造を有する。
【０００８】
しかしながら、前記方法により作製したＣＩＧＳ膜においては、Ｇａが表面側に偏析し、膜厚方向におけるＧａ分布が不均一になる傾向があった。このようなＣＩＧＳ膜組成の不均一性は、これを光吸収層として太陽電池セルを作製した場合に良好な電池特性が得られないなどの不利益を引き起こすため、問題となっていた。
【０００９】
本発明は、ＩＢ族元素と、IIIＢ族元素としてＩｎおよびＧａと、VIＢ族元素とを含み、その膜厚方向におけるＧａ分布の均一性が良好な化合物半導体薄膜を製造するための方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明の第１の製造方法は、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素がＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第１工程と、この第１工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第２工程と、この第２工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第３工程とを有することを特徴とする。
【００１１】
なお、本明細書において、「ＩＢ族元素」とは、ＩＢ族に属する元素の少なくとも１つであり、「IIIＢ族元素」とは、IIIＢ族に属する元素の少なくとも１つであり、「VIＢ族元素」とは、VIＢ族に属する元素の少なくとも１つである。
【００１２】
前記第１の製造方法においては、前駆体薄膜を、基板側から順に第１層、第２層および第３層が積層した三層構造（但し、層間の境界は必ずしも明確である必要はない。）とし、その第２層にＧａを含有させ、これを後の熱処理工程において第１層側および第３層側に向けて拡散させることができる。そのため、均一な分布を達成するために必要とされるＧａの拡散距離が比較的短くなる。
【００１３】
従来のＧａ偏析という問題は、Ｇａは、Ｃｕ、ＩｎおよびＳｅに比べて拡散速度が遅いため、所定時間内に十分に拡散できないということに起因するものと考えられる。しかしながら、前記第１の製造方法によれば、前述したように、均一な分布を達成するために必要とされるＧａの拡散距離を短くすることができるため、Ｇａが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【００１４】
前記第１の製造方法においては、前記前駆体薄膜が、更に、前記VIＢ族元素を含んでいてもよい。この場合、前記VIＢ族元素は、前記第１工程、前記第２工程および前記第３工程のうちの少なくとも一つの工程において、前記VIＢ族元素を前記基板に供給すればよい。
【００１５】
また、前記第１の製造方法においては、前記第１工程が、前記基板にＩｎを供給する工程であることが好ましい。
【００１６】
また、前記第１の製造方法においては、前記第１工程および前記第３工程が、前記基板にＩｎ、前記ＩＢ族元素およびＧａを供給する工程であってもよい。
【００１７】
また、前記第１の製造方法においては、前記第２工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００１８】
前記目的を達成するため、本発明の第２の製造方法は、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素としてＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板上に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板に前記ＩＢ族元素およびＧａを供給する第１工程と、この第１工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第２工程と、この第２工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第３工程とを有することを特徴とする。
【００１９】
このような製造方法によれば、前駆体薄膜を、基板側から順に第１層、第２層および第３層が積層した三層構造（但し、層間の境界は必ずしも明確である必要はない。）とし、その第１層および第３層にＧａを含有させ、これを後の熱処理工程において第２層側に向けて拡散させることにより、化合物半導体薄膜を形成する。そのため、均一な分布を達成するために必要とされるＧａの拡散距離を短くすることができ、Ｇａが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【００２０】
前記第２の製造方法においては、前記前駆体薄膜が、更に前記VIＢ族元素を含んでいてもよい。この場合、前記VIＢ族元素は、前記第１工程、前記第２工程および前記第３工程のうちの少なくとも一つの工程において、前記VIＢ族元素を前記基板に供給すればよい。
【００２１】
前記第２の製造方法においては、前記第１工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００２２】
また、前記第２の製造方法においては、前記第２工程が、前記基板にＩｎを供給する工程であることが好ましい。
【００２３】
また、前記第２の製造方法においては、前記第２工程が、前記基板にＩｎ、前記ＩＢ族元素およびＧａを供給する工程であってもよい。
【００２４】
また、前記第２の製造方法においては、前記第３工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００２５】
前記第１および第２の製造方法においては、前記前駆体薄膜を熱処理する工程における処理温度が、前記前駆体薄膜を形成する工程における処理温度よりも高いことが好ましい。
【００２６】
また、前記第１および第２の製造方法においては、前記ＩＢ族元素が、ＣｕおよびＡｇから選ばれる少なくとも１種を含み、前記VIＢ族元素が、Ｓｅ、ＳおよびＴｅから選ばれる少なくとも１種を含むことが好ましい。
【００２７】
【発明の実施の形態】
次に、本発明の実施形態について説明する。なお、以下の説明においては、ＩＢ族元素としてＣｕを用い、IIIＢ族元素としてＧａおよびＩｎを用い、VIＢ族元素としてＳｅを用いて、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2膜を製造する場合を例示するが、本発明はこれに限定されるものではない。
【００２８】
（第１の実施形態）
図４は、本実施形態に係る化合物半導体薄膜の製造方法に使用し得る装置の一例を示す模式図である。また、図５は、スパッタ源および蒸着源の配置の一例を示す模式図であり、前記配置を容器１上方から見た配置を示す図である。
【００２９】
この製造装置においては、排気口を備えた真空容器１の内部に、Ｉｎターゲットを設置したスパッタ源３ａと、Ｃｕターゲットを設置したスパッタ源３ｂと、Ｃｕ−Ｇａ合金ターゲットを設置したスパッタ源３ｃと、Ｓｅ蒸着源２とが配置されている。スパッタ源は、それぞれ、シャッター４を備えている。このシャッターは、スパッタ源が放電停止している間、ターゲット表面を覆うように制御される。また、各スパッタ源は、ＤＣ電源５またはＲＦ電源７から電力が印加され得るように構成されている。ＲＦ電源７には、整合器６およびブロッキングコンデンサ８が接続されている。
【００３０】
容器１内には、均熱材１１に取付けられた基板１０を保持するための基板サセプタ１３が配置されており、基板サセプタ１３は基板回転軸１４に接続されている。更に、容器１内には、基板１０を加熱するためのヒータ１２が配置されている。ヒータ１２は、例えばランプ式ヒータであり、これにより所望の基板温度が得られるよう制御される。また、容器１には、Ａｒガス供給ライン９が接続されている。
【００３１】
なお、図４は３個のスパッタ源を備えた装置を例示しているが、本発明の製造方法に使用し得る装置はこれに限定されるものではない。
【００３２】
次に、本実施形態に係る化合物半導体の製造方法について、前記装置を用いて実施する場合を例に挙げて説明する。
【００３３】
まず、表面に導電膜を備えた基板を作製する。導電膜としては、例えばＭｏ膜を使用することができ、基板としては、例えばガラス基板を使用することができる。また、導電膜の成膜方法としては、例えば、スパッタリング法を採用することができる。
【００３４】
前記基板１０を均熱板１１に接触させるようにして取付け、これを基板サセプタ１３に取付けた後、容器１内を排気する。続いて、ヒータ１２を用いて、均熱板１１を介して、基板１０を加熱する。加熱は、基板１０に形成された導電膜表面の温度が、例えば２０〜４５０℃、好ましくは２５０〜４００℃となるように制御される。また、Ａｒガス供給ライン９より、容器１内にＡｒガスが供給される。
【００３５】
基板１０が所定の温度に達し、ほぼ一定温度になると、回転駆動軸１４を作動させて基板サセプタ１３を回転させ、これにより基板１０を回転させる。このとき、容器１内の圧力がほぼ一定に保たれるように、Ａｒガスの供給および排気が制御される。容器１内の圧力は、例えば０．１〜５．０Ｐａ、好ましくは０．１〜３．０Ｐａに保たれる。
【００３６】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００３７】
第１工程は、基板１０上にＩｎを供給する工程である。まず、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＩｎターゲット表面をクリーニングしてもよい。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを基板１０表面に供給する。所定時間経過後に、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００３８】
前記第１工程により、基板１０上に、Ｉｎを含む第１層が形成される。前記第１層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．６〜１．０μｍである。
【００３９】
また、前記第１工程においては、基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。
【００４０】
第２工程は、前記第１層２１上にＣｕおよびＧａを供給する工程である。Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＣｕ−Ｇａ合金ターゲット表面をクリーニングしてもよい。ＣｕおよびＧａの放出が安定した時点で、スパッタ源３ｃに設けられたシャッター４を開き、ＣｕおよびＧａを供給する。所定時間経過後に、スパッタ源３ｃに設けられたシャッター４を閉じ、ＣｕおよびＧａの供給を終了する。ＣｕおよびＧａの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００４１】
前記第２工程により、前記第１層上に、ＣｕおよびＧａを含む第２層が形成される。前記第２層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。ここで、「第２層の層厚」とは、第２工程終了時における前駆体薄膜の膜厚（第１層と第２層との合計膜厚）から、第１工程終了時における前駆体薄膜の膜厚（第１層の膜厚）を差し引いた値である（以下、同じ。）。
【００４２】
前記第２工程においては、ＣｕおよびＧａを供給するとともに、Ｓｅを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱してもよい。更に、前記第２工程においては、Ｉｎを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。
【００４３】
第３工程は、第２層２２上にＣｕを供給する工程である。Ｃｕターゲットが設置されたスパッタ源３ｂを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタにより、Ｃｕターゲット表面をクリーニングしてもよい。Ｃｕの放出が安定した時点で、スパッタ源３ｂに設けられたシャッター４を開き、Ｃｕを供給する。所定時間経過後に、スパッタ源３ｂに設けられたシャッター４を閉じ、Ｃｕの供給を停止する。Ｃｕの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００４４】
前記第３工程により、前記第２層上にＣｕを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍ、である。ここで、「第３層の層厚」とは、第３工程終了時における前駆体薄膜の膜厚（第１層、第２層および第３層の合計膜厚）から、第２工程終了時における前駆体薄膜の膜厚（第１層と第２層との膜厚）を差し引いた値である（以下、同じ。）。
【００４５】
前記第３工程においては、基板にＣｕを供給するとともに、Ｉｎを供給してもよい。すなわち、スパッタ源３ｂに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。更に、前記第３工程において、Ｓｅを供給してもよい。すなわち、スパッタ源３ｂに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱してもよい。
【００４６】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図１は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜２０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、Ｉｎを含む第１層２１と、ＣｕおよびＧａを含む第２層２２と、Ｃｕを含む第３層２３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００４７】
また、前駆体薄膜の別の作製方法として、第１工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。但し、この場合、第２工程および第３工程の少なくとも一方において、Ｉｎを供給する必要がある。
【００４８】
前駆体薄膜に含まれる各元素の比率は、特に限定するものではなく、所望の化合物半導体薄膜の組成に応じて適宜設定することができる。前駆体薄膜におけるＣｕの割合は、例えば１０〜２５原子％、好ましくは２３．０〜２４．９原子％である。また、前駆体薄膜におけるＩｎの割合は、例えば０．１〜４０原子％、好ましくは２５．１〜２７原子％であり、Ｇａの割合は、例えば７．５〜４０原子％、好ましくは７．５〜２７原子％である。更に、Ｓｅの割合は、例えば４０〜９０原子％、好ましくは５０〜８０原子％である。なお、前駆体薄膜に含まれる各元素の比率は、前記第１、第２および第３工程における各元素の供給量により調整される。
【００４９】
前記前駆体薄膜を作製した後、各スパッタ源の電力印加を停止し、好ましくはＡｒガスの供給を停止する。
【００５０】
続いて、Ｓｅ蒸着源２を加熱し、前記前駆体薄膜にＳｅを供給しながら、ヒータ１２を用いて前記前駆体薄膜を加熱する。加熱温度は、基板１０の導電膜表面が、前記前駆体薄膜作製時よりも高い温度、例えば３００〜６００℃、好ましくは４５０〜５５０℃、更に好ましくは４００〜５００℃となるように設定される。加熱時間は、例えば１秒〜１０分間、好ましくは１秒〜５分間である。所定時間経過後、ヒータ１２の基板１０への加熱を停止する。加熱停止後、または、加熱停止から所定時間（例えば１秒〜２０分間、好ましくは１秒〜１０分間）経過後に、Ｓｅの供給を停止する。
【００５１】
この工程により、前駆体薄膜中にＳｅが取り込まれるとともに、前記前駆体薄膜を構成する各元素が熱拡散し、化合物半導体薄膜が形成される。前記化合物半導体薄膜におけるＣｕの割合は、例えば１０〜２５原子％、好ましくは２３．０〜２４．９原子％である。また、前記化合物半導体薄膜におけるＩｎの割合は、例えば３〜４０原子％、好ましくは２５．１〜２７原子％であり、Ｇａの割合は、例えば７．５〜４０原子％、好ましくは７．５〜２７原子％である。更に、Ｓｅの割合は、例えば４０〜９０原子％、好ましくは５０〜８０原子％である。
【００５２】
（第２の実施形態）
本発明の第２の実施形態に係る製造方法を、図４および図５に示す装置を用いて実施する場合を例に挙げて説明する。本実施形態は、前駆体形成工程において、第３工程を、Ｉｎを供給する工程とすること以外は、第１の実施形態と実質的に同様に実施することができる。
【００５３】
まず、表面に導電膜を備えた基板１０を作製し、これを均熱板１１と共に基板サセプタ１３に取付けた後、容器１内を排気する。続いて、基板の加熱およびＡｒガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸１４を作動させて、基板１０を回転させる。なお、以上の工程は、第１の実施形態と同様にして実施することができる。
【００５４】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００５５】
第１工程として、基板１０上にＩｎを供給して、Ｉｎを含む第１層を形成した後、第２工程として、第１層上にＣｕおよびＧａを供給して、ＣｕおよびＧａを含む第２層を形成する。なお、この第１および第２工程は、第１の実施形態と実質的に同様である。
【００５６】
続いて、第３工程として、第２層上にＩｎを供給する。すなわち、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを供給する。所定時間経過後に、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００５７】
この実施形態においては、第２層上に、Ｉｎを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．６〜１．０μｍである。
【００５８】
また、前記第３工程においては、前記基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。
【００５９】
また、本実施形態では、第１工程および第３工程において、更に、ＣｕおよびＧａを供給してもよい。すなわち、第１および第３工程において、スパッタ源３ａに電力を印加するとともに、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃに電力を印加してもよい。
【００６０】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図２は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜３０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、Ｉｎを含む第１層３１と、ＣｕおよびＧａを含む第２層３２と、Ｉｎを含む第３層３３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００６１】
また、前駆体薄膜の別の作製方法として、第１工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。なお、この方法において、第２工程および第３工程は、前述した方法と同様にして実施できる。
【００６２】
なお、前駆体薄膜に含まれる各元素の比率は、第１の実施形態と同様に調整することができる。
【００６３】
続いて、前駆体薄膜にＳｅを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第１の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第１の実施形態と同様とすることができる。
【００６４】
（第３の実施形態）
本発明の第３の実施形態に係る製造方法の一例を、図４および図５に示す装置を用いて実施する場合を例に挙げて説明する。
【００６５】
まず、表面に導電膜を備えた基板１０を作製し、これを均熱板１１と共に基板サセプタ１３に取付けた後、容器１内を排気する。続いて、基板の加熱およびＡｒガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸１４を作動させて、基板１０を回転させる。なお、以上の工程は、第１の実施形態と同様にして実施することができる。
【００６６】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００６７】
第１工程は、基板１０上にＣｕおよびＧａを供給する工程である。まず、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＣｕ−Ｇａ合金ターゲット表面をクリーニングしてもよい。ＣｕおよびＧａの放出が安定した時点で、スパッタ源３ｃに設けられたシャッター４を開き、ＣｕおよびＧａを基板１０表面に供給する。所定時間経過後に、スパッタ源３ｃに設けられたシャッター４を閉じ、ＣｕおよびＧａの供給を終了する。ＣｕおよびＧａの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００６８】
前記第１工程により、基板１０上に、ＣｕおよびＧａを含む第１層が形成される。前記第１層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。
【００６９】
また、前記第１工程においては、基板にＣｕおよびＧａを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ｃに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。更に、前記第１工程においては、ＣｕおよびＧａに加えて、Ｉｎを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。
【００７０】
第２工程は、前記第１層上にＩｎを供給する工程である。まず、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＩｎターゲット表面をクリーニングしてもよい。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを供給する。所定時間経過後、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００７１】
前記第２工程により、前記第１層上に、Ｉｎを含む第２層が形成される。前記第２層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは３〜２０μｍである。
【００７２】
また、前記第２工程においては、基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。更に、前記第２工程においては、Ｉｎに加えて、ＣｕおよびＧａを供給してもよい。すなわち、スパッタ源３ａに電力を印加するとともに、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃに電力を印加してもよい。
【００７３】
第３工程は、前記第２層上にＣｕおよびＧａを供給する工程である。この第３工程は、前記第１工程と同様にして実施することができる。
【００７４】
前記第３工程により、前記第２層上に、ＣｕおよびＧａを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。
【００７５】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図３は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜４０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、ＣｕおよびＧａを含む第１層４１と、Ｉｎを含む第２層４２と、ＣｕおよびＧａを含む第３層４３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００７６】
また、前駆体薄膜の別の作製方法として、第２工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。但し、この場合、第１工程および第３工程の少なくとも一方において、Ｉｎを供給する必要がある。
【００７７】
なお、前駆体薄膜に含まれる各元素の比率は、第１の実施形態と同様に調整することができる。
【００７８】
続いて、前記前駆体薄膜にＳｅを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第１の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第１の実施形態と同様とすることができる。
【００７９】
【実施例】
（実施例１）
図４および図５に示す装置を用いて、次の要領で化合物半導体薄膜を作製した。厚さ０．５ｍｍのソーダライムガラス基板表面に、厚さ約０．８μｍのＭｏ導電膜を形成し、これを基板として用いた。前記基板を均熱板と共に基板サセプタに取付け、容器内を排気した後、容器内にＡｒガスを供給した。また、ヒータを作動させて、基板の加熱を開始した。
【００８０】
続いて、次の第１、第２およびだ３工程を経て、前駆体薄膜を作製した。まず、第１工程として、スパッタ源３ａおよび蒸着源２を作動させ、基板上に、Ｉｎをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｉｎ−Ｓｅ層を形成した。前記Ｉｎ−Ｓｅ層の層厚は０．８μｍであった。次いで、第２工程として、スパッタ源３ａ、３ｃおよび蒸着源２を作動させ、Ｉｎに加えて、ＣｕおよびＧａをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層を形成した。前記Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層の層厚は０．７μｍであった。更に、第３工程として、スパッタ源３ｂおよび蒸着源２を作動させ、Ｃｕをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｃｕ−Ｓｅ層を形成した。前記Ｃｕ−Ｓｅ層の層厚は０．５μｍであった。これにより、Ｉｎ−Ｓｅ層（第１層）、Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層（第２層）およびＣｕ−Ｓｅ層（第３層）が基板上に順次積層されてなる前駆体薄膜を得た。但し、前記前駆体薄膜においては、第１層と第２層との界面が明確でなく、熱拡散により第１層と第２層とが混合した領域が存在していた。なお、前記第１工程、第２工程および第３工程は、基板温度（Ｍｏ導電膜表面の温度、以下同じ。）を４８０℃に維持し、容器内の圧力を０．２７Ｐａに保ちながら実施した。
【００８１】
次いで、Ｓｅを蒸着法により前駆体薄膜上に供給しながら、基板温度を５分間で５５０℃まで上昇させて、前駆体薄膜に熱処理を施した。その後、加熱を停止して基板を冷却した。なお、Ｓｅの供給は、基板の加熱停止後、１０分間続けた。この熱処理により、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ化合物半導体薄膜を形成した。
【００８２】
なお、本実施形態における基板温度のプロファイルは、図６に示す通りである。
【００８３】
得られた化合物半導体薄膜の組成を、エネルギー分散型Ｘ線測定により測定した。その結果、前記化合物半導体薄膜は、Ｃｕ２４．０％、Ｉｎ２１．０％、Ｇａ４．５０％、Ｓｅ５０．５％（全て原子％）の組成を有することが確認できた。これは、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2膜の化学量論比からのずれが小さく、太陽電池の光吸収層とした太陽電池の特性に適した範囲であった。
【００８４】
また、前記化合物半導体薄膜の膜厚方向におけるＧａ分布の均一性を、２次イオン質量分析法（ＳＩＭＳ）により評価したところ、Ｇａが、膜厚方向においてほぼ均一に分布していることが確認できた。
【００８５】
次に、この化合物半導体薄膜を光吸収層として、次の要領で太陽電池を作製した。まず、前記化合物半導体薄膜上に、化学析出法により層厚０．１μｍのＣｄＳ層（バッファ層）を形成した。続いて、前記ＣｄＳ層上に、スパッタ法により層厚０．１μｍのＺｎＯ層（窓層）を形成した。更に、前記ＺｎＯ層上に、スパッタ法により層厚０．１μｍのＩＴＯ（インジウム錫酸化物）層（透明導電層）を形成した。
【００８６】
得られた太陽電池は、変換効率１３％、電流密度３６ｍＡ／ｃｍ2、開放電圧５３０ｍＶ、曲性因子０．７０という良好な特性を示した。
【００８７】
【発明の効果】
以上説明したように、本発明の製造方法によれば、ＩＢ族元素と、IIIＢ族元素としてＩｎおよびＧａと、VIＢ族元素とを含む化合物半導体薄膜において、Ｇａが膜表面または裏面に偏析することを抑制し、膜厚方向におけるＧａ分布の均一性を改善することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態における前駆体薄膜の構造を示す断面図である。
【図２】 本発明の第２の実施形態における前駆体薄膜の構造を示す断面図である。
【図３】 本発明の第３の実施形態における前駆体薄膜の構造を示す断面図である。
【図４】 本発明の製造方法に使用し得る装置の一例を示す模式図である。
【図５】 図４に示す装置におけるスパッタ源および蒸着源の配置の一例を示す模式図である。
【図６】 実施例１における基板温度のプロファイルを示す図である。
【図７】 従来の製造方法における前駆体薄膜の構造を示す断面図である。
【符号の説明】
１０ａ 基板
１０ｂ 導電膜
２０，３０，４０，５０ 前駆体薄膜
２１，３１，４１，５１ 第１層
２２，３２，４２，５２ 第２層
２３，３３，４３ 第３層
【発明の属する技術分野】
本発明は、化合物半導体薄膜の製造方法に関し、更に詳しくは、特に薄膜太陽電池の分野において用いられる、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含む化合物半導体薄膜の製造方法に関するものである。
【０００２】
【従来の技術】
薄膜太陽電池を構成する光吸収層として、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含む、カルコパイライト構造を有する化合物半導体薄膜が使用されている。このような化合物半導体薄膜としては、ＣｕＩｎＳｅ2膜（以下、「ＣＩＳ膜」ともいう。）や、ＣＩＳ膜においてＩｎの一部をＧａに置換したＣｕ（Ｉｎ，Ｇａ）Ｓｅ2膜（以下、「ＣＩＧＳ膜」ともいう。）などが挙げられる。ＣＩＧＳ膜を光吸収層とした太陽電池の場合、ＣＩＳ膜の場合と比べて、バンドギャップがやや大きくなり、太陽光を吸収する効率が向上することが知られている。
【０００３】
ＣＩＧＳ膜を作製する方法としては、蒸着法を用いる方法が挙げられる。これは、目的の化合物半導体薄膜の構成元素を、蒸着法により、高温の基板上に多段階で供給する方法である。具体的に説明すると、まず、Ｃｕ蒸発原料、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料がそれぞれ設置された蒸発源を備え、所定の圧力に保持された真空チャンバ内に基板を配置し、これを約３５０℃の温度に加熱した状態とする。前記基板としては、例えば、Ｍｏ膜を付着させたガラス基板が用いられる。続いて、第１段階として、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、前記基板上にＩｎ、ＧａおよびＳｅを供給する。次に、第２段階として、前記基板を更に加熱して約５００〜６００℃の高温とし、この状態で、Ｃｕ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、ＣｕおよびＳｅを供給する。そして、第３段階として、基板を高温状態に保持しながら、Ｉｎ蒸発原料、Ｇａ蒸発原料およびＳｅ蒸発原料を加熱して蒸発させ、基板上にＩｎ、ＧａおよびＳｅを供給する。これらの段階を経て、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ化合物層が成長し、最終的にＣｕ（Ｉｎ，Ｇａ）Ｓｅ2膜が形成される。
【０００４】
近年、薄膜太陽電池の更なる大面積化、高効率化、および低コスト化が望まれている。これに伴い、薄膜太陽電池の光吸収層としての化合物半導体薄膜についても、大面積にわたり、膜厚が均一で良質な薄膜形成技術の確立が望まれている。しかしながら、前述のような蒸着法を用いる製造方法では、大面積基板上に薄膜を均一な厚さで形成することは困難であった。
【０００５】
大面積の成膜に有効な化合物半導体膜の製造方法としては、スパッタ法を用いる方法が考えられる。例えば、ＣＩＳ膜を形成する方法として、次のような方法が提案されている、まず、各元素からなるターゲットを備えたスパッタ源を用い、この各スパッタ源から、低温（例えば、室温から４００℃）基板上に、化合物半導体薄膜の構成元素を多段階的に供給して、少なくともＣｕおよびＩｎを含む前駆体を作製する。この前駆体作製は、第１工程として、Ｉｎターゲットを用いてＩｎを供給した後、第２工程として、Ｃｕターゲットを用いてＣｕを供給することにより実施される。続いて、Ｓｅ蒸気を照射しながら、または、Ｓｅを含む雰囲気中で、前記前駆体を熱処理し、ＣｕＩｎＳｅ2膜が形成される。
【０００６】
【発明が解決しようとする課題】
前述したように、スパッタ法を用いる方法は、蒸着法に比べて、大面積の成膜には有効である。そのため、ＣＩＧＳ膜作製においても、スパッタ法を用いることが検討されている。この場合、Ｇａ供給源としては、Ｃｕ−Ｇａ合金ターゲットが使用される。Ｇａは比較的融点が低く、Ｇａ単体からなるターゲットを作製することが困難であり、また、同族元素であるＩｎとの合金ターゲットの作製も困難だからである。そのため、スパッタ法を用いる場合、Ｇａは、常にＣｕと同時に供給されることとなる。
【０００７】
スパッタ法を用いてＣＩＧＳ膜を作製する方法としては、前述したようなＣＩＳ膜作製方法において、Ｃｕターゲットに代えてＣｕ−Ｇａ合金ターゲットを用いる方法が考えられる。すなわち、第１工程として、Ｉｎターゲットを用いて基板にＩｎを供給し、第２工程として、Ｃｕ−Ｇａ合金ターゲットを用いてＣｕおよびＧａを供給して前駆体薄膜を作製した後、Ｓｅ蒸気を照射しながら、または、Ｓｅを含む雰囲気中で前記前駆体薄膜を熱処理する。前記前駆体薄膜は、図７に示すように、Ｉｎを含む第１層５１と、ＣｕおよびＧａを含む第２層５２とが、基板１０上に順に積層した構造を有する。
【０００８】
しかしながら、前記方法により作製したＣＩＧＳ膜においては、Ｇａが表面側に偏析し、膜厚方向におけるＧａ分布が不均一になる傾向があった。このようなＣＩＧＳ膜組成の不均一性は、これを光吸収層として太陽電池セルを作製した場合に良好な電池特性が得られないなどの不利益を引き起こすため、問題となっていた。
【０００９】
本発明は、ＩＢ族元素と、IIIＢ族元素としてＩｎおよびＧａと、VIＢ族元素とを含み、その膜厚方向におけるＧａ分布の均一性が良好な化合物半導体薄膜を製造するための方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明の第１の製造方法は、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素がＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第１工程と、この第１工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第２工程と、この第２工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第３工程とを有することを特徴とする。
【００１１】
なお、本明細書において、「ＩＢ族元素」とは、ＩＢ族に属する元素の少なくとも１つであり、「IIIＢ族元素」とは、IIIＢ族に属する元素の少なくとも１つであり、「VIＢ族元素」とは、VIＢ族に属する元素の少なくとも１つである。
【００１２】
前記第１の製造方法においては、前駆体薄膜を、基板側から順に第１層、第２層および第３層が積層した三層構造（但し、層間の境界は必ずしも明確である必要はない。）とし、その第２層にＧａを含有させ、これを後の熱処理工程において第１層側および第３層側に向けて拡散させることができる。そのため、均一な分布を達成するために必要とされるＧａの拡散距離が比較的短くなる。
【００１３】
従来のＧａ偏析という問題は、Ｇａは、Ｃｕ、ＩｎおよびＳｅに比べて拡散速度が遅いため、所定時間内に十分に拡散できないということに起因するものと考えられる。しかしながら、前記第１の製造方法によれば、前述したように、均一な分布を達成するために必要とされるＧａの拡散距離を短くすることができるため、Ｇａが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【００１４】
前記第１の製造方法においては、前記前駆体薄膜が、更に、前記VIＢ族元素を含んでいてもよい。この場合、前記VIＢ族元素は、前記第１工程、前記第２工程および前記第３工程のうちの少なくとも一つの工程において、前記VIＢ族元素を前記基板に供給すればよい。
【００１５】
また、前記第１の製造方法においては、前記第１工程が、前記基板にＩｎを供給する工程であることが好ましい。
【００１６】
また、前記第１の製造方法においては、前記第１工程および前記第３工程が、前記基板にＩｎ、前記ＩＢ族元素およびＧａを供給する工程であってもよい。
【００１７】
また、前記第１の製造方法においては、前記第２工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００１８】
前記目的を達成するため、本発明の第２の製造方法は、ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素としてＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板上に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板に前記ＩＢ族元素およびＧａを供給する第１工程と、この第１工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第２工程と、この第２工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第３工程とを有することを特徴とする。
【００１９】
このような製造方法によれば、前駆体薄膜を、基板側から順に第１層、第２層および第３層が積層した三層構造（但し、層間の境界は必ずしも明確である必要はない。）とし、その第１層および第３層にＧａを含有させ、これを後の熱処理工程において第２層側に向けて拡散させることにより、化合物半導体薄膜を形成する。そのため、均一な分布を達成するために必要とされるＧａの拡散距離を短くすることができ、Ｇａが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【００２０】
前記第２の製造方法においては、前記前駆体薄膜が、更に前記VIＢ族元素を含んでいてもよい。この場合、前記VIＢ族元素は、前記第１工程、前記第２工程および前記第３工程のうちの少なくとも一つの工程において、前記VIＢ族元素を前記基板に供給すればよい。
【００２１】
前記第２の製造方法においては、前記第１工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００２２】
また、前記第２の製造方法においては、前記第２工程が、前記基板にＩｎを供給する工程であることが好ましい。
【００２３】
また、前記第２の製造方法においては、前記第２工程が、前記基板にＩｎ、前記ＩＢ族元素およびＧａを供給する工程であってもよい。
【００２４】
また、前記第２の製造方法においては、前記第３工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給されてもよい。
【００２５】
前記第１および第２の製造方法においては、前記前駆体薄膜を熱処理する工程における処理温度が、前記前駆体薄膜を形成する工程における処理温度よりも高いことが好ましい。
【００２６】
また、前記第１および第２の製造方法においては、前記ＩＢ族元素が、ＣｕおよびＡｇから選ばれる少なくとも１種を含み、前記VIＢ族元素が、Ｓｅ、ＳおよびＴｅから選ばれる少なくとも１種を含むことが好ましい。
【００２７】
【発明の実施の形態】
次に、本発明の実施形態について説明する。なお、以下の説明においては、ＩＢ族元素としてＣｕを用い、IIIＢ族元素としてＧａおよびＩｎを用い、VIＢ族元素としてＳｅを用いて、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2膜を製造する場合を例示するが、本発明はこれに限定されるものではない。
【００２８】
（第１の実施形態）
図４は、本実施形態に係る化合物半導体薄膜の製造方法に使用し得る装置の一例を示す模式図である。また、図５は、スパッタ源および蒸着源の配置の一例を示す模式図であり、前記配置を容器１上方から見た配置を示す図である。
【００２９】
この製造装置においては、排気口を備えた真空容器１の内部に、Ｉｎターゲットを設置したスパッタ源３ａと、Ｃｕターゲットを設置したスパッタ源３ｂと、Ｃｕ−Ｇａ合金ターゲットを設置したスパッタ源３ｃと、Ｓｅ蒸着源２とが配置されている。スパッタ源は、それぞれ、シャッター４を備えている。このシャッターは、スパッタ源が放電停止している間、ターゲット表面を覆うように制御される。また、各スパッタ源は、ＤＣ電源５またはＲＦ電源７から電力が印加され得るように構成されている。ＲＦ電源７には、整合器６およびブロッキングコンデンサ８が接続されている。
【００３０】
容器１内には、均熱材１１に取付けられた基板１０を保持するための基板サセプタ１３が配置されており、基板サセプタ１３は基板回転軸１４に接続されている。更に、容器１内には、基板１０を加熱するためのヒータ１２が配置されている。ヒータ１２は、例えばランプ式ヒータであり、これにより所望の基板温度が得られるよう制御される。また、容器１には、Ａｒガス供給ライン９が接続されている。
【００３１】
なお、図４は３個のスパッタ源を備えた装置を例示しているが、本発明の製造方法に使用し得る装置はこれに限定されるものではない。
【００３２】
次に、本実施形態に係る化合物半導体の製造方法について、前記装置を用いて実施する場合を例に挙げて説明する。
【００３３】
まず、表面に導電膜を備えた基板を作製する。導電膜としては、例えばＭｏ膜を使用することができ、基板としては、例えばガラス基板を使用することができる。また、導電膜の成膜方法としては、例えば、スパッタリング法を採用することができる。
【００３４】
前記基板１０を均熱板１１に接触させるようにして取付け、これを基板サセプタ１３に取付けた後、容器１内を排気する。続いて、ヒータ１２を用いて、均熱板１１を介して、基板１０を加熱する。加熱は、基板１０に形成された導電膜表面の温度が、例えば２０〜４５０℃、好ましくは２５０〜４００℃となるように制御される。また、Ａｒガス供給ライン９より、容器１内にＡｒガスが供給される。
【００３５】
基板１０が所定の温度に達し、ほぼ一定温度になると、回転駆動軸１４を作動させて基板サセプタ１３を回転させ、これにより基板１０を回転させる。このとき、容器１内の圧力がほぼ一定に保たれるように、Ａｒガスの供給および排気が制御される。容器１内の圧力は、例えば０．１〜５．０Ｐａ、好ましくは０．１〜３．０Ｐａに保たれる。
【００３６】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００３７】
第１工程は、基板１０上にＩｎを供給する工程である。まず、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＩｎターゲット表面をクリーニングしてもよい。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを基板１０表面に供給する。所定時間経過後に、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００３８】
前記第１工程により、基板１０上に、Ｉｎを含む第１層が形成される。前記第１層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．６〜１．０μｍである。
【００３９】
また、前記第１工程においては、基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。
【００４０】
第２工程は、前記第１層２１上にＣｕおよびＧａを供給する工程である。Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＣｕ−Ｇａ合金ターゲット表面をクリーニングしてもよい。ＣｕおよびＧａの放出が安定した時点で、スパッタ源３ｃに設けられたシャッター４を開き、ＣｕおよびＧａを供給する。所定時間経過後に、スパッタ源３ｃに設けられたシャッター４を閉じ、ＣｕおよびＧａの供給を終了する。ＣｕおよびＧａの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００４１】
前記第２工程により、前記第１層上に、ＣｕおよびＧａを含む第２層が形成される。前記第２層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。ここで、「第２層の層厚」とは、第２工程終了時における前駆体薄膜の膜厚（第１層と第２層との合計膜厚）から、第１工程終了時における前駆体薄膜の膜厚（第１層の膜厚）を差し引いた値である（以下、同じ。）。
【００４２】
前記第２工程においては、ＣｕおよびＧａを供給するとともに、Ｓｅを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱してもよい。更に、前記第２工程においては、Ｉｎを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。
【００４３】
第３工程は、第２層２２上にＣｕを供給する工程である。Ｃｕターゲットが設置されたスパッタ源３ｂを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタにより、Ｃｕターゲット表面をクリーニングしてもよい。Ｃｕの放出が安定した時点で、スパッタ源３ｂに設けられたシャッター４を開き、Ｃｕを供給する。所定時間経過後に、スパッタ源３ｂに設けられたシャッター４を閉じ、Ｃｕの供給を停止する。Ｃｕの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００４４】
前記第３工程により、前記第２層上にＣｕを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍ、である。ここで、「第３層の層厚」とは、第３工程終了時における前駆体薄膜の膜厚（第１層、第２層および第３層の合計膜厚）から、第２工程終了時における前駆体薄膜の膜厚（第１層と第２層との膜厚）を差し引いた値である（以下、同じ。）。
【００４５】
前記第３工程においては、基板にＣｕを供給するとともに、Ｉｎを供給してもよい。すなわち、スパッタ源３ｂに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。更に、前記第３工程において、Ｓｅを供給してもよい。すなわち、スパッタ源３ｂに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱してもよい。
【００４６】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図１は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜２０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、Ｉｎを含む第１層２１と、ＣｕおよびＧａを含む第２層２２と、Ｃｕを含む第３層２３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００４７】
また、前駆体薄膜の別の作製方法として、第１工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。但し、この場合、第２工程および第３工程の少なくとも一方において、Ｉｎを供給する必要がある。
【００４８】
前駆体薄膜に含まれる各元素の比率は、特に限定するものではなく、所望の化合物半導体薄膜の組成に応じて適宜設定することができる。前駆体薄膜におけるＣｕの割合は、例えば１０〜２５原子％、好ましくは２３．０〜２４．９原子％である。また、前駆体薄膜におけるＩｎの割合は、例えば０．１〜４０原子％、好ましくは２５．１〜２７原子％であり、Ｇａの割合は、例えば７．５〜４０原子％、好ましくは７．５〜２７原子％である。更に、Ｓｅの割合は、例えば４０〜９０原子％、好ましくは５０〜８０原子％である。なお、前駆体薄膜に含まれる各元素の比率は、前記第１、第２および第３工程における各元素の供給量により調整される。
【００４９】
前記前駆体薄膜を作製した後、各スパッタ源の電力印加を停止し、好ましくはＡｒガスの供給を停止する。
【００５０】
続いて、Ｓｅ蒸着源２を加熱し、前記前駆体薄膜にＳｅを供給しながら、ヒータ１２を用いて前記前駆体薄膜を加熱する。加熱温度は、基板１０の導電膜表面が、前記前駆体薄膜作製時よりも高い温度、例えば３００〜６００℃、好ましくは４５０〜５５０℃、更に好ましくは４００〜５００℃となるように設定される。加熱時間は、例えば１秒〜１０分間、好ましくは１秒〜５分間である。所定時間経過後、ヒータ１２の基板１０への加熱を停止する。加熱停止後、または、加熱停止から所定時間（例えば１秒〜２０分間、好ましくは１秒〜１０分間）経過後に、Ｓｅの供給を停止する。
【００５１】
この工程により、前駆体薄膜中にＳｅが取り込まれるとともに、前記前駆体薄膜を構成する各元素が熱拡散し、化合物半導体薄膜が形成される。前記化合物半導体薄膜におけるＣｕの割合は、例えば１０〜２５原子％、好ましくは２３．０〜２４．９原子％である。また、前記化合物半導体薄膜におけるＩｎの割合は、例えば３〜４０原子％、好ましくは２５．１〜２７原子％であり、Ｇａの割合は、例えば７．５〜４０原子％、好ましくは７．５〜２７原子％である。更に、Ｓｅの割合は、例えば４０〜９０原子％、好ましくは５０〜８０原子％である。
【００５２】
（第２の実施形態）
本発明の第２の実施形態に係る製造方法を、図４および図５に示す装置を用いて実施する場合を例に挙げて説明する。本実施形態は、前駆体形成工程において、第３工程を、Ｉｎを供給する工程とすること以外は、第１の実施形態と実質的に同様に実施することができる。
【００５３】
まず、表面に導電膜を備えた基板１０を作製し、これを均熱板１１と共に基板サセプタ１３に取付けた後、容器１内を排気する。続いて、基板の加熱およびＡｒガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸１４を作動させて、基板１０を回転させる。なお、以上の工程は、第１の実施形態と同様にして実施することができる。
【００５４】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００５５】
第１工程として、基板１０上にＩｎを供給して、Ｉｎを含む第１層を形成した後、第２工程として、第１層上にＣｕおよびＧａを供給して、ＣｕおよびＧａを含む第２層を形成する。なお、この第１および第２工程は、第１の実施形態と実質的に同様である。
【００５６】
続いて、第３工程として、第２層上にＩｎを供給する。すなわち、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを供給する。所定時間経過後に、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００５７】
この実施形態においては、第２層上に、Ｉｎを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．６〜１．０μｍである。
【００５８】
また、前記第３工程においては、前記基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。
【００５９】
また、本実施形態では、第１工程および第３工程において、更に、ＣｕおよびＧａを供給してもよい。すなわち、第１および第３工程において、スパッタ源３ａに電力を印加するとともに、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃに電力を印加してもよい。
【００６０】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図２は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜３０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、Ｉｎを含む第１層３１と、ＣｕおよびＧａを含む第２層３２と、Ｉｎを含む第３層３３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００６１】
また、前駆体薄膜の別の作製方法として、第１工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。なお、この方法において、第２工程および第３工程は、前述した方法と同様にして実施できる。
【００６２】
なお、前駆体薄膜に含まれる各元素の比率は、第１の実施形態と同様に調整することができる。
【００６３】
続いて、前駆体薄膜にＳｅを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第１の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第１の実施形態と同様とすることができる。
【００６４】
（第３の実施形態）
本発明の第３の実施形態に係る製造方法の一例を、図４および図５に示す装置を用いて実施する場合を例に挙げて説明する。
【００６５】
まず、表面に導電膜を備えた基板１０を作製し、これを均熱板１１と共に基板サセプタ１３に取付けた後、容器１内を排気する。続いて、基板の加熱およびＡｒガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸１４を作動させて、基板１０を回転させる。なお、以上の工程は、第１の実施形態と同様にして実施することができる。
【００６６】
続いて、基板１０上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第１工程、第２工程および第３工程をこの順序で実施することにより為される。
【００６７】
第１工程は、基板１０上にＣｕおよびＧａを供給する工程である。まず、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＣｕ−Ｇａ合金ターゲット表面をクリーニングしてもよい。ＣｕおよびＧａの放出が安定した時点で、スパッタ源３ｃに設けられたシャッター４を開き、ＣｕおよびＧａを基板１０表面に供給する。所定時間経過後に、スパッタ源３ｃに設けられたシャッター４を閉じ、ＣｕおよびＧａの供給を終了する。ＣｕおよびＧａの供給時間は、例えば１〜３０分間、好ましくは３〜２０分間である。
【００６８】
前記第１工程により、基板１０上に、ＣｕおよびＧａを含む第１層が形成される。前記第１層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。
【００６９】
また、前記第１工程においては、基板にＣｕおよびＧａを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ｃに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。更に、前記第１工程においては、ＣｕおよびＧａに加えて、Ｉｎを供給してもよい。すなわち、スパッタ源３ｃに電力を印加するとともに、Ｉｎターゲットが設置されたスパッタ源３ａに電力を印加してもよい。
【００７０】
第２工程は、前記第１層上にＩｎを供給する工程である。まず、Ｉｎターゲットが設置されたスパッタ源３ａを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりＩｎターゲット表面をクリーニングしてもよい。Ｉｎの放出が安定した時点で、スパッタ源３ａに設けられたシャッター４を開き、Ｉｎを供給する。所定時間経過後、スパッタ源３ａに設けられたシャッター４を閉じ、Ｉｎの供給を終了する。Ｉｎの供給時間は、例えば３〜６０分間、好ましくは５〜４５分間である。
【００７１】
前記第２工程により、前記第１層上に、Ｉｎを含む第２層が形成される。前記第２層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは３〜２０μｍである。
【００７２】
また、前記第２工程においては、基板にＩｎを供給するとともに、Ｓｅを供給してもよい。この場合、スパッタ源３ａに電力を印加するとともに、Ｓｅ蒸発材料が設置された蒸着源２を加熱すればよい。更に、前記第２工程においては、Ｉｎに加えて、ＣｕおよびＧａを供給してもよい。すなわち、スパッタ源３ａに電力を印加するとともに、Ｃｕ−Ｇａ合金ターゲットが設置されたスパッタ源３ｃに電力を印加してもよい。
【００７３】
第３工程は、前記第２層上にＣｕおよびＧａを供給する工程である。この第３工程は、前記第１工程と同様にして実施することができる。
【００７４】
前記第３工程により、前記第２層上に、ＣｕおよびＧａを含む第３層が形成される。前記第３層の層厚は、特に限定するものではないが、例えば０．３〜１．５μｍ、好ましくは０．４〜１．０μｍである。
【００７５】
前記第１、第２および第３工程を経て、前駆体薄膜が形成される。図３は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜４０は、基板１０ａ表面の導電膜１０ｂ上に形成されており、基板１０側から順に、ＣｕおよびＧａを含む第１層４１と、Ｉｎを含む第２層４２と、ＣｕおよびＧａを含む第３層４３とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【００７６】
また、前駆体薄膜の別の作製方法として、第２工程において、Ｉｎに代えて、Ｃｕを供給する方法を採用することも可能である。但し、この場合、第１工程および第３工程の少なくとも一方において、Ｉｎを供給する必要がある。
【００７７】
なお、前駆体薄膜に含まれる各元素の比率は、第１の実施形態と同様に調整することができる。
【００７８】
続いて、前記前駆体薄膜にＳｅを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第１の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第１の実施形態と同様とすることができる。
【００７９】
【実施例】
（実施例１）
図４および図５に示す装置を用いて、次の要領で化合物半導体薄膜を作製した。厚さ０．５ｍｍのソーダライムガラス基板表面に、厚さ約０．８μｍのＭｏ導電膜を形成し、これを基板として用いた。前記基板を均熱板と共に基板サセプタに取付け、容器内を排気した後、容器内にＡｒガスを供給した。また、ヒータを作動させて、基板の加熱を開始した。
【００８０】
続いて、次の第１、第２およびだ３工程を経て、前駆体薄膜を作製した。まず、第１工程として、スパッタ源３ａおよび蒸着源２を作動させ、基板上に、Ｉｎをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｉｎ−Ｓｅ層を形成した。前記Ｉｎ−Ｓｅ層の層厚は０．８μｍであった。次いで、第２工程として、スパッタ源３ａ、３ｃおよび蒸着源２を作動させ、Ｉｎに加えて、ＣｕおよびＧａをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層を形成した。前記Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層の層厚は０．７μｍであった。更に、第３工程として、スパッタ源３ｂおよび蒸着源２を作動させ、Ｃｕをスパッタリング法により供給すると同時に、Ｓｅを蒸着法により供給して、Ｃｕ−Ｓｅ層を形成した。前記Ｃｕ−Ｓｅ層の層厚は０．５μｍであった。これにより、Ｉｎ−Ｓｅ層（第１層）、Ｉｎ−Ｃｕ−Ｇａ−Ｓｅ層（第２層）およびＣｕ−Ｓｅ層（第３層）が基板上に順次積層されてなる前駆体薄膜を得た。但し、前記前駆体薄膜においては、第１層と第２層との界面が明確でなく、熱拡散により第１層と第２層とが混合した領域が存在していた。なお、前記第１工程、第２工程および第３工程は、基板温度（Ｍｏ導電膜表面の温度、以下同じ。）を４８０℃に維持し、容器内の圧力を０．２７Ｐａに保ちながら実施した。
【００８１】
次いで、Ｓｅを蒸着法により前駆体薄膜上に供給しながら、基板温度を５分間で５５０℃まで上昇させて、前駆体薄膜に熱処理を施した。その後、加熱を停止して基板を冷却した。なお、Ｓｅの供給は、基板の加熱停止後、１０分間続けた。この熱処理により、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ化合物半導体薄膜を形成した。
【００８２】
なお、本実施形態における基板温度のプロファイルは、図６に示す通りである。
【００８３】
得られた化合物半導体薄膜の組成を、エネルギー分散型Ｘ線測定により測定した。その結果、前記化合物半導体薄膜は、Ｃｕ２４．０％、Ｉｎ２１．０％、Ｇａ４．５０％、Ｓｅ５０．５％（全て原子％）の組成を有することが確認できた。これは、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2膜の化学量論比からのずれが小さく、太陽電池の光吸収層とした太陽電池の特性に適した範囲であった。
【００８４】
また、前記化合物半導体薄膜の膜厚方向におけるＧａ分布の均一性を、２次イオン質量分析法（ＳＩＭＳ）により評価したところ、Ｇａが、膜厚方向においてほぼ均一に分布していることが確認できた。
【００８５】
次に、この化合物半導体薄膜を光吸収層として、次の要領で太陽電池を作製した。まず、前記化合物半導体薄膜上に、化学析出法により層厚０．１μｍのＣｄＳ層（バッファ層）を形成した。続いて、前記ＣｄＳ層上に、スパッタ法により層厚０．１μｍのＺｎＯ層（窓層）を形成した。更に、前記ＺｎＯ層上に、スパッタ法により層厚０．１μｍのＩＴＯ（インジウム錫酸化物）層（透明導電層）を形成した。
【００８６】
得られた太陽電池は、変換効率１３％、電流密度３６ｍＡ／ｃｍ2、開放電圧５３０ｍＶ、曲性因子０．７０という良好な特性を示した。
【００８７】
【発明の効果】
以上説明したように、本発明の製造方法によれば、ＩＢ族元素と、IIIＢ族元素としてＩｎおよびＧａと、VIＢ族元素とを含む化合物半導体薄膜において、Ｇａが膜表面または裏面に偏析することを抑制し、膜厚方向におけるＧａ分布の均一性を改善することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態における前駆体薄膜の構造を示す断面図である。
【図２】 本発明の第２の実施形態における前駆体薄膜の構造を示す断面図である。
【図３】 本発明の第３の実施形態における前駆体薄膜の構造を示す断面図である。
【図４】 本発明の製造方法に使用し得る装置の一例を示す模式図である。
【図５】 図４に示す装置におけるスパッタ源および蒸着源の配置の一例を示す模式図である。
【図６】 実施例１における基板温度のプロファイルを示す図である。
【図７】 従来の製造方法における前駆体薄膜の構造を示す断面図である。
【符号の説明】
１０ａ 基板
１０ｂ 導電膜
２０，３０，４０，５０ 前駆体薄膜
２１，３１，４１，５１ 第１層
２２，３２，４２，５２ 第２層
２３，３３，４３ 第３層
Claims (13)
- ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素がＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、
スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、
前記前駆体薄膜を形成する工程は、前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第１工程と、この第１工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第２工程と、この第２工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第３工程とを有することを特徴とする化合物半導体薄膜の製造方法。 - 前記前駆体薄膜が、更に、前記VIＢ族元素を含む請求項１に記載の化合物半導体薄膜の製造方法。
- 前記第１工程が、前記基板にＩｎを供給する工程である請求項１または２に記載の化合物半導体薄膜の製造方法。
- 前記第１工程および前記第３工程が、前記基板に、Ｉｎ、前記ＩＢ族元素およびＧａを供給する工程である請求項１〜３のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第２工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給される請求項１〜４のいずれかに記載の化合物半導体薄膜の製造方法。
- ＩＢ族元素、IIIＢ族元素およびVIＢ族元素を含み、前記IIIＢ族元素としてＩｎおよびＧａを含む化合物半導体薄膜の製造方法であって、
スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記ＩＢ族元素、ＩｎおよびＧａを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIＢ族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、
前記前駆体薄膜を形成する工程は、前記基板に前記ＩＢ族元素およびＧａを供給する第１工程と、この第１工程の後に前記基板にＩｎおよび前記ＩＢ族元素から選ばれる少なくとも一方を供給する第２工程と、この第２工程の後に前記基板に前記ＩＢ族元素およびＧａを供給する第３工程とを有することを特徴とする化合物半導体薄膜の製造方法。 - 前記前駆体薄膜が、更に前記VIＢ族元素を含む請求項６に記載の化合物半導体薄膜の製造方法。
- 前記第１工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給される請求項６または７に記載の化合物半導体薄膜の製造方法。
- 前記第２工程が、前記基板にＩｎを供給する工程である請求項６〜８のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第２工程が、前記基板に、Ｉｎ、前記ＩＢ族元素およびＧａを供給する工程である請求項６〜９のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第３工程において、前記ＩＢ族元素およびＧａに加えて、Ｉｎが供給される請求項６〜１０のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記前駆体薄膜を熱処理する工程における処理温度が、前記前駆体薄膜を形成する工程における処理温度よりも高い請求項１〜１１のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記ＩＢ族元素が、ＣｕおよびＡｇから選ばれる少なくとも１種を含み、前記VIＢ族元素が、Ｓｅ、ＳおよびＴｅから選ばれる少なくとも１種を含む請求項１〜１２のいずれかに記載の化合物半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011657A JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011657A JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217213A JP2002217213A (ja) | 2002-08-02 |
| JP4056702B2 true JP4056702B2 (ja) | 2008-03-05 |
Family
ID=18878767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001011657A Expired - Fee Related JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4056702B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4320525B2 (ja) * | 2002-03-25 | 2009-08-26 | 本田技研工業株式会社 | 光吸収層の作製方法および装置 |
| US6974976B2 (en) * | 2002-09-30 | 2005-12-13 | Miasole | Thin-film solar cells |
| JP2006186200A (ja) * | 2004-12-28 | 2006-07-13 | Showa Shell Sekiyu Kk | プリカーサ膜及びその製膜方法 |
| CN100413097C (zh) * | 2005-06-03 | 2008-08-20 | 清华大学 | 铜铟镓硒或铜铟镓硫或铜铟镓硒硫薄膜太阳能电池吸收层的制备方法 |
| US8163090B2 (en) | 2007-12-10 | 2012-04-24 | Solopower, Inc. | Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation |
| US8323408B2 (en) | 2007-12-10 | 2012-12-04 | Solopower, Inc. | Methods and apparatus to provide group VIA materials to reactors for group IBIIIAVIA film formation |
| KR101385674B1 (ko) | 2013-02-01 | 2014-04-24 | 한국생산기술연구원 | 태양전지의 광흡수층 제조 방법 및 이에 의해 제조된 광흡수층 |
-
2001
- 2001-01-19 JP JP2001011657A patent/JP4056702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217213A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680182B2 (ja) | カルコパイライト型薄膜太陽電池用光吸収層の製造方法 | |
| JP3811825B2 (ja) | 光吸収層の形成方法 | |
| WO2005109525A1 (ja) | カルコパイライト型薄膜太陽電池の製造方法 | |
| JP3897622B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP4110515B2 (ja) | 薄膜太陽電池およびその製造方法 | |
| JP3831592B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP4056702B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP2007059484A (ja) | 太陽電池の製造方法および太陽電池 | |
| JPH1012635A (ja) | Ｉ−ｉｉｉ−ｖｉ２系薄膜層の形成方法及びその形成装置 | |
| TWI521729B (zh) | 用於製造銅銦二硒化物半導體薄膜的方法 | |
| TWI488313B (zh) | 用於大規模處理覆蓋玻璃基板的基於ｃｉｓ和／或ｃｉｇｓ的薄膜的熱管理和方法 | |
| JP3976626B2 (ja) | 化合物半導体薄膜の製造方法 | |
| KR101582200B1 (ko) | Ｃｚｔｓ계 태양전지용 박막의 제조방법 및 이를 통해 제조된 박막을 포함하는 czts계 태양전지 | |
| JP2004047917A (ja) | 薄膜太陽電池およびその製造方法 | |
| JP2003282600A (ja) | 光吸収層の作製方法および装置 | |
| JP4320525B2 (ja) | 光吸収層の作製方法および装置 | |
| JPH06120545A (ja) | 薄膜太陽電池の製造方法 | |
| JPH0555615A (ja) | 薄膜太陽電池の製造方法 | |
| WO2023109712A1 (zh) | 宽禁带铜镓硒光吸收层及其制备方法、太阳能电池 | |
| JP2000174306A (ja) | 化合物半導体薄膜の製造方法 | |
| JP3431318B2 (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
| JPH07216533A (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
| CN105826424B (zh) | 一种铜锌锡硫薄膜的制备方法 | |
| JP2003188396A (ja) | 光吸収層の形成方法および装置 | |
| KR102298011B1 (ko) | In-situ 스퍼터링 기반 셀렌화에 의한 CIGS 광흡수층 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |