JP4054672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4054672B2 JP4054672B2 JP2002370937A JP2002370937A JP4054672B2 JP 4054672 B2 JP4054672 B2 JP 4054672B2 JP 2002370937 A JP2002370937 A JP 2002370937A JP 2002370937 A JP2002370937 A JP 2002370937A JP 4054672 B2 JP4054672 B2 JP 4054672B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- wafer
- semiconductor element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、情報通信機器や事務用電子機器の小型化、高機能化に伴ない、各電子機器に使用される半導体装置は、小型化、薄型化、高密度化、及び多端子化が要求されている。これに対して、小型多端子パッケージとして各種のCSP(Chip Scale Package;チップスケールパッケージ)が開発されている。
【0003】
特に、WL−CSP(ウェハレベルCSP)は、ウェハ上に半導体素子の電極部と外部電極端子とを接続する金属配線を形成し、半導体装置の製造工程における最終段階で個々のパッケージごとに分離する形態を採用する技術であり、ベアチップと同等なサイズの極めて小型の半導体装置を実現する技術として注目されている。
【0004】
図8は、従来のWL−CSPに係る半導体装置200を示す斜視図である。図8では、半導体装置200上に形成された樹脂層の一部を剥がして内部を部分的に露出させた状態を示している。図9は、図8に示す半導体装置200のA−A’部における断面図である。
【0005】
図8及び図9を参照して、半導体装置200は、直方体形状をした半導体素子1を備えている。半導体素子1の表面は、パッシベーション膜3で覆われている。半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各半導体素子1の表面には、複数個の半導体素子電極2が配置されている。各開口から各半導体素子電極2がそれぞれ露出している。パッシベーション膜3を覆うように第1の樹脂層5が形成されている。第1の樹脂層5には、パッシベーション膜3に形成された開口を通って半導体素子電極2が露出するように複数の開口部6が形成されている。第1の樹脂層5上に複数個の金属配線7が形成されている。各金属配線7は、各開口部6を通って各半導体素子電極2とそれぞれ接続されている。各金属配線7の各半導体素子電極2と反対側の一端に略円形状をした金属ランド8がそれぞれ形成されている。金属ランド8は、第1の樹脂層5上にマトリックス状に複数個配置されている。第1の樹脂層5、各金属配線7、及び各金属ランド8を覆うように第2の樹脂層9が形成されている。各金属ランド8が露出するように複数の開口部10が第2の樹脂層9にマトリックス状に形成されている。各開口部10に対応して複数個の外部電極端子11が第2の樹脂層9上にマトリックス状に形成されている。各外部電極端子11は、各開口部10を通って各金属ランド8とそれぞれ接続されている。
【0006】
図8に示す半導体装置200において、A−A’部における断面に係る構成は、上述した図9に示す構成以外に、図10に示す構成の場合もある。図10に示す構成は、特許文献1に開示されたものである。半導体装置200の熱放散性を向上させるため、半導体素子1の裏面に接着材12を介して冷却用ヒートシンク材13が貼り付けられている以外は、図9に示す構成と同様な構成である。
【0007】
図11は、外部と電気的接続を行なうための半導体素子電極2が複数個表面に配置された半導体素子1が、複数個集合して形成されたウエハ30を示す斜視図である。各半導体素子1上にパッシベーション膜3が形成されている。各半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各開口から半導体素子電極2がそれぞれ露出している。
【0008】
図11に示すウエハ30における各半導体素子1上に樹脂層や金属配線が順次形成され、その後各半導体素子1ごとに分離されることによって、各半導体素子1にそれぞれ図8に示す半導体装置200が形成される。図12(a)〜図12(d)及び図13(a)は、半導体装置200の製造工程を示す断面図であり、図8に示す半導体装置200のA−A’部における断面に係る構成が形成される工程を示すものである。図13(b)は、図11に示すウエハ30における各半導体素子1上に樹脂層や金属配線が順次形成された後のウエハ30が、ダイシングブレード14を用いて各半導体素子1ごとに分離されている状態を示す斜視図である。各半導体素子1上に第2の樹脂層9が形成されている。各半導体素子1上に複数個の外部電極端子11がマトリックス状に形成されている。各半導体素子1によってそれぞれ半導体装置200が構成されている。
【0009】
図13(c)は、半導体素子200を示す斜視図であり、図8と対応するものである。図13(c)において、図8に示した部分と同一の部分には同一の参照符号を付してその説明を省略する。図14は、図8に示す半導体装置200のA−A’部における断面に係る構成において、半導体素子1の裏面に塗布された接着剤12を介して半導体素子1の裏面にヒートシンク材13が貼りつけられた構成を示す断面図である。
【0010】
以下、従来のWL−CSPに係る半導体装置200の製造方法について、図面を参照しながら説明する。
【0011】
まず、図11を参照して、外部と電気的接続を行なうための半導体素子電極2がそれぞれ複数個表面に配置された半導体素子1が、複数個集合して形成されたウエハ30を準備する。各半導体素子1上にパッシベーション膜3が形成されている。各半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各開口から各半導体素子電極2がそれぞれ露出している。図12(a)を参照して、図11に示すウエハ30における各半導体素子1の表面と各半導体素子電極2とを覆うようにパッシベーション膜3が形成されている。パッシベーション膜3には、各半導体素子電極2がそれぞれ露出するように開口部4が複数形成されている。
【0012】
次に、図12(b)を参照して、パッシベーション膜3上に感光性の絶縁性樹脂を塗布して第1の樹脂層5を形成する。そして、フォトリソグラフィ法を用いてパターン露光と現像を行ない、各半導体素子電極2がそれぞれ露出するように第1の樹脂層5に開口部6を複数形成する。
【0013】
次いで、第1の樹脂層5上に感光性レジストを塗布し、パターン露光と現像を行ってメッキレジストを形成する。続いて、図12(c)を参照して、メッキレジストを除去して所定のパターン形状を形成し、そのパターン形状に沿って銅(Cu)を用いて金属配線7を電解メッキにより複数個形成すると共に、各金属配線7の各半導体素子電極2と反対側の一端に金属ランド8をそれぞれ形成する。これと同時に、各金属配線7は、各開口部6を通って各半導体素子電極2とそれぞれ接続する。
【0014】
続いて、図12(d)を参照して、第1の樹脂層5上に、各金属配線7及び各金属ランド8を覆うようにポリイミドを塗布して第2の樹脂層9を形成し、フォトリソグラフィ法を用いて、第2の樹脂層9に開口部10を各金属ランド8が露出するようにマトリックス状に複数形成する。
【0015】
そして、図13(a)を参照して、半田ペーストを第2の樹脂層9の各開口部10上に印刷し、さらに溶融させて外部電極端子11を、各外部電極端子11が各開口部10を通って各金属ランド8と接続するように複数個形成する。以上の工程によって、ウエハ30における各半導体素子1がそれぞれ図8に示した半導体装置200となる。
【0016】
その後、図13(b)を参照して、ダイシングブレード14を用いて各半導体素子1ごと、即ち各半導体装置200ごとにウエハ30を分離し、図13(c)を参照して、WL−CSPに係る半導体装置200を得る。なお、この後、図14を参照して、図13(a)に示す半導体素子1の裏面に接着剤12を塗布し、さらに接着剤12を介してヒートシンク材13を貼り付ける場合もある。この場合は、ヒートシンク材13により、半導体装置200の熱放散性が向上する。
【0017】
上述した製造工程により得られる半導体装置200では、実装基板と半導体装置200との固定や、外部の素子と半導体素子電極2との電気的接続は、全て外部電極端子11を介して行なわれる。また、第1の樹脂層5と第2の樹脂層9とは、金属配線7、金属ランド8、及び半導体素子電極2と外部とを電気的に絶縁する機能を備える。さらに、第1の樹脂層5と第2の樹脂層9とは、半導体装置200を実装基板に実装した後、半導体装置200と実装基板との熱膨張率の差等により生じる応力を緩和して、半導体装置200の損傷を防ぐ機能も備える。
【0018】
【特許文献1】
特開平10−284634号公報(第4頁、第1図(a))
【0019】
【発明が解決しようとする課題】
しかし、上述した従来技術においては、ウエハ30における各半導体素子1上に形成された第1の樹脂層5、第2の樹脂層9、又は金属配線7に内部応力が発生することによって、図15を参照して、ウエハ30の表面を内側にして、ウエハ30の片側の端部が5mm以上反ることがあった。この反りが原因となって、半導体装置200の製造工程において、ウエハ30の搬送時に、ウエハ30に割れや欠けが生じ、半導体装置200の生産歩留りが低下していた。図15は、従来例におけるウエハ30の断面図であり、詳しくは、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じた内部応力が矢印15の方向に作用してウエハ30がその表面を内側として反る状態を示す断面図である。図15を参照して、第1の樹脂層5、金属配線7、及び第2の樹脂層9の上に複数個の外部電極端子11が形成されている。
【0020】
また、上述した従来技術においては、各半導体素子1ごとにウエハ30を分離した後も、ウエハ30の状態で生じた内部応力が各半導体装置200に残留し、半導体装置200に反りが生じることがあった。通常、半導体装置200のコプラナリティ(端子最下面均一性)は50μm以下であることが必要とされ、20μm〜30μmであることが望まれる。ここで、「端子最下面均一性」とは、半導体装置200の表面に形成された各外部電極端子11の頂点の高さの均一性をいう。これに対して、半導体装置200の中心を基準として端部に10μm〜30μmの反りが発生することによって、コプラナリティが確保できず、実装基板への実装不良、特にオープン不良が発生する確率が高くなる問題があった。ここで、「実装不良」とは、半導体装置200を実装基板に半田付けにより実装する場合に各外部電極端子11と実装基板とが良好に半田付けされない状態をいい、「オープン不良」とは、実装不良が生じたときに断線状態が発生することをいう。
【0021】
さらに、上述した従来技術においては、半導体装置200の薄型化のため、ウエハ30の厚さを薄くすると、それに伴ってウエハ30に生じる反りは大きくなることから、実装不良が発生する確率はさらに高くなる。前述したように、近年、半導体装置において小型化と薄型化は必要不可欠となっており、ウエハ30に生じる反りを防止することは必須となっている。
【0022】
また、上述した従来技術において、図14に示したように、各半導体装置200の裏面に接着材12を用いてヒートシンク材13を貼り付ける場合は、半導体装置200に生じる反りを防止するため、ヒートシンク材13の厚み、ヒートシンク材13の反りの原因となる内部応力、又は接着材12の硬化収縮率等を各半導体装置200のサイズに合わせて調整する必要があった。また、各半導体装置200ごとにそれぞれヒートシンク材13を貼り付けるため、生産効率が低下する問題があり、さらに、各半導体装置200ごとにそれぞれヒートシンク材13を貼り付けるための専用設備や、各半導体装置200のサイズに合うヒートシンク材13がそれぞれ必要となる問題もあった。
【0023】
本発明は、このような従来技術における問題点を解決するためになされたものであり、その目的は、高い生産性を有し、かつ薄型化された半導体装置を提供することにある。
【0024】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、複数個の電極部が表面に配置された100〜350μmの厚みの半導体素子が複数個集合して形成されたウエハであって、前記各電極部が露出するように複数の開口が形成されたパッシベーション膜によって表面が覆われたウエハを準備するウエハ準備工程と、前記パッシベーション膜上に第1の樹脂層を形成し、前記第1の樹脂層に複数の第1開口部を前記各電極部が前記各開口において露出するように形成する第1の樹脂層形成工程と、前記第1の樹脂層上に前記各第1開口部を通って前記電極部と接続するような複数個の金属配線を形成する金属配線形成工程と、前記第1の樹脂層上に前記各金属配線を覆うように第2の樹脂層を形成し、前記第2の樹脂層に複数の第2開口部を形成する第2の樹脂層形成工程と、前記第2開口部を通って前記各金属配線と接続するような複数個の外部電極端子を形成する外部電極端子形成工程と、前記外部電極端子形成工程の後で、ダイシングにより前記各半導体素子ごとに前記ウエハを分離する分離工程とを含んでおり、前記ウエハ準備工程の後で、前記ウエハの裏面に5〜20μmの厚みの金属膜を形成する工程をさらに含んでおり、前記半導体素子の前記複数個の外部電極端子の頂点の高さの差が50μm以下であることを特徴とする。
【0026】
【発明の実施の形態】
本実施の形態に係る半導体装置の製造方法においては、複数個の電極部が表面に配置された100〜350μmの厚みの半導体素子が複数個集合して形成されたウエハであって、前記各電極部が露出するように複数の開口が形成されたパッシベーション膜によって表面が覆われたウエハを準備するウエハ準備工程と、前記パッシベーション膜上に第1の樹脂層を形成し、前記第1の樹脂層に複数の第1開口部を前記各電極部が前記各開口において露出するように形成する第1の樹脂層形成工程と、前記第1の樹脂層上に前記各第1開口部を通って前記電極部と接続するような複数個の金属配線を形成する金属配線形成工程と、前記第1の樹脂層上に前記各金属配線を覆うように第2の樹脂層を形成し、前記第2の樹脂層に複数の第2開口部を形成する第2の樹脂層形成工程と、前記第2開口部を通って前記各金属配線と接続するような複数個の外部電極端子を形成する外部電極端子形成工程と、前記外部電極端子形成工程の後で、ダイシングにより前記各半導体素子ごとに前記ウエハを分離する分離工程とを含む。前記ウエハ準備工程の後で、前記ウエハの裏面に5〜20μmの厚みの金属膜を形成する工程をさらに含んでおり、前記半導体素子の前記複数個の外部電極端子の頂点の高さの差が50μm以下である。これにより、高い生産性を有し、かつ薄型化された半導体装置を提供することができる。
【0027】
第1の樹脂層の厚みは5〜50μmであることが好ましい。
【0028】
金属配線の厚みは5〜10μmであることが好ましい。
第2の樹脂層の厚みは10μmであることが好ましい。
【0029】
以下、図面を参照して、本発明の実施の形態を説明する。
【0030】
図1は、本実施の形態の半導体装置100を示す斜視図である。本実施の形態では、WL−CSP(ウェハレベルCSP)により半導体装置100を製造する。図1では、半導体装置100上に形成された樹脂層の一部を剥がして内部を部分的に露出させた状態を示している。図2は、図1に示す半導体装置100のA−A’部における断面図である。
【0031】
図1及び図2を参照して、半導体装置100は、直方体形状をした半導体素子1を備えている。半導体素子1の表面は、パッシベーション膜3で覆われている。半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各半導体素子1の表面には、複数個の半導体素子電極2が配置されている。各開口から各半導体素子電極2がそれぞれ露出している。パッシベーション膜3を覆うように第1の樹脂層5が形成されている。第1の樹脂層5には、パッシベーション膜3に形成された開口を通って半導体素子電極2が露出するように複数の開口部6が形成されている。第1の樹脂層5上に複数個の金属配線7が形成されている。各金属配線7は、各開口部6を通って各半導体素子電極2とそれぞれ接続されている。各金属配線7の各半導体素子電極2と反対側の一端に略円形状をした金属ランド8がそれぞれ形成されている。金属ランド8は、第1の樹脂層5上にマトリックス状に複数個配置されている。第1の樹脂層5、各金属配線7、及び各金属ランド8を覆うように第2の樹脂層9が形成されている。各金属ランド8が露出するように複数の開口部10が第2の樹脂層9にマトリックス状に形成されている。各開口部10に対応して複数個の外部電極端子11が第2の樹脂層9上にマトリックス状に形成されている。各外部電極端子11は、各開口部10を通って各金属ランド8とそれぞれ接続されている。半導体素子1の裏面は、銅(Cu)又は銀(Ag)からなる金属膜22により覆われている。
【0032】
図3は、外部と電気的接続を行なうための半導体素子電極2が複数個表面に配置された半導体素子1が、複数個集合して形成されたウエハ20を示す斜視図である。各半導体素子1上にパッシベーション膜3が形成されている。各半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各開口から各半導体素子電極2がそれぞれ露出している。
【0033】
図3に示すウエハ20における各半導体素子1上に樹脂層や金属配線が順次形成され、その後各半導体素子1ごとに分離されることによって、各半導体素子1にそれぞれ図1に示す半導体装置100が形成される。図4(a)〜図4(d)及び図5(a)〜図5(d)は、半導体装置100の製造工程を示す断面図であり、図1に示す半導体装置100のA−A’部における断面に係る構成が形成される工程を示すものである。図6(a)は、図3に示すウエハ20における各半導体素子1上に樹脂層や金属配線が順次形成された後のウエハ20が、ダイシングブレード14を用いて各半導体素子1ごとに分離されている状態を示す斜視図である。各半導体素子1上に第2の樹脂層9が形成されている。各半導体素子1上に複数個の外部電極端子11がマトリックス状に形成されている。各半導体素子1によってそれぞれ半導体装置100が構成されている。図6(b)は、半導体素子100を示す斜視図であり、図1と対応するものである。図6(b)において、図1に示した部分と同一の部分には同一の参照符号を付してその説明を省略する。
【0034】
以下、本実施の形態のWL−CSPに係る半導体装置100の製造方法について、図面を参照しながら説明する。
【0035】
まず、図3を参照して、外部と電気的接続を行なうための半導体素子電極2がそれぞれ複数個表面に配置された半導体素子1が、複数個集合して形成されたウエハ20を準備する。各半導体素子1上にパッシベーション膜3が形成されている。各半導体素子1の周縁に沿うようにパッシベーション膜3に複数の開口が形成されている。各開口から半導体素子電極2がそれぞれ露出している。図4(a)を参照して、図3に示すウエハ20における各半導体素子1の表面と各半導体素子電極2とを覆うようにパッシベーション膜3が形成されている。パッシベーション膜3には、各半導体素子電極2がそれぞれ露出するように開口部4が複数形成されている。各半導体素子電極2には、Al−Si合金又はAl−Si−Cu合金を用いるのが好ましい。
【0036】
次に、図4(b)を参照して、各半導体素子1の裏面を研磨する。ここで方向16は、各半導体素子1の裏面を研磨する際の研磨の方向を模式的に示したものである。各半導体素子1の裏面を研磨することにより、図4(c)を参照して、各半導体素子1の厚さを所定の厚さとする。各半導体素子1の厚さは、通常は、350μm〜500μmとするのが好ましく、薄型化する場合は、100μm〜350μmとするのが好ましい。
【0037】
次いで、図4(d)を参照して、電解メッキ法又はスパッタリング法により各半導体素子1の裏面に金属膜22を形成する。金属膜22の材料としては、例えば銅(Cu)又は銀(Ag)を用いる。金属膜22の厚さは、電解メッキ法による場合は、5μm〜20μmとするのが好ましく、スパッタリング法による場合は、約1μmとするのが好ましい。電解メッキ法による場合は、電流密度等のメッキ条件を調整することによって、また、スパッタリング法による場合は、Ar(アルゴン)流量等のスパッタリング条件を調整することによって、ウエハ20の裏面に形成される金属膜22に生じる内部応力と、後述する工程において各半導体素子1の表面に形成される、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力との間のバランスを調節する。具体的には、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力が大きくなる程、金属膜22の厚さが厚くなるように各条件を調整し、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力が小さくなる程、金属膜22の厚さが薄くなるように各条件を調整する。これにより、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力によってウエハ20に生じる反り及び各半導体素子1に生じる反りが防止される。
【0038】
次に、図5(a)を参照して、パッシベーション膜3上に感光性の絶縁性樹脂を塗布して第1の樹脂層5を形成する。そして、フォトリソグラフィ法を用いてパターン露光と現像を行ない、各半導体素子電極2がそれぞれ露出するように第1の樹脂層5に開口部6を複数形成する。第1の樹脂層5の材料としては、ポリイミドを用いるのが好ましい。第1の樹脂層5の厚さは、フォトリソグラフィ法による露光性と現像性を高める観点から5μm〜50μmとするのが良く、好ましくは約10μmとするのが良い。
【0039】
次いで、第1の樹脂層5上に感光性レジストを塗布し、パターン露光と現像とを行ってメッキレジストを形成する。続いて、図5(b)を参照して、メッキレジストを除去して所定のパターン形状を形成し、そのパターン形状に沿って銅(Cu)を用いて金属配線7を電解メッキにより複数個形成すると共に、各金属配線7の各半導体素子電極2と反対側の一端に金属ランド8をそれぞれ形成する。これと同時に、各金属配線7は、各開口部6を通って各半導体素子電極2とそれぞれ接続する。金属配線7及び金属ランド8の厚さは、その電気的抵抗を低く抑えながら機械的強度を高める観点からそれぞれ5μm〜10μmとするのが良い。
【0040】
続いて、図5(c)を参照して、第1の樹脂層5上に、各金属配線7及び各金属ランド8を覆うようにポリイミドを塗布して第2の樹脂層9を形成し、フォトリソグラフィ法を用いて、第2の樹脂層9に開口部10を各金属ランド8が露出するようにマトリックス状に複数形成する。第2の樹脂層9の厚さは、ポリイミドの塗布時の平坦性を維持し、フォトリソグラフィ法による露光性と現像性とを高める観点から約10μmとするのが好ましい。
【0041】
そして、図5(d)を参照して、半田ペーストを第2の樹脂層9に形成された各開口部10の中に印刷し、さらに溶融させて外部電極端子11を、各外部電極端子11が各開口部10を通って各金属ランド8と接続するように複数個形成する。なお、外部電極端子11は、半田ペーストを用いる代わりに、各開口部10の中に半田ボールを載置して溶融させることで形成しても良い。以上の工程によって、ウエハ20における各半導体素子1がそれぞれ図1に示した半導体装置100となる。
【0042】
その後、図6(a)を参照して、ウエハ20の表面に平行な軸の周りに回転するダイシングブレード14を用いて各半導体素子1ごと、即ち各半導体装置100ごとにウエハ20を分離し、図6(b)を参照して、WL−CSPに係る半導体装置100を得る。
【0043】
図7は、本実施の形態におけるウエハ20の裏面に形成される金属膜22に生じる内部応力と、ウエハ20の表面に形成された、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力がバランスした状態を示す断面図である。図7を参照して、ウエハ20上に第1の樹脂層5、金属配線7、及び第2の樹脂層9が形成され、その上に複数個の外部電極端子11が形成されている。矢印15は、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じた内部応力が作用する方向を模式的に示したものであり、矢印15aは、金属膜22に生じた内部応力が作用する方向を模式的に示したものである。本実施の形態におけるウエハ20においては、図7を参照して、ウエハ20の表面に形成された、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力が、矢印15の方向に向かってウエハ20をその表面を内側として反らせるように作用する。これに対して、その内部応力と等しい大きさの内部応力が、ウエハ20の裏面に形成された金属膜22に生じ、矢印15aの方向に向かってウエハ20をその裏面を内側として反らせるように作用する。この状態において、第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じる内部応力が、金属膜22に生じる内部応力によって相殺される。この結果、双方の内部応力のバランスが調節され、ウエハ20の反りが防止される。
【0044】
本実施の形態における半導体装置及び半導体装置の製造方法によれば、ウエハの裏面に金属膜を形成する際の条件を調整することで、その金属膜に生じる内部応力と、ウエハの表面に形成された第1の樹脂層、第2の樹脂層、又は金属配線に生じる内部応力とのバランスを調節する。その結果、以下の効果が得られる。
【0045】
まず、第1の樹脂層、第2の樹脂層、又は金属配線に生じる内部応力によってウエハに生じる反りが防止され、半導体装置の製造工程において、ウエハの搬送時に、ウエハの割れや欠けを防止することができる。また、ウエハの状態で生じた内部応力がウエハを分離して得られる各半導体装置に残留しないため、各半導体装置の反りが防止され、各半導体装置の実装基板への実装不良が解消する。これらにより、半導体装置の生産性が向上する。
【0046】
次に、ウエハの厚さを薄くし、それに伴ってウエハに生じる反りが大きくなった場合においても、ウェハに生じる反りが効果的に防止され、その結果、半導体装置の薄型化が実現される。
【0047】
なお、本実施の形態における半導体装置及び半導体装置の製造方法によれば、各半導体素子の裏面に金属膜をウェハ状態で形成することができること、及び、金属膜の形成にあたって金属配線を形成する際に用いる設備を流用できることによって、高い生産性を確保することができる。
【0048】
【発明の効果】
本発明によれば、高い生産性を有し、かつ薄型化された半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本実施の形態における半導体装置の構成を示す斜視図である。
【図2】図1に示す半導体装置のA−A’部における断面の構成を示す断面図である。
【図3】本実施の形態における半導体素子が複数個集合して形成されたウエハを示す斜視図である。
【図4】本実施の形態における半導体装置の製造工程を示す断面図であり、
(a)は、半導体素子電極とパッシベーション膜が表面に形成された半導体素子が複数個集合して形成されたウエハを準備する工程を説明するための断面図であり、
(b)は、各半導体素子の裏面を研磨する工程を示す断面図であり、
(c)は、各半導体素子が研磨されて薄くなった状態を示す断面図であり、
(d)は、各半導体素子の裏面に金属膜を形成する工程を示す断面図である。
【図5】本実施の形態における半導体装置の製造工程を示す断面図であり、
(a)は、図4(d)に示す工程に続いて、パッシベーション膜上に第1の樹脂層を形成する工程を示す断面図であり、
(b)は、第1の樹脂層上に金属配線を形成する工程を示す断面図であり、
(c)は、第1の樹脂層上に、開口部を有する第2の樹脂層を形成する工程を示す断面図であり、
(d)は、第2の樹脂層上に、開口部を通って金属ランドと接続するように外部電極端子を形成する工程を示す断面図である。
【図6】本実施の形態における半導体装置の製造工程を示す図であり、
(a)は、図5(d)に示す工程に続いて、ダイシングブレードを用いて各半導体素子ごとにウエハを分離する工程を示す斜視図であり、
(b)は、ウエハから分離され、完成した各半導体装置を示す斜視図である。
【図7】本実施の形態のウエハにおいて、ウエハの裏面に形成された金属膜に生じる内部応力と、ウエハの表面に形成された、第1の樹脂層、第2の樹脂層、又は金属配線に生じる内部応力とがバランスした状態を示す断面図である。
【図8】従来例における半導体装置の構成を示す斜視図である。
【図9】図8に示す半導体装置のA−A’部における断面の構成を示す断面図である。
【図10】図8に示す半導体装置のA−A’部における断面の別の構成を示す断面図である。
【図11】従来例における半導体素子が複数個集合して形成されたウエハを示す斜視図である。
【図12】従来例における半導体装置の製造工程を示す断面図であり、
(a)は、半導体素子電極とパッシベーション膜とが表面に形成された半導体素子が複数個集合したウエハを準備する工程を説明するための断面図であり、
(b)は、パッシベーション膜上に第1の樹脂層を形成する工程を示す断面図であり、
(c)は、第1の樹脂層上に金属配線を形成する工程を示す断面図であり、
(d)は、第1の樹脂層上に、開口部を有する第2の樹脂層を形成する工程を示す断面図であり、
【図13】(a)は、図12(d)に示す工程に続いて、第2の樹脂層上に、開口部を通って金属ランドと接続するように外部電極端子を形成する工程を示す断面図であり、
(b)は、ダイシングブレードを用いて各半導体素子ごとにウエハを分離する工程を示す斜視図であり、
(c)は、ウエハから分離され、完成した各半導体装置を示す斜視図である。
【図14】従来例の半導体装置において、接着剤を介して半導体素子の裏面にヒートシンク材が貼りつけられた構成を示す断面図である。
【図15】従来例のウエハにおいて、ウエハの表面に形成された、第1の樹脂層、第2の樹脂層、又は金属配線に生じる内部応力によりウエハが変形した状態を示す断面図である。
【符号の説明】
1 半導体素子
2 半導体素子電極
3 パッシベーション膜
4 パッシベーション膜の開口
5 第1の樹脂層
6 第1の樹脂層の開口部
7 金属配線
8 金属ランド
9 第2の樹脂層
10 第2の樹脂層の開口部
11 外部電極端子
12 接着剤
13 ヒートシンク材
14 ダイシングブレード
15 第1の樹脂層5、第2の樹脂層9、又は金属配線7に生じた内部応力が作用する方向
15a 金属膜22に生じた内部応力が作用する方向
16 各半導体素子1の裏面を研磨する際の研磨の方向
20、30 ウエハ
22 金属膜
Claims (4)
- 複数個の電極部が表面に配置された100〜350μmの厚みの半導体素子が複数個集合して形成されたウエハであって、前記各電極部が露出するように複数の開口が形成されたパッシベーション膜によって表面が覆われたウエハを準備するウエハ準備工程と、
前記パッシベーション膜上に第1の樹脂層を形成し、前記第1の樹脂層に複数の第1開口部を前記各電極部が前記各開口において露出するように形成する第1の樹脂層形成工程と、
前記第1の樹脂層上に前記各第1開口部を通って前記電極部と接続するような複数個の金属配線を形成する金属配線形成工程と、
前記第1の樹脂層上に前記各金属配線を覆うように第2の樹脂層を形成し、前記第2の樹脂層に複数の第2開口部を形成する第2の樹脂層形成工程と、
前記第2開口部を通って前記各金属配線と接続するような複数個の外部電極端子を形成する外部電極端子形成工程と、
前記外部電極端子形成工程の後で、ダイシングにより前記各半導体素子ごとに前記ウエハを分離する分離工程とを含む半導体装置の製造方法であって、
前記ウエハ準備工程の後で、前記ウエハの裏面に5〜20μmの厚みの金属膜を形成する工程をさらに含んでおり、前記半導体素子の前記複数個の外部電極端子の頂点の高さの差が50μm以下であることを特徴とする半導体装置の製造方法。 - 第1の樹脂層の厚みは5〜50μmであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 金属配線の厚みは5〜10μmであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 第2の樹脂層の厚みは10μmであることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370937A JP4054672B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370937A JP4054672B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207267A JP2004207267A (ja) | 2004-07-22 |
JP4054672B2 true JP4054672B2 (ja) | 2008-02-27 |
Family
ID=32809968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002370937A Expired - Fee Related JP4054672B2 (ja) | 2002-12-20 | 2002-12-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4054672B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7390688B2 (en) | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
JP4950693B2 (ja) * | 2007-02-19 | 2012-06-13 | 株式会社フジクラ | 電子部品内蔵型配線基板及びその実装部品 |
JPWO2011086612A1 (ja) | 2010-01-15 | 2013-05-16 | パナソニック株式会社 | 半導体装置 |
JP2011233854A (ja) * | 2010-04-26 | 2011-11-17 | Nepes Corp | ウェハレベル半導体パッケージ及びその製造方法 |
JP5830702B2 (ja) * | 2010-04-28 | 2015-12-09 | パナソニックIpマネジメント株式会社 | 回路装置の製造方法 |
CN114099958B (zh) * | 2021-12-22 | 2023-10-13 | 江苏海莱新创医疗科技有限公司 | 电场治疗仪及其电极贴片 |
CN114099954B (zh) * | 2021-12-22 | 2023-06-06 | 江苏海莱新创医疗科技有限公司 | 电场治疗仪及其电极贴片 |
-
2002
- 2002-12-20 JP JP2002370937A patent/JP4054672B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004207267A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4130158B2 (ja) | 半導体装置の製造方法、半導体装置 | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
JP4052915B2 (ja) | 回路装置の製造方法 | |
JP2002246535A (ja) | 半導体集積回路 | |
JP2004349593A (ja) | 半導体装置及びその製造方法 | |
JP2005235860A (ja) | 半導体装置及びその製造方法 | |
TW201243972A (en) | Semiconductor chip with supportive terminal pad | |
JP3285919B2 (ja) | 半導体装置 | |
JP4049035B2 (ja) | 半導体装置の製造方法 | |
US6955944B2 (en) | Fabrication method for a semiconductor CSP type package | |
CN100501986C (zh) | 半导体装置及其制造方法 | |
JP3970210B2 (ja) | 半導体装置の製造方法 | |
JP4054672B2 (ja) | 半導体装置の製造方法 | |
JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004080006A (ja) | 半導体装置の製造方法 | |
JP4638614B2 (ja) | 半導体装置の作製方法 | |
JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
TW202247384A (zh) | 半導體裝置和製造半導體裝置的方法 | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
TWI321595B (en) | Circuit substrate and method for fabricating plating through hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |