JP4054403B2 - 磁性薄膜メモリ - Google Patents
磁性薄膜メモリ Download PDFInfo
- Publication number
- JP4054403B2 JP4054403B2 JP11104097A JP11104097A JP4054403B2 JP 4054403 B2 JP4054403 B2 JP 4054403B2 JP 11104097 A JP11104097 A JP 11104097A JP 11104097 A JP11104097 A JP 11104097A JP 4054403 B2 JP4054403 B2 JP 4054403B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic layer
- layer
- thin film
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、磁化の向きによって情報を記録し、磁気抵抗効果によって再生する磁性薄膜メモリ素子およびそれを用いた磁性薄膜メモリに関するものである。
【0002】
【従来の技術】
磁性薄膜メモリは半導体メモリと同じく可動部のない固体メモリであるが、電源が断たれても情報を失わず、繰り返し書き換え回数が無限回であり、放射線が入射しても記録内容が消失する危険性がない等、半導体メモリと比較して有利な点がある。特に近年、巨大磁気抵抗(GMR)効果を利用した薄膜磁気メモリは、従来から提案されている異方性磁気抵抗効果を用いた磁性薄膜メモリと比較して大きな出力が得られるため注目されている。
【0003】
例えば日本応用磁気学会誌VOL.20、p22(1996)には、図22に示したように硬質磁性膜HM/非磁性膜NM/軟磁性膜SM/非磁性膜NMなる構成要素を複数回積層してメモリー素子とした固体メモリが提案されている。このメモリー素子には金属導体と接合されてセンス線Sが、また、絶縁膜Iによって上記センス線Sと絶縁されたワード線Wが、各々設けられており、このワード線電流およびセンス線電流によって発生する磁界により情報の書き込みを行う。具体的には図23に示したように、ワード線Wに電流Iを流し電流の向きIDによって異なる方向の磁界を発生させて硬質磁性膜HMの磁化反転を行いメモリー状態“0”,“1”の記録を行う。例えば同図(a)に示すように正の電流を流して、同図(b)に示すように右向きの磁界を発生させて硬質磁性膜HMに“1”の記録を行い、また同図(c)に示すように負の電流を流して、同図(d)に示すように左向きの磁界を発生させて硬質磁性膜HMに“0”の記録を行う。
【0004】
情報の読み出しは図24に示すようにワード線Wに記録電流より小さい電流Iを流して軟磁性膜SMの磁化反転のみを起こし、その際の抵抗変化を測定する。巨大磁気抵抗効果を利用すれば軟磁性膜SMと硬質磁性膜HMの磁化が平行の場合と反平行の場合で抵抗値が異なるので、そのとき生ずる抵抗変化により“1”と“0”のメモリー状態を判別することができる。
【0005】
同図(a)に示したような正から負のパルスを印加すると、軟磁性膜は右向きから左向きとなり、メモリー状態“1”に対しては、同図(b)のように小さい抵抗値から同図(c)のように大きい抵抗値に変化する。メモリー状態“0”に対しては、同図(d)のように大きい抵抗値から同図(e)のように小さい抵抗値に変化する。このようにして抵抗の変化を読み取れば、記録後の軟磁性膜SMの磁化状態に関わらず硬質磁性膜HMに記録した情報の読み出しが可能であり、非破壊読み出しが可能である。
【0006】
【発明が解決しようとする課題】
しかし、上記構成の磁性薄膜メモリは、ビットセルの面積を小さくするに伴って、磁性層内部で生じる反磁界(自己減磁界)が無視できなくなり、記録保持する磁性層の磁化方向が一方向に定まらず不安定となってしまう。従って上記構成の磁性薄膜メモリは、ビットセルを微細化すると共に情報の保存ができず、高集積化が不可能であるといった欠点を有していた。
【0007】
本発明は、これらの点に鑑み、ビットセルを微細化する際に問題となる磁性薄膜の反磁界をなくし、高集積化を可能にした磁性薄膜メモリを提供することを目的とする。
【0008】
また、本発明はさらに安定した記録再生を実現し、非磁性層の製造マージンが広く、再生時間が短く、ノイズの少ない再生を実現する磁性薄膜メモリの記録再生方法提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第1磁性層と、この第1磁性層の磁化配向と平行または反平行に磁化配向し第1磁性層よりも高い保磁力を有する第2磁性層と、この第1磁性層と第2磁性層との層間に設けられた非磁性層とを有し、前記第1磁性層の磁化方向とこの第2磁性層の磁化方向が平行のときは低い抵抗値を示し、反平行のときは平行状態に比較して高い抵抗値を示す磁気抵抗素子を用いた磁性薄膜メモリ素子であって、前記第1磁性層および第2磁性層と共に前記非磁性層を囲むように前記第1磁性層および第2磁性層に接して第3磁性層が設けられ、外部磁界が0のときには前記第1磁性層の磁化方向と前記第2磁性層の磁化方向が反平行状態を示して第1磁性層、第2磁性層および第3磁性層により前記この非磁性層を囲む閉磁路を構成することを特徴とする磁性薄膜メモリ素子に関する。
【0010】
第1磁性層および第2磁性層は、磁性層内部の内で主に膜面内方向に磁化配向しており、第3磁性層は第1磁性層と第2磁性層の磁化状態が安定になるように磁化配向する。
【0011】
第3磁性層の磁気異方性は、第1磁性層および第2磁性層の磁気異方性より小さいことが好ましい。
【0012】
第3磁性層は、NiFeおよびNiFeCo等のNiおよびFeを主要構成成分とする金属膜からなることが好ましい。
【0013】
また、第3磁性層は、垂直磁化膜を用いることも好ましく、例えばGdFe、TbFeおよびNdFeからなる群より選ばれる少なくとも1種の合金を含む金属膜からなることが好ましい。特にGdFe、およびTbFeが好ましい。
【0014】
第3磁性層は、第1磁性層および第2磁性層の側面に接して設けられるか、または第1磁性層と第2磁性層の層間にあって非磁性層の一部を置換する形で非磁性層の両端に設けられることが好ましい。
【0015】
本発明の磁性薄膜素子は、直列に配列して隣接する磁性薄膜素子同士を接続して用いられる。第3磁性層を、第1磁性層および第2磁性層の側面に接して設ける場合は、第3磁性層は直列に並んだメモリ素子の間を充填する形で設けると構造が簡略になって好ましい。この場合には第3磁性層の上部に良導体が設けられ、両端のメモリ素子の一部に接するように設けられることがメモリセル間の抵抗値を小さくできるために好ましい。この良導体はAl等の抵抗率の低い材料を主成分とすることがよい。そして第3磁性層はNiFeおよびNiFeCo等のNiおよびFeを主要構成成分として含む金属膜を用いることがさらに好ましい。
【0016】
第3磁性層を、第1磁性層と第2磁性層の層間に設けて非磁性層の一部を置換する形で非磁性層の両端に設ける場合は、第3磁性層の全体の長さは、磁気抵抗効果を妨げないために、非磁性層の長さの3分の1以下として調整することが好ましい。さらにこの場合、第3磁性層は垂直磁化状態にあるので、第3磁性層は垂直磁化膜を用いることが好ましく、材料としてはGdFeおよびTbFeからなる群より選ばれる少なくとも1種の合金を含む金属膜を用いることが好ましく、特にGdFeまたはTbFeの合金膜が好ましい。
【0017】
第1磁性層の保磁力は、第2磁性層の保磁力よりも小さく、具体的には、第1磁性層の保磁力は第2磁性層の保磁力の半分以下であることが好ましい。第2磁性層の保磁力は5[Oe]以上で50[Oe]以下であることがさらに好ましく、この場合、第1磁性層の保磁力は、2[Oe]以上で25[Oe]以下であることが好ましい。
【0018】
本発明の磁性薄膜メモリ素子の非磁性層は良導体である。好ましくは、CuおよびCuAl、CuAu、CuAg等のCuを構成成分とする良導体を用いると、磁性層とフェルミエネルギー準位が近く、密着性もよいので抵抗の差が生じ易く好ましい。最も好ましくはCuである。
【0019】
非磁性層の膜厚は5オングストローム以上60オングストローム以下であることが好ましい。
【0020】
第1磁性層はNi、FeおよびCoからなる群より選ばれる少なくとも1種を構成成分とする金属膜からなることが好ましい。
【0021】
また第1磁性層は、CoおよびFeを主要構成成分とするアモルファス合金膜からなることが好ましい。
【0022】
第1磁性層の膜厚は20オングストローム以上200オングストローム以下であることが好ましい。
【0023】
第2磁性層はFeおよび/またはCoを主要構成成分とする金属膜からなることが好ましい。
【0024】
また、前記第2磁性層の膜厚は20オングストローム以上200オングストローム以下であることが好ましい。
【0025】
本発明の磁性薄膜メモリ素子の第1磁性層および第2磁性層は、膜面内の一方向に磁化配向しており、このために膜面内に一軸異方性をもたせることが好ましい。この磁化容易軸をもたせるには、第1磁性層および第2磁性層の幅と長さの比が2以上となるように形成すると容易に達成することができる。本出願において磁性層、素子等の「長さ」とは、磁化方向の距離をいうものとし、「幅」とは、長さと直角方向の距離をいうものとする。
【0026】
また別の方法として、第1磁性層および第2磁性層を、成膜する際に膜面内の一方向に10[Oe]以上の外部磁界を印加して行うことが好ましい。さらに好ましくは、50[Oe]以上の磁界を成膜中に一方向に印加するのがよい。第1磁性層および第2磁性層の長さと幅の比が2以上として、長さ方向に磁界を印加するとさらに効果的である。
【0027】
用いられる基板は、特に制限はないが、シリコン基板を用いることが好ましい。メモリ動作に必要なスイッチング素子、センス回路、ドライバー、アンプ等の半導体素子を本発明の磁性薄膜メモリ素子と同一の基板上に作成することが可能となるからである。
【0028】
また、本発明の磁性薄膜メモリ素子では、第1磁性層および第2磁性層の長さ(磁化方向)を0.4μm以下にすることが可能であり、メモリの集積度が高く本発明の効果が顕著になるため好ましい。さらに0.2μm以下とすることができる。
【0029】
また磁性薄膜メモリ素子を複数個直列に配列させて用いる場合に、前記第2磁性層の間隔を0.1μm以下にすることが可能であり、集積度が向上しかつ、本発明の効果が顕著になるため好ましい。
【0030】
本発明の磁性薄膜メモリは、マトリックス状に配列された複数の前記磁性薄膜メモリ素子と、縦または横方向に並ぶこの磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられる第1ワード線と、この第1ワード線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられる第2ワード線とを備えている。
【0031】
この場合の情報の記録は、前記第1ワード線と第2ワード線に電流を流しこの電流により生じる合成磁界により前記第2磁性層の磁化方向を定め、前記ワード線の電流を流す方向を変えることにより“0”と“1”の状態を記録するで行うことができる。
【0032】
また、本発明の磁性薄膜メモリは、マトリックス状に配列された複数の前記の磁性薄膜メモリ素子と、縦または横方向に並ぶこの磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられるワード線とを備えたものである。
【0033】
この場合の情報の記録は、ワード線とセンス線に電流を流しこの電流により生じる合成磁界により前記第2磁性層の磁化方向を定め、前記ワード線の電流を流す方向を変えることにより“0”と“1”の状態を記録する方法で行うことができる。
【0034】
本発明において、このようにマトリックス状に配列された磁性薄膜メモリに記録された情報を再生するには、再生時にワード線に電流を流し、この電流により生じる磁界の方向と前記第1磁性層の磁化方向が反平行であるときに、この第1磁性層の磁化方向平行に反転させることにより生じる抵抗変化を検出することで行うことができる。
【0035】
再生の際、ワード線に流れる電流により生じる磁界は、保磁力の小さい第1磁性層の反転磁界より大きく、保磁力の大きい第2磁性層の反転磁界より小さいことが、記録を壊すことなく確実に再生できるため好ましい。
【0036】
前記抵抗変化は、縦または横方向に並ぶメモリ素子を直列に接続するセンス線の両端で測定することが好ましい。
【0037】
また再生の際に、前記のワード線に流す電流を一方向のみのパルス電流とし、その際の抵抗変化の有無を測定することで記録された情報を検出するようにすると、再生時間が短縮し好ましい。
【0038】
また、前記のワード線に流す電流を双方向のパルス電流とし、ワード線に流れる電流が反転する際の抵抗変化を検出してもよい。
【0039】
本発明の薄膜磁気メモリは、特にワード線とセンス線を用いて記録を行う場合には、第2磁性層にワード線からの強い磁化がかかることが必要なので、基板、第1磁性層、非磁性層、第2磁性層、絶縁層およびワード線がこの順で積層されることが好ましい。
【0040】
【発明の実施の形態】
本発明の磁性薄膜メモリ素子においては、保存時には記録に関わる磁性膜が閉磁路を構成するため、反磁界による悪影響をなくすことが可能であり、安定に磁化情報を保存できる。従って、1ビットのセル幅を小さくすることができ、集積度の高い磁性薄膜メモリを実現することができる。
【0041】
また隣接セルに漏洩磁界が漏れ出さないため、より安定に情報の記録再生を行うことが可能となる。
【0042】
また、再生を1パルスで行うことができるためアクセス時間を短縮することができる。
【0043】
また非磁性層の製造マージンを広げることが可能であり、再生時の抵抗ばらつきを抑えることができS/Nを向上させることができる。
【0044】
[磁性薄膜メモリ素子の構成]
次に本発明を図面を用いてより詳細に説明する。図1および図5は本発明の磁性薄膜メモリ素子の一例を示す断面説明図である。図1において、1は第1磁性層、2は第2磁性層、3は第3磁性層、4は非磁性層を示す。また矢印は各磁性層における主な磁化方向を示している。また図2は図1の構成のメモリ素子の磁化状態をより詳細に示したものである。また図3は図1の構成のメモリ素子の磁化状態を第1磁性層側の上面から示したものである。
【0045】
図1に示すように、本発明に関わる磁気抵抗薄膜素子は、膜面内の一方向に磁化方向がある第1磁性層1および第2磁性層2が、非磁性層を介して積層されており、第1磁性層および第2磁性層の側面には第3磁性層3が設けられており、全体として第1磁性層および第2磁性層および第3磁性層が非磁性層を囲むように配置されている。
【0046】
外部磁界が0の保存状態では、第1磁性層の磁化と第2磁性層の磁化は反平行であって、第3磁性層を介して閉磁路構成となっている。
【0047】
図1には、それぞれの層の磁化方向として主な向きを示したが、詳細には第3磁性層の磁化は図2に示すように緩やかに曲がって環状のループを作っており、安定なエネルギー状態が実現されている。
【0048】
第3磁性層は、環状ループのうち曲率の大きいところを担っているため、第3磁性層は、第1磁性層および第2磁性層に比べて磁気異方性、保磁力が小さく透磁率が高く、容易に任意の磁化方向をとれる材料が好ましい。また第3磁性層に磁壁エネルギーが小さい材料を選択することも、スピンがカーブする場合に起きる磁壁エネルギーの上昇を抑えるために好ましい。
【0049】
第3磁性層の材料としては、磁歪定数、磁気異方性が小さく、第1磁性層、第2磁性層より保磁力が小さい磁性材料が好ましい。このようなものとしてNiおよびFeを主要構成成分とする金属膜が挙げられ、具体的にはNiFeおよびNiFeCo等を挙げることができる。
また、第3磁性層の材料として垂直磁化膜を用いることも好ましく、GdFeおよびTbFeからなる群より選ばれる少なくとも1種の合金を含む金属膜等が用いられる。この合金としては、Gd x Fe 100−x およびTbxFe100−x等を挙げることができる。これらの垂直磁化膜については、xは元素組成で10以上35以下が好ましい。これらの合金はさらにCo等の添加元素を混入させて用いることができる。
【0050】
なお、図1では、第3磁性層は、第1磁性層および非磁性層および第2磁性層の側面に接するように配置されているが、図5に示したように、第3磁性層3を第1磁性層1および第2磁性層2の中間に配置して、非磁性層4の一部を置き換える形で設けてもよい。図5の構成を磁化状態を詳細に示すと図6のように閉磁路を構成しており、この場合磁化の環状ループの曲率の大きいところは第1磁性層および第2磁性層中に存在している。第1磁性層を上から見ると図7に示す磁化状態になっている。
【0051】
この場合には、第3磁性層3の占有範囲を大きくしすぎると磁気抵抗効果が低下するので、第3磁性層の合計の長さは非磁性層の長さに対して3分の1以内にすることが好ましい。より好ましくは4分の1以下である。図5の構成の素子の場合は、第3磁性層は、閉磁路のうち主に垂直磁化領域を受け持つ部分なので垂直磁化成分が大きい材料を用いるのがより好ましい。
【0052】
また上述では図1および図5の構成のメモリ素子を示したが、これらを兼ね備えた構成でもよく、第1磁性層および第2磁性層が第3磁性層を介して、図8に示したように全体として環状の磁化ループが形成される形で形成されればよい。
次に第1磁性層と第2磁性層と非磁性層の特徴を示す。第1磁性層は、第2磁性層と環状ループを形成すると共に、第2磁性層に保存された磁化情報を巨大磁気抵抗効果を利用して読み出すために設けられたものである。
【0053】
第1磁性層は、Ni、FeおよびCoからなる群より選ばれる少なくとも1種を構成成分とする金属膜からなることが好ましい。この金属(合金)としては、例えばNiFe、NiFeCo、FeCoおよびCoFeB等を挙げることができる。NiFeの元素組成は、NixFe100-xとした場合、xは35以上86以下が好ましい。また、NiFeCoの元素組成は、Nix(Fe100-yCoy)100-xとした場合、xは10以上70以下、yは30以上90以下が好ましく、さらにyは60以上85以下が好ましい。
【0054】
また、第1磁性層として、CoおよびFeを主要構成成分とするアモルファス合金からなることも好ましい。具体的には、Co84Fe9B7、Co72Fe8B20等の組成をもつCoFeB等のアモルファス磁性体が挙げられる。
【0055】
第2磁性層は、主に磁化情報を保存する目的で設けられたもので、“0”、“1”の情報に応じて磁化の向きが決定される。第2磁性層は、第1磁性層と同じく巨大磁気抵抗効果が効率的に発生すること、および安定に磁化状態を保存できることが必要である。
【0056】
第2磁性層は、Feおよび/またはCoを主要構成成分とする金属膜からなることが好ましい。例えばFe、FeCo、Co等の金属(合金)を挙げることができる。また、Pt等の添加元素を加えてもよい。CoにFeを添加すると保磁力は小さくなり、Ptを添加すると保磁力は大きくなるので、第2磁性層を例えばCo100-x-yFexPtyとして元素組成xおよびyを調節して保磁力を制御すればよい。
【0057】
第1磁性層の膜厚は、散乱型の巨大磁気抵抗効果が効率よく発生するように設定されることが必要である。具体的には、第1磁性層の膜厚が電子の平均自由行程より大幅に大きくなると、フォノン散乱を受けてその効果が薄れるため、少なくとも200オングストローム以下であることが好ましい。さらに好ましくは150オングストローム以下がよい。しかし、薄すぎるとセルの抵抗値が小さくなり再生信号出力が減少し、また磁化を保持できなくなる場合があるので、20オングストローム以上が好ましく、さらには80オングストローム以上が好ましい。第2磁性層の膜厚も第1磁性層の場合と同様に、散乱型の巨大磁気抵抗効果が効率よく発生するように設定されるため、少なくとも200オングストローム以下であることが好ましい。さらに好ましくは150オングストローム以下がよい。しかしあまり薄すぎるとメモリ保持性能が劣化し、またセルの抵抗値が小さくなり再生信号出力が減少してしまう場合があるので、20オングストローム以上が好ましく、さらには80オングストローム以上が好ましい。
【0058】
非磁性層は良導体からなり、好ましくは、Cuを主成分として用いることが、磁性層とフェルミエネルギー準位が近く、密着性もよいため、磁化方向が変わるときに界面で抵抗が生じ易く大きな磁気抵抗比を得るのに好都合である。また、非磁性層の膜厚は5オングストローム以上60オングストローム以下であることが好ましい。
【0059】
また、本発明では、第1磁性層と非磁性層の間もしくは第2磁性層と非磁性層の間またはその両方の間に、Coを主成分とする磁性層を設けると、磁気抵抗比が高くなるため、より高いS/N比が得られるため好ましい。この場合のCoを主成分とする層の厚みは20オングストローム以下が好ましい。
【0060】
また本発明ではS/Nを向上させるために、{第1磁性層/非磁性層/第2磁性層/非磁性層}を1つのユニットとして、このユニットを積層してもよい。積層する組数は多いほどMR比が大きくなり好ましいが、積層組数を余り多くすると磁性層と非磁性層の界面に乱れを生じやすくなるので、積層の回数は40組以下が好ましく、さらに3〜20組程度とするのが好ましい。
【0061】
[メモリの構成]
次に本発明の磁性膜メモリ素子を多数配列して固体メモリを作成する場合のメモリセルの配列構造について詳細に説明する。
【0062】
図16は、本発明の磁性薄膜メモリの例を上面から見た図である。メモリセル17は1個の磁性薄膜メモリ素子を有する1個の記憶単位である。この図では多数のメモリセル17のうち一部のみ図示し他の部分は省略している。メモリセル17は直列に並んでセンス線7を構成している。図16では横方向にセンス線を配置したが、縦方向にセンス線を配置してもよい。
【0063】
ワード線5は同図には示していない絶縁層を介してメモリセル17の直上におかれ、センス線と直交して配置されている。センス線7の下部には、図示していないがワード線6が設けられている場合がある。
【0064】
主にワード線は記録をするために設けられ、センス線は再生信号を取り出すために設けられたものである。各ワード線と各センス線の両端には駆動回路領域9、10、11が設けられ、この領域には、各ワード線および各センス線を選択駆動するためのデコーダー、ドライバ等の半導体素子が設けられている。またセンス線の端部には再生信号を増幅するセンスアンプが組み込まれている。
【0065】
本発明の磁性薄膜メモリ素子の基板としては、シリコン基板を用いることが好ましい。上述の半導体素子を本発明のメモリ素子と同一基板上に作成することが可能となるからである。
【0066】
次に図16に示したメモリにおけるメモリセルの配列例を具体的に述べる。図12は図1で示した本発明の磁性薄膜メモリ素子を直列に配列した構造例を立体的に示したものである。
【0067】
この図は、3個のメモリセル部分を抜き出したものであり、メモリ素子101、102、103が直列に配列されて、各メモリ素子の上部には51,52,53等のワード線5が設けられている。また、メモリセルの下部には別のワード線6が設けられている。
【0068】
同図には省略しているが各ワード線とメモリセル間には絶縁層が充填されており、ワード線とメモリセル間が電気的に導通するのを防いでいる。
【0069】
メモリセル間は良導体71で接続されており、センス線7はメモリ素子101、102、103を直列に結んで構成されている。この良導体71は第1磁性層および第2磁性層よりも抵抗率の低い材料が用いられ、例えばAl等のが好ましい。再生時にはセンス線に電流を流すため第3磁性層を電流が通過する。この際に第3磁性層の磁化状態が再生信号に影響を与えると好ましくないので、これを避けるために第3磁性層のセンス線方向の長さは500オングストローム以上とするのが好ましい。
【0070】
本発明の磁性薄膜メモリ素子の別の配列構造例を図13および図14に示した。図12の構成ではメモリセル間に良導体71を設けたが図13で示した構成例では、良導体71を設けずに第3磁性層を直列に並んだメモリ素子の間を充填する形で設けている。第3磁性層は他のメモリ素子との素子間を分離する目的も兼ねており、図12の構成と比較して構造が簡略になって好ましい。
【0071】
ただし第3磁性層は磁性体のためAl等の配線材料よりも抵抗値が比較的大きく、直列に接続するとメモリセル以外の配線部分の抵抗値が大きくなり十分な再生出力が得られない場合がある。これを防ぐために、図14に示したように第3磁性層の上部に、第1磁性層および第2磁性層よりも抵抗率の低い良導体8を設けてもよい。こうするとメモリセル間の抵抗値を小さくすることができるので、再生出力を改善することができる。この良導体8はAl等の抵抗率の低い材料を用いるのが好ましい。また良導体8は再生信号を劣化させない程度に両端のメモリ素子、図14の例では第2磁性層の一部に接して設けるとさらに効果的である。本発明の磁性薄膜メモリ素子の別の配列構造例を図15に示した。この場合メモリ素子は図5に示した素子の構成となっている。この場合にはメモリ素子間は図12で示したと同じく良導体71で接続して配線部分の抵抗を小さくする。図12から図15に示したようにワード線5および6は対象とするメモリセルの磁性層のみの磁化反転が生じるように磁性層近傍に位置することが必要である。また図12、図13、図14、図15にはワード線6を示しているが、後述するようにワード線6は必ずしも設ける必要がなく省くことが可能である。
【0072】
本発明の磁性薄膜メモリは、従来の磁性薄膜メモリと異なり、セルサイズを小さくしても磁化情報の保存性を保つことが可能である。この本発明の効果を以下に比較例と共に示す。
【0073】
本発明の磁性薄膜メモリ素子は図3に示すように、第1磁性層の磁化および同図に示していない第2磁性層の磁化は一方向に一様に配向している。これは、第3磁性層によって第1磁性層および第2磁性層の反磁界が解消されているからである。
【0074】
図4には比較例として図9(a)のような横方向に容易軸を持つ単層の磁性膜の磁化状態を上面から見た図を示した。単層の磁性膜では、内部で大きな反磁界が発生するため、図4に示すようにスピンが端面に行くにつれて徐々に回転し端面に対して平行になるように配向する。
【0075】
また別の比較例として図9(b)に示した本発明の磁性薄膜メモリから第3磁性層を省いた2層磁性膜で反平行の磁化状態にある磁性膜では、一つの層の磁化がもう一つの層に反磁界を低減する向きに作用するため、単層の磁性膜と比較すると状況はやや改善される。しかしこの場合でも、端面においてはプラスもしくはマイナスの磁化が並んで存在しそれらの相互反発によりエネルギーが高くなる。このため、スピンは中央部から端面に向かうに従って徐々に回転し、端面に対して平行になるように配向する。
【0076】
このように図9(a)および(b)に示した比較例の構成の磁性膜では、スピンの向きが一様でないため磁化情報を安定に保存することが困難になり磁化情報が消されてしまうという大きな問題が生じる。
【0077】
このスピン配向の不均一性の程度は磁性層の内部に生じる反磁界の大きさに依存し、反磁界が大きくなればなるほど磁化の保存性は悪化する。反磁界の大きさは、磁性膜を円盤形の楕円体と仮定すれば大まかな値を見積もることができる。
【0078】
図10(a)には、比較例として図9(a)に示した単層磁性膜111の反磁界Hdを磁性層の長さLに対して示した。ここで磁性層の幅は長さに等しいとし、飽和磁化は典型的なパーマロイ(Ni80Fe20)の値である800emu/cc、磁性層の膜厚を100オングストロームとした。磁性層長さLが1μm以下では、反磁界は100[Oe]以上の非常に大きな値になることがわかる。
【0079】
図10(b)には、別の比較例として図9(b)に示した2層膜について同様に求めた。この場合も磁性層の幅の長さに等しいとし、飽和磁化は、800emu/cc、磁性層121、磁性層122の膜厚はどちらも100オングストローム、非磁性層123の膜厚は20オングストロームとした。この2層膜の場合は、一方の磁性層121に生じる反磁界は他層122からの静磁界Hstで緩和されるので、実効的に磁性層内部にかかる磁界Hd−Hstを求めた。ここでHstは、磁化がスピンカーリングすることなく端面に存在したと仮定した。実際にはスピンカーリングするためHstは求められた値より小さくなるが、それでも磁性膜の長さLが0.4μm以下で急激にHd−Hstは、大きくなることがわかる。
【0080】
後述するように第2磁性層の保磁力は、ワード電流の大きさの制約から5[Oe]以上50[Oe]以下にすることが好ましく、さらに好ましくは10[Oe]から30[Oe]程度にするのがよい。反磁界の大きさが保持力の10分の1程度では安定な磁化保存は困難である。このため従来の技術である2層磁性膜の反平行磁化状態を用いても、0.4μm磁性体長さのメモリセルでは磁化の安定な保存が困難になり、反磁界が10[Oe]を超える0.2μm長さでは、従来の磁化構造では磁化の安定な保存は不可能であることがわかる。
【0081】
これに対して図10(c)には、図10(b)に第3磁性層を設けた本発明の閉磁路構成からなる磁性膜について、反磁界(磁性体内部で発生する磁界Hin)を示したが、磁性膜の長さLによらず0であり、磁化の配向性を妨げる反磁界の大きさが、効果的に抑えられている。従って本発明の磁性薄膜メモリ素子は、メモリセルを微細化して高集積化した際も、安定に磁化情報の保存が可能である。また、本発明のメモリ素子は、第1磁性層および第2磁性層が0.4μm以下の長さのメモリセルでその効果が大きくなり、さらに、0.2μm以下の長さでより本発明の効果が大きくなることがわかる。即ち本発明の磁性薄膜メモリ素子は、形成工程上許容される程度のサイズまで小さくすることができる。
【0082】
さらに本発明の磁性薄膜メモリ素子は外部に漏洩磁界が発生しないことが特徴である。このため、セルサイズを小さくしてもより安定に情報の記録再生を行うのが可能である。
【0083】
この本発明の効果を比較例と共に図11に示す。図11(a)、(b)は図9(a)、(b)に示した従来の単層膜または2層膜のメモリ素子を直列に並べたときに、隣接するメモリ素子の側面に発生する面内方向の磁界の大きさHnを磁性膜間の距離dに対してプロットしたものである。図11(c)も同様に図12〜15に示したような本発明の磁性薄膜メモリ素子について、隣接するメモリ素子の側面に発生する面内方向の磁界の大きさHnを隣り合うメモリ素子の第1磁性層間もしくは第2磁性層間の距離dに対してプロットしたものである。磁性膜の長さは全て0.2μmとした。
【0084】
図11(a)から、比較例である単層磁性膜では、0.6μm以下のメモリ素子間距離dで5[Oe]以上の磁界が発生し、図11(b)から別の比較例である2層の磁性膜では、0.1μm以下のメモリ素子間距離dで1[Oe]以上の磁界が発生することがわかる。第2磁性層の保磁力は5[Oe]以上50[Oe]以下にすることが好ましく、さらに好ましくは10[Oe]から30[Oe]程度にするのがよく、後述するように再生時には記録時の半分以下の磁界を印加するのが好ましいので、5[Oe]から20[Oe]以下の発生磁界で磁化反転させることがより好ましい。
【0085】
このため隣接のメモリ素子から発生する1[Oe]の磁界は、ワード線から発生させる磁界に対して記録時は10分の1程度、再生時は5分の1程度の大きさになり得るため記録再生時、特には再生時に誤動作の大きな原因となり得る。従って従来のセル構造では、集積度を上げるためにセル間の幅を小さくすることが困難となり高集積化が不可能である。
【0086】
これに対して、本発明の磁性薄膜メモリ素子では、図11(c)に示したように隣接セルに漏洩磁界が漏れ出さないため、より安定に情報の記録再生を行うことが可能となる。また、本発明の効果は、隣接するメモリ素子の第2磁性層同士の間隔が0.6μm以下で効果が大きくなり、さらに0.1μm以下の間隔でより本発明の効果が大きくなることがわかる。
【0087】
なお、上の説明では、比較例の一つとして本発明の磁性薄膜メモリから第3磁性層を取り除いた2層磁性層については、反平行の磁化状態となっているとして説明した。この2層磁性層は、非磁性層の膜厚によっては2層間の磁化は反平行となるが、非磁性層の膜厚を厚くするに従って平行、反平行状態が繰り返すため、磁化が反平行となる非磁性層の膜厚マージンが狭いといった問題がある。このため反平行の磁化状態を1つのメモリ上にある数多くのメモリ素子で安定的に実現することは困難である。
【0088】
これに対して本発明のメモリ素子を用いて構成したメモリでは、非磁性層の膜厚にあまりよらず数多くのメモリ素子において安定的に反平行の磁化状態が実現できるため、高集積化されたメモリにおいても情報保存および安定な記録再生が可能である。
【0089】
また、比較例である従来の磁性薄膜では、形状が幅と長さが等しい形、例えば上から見て正方形または円形のような形状にした場合には、面内方向に磁化配向させるのに十分な磁気異方性を出すのは困難であった。従って従来の磁性薄膜メモリでは長さと幅の比を2から3倍以上にして形状異方性により磁化配向させるようにしていた。しかしこの場合においても、上述のようにスピン乱れが生じるため室温付近でも磁性が消失する、いわゆる超常磁性(スーパーパラ磁性)現象が起き易く、磁化の保存が不安定になるといった問題があった。
【0090】
これに対して、本発明の磁性薄膜メモリは、磁性薄膜の形状が正方形の場合でも環状ループにすることによって比較的大きな異方性が生じる。このためメモリセルを正方形にしても情報安定性を確保することができ結果として集積度を飛躍的に高めることができる。本発明の磁性薄膜メモリを比較的高温の条件下で使用する可能性がある場合等は、長さと幅の比を1より大きくして形状異方性を出してより高くしてより保存性を高めるようにしてもよい。この場合は形状異方性の効果は長さと幅の比が2以上でその効果が明確になる。このため磁性薄膜メモリ素子の長さと幅の比は2以上とするのがよい。この場合には第3磁性層は長さ方向に設けるのがよい。
【0091】
また別の磁気異方性を誘起する方法として、成膜中に磁界を印加する方法があり、この方法は容易であってかつ有効である。これを行うには、第1磁性層および第2磁性層の成膜中に永久磁石等を用いて基板に対して面内の一方向に磁界を印加すればよい。磁界の強度は10[Oe]以上の外部磁界を印加して行うことが好ましい。さらに好ましくは50[Oe]以上の磁界を成膜中に一方向に印加するのがよい。この場合第3磁性層は、磁界を印加した方向に設けるのがよい。
【0092】
[記録方法]
次に本発明の磁性薄膜メモリ素子を用いた記録方法の例を示す。本発明のメモリセルには、図16および図12から図15に示したように少なくとも51、52および53等のワード線5およびセンス線7の2本の電極線が設けられており、この各線に電流を流せばアンペールの法則に従って磁界が発生する。これら2本の電極線は直交しているため発生する磁界も直交しており、メモリセルの磁性層にかかる磁界はこれらの直交する磁界のベクトル和となる。この状態でワード線電流により第2磁性層が反転できる程度の大きさの磁界を印加すれば第2磁性層の磁化は所望の方向に配向して記録が行われる。従って、マトリックス上の多数のセルから特定のセルのみの記録を行うことが可能である。なお、磁化反転の可否は、磁性層のアステロイド曲線で記述される。
【0093】
第2磁性層は、安定に磁化状態を保存することが好ましいので、高い保磁力を有することが必要である。しかし、同時にワード線がエレクトロマイグレーションによって断線するのを防ぐため、および消費電力を抑えるためには、小さい電流によって発生する弱い磁界で第2磁性層の磁化を反転できることが好ましく、このためには、第2磁性層は低い保磁力を有することが必要である。この両方の要請を満たすように第2磁性層の保磁力は決定される。具体的には第2磁性層の保磁力は5[Oe]以上で50[Oe]以下が好ましい。さらに好ましくは10[Oe]以上で30[Oe]以下が好ましい。
【0094】
上述のようにワード線5およびセンス線7で本発明の基本的な記録および後述する再生を行うことができるので、図12から図15に示したワード線6は必ずしも設ける必要はないが、より大きな磁界を発生させるためにワード線5と直交するワード線6を用いて記録および後述する再生を行ってもよい。また、メモリ素子の上にあるワード線5を省いてメモリ素子の下にあるワード線6をセンス線7と直交する方向に配置してもよい。しかし半導体素子とメモリ素子を同一基板上に作り込む場合、ワード線はメモリ素子を成膜後に作成する方が製造が容易になる。このため基板/第1磁性層/非磁性層/第2磁性層/絶縁層/ワード線の順序で構成するのが好ましい。
【0095】
また、保磁力を制御する等の目的で基板の上に、バッファー層を設けてその上にメモリ素子を形成してもよい。これは、バッファー層を設けることにより、異なるメモリセル間の保磁力のばらつきを抑えることができたり、保磁力の絶対値を制御することが容易になるからである。前記バッファー層として、例えばSiN等の絶縁材料が好ましい。
【0096】
[再生方法]
次に本発明の磁性薄膜メモリを用いた再生方法の例を示す。
【0097】
本発明の磁性薄膜メモリ素子は、スピン依存散乱による巨大磁気抵抗(GMR)効果を示し、その抵抗値は、第1磁性層と第2磁性層の磁化が平行のときは低く、反平行のときは高くなる。再生の際には、磁性薄膜メモリ素子の上部または下部にあるワード線に記録時よりも弱い電流を流して小さい磁界を発生させる。この磁界は、再生の際に保存した磁化情報が消えないようにするため、第1磁性層のみが反転し第2磁性層は反転しない大きさとする。第1磁性層の保磁力は第2磁性層の保磁力よりも小さいことが必要である。十分な発生磁界のマージンを確保するためには、第1磁性層の保磁力は第2磁性層の保磁力の半分以下であることが好ましく、さらに好ましくは3分の1以下がよい。またワード線から発生する磁界を、第1磁性層の反転磁界よりも大きく、第2磁性層の反転磁界よりも小さい値になるように、電流値を設定する。
【0098】
図17は、本発明の磁性薄膜メモリ素子について“0”,“1”の磁化保存時および再生時の磁化状態を示したものである。図18は、図17のメモリ素子に左向きの磁界を印加した場合の、磁界Hと抵抗Rの時間応答を示したものである。例えば図17(a)に示したように第2磁性層2の磁化が左向きの状態で保存されているとする。
【0099】
ここで図18(a)に示すように時間T1において左向きの磁界−H1を印加すると、第1磁性層1の磁化は右向きから反転して図17(b)に示すように左向きとなる。従って図18(b)に示すように抵抗は大きい値R1から小さい値R2に変化する。またT2の時間で磁界が0になると、本発明の磁性薄膜メモリは環状のループを形成するので、第1磁性層は再び右向きとなって図18(a)の磁化状態に戻って、抵抗値はR1に戻る。
【0100】
次に第2磁性層の磁化が図17(c)に示すように右向きであるとする。この場合第1磁性層の磁化は左向きとなっているため、磁界を左向き−H1を印加しても第1磁性層の磁化の向きは反転せず抵抗変化はない(図18(c))。従って抵抗変化がある場合とない場合の差を電流値もしくは電圧値で測定することで、第2磁性層の磁化状態を検出することが可能である。なお、第3磁性層は、第1磁性層の磁化が第2磁性層と平行になった場合は、第1磁性層および第2磁性層が磁界印加中で最も安定な状態に磁化配向して安定化する。
【0101】
本発明の磁性薄膜メモリでは記録後に必ず第1磁性層と第2磁性層の磁化は反平行になっているため、上述で示したような一方向の磁界のみでの再生が可能である。これに対して比較例である、本発明の磁性薄膜メモリから第3磁性層を排除した従来構造の2層磁性層の場合は、上述のように反平行磁化状態を1つのメモリ上にある数多くのメモリ素子で安定的に実現することは困難である。これに対して本発明のメモリ素子を用いて構成されたメモリでは、数多くのメモリ素子において安定的に反平行の磁化状態が実現できるため、上述に記したような1パルス電流による高速アクセス可能な再生方法が実現可能となる。
【0102】
本発明の磁性薄膜メモリを用いた再生方法の別の例を示す。上述の方法では、ワード線に一定方向の電流を流して左向きの磁界のみを発生させる場合を示したが、その後の時間において逆向きの電流を流して右向きの磁界H1を発生させてもよい。図19は本発明のメモリ素子に左向きの磁界を印加し、次いで右向きの磁界を印加した場合の磁界Hと抵抗Rの時間応答を示したものである。時間T1とT2の間では左向きの磁界−H1を印加し、時間T2とT3の間では右向きの磁界を印加したとすると、磁化状態が図17(a)の場合、磁界の向きを逆転させた時間T2で図19(b)に示したように抵抗Rは低い値R2から高い値R1に変化する。
【0103】
また磁化状態が図17(c)の場合には、右向きの磁界が印加されたT2とT3の間で第1磁性層1の磁化方向が左向きから右向きに反転し図17(d)のようになる。従って、図19(c)に示したように磁界の向きを逆転させた時間T2で、抵抗Rは高い値R1から低い値R2に変化する。即ち、この再生方法では、どちらの磁化状態でも抵抗の変化が見られるので時間T2において抵抗の時間微分値を測定すれば、再生に要する時間が長くなるが、より精度のよい検出ができる。
【0104】
なお、上述では1セルのみの再生について記したが、現実にはマトリックス上に多数のセルが配置されており特定のセルの磁化情報のみを再生する必要がある。このためには記録と同じように、対象となるセルに接続されているセンス線に電流を流すと同時にセンス線と直交するワード線にも電流を流して磁界を発生させて、対象セルの第1磁性層のみが磁界のアステロイド曲線の外側の磁界がかかるようすることで達成される。または、直交する2本のワード線を用いて特定のセルの第1磁性層のみを反転させることができる。
【0105】
前記抵抗変化は、縦または横方向に並ぶメモリ素子を直列に接続するセンス線の両端で測定される。具体的には図16に示した11または10の部分に抵抗変化を検出するための半導体素子が配置されており、一本のセンス線に並んだセルを順次再生することが可能である。
【0106】
本発明の磁性薄膜メモリ素子は、磁界を印加していない状態では、第1磁性層と第2磁性層の磁化は常に逆向きとなっており、このためアクセスしない他のメモリセルの抵抗値は、常に一定となっている。従って、本発明の磁気抵抗素子を用いた再生方法は、メモリセルの磁化状態が定まっていない従来の方法と比較して、抵抗のばらつきが無くなるためよりノイズの少なく精度のよい検出が可能である。
【0107】
本発明の記録再生にはパルス電流を用いるが、このパルスの時間幅は、長すぎると、アクセス速度が遅くなったり、消費電力が大きくなる。一方短すぎると、適切な記録再生が行われなくなる。このため一回のパルスの時間幅は、1nsから500μsの間にするのがよく、さらに好ましくは4nsから100nsの間にするのがよい。また電流は多く流すと配線材料のエレクトロマイグレーションが発生して断線の危険が増し、少ない場合は良好な記録再生が実現しなくなる場合がある。電流値は、電線の断面積も考慮して定めることができるが、通常10μAから500mAの間にすることが好ましい。さらに好ましくは、50μAから10mAの間である。
【0108】
【実施例】
[実施例1]
次に本発明の磁性薄膜メモリ素子を作製して動作を確認した。メモリ素子の成膜および加工はマグネトロンスパッタ装置およびフォーカスイオンビーム装置を用いて行った。スパッタ成膜は、スパッタチャンバーを5×10-5Paの高真空にした後、スパッタガスとしてArガスを導入して0.1Paとして、Si基板上に第1磁性層としてNi14Fe13Co73(膜厚80オングストローム)、非磁性層としてCu(膜厚20オングストローム)、第2磁性層としてFe20Co80(膜厚100オングストローム)を順に成膜した。各層の膜厚の制御は、スパッタ電力を調整することで行った。磁性層の元素組成比は、Ni、Fe、Coのターゲットの各々のスパッタ電力を調節することで行った。
【0109】
次にこの膜を0.2μm×0.4μmの大きさに加工したのち、膜の長さ方向の側面に接するように第3磁性層としてNi50Fe50を成膜および加工して、図1の構成の本発明の磁性薄膜メモリ素子を作成した。第3磁性層の幅は第1、2磁性層と同じ0.2μmで長さは0.3μmとし膜厚は第1、2磁性層と非磁性層の全膜厚と同じ200オングストロームとして、側面両側に付け、図1と同じ構成となるようにした。その後、第3磁性層に両端にInをつけて抵抗測定用の電極とした後、保護層としてSiN層を5000オングストローム成膜した。
【0110】
この素子の抵抗変化を膜面内方向に磁界を印加して測定した。図20は、十分に磁界を印加したときの抵抗値との差ΔRを磁界に対してプロットしたものである。
【0111】
同図(a)に示したように、磁界をマイナス方向に印加すると、−H1の磁界でΔR=0となり、それ以後、磁界が大きくしても変化はなかった。次に磁界を減少すると、−H1より小さい−H0の磁界で抵抗値は大きくなり、元の値に戻った。さらに磁界を今度はプラス方向に印加したところ、H2の磁界でΔR=0となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、H2の磁界より小さいH0の磁界で抵抗値は大きくなり、元の値に戻った。
【0112】
次に再び、磁界をマイナス方向に印加すると、同図(b)に示したように、今度は−H2の磁界でΔR=0となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、−H0の磁界で抵抗値は大きくなり、元の値に戻った。さらに磁界を今度はプラス方向に印加したところ、H1の磁界でΔR=0となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、H0の磁界で抵抗値は大きくなり、元の値に戻った。
【0113】
最終的に同図(c)に示した形のループとなり、図17に示した磁化状態のうち、図20(a)の図は、(a),(b),(a),(d),(c)の順で移行し、さらに図20(b)の図は、(c)の磁化状態から(b),(a),(d),(a)の磁化状態へと順に遷移したと推定される。それぞれの磁界の値は、H0=3[Oe]、H1=7[Oe],H2=16[Oe],ΔR/Rは11%であった。また図20(c)のループを1000回繰り返した後に、同じように磁界と抵抗の測定を行ったが、磁界の値および抵抗値、抵抗変化は初回の測定と同じであった。
【0114】
従って本磁性薄膜メモリ素子は、16[Oe]の磁界を印加することで磁界方向にしたがった情報記録が可能となり、7[Oe]の磁界印加で記録した情報が再生でき、繰り返し記録再生耐久性に優れた安定な情報記録再生が可能であることが確かめられた。
【0115】
[比較例1]
次に本発明の効果を確かめるために実施例1の磁性薄膜メモリ素子から第3磁性層を取り除いた以外は同じ構成のメモリ素子を作成した。その後、同様に磁界を印加して抵抗の変化を観測した。すると初回は図20(c)に類似した磁界と抵抗のループが得られたが、H2に相当する磁界が5[Oe]から10[Oe]までの幅をもち、かつH1に相当する磁界が2[Oe]から7[Oe]までの幅をもつため、十分に再生できる磁界を印加すると第2磁性層の磁化が不安定になることがわかった。次いで磁界ループを繰り返したところ、徐々にループの形が乱れ、58回目には全くループが現れなくなり、記録再生が不可能な状態となった。
【0116】
[実施例2]
次に磁性膜の幅と長さを0.2μm×0.3μmとし、第1磁性層および第2磁性層の成膜時に100[Oe]の外部磁界を印加して磁気異方性を誘起した以外は、実施例1と同じ構成の本発明の磁性薄膜メモリ素子を作成した。次いで実施例1と同じように磁界と抵抗のループを測定したところ、H0=2[Oe],H1=5[Oe],H2=12[Oe],ΔR/Rは8%のループが得られ、1000回繰り返した後も変化はなかった。
【0117】
[比較例2]
次に本発明の効果を確かめるために実施例2の磁性薄膜メモリ素子から第3磁性層を取り除いた以外は同じ構成のメモリ素子を作成し、同様に評価した。この場合、初回からループが現れず、記録再生が不可能であった。
【0118】
[実施例3]
図1に示した構成のメモリ素子を用いて8ビットの磁性薄膜メモリを作成した。図21にその構造の断面を示す。作成は次のように行った。
まず、Si基板上に、厚み1μm、幅0.2μmでワード線32をスパッタリングおよびフォトエッチング技術により成膜加工した。
【0119】
第1磁性層としてNi80Fe20(膜厚80オングストローム)、非磁性層としてCu(膜厚20オングストローム)、第2磁性層としてFe20Co80(膜厚100オングストローム)を順に成膜した。各層の膜厚および磁性層の元素組成比は、Ni、Fe、Coのターゲットのスパッタ電力を調節することで行った。第1磁性層および第2磁性層の成膜の際には、磁性層に一軸磁気異方性が生じるように、永久磁石によって膜面内方向に100[Oe]の磁界が一方向にかかるように印加して行った。
【0120】
次にフォトエッチング技術により幅0.3μm、長さ0.3μmの島状に加工して直列に4個、並列に2個、計8個のメモリセルを作製して8ビットのメモリを作成した。セル間の間隔は0.1μmとした。この場合、長さ方向は成膜中に磁界を印加した方向と同一として磁化容易軸が環状ループ方向になるようにした。次に第2磁性層上に残っているフォトレジスト膜を残したまま、第1、2磁性層の側面に接するように、第3磁性層3としてNi50Fe50を成膜した。
【0121】
その後、第3磁性層の上部には、良導体8としてAlを成膜した。膜厚は400オングストローム、幅は0.2μmとして図に示したように第2磁性層に一部が接するようにした。
【0122】
その後、絶縁層34としてSiNを400オングストローム厚で成膜した後、0.2μm幅、0.2μm厚のワード線31を垂直方向に、Wを用いて成膜して形成した。その後、第3磁性層の接した素子の両面にInにより抵抗測定用のCu線をつけた。
【0123】
次に、この素子のワード線31およびワード線32の両線に800μAの電流を流して、磁界を発生させて8個のセルに各々“0”または“1”の記録を行った。次にメモリセル17を直列に繋げて構成されたセンス線に、図18に示した要領で10μAの電流を流しながらワード線31にパルス幅50μsを電流パルスを流して磁界を発生させたところ、各々のセルの情報を独立に再生することが確認できた。このときの磁気抵抗比は約7%であった。
【0124】
[実施例4]
実施例3の要領で第1磁性層としてCo84Fe9B7を120オングストローム、非磁性層としてCuを、第2磁性層としてCoを100オングストローム、第3磁性層としてNi70Fe30を第1磁性層、非磁性層、第2磁性層の全膜厚と同じ膜厚として図1の本発明の磁性薄膜メモリ素子を作成した。この本発明のメモリ素子の非磁性層膜厚を15オングストロームから40オングストロームまで5オングストロームおきに変化させた。表1に第1磁性層と第2磁性層の磁化の向きが平行である場合を強磁性配列F、反平行である場合を反強磁性配列AFと示した。
【0125】
【表1】
本発明の素子の場合は、膜厚を変化させても常に反強磁性配列が実現し、非磁性層の膜厚に対するマージンが広いことが判明した。
【0126】
[比較例3]
実施例4と同じ構成で第3磁性層を除去した構成の2層磁性層からなる比較例のメモリ素子を作成し、非磁性層膜厚を同様に変化させた。表1に結果を示したが、非磁性層の膜厚が5オングストロームずれると反強磁性配列から強磁性配列になり、非磁性層の膜厚に対してのマージンが極めて狭いことが判明した。
【0127】
【発明の効果】
本発明によれば、ビットセルを微細化する際に問題となる磁性薄膜の反磁界をなくし、高集積化を可能にした磁性薄膜メモリを提供することができる。
【0128】
また、本発明によれば、さらに安定した記録再生を実現し、非磁性層の製造マージンが広く、再生時間が短く、ノイズの少ない再生を実現する磁性薄膜メモリの記録再生方法提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である磁性薄膜メモリ素子の構造断面説明図である。矢印は磁化方向に示す。
【図2】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を詳細に示した断面説明図である。
【図3】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を上面から詳細に示した説明図である。
【図4】比較例の磁性薄膜メモリ素子の磁化状態を上面から詳細に示した説明図である。
【図5】本発明の一実施例である磁性薄膜メモリ素子の構造断面説明図である。
【図6】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を詳細に示した断面説明図である。
【図7】本発明の一実施例である磁性薄膜メモリの磁化状態を上面から詳細に示した説明図である。
【図8】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を示した立体説明図である。
【図9】比較例の磁性薄膜メモリ素子の構造断面説明図である。
(a)単層磁性膜の磁化状態を示した図。
(b)2層磁性膜の磁化状態を示した図。
【図10】正方形の形状の磁性体について内部磁界の磁性体長さLに対する依存性を示した図である。
(a)比較例である単層膜について反磁界Hdを示した図。
(b)比較例である2層膜について一つの層の反磁界Hdからもう一つの層からの静磁界Hstを差し引いたHd−Hstを示した図。
(c)本発明の磁性薄膜メモリ素子について示した図。
【図11】面内方向の漏洩磁界Hnの磁性体側面からの距離dに対する依存性を示したものである。
(a)比較例である単層膜について反磁界Hdを示した図。
(b)比較例である2層膜について一つの層の反磁界Hdからもう一つの層からの静磁界Hstを差し引いたHd−Hstを示した図。
(c)本発明の磁性薄膜メモリ素子について示した図。
【図12】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図13】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図14】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図15】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図16】本発明の一実施例である磁性薄膜メモリの全体図である。
【図17】(a),(c)本発明の磁性薄膜メモリ素子の“0”,“1”の磁化保存状態を示した図。
(b),(d)本発明の磁性薄膜メモリの“0”,“1”の再生時の磁化状態を示した図。
【図18】本発明の磁気抵抗素子を用いた再生方法の一例を磁界および抵抗の時間変化で説明した図である。
(a)磁界Hの時間T応答を示した図。
(b)図17(a)の磁化状態を再生する場合の抵抗値Rの時間T応答を示した図。
(c)図17(c)の磁化状態を再生する場合の抵抗値Rの時間T応答を示した図。
【図19】本発明の磁気抵抗素子を用いた再生方法の一例を磁界および抵抗の時間変化で説明した図である。
(a)磁界Hの時間T応答を示した図。
(b)図17(a)の磁化状態を再生する場合の抵抗値Rの時間T応答を示した図。
(c)図17(c)の磁化状態を再生する場合の抵抗値Rの時間T応答を示した図。
【図20】(a)〜(c)実施例1に示した本発明の磁気抵抗素子の磁気抵抗変化値ΔRを印加磁界Hで示した図である。
【図21】実施例3に示した本発明のメモリ素子群の断面図である。
【図22】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリを示す磁性薄膜の断面説明図である。Wはワード線、Sはセンス線、Iは絶縁層、HMは硬質磁性層、SMは軟磁性膜、NMは非磁性膜を示す。
【図23】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリの記録動作を示す図である。
(a),(c)ワード電流Iの時間T応答を示す図。
(b),(d)従来の磁性薄膜メモリの磁化状態を示す図、IDは電流の向き、Wはワード線、Sはセンス線、Iは絶縁層、HMは硬質磁性膜、SMは軟磁性膜、NMは非磁性膜を示す。
【図24】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリの再生動作を示す図である。
(a),(c)ワード電流Iの時間T応答を示す図。
(b),(d)従来の磁性薄膜メモリの磁化状態を示す図、IDは電流の向き、Wはワード線、Sはセンス線、Iは絶縁層、HMは硬質磁性膜、SMは軟磁性膜、NMは非磁性膜を示す。
【符号の説明】
1 第1磁性層
2 第2磁性層
3 第3磁性層
4 非磁性層
5、51、52、53 ワード線
6 ワード線
7 センス線
71 良導体
8 良導体
9、10、11 駆動回路領域
101、102、103 メモリ素子
Claims (9)
- 基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第1磁性層と、該第1磁性層の磁化配向と平行または反平行に磁化配向し前記第1磁性層よりも高い保磁力を有する第2磁性層と、前記第1磁性層と第2磁性層との層間に設けられた非磁性層とを有し、前記第1磁性層の磁化方向と第2磁性層の磁化方向が平行のときは低い抵抗値を示し、反平行のときは前記平行状態に比較して高い抵抗値を示す磁気抵抗素子を用いた複数の磁性薄膜メモリ素子からなる磁性薄膜メモリであって、
前記第1磁性層および第2磁性層と共に前記非磁性層を囲むように前記第1磁性層および第2磁性層に接して第3磁性層が設けられ、外部磁界が0のときには前記第1磁性層の磁化方向と前記第2磁性層の磁化方向が反平行状態を示して第1磁性層、第2磁性層および第3磁性層によりこの非磁性層を囲む閉磁路が構成され、
前記第3磁性層が、直列に並んだ前記磁性薄膜メモリ素子間を充填するように設けられ、
前記磁性薄膜メモリ素子を構成する前記第1磁性層、前記第2磁性層および前記非磁性層に、前記第1磁性層、前記第2磁性層の磁化方向と垂直な側面で接していることを特徴とする磁性薄膜メモリ。 - 前記第1磁性層および第2磁性層の磁化方向の長さが0.4μm以下であることを特徴とする請求項1記載の磁性薄膜メモリ。
- 隣接する磁性薄膜メモリ素子を構成する第2磁性層の間隔が0.1μm以下であることを特徴とする請求項1又は2に記載の磁性薄膜メモリ。
- 前記第3磁性層の磁気異方性が、前記第1磁性層および前記第2磁性層の磁気異方性より小さいことを特徴とする請求項1から3のいずれか1項に記載の磁性薄膜メモリ。
- 前記第3磁性層はNiおよびFeを主要構成成分とする金属膜からなることを特徴とする請求項1から4のいずれか1項に記載の磁性薄膜メモリ。
- 前記第3磁性層はGdFe、NdFeおよびTbFeからなる群より選ばれる少なくとも1種の合金を含む金属膜からなることを特徴とする請求項1から4のいずれか1項に記載の磁性薄膜メモリ。
- 前記第1磁性層および前記第2磁性層の長さと幅の比が2以上であり、長さ方向に前記第3磁性層が設けられていることを特徴とする請求項1から6のいずれか1項に記載の磁性薄膜メモリ。
- 前記第1磁性層と前記非磁性層の間、および/または前記第2磁性層と前記非磁性層の間にCoを構成成分として含む金属膜からなる磁性層が設けられていることを特徴とする請求項1から7のいずれか1項に記載の磁性薄膜メモリ。
- 縦または横方向に並ぶ前記複数の磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられるワード線とを備えた請求項1から8のいずれか1項に記載の磁性薄膜メモリ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11104097A JP4054403B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ |
DE69835475T DE69835475D1 (de) | 1997-04-28 | 1998-04-27 | Magnetisches Dünnfilmspeicherelement unter Verwendung des GMR-Effekts und magnetischer Dünnfilmspeicher |
US09/066,570 US6028786A (en) | 1997-04-28 | 1998-04-27 | Magnetic memory element having coupled magnetic layers forming closed magnetic circuit |
EP98303254A EP0875901B1 (en) | 1997-04-28 | 1998-04-27 | Magnetic thin-film memory element utilizing GMR effect, and magnetic thin-film memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11104097A JP4054403B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10302457A JPH10302457A (ja) | 1998-11-13 |
JP4054403B2 true JP4054403B2 (ja) | 2008-02-27 |
Family
ID=14550892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11104097A Expired - Fee Related JP4054403B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4054403B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6519179B2 (en) | 1999-12-10 | 2003-02-11 | Sharp Kabushiki Kaisha | Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same |
DE10106860A1 (de) | 2000-02-17 | 2001-08-30 | Sharp Kk | MTJ-Element und Magnetspeicher unter Verwendung eines solchen |
-
1997
- 1997-04-28 JP JP11104097A patent/JP4054403B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10302457A (ja) | 1998-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3891540B2 (ja) | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram | |
US6028786A (en) | Magnetic memory element having coupled magnetic layers forming closed magnetic circuit | |
Comstock | Review modern magnetic materials in data storage | |
US7018725B2 (en) | Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell | |
JP4568926B2 (ja) | 磁気機能素子及び磁気記録装置 | |
JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
US9171601B2 (en) | Scalable magnetic memory cell with reduced write current | |
WO2008118942A1 (en) | Method and system for providing field biased magnetic memory devices | |
CN101604530A (zh) | 磁头组件和磁记录装置 | |
JP2002280639A (ja) | 磁気抵抗素子、それを用いたメモリ素子、メモリセル及びメモリ素子の記録再生方法 | |
Tannous et al. | Magnetic information-storage materials | |
JP3977576B2 (ja) | 磁気メモリ装置 | |
JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
JP3559722B2 (ja) | 磁気抵抗素子、固体メモリ | |
JP3547974B2 (ja) | 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置 | |
JP3891511B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
JP4136028B2 (ja) | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 | |
JP2001076479A (ja) | 磁気メモリ素子 | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP4054403B2 (ja) | 磁性薄膜メモリ | |
JP2002368306A (ja) | 磁気抵抗効果膜およびそれを用いたメモリ | |
JPH11154389A (ja) | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 | |
JP2002270922A (ja) | 磁気抵抗素子 | |
JP3957817B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
JP3658331B2 (ja) | メモリ素子の記録再生方法、磁気抵抗素子及び磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |