JP4053519B2 - Fringe field switching mode liquid crystal display device and manufacturing method thereof - Google Patents

Fringe field switching mode liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP4053519B2
JP4053519B2 JP2004192294A JP2004192294A JP4053519B2 JP 4053519 B2 JP4053519 B2 JP 4053519B2 JP 2004192294 A JP2004192294 A JP 2004192294A JP 2004192294 A JP2004192294 A JP 2004192294A JP 4053519 B2 JP4053519 B2 JP 4053519B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
display device
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004192294A
Other languages
Japanese (ja)
Other versions
JP2005173536A (en
Inventor
ユン−ボク リー
Original Assignee
エルジー フィリップス エルシーディー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー フィリップス エルシーディー カンパニー リミテッド filed Critical エルジー フィリップス エルシーディー カンパニー リミテッド
Publication of JP2005173536A publication Critical patent/JP2005173536A/en
Application granted granted Critical
Publication of JP4053519B2 publication Critical patent/JP4053519B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置に係り、特に、高透過率及び高開口率の液晶表示装置及びその製造方法に関する。   The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having a high transmittance and a high aperture ratio and a method for manufacturing the same.

最近、液晶表示装置は、消費電力が低く、携帯性に優れた、技術集約的で、付加価値の高い次世代の先端表示装置の素子として脚光を浴びている。 前記液晶表示装置は、透明電極が形成された２つの基板間に液晶を注入し、上部基板及び下部基板の外部に、上部偏光板及び下部偏光板を位置して形成されて、液晶分子の異方性による光の偏光の特性を変化させ、映像効果を得る非発光素子に当たる。   Recently, liquid crystal display devices have been spotlighted as elements of next-generation advanced display devices with low power consumption, excellent portability, technology-intensive, and high added value. The liquid crystal display device is formed by injecting liquid crystal between two substrates on which transparent electrodes are formed, and by positioning an upper polarizing plate and a lower polarizing plate outside the upper substrate and the lower substrate, so that the liquid crystal molecules differ. This is a non-light-emitting element that changes the polarization characteristics of light depending on the directionality and obtains an image effect.

現在、各画素を開閉するスイッチング素子である薄膜トランジスタが画素ごとに配置される能動行列方式の液晶表示装置は、解像度及び動映像の表現能力が優れているために、平板ＴＶシステムまたは、携帯コンピュータ用高情報量のモニターのような応用分野に、幅広く利用されている。   Currently, an active matrix type liquid crystal display device in which a thin film transistor, which is a switching element that opens and closes each pixel, is arranged for each pixel is excellent in resolution and moving image display capability. Widely used in application fields such as high information monitors.

ところが、代表的な液晶表示装置であるＴＮ(Twisted Nematic)表示モードには、狭い視野角と遅い応答特性のような根本的な問題がある。   However, a TN (Twisted Nematic) display mode, which is a typical liquid crystal display device, has fundamental problems such as a narrow viewing angle and a slow response characteristic.

このような問題を解決するために、液晶表示素子の新規で多様な概念が提案された。例えば、１つの画素が多数のサブ画素に分離されるマルチドメインＴＮ構造を使用する方法と、ＯＣＢ(Optically Compensated Birefringence)モードを使用する方法がある。   In order to solve such problems, a novel and diverse concept of liquid crystal display elements has been proposed. For example, there are a method using a multi-domain TN structure in which one pixel is separated into a number of sub-pixels and a method using an OCB (Optically Compensated Birefringence) mode.

マルチドメイン方式は、マルチドメインを形成する工程が複雑であって、 視野角の改善にも限界がある。また、ＯＣＢモード方式は、視野角の特性と応答の速度面で、電気光学的性能が優れている。ところが、バイアス(bias)電圧により液晶を安定的に調節、維持し辛い短所がある。   In the multi-domain method, the process of forming the multi-domain is complicated, and there is a limit to improving the viewing angle. The OCB mode method is excellent in electro-optical performance in terms of viewing angle characteristics and response speed. However, it is difficult to stably adjust and maintain the liquid crystal by the bias voltage.

最近、新しい表示モードの一環として、液晶分子等を駆動させる電極等が、全て同じ基板上に形成される横電界モードが提案された。   Recently, as a part of a new display mode, a lateral electric field mode in which electrodes for driving liquid crystal molecules and the like are all formed on the same substrate has been proposed.

図１は、一般的な横電界型の液晶表示装置の駆動原理を説明するための図である。
図示したように、カラーフィルター基板である上部基板１０と、アレイ基板である下部基板２０が、相互に向かい合って離隔しており、この上部基板１０及び下部基板２０間には、液晶層３０が介在している構造で、前記下部基板２０の内部面には、共通電極２２及び画素電極２４が形成されている。 FIG. 1 is a diagram for explaining a driving principle of a general horizontal electric field type liquid crystal display device.
As illustrated, an upper substrate 10 that is a color filter substrate and a lower substrate 20 that is an array substrate are spaced apart from each other, and a liquid crystal layer 30 is interposed between the upper substrate 10 and the lower substrate 20. The common electrode 22 and the pixel electrode 24 are formed on the inner surface of the lower substrate 20.

前記液晶層３０は、前記共通電極２２と画素電極２４の水平電界２６により作動されて、液晶層３０内の液晶分子が水平電界により移動するので、視野角が広くなる特性がある。   The liquid crystal layer 30 is operated by the horizontal electric field 26 of the common electrode 22 and the pixel electrode 24, and the liquid crystal molecules in the liquid crystal layer 30 are moved by the horizontal electric field, so that the viewing angle is widened.

例えば、前記横電界型の液晶表示装置を正面から見た場合、上/下/左/右に約８０o-８５o方向で見ることができる。   For example, when the horizontal electric field type liquid crystal display device is viewed from the front, it can be viewed in the direction of about 80o-85o up / down / left / right.

以下、一般的な横電界型の液晶表示装置用アレイ基板の電極の配置構造の図を参照して詳しく説明する。
図２は、一般的な横電界型の液晶表示装置用アレイ基板の概略的な平面図である。
図示したように、ゲート配線４０及びデータ配線４２が相互に交差して形成されており、ゲート配線４０及びデータ配線４２の交差地点には、薄膜トランジスタＴが形成されている。前記ゲート配線４０及びデータ配線４２の交差領域は、画素領域で定義される。 Hereinafter, it will be described in detail with reference to the drawing of the electrode arrangement structure of a general array substrate for a horizontal electric field type liquid crystal display.
FIG. 2 is a schematic plan view of an array substrate for a general horizontal electric field type liquid crystal display device.
As shown in the figure, the gate wiring 40 and the data wiring 42 are formed so as to cross each other, and a thin film transistor T is formed at the intersection of the gate wiring 40 and the data wiring 42. An intersection region between the gate line 40 and the data line 42 is defined by a pixel region.

前記ゲート配線４０と一定間隔離隔するように共通配線４４が形成されており、画素領域Ｐに位置する共通配線４４では、データ配線４２と平行に、多数の共通電極４６が分岐されている。また、前記薄膜トランジスタＴに連結され第１画素連結配線４８が形成されており、第１画素連結配線４８では、共通電極４６間の離隔区間に共通電極４６と交互に、多数の画素電極５０が分岐されている。   A common wiring 44 is formed so as to be spaced apart from the gate wiring 40 by a certain distance. In the common wiring 44 located in the pixel region P, a large number of common electrodes 46 are branched in parallel with the data wiring 42. In addition, a first pixel connection line 48 is formed connected to the thin film transistor T. In the first pixel connection line 48, a large number of pixel electrodes 50 are branched alternately with the common electrode 46 in the interval between the common electrodes 46. Has been.

前記画素電極５０等の一端を連結して、前記共通配線４４と重なった位置には、第２画素連結配線５２が形成されている。前記共通配線４４と第２画素連結配線５２が重なった領域は、絶縁体(図示せず)が介在する状態でストレージキャパシターＣｓｔを構成する。   A second pixel connection line 52 is formed at a position where one end of the pixel electrode 50 or the like is connected and overlaps the common line 44. A region where the common line 44 and the second pixel connection line 52 overlap each other constitutes a storage capacitor Cst with an insulator (not shown) interposed therebetween.

前記共通電極４６及び画素電極５０の離隔区間は、横電界により液晶が駆動される実質的な開口領域Ａに当たり、本図面では、４つの開口領域Ａのある４ブロック構造を一例として示している。すなわち、前記画素領域Ｐ別に、３つの共通電極４６と、２つの画素電極５０が、交互に配置された構造を示している。   The separation section between the common electrode 46 and the pixel electrode 50 corresponds to a substantial opening area A in which the liquid crystal is driven by a horizontal electric field. In the drawing, a four-block structure having four opening areas A is shown as an example. That is, a structure in which three common electrodes 46 and two pixel electrodes 50 are alternately arranged for each pixel region P is shown.

説明の便宜上、前記データ配線４２と隣接するように位置する共通電極４６は、第１共通電極４６ａ、画素領域Ｐの内部に位置する共通電極４６は、第２共通電極４６ｂと称する場合、前記第１共通電極４６ａ、第２共通電極４６ｂのうち、外廓に位置する第１共通電極４６ａは、データ配線４２と画素電極５０間に発生する画質の不良現象であるクロストークを最小化して、光漏れ現象を防ぐための目的とし、前記第２共通電極４６ｂより広い幅で形成しなけらばならないので、開口率が落ちる問題があった。   For convenience of explanation, the common electrode 46 positioned adjacent to the data line 42 is referred to as a first common electrode 46a, and the common electrode 46 positioned inside the pixel region P is referred to as a second common electrode 46b. Of the first common electrode 46a and the second common electrode 46b, the first common electrode 46a located on the outer surface minimizes crosstalk, which is a phenomenon of poor image quality that occurs between the data wiring 42 and the pixel electrode 50, and reduces light In order to prevent the leakage phenomenon, it must be formed with a width wider than that of the second common electrode 46b.

前記横電界型の液晶表示装置の透過率及び開口率を改善するために、フリンジフィールドスイッチングモード(Fringe Field Switching Mode；以下、ＦＦＳモードと略称する。)液晶表示装置が提案されている。   In order to improve the transmittance and aperture ratio of the horizontal electric field type liquid crystal display device, a fringe field switching mode (hereinafter referred to as FFS mode) liquid crystal display device has been proposed.

前記ＦＦＳモード液晶表示装置は、画素領域に対応する一種のアイランドパターン(island pattern)構造に当たる四角形状の共通電極と、棒状のパターンが、相互に離隔するように多数形成される構造に当たるスリット形態の画素電極が、絶縁体が介在する状態で、重なるように配置された構造であり、ＩＰＳモードと比べて、数A間隔を置いて横電界が構成されるので、横電界が強力であって、電極の上部の液晶分子まで横電界により配列できる長所がある。また、両電極は、インジウム−スズ−オキサイドＩＴＯで形成されるので、ホワイト状態の輝度を高め、開口率を高める特徴がある。   The FFS mode liquid crystal display device has a slit shape corresponding to a structure in which a plurality of rectangular common electrodes corresponding to a kind of island pattern structure corresponding to a pixel region and a plurality of rod-shaped patterns are formed to be spaced apart from each other. The pixel electrodes are arranged so as to overlap with an insulator interposed therebetween. Compared with the IPS mode, the horizontal electric field is formed at intervals of several A, so the horizontal electric field is strong, There is an advantage that the liquid crystal molecules above the electrodes can be aligned by a transverse electric field. Moreover, since both electrodes are formed of indium-tin-oxide ITO, there is a feature that the brightness in the white state is increased and the aperture ratio is increased.

以下、一般的なＦＦＳモード液晶表示装置の電極の配置構造の図を参照して詳しく説明する。
図３、図４は、一般的なＦＦＳモード液晶表示装置の図である。
図３は平面図であって、図４は、前記図３のＩＩＩＢ-ＩＩＩＢ線に沿って、切断した断面を示した断面図であって、説明の便宜上、図３はＦＦＳモード液晶表示装置用アレイ基板の平面図を中心に、図４は該当切断領域を基準に、液晶層を含む液晶表示装置の断面構造を中心に示している。 Hereinafter, the electrode arrangement structure of a general FFS mode liquid crystal display device will be described in detail with reference to the drawings.
3 and 4 are diagrams of a general FFS mode liquid crystal display device.
3 is a plan view, and FIG. 4 is a cross-sectional view showing a section taken along the line IIIB-IIIB in FIG. 3. For convenience of explanation, FIG. 3 is for an FFS mode liquid crystal display device. FIG. 4 mainly shows a cross-sectional structure of a liquid crystal display device including a liquid crystal layer with reference to the corresponding cut region, centering on a plan view of the array substrate.

図３では、ゲート配線６２及びデータ配線７８が、相互に交差するように形成されており、ゲート配線６２及びデータ配線７８の交差地点に、薄膜トランジスタＴが形成されていて、前記ゲート配線６２及びデータ配線７８の交差領域は、画素領域Ｐで定義される。画素領域Ｐには、薄膜トランジスタＴに連結され、相互に離隔されるように位置する多数の画素電極８２と、共通電極６８は、多数の画素電極８２の下部へと延長されている。   In FIG. 3, the gate wiring 62 and the data wiring 78 are formed so as to cross each other, and a thin film transistor T is formed at the intersection of the gate wiring 62 and the data wiring 78. The intersecting region of the wiring 78 is defined by the pixel region P. In the pixel region P, a large number of pixel electrodes 82 that are connected to the thin film transistor T and are spaced apart from each other, and a common electrode 68 are extended to a lower portion of the large number of pixel electrodes 82.

より詳しく説明すると、前記薄膜トランジスタＴは、ゲート電極６４、 半導体層７２、ソース電極７４、ドレイン電極７６とで構成されて、ドレイン電極７６に連結され第１画素連結配線８４が形成されており、第１画素連結配線８４では、前述した多数の画素電極８２が分岐されていて、画素電極８２等の一端は、第２画素連結配線８６により連結されている。   More specifically, the thin film transistor T includes a gate electrode 64, a semiconductor layer 72, a source electrode 74, and a drain electrode 76, and is connected to the drain electrode 76 to form a first pixel connection line 84. In the one-pixel connection wiring 84, the many pixel electrodes 82 described above are branched, and one ends of the pixel electrodes 82 and the like are connected by the second pixel connection wiring 86.

また、画素領域Ｐ別の共通電極６８は、前記ゲート配線６２と同じ方向へと一定間隔離隔するように形成された共通配線６６に連結される。前記共通電極６８及び画素電極８２は、相互に異なる工程により透明導電性物質で構成されることを特徴として、前記共通配線６６は、ゲート配線６２と同じ工程により、同じ物質で構成されて、前記共通配線６６と共通電極６８は、これらの間に絶縁膜なしで連接する方式で連結され、共通電極６８の上部には、絶縁体(図示せず)が介在する状態で、画素電極８２が配置された構造を有する。   Further, the common electrode 68 for each pixel region P is connected to a common wiring 66 formed so as to be spaced apart from each other in the same direction as the gate wiring 62. The common electrode 68 and the pixel electrode 82 are made of a transparent conductive material through different processes, and the common wire 66 is made of the same material through the same process as the gate wire 62. The common wiring 66 and the common electrode 68 are connected to each other without connecting an insulating film therebetween, and the pixel electrode 82 is disposed above the common electrode 68 with an insulator (not shown) interposed therebetween. Has a structured.

以下、前記図３の断面構造の提示を通じて、前記ＦＦＳモード液晶表示装置の動作の特性を説明する。
図４では、第１基板６０上に、四角形状の共通電極６８が形成されており、共通電極６８を覆う領域に、第１絶縁層７０が形成されていて、
共通電極６８の上部の第１絶縁層７０上には、相互に離隔するように多数のスリット形態の画素電極８２が形成されており、画素電極８２を覆う領域には、第１配向膜８８が形成されている。 Hereinafter, the operational characteristics of the FFS mode liquid crystal display device will be described through presentation of the cross-sectional structure of FIG.
In FIG. 4, a square-shaped common electrode 68 is formed on the first substrate 60, and a first insulating layer 70 is formed in a region covering the common electrode 68.
A plurality of slit-shaped pixel electrodes 82 are formed on the first insulating layer 70 above the common electrode 68 so as to be separated from each other, and a first alignment film 88 is formed in a region covering the pixel electrode 82. Is formed.

また、前記第１基板６０と向かい合うように第２基板９０が配置されており、第２基板９０の下部にはカラーフィルター層９２、第２配向膜９４が順に形成されていて、前記第１配向膜８８、第２配向膜９４間には、液晶層９６が介在している   In addition, a second substrate 90 is disposed so as to face the first substrate 60, and a color filter layer 92 and a second alignment film 94 are sequentially formed below the second substrate 90, and the first alignment is performed. A liquid crystal layer 96 is interposed between the film 88 and the second alignment film 94.

前記ＦＦＳモードの動作原理をより詳しく説明すると、初期には、側面電場により電極と電極間の液晶が、先ず、基板に平行に回転して、一定時間が過ぎると、電極部分で垂直及び側面電場と液晶の弾性力により電極上の液晶分子が回転する。すなわち、電極上の全ての面から光が透過されるので、透過率が高い。さらに、一画素内での液晶の回転程度が異なり、自己報償効果によりカラーシフト(color shift)が減少する。   The operation principle of the FFS mode will be described in more detail. Initially, the liquid crystal between the electrodes is first rotated in parallel with the substrate by the side electric field, and after a certain time, the vertical and side electric fields are generated in the electrode portion. The liquid crystal molecules on the electrode rotate due to the elastic force of the liquid crystal. That is, since light is transmitted from all surfaces on the electrode, the transmittance is high. Furthermore, the degree of rotation of the liquid crystal within one pixel is different, and the color shift is reduced due to the self-compensation effect.

前記横電界電極がストライプパターンで構成された場合、電圧印加時、横電界の形成のため、配向方向は０°方向を基準に、約６０°位傾いた方向へと構成されるので、偏光板の偏光軸方向と比べて、傾いていて、視野角の範囲が不均一な問題があり、ストライプパターンの場合も、配向方向は９０°-２７０°方向へとほとんど構成されて、これによる偏光板の偏光軸方向０°、９０°に、相互に直交されるように位置することによって、４５°、１３５°方向で視野角の特性が低下する。   When the horizontal electric field electrode is formed in a stripe pattern, the alignment direction is formed in a direction inclined about 60 ° with respect to the 0 ° direction to form a horizontal electric field when a voltage is applied. There is a problem that the viewing angle is inclined and the range of the viewing angle is not uniform, and in the case of a stripe pattern, the orientation direction is almost composed of 90 ° -270 ° direction. By being positioned so as to be orthogonal to each other in the polarization axis directions 0 ° and 90 °, the viewing angle characteristics are degraded in the 45 ° and 135 ° directions.

また、全方向で角度別にカラーシフトの差があるので、視野角の特性が低下する問題があった。   In addition, since there is a difference in color shift for each angle in all directions, there is a problem in that the viewing angle characteristics deteriorate.

前述したような問題を解決するために、本発明では、カラー シフト現象を最小化させて、視野角を向上させるＦＦＳモード液晶表示装置及びその製造方法を提供することを目的とする。   In order to solve the above-described problems, an object of the present invention is to provide an FFS mode liquid crystal display device that minimizes a color shift phenomenon and improves a viewing angle, and a manufacturing method thereof.

このために、本発明では、画素領域と対応した位置に、四角形状で形成された第１電極と、前記第１電極と重なった位置に、円形構造で形成された第２電極を利用した横電界による液晶を駆動させる。   For this reason, in the present invention, a lateral direction using a first electrode formed in a square shape at a position corresponding to the pixel region and a second electrode formed in a circular structure at a position overlapping the first electrode. The liquid crystal is driven by an electric field.

前述した目的を達成するための本発明のＦＦＳモード液晶表示装置は、第１基板と、前記第１基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状に形成された共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なるリング状の画素電極と、前記第１基板と向かい合うように配置された第２基板と、前記第１基板と第２基板との間に設けられた液晶層を含む。   In order to achieve the above object, an FFS mode liquid crystal display device of the present invention defines a pixel region by crossing a first substrate, a gate wiring formed on the first substrate, and the gate wiring. A data line, a thin film transistor connected to the gate line and the data line, a common line spaced apart from the gate line and parallel to the gate line, and a branch from the common line substantially corresponding to the pixel region. A square-shaped common electrode, a ring-shaped pixel electrode connected to the thin film transistor and overlapping the common electrode, a second substrate disposed to face the first substrate, and the first substrate, A liquid crystal layer provided between the second substrate and the second substrate is included.

ここで、前記薄膜トランジスタと前記画素電極間に、画素連結配線をさらに含み、前記画素電極と共通電極は、透明導電物質で形成される。
前記液晶層の液晶分子は、前記画素電極のパターンの間の領域と、前記画素電極と共通電極が重畳する領域での前記第１基板及び第２基板に、平行な電界により駆動される。 Here, a pixel connection line is further included between the thin film transistor and the pixel electrode, and the pixel electrode and the common electrode are formed of a transparent conductive material.
The liquid crystal molecules of the liquid crystal layer are driven by an electric field parallel to the first substrate and the second substrate in a region between the pixel electrode patterns and a region where the pixel electrode and the common electrode overlap.

前記画素電極は、円形及びリング状パターンを含み、前記画素電極のパターンは、同心状である。この時、前記画素電極は、円形の第１画素電極パターンとリング状の第２画素電極パターン、 第３画素電極パターンを含み、前記第１画素電極パターンは、前記第３画素電極パターンの内部に位置して、前記第２画素電極パターンは、前記第１画素電極パターンと第３画素電極パターンの間に位置する。   The pixel electrodes include circular and ring patterns, and the pixel electrode patterns are concentric. At this time, the pixel electrode includes a circular first pixel electrode pattern, a ring-shaped second pixel electrode pattern, and a third pixel electrode pattern, and the first pixel electrode pattern is formed inside the third pixel electrode pattern. The second pixel electrode pattern is positioned between the first pixel electrode pattern and the third pixel electrode pattern.

前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成する。
前記第２基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含む。ここで、前記開口部は、円形に構成される。 The overlapped common electrode and pixel electrode constitute a storage capacitor with an insulator interposed.
The second substrate further includes a black matrix having an opening exposing the pixel region and covering an end side of the common electrode on an inner surface of the second substrate. Here, the opening is configured in a circular shape.

前記画素領域は、正四角形状の場合もあって、この時、前記画素領域は、１つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、１つの画素を構成する。
前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含む。 The pixel region may have a regular square shape. At this time, the pixel region corresponds to one subpixel, and red, green, blue, and white subpixels constitute one pixel.
The capacitor further includes a capacitor electrode connected to the pixel region and overlapping the previous gate line to form a storage capacitor.

前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含む。   The thin film transistor includes a gate electrode branched from the gate wiring, a semiconductor layer overlapping the gate electrode, a source electrode branched from the data wiring, and a drain electrode spaced apart from the source electrode.

本発明の他のＦＦＳモード液晶表示装置は、第１基板と、前記第１基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素電極と重なる円形の共通電極と、前記第１基板と向かい合うように配置された第２基板と、前記第１基板と第２基板との間に設けられた液晶層を含む。   Another FFS mode liquid crystal display device according to the present invention includes a first substrate, a gate line formed on the first substrate, a data line that intersects the gate line and defines a pixel region, and the gate. A thin film transistor connected to a wiring and a data wiring, a thin film electrode connected to the thin film transistor, substantially separated from the pixel wiring, the gate wiring, and parallel to the gate wiring, and branched from the common wiring And a circular common electrode overlapping the pixel electrode, a second substrate disposed so as to face the first substrate, and a liquid crystal layer provided between the first substrate and the second substrate.

前記画素電極と共通電極は、透明導電物質で形成される。
前記液晶層の液晶分子は、前記共通電極の開口部に対応する領域と、前記画素電極と共通電極が重畳する領域で、前記第１基板及び第２基板に、平行な電界により駆動される。
前記共通電極は、円形の開口部のある第１共通電極パターンと、前記開口部内に位置して、リング状の第２共通電極パターンを含む。
前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成する。 The pixel electrode and the common electrode are formed of a transparent conductive material.
The liquid crystal molecules of the liquid crystal layer are driven by an electric field parallel to the first substrate and the second substrate in a region corresponding to the opening of the common electrode and a region where the pixel electrode and the common electrode overlap.
The common electrode includes a first common electrode pattern having a circular opening and a ring-shaped second common electrode pattern positioned in the opening.
The overlapped common electrode and pixel electrode constitute a storage capacitor with an insulator interposed.

前記第２基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含む。前記開口部は、円形に構成される。
前記画素領域は、正四角形状の場合もあって、この時、前記画素領域は、１つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、１つの画素を構成する。
前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含む。 The second substrate further includes a black matrix having an opening exposing the pixel region and covering an end side of the common electrode on an inner surface of the second substrate. The opening is configured in a circular shape.
The pixel region may have a regular square shape. At this time, the pixel region corresponds to one subpixel, and red, green, blue, and white subpixels constitute one pixel.
The capacitor further includes a capacitor electrode connected to the pixel region and overlapping the previous gate line to form a storage capacitor.

前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含む。   The thin film transistor includes a gate electrode branched from the gate wiring, a semiconductor layer overlapping the gate electrode, a source electrode branched from the data wiring, and a drain electrode spaced apart from the source electrode.

本発明のまた他のＦＦＳモード液晶表示装置は、第１基板と、前記第１基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状の共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なる螺旋形状の画素電極と、前記第１基板と向かい合うように配置された第２基板と、前記第１基板と第２基板との間に設けられた液晶層を含む。   Another FFS mode liquid crystal display device of the present invention includes a first substrate, a gate wiring formed on the first substrate, a data wiring defining a pixel region crossing the gate wiring, A thin film transistor connected to a gate line and a data line, a common line that is spaced apart from the gate line and is parallel to the gate line, and a branch from the common line, corresponding to the pixel region, has a substantially rectangular shape. Provided between a common electrode, a spiral pixel electrode connected to the thin film transistor and overlapping the common electrode, a second substrate disposed to face the first substrate, and the first substrate and the second substrate A liquid crystal layer.

本発明のまた他のＦＦＳモード液晶表示装置は、第１基板と、前記第１基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され、螺旋形状の開口部があって、前記画素電極と重なる共通電極と、前記第１基板と向かい合うように配置された第２基板と、前記第１基板と第２基板との間に設けられた液晶層を含む。   Another FFS mode liquid crystal display device of the present invention includes a first substrate, a gate wiring formed on the first substrate, a data wiring defining a pixel region crossing the gate wiring, A thin film transistor coupled to a gate wiring and a data wiring; a substantially rectangular pixel electrode coupled to the thin film transistor; spaced apart from the gate wiring; parallel to the gate wiring; and from the common wiring A common electrode that is branched and has a spiral opening and overlaps the pixel electrode, a second substrate that is disposed to face the first substrate, and a space between the first substrate and the second substrate. A liquid crystal layer.

本発明によるＦＦＳモード液晶表示装置の製造方法は、基板上に、ゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と、前記共通配線から分岐されて、実質的に、四角形状の共通電極を形成する段階及び前記薄膜トランジスタに連結され前記共通電極と重なり、リング状の画素電極を形成する段階を含む。   A method of manufacturing an FFS mode liquid crystal display device according to the present invention includes a step of forming a gate line on a substrate, a step of forming a data line defining a pixel region across the gate line, the gate line, Forming a thin film transistor connected to the data line; forming a common line spaced apart from the gate line and parallel to the gate line; and branching from the common line to form a substantially rectangular common Forming an electrode and forming a ring-shaped pixel electrode connected to the thin film transistor and overlapping the common electrode.

ここで、前記画素電極と共通電極は、透明導電物質で形成される。
前記画素電極を形成する段階は、前記共通電極を形成する段階の後、行われる。
前記画素電極は、同心状の円形または、リング状パターンを含む。 Here, the pixel electrode and the common electrode are formed of a transparent conductive material.
The step of forming the pixel electrode is performed after the step of forming the common electrode.
The pixel electrode includes a concentric circular or ring pattern.

本発明の他のＦＦＳモード液晶表示装置の製造方法は、基板上に、ゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階及び前記共通配線から分岐され、前記画素電極と重なる円形の共通電極を形成する段階を含む。   According to another aspect of the present invention, there is provided a method of manufacturing an FFS mode liquid crystal display device, comprising: forming a gate line on a substrate; forming a data line defining a pixel region across the gate line; Forming a thin film transistor connected to the wiring and the data wiring; forming a substantially rectangular pixel electrode connected to the thin film transistor; and being separated from the gate wiring and parallel to the gate wiring. Forming a wiring, and forming a circular common electrode branched from the common wiring and overlapping the pixel electrode.

ここで、前記画素電極と共通電極は、透明導電物質で形成される。
前記共通電極を形成する段階は、前記画素電極を形成する段階の後、行われる。
前記共通配線は、円形の開口部のある第１共通配線パターンと、前記開口部内に位置して、リング状の第２共通配線パターンを含む。 Here, the pixel electrode and the common electrode are formed of a transparent conductive material.
The step of forming the common electrode is performed after the step of forming the pixel electrode.
The common wiring includes a first common wiring pattern having a circular opening and a ring-shaped second common wiring pattern located in the opening.

本発明のまた他のＦＦＳモード液晶表示装置の製造方法は、基板上にゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と、前記共通配線から分岐され、実質的に、四角形状の共通電極を形成する段階及び前記薄膜トランジスタに連結され前記共通電極と重なり、螺旋形状の画素電極を形成する段階を含む。   According to another aspect of the present invention, there is provided a method of manufacturing an FFS mode liquid crystal display device, comprising: forming a gate line on a substrate; forming a data line defining a pixel region across the gate line; Forming a thin film transistor connected to the wiring and the data wiring; forming a common wiring spaced apart from the gate wiring and parallel to the gate wiring; and branching from the common wiring; Forming a common electrode; and forming a spiral pixel electrode connected to the thin film transistor and overlapping the common electrode.

本発明のまた他のＦＦＳモード液晶表示装置の製造方法は、基板上にゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階及び前記共通配線から分岐され、前記画素電極と重なり、螺旋形状の開口部のある共通電極を形成する段階を含む。   According to another aspect of the present invention, there is provided a method of manufacturing an FFS mode liquid crystal display device, comprising: forming a gate line on a substrate; forming a data line defining a pixel region across the gate line; Forming a thin film transistor connected to the wiring and the data wiring; forming a substantially rectangular pixel electrode connected to the thin film transistor; and being separated from the gate wiring and parallel to the gate wiring. Forming a wiring and forming a common electrode branched from the common wiring and overlapping the pixel electrode and having a spiral opening.

本発明のまた他のＦＦＳモード液晶表示装置は、第１基板と、前記第１基板の上部のゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタ、前記ゲート配線に平行で離隔されている共通配線、前記共通配線に連結されている共通電極、前記薄膜トランジスタに連結され、前記共通電極と重なる画素電極、前記第１基板と向かい合うように配置された第２基板 及び前記第１基板と第２基板との間に設けられた液晶層を含み、前記画素電極と共通電極は、前記画素電極と共通電極間に、電位の差が存在する時、前記液晶層の液晶が、前記画素領域の中心から、放射形で配列するマルチドメイン構造で配列される。   Another FFS mode liquid crystal display device of the present invention includes a first substrate, a gate wiring on the first substrate, a data wiring crossing the gate wiring to define a pixel region, the gate wiring, A thin film transistor connected to the data line; a common line spaced in parallel to the gate line; a common electrode connected to the common line; a pixel electrode connected to the thin film transistor and overlapping the common electrode; A second substrate disposed to face the substrate, and a liquid crystal layer provided between the first substrate and the second substrate, wherein the pixel electrode and the common electrode have a potential between the pixel electrode and the common electrode. When the difference exists, the liquid crystals of the liquid crystal layer are arranged in a multi-domain structure arranged radially from the center of the pixel region.

前記画素電極と共通電極のうち、少なくとも１つの一部は曲がっており、前記画素電極と共通電極のうち、少なくとも１つは実質的に、四角形である。
前記画素電極と共通電極間の電界は、前記画素電極と共通電極間の電位の差に対して、独立的で、実質的に、一定である。 At least one of the pixel electrode and the common electrode is bent, and at least one of the pixel electrode and the common electrode is substantially rectangular.
The electric field between the pixel electrode and the common electrode is independent and substantially constant with respect to the potential difference between the pixel electrode and the common electrode.

前記画素電極と共通電極は、実質的に、異なる形である。
前記画素電極と共通電極のうち、少なくとも１つはリング等があって、連続するリング等の半径等の間の差は、実質的に一定である。
前記画素電極と共通電極のうち、少なくとも１つは螺旋等があって、前記螺旋等の連続する側面へと隣接した部分の半径等の間の差は、実質的に一定である。
前記画素電極と共通電極は、また他のゲート配線と重なる。 The pixel electrode and the common electrode have substantially different shapes.
At least one of the pixel electrode and the common electrode has a ring or the like, and a difference between radii or the like of successive rings or the like is substantially constant.
At least one of the pixel electrode and the common electrode has a spiral or the like, and the difference between the radii of the portions adjacent to the continuous side surfaces of the spiral or the like is substantially constant.
The pixel electrode and the common electrode overlap with another gate wiring.

前記液晶表示装置は、前記画素領域の開口率を定義する開口部のあるブラックマトリックスをさらに含む。この時、前記開口部は、前記画素電極より大きく、前記共通電極よりは小さい。前記画素電極と共通電極のうち、少なくとも１つと前記ブラックマトリックスが重畳する領域は、曲線状である。前記ブラックマトリックスの開口部は、円形である。   The liquid crystal display device further includes a black matrix having an opening that defines an aperture ratio of the pixel region. At this time, the opening is larger than the pixel electrode and smaller than the common electrode. A region where at least one of the pixel electrode and the common electrode overlaps with the black matrix is curved. The black matrix has a circular opening.

前記画素電極と共通電極のうち、少なくとも１つは、前記画素電極の中心を取り囲む全ての方向に対して、実質的に対称である。
前記共通電極は、実質的に四角形であって、実質的に曲線状の開口部がある。この時、前記画素電極は、前記共通電極より小さく、前記共通電極の開口部より大きい。
前記画素電極と共通電極のうち、少なくとも１つは楕円状である。
前記液晶は方向性を持たない。 At least one of the pixel electrode and the common electrode is substantially symmetric with respect to all directions surrounding the center of the pixel electrode.
The common electrode is substantially square and has a substantially curved opening. At this time, the pixel electrode is smaller than the common electrode and larger than the opening of the common electrode.
At least one of the pixel electrode and the common electrode is elliptical.
The liquid crystal has no directionality.

前記画素電極と共通電極のうち、少なくとも１つは曲線状の部分と、四角形状の部分がある。
前記表示装置の一画素は、一群の隣接した２２ｎ(ｎは、整数)個の画素領域を含む。この時、前記液晶表示装置は、前記第２基板上に形成された、相互に異なる色のカラーフィルターをさらに含み、前記 一群の隣接した画素領域は、２２ｍ(ｍは、ｎより小さい、もしくは、同じ整数)個の、相互に異なるカラーフィルターを含む。 At least one of the pixel electrode and the common electrode has a curved portion and a quadrangular portion.
One pixel of the display device includes a group of adjacent 2 2n (n is an integer) pixel regions. At this time, the liquid crystal display device further includes color filters of different colors formed on the second substrate, and the group of adjacent pixel regions is 2 2m (m is smaller than n, or , The same integer) different color filters.

前記一群の隣接した画素領域で、各画素の前記画素電極と共通電極は、同じ形である。
前記一群の隣接した画素領域で、第１画素領域の前記画素電極と共通電極のうち、少なくとも１つは、前記一群の隣接した画素領域の第２画素領域に形成された前記画素電極または、共通電極と異なる形である。 In the group of adjacent pixel regions, the pixel electrode and the common electrode of each pixel have the same shape.
In the group of adjacent pixel regions, at least one of the pixel electrode and the common electrode in the first pixel region is the pixel electrode formed in the second pixel region of the group of adjacent pixel regions or in common. The shape is different from the electrode.

本発明によるＦＦＳモード液晶表示装置及びその製造方法によると、 横電界を形成する電極が、画素領域と対応するように形成される四角形状の第１電極と、第１電極と重なった位置で、円形の電極構造の第２電極とで構成されるので、第１電極、第２電極間の開口領域が円形構造であって、液晶が方向性を持たず、視野角を向上させる。また、正四角形ピクセル構造を適用して開口率を向上させることができて、ブラックマトリックスとが重畳する領域が減少され、合着ミスアライン時、製品別に発生される輝度の差が最小化できる長所がある。   According to the FFS mode liquid crystal display device and the method of manufacturing the same according to the present invention, the electrode that forms the lateral electric field is positioned at the position where the first electrode that is formed so as to correspond to the pixel region and the first electrode overlap. Since it is composed of the second electrode having a circular electrode structure, the opening region between the first electrode and the second electrode has a circular structure, and the liquid crystal has no directivity and improves the viewing angle. In addition, the aperture ratio can be improved by applying a regular square pixel structure, the area where the black matrix overlaps is reduced, and the difference in brightness generated by products at the time of misalignment can be minimized. is there.

以下、本発明による望ましい実施例を、図を参照して詳しく説明する。
図５、図６は、本発明によるＦＦＳモード円形電極のパターン構造を示した図である。図５は、ドメイン別の液晶分子の駆動の特性を示した図であって、図６は、Ｔ-Ｖ(Transmittance-Voltage)曲線グラフの図であって、中心部を同一にして、内側から外側へとリング構造の横電界電極(以下、円形電極と略称する)が、この順に配置された構造を、一例として提示することができる。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
5 and 6 are diagrams showing the pattern structure of the FFS mode circular electrode according to the present invention. FIG. 5 is a diagram showing the driving characteristics of the liquid crystal molecules by domain, and FIG. 6 is a diagram of a TV (Transmittance-Voltage) curve graph, in which the central part is the same, and from the inside. As an example, a structure in which lateral electric field electrodes (hereinafter abbreviated as circular electrodes) having a ring structure are arranged in this order can be presented.

図５に示した円形の電極(ＣＥ；Circular band Electrode)構造によると、相互に異なる液晶分子１１０の配列構造の領域で定義される４つのドメインＤ１、Ｄ２、Ｄ３、Ｄ４によって構成されるマルチドメイン構造であって、ドメイン別の液晶分子１１０は、ラビング方向に沿って、電圧無印加時には、ドメインの区別なしに、例えば、９０°-２７０°方向に配列された後、電圧印加時には、横電界により円形電極ＣＥと垂直に、全体的に、放射形構造で配列される。   According to the circular electrode (CE) structure shown in FIG. 5, a multi-domain composed of four domains D1, D2, D3, and D4 defined by regions of the arrangement structure of different liquid crystal molecules 110 from each other. The domain-specific liquid crystal molecules 110 are arranged in the rubbing direction without being distinguished from one another when no voltage is applied, for example, in a 90 ° -270 ° direction, and then when a voltage is applied, Are arranged in a radial structure, generally perpendicular to the circular electrode CE.

これに対するＴ-Ｖの特性は、図６に示すように、従来のストライプパターン構造の横電界電極での、ラビング方向別の効果が、一つの曲線で示されることを特徴とする。   As shown in FIG. 6, the TV characteristic is characterized by the fact that the effect for each rubbing direction in the horizontal electric field electrode having the conventional stripe pattern structure is shown by one curve.

以下、本発明による円形の電極構造のＦＦＳモード液晶表示装置に関する具体的な実施例を、図を参照して詳しく説明する。   Hereinafter, specific embodiments of the FFS mode liquid crystal display device having a circular electrode structure according to the present invention will be described in detail with reference to the drawings.

図７は、本発明の実施例１によるＦＦＳモード液晶表示装置用基板の平面図である。
図示したように、第１方向へとゲート配線１１２が形成されており、第１方向と交差される第２方向へとデータ配線１２８が形成されていて、第１方向へとゲート配線１１２と対応するように共通配線１４２が形成されて、前記ゲート配線１１２及びデータ配線１２８の交差領域は、画素領域Ｐで定義される。
前記共通配線１４２では、画素領域Ｐ別に、画素領域Ｐに対応する四角形状の共通電極１４４が形成されている。 FIG. 7 is a plan view of the substrate for the FFS mode liquid crystal display device according to the first embodiment of the present invention.
As shown in the figure, the gate wiring 112 is formed in the first direction, the data wiring 128 is formed in the second direction intersecting the first direction, and corresponds to the gate wiring 112 in the first direction. Thus, the common wiring 142 is formed, and the intersection region of the gate wiring 112 and the data wiring 128 is defined by the pixel region P.
In the common wiring 142, a rectangular common electrode 144 corresponding to the pixel region P is formed for each pixel region P.

前記ゲート配線１１２及びデータ配線１２８の交差地点には、薄膜トランジスタＴが形成されており、薄膜トランジスタＴに連結され第１画素連結配線１４０が形成されて、第１画素連結配線１４０では、第２画素連結配線１４１が延長形成されていて、第２画素連結配線１４１では、多数の円形パターンで構成された画素電極１３８が分岐されている。   A thin film transistor T is formed at the intersection of the gate line 112 and the data line 128, and a first pixel connection line 140 is formed connected to the thin film transistor T. In the first pixel connection line 140, a second pixel connection is formed. The wiring 141 is extended, and in the second pixel connection wiring 141, pixel electrodes 138 configured by a large number of circular patterns are branched.

前記画素電極１３８は、同一な中心部があって、内側から外側へと順に、配列された多数のパターンで構成されて、中心部から外側へと第１画素電極パターン１３８ａ、第２画素電極パターン１３８ｂ、第３画素電極パターン１３８ｃが順に、配置された構造を構成する。   The pixel electrodes 138 have the same central portion, and are composed of a large number of patterns arranged in order from the inner side to the outer side. The first pixel electrode pattern 138a and the second pixel electrode pattern are formed from the central portion to the outer side. 138b and the third pixel electrode pattern 138c form a structure in order.

本実施例によるＦＦＳモードでは、画素電極１３８パターン間の離隔領域だけではなく、画素電極１３８と共通電極１４４間が重畳する領域を開口領域として利用するので、前記画素電極１３８及び共通電極１４４は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイド ＩＴＯがある。
また、本発明によるＦＦＳモードの場合、別途のストレージキャパシターを構成しなくても、前記画素電極１３８及び共通電極１４４間が重畳する領域が、絶縁体(図示せず)が介在する状態で、ストレージキャパシターＣｓｔを構成することを特徴とする。 In the FFS mode according to the present embodiment, not only the separation region between the pixel electrode 138 patterns but also the region where the pixel electrode 138 and the common electrode 144 overlap is used as the opening region. Therefore, the pixel electrode 138 and the common electrode 144 are An example is indium-tin-oxide ITO selected from transparent conductive materials.
In the case of the FFS mode according to the present invention, a region where the pixel electrode 138 and the common electrode 144 are overlapped with an insulator (not shown) can be stored without an additional storage capacitor. A capacitor Cst is formed.

図面に斜線で示した領域は、ブラックマトリックス形成領域ＢＡであって、図示してないブラックマトリックスは、対向基板または、同一基板に位置して、液晶が駆動されない領域での光を遮断する役割をする。 前記ブラックマトリックス形成領域ＢＡは、画素領域の主領域を露出させるオープン部１４６を含み、非画素領域及び共通電極１４４の枠部を含む領域に形成されて、例えば、第３画素電極パターン１３８ｃより大きいサイズであって、円形構造で形成することができる。   The shaded area in the drawing is the black matrix forming area BA, and the black matrix (not shown) is located on the opposite substrate or the same substrate and serves to block light in the area where the liquid crystal is not driven. To do. The black matrix formation area BA includes an open portion 146 that exposes a main area of the pixel area, and is formed in an area including a non-pixel area and a frame portion of the common electrode 144, and is larger than, for example, the third pixel electrode pattern 138c. The size can be formed in a circular structure.

図８ないし図１３は、本発明の実施例１による６マスク工程によるＦＦＳモード液晶表示装置用基板の製造工程を段階別に示した図であって、
円形電極を中心に簡略に説明する。前述したマスク工程は、感光性物質を利用したフォトーエッチング工程によりパターニングする工程である。 FIGS. 8 to 13 are diagrams illustrating a manufacturing process of an FFS mode liquid crystal display device substrate according to a six mask process according to the first embodiment of the present invention.
A brief description will be given focusing on circular electrodes. The mask process described above is a process for patterning by a photo-etching process using a photosensitive material.

図８は、基板１１０上に、第１マスク工程により第１方向へと位置して、ゲート電極１１６のあるゲート配線１１２を形成する段階である。   FIG. 8 is a stage in which a gate wiring 112 having a gate electrode 116 is formed on the substrate 110 in the first direction by a first mask process.

図９は、前記ゲート配線１１２を覆う領域にゲート絶縁膜(図示せず)を形成する段階と、第２マスク工程により前記ゲート電極１１６を覆う領域に半導体層１２２を形成する段階であって、図１０は、第３マスク工程により第１方向と交差される第２方向へとデータ配線１２８と、前記データ配線１２８から分岐されるソース電極１３０と、前記ソース電極１３０と離隔するようにアイランドパターンで構成されたドレイン電極１３２を形成する段階である。   9 shows a step of forming a gate insulating film (not shown) in a region covering the gate wiring 112 and a step of forming a semiconductor layer 122 in a region covering the gate electrode 116 by a second mask process. FIG. 10 illustrates an island pattern that is separated from the data line 128, the source electrode 130 branched from the data line 128, and the source electrode 130 in a second direction intersecting the first direction by a third mask process. This is the step of forming the drain electrode 132 constituted by

前記ゲート配線１１２及びデータ配線１２８が交差される領域は、画素領域Ｐで定義される。
前記ソース電極１３０とドレイン電極１３２は、半導体層１２２の両側と重なるように位置する。
この段階によって、前記ゲート電極１１６、半導体層１２２、ソース電極１３０、ドレイン電極１３２は、薄膜トランジスタＴを構成する。 A region where the gate line 112 and the data line 128 intersect is defined by a pixel region P.
The source electrode 130 and the drain electrode 132 are positioned to overlap both sides of the semiconductor layer 122.
Through this stage, the gate electrode 116, the semiconductor layer 122, the source electrode 130, and the drain electrode 132 constitute a thin film transistor T.

前記ソース電極１３０及びドレイン電極１３２の間の離隔区間に位置する半導体層１２２の真性半導体物質を露出させ、露出された真性半導体物質領域をチャンネルＣｈとして構成する段階を含む。   Exposing the intrinsic semiconductor material of the semiconductor layer 122 located in the separation between the source electrode 130 and the drain electrode 132 and configuring the exposed intrinsic semiconductor material region as a channel Ch.

図１１は、前記薄膜トランジスタＴを含み、基板全面に保護層(図示せず)を形成する段階と、第４マスク工程により前記保護層の上部に、第１方向へと前記ゲート配線１１２と離隔されるように位置する共通配線１３４と、前記共通配線１３４で、画素領域Ｐ単位で、前記画素領域Ｐと対応する四角形状のパターンに分岐される共通電極１３６を形成する段階である。   FIG. 11 includes a step of forming a protective layer (not shown) on the entire surface of the substrate including the thin film transistor T, and is separated from the gate wiring 112 in the first direction on the protective layer by a fourth mask process. In this step, the common wiring 134 positioned so as to form a common electrode 136 that branches into a rectangular pattern corresponding to the pixel region P in units of the pixel region P by the common wiring 134.

図１２は、前記共通配線１３４及び共通電極１３６を覆う基板全面に、 絶縁層(図示せず)を形成する段階と、第５マスク工程により前記絶縁層及び保護層に、前記ドレイン電極１３２を一部露出させるドレインコンタクトホール１３８を形成する段階である。   FIG. 12 shows a step of forming an insulating layer (not shown) on the entire surface of the substrate covering the common wiring 134 and the common electrode 136, and the drain electrode 132 is formed on the insulating layer and the protective layer by a fifth mask process. This is a step of forming a drain contact hole 138 to be partially exposed.

図１３は、前記ドレインコンタクトホール１３８を含む絶縁層の上部に、第６マスク工程により、ドレインコンタクトホール１３８を通じてドレイン電極１３２に連結される第１画素連結配線１４０と、前記第１画素連結配線１４０で、第２方向へと延長形成された第２画素連結配線１４２と、前記第２画素連結配線１４２から分岐される画素電極１４４を形成する段階である。   FIG. 13 illustrates a first pixel connection line 140 connected to the drain electrode 132 through the drain contact hole 138 and a first pixel connection line 140 on the insulating layer including the drain contact hole 138 by a sixth mask process. The second pixel connection line 142 extended in the second direction and the pixel electrode 144 branched from the second pixel connection line 142 are formed.

前記画素電極１４４は、同一な中心部で、内側から外側へと一定間隔離隔するように、順に形成された円形構造の多数のパターンで構成される。
より詳しく説明すると、中心部に円形パターンで構成された第１画素電極パターン１４４ａと、第１画素電極パターン１４４ａの外周で、リング状に構成された第２画素電極パターン１４４ｂと、第２画素電極パターン１４４ｂの外周で、リング状に構成された第３画素電極パターン１４４ｃとで構成される。
前記共通電極１３６と画素電極１４４は、重なった領域に位置することが重要である。 The pixel electrodes 144 are configured by a number of patterns having a circular structure formed in order so as to be spaced apart from each other from the inside to the outside at the same central portion.
More specifically, a first pixel electrode pattern 144a configured in a circular pattern at the center, a second pixel electrode pattern 144b configured in a ring shape on the outer periphery of the first pixel electrode pattern 144a, and a second pixel electrode The outer periphery of the pattern 144b includes a third pixel electrode pattern 144c configured in a ring shape.
It is important that the common electrode 136 and the pixel electrode 144 are located in an overlapping region.

以下、前記実施例１による製造工程よりマスクの数が節減した低マスク工程によりＦＦＳモード液晶表示装置を製造する工程を説明する。   Hereinafter, a process of manufacturing the FFS mode liquid crystal display device by a low mask process in which the number of masks is reduced from the manufacturing process according to the first embodiment will be described.

図１４ないし図１８は、本発明の実施例２による５マスクによるＦＦＳモード液晶表示装置の製造工程を段階別に示した平面図であって、前記実施例１による５マスク工程と重複する工程の説明は、簡略にする。
図１４は、基板２１０上に、第１マスク工程により、前記図８と同じ方法で、ゲート配線２１２、ゲート電極２１６を形成する段階である。 FIGS. 14 to 18 are plan views showing the manufacturing process of the FFS mode liquid crystal display device with five masks according to the second embodiment of the present invention in stages, and the description of the steps overlapping with the five mask processes according to the first embodiment. Keep it simple.
FIG. 14 is a step of forming the gate wiring 212 and the gate electrode 216 on the substrate 210 by the first mask process by the same method as in FIG.

図１５は、前記ゲート配線２１２、ゲート電極２１６を覆う領域に、ゲート絶縁膜(図示せず)を形成する段階と、ゲート絶縁膜の上部に半導体物質、金属物質を順に積層した後、回折露光法を含む第２マスク工程により、 前記金属物質を利用してデータ配線２２８、ソース電極２３０、ドレイン電極２３２を形成して、前記データ配線２２８、ソース電極２３０、ドレイン電極２３２と対応したパターン構造で、半導体物質を半導体物質層２２５を形成する。前記半導体物質層２２５は、ソース電極２３０及びドレイン電極２３２間の離隔区間を含んで形成されて、前記ソース電極２３０及びドレイン電極２３２と対応した位置の半導体物質層２２５は、半導体領域(ＳＣ；semiconductor area)を構成する。   FIG. 15 shows a step of forming a gate insulating film (not shown) in a region covering the gate wiring 212 and the gate electrode 216, and a diffractive exposure after sequentially laminating a semiconductor material and a metal material on the gate insulating film. A data mask 228, a source electrode 230, and a drain electrode 232 are formed using the metal material by a second mask process including a method, and a pattern structure corresponding to the data wire 228, the source electrode 230, and the drain electrode 232 is formed. The semiconductor material layer 225 is formed from a semiconductor material. The semiconductor material layer 225 includes an interval between the source electrode 230 and the drain electrode 232, and the semiconductor material layer 225 at a position corresponding to the source electrode 230 and the drain electrode 232 includes a semiconductor region (SC; semiconductor). area).

前記ゲート電極２１６、半導体物質層２２５の半導体領域ＳＣ、ソース電極２３０、ドレイン電極２３２は、薄膜トランジスタＴを構成する。
この段階では、回折露光法によりソース電極２３０及びドレイン電極２３２間の離隔区間に位置する半導体物質層２２５の純粋半導体領域を露出させチャンネルＣｈを形成する段階を含む。 The gate electrode 216, the semiconductor region SC of the semiconductor material layer 225, the source electrode 230, and the drain electrode 232 form a thin film transistor T.
In this step, a channel Ch is formed by exposing a pure semiconductor region of the semiconductor material layer 225 located in a distance between the source electrode 230 and the drain electrode 232 by a diffraction exposure method.

例えば、露光された部分が除去されるポジティブタイプの感光性物質を利用する場合、チャンネル部と対応した位置に、スリット部のあるマスクを配置して、チャンネル部でパターンを形成しょうとする部分より、薄い厚さの感光性物質層を形成する方法として、１つのマスク工程で、半導体工程とソース/ドレイン工程を同時に行うことができる。   For example, when using a positive type photosensitive material that removes the exposed part, a mask with a slit part is placed at a position corresponding to the channel part, and the pattern part is to be formed in the channel part. As a method of forming a thin photosensitive material layer, a semiconductor process and a source / drain process can be performed simultaneously in one mask process.

図１６は、前記薄膜トランジスタＴを覆う基板全面に、保護層(図示せず)を形成する段階と、前記保護層の上部に、第３マスク工程により共通配線２３４及び共通電極２３６を形成する段階である。   FIG. 16 shows a step of forming a protective layer (not shown) on the entire surface of the substrate covering the thin film transistor T, and a step of forming a common wiring 234 and a common electrode 236 on the protective layer by a third mask process. is there.

前記共通配線２３４及び共通電極２３６を構成する物質は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイドＩＴＯがある。   The material constituting the common wiring 234 and the common electrode 236 is selected from transparent conductive materials, and an example is indium-tin-oxide ITO.

図１７は、前記共通配線２３４及び共通電極２３６を覆う領域に、絶縁層(図示せず)を形成する段階と、第４マスク工程により前記絶縁層及び保護層に、ドレイン電極２３２を一部露出させるドレインコンタクトホール２３８を形成する段階である。   FIG. 17 shows a step of forming an insulating layer (not shown) in a region covering the common wiring 234 and the common electrode 236, and partially exposing the drain electrode 232 to the insulating layer and the protective layer by a fourth mask process. In this step, the drain contact hole 238 is formed.

図１８は、前記ドレインコンタクトホール２３８を含む絶縁層の上部に、第５マスク工程により、前記ドレインコンタクトホール２３８を通じてドレイン電極２３２に連結される第１画素連結配線２４０と、前記第１画素連結配線２４０で延長形成された第２画素連結配線２４２と、前記第２画素連結配線２４２から分岐された円形構造の画素電極２４４を形成する段階である。   FIG. 18 illustrates a first pixel connection line 240 connected to the drain electrode 232 through the drain contact hole 238 by a fifth mask process on the insulating layer including the drain contact hole 238, and the first pixel connection line. In this step, the second pixel connection line 242 extended at 240 and the circular pixel electrode 244 branched from the second pixel connection line 242 are formed.

前記画素電極２４４は、多数のパターンで構成されて、具体的なパターン構造は、前記図１２で前述した構造を適用することができる。
すなわち、前記画素電極２４４は、第１画素電極パターン２４４ａ、第２画素電極パターン２４４ｂ、第３画素電極パターン２４４ｃとで構成される。
前記画素電極２４４を構成する物質は、前記共通電極２３６と同じく、透明導電性物質から選択されて、例えば、インジウム−スズ−オキサイドＩＴＯがある。 The pixel electrode 244 includes a plurality of patterns, and the structure described above with reference to FIG. 12 can be applied as a specific pattern structure.
That is, the pixel electrode 244 includes a first pixel electrode pattern 244a, a second pixel electrode pattern 244b, and a third pixel electrode pattern 244c.
The material constituting the pixel electrode 244 is selected from a transparent conductive material, like the common electrode 236, such as indium-tin-oxide ITO.

以下、本発明のまた他の実施例では、円形の電極構造のもう１つのパターン構造として螺旋形の電極構造を提示する。   Hereinafter, in another embodiment of the present invention, a spiral electrode structure is presented as another pattern structure of a circular electrode structure.

図１９は、本発明の実施例３によるＦＦＳモード液晶表示装置用基板の平面図であって、螺旋形の電極構造を示している。前記実施例１と円形の電極構造を除いた部分は、同一に適用できるので、重複される部分に関する説明は省略する。   FIG. 19 is a plan view of a substrate for an FFS mode liquid crystal display device according to a third embodiment of the present invention, and shows a spiral electrode structure. Since the part except Example 1 and the circular electrode structure can be applied in the same manner, the description regarding the overlapping part is omitted.

図示したように、共通配線３４２に連結され画素領域Ｐには、四角形状の共通電極３４４が形成されていて、薄膜トランジスタＴに連結され第１画素連結配線３４０が形成されており、第１画素連結配線３４０から延長形成されて、共通電極３４４と重なった領域には、螺旋形構造の画素電極３３８が形成されている。   As shown in the drawing, a square-shaped common electrode 344 is formed in the pixel region P connected to the common wiring 342, and a first pixel connection wiring 340 is formed connected to the thin film transistor T. A pixel electrode 338 having a spiral structure is formed in a region extending from the wiring 340 and overlapping the common electrode 344.

前記実施例１の場合、閉曲線で構成された多数のリング構造の組み合わせで画素電極が構成されたとすると、本実施例は、１つの画素電極が別途の第２画素連結配線なしに、外側から内側へ、または、内側から外側へと一定間隔を維持して、螺旋形で形成されることを特徴とする。   In the case of the first embodiment, assuming that the pixel electrode is configured by a combination of a large number of ring structures configured by closed curves, in the present embodiment, one pixel electrode does not have a separate second pixel connection wiring, and the inner side from the outside. It is characterized in that it is formed in a spiral shape while maintaining a constant interval from the inside to the outside.

本構造も、画素電極３３８が有する螺旋形パターン間の離隔領域及び画素電極３３８と共通電極３４４が、重なった領域での横電界により液晶を駆動させることを特徴として、このような構造的特徴により画素電極３３８と共通電極３４４は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイドＩＴＯがある。   This structure is also characterized in that the liquid crystal is driven by a lateral electric field in the separation region between the spiral patterns of the pixel electrode 338 and the overlapping region of the pixel electrode 338 and the common electrode 344. The pixel electrode 338 and the common electrode 344 are selected from transparent conductive materials, and an example is indium-tin-oxide ITO.

前記画素電極３３８と共通電極３４４間が重畳する領域は、図示してない絶縁体が介在する状態で、ストレージキャパシターＣｓｔを構成する。
図に斜線で示した領域は、画素電極３３８を露出させる円形のオープン部３４６のあるブラックマトリックス形成領域(ＢＡ：Black matrix Area)に当たる。 The region where the pixel electrode 338 and the common electrode 344 overlap constitutes a storage capacitor Cst with an insulator (not shown) interposed therebetween.
A region shown by hatching in the drawing corresponds to a black matrix area (BA) having a circular open portion 346 exposing the pixel electrode 338.

図２０ないし図２２は、本発明の実施例３による６マスク工程により螺旋形構造のＦＦＳモード横電界型の液晶表示装置用基板を制作する工程を段階別に示した平面図であって、第１マスク工程ないし第４マスク工程は、前記実施例１と同一に適用できるので、１つの図で示した。   FIGS. 20 to 22 are plan views showing the steps of manufacturing the FFS mode lateral electric field type liquid crystal display substrate of the spiral structure by the six mask process according to the third embodiment of the present invention. Since the mask process through the fourth mask process can be applied in the same manner as in the first embodiment, they are shown in one drawing.

図２０は、第１マスク工程によりゲート配線３１２、ゲート電極３１６を形成する段階と、第２マスク工程により半導体層３２２を形成する段階と、第３マスク工程によりデータ配線３８８、ソース電極３３０、ドレイン電極３３２を形成して、前記ゲート電極３１６、半導体層３２２、ソース電極３３０、ドレイン電極３３２とで構成される薄膜トランジスタＴを形成する段階と、前記ソース電極３３０及びドレイン電極３３２をマスクを利用して、真性半導体物質領域で構成されるチャンネルＣｈを形成する段階を含む。   FIG. 20 shows a step of forming the gate wiring 312 and the gate electrode 316 by the first mask process, a step of forming the semiconductor layer 322 by the second mask process, and the data wiring 388, the source electrode 330, the drain by the third mask process. Forming a thin film transistor T including the gate electrode 316, the semiconductor layer 322, the source electrode 330, and the drain electrode 332 by forming an electrode 332; and using the mask for the source electrode 330 and the drain electrode 332 Forming a channel Ch composed of an intrinsic semiconductor material region.

前記薄膜トランジスタＴを含む基板全面に、保護層(図示せず)を形成する段階と、前記保護層(図示せず)の上部に、第４マスク工程により、ゲート配線３１２と平行に位置して、画素領域Ｐと対応する四角形状の共通電極３３６がある共通配線３３４を形成する段階を含む。   A step of forming a protective layer (not shown) on the entire surface of the substrate including the thin film transistor T, and a top portion of the protective layer (not shown) are positioned in parallel with the gate wiring 312 by a fourth mask process, The method includes a step of forming a common wiring 334 having a square-shaped common electrode 336 corresponding to the pixel region P.

図２１は、前記共通配線３３４及び共通電極３３６を含む基板全面に、 絶縁層(図示せず)を形成する段階と、第５マスク工程により前記絶縁層及び保護層に、前記ドレイン電極３３２を一部露出させるドレインコンタクトホール３３８を形成する段階である。   FIG. 21 shows a step of forming an insulating layer (not shown) on the entire surface of the substrate including the common wiring 334 and the common electrode 336, and the drain electrode 332 is formed on the insulating layer and the protective layer by a fifth mask process. This is a step of forming a drain contact hole 338 to be partially exposed.

図２２は、前記ドレインコンタクトホール３３８を含む絶縁層の上部に、第６マスク工程により、ドレインコンタクトホール３３８を通じてドレイン電極３３２に連結される画素連結配線３４０と、前記画素連結配線３４０で延長形成される螺旋形構造の画素電極３４４が形成する段階である。   FIG. 22 illustrates a pixel connection line 340 connected to the drain electrode 332 through the drain contact hole 338 and an extension of the pixel connection line 340 on the insulating layer including the drain contact hole 338 by a sixth mask process. The pixel electrode 344 having a spiral structure is formed.

以下、前記実施例３による製造工程よりマスク工程の数が節減された工程により螺旋形の電極構造のＦＦＳモード液晶表示装置用基板を製造する工程を説明する。   Hereinafter, a process of manufacturing a substrate for an FFS mode liquid crystal display device having a spiral electrode structure according to a process in which the number of mask processes is reduced from the manufacturing process according to the third embodiment will be described.

図２３ないし図２５は、本発明の実施例４による５マスク工程によりＦＦＳモード液晶表示装置用基板を製造する工程を段階別に示した平面図である。
図２３は、第１マスク工程によりゲート配線４１２、ゲート電極４１６を形成する段階と、第２マスク工程によりデータ配線４２８、ソース電極４３０、ドレイン電極４３２と、前記データ配線４２８、ソース電極４３０、ドレイン電極４３２と対応するパターン構造であって、前記ソース電極４３０及びドレイン電極４３２と対応した位置で、半導体領域ＳＣのある半導体物質層４２５を形成する段階を含む。 23 to 25 are plan views showing a process of manufacturing a substrate for an FFS mode liquid crystal display device according to the five mask process according to the fourth embodiment of the present invention.
23 shows a step of forming the gate wiring 412 and the gate electrode 416 by the first mask process, and the data wiring 428, the source electrode 430, and the drain electrode 432 by the second mask process, and the data wiring 428, the source electrode 430, and the drain. A step of forming a semiconductor material layer 425 having a semiconductor region SC in a pattern structure corresponding to the electrode 432 and corresponding to the source electrode 430 and the drain electrode 432 is included.

また、同じマスク工程で、回折露光法によりチャンネルＣｈを形成する段階を含み、前記ゲート電極４１６、半導体物質層４２５の半導体領域ＳＣ、ソース電極４３０、ドレイン電極４３２は、薄膜トランジスタＴを構成して、前記薄膜トランジスタＴを覆う領域に、基板全面に、保護層(図示せず)を形成する段階と、前記保護層(図示せず)の上部に、第３マスク工程により、前記ゲート配線４１２と平行に位置して、画素領域Ｐと対応する四角形状の共通電極４３６がある共通配線４３４を形成する段階である。   The gate electrode 416, the semiconductor region SC of the semiconductor material layer 425, the source electrode 430, and the drain electrode 432 constitute a thin film transistor T, including the step of forming a channel Ch by a diffraction exposure method in the same mask process. A step of forming a protective layer (not shown) on the entire surface of the substrate in a region covering the thin film transistor T, and a third mask process on the protective layer (not shown) in parallel with the gate wiring 412. It is a step of forming a common wiring 434 located and having a square-shaped common electrode 436 corresponding to the pixel region P.

図２４は、前記共通配線４３４及び共通電極４３６を含む基板全面に、絶縁層(図示せず)を形成する段階と、第４マスク工程により前記絶縁層及び保護層に、前記ドレイン電極４３２を一部露出させるドレインコンタクトホール４３８を形成する段階である。   FIG. 24 shows a step of forming an insulating layer (not shown) on the entire surface of the substrate including the common wiring 434 and the common electrode 436, and the drain electrode 432 is formed on the insulating layer and the protective layer by a fourth mask process. This is a step of forming a drain contact hole 438 to be partially exposed.

図２５は、前記ドレインコンタクトホール４３８を含む絶縁層の上部に、第５マスク工程により、前記ドレインコンタクトホール４３８を通じてドレイン電極４３２に連結される画素連結配線４４０と、前記画素連結配線４４０で延長形成される螺旋形構造の画素電極４４４が形成する段階を含む。   25, a pixel connection line 440 connected to the drain electrode 432 through the drain contact hole 438 and the pixel connection line 440 are formed on the insulating layer including the drain contact hole 438 by a fifth mask process. Forming a pixel electrode 444 having a spiral structure.

図２６、図２７は、横電界電極のパターン構造による合着誤整列(misalign)時の開口率の減少程度を説明するための図である。図２６は、従来のストライプパターンタイプの横電界電極、図２７は、本発明による円形パターンタイプの横電界電極の図である。   FIG. 26 and FIG. 27 are diagrams for explaining the degree of decrease in aperture ratio at the time of misalignment due to the pattern structure of the horizontal electric field electrode. FIG. 26 is a diagram of a conventional stripe pattern type lateral field electrode, and FIG. 27 is a diagram of a circular pattern type lateral field electrode according to the present invention.

図示したように、横電界電極(ＩＥ１、ＩＥ２；In-plane Electrode)が形成された基板４５０、４７０と、ブラックマトリックスＢＭ１、ＢＭ２が形成された基板４６０、４８０の合着工程で、ミスアラインが発生する場合、ブラックマトリックスＢＭ１、ＢＭ２は、設計値を超え、横電界電極ＩＥ１、ＩＥ２とが重畳する領域が大きくなれて、このようなミスアラインは、開口領域の減少をもたらす。   As shown in the figure, misalignment occurs in the bonding process of the substrates 450 and 470 on which the horizontal electric field electrodes (IE1, IE2; In-plane Electrode) are formed and the substrates 460 and 480 on which the black matrices BM1 and BM2 are formed. In this case, the black matrixes BM1 and BM2 exceed the design value, and the area where the horizontal electric field electrodes IE1 and IE2 overlap is enlarged, and such misalignment causes a reduction in the opening area.

図２６の場合、横電界電極ＩＥ１のパターン構造により、ブラックマトリックスＢＭ１と横電界電極ＩＥ１間が重畳する領域Ｒ１が、横電界電極ＩＥ１の長さの方向へと全て重なるが、図２７の場合、本発明による横電界電極ＩＥ２は、円形の電極構造であることによって、ブラックマトリックスＢＭ２と横電界電極ＩＥ２間が重畳する領域Ｒ２は、図２６に比べて、大変減少されている。
従って、本発明による円形の電極構造によると、合着工程マージンが大きくなるので、製品別輝度の差が縮む。 In the case of FIG. 26, the region R1 where the black matrix BM1 and the horizontal electric field electrode IE1 overlap is entirely overlapped in the length direction of the horizontal electric field electrode IE1 due to the pattern structure of the horizontal electric field electrode IE1, but in the case of FIG. Since the horizontal electric field electrode IE2 according to the present invention has a circular electrode structure, the region R2 where the black matrix BM2 and the horizontal electric field electrode IE2 overlap is greatly reduced as compared with FIG.
Therefore, according to the circular electrode structure according to the present invention, the bonding process margin is increased, so that the difference in brightness between products is reduced.

以下、本発明のまた他の実施例では、ストレージキャパシターの向上構造を提示する。   Hereinafter, another embodiment of the present invention provides an improved structure of a storage capacitor.

図２８は、本発明の実施例５によるＦＦＳモード液晶表示装置の平面図であって、前記実施例１と区別される特徴を中心に説明する。
図示したように、画素電極５３８の最外角パターンである第３画素電極パターン５３８ｃでは、前段ゲート配線５１２と重なるようにキャパシター電極５４０が延長形成されている。 FIG. 28 is a plan view of the FFS mode liquid crystal display device according to the fifth embodiment of the present invention, and the features that are distinguished from the first embodiment will be mainly described.
As illustrated, in the third pixel electrode pattern 538 c that is the outermost corner pattern of the pixel electrode 538, the capacitor electrode 540 is extended so as to overlap the previous-stage gate wiring 512.

すなわち、画素電極５３８と共通電極５２０間が重畳する領域での第１ストレージキャパシターＣｓｔ１と、キャパシター電極５４０とゲート配線間が重畳する領域での、第２ストレージキャパシターＣｓｔ２の合で、ストレージキャパシターＣｓｔ が構成されることによって、前記実施例１、実施例３による構造より、ストレージキャパシターＣｓｔ の増加で、液晶が安定的に駆動される。   That is, the storage capacitor Cst 1 is the sum of the first storage capacitor Cst1 in the region where the pixel electrode 538 and the common electrode 520 overlap and the second storage capacitor Cst2 in the region where the capacitor electrode 540 and the gate wiring overlap. By being configured, the liquid crystal is stably driven with an increase in the storage capacitor Cst than the structure according to the first and third embodiments.

以下、本発明のまた他の実施例では、開口率の向上のため、正四角形構造の赤色Ｒｅｄ，緑色Ｇｒｅｅｎ、青色Ｂｌｕｅ、白色Ｗｈｉｔｅ のサブピクセルが、１つのピクセルを構成する４色ピクセル構造である円形の電極構造のＦＦＳモード液晶表示装置を提示する。   Hereinafter, in another embodiment of the present invention, in order to improve the aperture ratio, a red-red, green-green, blue-blue, and white-white subpixel having a regular square structure is a four-color pixel structure that constitutes one pixel. An FFS mode liquid crystal display device with a circular electrode structure is presented.

図２９は、本発明の実施例６によるＦＦＳモード液晶表示装置の平面図であって、正四角形で構成された赤色、緑色、青色、白色の４色ピクセル構造に関する。
一般的に、赤色、緑色、青色の３色ピクセル構造では、直四角形構造でサブピクセルが構成され、画素領域内の短縮幅が円形電極の半径を決めて、円形電極以外のダミー領域が、かなり大きい比重を占めることによって、開口率向上に限界があった。 FIG. 29 is a plan view of an FFS mode liquid crystal display device according to a sixth embodiment of the present invention, and relates to a red, green, blue, and white four-color pixel structure formed of a regular square.
In general, in the three-color pixel structure of red, green, and blue, subpixels are formed in a rectangular shape, and the shortened width in the pixel region determines the radius of the circular electrode, and the dummy region other than the circular electrode is considerably large. By occupying a large specific gravity, there was a limit to improving the aperture ratio.

ところが、正四角形ピクセル構造では、画素領域が中心部から４辺までの距離が同じなので、円形電極の半径を決めるのに問題がなく、円形電極以外に、ダミー領域が占める比重が、大変減少することによって、開口率向上を効果的に得ることができる。
図示したように、正四角形で構成される赤色６０２、緑色６０４、青色６０６、白色６０８の４つのサブピクセルが、１つのピクセルＰＸを構成する４色ピクセル構造の円形の電極構造のＦＦＳモード液晶表示装置を適用すると、画素領域の利用効率を高め、開口率を効果的に高めることができる。 However, in the regular rectangular pixel structure, since the distance from the center to the four sides of the pixel region is the same, there is no problem in determining the radius of the circular electrode, and the specific gravity occupied by the dummy region other than the circular electrode is greatly reduced. As a result, the aperture ratio can be effectively improved.
As shown in the drawing, four subpixels of red 602, green 604, blue 606, and white 608 formed by regular squares form a FPS mode liquid crystal display having a circular electrode structure of a four-color pixel structure forming one pixel PX. When the device is applied, the utilization efficiency of the pixel region can be increased and the aperture ratio can be effectively increased.

以下、画素電極が四角形状で形成されて、共通電極が円形構造である実施例を提示する。   Hereinafter, an embodiment in which the pixel electrode is formed in a square shape and the common electrode has a circular structure will be presented.

図３０、図３１は、本発明の実施例７によるＦＦＳモード液晶表示装置の平面図であって、図３０は、リング構造、図３１は、螺旋形構造の共通電極を含むＦＦＳモード液晶表示装置に係り、前記実施例１と区別される特徴的な部分を中心に説明する。   30 and 31 are plan views of an FFS mode liquid crystal display device according to a seventh embodiment of the present invention, in which FIG. 30 is a ring structure and FIG. 31 is an FFS mode liquid crystal display device including a common electrode having a spiral structure. Therefore, the characteristic part which is distinguished from the first embodiment will be mainly described.

本実施例では、画素電極７３８、８３８が画素領域Ｐと対応した位置に四角形状で形成されて、画素電極７３８、８３８が重なった位置で、共通電極７４４、８４４が円形構造で形成されることを特徴とする。   In this embodiment, the pixel electrodes 738 and 838 are formed in a square shape at a position corresponding to the pixel region P, and the common electrodes 744 and 844 are formed in a circular structure at a position where the pixel electrodes 738 and 838 overlap. It is characterized by.

本構造でも、画素電極７３８、８３８と共通電極７４４、８４４が重なった領域は、絶縁体(図示せず)が介在する状態で、ストレージキャパシターＣｓｔを構成して、画素電極７３８、８３８と共通電極７４４、８４４を構成する物質は、透明導電性物質から選択され、一例として、インジウム−スズ−オキサイドＩＴＯで形成されて、共通電極７４４、８４４間の離隔区間及び両電極が重畳する領域は、開口領域を構成して、前記実施例１でのように、開口領域が円形構造を構成することによって、視野角の特性を向上させる。   Also in this structure, the region where the pixel electrodes 738 and 838 overlap with the common electrodes 744 and 844 constitutes the storage capacitor Cst with an insulator (not shown) interposed therebetween, and the pixel electrodes 738 and 838 and the common electrode The material constituting 744 and 844 is selected from transparent conductive materials. For example, the material is formed of indium-tin-oxide ITO, and a separation section between the common electrodes 744 and 844 and a region where both electrodes overlap each other are openings. By configuring the region and forming the opening region in a circular structure as in the first embodiment, the viewing angle characteristics are improved.

図３０による共通電極７４４はリング構造であって、図３１による共通電極８４４は螺旋形構造である。   The common electrode 744 according to FIG. 30 has a ring structure, and the common electrode 844 according to FIG. 31 has a spiral structure.

より具体的に説明すると、図３０による共通電極７４４は、円形のオープン部７４６があって、画素領域Ｐの枠部を覆う領域に位置する第１共通電極パターン７４４ａと、第１共通電極パターン７４４ａの内部に、リング構造で位置する第２共通電極パターン７４４ｂとで構成される。また、前記画素電極７３８は、第１共通電極パターン７４４ａの内部で、オープン部７４６より大きいサイズである。   More specifically, the common electrode 744 according to FIG. 30 has a circular open portion 746, and a first common electrode pattern 744a and a first common electrode pattern 744a located in a region covering the frame portion of the pixel region P. And a second common electrode pattern 744b positioned in a ring structure. In addition, the pixel electrode 738 is larger in size than the open portion 746 inside the first common electrode pattern 744a.

図３１による共通電極８４４は、螺旋形のオープン部８４６があって、画素領域Ｐの枠部を取り囲む領域に位置して、前記画素電極８３８は、共通電極８４４の内部で、オープン部８４６より大きいサイズである。   The common electrode 844 according to FIG. 31 has a spiral open portion 846 and is located in a region surrounding the frame portion of the pixel region P. The pixel electrode 838 is larger than the open portion 846 inside the common electrode 844. Size.

さらに、本実施例による特徴的な構造を含み、前記実施例１ないし実施例６による構造及び製造工程を適用することができる。
ところが、前記実施例で限られるのではなく、本発明の趣旨に反しない範囲内で、多様に変更して実施できる。
例えば、本発明による円形の電極構造は、楕円形構造を含む構造に当たる。 Further, the structure and manufacturing process according to the first to sixth embodiments can be applied, including the characteristic structure according to the present embodiment.
However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, the circular electrode structure according to the present invention corresponds to a structure including an elliptical structure.

一般的な横電界型の液晶表示装置の駆動原理を説明するための図である。It is a figure for demonstrating the drive principle of a general horizontal electric field type liquid crystal display device. 一般的な横電界型の液晶表示装置用アレイ基板の概略的な平面図である。It is a schematic plan view of an array substrate for a general horizontal electric field type liquid crystal display device. 一般的なＦＦＳモード液晶表示装置の平面図である。It is a top view of a common FFS mode liquid crystal display device. 前記図３のＩＩＩＢ-ＩＩＩＢ線に沿って切断した断面を示している断面図である。FIG. 4 is a cross-sectional view showing a cross section taken along the line IIIB-IIIB in FIG. 3. 本発明によるＦＦＳモードの円形電極のパターン構造の図であって、ドメイン別の液晶分子の駆動の特性を示している。FIG. 4 is a diagram of a pattern structure of an FFS mode circular electrode according to the present invention, showing characteristics of driving liquid crystal molecules by domain. 本発明によるＦＦＳモードの円形電極のパターン構造の図であって、透過率−電圧(Ｔ−Ｖ：Transmittance-Voltage)の特性の曲線グラフである。FIG. 4 is a diagram of a pattern structure of an FFS mode circular electrode according to the present invention, and is a curve graph of transmittance-voltage (TV) characteristics. 本発明の実施例１によるＦＦＳモード液晶表示装置用基板の平面図である。It is a top view of the board | substrate for FFS mode liquid crystal display devices by Example 1 of this invention. 本発明の実施例１によるＦＦＳモード液晶表示装置用基板の製造工程を段階別に示した図である。It is the figure which showed the manufacturing process of the board | substrate for FFS mode liquid crystal display devices by Example 1 of this invention according to the step. 図８に続く工程を示す平面図である。FIG. 9 is a plan view illustrating a process following the process in FIG. 8. 図９に続く工程を示す平面図である。FIG. 10 is a plan view illustrating a process following the process in FIG. 9. 図１０に続く工程を示す平面図である。FIG. 11 is a plan view illustrating a process following FIG. 10. 図１１に続く工程を示す平面図である。FIG. 12 is a plan view illustrating a process following the process in FIG. 11. 図１２に続く工程を示す平面図である。FIG. 13 is a plan view illustrating a process following the process in FIG. 12. 本発明の実施例２によるＦＦＳモード液晶表示装置用基板の製造工程を段階別に示した平面図である。It is the top view which showed the manufacturing process of the board | substrate for FFS mode liquid crystal display devices by Example 2 of this invention according to the step. 図１４に続く工程を示す平面図である。FIG. 15 is a plan view illustrating a process following the process in FIG. 14. 図１５に続く工程を示す平面図である。FIG. 16 is a plan view illustrating a process following the process in FIG. 15. 図１６に続く工程を示す平面図である。FIG. 17 is a plan view illustrating a process following the process in FIG. 16. 図１７に続く工程を示す平面図である。FIG. 18 is a plan view illustrating a process following the process in FIG. 17. 本発明の実施例３によるＦＦＳモード液晶表示装置用基板の平面図である。It is a top view of the board | substrate for FFS mode liquid crystal display devices by Example 3 of this invention. 本発明の実施例３による螺旋形ＦＦＳモードの横電界型の液晶表示装置用基板の製造工程を段階別に示した平面図である。It is the top view which showed the manufacturing process of the board | substrate for liquid crystal display devices of the horizontal electric field type of a spiral FFS mode by Example 3 of this invention according to the step. 図２０に続く工程を示す平面図である。FIG. 21 is a plan view illustrating a process following the process in FIG. 20. 図２１に続く工程を示す平面図である。FIG. 22 is a plan view illustrating a process following the process in FIG. 21. 本発明の実施例４によるＦＦＳモード液晶表示装置用基板の製造工程を段階別に示した平面図である。It is the top view which showed the manufacturing process of the board | substrate for FFS mode liquid crystal display devices by Example 4 of this invention according to the step. 図２３に続く工程を示す平面図である。FIG. 24 is a plan view illustrating a process following the process in FIG. 23. 図２４に続く工程を示す平面図である。FIG. 25 is a plan view illustrating a process following the process in FIG. 24. 横電界型のパターン構造による合着ミスアライン時の開口率の減少の程度を説明するための図であって、従来のストライプパターンタイプの横電界電極の図である。It is a figure for demonstrating the grade of the reduction | decrease of the aperture ratio at the time of the joining misalignment by a horizontal electric field type pattern structure, Comprising: It is a figure of the horizontal electric field electrode of the conventional stripe pattern type. 横電界型のパターン構造による合着ミスアライン時の開口率の減少の程度を説明するための図であって、本発明による円形パターンタイプの横電界電極の図である。It is a figure for demonstrating the grade of the reduction | decrease of the aperture ratio at the time of the joint misalignment by a horizontal electric field type pattern structure, Comprising: It is a figure of the circular pattern type horizontal electric field electrode by this invention. 本発明の実施例５によるＦＦＳモード液晶表示装置の平面図である。It is a top view of the FFS mode liquid crystal display device by Example 5 of this invention. 本発明の実施例６によるＦＦＳモード液晶表示装置の平面図である。It is a top view of the FFS mode liquid crystal display device by Example 6 of this invention. 本発明の実施例７によるＦＦＳモード液晶表示装置の平面図である。It is a top view of the FFS mode liquid crystal display device by Example 7 of this invention. 本発明の実施例７によるＦＦＳモード液晶表示装置の平面図である。It is a top view of the FFS mode liquid crystal display device by Example 7 of this invention.

符号の説明Explanation of symbols

１１２：ゲート配線 １２８：データ配線
１３８ａ：第１画素電極パターン
１３８ｂ：第２画素電極パターン
１３８ｃ：第３画素電極パターン
１３８：画素電極
１４０：第１画素連結配線
１４１：第２画素連結配線
１４２：共通配線 １４４：共通電極
１４６：オープン部
ＢＡ：ブラックマトリックス形成領域
Ｃｓｔ ：ストレージキャパシター
Ｐ：画素領域 Ｔ：薄膜トランジスタ 112: Gate wiring 128: Data wiring 138a: First pixel electrode pattern 138b: Second pixel electrode pattern 138c: Third pixel electrode pattern 138: Pixel electrode
140: first pixel connection wiring 141: second pixel connection wiring 142: common wiring 144: common electrode 146: open portion
BA: Black matrix formation region Cst: Storage capacitor P: Pixel region T: Thin film transistor

Claims (44)

第１基板と；
前記第１基板上に、形成されたゲート配線と；
前記ゲート配線と交差して、画素領域を定義するデータ配線と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線と；
前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状に形成された共通電極と；
前記薄膜トランジスタに連結され前記共通電極と重なるリング状の画素電極と；
前記第１基板と向かい合うように配置された第２基板と；
前記第１基板と第２基板との間に設けられた液晶層を含むＦＦＳモード液晶表示装置。 A first substrate;
A gate wiring formed on the first substrate;
Data wiring crossing the gate wiring to define a pixel region;
A thin film transistor connected to the gate line and the data line;
A common wiring separated from the gate wiring and parallel to the gate wiring;
A common electrode branched from the common wiring and substantially formed in a rectangular shape corresponding to the pixel region;
A ring-shaped pixel electrode connected to the thin film transistor and overlapping the common electrode;
A second substrate disposed to face the first substrate;
An FFS mode liquid crystal display device including a liquid crystal layer provided between the first substrate and the second substrate. 前記薄膜トランジスタと前記画素電極間に、画素連結配線をさらに含むことを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 2. The FFS mode liquid crystal display device according to claim 1, further comprising a pixel connection line between the thin film transistor and the pixel electrode. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 2. The FFS mode liquid crystal display device according to claim 1, wherein the pixel electrode and the common electrode are made of a transparent conductive material. 前記液晶層の液晶分子は、前記画素電極のパターンの間の領域と、前記画素電極と共通電極が重畳する領域で、前記第１基板及び第２基板に、平行な電界により駆動されることを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 The liquid crystal molecules of the liquid crystal layer are driven by an electric field parallel to the first substrate and the second substrate in a region between the pixel electrode patterns and a region where the pixel electrode and the common electrode overlap. The FFS mode liquid crystal display device according to claim 1. 前記画素電極は、円形及びリング状パターンを含むことを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 The FFS mode liquid crystal display device according to claim 1, wherein the pixel electrode includes a circular pattern and a ring-shaped pattern. 前記画素電極のパターンは、同心状であることを特徴とする請求項５に記載のＦＦＳモード液晶表示装置。 6. The FFS mode liquid crystal display device according to claim 5, wherein the pattern of the pixel electrodes is concentric. 前記画素電極は、円形の第１画素電極パターンとリング状の第２画素電極パターン、 第３画素電極パターンを含み、前記第１画素電極パターンは、前記第３画素電極パターンの内部に位置して、前記第２画素電極パターンは、前記第１画素電極パターンと第３画素電極パターンの間に位置することを特徴とする請求項６に記載のＦＦＳモード液晶表示装置。 The pixel electrode includes a circular first pixel electrode pattern, a ring-shaped second pixel electrode pattern, and a third pixel electrode pattern, and the first pixel electrode pattern is located inside the third pixel electrode pattern. 7. The FFS mode liquid crystal display device according to claim 6, wherein the second pixel electrode pattern is located between the first pixel electrode pattern and the third pixel electrode pattern. 前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成することを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 2. The FFS mode liquid crystal display device according to claim 1, wherein the overlapped common electrode and pixel electrode constitute a storage capacitor in a state where an insulator is interposed. 前記第２基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含むことを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 2. The FFS mode liquid crystal display device according to claim 1, further comprising a black matrix having an opening exposing the pixel region on an inner surface of the second substrate and covering an end side of the common electrode. . 前記開口部は、円形であることを特徴とする請求項９に記載のＦＦＳモード液晶表示装置。 The FFS mode liquid crystal display device according to claim 9, wherein the opening is circular. 前記画素領域は、正四角形状であることを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 2. The FFS mode liquid crystal display device according to claim 1, wherein the pixel region has a regular square shape. 前記画素領域は、１つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、１つの画素を構成することを特徴とする請求項１１に記載のＦＦＳモード液晶表示装置。 12. The FFS mode liquid crystal display device according to claim 11, wherein in the pixel area, red, green, blue, and white subpixels constitute one pixel corresponding to one subpixel. 前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含むことを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 The FFS mode liquid crystal display device according to claim 1, further comprising a capacitor electrode connected to the pixel region and overlapping the previous gate line to form a storage capacitor. 前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含むことを特徴とする請求項１に記載のＦＦＳモード液晶表示装置。 The thin film transistor includes a gate electrode branched from the gate wiring, a semiconductor layer overlapping with the gate electrode, a source electrode branched from the data wiring, and a drain electrode separated from the source electrode. The FFS mode liquid crystal display device according to claim 1. 第１基板と；
前記第１基板上に、形成されたゲート配線と；
前記ゲート配線と交差して、画素領域を定義するデータ配線と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと；
前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線と；
前記共通配線から分岐され前記画素電極と重なる円形の共通電極と；
前記第１基板と向かい合うように配置された第２基板と；
前記第１基板と第２基板との間に設けられた液晶層を含むＦＦＳモード液晶表示装置。 A first substrate;
A gate wiring formed on the first substrate;
Data wiring crossing the gate wiring to define a pixel region;
A thin film transistor connected to the gate line and the data line;
A substantially rectangular pixel electrode coupled to the thin film transistor;
A common wiring separated from the gate wiring and parallel to the gate wiring;
A circular common electrode branched from the common wiring and overlapping the pixel electrode;
A second substrate disposed to face the first substrate;
An FFS mode liquid crystal display device including a liquid crystal layer provided between the first substrate and the second substrate. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal display device according to claim 15, wherein the pixel electrode and the common electrode are made of a transparent conductive material. 前記液晶層の液晶分子は、前記共通電極の開口部に対応する領域と、前記画素電極と共通電極が重畳する領域で、前記第１基板及び第２基板に、平行な電界により駆動されることを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 The liquid crystal molecules of the liquid crystal layer are driven by a parallel electric field on the first substrate and the second substrate in a region corresponding to the opening of the common electrode and a region where the pixel electrode and the common electrode overlap. The FFS mode liquid crystal display device according to claim 15. 前記共通電極は、円形の開口部のある第１共通電極パターンと、前記開口部内に位置して、リング状の第２共通電極パターンを含むことを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal according to claim 15, wherein the common electrode includes a first common electrode pattern having a circular opening, and a ring-shaped second common electrode pattern positioned in the opening. Display device. 前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成することを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal display device according to claim 15, wherein the overlapped common electrode and pixel electrode constitute a storage capacitor with an insulator interposed therebetween. 前記第２基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含むことを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal display device according to claim 15, further comprising a black matrix having an opening for exposing the pixel region on an inner surface of the second substrate and covering an end side of the common electrode. . 前記開口部は、円形であることを特徴とする請求項２０に記載のＦＦＳモード液晶表示装置。 21. The FFS mode liquid crystal display device according to claim 20, wherein the opening is circular. 前記画素領域は、正四角形状であることを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal display device according to claim 15, wherein the pixel region has a regular square shape. 前記画素領域は、１つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、１つの画素を構成することを特徴とする請求項２２に記載のＦＦＳモード液晶表示装置。 23. The FFS mode liquid crystal display device according to claim 22, wherein in the pixel area, red, green, blue, and white subpixels constitute one pixel corresponding to one subpixel. 前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含むことを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 16. The FFS mode liquid crystal display device according to claim 15, further comprising a capacitor electrode connected to the pixel region and overlapping the previous gate line to form a storage capacitor. 前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含むことを特徴とする請求項１５に記載のＦＦＳモード液晶表示装置。 The thin film transistor includes a gate electrode branched from the gate wiring, a semiconductor layer overlapping with the gate electrode, a source electrode branched from the data wiring, and a drain electrode separated from the source electrode. The FFS mode liquid crystal display device according to claim 15. 第１基板と；
前記第１基板上に、形成されたゲート配線と；
前記ゲート配線と交差して、画素領域を定義するデータ配線と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線と；
前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状の共通電極と；
前記薄膜トランジスタに連結され前記共通電極と重なる螺旋形状の画素電極と；
前記第１基板と向かい合うように配置された第２基板と；
前記第１基板と第２基板との間に設けられた液晶層を含むＦＦＳモード液晶表示装置。 A first substrate;
A gate wiring formed on the first substrate;
Data wiring crossing the gate wiring to define a pixel region;
A thin film transistor connected to the gate line and the data line;
A common wiring separated from the gate wiring and parallel to the gate wiring;
A substantially quadrangular common electrode branched from the common wiring and corresponding to the pixel region;
A spiral pixel electrode connected to the thin film transistor and overlapping the common electrode;
A second substrate disposed to face the first substrate;
An FFS mode liquid crystal display device including a liquid crystal layer provided between the first substrate and the second substrate. 第１基板と；
前記第１基板上に、形成されたゲート配線と；
前記ゲート配線と交差して、画素領域を定義するデータ配線と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと；
前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線と；
前記共通配線から分岐され、螺旋形状の開口部があって、前記画素電極と重なる共通電極と；
前記第１基板と向かい合うように配置された第２基板と；
前記第１基板と第２基板との間に設けられた液晶層を含むＦＦＳモード液晶表示装置。 A first substrate;
A gate wiring formed on the first substrate;
Data wiring crossing the gate wiring to define a pixel region;
A thin film transistor connected to the gate line and the data line;
A substantially rectangular pixel electrode coupled to the thin film transistor;
A common wiring separated from the gate wiring and parallel to the gate wiring;
A common electrode branched from the common wiring, having a spiral opening, and overlapping the pixel electrode;
A second substrate disposed to face the first substrate;
An FFS mode liquid crystal display device including a liquid crystal layer provided between the first substrate and the second substrate. 基板上に、ゲート配線を形成する段階と；
前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と；
前記共通配線から分岐されて、実質的に、四角形状の共通電極を形成する段階；及び
前記薄膜トランジスタに連結され前記共通電極と重なり、リング状の画素電極を形成する段階を含むＦＦＳモード液晶表示装置の製造方法。 Forming a gate wiring on the substrate;
Forming a data line defining a pixel region crossing the gate line;
Forming a thin film transistor connected to the gate line and the data line;
Forming a common wiring spaced apart from the gate wiring and parallel to the gate wiring;
An FFS mode liquid crystal display device comprising: a step of forming a substantially rectangular common electrode branched from the common line; and a step of forming a ring-shaped pixel electrode connected to the thin film transistor and overlapping the common electrode Manufacturing method. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項２８に記載のＦＦＳモード液晶表示装置の製造方法。 The pixel electrode and the common electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 28, characterized in that it is formed of a transparent conductive material. 前記画素電極を形成する段階は、前記共通電極を形成する段階の後、行われることを特徴とする請求項２８に記載のＦＦＳモード液晶表示装置の製造方法。 29. The method of manufacturing an FFS mode liquid crystal display device according to claim 28, wherein the step of forming the pixel electrode is performed after the step of forming the common electrode. 前記画素電極は、同心状の円形及びリング状パターンを含むことを特徴とする請求項２８に記載のＦＦＳモード液晶表示装置の製造方法。 29. The method of manufacturing an FFS mode liquid crystal display device according to claim 28, wherein the pixel electrode includes concentric circular and ring patterns. 基板上に、ゲート配線を形成する段階と；
前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と；
前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階；及び
前記共通配線から分岐され、前記画素電極と重なる円形の共通電極を形成する段階を含むＦＦＳモード液晶表示装置の製造方法。 Forming a gate wiring on the substrate;
Forming a data line defining a pixel region crossing the gate line;
Forming a thin film transistor connected to the gate line and the data line;
Forming a substantially rectangular pixel electrode connected to the thin film transistor;
A method of manufacturing an FFS mode liquid crystal display device, comprising: forming a common line that is separated from the gate line and parallel to the gate line; and forming a circular common electrode that is branched from the common line and overlaps the pixel electrode . 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項３２に記載のＦＦＳモード液晶表示装置の製造方法。 The pixel electrode and the common electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 32, characterized in that it is formed of a transparent conductive material. 前記共通電極を形成する段階は、前記画素電極を形成する段階の後、行われることを特徴とする請求項３２に記載のＦＦＳモード液晶表示装置の製造方法。 The method of manufacturing an FFS mode liquid crystal display device according to claim 32, wherein the step of forming the common electrode is performed after the step of forming the pixel electrode. 前記共通配線は、円形の開口部のある第１共通配線パターンと、前記開口部内に位置して、リング状の第２共通配線パターンを含むことを特徴とする請求項３２に記載のＦＦＳモード液晶表示装置の製造方法。 The FFS mode liquid crystal according to claim 32, wherein the common wiring includes a first common wiring pattern having a circular opening and a ring-shaped second common wiring pattern located in the opening. Manufacturing method of display device. 基板上に、ゲート配線を形成する段階と；
前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と；
前記共通配線から分岐され、実質的に、四角形状の共通電極を形成する段階；及び
前記薄膜トランジスタに連結され前記共通電極と重なり、螺旋形状の画素電極を形成する段階を含むＦＦＳモード液晶表示装置の製造方法。 Forming a gate wiring on the substrate;
Forming a data line defining a pixel region crossing the gate line;
Forming a thin film transistor connected to the gate line and the data line;
Forming a common wiring spaced apart from the gate wiring and parallel to the gate wiring;
An FFS mode liquid crystal display device, comprising: a step of forming a substantially rectangular common electrode branched from the common line; and a step of forming a spiral pixel electrode connected to the thin film transistor and overlapping the common electrode. Production method. 基板上に、ゲート配線を形成する段階と；
前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と；
前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階；及び
前記共通配線から分岐され、前記画素電極と重なり、螺旋形状の開口部のある共通電極を形成する段階を含むＦＦＳモード液晶表示装置の製造方法。 Forming a gate wiring on the substrate;
Forming a data line defining a pixel region crossing the gate line;
Forming a thin film transistor connected to the gate line and the data line;
Forming a substantially rectangular pixel electrode connected to the thin film transistor;
An FFS mode including a step of forming a common wire that is spaced apart from the gate wire and parallel to the gate wire; and a step of forming a common electrode that is branched from the common wire and overlaps the pixel electrode and has a spiral opening. A method for manufacturing a liquid crystal display device. 第１基板と；
前記第１基板上に、形成されたゲート配線と；
前記ゲート配線と交差して、画素領域を定義するデータ配線と；
前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと；
前記ゲート配線と離隔され、ゲート配線と平行な共通配線と；
前記共通配線から延長された共通電極と；
前記薄膜トランジスタに連結された画素電極と；
前記第１基板と向かい合うように配置された第２基板と；
前記第１基板と第２基板との間に設けられた液晶層と；
を有し、共通電極と画素電極の一方が実質的に四角形状であり他方は曲線状であり、かつ画素電極と共通電極は重なり合っている液晶表示装置。 A first substrate;
A gate wiring formed on the first substrate;
Data wiring crossing the gate wiring to define a pixel region;
A thin film transistor connected to the gate line and the data line;
A common wiring separated from the gate wiring and parallel to the gate wiring;
A common electrode extended from the common wiring;
A pixel electrode connected to the thin film transistor;
A second substrate disposed to face the first substrate;
A liquid crystal layer provided between the first substrate and the second substrate;
A liquid crystal display device in which one of the common electrode and the pixel electrode has a substantially rectangular shape, the other has a curved shape, and the pixel electrode and the common electrode overlap each other. 前記曲線状の電極はリング状である前記請求項３８に記載の液晶表示装置。   The liquid crystal display device according to claim 38, wherein the curved electrode has a ring shape. 前記曲線状の電極は螺旋状である前記請求項３８に記載の液晶表示装置。   The liquid crystal display device according to claim 38, wherein the curved electrode has a spiral shape. 前記実質的に四角形状の電極は実質的に正方形である請求項３８に記載の液晶表示装置。   40. The liquid crystal display device according to claim 38, wherein the substantially rectangular electrode is substantially square. 前記共通電極が実質的に長方形である請求項３８に記載の液晶表示装置。   The liquid crystal display device according to claim 38, wherein the common electrode is substantially rectangular. 画素電極が曲線状である前記請求項３８に記載の液晶表示装置。   The liquid crystal display device according to claim 38, wherein the pixel electrode has a curved shape. 前記重なり合っている画素電極と共通電極は、間に絶縁層を挟んで蓄積要領を構成する請求項３８に記載の液晶表示装置。 39. The liquid crystal display device according to claim 38, wherein the overlapping pixel electrode and common electrode constitute an accumulation procedure with an insulating layer interposed therebetween.
JP2004192294A 2003-12-12 2004-06-29 Fringe field switching mode liquid crystal display device and manufacturing method thereof Expired - Fee Related JP4053519B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030090822 2003-12-12

Publications (2)

Publication Number Publication Date
JP2005173536A JP2005173536A (en) 2005-06-30
JP4053519B2 true JP4053519B2 (en) 2008-02-27

Family

ID=34737872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192294A Expired - Fee Related JP4053519B2 (en) 2003-12-12 2004-06-29 Fringe field switching mode liquid crystal display device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4053519B2 (en)
KR (1) KR100630878B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258591B1 (en) * 2005-12-23 2013-05-02 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method Thereof
JP5452834B2 (en) * 2005-12-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display
KR101182322B1 (en) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
JP5079448B2 (en) * 2007-10-24 2012-11-21 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device including the same
KR102521487B1 (en) * 2015-09-15 2023-04-14 삼성전자주식회사 Smart window system and control method of the same

Also Published As

Publication number Publication date
KR20050059398A (en) 2005-06-20
JP2005173536A (en) 2005-06-30
KR100630878B1 (en) 2006-10-02

Similar Documents

Publication Publication Date Title
US7420641B2 (en) Method of forming an array substrate for in-plane switching mode liquid crystal display device
US7561237B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR101219319B1 (en) Liquid crystal display device
US20060139546A1 (en) Array substrate for in-plane switching mode liquid crystal display device
JP2007193347A (en) Liquid crystal display device having wide viewing angle
JP2007264231A (en) Ffs mode liquid crystal display panel
JP2005055897A (en) Multi-domain liquid crystal display
JP4100691B2 (en) Fringe Field Switching Mode (Fringe Field Switching Mode) liquid crystal display device.
KR20090121490A (en) Display substrate and display panel having the same
JP2006154736A (en) Liquid crystal display device having ocb mode liquid crystal layer
US7304709B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
US7262825B2 (en) Liquid crystal cell process for circular electrode in-plane switching mode liquid crystal display device and said device
JP4053519B2 (en) Fringe field switching mode liquid crystal display device and manufacturing method thereof
KR100565148B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
JP2007133409A (en) Liquid crystal display device on vertical alignment mode
KR101897744B1 (en) In-Plane Switching mode Liquid crystal display device
KR20050060594A (en) Liquid crystal display device
KR100484948B1 (en) In-Plane Switching mode Liquid Crystal Display Device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees