JP4053132B2 - Motor drive circuit - Google Patents

Motor drive circuit Download PDF

Info

Publication number
JP4053132B2
JP4053132B2 JP13213598A JP13213598A JP4053132B2 JP 4053132 B2 JP4053132 B2 JP 4053132B2 JP 13213598 A JP13213598 A JP 13213598A JP 13213598 A JP13213598 A JP 13213598A JP 4053132 B2 JP4053132 B2 JP 4053132B2
Authority
JP
Japan
Prior art keywords
sink
voltage
clamp
during
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13213598A
Other languages
Japanese (ja)
Other versions
JPH11332288A (en
Inventor
憲明 岡田
亮 鈴木
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Victor Company of Japan Ltd
Original Assignee
Sanyo Electric Co Ltd
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Victor Company of Japan Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13213598A priority Critical patent/JP4053132B2/en
Publication of JPH11332288A publication Critical patent/JPH11332288A/en
Application granted granted Critical
Publication of JP4053132B2 publication Critical patent/JP4053132B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数のソース側出力トランジスタとシンク側トランジスタを有し、低速回転時にソース側及びシンク側トランジスタを順次オンする全波駆動のモータ駆動電流を出力し、高速回転時にシンク側出力トランジスタのみを順次オンする半波駆動のモータ駆動電流を出力するモータ駆動回路、特にこの回路の出力電圧のクランプに関する。
【0002】
【従来の技術】
従来より、モータの駆動電流を制御するICが各種利用されている。このICでは、複数のスイッチングトランジスタを有し、このオンオフによって所定の駆動電流をモータに供給してモータを駆動する。例えば、駆動するモータが三相のモータであれば、駆動回路は、電源とアース間に直列接続された2つのスイッチングトランジスタ(ソース側及びシンク側のスイッチングトランジスタ)からなるアームを3つ有し、各アームの中間点をモータの各相モータコイルに接続する。そして、異なるアームにおけるソース側スイッチングトランジスタとシンク側トランジスタを順次オンすることによって、各相のモータコイルに順次駆動電流を流し、モータを回転させる。このような駆動方法を全波駆動という。
【0003】
ここで、この方式では、モータの最大回転数は、モータで発生する逆起電力と駆動回路の電源電圧とで決定される。すなわち、逆起電力が電源電圧に等しくなるとそれ以上の電流がモータコイルに供給できなくなり、この回転数が最大回転数になる。
【0004】
一方、電源電圧をそのままとして、モータの最大回転数を上昇させる方法として半波駆動がある。この半波駆動では、モータコイルの中点を電源に接続する。そして、ソース側のスイッチングトランジスタを常時オフとし、シンク側のスイッチングトランジスタのみ順次オンする。これによって、モータコイルの中点からモータコイルの半分に電流が順次流れる。従って、モータコイルの各端部に発生する逆起電力は、電源電圧を中心として0〜電源電圧の2倍の電圧の間でふれることになり、理論的に最大回転数が全波駆動の2倍になる。
【0005】
【発明が解決しようとする課題】
一般にICは使用電圧が高い程チップ面積が広く必要でコストも高くなる。このためICの使用は低電圧で動作させ異常状態でも最大定格電圧を超えない電圧範囲で動作させなければならない。
【0006】
ここで、モータ駆動電流の出力端の電圧が、モータの回転中において、キックバックなどが生じた場合、モータコイルに大きな起電圧が生じる。これによって、モータの出力端の電圧が非常に高くなる可能性がある。そこで、この出力端の電圧を所定のクランプ電圧(電源電圧よりある程度高い電圧)以上にならないように、電圧をクランプするクランプ回路を設けているモータ駆動回路も知られている。
【0007】
しかし、全波駆動と半波駆動を切り替える回路においては、このようなクランプ回路をそのまま設けることができない。すなわち、半波駆動時には、モータ駆動電流の出力端は電源電圧の2倍の電圧にまで上昇する。従って、通常のクランプ回路をそのまま設けた場合には、半波駆動時にこのクランプ回路が動作してしまいモータの駆動が行えなくなってしまう。
【0008】
本発明は、上記課題に鑑みなされたものであり、半波駆動時にも好適な出力端電圧のクランプを行うことができるモータ駆動回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、複数のソース側出力トランジスタとシンク側トランジスタを有し、低速回転時にソース側及びシンク側トランジスタを順次オンする全波駆動のモータ駆動電流を出力し、高速回転時にシンク側出力トランジスタのみを順次オンする半波駆動のモータ駆動電流を出力するモータ駆動回路であって、モータ駆動電流の出力端の電圧を一定値以下に保持するクランプ手段と、全波駆動時にクランプ手段をオンし、半波駆動時にはシンク側出力トランジスタのオン期間にこれに対応する出力端のクランプ手段をオンし、シンク側出力トランジスタのオフ期間にクランプ手段をオフするクランプ制御手段と、を有することを特徴とする。このように、半波駆動時であってシンク側出力トランジスタのオフ期間にクランプ手段を動作させないことによって、半波駆動時においてモータ駆動電流出力端の電圧をクランプ電圧以上に高くすることができ、モータの半波駆動を可能とする。また、全波駆動時には、出力端電圧のクランプによって、キックバックなどによる高電圧の悪影響を排除できる。
【0010】
また、本発明は、前記クランプ制御手段は、半波駆動時において、シンク側出力トランジスタのオン期間にこれに対応する出力端のクランプ手段をオンすることを特徴とする。これによって、シンク側の出力トランジスタがオンになる出力端の電圧が電源電圧以下の場合に、クランプを動作させ、キックバックなどによる悪影響を排除できる。
【0011】
また、本発明は、前記クランプ制御手段は、半波駆動時において、前記クランプ手段のオフ期間に、クランプ手段がオフされている出力端に対応するシンク側出力トランジスタのベースエミッタ間をショートさせることを特徴とする。シンク側出力トランジスタを完全にオフすることによって、トランジスタの耐圧を上昇して、出力端の高電圧に耐え得るようにする。これによって、本回路をICで構成する場合におけるICの耐圧を低くでき、コストを低減することができる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
【0013】
図1は、本実施形態の三相Y結線駆動回路の全体構成を示す図である。コレクタが電源電圧Vsの電源に接続された3つのソース側出力トランジスタ(NPN型)10、12、14のエミッタが、エミッタが抵抗22を介しグランドに接続された3つのシンク側トランジスタ(NPN型)16、18、20にそれぞれ接続されており、ソース側出力トランジスタ10、12、14とシンク側出力トランジスタ16、18、20との中点がモータへの駆動電流の出力端(Wout、Vout、Uout)になっている。すなわち、U、V、Wの三相のモータ駆動電流が3つの出力端からそれぞれ出力される。なお、抵抗22は、モータ駆動電流検出用のものである。
【0014】
各出力トランジスタ10、12、14、16、18、20のベースには、プリドライブ回路30からの制御ラインがそれぞれ別々に接続されており、プリドライブ回路30が出力トランジスタ10〜20のオンオフを制御する。すなわち、プリドライブ回路30は、ホール入力に基づくモータの回転位相やトルク指令に基づいて、出力トランジスタ10〜20のオンオフのための信号を発生する。
【0015】
また、モータの回転位相を示すホール入力はタイミング回路40に入力され、このタイミング回路40は、クランプ制御回路42にクランプのために必要なモータ回転位相についてのタイミング信号を供給する。また、全波半波切替回路44は、ホール入力などからモータ回転数を検出し、この回転数が低速時に全波駆動を指示し、回転数が所定値以上の高速になったときに半波駆動を指示する全波半波切替信号をプリドライブ回路30及びクランプ制御回路42に供給する。
【0016】
そして、プリドライブ回路30は、全波駆動時には、ソース側の出力トランジスタ10〜14の1つと、シンク側の出力トランジスタ16〜20の1つを順次オンすることによって、電源からの電流をソース側出力トランジスタ→モータコイル→シンク側トランジスタ→グランドの経路で流しモータを駆動する。
【0017】
図2に、全波駆動時の出力端の1つの駆動電圧変動を示す。このように、電圧は、グランドから電源電圧Vsの間で変動する。そして、この場合に、クランプ制御回路42は、出力端の電圧が所定のクランプ電圧以下になるようにクランプを行う。すなわち、電源電圧Vsより若干高いクランプ電圧を予め設定しており、出力端の電圧がこのクランプ電圧を超えないように制御する。これによって、キックバックが生じた場合にも出力端の電圧をクランプ電圧に維持できる。
【0018】
一方、半波駆動時において、プリドライブ回路30によって、ソース側出力トランジスタ10〜14は常時オフしておく。また、モータコイルの中点を電源に接続する。そして、シンク側トランジスタ16〜20を1/2の期間だけ順次オンする。
【0019】
すなわち、全波駆動時であれば、ソース側の出力トランジスタ10〜14をオンしていた電圧が高い期間(電圧波形の0〜180度の期間)において、出力トランジスタ10〜20の全てをオフして、残りの180度の期間において、シンク側出力トランジスタ16〜20を順次をオンする。これによって、図3に示すように、電源電圧を中心として変動する電圧波形が出力端に得られる。従って、最大振幅をほぼ2Vsまで大きくできる。
【0020】
そして、この半波駆動の際には、クランプ制御回路42は、シンク側出力トランジスタ16〜20の1以上がオンになっている期間はクランプをオンとするが、シンク側トランジスタ16〜20がオフである期間、すなわち出力端の電圧が電源電圧以上になる期間において、クランプをオフする。これによって、出力端の電圧上昇を可能として、半波駆動によるモータ駆動を可能とする。
【0021】
さらに、シンク側出力トランジスタをオフしている期間は、これらシンク側トランジスタのエミッタベース間をショートさせる。例えば、各シンク側トランジスタ16〜20のベースをグランドに接続することでエミッタベース間をショートさせる。これによって、シンク側のトランジスタ16〜20に電流が流れることを確実に防止する。このように、トランジスタに電流を流れなくすることによって、そのトランジスタは耐圧が高くなり、半波駆動時に生じる出力端の高電圧に対し強くなる。そこで、ICの耐圧をギリギリのところまで下げられ、コストを低減することができる。
【0022】
図4にクランプ制御回路42の一部構成を示す。この回路は、出力トランジスタ14、20の接続点、すなわち出力端Uoutについてのクランプを制御するものである。出力端は、抵抗50、52、NPNトランジスタ54を介しグランドに接続されている。このトランジスタ54は、クランプをオンにするときに、Hが供給され、クランプをオフにするときにLが供給される。従って、半波駆動時のシンク側出力トランジスタ16〜20をオフするときにのみトランジスタ54がオフされる。
【0023】
抵抗50、52の接続点は、PNPトランジスタ56のベースに接続されている。このトランジスタ56のエミッタは、ツェナーダイオード58を介し出力端に接続されている。また、トランジスタ56のコレクタは、抵抗60を介し、ダイオード62を介し、シンク側出力トランジスタ20のベースに接続されている。
【0024】
このような回路において、全波時は、トランジスタ54はオンである。従って、抵抗50、52によって、分圧された出力端の電圧がトランジスタ56のベースに印加されている。従って、抵抗50における電圧降下がツェナーダイオード58の降伏電圧とトランジスタ56がオンになるVBEの和を超えると、トランジスタ56がオンし、ツェナーダイオード58に降伏電流が流れ、出力端の電圧がクランプ電圧にクランプされる。例えば、ツェナーダイオード58の降伏電圧を5.6Vとした場合、抵抗50における電圧降下が約6.3Vになったときに、クランプが動作する。
【0025】
なお、ダイオード62は、ツェナーダイオード58がオンしたときには、その電流がダイオード62を介し、シンク側出力トランジスタ20のベース電流となり、出力端の電圧を速やかに下降させることができる。
【0026】
また、全波半波切替信号は、インバータ66で反転されてコレクタが出力トランジスタ20のベースに接続され、エミッタがグランドに接続されたNPNトランジスタ64に供給されている。従って、トランジスタ54をオフする場合には、トランジスタ64がオンする。これによって、シンク側出力トランジスタ20のベースをグランドに接続することができ、シンク側出力トランジスタ20を確実にオフすることができる。なお、トランジスタ64のエミッタは、グランドではなく、抵抗22の上側に接続してもよい。
【0027】
各相のトランジスタの駆動電圧は、それぞれ120°ずつずれているため、上述のような制御も120°ずつずれたタイミングで行われる。
【0028】
【発明の効果】
以上説明したように、本発明によれば、全波駆動半波駆動を切り替えるモータ駆動回路において、出力端の電圧のクランプを確実に行える。
【図面の簡単な説明】
【図1】 実施形態の全体構成を示す図である。
【図2】 全波駆動時の駆動電圧を示す図である。
【図3】 半波駆動時の駆動電圧を示す図である。
【図4】 クランプ制御回路の構成を示す図である。
【符号の説明】
10〜20 出力トランジスタ、30 プリドライブ回路、40 タイミング回路、42 クランプ制御回路、44 全波半波切替回路。
[0001]
BACKGROUND OF THE INVENTION
The present invention has a plurality of source-side output transistors and sink-side transistors, outputs a full-wave motor drive current that sequentially turns on the source-side and sink-side transistors during low-speed rotation, and only the sink-side output transistors during high-speed rotation In particular, the present invention relates to a motor drive circuit for outputting a half-wave drive motor drive current for sequentially turning on, and particularly to clamping of an output voltage of this circuit.
[0002]
[Prior art]
Conventionally, various ICs for controlling the drive current of a motor have been used. This IC has a plurality of switching transistors, and drives the motor by supplying a predetermined drive current to the motor by turning it on and off. For example, if the motor to be driven is a three-phase motor, the drive circuit has three arms consisting of two switching transistors (source side and sink side switching transistors) connected in series between the power source and the ground. The middle point of each arm is connected to each phase motor coil of the motor. Then, by sequentially turning on the source-side switching transistor and the sink-side transistor in the different arms, a driving current is sequentially supplied to the motor coils of the respective phases to rotate the motor. Such a driving method is called full wave driving.
[0003]
Here, in this method, the maximum rotation speed of the motor is determined by the back electromotive force generated by the motor and the power supply voltage of the drive circuit. That is, when the back electromotive force becomes equal to the power supply voltage, no more current can be supplied to the motor coil, and this rotational speed becomes the maximum rotational speed.
[0004]
On the other hand, there is a half-wave drive as a method for increasing the maximum rotational speed of the motor while keeping the power supply voltage as it is. In this half-wave drive, the midpoint of the motor coil is connected to a power source. Then, the source side switching transistor is always turned off, and only the sink side switching transistor is sequentially turned on. As a result, current flows sequentially from the midpoint of the motor coil to half of the motor coil. Therefore, the back electromotive force generated at each end of the motor coil is swept between 0 and twice the power supply voltage with the power supply voltage as the center, and the maximum rotation speed is theoretically 2 for full wave drive. Double.
[0005]
[Problems to be solved by the invention]
In general, ICs require a larger chip area and higher cost as the operating voltage is higher. For this reason, the IC must be operated at a low voltage and operated in a voltage range that does not exceed the maximum rated voltage even in an abnormal state.
[0006]
Here, when the voltage at the output end of the motor driving current causes kickback or the like while the motor is rotating, a large electromotive voltage is generated in the motor coil. As a result, the voltage at the output terminal of the motor may become very high. Therefore, a motor drive circuit is also known that includes a clamp circuit that clamps the voltage so that the voltage at the output terminal does not exceed a predetermined clamp voltage (a voltage that is somewhat higher than the power supply voltage).
[0007]
However, in a circuit that switches between full wave driving and half wave driving, such a clamp circuit cannot be provided as it is. That is, at the time of half-wave driving, the output end of the motor driving current rises to a voltage twice the power supply voltage. Therefore, when a normal clamp circuit is provided as it is, the clamp circuit operates during half-wave driving, and the motor cannot be driven.
[0008]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a motor drive circuit capable of clamping a suitable output terminal voltage even during half-wave driving.
[0009]
[Means for Solving the Problems]
The present invention has a plurality of source-side output transistors and sink-side transistors, outputs a full-wave motor drive current that sequentially turns on the source-side and sink-side transistors during low-speed rotation, and only the sink-side output transistors during high-speed rotation Is a motor drive circuit that outputs a motor drive current of half-wave drive that sequentially turns on, a clamp means that holds the voltage at the output end of the motor drive current below a certain value, and a clamp means that is turned on during full-wave drive, Clamp control means for turning on the clamp means at the output end corresponding to the on-period of the sink-side output transistor during half-wave driving and turning off the clamp means during the off-period of the sink-side output transistor. To do. Thus, by not operating the clamping means in the OFF period of the sink-side output transistor even during the half-wave driving, it is possible to increase the voltage of the motor drive current output terminals than the clamping voltage during the half-wave driving, Enables half-wave drive of the motor. Further, during full-wave driving, the adverse effect of high voltage due to kickback or the like can be eliminated by clamping the output terminal voltage.
[0010]
Further, the present invention is characterized in that the clamp control means turns on the clamp means at the output end corresponding to the on-period of the sink-side output transistor during half-wave driving. Thus, when the output terminal voltage at which the sink-side output transistor is turned on is equal to or lower than the power supply voltage, the clamp is operated, and adverse effects due to kickback or the like can be eliminated.
[0011]
Further, according to the present invention, the clamp control means short-circuits between the base emitters of the sink-side output transistors corresponding to the output ends where the clamp means are turned off during the half-wave drive during the off period of the clamp means. It is characterized by. By completely turning off the sink-side output transistor, the breakdown voltage of the transistor is increased so that it can withstand the high voltage at the output end. As a result, the withstand voltage of the IC when this circuit is configured by an IC can be lowered, and the cost can be reduced.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[0013]
FIG. 1 is a diagram illustrating an overall configuration of a three-phase Y-connection drive circuit according to the present embodiment. Three source side output transistors (NPN type) 10, 12, 14 whose collectors are connected to the power source of the power supply voltage Vs, and three sink side transistors (NPN type) whose emitters are connected to the ground via a resistor 22 16, 18, and 20, and the midpoint between the source side output transistors 10, 12, and 14 and the sink side output transistors 16, 18, and 20 is the output terminal (Wout, Vout, Uout) of the drive current to the motor )It has become. That is, three-phase motor drive currents of U, V, and W are output from the three output terminals, respectively. The resistor 22 is for detecting a motor driving current.
[0014]
Control lines from the pre-drive circuit 30 are separately connected to the bases of the output transistors 10, 12, 14, 16, 18, and 20, and the pre-drive circuit 30 controls on / off of the output transistors 10 to 20. To do. That is, the pre-drive circuit 30 generates a signal for turning on and off the output transistors 10 to 20 based on the rotational phase of the motor and the torque command based on the hall input.
[0015]
A hall input indicating the rotational phase of the motor is input to the timing circuit 40. The timing circuit 40 supplies a timing signal for the motor rotational phase necessary for clamping to the clamp control circuit 42. The full-wave half-wave switching circuit 44 detects the motor rotation speed from a hall input or the like, instructs full-wave drive when the rotation speed is low, and half-waves when the rotation speed is higher than a predetermined value. A full wave / half wave switching signal for instructing driving is supplied to the pre-drive circuit 30 and the clamp control circuit 42.
[0016]
The pre-drive circuit 30 sequentially turns on one of the source-side output transistors 10 to 14 and one of the sink-side output transistors 16 to 20 at the time of full-wave driving, thereby supplying current from the power source to the source side. The motor is driven by a path of output transistor → motor coil → sink side transistor → ground.
[0017]
FIG. 2 shows one drive voltage fluctuation at the output end during full-wave drive. Thus, the voltage varies between the ground and the power supply voltage Vs. In this case, the clamp control circuit 42 performs clamping so that the voltage at the output terminal is equal to or lower than a predetermined clamp voltage. That is, a clamp voltage slightly higher than the power supply voltage Vs is set in advance, and control is performed so that the voltage at the output terminal does not exceed the clamp voltage. As a result, even when kickback occurs, the voltage at the output terminal can be maintained at the clamp voltage.
[0018]
On the other hand, the source-side output transistors 10 to 14 are always turned off by the pre-drive circuit 30 during half-wave driving. The middle point of the motor coil is connected to the power source. Then, the sink transistors 16 to 20 are sequentially turned on for a period of ½.
[0019]
That is, during full-wave driving, all of the output transistors 10 to 20 are turned off during a period in which the voltage at which the source side output transistors 10 to 14 are on is high (a period of 0 to 180 degrees in the voltage waveform). Thus, the sink-side output transistors 16 to 20 are sequentially turned on in the remaining 180-degree period. As a result, as shown in FIG. 3, a voltage waveform that fluctuates around the power supply voltage is obtained at the output end. Therefore, the maximum amplitude can be increased up to about 2 Vs.
[0020]
In this half-wave drive, the clamp control circuit 42 turns on the clamp while one or more of the sink-side output transistors 16 to 20 is on, but the sink-side transistors 16 to 20 are off. The clamp is turned off during a period of time, that is, a period during which the voltage at the output end is equal to or higher than the power supply voltage. As a result, the voltage at the output terminal can be increased, and motor driving by half-wave driving is enabled.
[0021]
Further, during the period when the sink side output transistor is off, the emitter base of these sink side transistors is short-circuited. For example, the emitter bases are short-circuited by connecting the bases of the sink-side transistors 16 to 20 to the ground. This reliably prevents current from flowing through the sink-side transistors 16-20. Thus, by preventing current from flowing through the transistor, the transistor has a high withstand voltage and becomes strong against the high voltage at the output end that occurs during half-wave driving. Therefore, the withstand voltage of the IC can be lowered to the limit, and the cost can be reduced.
[0022]
FIG. 4 shows a partial configuration of the clamp control circuit 42. This circuit controls the clamp at the connection point of the output transistors 14 and 20, that is, the output terminal Uout. The output terminal is connected to the ground via resistors 50 and 52 and an NPN transistor 54. The transistor 54 is supplied with H when the clamp is turned on and supplied with L when the clamp is turned off. Therefore, the transistor 54 is turned off only when the sink-side output transistors 16 to 20 are turned off during half-wave driving.
[0023]
The connection point of the resistors 50 and 52 is connected to the base of the PNP transistor 56. The emitter of the transistor 56 is connected to the output terminal via a Zener diode 58. The collector of the transistor 56 is connected to the base of the sink-side output transistor 20 via the resistor 60 and the diode 62.
[0024]
In such a circuit, the transistor 54 is on during full wave. Therefore, the voltage at the output end divided by the resistors 50 and 52 is applied to the base of the transistor 56. Therefore, when the voltage drop across the resistor 50 exceeds the sum of the breakdown voltage of the Zener diode 58 and V BE at which the transistor 56 is turned on, the transistor 56 is turned on, a breakdown current flows through the Zener diode 58, and the output terminal voltage is clamped. Clamped to voltage. For example, when the breakdown voltage of the Zener diode 58 is 5.6V, the clamp operates when the voltage drop across the resistor 50 becomes about 6.3V.
[0025]
When the Zener diode 58 is turned on, the current of the diode 62 becomes the base current of the sink-side output transistor 20 via the diode 62, and the voltage at the output terminal can be quickly lowered.
[0026]
The full wave / half wave switching signal is inverted by the inverter 66 and supplied to the NPN transistor 64 whose collector is connected to the base of the output transistor 20 and whose emitter is connected to the ground. Therefore, when the transistor 54 is turned off, the transistor 64 is turned on. Thus, the base of the sink side output transistor 20 can be connected to the ground, and the sink side output transistor 20 can be reliably turned off. Note that the emitter of the transistor 64 may be connected to the upper side of the resistor 22 instead of the ground.
[0027]
Since the driving voltages of the transistors in each phase are shifted by 120 °, the above-described control is also performed at a timing shifted by 120 °.
[0028]
【The invention's effect】
As described above, according to the present invention, the voltage at the output terminal can be reliably clamped in the motor drive circuit that switches between full-wave drive and half-wave drive.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overall configuration of an embodiment.
FIG. 2 is a diagram illustrating a driving voltage during full-wave driving.
FIG. 3 is a diagram showing a driving voltage during half-wave driving.
FIG. 4 is a diagram illustrating a configuration of a clamp control circuit.
[Explanation of symbols]
10 to 20 output transistor, 30 pre-drive circuit, 40 timing circuit, 42 clamp control circuit, 44 full-wave half-wave switching circuit.

Claims (2)

複数のソース側出力トランジスタとシンク側トランジスタを有し、低速回転時にソース側及びシンク側トランジスタを順次オンする全波駆動のモータ駆動電流を出力し、高速回転時にシンク側出力トランジスタのみを順次オンする半波駆動のモータ駆動電流を出力するモータ駆動回路であって、
モータ駆動電流の出力端の電圧を一定値以下に保持するクランプ手段と、
全波駆動時にクランプ手段をオンし、半波駆動時にはシンク側出力トランジスタのオン期間にこれに対応する出力端のクランプ手段をオンし、シンク側出力トランジスタのオフ期間にクランプ手段をオフするクランプ制御手段と、
を有することを特徴とするモータ駆動回路。
It has a plurality of source-side output transistors and sink-side transistors, and outputs a full-wave drive motor drive current that sequentially turns on the source-side and sink-side transistors during low-speed rotation, and sequentially turns on only the sink-side output transistors during high-speed rotation. A motor drive circuit that outputs a half-wave drive motor drive current,
Clamping means for holding the voltage at the output end of the motor drive current below a certain value;
Clamp that turns on the clamp means during full-wave drive , turns on the clamp means at the output end corresponding to the on-period of the sink-side output transistor during half-wave drive, and turns off the clamp means during the off-period of the sink-side output transistor Control means;
A motor drive circuit comprising:
請求項1に記載の回路において、
前記クランプ制御手段は、半波駆動時において、前記クランプ手段のオフ期間に、クランプ手段がオフされている出力端に対応するシンク側出力トランジスタのベースエミッタ間をショートさせることを特徴とするモータ駆動回路。
The circuit of claim 1, wherein
The clamp control means short-circuits between the base and emitter of the sink side output transistor corresponding to the output terminal where the clamp means is turned off during the half-wave drive during the OFF period of the clamp means. circuit.
JP13213598A 1998-05-14 1998-05-14 Motor drive circuit Expired - Fee Related JP4053132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13213598A JP4053132B2 (en) 1998-05-14 1998-05-14 Motor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13213598A JP4053132B2 (en) 1998-05-14 1998-05-14 Motor drive circuit

Publications (2)

Publication Number Publication Date
JPH11332288A JPH11332288A (en) 1999-11-30
JP4053132B2 true JP4053132B2 (en) 2008-02-27

Family

ID=15074200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13213598A Expired - Fee Related JP4053132B2 (en) 1998-05-14 1998-05-14 Motor drive circuit

Country Status (1)

Country Link
JP (1) JP4053132B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367424B2 (en) * 2009-03-19 2013-12-11 ラピスセミコンダクタ株式会社 Brushless motor drive circuit
JP6575450B2 (en) 2016-07-15 2019-09-18 株式会社デンソー Rotating electrical machine equipment
JP6531728B2 (en) 2016-07-15 2019-06-19 株式会社デンソー Electric rotating machine

Also Published As

Publication number Publication date
JPH11332288A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
US4510422A (en) DC Motor soft-start circuit
US8217602B2 (en) Motor driving apparatus and control method thereof
EP0833439B1 (en) Synchronous driving method for inductive load and synchronous controller for h-bridge circuit
US4491772A (en) Control circuit for an electronically commutated motor (ECM), method of timing the electronic commutation of an ECM, and method of operating an ECM
JPH0236788A (en) Method and circuit for control of brushless electric motor
US6384556B1 (en) Motor driving circuit
KR100500525B1 (en) Power Supply Device For Motor
JP4053132B2 (en) Motor drive circuit
JP2000287479A (en) Controller for brushless motor
US6008602A (en) Arrangement with an electronically commutated motor
JPH0538160A (en) Inverter circuit
JPH11316249A (en) Current detecting circuit and excess current protecting circuit
US20230283210A1 (en) Direct drive system for brushless dc (bldc) motor
JP3286053B2 (en) Control circuit for brushless motor
JPH0759384A (en) Inverter
JP4369500B2 (en) Rotating electrical machine equipment
JPH10243664A (en) Method of discriminating direction of output current, and inverter using the method
JP3706440B2 (en) Motor drive circuit
WO2003084047A1 (en) Controller for a brushless dc motor
JPH07184391A (en) Control circuit for brushless motor
KR101000121B1 (en) A pwm method for controlling bldc motors and a system thereof
KR20090038725A (en) A pwm method for controling bldc motors and a system thereof
JP2001231270A (en) Inverter device
KR930011192B1 (en) Three-phase half wave motor drive circuit
JPH11187691A (en) Driving device of brushless motor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees