JP4048749B2

JP4048749B2 - Display unit having RAM built-in driver IC and electronic device using the same

Info

Publication number: JP4048749B2
Application number: JP2001294064A
Authority: JP
Inventors: 田村　　剛
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2008-02-20
Anticipated expiration: 2021-09-26
Also published as: JP2003101901A

Description

【０００１】
【発明の属する技術分野】
本発明は、一画面内に静止画および動画を分割表示する表示ユニットおよびそれを用いた電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
例えば携帯電話機を例に挙げれば、ＭＰＥＧ（Moving Picture Experts Group）の規格により圧縮して符号化された画像データを受信または送信する技術が提案されている。
【０００３】
この場合、携帯電話機の液晶パネルには、受信された動画が動画表示領域に表示され、静止画表示領域には、例えばその動画に関する説明、操作情報などの静止画が表示される。
【０００４】
動画表示領域に動画を表示するためには、液晶ドライバ内のＲＡＭの記憶領域のうち、動画表示領域対応する動画記憶領域にて、リアルタイムで動画データを書き換える必要がある。
【０００５】
一方、静止画表示領域に表示される静止画は、携帯電話機のキー操作時等に応じて変更され、ＲＡＭの記憶領域のうち、静止画表示領域と対応する静止画記憶領域の静止画データを書き換える必要が生じる。
【０００６】
しかし、動画データと静止画データの制御を同一の表示パネルにおいて行なおうとすると、制御が複雑になり、そのための装置、バスラインなどが増えるといったことになる。
【０００７】
本発明の目的は、動画データの表示中の走査戻りのためのタイミングである水平帰線期間を利用して、静止画データを書き換えることが可能なＲＡＭ内蔵ドライバＩＣを有する表示ユニットおよび電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一態様に係る表示ユニットは、コマンドデータ、静止画データ及び動画データを時分割で出力するＭＰＵと、前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用ＲＡＭを内蔵したドライバＩＣと、前記ドライバＩＣにより表示駆動される表示部と、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第１のバスラインと、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記第１のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第２のバスラインとを有する。前記ＭＰＵは、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とする前記データ判別信号を前記第２のバスラインに出力するデータ判別信号出力回路と、前記コマンドデータを生成するコマンド生成回路と、前記データ判別信号が前記第１の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第２の電位である時に前記動画データを出力するデータ出力回路とを有する。
【０００９】
このように、本発明の一態様によれば、データ判別信号の電位レベルにより区別された期間毎に、コマンドまたは静止画データと、動画データとを、時分割にて伝送することができる。しかも、表示フィールド期間に動画データを伝送する時には、水平帰線期間内にコマンドまたは静止画データを伝送するので、動画データをリアルタイムで更新しながら、その隙間の期間を利用して静止画データを伝送することが可能となる。
【００１０】
本発明の一態様では、前記ＭＰＵから送出される水平同期信号を、前記データ判別信号として兼用することができる。すなわち、水平同期信号は、元々、水平帰線期間とフィールドへ期間とで電位が異なるので、それをそのままデータ判別信号として利用できる。
【００１１】
本発明の一態様では、前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含むことができる。この場合、前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第２の電位から前記第１の電位に変更することができる。
【００１２】
このように、動画ストップコマンドによって、動画伝送が中断されたら、フィールド期間を利用して、コマンドまたは静止画データを伝送することが可能となる。
【００１３】
本発明の一態様では、前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第１のバスラインに出力することができる。この場合、前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第１の電位に変更された前記フィールド期間中に、前記静止画データを前記第１のバスラインに送出する。
【００１４】
本発明の一態様では、前記ドライバＩＣは、前記データ判別信号中の前記フィールド期間の電位が前記第１の電位に変更された後に、前記ＭＰＵに対して前記静止画データの受け入れを要求する要求信号を出力することができる。この場合、前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出する。
【００１５】
本発明の一態様では、前記ＭＰＵは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバＩＣに送出することができる。
【００１６】
本発明の一態様では、前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成することができる。この場合、前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ライトコマンドが出力される以前は、前記データ判別信号の前記フィールド期間の電位を前記第１の電位に設定する。動画が伝送されないときには、水平帰線期間、フィールド期間に拘わらず、常時コマンドまたは静止画データを伝送させるためである。
【００１７】
本発明の一態様によれば、前記ドライバＩＣは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有することができる。この場合、この共通ポートが第１のバスラインに接続される。これらの各データが同時に伝送されることはなく、必ず時分割にて伝送されるので、１ポートでの伝送が可能である。こうすると、ドライバＩＣの端子数を低減することができる。
【００１８】
本発明の一態様では、前記ドライバＩＣは、前記動画データの伝送に専用される第１ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第２ポートとを有するものでも良い。この場合、第１のバスラインは、前記第１のポートに接続される動画用バスラインと、前記第２のポートに接続されるコマンド／静止画用バスラインとに分離される。
【００１９】
本発明の一態様では、前記ドライバＩＣは、前記表示用ＲＡＭのカラムアドレスを指定するカラムアドレス制御回路と、前記表示用ＲＡＭのページアドレスを指定するページアドレス制御回路と、前記ＭＰＵからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するＭＰＵ系制御回路と、前記表示用ＲＡＭに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、前記ＭＰＵ系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路とを有することができる。
【００２０】
本発明の他の態様は、上述した表示ユニットを有する電子機器を定義している。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図５を参照して説明する。
【００２２】
（電子機器の説明）
図１は、本発明が適用される電子機器の概略ブロック図である。図１において、この電子機器は、ＭＰＵ（マイクロプロセッサユニット）１０と、表示用ドライバＩＣ２０と、表示部２２とから構成される。表示部２２は、電気光学素子例えば液晶を有するマトリクスパネル例えばカラー液晶パネルである。表示用ドライバＩＣ２０は、この液晶パネル２２を駆動するために、ＲＡＭ１６０を内蔵した表示制御部２４と、Ｘドライバ２６と、Ｙドライバ２８とを有する。なお、Ｙドライバ２８は別個のＩＣとしてもよい。
【００２３】
マトリクスパネル２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル２２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル２２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵表示制御部２４により制御されるＸドライバ２６により駆動される複数の信号電極（第１の電極）と、Ｙドライバ２８により走査駆動される複数の走査電極（第２の電極）を有する。
【００２４】
液晶パネル２２には静止画と動画とを同時に表示可能である。この場合、図１に示すように、動画表示領域２２Ａと、それ以外の静止画表示領域（テキストデータ表示領域）２２Ｂの各領域が液晶パネル２２に設定される。
【００２５】
ＭＰＵ１０から表示用ドライバＩＣ２０には、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤおよび反転ライト信号ＸＷＲ等が伝送される。加えて、ＭＰＵ１０から表示用ドライバＩＣ２０には、図１に示すように、表示コマンド／静止画データ（Ｄ０〜Ｄ７）と、動画データ（ＲＧＢ）とが、図１に示す第１のバスライン１を介して供給される。すなわち、データＤ７〜Ｄ０は、それぞれ８ビットのコマンドデータ、アドレスデータまたは静止画データであり、コマンド／データ識別信号Ａ０の論理によって区別されている。動画データは例えば各６ビットのＲ，Ｇ，Ｂ信号である。クロック信号ＣＬＫ、水平・垂直同期信号Ｈ・Ｖｓｙｎｃ等も、ＭＰＵ１０からドライバＩＣ２０に供給される。本実施形態では、水平同期信号Ｈｓｙｎｃを、詳細を後述するデータ判別信号として兼用しており、この水平同期信号Ｈｓｙｎｃを伝送するラインを第２のバスライン２と定義する。
【００２６】
ＭＰＵ１０は、図１に示すように、データ判別信号出力回路１２と、コマンド生成回路１４と、データ出力回路１６とを含んでいる。
【００２７】
データ判別信号出力回路１２は、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とするデータ判別信号（本実施形態では水平同期信号Ｈｓｙｎｃを兼用する）を第２のバスライン２に出力する。コマンド生成回路１４は、動画ストップコマンド、静止画ライトコマンドなどを含むコマンドデータを生成する。データ出力回路１６は、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第１の電位（例えばＨＩＧＨ）である時にコマンドデータまたは静止画データを出力し、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第２の電位（例えばＬＯＷ）である時に動画データを出力する。
【００２８】
図２は、図１のＭＰＵ１０および表示用ドライバＩＣ２０を携帯電話機３０に搭載した例を示している。図２に示すＭＰＵ１０は、携帯電話機３０の制御を司るＣＰＵ４０を有し、このＣＰＵ４０には静止画用メモリ４２、ＤＳＰ（ディジタル・シグナル・プロセッサ）４４が接続されている。また、ＤＳＰ４４には動画用メモリ４６が接続されている。なお、図１に示すデータ判別信号出力回路１２は、図２に示すＤＳＰ４４に含まれている。また、図１に示すコマンド生成回路１４は、図２に示すＣＰＵ４０に含まれている。また、図１に示すデータ出力回路１６は、図２に示すＣＰＵ４０及びＤＳＰ４４の双方に含まれている。
【００２９】
この携帯電話機３０には、アンテナ３２を介して受信された信号を復調し、あるいはアンテナ３２を介して送信される信号を変調する変復調回路３４が設けられている。そして、アンテナ３２からは、例えばＭＰＥＧ（Moving Picture Experts Group）のレイヤーIVの規格にて符号化された動画データを送受信可能となっている。
【００３０】
この携帯電話機３０には、例えばディジタルビデオカメラ３６を設けることもできる。このディジタルビデオカメラ３６を介して動画データを取り込むことができる。携帯電話機３０でのデータ送受信、ディジタルビデオカメラ３６での撮影などに必要な操作情報は、操作入力部３８を介して入力される。
【００３１】
ＭＰＵ１０に設けられたＣＰＵ４０は、液晶パネル２２の動画表示領域２２Ａに動画を表示する際には、その動画のサイズを動画情報から決定する。図１に示すように動画表示領域２２Ａと静止画表示領域２２Ｂとが例えば上下でライン分割され、スタートアドレスＳＡ１，エンドアドレスＥＡ１が動画のサイズから決定される。
【００３２】
この動画表示領域２２Ａに表示される動画は、本実施の形態ではアンテナ３２またはディジタルビデオカメラ３６から供給される。アンテナ３２から入力される信号は、変復調回路３４を介して復調されてＤＳＰ４４にて信号処理される。このＤＳＰ４４は動画処理用メモリ４６と接続され、アンテナ３２、変復調回路３４を介して入力される圧縮データを伸張し、またＭＰＥＧのレイヤーIVの規格にて符号化されているデータについてはデコードする。変復調回路３４、アンテナ３２を介して送信されるデータはＤＳＰ４４にて圧縮され、ＭＰＥＧのレイヤーIVの規格にて符号化して送信する場合にはエンコードされる。このようにＤＳＰ４４は、ＭＰＥＧの例えばレイヤーIVのデコーダ、エンコーダとしての機能を有することができる。
【００３３】
このＤＳＰ４４にはディジタルビデオカメラ３６からの信号も入力され、アンテナ３２またはディジタルビデオカメラ３６より入力された信号は、ＤＳＰ４４にてＲＧＢ信号に処理される。
【００３４】
こうして、アンテナ３２またはディジタルビデオカメラ３６から供給された動画は、ＲＧＢ情報として、第１のバスライン１を介して表示用ドライバＩＣ２０に供給される。
【００３５】
ＣＰＵ４０は、操作入力部３８からの情報等に基づき、必要により静止画用メモリ４２を用いて、液晶パネル２２に表示される静止画の表示に必要なコマンド、静止画データを、第１のバスライン１を介して表示用ドライバＩＣ２０に出力する。
【００３６】
例えば、動画はインターネットを経由して配信された映画情報であり、その劇場チケットを予約するための情報が静止画として表示され、操作入力部３８からの情報に基づいてチケット予約が実施される。このため、ＣＰＵ４０はさらに、変復調回路３４、アンテナ３２を介して静止画情報（例えば予約情報）を送出制御する。またＣＰＵ４０は、必要により、ディジタルビデオカメラ３６にて撮影された動画情報を、変復調回路３４、アンテナ３２を介して送出制御することができる。
【００３７】
（ドライバＩＣの説明）
図３は、図１に示す表示用ドライバＩＣ２０のブロック図である。図３に示す表示用ドライバＩＣ２０の入出力回路として、ＭＰＵインターフェース１００、入出力バッファ１０２及び入力バッファ１０４が設けられている。
【００３８】
ＭＰＵインターフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。
【００３９】
入出力バッファ１０２（第１のポート）には、例えば８ビットデータＤ７〜Ｄ０として、コマンドデータ（動画ライト、動画ストップ、静止画ライトコマンドなど）または静止画データが入力される。なお、図４ではデータＤ７〜Ｄ０はパラレルで入出力される例を示しているが、表示データＲＡＭ１６０からＭＰＵ１０にデータを読み出す必要がない場合には、先頭ビットを識別信号Ａ０とし、それに続く信号Ｄ７〜Ｄ０をシリアルで入出力してもよい。こうすると、ＭＰＵ１０及び表示用ドライバＩＣ２０の端子数を減らすことができる。
【００４０】
入力バッファ１０４（第２のポート）には、動画データであるＲＧＢデータが入力される。
【００４１】
このように、第１のバスライン１は、コマンド／静止画データの伝送に用いられる第１のポート１０２に接続されたバスラインと、動画データの伝送に用いられる第２のポート１０４に接続されたバスラインとに分離されている。
【００４２】
表示用ドライバＩＣ２０には、ＭＰＵインターフェース１００及び入出力バッファ１０２に接続された第１の内部バスライン１１０が設けられている。
【００４３】
第１の内部バスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続されている。なお、入出力バッファ１０２にはステータス設定回路１１６が接続され、表示用ドライバＩＣ２０の動作状態（静止画データの受け入れ要求信号を含む）がＭＰＵ１０に出力されるようになっている。
【００４４】
第１の内部バスライン１１０は、表示データＲＡＭ１６０のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ１６０に対してリード、ライトされる静止画データが伝送される。
【００４５】
また、表示用ドライバＩＣ２０には、動画データＲＧＢが入力される入力バッファ１０４に接続された第２の内部バスライン１２０が設けられている。この第２の内部バスライン１２０には、バスホールダ１２２及びＩ／Ｏバッファ１６２が接続されている。
【００４６】
表示用ドライバＩＣ２０には、上述した表示データＲＡＭ１６０、Ｉ／Ｏバッファ１６２の他に、ＭＰＵ系制御回路１３０、カラムアドレス制御回路１４０、ページアドレス制御回路１５０、表示アドレス制御回路１５２、ドライバ系制御回路１７０、ＰＭＷデコード回路１８０及びＸドライバ２６（Ｙドライバ２８は図示省略してある）などが設けられている。
【００４７】
ＭＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＭＰＵ１０からのコマンドデータに基づいて、表示データＲＡＭ１６０に対するリード、ライト動作を制御するとともに、ステータス設定回路１１６にてＩＣ２０のステータスを設定する。このＭＰＵ系制御回路１３０により制御されるカラムアドレス制御回路１４０及びページアドレス制御回路１５０が設けられている。
【００４８】
なお、ＭＰＵ１０からの垂直・水平同期信号Ｈ・Ｖｓｙｎｃが、ドライバ系制御回路１７０を介してＭＰＵ系制御回路１３０に入力される。水平同期信号Ｈｓｙｎｃは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットに用いられる。
【００４９】
カラム・ページアドレスカウンタ１４０Ａ，１５０Ａは、図１に示す動画表示領域２２ＡスタートアドレスＳＡ１及びエンドアドレスＥＡ１の設定にも用いられる。なお、このカラム・ページカウンタ１４０Ａ，１５０Ａは、静止画表示領域２２Ｂ中にて部分的に更新したい静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２の設定にも用いることができる。この静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２は、後述するように、静止画ライトコマンドに引き続いて、ＭＰＵ１０より出力される。
【００５０】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、ＭＰＵ系制御回路１３０とは独立して、表示アドレス制御回路１５６、ＰＷＭデコード回路１８０、電源制御回路１７８およびＸドライバ２６を制御する。
【００５１】
なお、ページアドレス制御回路１５０は、ドライバ系制御回路１７０により制御されて１ライン毎に表示アドレスを指定する表示アドレス制御回路１５２を含んでいる。
【００５２】
ＰＷＭデコード回路１８０は、表示データＲＡＭ１６０より１ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。Ｘドライバ２６は、ＰＷＭデコード回路１８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す液晶パネル２２のセグメント電極ＳＥＧに供給する。
【００５３】
（表示データＲＡＭに対する静止画、動画の書き込みについて）
ＭＰＵ１０は、図１に示す動画表示領域２２ＡのスタートアドレスＳＡ１およびエンドアドレスＥＡ１と対応する表示データＲＡＭ１６０のページアドレスおよびカラムアドレスを、動画情報から予め知得するか、あるいは指定する。静止画が書き換えられる領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２についても、ＭＰＵ１０により指定される。
【００５４】
このためＭＰＵ１０は、表示データＲＡＭ１６０のエリアのうち動画表示領域２２Ａと対応するエリアのカラムアドレスおよびページアドレスを、動画表示期間中に亘って、所定の書き込み周波数に従って繰り返し指定することが可能となる。
【００５５】
図４は、データ判別信号Ｈｓｙｎｃと、ＭＰＵ１０よりドライバＩＣ２０に伝送されるデータとの関係を示している。
【００５６】
本実施例では、コマンド／静止画を伝送するか、あるいは動画を伝送するかの判別信号として、水平同期信号Ｈｓｙｎｃのレベルを用いている。
【００５７】
ここで、水平同期信号Ｈｓｙｎｃの電位は、水平帰線期間では例えばＨＩＧＨ（第１の電位）、それ以外のフィールド期間では例えばＬＯＷ（第２の電位）となっている。
【００５８】
本実施形態では、水平同期信号ＨｓｙｎｃのレベルがＨＩＧＨのときには、コマンドデータまたは静止画データの伝送が可能である。一方、水平同期信号ＨｓｙｎｃのレベルがＬＯＷのときには、動画データの伝送が可能である。
【００５９】
水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間は、液晶パネル２２に動画が表示されない期間である。そこで、本実施の形態では、この水平帰線期間に、ＭＰＵ１０及びドライバＩＣ２０の間でコマンドデータまたは静止画データを伝送することで、動画表示に悪影響を与えることなく、それらの伝送を可能とした。
【００６０】
一方、水平同期信号ＨｓｙｎｃがＬＯＷレベルであるフィールド期間に、ＲＡＭ１６０から現に動画データが読み出されるライン以外のラインに、動画データを順次は書き込むように伝送している。こうして、ＲＡＭ１６０の動画データをリアルタイムで更新することができる。
【００６１】
なお、図４に示すように、水平同期信号Ｈｓｙｎｃは水平同期を検出できる信号となっている。このため、この水平同期信号Ｈｓｙｎｃを利用して、上述したように、動画データの表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットさせることができる。
【００６２】
また、水平帰線期間を利用して静止画を伝送することで、ＲＡＭ１６０の静止画記憶エリアの静止画データを、動画データと次の動画データを伝送する間の隙間を利用して伝送することができる。
【００６３】
図５は、一水平帰線期間を超えた期間に亘って静止画データを伝送する場合の動作タイミングを示している。
【００６４】
図５において、水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間に、図１に示すＭＰＵ１０のコマンド生成回路１４より、動画ストップコマンドがＩＣ２０に伝送される。この動画ストップコマンドは、図２の例えば操作入力部３８からの情報に基づいて、静止画の内容を変更する時に、図２のＣＰＵ４０内に設けられたコマンド生成回路１４より生成される。
【００６５】
ここで、図２に示すＭＰＵ１０中のＣＰＵ４０は、コマンド生成回路１４より動画ストップコマンドを発生させると共に、ＤＳＰ４４内のデータ出力回路１６に対して動画データの送出をストップさせる指令を出す。
【００６６】
さらに、図２に示すＭＰＵ１０中のＣＰＵ４０は、ＤＳＰ４４中のデータ判別信号出力回路１４に指令して、水平同期信号Ｈｓｙｎｃ（データ判別信号）のレベルを、フィールド期間中もＨＩＧＨレベル（第１のレベル）となるように設定する（図４参照）。
【００６７】
上述の動画ストップコマンドは、第１のバスライン１と、図３に示す入出力バッファ１０２とを介して、８ビットデータとして表示用ドライバＩＣ２０に入力される。なお、このとき、図３のＭＰＵインターフェース１００のＡＯ端子には、入出力バッファ１０２に入力されるデータがコマンドデータであることを示す符号が入力されている。
【００６８】
入出力バッファ１０２に入力された動画ストップコマンドは、ＩＣ２０の第１の内部バスライン１１０を介してコマンドデコーダ１１４に入力されてデコードされて、ＭＰＵ系制御回路１３０に入力される。ＭＰＵ系制御回路１３０は、現に実施されているＲＡＭ１６０への動画データの書き込み動作を考慮しながら、静止画リクエストを出力する。この静止画リクエストは、ステータス設定回路１１６、入出力バッファ１０２及び第１のバスライン１を介して、ＭＰＵ１０に入力される。
【００６９】
ＭＰＵ１０内のＣＰＵ４０は、その静止画リクエストに基づき、静止画ライトコマンドを発生する。この静止画ライトコマンドに続いて、書き換えられるべき静止画のアドレス（例えば図１に示すスタートアドレスＳＡ２とエンドアドレスＥＡ２）及び静止画データがデータ出力回路１６より出力される。これらのコマンド、アドレス及び静止画データは、データ判別信号（水平同期信号Ｈｓｙｎｃ）がＨＩＧＨであるフィールド期間中に送出されている。
【００７０】
このようにして、ＲＡＭ１６０での動画データの更新が禁止されたフィールド期間を利用して、静止画データをＲＡＭ１６０に書き込むことができる。このとき、図５に示す水平同期信号Ｈｓｙｎｃの電位は、図４に示す通常の水平同期信号Ｈｓｎｃとは異なり、フィールド期間でもＨＩＧＨレベルとなっている。
【００７１】
しかし、この期間には動画データの書き換えが実施されないので、レベル変更された水平同期信号Ｈｓｙｎｃを同期合わせに用いる必要はない。
【００７２】
このように、本実施形態では、水平同期信号をデータ判別信号に兼用しながらも、動画データ書き込みの際には水平同期信号Ｈｓｙｎｃを同期合わせに使用できる。また、動画データの書き込み以外の時には、水平帰線期間またはフィールド期間中に動画データ以外のコマンドまたは静止画データを伝送していることを示すデータ判別信号として使用できる。
【００７３】
静止画データの送出が、１または複数フィールド期間を用いて完了したら、その完了後の次の水平帰線期間内に、図５に示すように動画ライトコマンドを、ＭＰＵ１０中のコマンド生成回路１４より発生させる。この後は、通常の水平同期信号Ｈｓｙｎｃのレベルとなる。すなわち、フィールド期間では水平同期信号ＨｓｙｎｃのレベルがＬＯＷとなるので、図４と同様にして動画データの伝送が可能となる。換言すれば、動画ライトコマンドが生成される前は、データ判別信号は水平帰線期間及びフィールド期間の双方で第２のレベル（ＬＯＷ）に設定することができる。
【００７４】
なお、図３に示すように、本実施形態では、静止画データ（Ｄ０〜Ｄ７）のポートと動画データ（ＲＧＢ）のポートとを別個に設けたが、１ポートで兼用しても良い。本発明では、動画データと静止画データとは時分割で送られるため、ポートを兼用することができる。このように、静止画データと動画データのとのポート兼用することで、ドライバＩＣ２０に必要な端子数を低減できる。
【００７５】
また、液晶パネル２０の動画表示領域２２Ａに動画を表示するに際しては、例えば６０Ｈｚすなわち１秒間に６０フレームを表示できる読み出しクロックに従って、表示データＲＡＭ１６０から表示データを読み出する。
【００７６】
一方、静止画データは、液晶表示のための駆動周波数より高い例えば９０Ｈｚすなわち１秒間に９０フレームを表示できる静止画書き込みクロックに従って、表示データＲＡＭ１６０に表示データが書き込まれる。このように、表示読み出しレートより高い書き込みレートにて静止画の書き換えを実施すれば、操作入力部３８での操作に応じたスクロール表示等に追従した表示が可能となる。
【００７７】
これに対して動画データについては、人間の網膜の残像現象を利用するものであるので、携帯電話機などのように精密な動画表示が求められない場合には、動画のフレーム数を低く（表示に合わせて６０フレーム全部を書き換える必要はない）しても支障はない。
【００７８】
本実施の形態では、例えば２０Ｈｚすなわち１秒間に２０フレームの動画データを書き込むことができる周波数で書き込みを行うこともできるし、６０フレームの周波数にて２０／６０＝１／３のデータをＭＰＵ１０からドライバＩＣ２０に送出するだけでもよい。ＲＡＭを内蔵していないＸドライバＩＣを使用する場合には６０フレーム分のデータを常に書き換える必要があるが、このように動画の書き込み周波数を低く（書き込みレートを低く）し、または書き換えられるデータ量を減少することで、静止画とは異なり表示データＲＡＭ１６０の内容を常時書き換える必要がある動画データの書き込み回数が少なくなり、その分メモリセルにて消費される電力を少なくすることができる。
【００７９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８０】
本発明は、携帯電話の他、ゲーム機器、電子手帳、パーソナルコンピュータ、ワードプロセッサ、テレビ、カーナビゲーション装置など各種の電子機器に適用することができる。
【図面の簡単な説明】
【図１】本発明が適用される電子機器の概略ブロック図である。
【図２】図１の電子機器の一例である携帯電話機の概略ブロック図である。
【図３】図１に示す表示ユニットの概略ブロック図である。
【図４】データ判別信号である水平同期信号と、伝送されるデータとの関係を示すタイミングチャートである。
【図５】一水平帰線期間を超えた期間に静止画データを伝送する動作を示すタイミングチャートである。
【符号の説明】
１第１のバスライン
２第２のバスライン
１０ＭＰＵ
２０表示用ドライバＩＣ
２２液晶パネル
２２Ａ動画表示領域
２２Ｂ静止画表示領域
２４表示制御部
２６Ｘドライバ
２８Ｙドライバ
３０携帯電話機
３２アンテナ
３４変復調回路
３６ディジタルビデオカメラ
３８操作入力部
４０ＣＰＵ
４２静止画用メモリ
４４ＤＳＰ（ディジタル・シグナル・プロセッサ）
４６動画用メモリ
１００ＭＰＵインターフェース
１０２入出力バッファ
１１０第１の内部バスライン
１１２バスホールダ
１１４コマンドデコーダ
１１６ステータス設定回路
１２０第２の内部バスライン
１２２バスホールダ
１３０ＭＰＵ系制御回路
１４０カラムアドレス制御回路
１４０Ａカラムアドレスカウンタ
１５０ページアドレス制御回路
１５０Ａページアドレスカウンタ
１５２表示アドレス制御回路
１６０表示データＲＡＭ
１６２Ｉ／Ｏバッファ
１７０ドライバ系制御回路
１７２Ｘドライバ系制御回路
１７４Ｙドライバ系制御回路
１７６発振回路
１７８電源制御回路
１８０ＰＷＭデコーダ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display unit that divides and displays a still image and a moving image in one screen, and an electronic apparatus using the display unit.
[0002]
[Background Art and Problems to be Solved by the Invention]
For example, taking a mobile phone as an example, a technique for receiving or transmitting image data compressed and encoded according to the MPEG (Moving Picture Experts Group) standard has been proposed.
[0003]
In this case, the received moving image is displayed in the moving image display area on the liquid crystal panel of the mobile phone, and a still image such as explanation and operation information about the moving image is displayed in the still image display area.
[0004]
In order to display a moving image in the moving image display area, it is necessary to rewrite the moving image data in real time in the moving image storage area corresponding to the moving image display area in the storage area of the RAM in the liquid crystal driver.
[0005]
On the other hand, the still image displayed in the still image display area is changed according to the key operation of the mobile phone or the like, and the still image data in the still image storage area corresponding to the still image display area is stored in the storage area of the RAM. It is necessary to rewrite.
[0006]
However, if control of moving image data and still image data is to be performed on the same display panel, the control becomes complicated, and the number of devices and bus lines for that purpose increase.
[0007]
An object of the present invention is to provide a display unit and an electronic device having a driver IC with a built-in RAM that can rewrite still image data by using a horizontal blanking period that is a timing for scanning return during display of moving image data. It is to provide.
[0008]
[Means for Solving the Problems]
A display unit according to one aspect of the present invention is an MPU that outputs command data, still image data, and moving image data in a time-sharing manner, and display data that stores at least one of the still image data and the moving image data. Provided between a driver IC with a built-in RAM, a display unit driven by the driver IC, the MPU and the driver IC, and transmits the command data, the still image data, or the moving image data in a time-sharing manner. Data transmitted between the first bus line and the MPU and the driver IC and transmitted through the first bus line is the moving image data, the command data, or the still image data. And a second bus line for transmitting a data discrimination signal for discriminating whether or not there is. The MPU outputs, to the second bus line, the data determination signal in which the potential in the horizontal blanking period in one horizontal scanning period is the first potential and the potential in the other field periods is the second potential. A data discriminating signal output circuit, a command generating circuit for generating the command data, and outputting the command data or the still image data when the data discriminating signal is at the first potential. And a data output circuit for outputting the moving image data at the second potential.
[0009]
Thus, according to one embodiment of the present invention, commands or still image data and moving image data can be transmitted in a time division manner for each period distinguished by the potential level of the data determination signal. In addition, when moving image data is transmitted during the display field period, the command or still image data is transmitted within the horizontal blanking period, so that the still image data is updated using the gap period while updating the moving image data in real time. It becomes possible to transmit.
[0010]
In one aspect of the present invention, a horizontal synchronization signal transmitted from the MPU can also be used as the data determination signal. That is, since the horizontal synchronization signal originally has a different potential between the horizontal blanking period and the field-to-field period, it can be used as it is as a data discrimination signal.
[0011]
In one aspect of the present invention, the command data generated by the command generation circuit may include a moving image stop command for stopping transmission of the moving image data. In this case, the data determination signal output circuit can change the potential of the field period in the data determination signal from the second potential to the first potential based on the moving image stop command.
[0012]
As described above, when the moving image transmission is interrupted by the moving image stop command, the command or still image data can be transmitted using the field period.
[0013]
In one aspect of the present invention, the command generation circuit can output a still image write command for instructing writing of the still image data to the first bus line following the moving image stop command. In this case, the data output circuit outputs the still image data to the first bus during the field period in which the potential of the data determination signal is changed to the first potential based on the still image write command. Send to line.
[0014]
In one aspect of the present invention, the driver IC requests the MPU to accept the still image data after the potential of the field period in the data determination signal is changed to the first potential. A signal can be output. In this case, the command generation circuit sends out the still image write command after receiving the request signal.
[0015]
In one aspect of the present invention, the MPU generates a write address for the still image data to be transmitted and outputs the write address to the driver IC after the still image write command is transmitted and before the still image data is output. can do.
[0016]
In one aspect of the present invention, the command generation circuit can generate a moving image write command instructing writing of the moving image data. In this case, the data determination signal output circuit sets the potential of the data determination signal in the field period to the first potential before the moving image write command is output from the command generation circuit. This is because when a moving image is not transmitted, a command or still image data is always transmitted regardless of the horizontal blanking period and the field period.
[0017]
According to an aspect of the present invention, the driver IC may have a common port shared for transmission of the command data, the still image data, and the moving image data. In this case, this common port is connected to the first bus line. These pieces of data are not transmitted at the same time, but are always transmitted in a time-sharing manner, so that transmission through one port is possible. In this way, the number of terminals of the driver IC can be reduced.
[0018]
In one aspect of the present invention, the driver IC may include a first port dedicated to the transmission of the moving image data and a second port shared to transmit the command data and the still image data. In this case, the first bus line is separated into a moving image bus line connected to the first port and a command / still image bus line connected to the second port.
[0019]
In one aspect of the present invention, the driver IC includes a column address control circuit that specifies a column address of the display RAM, a page address control circuit that specifies a page address of the display RAM, and the command from the MPU. Based on the data, the MPU system control circuit for controlling the column address control circuit and the page address control circuit, and the still image data or the moving image data stored in the display RAM are read and controlled as the display data. Independently of the display address control circuit and the MPU system control circuit, the display address control circuit may include a driver system control circuit that controls the display address control circuit and outputs the display data to the display unit.
[0020]
Another aspect of the invention defines an electronic device having the display unit described above.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0022]
(Description of electronic equipment)
FIG. 1 is a schematic block diagram of an electronic apparatus to which the present invention is applied. In FIG. 1, the electronic device includes an MPU (microprocessor unit) 10, a display driver IC 20, and a display unit 22. The display unit 22 is an electro-optical element such as a matrix panel having a liquid crystal, such as a color liquid crystal panel. The display driver IC 20 includes a display control unit 24 having a built-in RAM 160, an X driver 26, and a Y driver 28 in order to drive the liquid crystal panel 22. The Y driver 28 may be a separate IC.
[0023]
The matrix panel 22 only needs to use a liquid crystal or other electro-optical element whose optical characteristics change with voltage application. The liquid crystal panel 22 can be constituted by, for example, a simple matrix panel. In this case, a first substrate on which a plurality of segment electrodes (first electrodes) are formed and a second substrate on which common electrodes (second electrodes) are formed. Liquid crystal is sealed between the substrate. The liquid crystal panel 22 may be an active matrix panel using a three-terminal element such as a thin film transistor (TFT) or a thin-film diode (TFD), or a two-terminal element. These active matrix panels also have a plurality of signal electrodes (first electrodes) driven by the X driver 26 controlled by the RAM built-in display controller 24 and a plurality of scanning electrodes (first electrodes) driven by the Y driver 28. 2 electrodes).
[0024]
The liquid crystal panel 22 can display still images and moving images simultaneously. In this case, as shown in FIG. 1, the moving image display area 22 </ b> A and the other still image display area (text data display area) 22 </ b> B are set on the liquid crystal panel 22.
[0025]
From the MPU 10 to the display driver IC 20, a signal A 0, an inverted reset signal XRES, an inverted chip select signal XCS, an inverted read signal XRD, an inverted write signal XWR, and the like are transmitted. In addition, as shown in FIG. 1, the display command / still image data (D0 to D7) and moving image data (RGB) are sent from the MPU 10 to the display driver IC 20 in the first bus line 1 shown in FIG. Is supplied through. That is, the data D7 to D0 are 8-bit command data, address data, or still image data, respectively, and are distinguished by the logic of the command / data identification signal A0. The moving image data is, for example, 6-bit R, G, B signals. The clock signal CLK, the horizontal / vertical synchronization signal H / Vsync, and the like are also supplied from the MPU 10 to the driver IC 20. In the present embodiment, the horizontal synchronization signal Hsync is also used as a data determination signal, which will be described later in detail, and a line for transmitting the horizontal synchronization signal Hsync is defined as a second bus line 2.
[0026]
As shown in FIG. 1, the MPU 10 includes a data determination signal output circuit 12, a command generation circuit 14, and a data output circuit 16.
[0027]
The data discriminating signal output circuit 12 is a data discriminating signal (horizontal in this embodiment) in which the potential in the horizontal blanking period in one horizontal scanning period is the first potential and the potential in the other field periods is the second potential. The synchronization signal Hsync) is also output to the second bus line 2. The command generation circuit 14 generates command data including a moving image stop command, a still image write command, and the like. The data output circuit 16 outputs command data or still image data when the data determination signal (horizontal synchronization signal Hsync) is at a first potential (eg, HIGH), and the data determination signal (horizontal synchronization signal Hsync) is the second potential. Video data is output when it is at a potential (for example, LOW).
[0028]
FIG. 2 shows an example in which the MPU 10 and the display driver IC 20 of FIG. The MPU 10 shown in FIG. 2 has a CPU 40 that controls the mobile phone 30, and a still image memory 42 and a DSP (digital signal processor) 44 are connected to the CPU 40. Further, a moving image memory 46 is connected to the DSP 44. The data discrimination signal output circuit 12 shown in FIG. 1 is included in the DSP 44 shown in FIG. Further, the command generation circuit 14 shown in FIG. 1 is included in the CPU 40 shown in FIG. Further, the data output circuit 16 shown in FIG. 1 is included in both the CPU 40 and the DSP 44 shown in FIG.
[0029]
The cellular phone 30 is provided with a modulation / demodulation circuit 34 that demodulates a signal received via the antenna 32 or modulates a signal transmitted via the antenna 32. The antenna 32 can transmit and receive moving image data encoded according to, for example, the MPEG (Moving Picture Experts Group) layer IV standard.
[0030]
The mobile phone 30 may be provided with a digital video camera 36, for example. Moving image data can be taken in via the digital video camera 36. Operation information necessary for data transmission / reception with the mobile phone 30 and photographing with the digital video camera 36 is input via the operation input unit 38.
[0031]
When displaying a moving image in the moving image display area 22A of the liquid crystal panel 22, the CPU 40 provided in the MPU 10 determines the size of the moving image from the moving image information. As shown in FIG. 1, the moving image display area 22A and the still image display area 22B are line-divided, for example, vertically, and the start address SA1 and the end address EA1 are determined from the size of the moving image.
[0032]
In this embodiment, the moving image displayed in the moving image display area 22A is supplied from the antenna 32 or the digital video camera 36. A signal input from the antenna 32 is demodulated through a modulation / demodulation circuit 34 and processed by a DSP 44. The DSP 44 is connected to the moving image processing memory 46, expands the compressed data input via the antenna 32 and the modulation / demodulation circuit 34, and decodes the data encoded according to the MPEG layer IV standard. Data transmitted via the modem circuit 34 and the antenna 32 is compressed by the DSP 44 and is encoded when the data is encoded and transmitted according to the MPEG layer IV standard. In this way, the DSP 44 can have a function as an MPEG decoder, for example, a layer IV decoder.
[0033]
The DSP 44 also receives a signal from the digital video camera 36, and the signal input from the antenna 32 or the digital video camera 36 is processed into an RGB signal by the DSP 44.
[0034]
Thus, the moving image supplied from the antenna 32 or the digital video camera 36 is supplied to the display driver IC 20 via the first bus line 1 as RGB information.
[0035]
Based on information from the operation input unit 38 and the like, the CPU 40 uses a still image memory 42 as necessary to send commands and still image data necessary for displaying a still image displayed on the liquid crystal panel 22 to the first bus. The data is output to the display driver IC 20 via the line 1.
[0036]
For example, the moving image is movie information distributed via the Internet, information for reserving the theater ticket is displayed as a still image, and ticket reservation is performed based on information from the operation input unit 38. For this reason, the CPU 40 further controls transmission of still image information (for example, reservation information) via the modem circuit 34 and the antenna 32. Further, the CPU 40 can control transmission of moving picture information captured by the digital video camera 36 via the modulation / demodulation circuit 34 and the antenna 32 as necessary.
[0037]
(Description of driver IC)
FIG. 3 is a block diagram of the display driver IC 20 shown in FIG. An MPU interface 100, an input / output buffer 102, and an input buffer 104 are provided as input / output circuits of the display driver IC 20 shown in FIG.
[0038]
The MPU interface 100 receives an inverted chip select signal XCS, a command / data identification signal A0, an inverted read signal XRD, an inverted write signal XWR, an inverted reset signal XRES, and the like.
[0039]
Command data (moving image write, moving image stop, still image write command, etc.) or still image data is input to the input / output buffer 102 (first port) as, for example, 8-bit data D7 to D0. 4 shows an example in which the data D7 to D0 are input / output in parallel, but when it is not necessary to read data from the display data RAM 160 to the MPU 10, the first bit is set as the identification signal A0, and the subsequent signal D7 to D0 may be input / output serially. In this way, the number of terminals of the MPU 10 and the display driver IC 20 can be reduced.
[0040]
RGB data, which is moving image data, is input to the input buffer 104 (second port).
[0041]
Thus, the first bus line 1 is connected to the bus line connected to the first port 102 used for transmission of command / still picture data and the second port 104 used for transmission of moving picture data. The bus line is separated.
[0042]
The display driver IC 20 is provided with a first internal bus line 110 connected to the MPU interface 100 and the input / output buffer 102.
[0043]
A bus holder 112 and a command decoder 114 are connected to the first internal bus line 110. Note that a status setting circuit 116 is connected to the input / output buffer 102 so that the operating state of the display driver IC 20 (including a still image data acceptance request signal) is output to the MPU 10.
[0044]
The first internal bus line 110 is connected to the I / O buffer 162 of the display data RAM 160, and still image data to be read and written to the display data RAM 160 is transmitted.
[0045]
The display driver IC 20 is provided with a second internal bus line 120 connected to the input buffer 104 to which the moving image data RGB is input. A bus holder 122 and an I / O buffer 162 are connected to the second internal bus line 120.
[0046]
In addition to the display data RAM 160 and the I / O buffer 162 described above, the display driver IC 20 includes an MPU system control circuit 130, a column address control circuit 140, a page address control circuit 150, a display address control circuit 152, and a driver system control circuit. 170, a PMW decode circuit 180, an X driver 26 (Y driver 28 is not shown), and the like.
[0047]
The MPU system control circuit 130 controls read / write operations to the display data RAM 160 based on command data from the MPU 10 input via the command decoder 114 and sets the status of the IC 20 by the status setting circuit 116. . A column address control circuit 140 and a page address control circuit 150 controlled by the MPU system control circuit 130 are provided.
[0048]
The vertical / horizontal synchronization signal H · Vsync from the MPU 10 is input to the MPU system control circuit 130 via the driver system control circuit 170. The horizontal synchronization signal Hsync is used for column / page address counters 140A and 150A provided in the column / page address control circuits 140 and 150 in order to suppress display deviation caused by erroneous writing such as noise when writing moving image data as much as possible. Used for setting and resetting.
[0049]
The column / page address counters 140A and 150A are also used for setting the moving image display area 22A start address SA1 and end address EA1 shown in FIG. The column / page counters 140A and 150A can also be used for setting the start address SA2 and the end address EA2 of the still image area to be partially updated in the still image display area 22B. The start address SA2 and end address EA2 of the still image area are output from the MPU 10 following the still image write command, as will be described later.
[0050]
The driver system control circuit 170 includes an X driver system control circuit 172 and a Y driver system control circuit 174. The driver system control circuit 170 generates a gradation control pulse GCP, a polarity inversion signal FR, a latch pulse LP, and the like based on the oscillation output from the oscillation circuit 176, and is independent of the MPU system control circuit 130. The control circuit 156, the PWM decoding circuit 180, the power supply control circuit 178, and the X driver 26 are controlled.
[0051]
The page address control circuit 150 includes a display address control circuit 152 that is controlled by the driver system control circuit 170 and designates a display address for each line.
[0052]
The PWM decoding circuit 180 latches the data read from the display data RAM 160 for each line, and outputs a signal having a pulse width corresponding to the gradation value according to the polarity inversion period. The X driver 26 shifts the signal from the PWM decoding circuit 180 to a voltage corresponding to the voltage of the LCD display system, and supplies it to the segment electrode SEG of the liquid crystal panel 22 shown in FIG.
[0053]
(About writing still images and moving images to the display data RAM)
The MPU 10 knows in advance or specifies the page address and column address of the display data RAM 160 corresponding to the start address SA1 and end address EA1 of the moving image display area 22A shown in FIG. 1 from the moving image information. The MPU 10 also designates the start address SA2 and end address EA2 of the area where the still image is rewritten.
[0054]
Therefore, the MPU 10 can repeatedly specify the column address and page address of the area corresponding to the moving image display area 22A in the area of the display data RAM 160 according to a predetermined writing frequency over the moving image display period.
[0055]
FIG. 4 shows the relationship between the data discrimination signal Hsync and the data transmitted from the MPU 10 to the driver IC 20.
[0056]
In the present embodiment, the level of the horizontal synchronization signal Hsync is used as a determination signal for transmitting a command / still image or a moving image.
[0057]
Here, the potential of the horizontal synchronization signal Hsync is, for example, HIGH (first potential) in the horizontal blanking period, and is, for example, LOW (second potential) in the other field periods.
[0058]
In the present embodiment, command data or still image data can be transmitted when the level of the horizontal synchronization signal Hsync is HIGH. On the other hand, when the level of the horizontal synchronization signal Hsync is LOW, moving image data can be transmitted.
[0059]
The horizontal blanking period in which the horizontal synchronization signal Hsync is HIGH is a period during which no moving image is displayed on the liquid crystal panel 22. Therefore, in this embodiment, command data or still image data is transmitted between the MPU 10 and the driver IC 20 during the horizontal blanking period, thereby enabling transmission of these without adversely affecting the moving image display. .
[0060]
On the other hand, during the field period in which the horizontal synchronization signal Hsync is at the LOW level, the moving image data is transmitted so as to be sequentially written to the lines other than the line from which the moving image data is actually read from the RAM 160. In this way, the moving image data in the RAM 160 can be updated in real time.
[0061]
As shown in FIG. 4, the horizontal synchronization signal Hsync is a signal that can detect horizontal synchronization. For this reason, as described above, the column / page address counter 140A provided in the column / page address control circuits 140 and 150 is used to suppress the display deviation of the moving image data as much as possible by using the horizontal synchronization signal Hsync. , 150A can be set and reset.
[0062]
Also, by transmitting a still image using the horizontal blanking period, the still image data in the still image storage area of the RAM 160 is transmitted using a gap between the moving image data and the next moving image data. Can do.
[0063]
FIG. 5 shows the operation timing when still image data is transmitted over a period exceeding one horizontal blanking period.
[0064]
In FIG. 5, a moving image stop command is transmitted to the IC 20 from the command generation circuit 14 of the MPU 10 shown in FIG. 1 during a horizontal blanking period in which the horizontal synchronization signal Hsync is at a HIGH level. This moving image stop command is generated by the command generation circuit 14 provided in the CPU 40 of FIG. 2 when changing the content of the still image based on the information from the operation input unit 38 of FIG.
[0065]
Here, the CPU 40 in the MPU 10 shown in FIG. 2 generates a moving image stop command from the command generation circuit 14 and issues a command to stop the transmission of moving image data to the data output circuit 16 in the DSP 44.
[0066]
Further, the CPU 40 in the MPU 10 shown in FIG. 2 instructs the data determination signal output circuit 14 in the DSP 44 to set the level of the horizontal synchronization signal Hsync (data determination signal) to the HIGH level (first level) even during the field period. ) (See FIG. 4).
[0067]
The moving image stop command described above is input to the display driver IC 20 as 8-bit data via the first bus line 1 and the input / output buffer 102 shown in FIG. At this time, a code indicating that the data input to the input / output buffer 102 is command data is input to the AO terminal of the MPU interface 100 of FIG.
[0068]
The moving image stop command input to the input / output buffer 102 is input to the command decoder 114 via the first internal bus line 110 of the IC 20, decoded, and input to the MPU system control circuit 130. The MPU system control circuit 130 outputs a still image request in consideration of the operation of writing moving image data to the RAM 160 currently being implemented. This still image request is input to the MPU 10 via the status setting circuit 116, the input / output buffer 102, and the first bus line 1.
[0069]
The CPU 40 in the MPU 10 generates a still image write command based on the still image request. Subsequent to the still image write command, a still image address to be rewritten (for example, start address SA2 and end address EA2 shown in FIG. 1) and still image data are output from the data output circuit 16. These commands, addresses, and still image data are transmitted during a field period in which the data determination signal (horizontal synchronization signal Hsync) is HIGH.
[0070]
In this way, still image data can be written into the RAM 160 using a field period in which updating of moving image data in the RAM 160 is prohibited. At this time, the potential of the horizontal synchronization signal Hsync shown in FIG. 5 is at a HIGH level even in the field period, unlike the normal horizontal synchronization signal Hsync shown in FIG.
[0071]
However, since the moving image data is not rewritten during this period, it is not necessary to use the horizontal synchronization signal Hsync whose level has been changed for synchronization.
[0072]
As described above, in the present embodiment, the horizontal synchronization signal Hsync can be used for synchronization when writing moving image data while using the horizontal synchronization signal also as the data determination signal. In addition, when the video data is not written, it can be used as a data discrimination signal indicating that a command other than the video data or still image data is transmitted during the horizontal blanking period or the field period.
[0073]
When the transmission of the still image data is completed using one or a plurality of field periods, a moving image write command is sent from the command generation circuit 14 in the MPU 10 within the next horizontal blanking period after the completion, as shown in FIG. generate. Thereafter, the level of the normal horizontal synchronizing signal Hsync is obtained. That is, since the level of the horizontal synchronization signal Hsync is LOW during the field period, moving image data can be transmitted in the same manner as in FIG. In other words, before the moving image write command is generated, the data determination signal can be set to the second level (LOW) in both the horizontal blanking period and the field period.
[0074]
As shown in FIG. 3, in the present embodiment, the port for still image data (D0 to D7) and the port for moving image data (RGB) are provided separately, but one port may be shared. In the present invention, since moving image data and still image data are sent in a time-sharing manner, they can also be used as ports. In this way, the number of terminals required for the driver IC 20 can be reduced by sharing the still image data and moving image data ports.
[0075]
Further, when displaying a moving image in the moving image display area 22A of the liquid crystal panel 20, display data is read from the display data RAM 160 according to a read clock capable of displaying 60 frames, for example, 60 frames per second.
[0076]
On the other hand, the still image data is written into the display data RAM 160 in accordance with a still image writing clock that can display 90 frames, for example, 90 Hz, which is higher than the driving frequency for liquid crystal display, that is, 1 second. In this way, if rewriting of a still image is performed at a writing rate higher than the display reading rate, a display following a scroll display or the like corresponding to an operation on the operation input unit 38 can be performed.
[0077]
On the other hand, video data uses the afterimage phenomenon of the human retina, so if precise video display is not required, such as with mobile phones, the number of video frames should be reduced (for display). There is no need to rewrite all 60 frames in total).
[0078]
In the present embodiment, for example, writing can be performed at a frequency at which 20 frames of moving image data can be written at 20 Hz, that is, 1 second, or data of 20/60 = 1/3 is transmitted from the MPU 10 at a frequency of 60 frames. It may be simply sent to the driver IC 20. When using an X driver IC without a built-in RAM, it is necessary to constantly rewrite the data for 60 frames. In this way, the video writing frequency is lowered (the writing rate is lowered), or the amount of data that can be rewritten. Thus, unlike the still image, the number of times of writing the moving image data that needs to be constantly rewritten, the power consumed in the memory cell can be reduced.
[0079]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the gist of the present invention.
[0080]
The present invention can be applied to various electronic devices such as game machines, electronic notebooks, personal computers, word processors, televisions, and car navigation devices in addition to mobile phones.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram of an electronic apparatus to which the present invention is applied.
2 is a schematic block diagram of a mobile phone which is an example of the electronic apparatus of FIG.
FIG. 3 is a schematic block diagram of the display unit shown in FIG.
FIG. 4 is a timing chart showing a relationship between a horizontal synchronization signal that is a data discrimination signal and transmitted data.
FIG. 5 is a timing chart showing an operation of transmitting still image data in a period exceeding one horizontal blanking period.
[Explanation of symbols]
1 First bus line
2 Second bus line
10 MPU
20 Display driver IC
22 LCD panel
22A video display area
22B Still image display area
24 Display control unit
26 X driver
28 Y driver
30 Mobile phone
32 Antenna
34 Modulation / demodulation circuit
36 Digital video camera
38 Operation input section
40 CPU
42 Memory for still images
44 DSP (Digital Signal Processor)
46 Video memory
100 MPU interface
102 I / O buffer
110 First internal bus line
112 Bus holder
114 Command decoder
116 Status setting circuit
120 Second internal bus line
122 Bus Holder
130 MPU control circuit
140 Column address control circuit
140A column address counter
150 page address control circuit
150A page address counter
152 Display Address Control Circuit
160 Display data RAM
162 I / O buffer
170 Driver system control circuit
172 X driver control circuit
174 Y driver system control circuit
176 Oscillator circuit
178 Power supply control circuit
180 PWM decoder circuit

Claims

コマンドデータ、静止画データ及び動画データを時分割で出力するＭＰＵと、
前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用ＲＡＭを内蔵したドライバＩＣと、
前記ドライバＩＣにより表示駆動される表示部と、
前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第１のバスラインと、
前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記第１のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第２のバスラインと、
を有し、
前記ＭＰＵは、
一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とする前記データ判別信号を前記第２のバスラインに出力するデータ判別信号出力回路と、
前記コマンドデータを生成するコマンド生成回路と、
前記データ判別信号が前記第１の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第２の電位である時に前記動画データを出力するデータ出力回路と、
を有し、
前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含み、
前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第２の電位から前記第１の電位に変更することを特徴とする表示ユニット。An MPU that outputs command data, still image data, and moving image data in a time-sharing manner;
A driver IC including a display RAM in which display data including at least one of the still image data and the moving image data is stored;
A display unit driven by the driver IC;
A first bus line that is provided between the MPU and the driver IC and transmits the command data, the still image data, or the moving image data in a time-sharing manner;
A data discrimination signal that is provided between the MPU and the driver IC and discriminates whether the data transmitted through the first bus line is the moving image data, the command data, or the still image data. A second bus line for transmitting
Have
The MPU
A data determination signal for outputting the data determination signal to the second bus line with the potential in the horizontal blanking period in one horizontal scanning period as the first potential and the potential in the other field periods as the second potential An output circuit;
A command generation circuit for generating the command data;
A data output circuit that outputs the command data or the still image data when the data determination signal is the first potential, and that outputs the moving image data when the data determination signal is the second potential;
I have a,
The command data generated by the command generation circuit includes a video stop command for stopping transmission of the video data,
The display unit, wherein the data determination signal output circuit changes the potential of the field period in the data determination signal from the second potential to the first potential based on the moving image stop command .

請求項１において、
前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第１のバスラインに出力し、
前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第１の電位に変更された前記フィールド期間中に、前記静止画データを前記第１のバスラインに送出することを特徴とする表示ユニット。In claim 1 ,
The command generation circuit outputs a still image write command instructing writing of the still image data to the first bus line following the moving image stop command,
The data output circuit sends the still image data to the first bus line during the field period in which the potential of the data determination signal is changed to the first potential based on the still image write command. A display unit characterized by

請求項２において、
前記ドライバＩＣは、前記データ判別信号中の前記フィールド期間の電位が前記第１の電位に変更された後に、前記ＭＰＵに対して前記静止画データの受け入れを要求する要求信号を出力し、
前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出することを特徴とする表示ユニット。In claim 2 ,
The driver IC outputs a request signal for requesting the MPU to accept the still image data after the potential of the field period in the data determination signal is changed to the first potential.
The display unit, wherein the command generation circuit transmits the still image write command after receiving the request signal.

請求項３において、
前記ＭＰＵは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバＩＣに送出することを特徴とする表示ユニット。In claim 3 ,
The MPU generates a write address for the still image data to be transmitted and outputs it to the driver IC after the still image write command is transmitted and before the still image data is output. unit.

請求項１乃至４のいずれかにおいて、
前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成し、
前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ストップコマンドが出力されてから前記動画ライトコマンドが出力されるまでの間は、前記データ判別信号の前記フィールド期間の電位を前記第１の電位に設定することを特徴とする表示ユニット。In any one of Claims 1 thru | or 4 ,
The command generation circuit generates a video write command for instructing writing of the video data,
Said data discrimination signal output circuit, during the time between the output the video stop command from the command generating circuit to said video write command is output, the said field period of the data discrimination signal potential the first A display unit characterized by being set to a potential.

請求項１乃至５のいずれかにおいて、
前記ドライバＩＣは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有し、前記第１のバスラインが前記共通ポートに接続されていることを特徴とする表示ユニット。In any one of Claims 1 thru | or 5 ,
The driver IC has a common port shared for transmission of the command data, the still image data, and the moving image data, and the first bus line is connected to the common port. unit.

請求項１乃至５のいずれにおいて、
前記ドライバＩＣは、前記動画データの伝送に専用される第１ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第２ポートとを有し、
前記第１のバスラインは、前記第１のポートに接続される動画用バスラインと、前記第２のポートに接続されるコマンド／静止画用バスラインとに分離されていることを特徴とする表示ユニット。In any of claims 1 to 5 ,
The driver IC has a first port dedicated to transmission of the moving image data, and a second port shared for transmission of the command data and the still image data,
The first bus line is separated into a moving image bus line connected to the first port and a command / still image bus line connected to the second port. Display unit.

請求項１乃至７のいずれかにおいて、
前記ドライバＩＣは、
前記表示用ＲＡＭのカラムアドレスを指定するカラムアドレス制御回路と、
前記表示用ＲＡＭのページアドレスを指定するページアドレス制御回路と、
前記ＭＰＵからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するＭＰＵ系制御回路と、
前記表示用ＲＡＭに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、
前記ＭＰＵ系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路と、
を有することを特徴とする表示ユニット。In any one of Claims 1 thru | or 7 ,
The driver IC is
A column address control circuit for designating a column address of the display RAM;
A page address control circuit for designating a page address of the display RAM;
An MPU system control circuit that controls the column address control circuit and the page address control circuit based on the command data from the MPU;
A display address control circuit for reading and controlling the still image data or the moving image data stored in the display RAM as the display data;
A driver system control circuit that controls the display address control circuit independently of the MPU system control circuit and outputs the display data to the display unit;
A display unit comprising:

請求項１乃至８のいずれかに記載の表示ユニットを有することを特徴とする電子機器。An electronic apparatus, comprising a display unit according to any one of claims 1 to 8.