JP4041906B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP4041906B2 JP4041906B2 JP2001309881A JP2001309881A JP4041906B2 JP 4041906 B2 JP4041906 B2 JP 4041906B2 JP 2001309881 A JP2001309881 A JP 2001309881A JP 2001309881 A JP2001309881 A JP 2001309881A JP 4041906 B2 JP4041906 B2 JP 4041906B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor region
- substrate
- light emitting
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は窒化ガリウム系化合物半導体を用いた半導体発光素子に関する。
【0002】
【従来の技術】
GaN(窒化ガリウム)、GaAlN(窒化ガリウム アルミニウム)、InGaN(窒化インジウム ガリウム)、InGaAlN(窒化インジウム ガリウム アルミニウム)等の窒化ガリウム系化合物半導体を用いた例えば青色発光ダイオード等の半導体発光素子は公知である。
従来の典型的な発光素子は、サファイアから成る絶縁性基板、この絶縁性基板の一方の主面(上面)に形成された例えば日本の特開平4‐297023号公報に開示されてGaxAl1-xN(但し、xは0<x≦1の範囲の数値である。)から成るバッファ層、このバッファ層の上にエピタキシャル成長によって形成された窒化ガリウム系化合物半導体(例えばGaN)から成るn形半導体領域、このn形半導体領域の上にエピタキシャル成長法によって形成された窒化ガリウム系化合物半導体(例えばInGaN)から成る活性層、及びこの活性層の上にエピタキシャル成長法によって形成されたp形半導体領域を備えている。カソ−ド電極はn形半導体領域に接続され、アノ−ド電極はp形半導体領域に接続されている。
【0003】
【発明が解決しようとする課題】
ところで、発光素子は、周知のように多数の素子の作り込まれたウエハをダイシング、スクライビング、劈開 (cleavage)等によって切り出して製作される。この時、サファイアから成る絶縁性基板は硬度が高いため、このダイシングを良好に且つ生産性良く行うことが困難であった。また、サファイアは高価であるため、発光素子のコストが高くなった。また、サファイアから成る基板は絶縁体であるため、カソ−ド電極を基板に形成することができなかった。このため、n形半導体領域の一部を露出させ、ここにカソ−ド電極を接続することが必要になり、半導体基体の面積即ちチップ面積が比較的大きくなり、その分発光素子のコストが高くなった。また、サファイア基板を使用した従来の発光素子では、n形半導体領域の垂直方向のみならず、水平方向即ちサファイア基板の主面に沿う方向にも電流が流れる。このn形半導体領域の水平方向の電流が流れる部分の厚みは4〜5μm程度と極めて薄いため、n形半導体領域の水平方向の電流通路の抵抗はかなり大きなものとなり、消費電力及び動作電圧の増大を招いた。更に、このn形半導体領域のカソ−ド電極の接続部分を露出させるために活性層及びp形半導体領域をエッチングによって削り取ることが必要になり、エッチングの精度を考慮してn形半導体領域は予め若干肉厚に形成しておく必要があった。このためn形半導体領域のエピタキシャル成長の時間が長くなり、生産性が低かった。
また、サファイア基板の代りにシリコンカーバイド(SiC)から成る導電性基板を用いた発光素子が知られている。この発光素子においては、カソ−ド電極を導電性基板の下面に形成できる。このため、サファイア基板を使用した発光素子に比べて、SiC基板を使用した発光素子は、チップ面積の縮小が図られること、劈開によりウエハの分離が簡単化する等の利点はある。しかし、SiCはサファイアよりも一段と高価であるため発光素子の低コスト化が困難である。また、SiC基板の上にn形半導体領域を低抵抗接触させることが困難であり、この発光素子の消費電力及び動作電圧がサファイア基板を使用した発光素子と同様に比較的高くなった。
【0004】
そこで、本発明の目的は、生産性及び性能の向上及びコストの低減を図ることができる半導体発光素子を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、窒化ガリウム系化合物半導体を有する半導体発光素子であって、不純物を含むシリコン又はシリコン化合物から成り、且つ低い抵抗率を有している基板と、前記基板の一方の主面上に配置され、AlxGa1-xN(但し、xは0<x≦1を満足する数値である。)から成り且つ不純物としてシリコンを含み且つ0.5〜10nmの厚みを有している複数の第1の層とGaN又はAlyGa1-yN(但し、yはy<x及び0<y<1を満足する数値である。)から成り且つ10〜300nmの厚みを有している複数の第2の層とを有し、前記第1の層と前記第2の層とが交互に積層されている複合層から成っているバッファ層と、発光機能を得るために前記バッファ層の上に配置された複数の窒化ガリウム系化合物層を含んでいる半導体領域と、前記半導体領域の表面上に配置された第1の電極と、前記基板の他方の主面に配置された第2の電極とを備えていることを特徴とする半導体発光素子に係るものである。なお、前記半導体領域の前記複数の窒化ガリウム系化合物半導体層のそれぞれは、例えば、GaN(窒化ガリウム)層、GaAlN(窒化ガリウム アルミニウム)層、InGaN(窒化インジウム ガリウム)層、又はInGaAlN(窒化インジウム ガリウム アルミニウム)層である。なお、第2の層の材料を化学式AlyGa1-yN(但し、yはy<x及び0≦y<1を満足する数値である。)で示すことができる。
【0006】
なお、請求項2に示すように、前記第2の層はn形不純物としてシリコンを含むことが望ましい。
また、請求項3に示すように、前記半導体領域は、前記バッファ層の上に配置された窒化ガリウム系化合物から成る第1の導電形の第1の半導体領域と、前記第1の半導体領域上に配置された活性層と、前記活性層の上に配置された窒化ガリウム系化合物から成り且つ前記第1の導電形と反対の第2の導電形を有している第2の半導体領域とを備えていることが望ましい。
また、請求項4に示すように、前記半導体領域は、前記バッファ層上に配置されたGaInNから成る活性層と、前記活性層に接触している窒化ガリウム系化合物から成り且つp形不純物を含んでいる第2の半導体領域とで構成することができる。
【0007】
【発明の効果】
各請求項の発明は次の効果を有する。
(1) 基板が比較的安価なシリコン又はシリコン化合物であるので、発光素子のコストを低減させることができる。
(2) Alx Ga1-x Nから成る第1の層とGaN又はAlyGa1-yNから成る第2の層との複合層から成るバッファ層は、この上に形成する窒化ガリウム系化合物の結晶性及び平坦性の改善に寄与する。従って、安価な基板を使用しているにも拘らず、良好な発光特性即ち発光効率を有する発光素子を提供することができる。
(3) バッファ層はAlx Ga1-x Nから成る第1の層とGaN又はAlyGa1-yNから成る第2の層との複合層であるので、このバッファ層の熱膨張係数はシリコン又はこの化合物から成る基板の熱膨張係数とGaN系化合物から成る半導体領域の熱膨張係数との中間の値を有し、基板と半導体領域との熱膨張係数の差に起因する歪みの発生を抑制することができる。
(4) 第1及び第2の電極は互いに対向するように配置されており、且つ第1の層に不純物としてシリコンが含まれているので、電流経路の抵抗値を下げて消費電力及び動作電圧を小さくすることができる。
(5)シリコンとの格子定数の差が比較的小さいAl x Ga 1-x Nから成る第1の層が基板上に配置され且つこれがGaN又はAl y Ga 1-y Nから成る第2の層の相互間にも配置されるので、バッファ層の平坦性が良くなり、半導体領域の結晶性も良くなる。また、バッファ層の第1の層の厚みが、0. 5 nm〜10nmであり、第2の層12bの厚みが10nm〜300nmである。このため、バッファ層の上に配置された複数の窒化ガリウム系化合物層を含んでいる半導体領域の平坦性が良好になり、且つ第2の層の価電子帯と伝導帯とにおける離散的なエネルギー準位の発生が抑制され、第2の層におけるキャリアの伝導に関与するエネルギー準位の増大が抑制される。この結果、基板と第2の層との間のエネルギバンドの不連続性の悪化が抑制され、半導体発光素子の動作時の第1及び第2の電極間の抵抗及び電圧が小さくなる。
また、請求項2の発明によれば、第2の層の抵抗値を下げて消費電力及び動作電圧を小さくすることができる。
また、請求項3の発明によれば、発光特性の良い素子を提供できる。
また、請求項4の発明によれば、バッファ層の上面にGaInNから成る活性層を直接形成した構造であるので、肉厚のAlGaNクラッド層を介在させて活性層を形成する場合に比較して活性層に加わる引っ張り応力が緩和される。このため、活性層の結晶性が良好となり、発光素子の発光特性が更に良好に得られる。
【0008】
【第1の実施形態】
次に、図1及び図2を参照しての第1の実施形態に係わる半導体発光素子としての窒化ガリウム系化合物青色発光ダイオードを説明する。
【0009】
図1及び図2に示す本発明の実施形態に従う青色発光ダイオードは、発光機能を得るための複数の窒化ガリウム系化合物層から成る半導体領域10と、主面の結晶面方位が(111)のシリコン半導体から成るサブストレート即ち基板11と、バッファ層12とを有している。発光機能を有する半導体領域10は、GaN(窒化ガリウム)から成る第1の半導体領域としてのn形半導体領域13、p形のInGaN(窒化インジウム ガリウム)から成る発光層即ち活性層14、及び第2の半導体領域としてのGaN(窒化ガリウム)から成るp形半導体領域15とから成る。基板11とバッファ層12と発光機能を有する半導体領域10との積層体から成る基体16の一方の主面(上面)即ちp形半導体領域15の表面上に第1の電極としてのアノード電極17が配置され、この基体16の他方の主面(下面)即ち基板11の他方の主面に第2の電極としてのカソード電極18が配置されている。バッファ層12、n形半導体領域13、活性層14、及びp形半導体領域15は、基板11の上に順次にそれぞれの結晶方位を揃えてエピタキシャル成長させたものである。
【0010】
基板11は、導電形決定不純物を含むシリコン単結晶から成る。この基板11の不純物濃度は、5×1018cm-3〜5×1019cm-3程度であり、この基板11の抵抗率は0.0001Ω・cm〜0.01Ω・cm程度である。この実施形態の基板11はAs(砒素)が導入されたn形シリコンから成る。抵抗率が比較的低い基板11はアノ−ド電極17とカソード電極18との間の電流通路として機能する。また、基板11は、比較的厚い約350μmの厚みを有し、p形半導体領域15、活性層14及びn形半導体領域13から成る発光機能を有する半導体領域10及びバッファ層12の支持体として機能する。
【0011】
基板11の一方の主面全体を被覆するように配置されたバッファ層12は、複数の第1の層12aと複数の第2の層12bとが交互に積層された複合層から成る。図1及び図2では、図示の都合上、バッファ層12が2つの第1の層12aと2つの第2の層12bとで示されているが、
実際には、バッファ層12は、10個の第1の層12aと10個の第2の層12bとを有する。
第1の層12aは、n形導電形決定不純物としてのSi(シリコン)を含み且つ化学式
AlxGa1-xN
ここで、xは0<x≦1を満足する任意の数値、
で示すことができる材料で形成される。即ち、第1の層12aは、AlN(窒化アルミニウム)又はAlGaN(窒化アルミニウム ガリウム)で形成される。図1及び図2の実施形態では、前記式のxが1とされた材料に相当するAlN(窒化アルミニウム)が第1の層12aに使用されている。第1の層12aのAlNは絶縁性を有するが、実施形態ではn形導電形決定不純物としてのSi(シリコン)が含まれているので、電気抵抗が比較的小さい。
第2の層12bは、GaN(窒化ガリウム)、又は化学式
AlyGa1-yN
ここで、yは、y<x及び0<y<1を満足する任意の数値、
で示すことができる材料から成るn形半導体の極く薄い膜である。第2の層12bとしてAlyGa1-yNから成るn形半導体を使用する場合には、第2の層12bの電気抵抗の増大を抑えるために、yを0<y<0.8を満足する値即ち0よりも大きく且つ0.8よりも小さくすることが望ましい。なお、この実施形態では電気抵抗が小さくなるように第2の層12bがGaNからなる。
バッファ層12の第1の層12aの厚みは、好ましくは0.5nm〜10nm即ち5〜100オングストロ−ム、より好ましくは1nm〜8nmである。第1の層12aの厚みが0.5nm未満の場合にはバッファ層12の上面に形成される半導体領域10の平坦性が良好に保てなくなる。第1の層12aの厚みが10nmを超えると、量子力学的トンネル効果を良好に得ることができなくなり、バッファ層12の電気的抵抗が増大する。
第2の層12bの厚みは、好ましくは0.5nm〜300nm即ち5〜3000オングストロ−ムであり、より好ましくは10nm〜300nmである。第2の層12bの厚みが0.5nm即ち5オングストロ−ム未満の場合には、第2の層12bの上に形成される一方の第1の層11aと第2の層12bの下に形成される他方の第1の層11aとの間の電気的接続が良好に達成されず、バッファ層12の電気的抵抗が増大する。第2の層12bの厚みが300nm即ち3000オングストロ−ムを超えた場合には、n形半導体領域13の平坦性が良好に保てなくなる。
なお、第2の層の厚みが10nm以上であれば、発光素子の動作時における第1及び第2の電極間の抵抗及び電圧が比較的小さくなる。即ち、もし、第2の層の厚みが10nmよりも薄い時には、第2の層の価電子帯と伝導帯とに離散的なエネルギー準位が発生し、第2の層においてキャリアの伝導に関与するエネルギー準位が見かけ上増大する。この結果、基板と第2の層との間のエネルギバンドの不連続性が比較的大きくなり、発光素子の動作時の第1及び第2の電極間の抵抗及び電圧が比較的大きくなる。これに対し、第2の層の厚みが10nm以上になると、第2の層の価電子帯と伝導帯とにおける離散的なエネルギー準位の発生が抑制され、第2の層におけるキャリアの伝導に関与するエネルギー準位の増大が抑制される。この結果、基板と第2の層との間のエネルギバンドの不連続性の悪化が抑制され、発光素子の動作時の第1及び第2の電極間の抵抗及び電圧が小さくなる。
図1及び図2の実施形態では、第1の層12aの厚みが5nm即ち50オングストロ−ムであり、第2の層12bの厚みが30nm即ち300オングストロ−ムであり、バッファ層12の全体の厚みが350nm即ち3500オングストロ−ムである。
【0012】
次に、第1の層12aがAIN、第2の層がGaNとされた半導体発光素子の製造方法を説明する。
図1及び図2に示す1実施形態のバッファ層12は、周知のMOCVD(Metal Organic Chemical Vapor Deposition)即ち有機金属化学気相成長法によってAlNから成る第1の層12aとGaNから成る第2の層12bとを繰返して積層することによって形成される。即ち、シリコン単結晶の基板11をMOCVD装置の反応室内に配置し、まず、サーマルアニーリングを施して表面の酸化膜を除去する。次に、反応室内にTMA(トリメチルアルミニウム)ガスとNH3 (アンモニア)ガスとSiH4 (シラン)ガスを約24秒間供給して、基板11の一方の主面に厚さ約5nm即ち約50オングストロームのAlN層から成る第1の層12aを形成する。本実施例では基板11の加熱温度を1120℃とした後に、TMAガスの流量即ちAlの供給量を約63μmol/min、NH3 ガスの流量即ちNH3 の供給量を約0.14mol/min、SiH4 ガスの流量即ちSiの供給量を約21nmol/minとした。ここで、SiH4ガスは第1の層12aの中にn形不純物としてのSiを導入するためのものである。続いて、基板11の加熱温度を1120℃とし、TMAガスの供給を止めてから反応室内にTMG(トリメチルガリウム)ガスとNH3 (アンモニア)ガスとSiH4 (シラン)ガスを約85秒間供給して、基板11の一方の主面に形成された上記AlNから成る第1の層12aの上面に、厚さ約30nm即ち300オングストロームのn形のGaNから成る第2の層12bを形成する。本実施例では、TMGガスの流量即ちGaの供給量を約63μmol/min、NH3 ガスの流量即ちNH3 の供給量を約0.14mol/min、SiH4 ガスの流量即ちSiの供給量を約21nmol/minとした。ここで、SiH4ガスは第2の層12bの中にn形不純物としてのSiを導入するためのものである。本実施例では、上述のAlNから成る第1の層12aとGaNから成る第2の層12bの形成を10回繰り返してAlNから成る第1の層12aとGaNから成る第2の層12bとが交互に20層積層されたバッファ層12を形成する。勿論AlNから成る第1の層12a、GaNから成る第2の層12bをそれぞれ50層等の任意の数に変えることもできる。
【0013】
次に、バッファ層12の上面に周知のMOCVD法によってn形半導体領域13、活性層14及びp形半導体領域15を順次連続して形成する。
即ち、上面にバッファ層12が形成された基板11をMOCVD装置の反応室内に配置して、反応室内にまずトリメチルガリウムガス即ちTMGガス、NH3 (アンモニア)ガス、SiH4 (シラン)ガスを供給してバッファ層12の上面にn形半導体領域13を形成する。ここで、シランガスはn形半導体領域13中にn形不純物としてのSiを導入するためのものである。本実施例ではバッファ層12が形成された基板11の加熱温度を1040℃とした後、TMGガスの流量即ちGaの供給量を約4.3μmol /min、NH3 ガスの流量即ちNH3 の供給量を約53.6mmol /min、シランガスの流量即ちSiの供給量を約1.5nmol /minとした。また、本実施例では、n形半導体領域13の厚みを約0.2μmとした。従来の一般的発光ダイオードの場合には、n形半導体領域の厚みが約4.0〜5.0μmであるから、これに比べて図1の本実施例のn形半導体領域13はかなり肉薄に形成されている。また、n形半導体領域13の不純物濃度は約3×1018cm-3であり、基板11の不純物濃度よりは十分に低い。尚、本実施例によればバッファ層12が介在しているので、1040℃のような比較的高い温度でn形半導体層13を形成することが可能になる。
【0014】
続いて、基板11の加熱温度を800℃とし、反応室内にTMGガス、アンモニアガスに加えてトリメチルインジウムガス(以下、TMIガスという)とビスシクロペンタジェニルマグネシウムガス(以下、Cp2 Mgガスという。)を供給してn形半導体領域13の上面にp形InGaN(窒化インジウム ガリウム)から成る活性層14を形成する。ここで、Cp2 Mgガスは活性層14中にp形導電形の不純物としてのMg(マグネシウム)を導入するためのものである。本実施例では、TMGガスの流量を約1.1μmol /min、NH3ガスの流量を約67mmol /min、TMIガスの流量即ちInの供給量を約4.5μmol /min、Gp2 Mgガスの流量即ちMgの供給量を約12nmol /minとした。また、活性層14の厚みは約2nm即ち20オングストロ−ムとした。なお、活性層14の不純物濃度は約3×1017cm-3である。
【0015】
続いて、基板11の加熱温度を1040℃とし、反応室内にTMGガス、アンモニアガス及びCp2 Mgガスを供給して活性層14の上面にp形GaN(窒化ガリウム)から成るp形半導体領域15を形成する。本実施例では、この時のTMGガスの流量を約4.3μmol /min、アンモニアガスの流量を約53.6μmol /min、Cp2 Mgガスの流量を約0.12μmol /minとした。また、p形半導体領域15の厚みは約0.2μmとした。なお、p形半導体領域15の不純物濃度は約3×1018cm-3である。
【0016】
上記のMOCVD成長方法によれば、シリコン単結晶から成る基板11の結晶方位を良好に引き継いでいるバッファ層12を形成することができる。また、バッファ層12の結晶方位に対してn形半導体領域13、活性層14及びp形半導体領域15の結晶方位を揃えることができる。
【0017】
第1の電極としてのアノード電極17は、例えばニッケルと金を周知の真空蒸着法等によって半導体基体16の上面即ちp形半導体領域15の上面に付着させることによって形成し、p形半導体領域15の表面に低抵抗接触させる。このアノード電極17は図2に示すように円形の平面形状を有しており、半導体基体16の上面のほぼ中央に配置されている。半導体基体16の上面のうち、アノード電極17の形成されていない領域19は、光取り出し領域として機能する。
【0018】
第2の電極としてのカソード電極18は、n形半導体領域13に形成せずに、例えばチタンとアルミニウムを周知の真空蒸着法等によって基板11の下面全体に形成する。
【0019】
図1の青色発光ダイオードを外部装置に取付ける時には、例えばカソード電極18を回路基板等の外部電極に対して半田又は導電性接着剤で固着し、アノード電極17を周知のワイヤボンディング方法によって外部電極に対してワイヤで電気的に接続する。
【0020】
本実施例の青色発光ダイオードによれば、次の効果が得られる。
(1) サファイアに比べて著しく低コストであり且つ加工性も良いシリコンから成る基板11を使用することができるので、材料コスト及び生産コストの削減が可能である。このため、GaN系発光ダイオードのコスト低減が可能である。
(2) 基板11の一方の主面に形成された第1の層12a及び第2の層12bとの複合層から成るバッファ層12は、半導体領域10の結晶性及び平坦性の改善に寄与する。即ち、バッファ層12は、シリコンから成る基板11の結晶方位を良好に引き継ぐことができる。この結果、バッファ層12の主面に、n形半導体領域13、活性層14及びp形半導体領域15からなるGaN系半導体領域10を結晶方位を揃えて良好に形成することができる。このため、GaN系半導体領域10の特性が良くなり、発光特性も良くなる。
(3) 第1の層12aと第2の層12bが複数積層されて成るバッファ層12を介して半導体領域10を形成すると、半導体領域10の平坦性が良くなる。即ち、シリコンから成る基板11の一方の主面に、もしGaN半導体層のみによって構成されたバッファ層を形成した場合、シリコンとGaNとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたGaN系半導体領域を形成することはできない。また、もし、第1の層12aのみでバッファ層12を比較的厚く形成すると、バッファ層の抵抗が大きくなる。また、もし、第1の層12aのみでバッファ層12を比較的薄く形成すると、十分なバッファ機能が得られない。これに対し、本実施例では、基板11とGaN系半導体領域10との間にシリコンとの格子定数差が比較的小さいAlNから成る第1の層12aとGaNから成る第2の層12bとの複合層からなるバッファ層12が介在しているため、GaN系半導体領域10の平坦性が良くなる。この結果、GaN系半導体領域10の発光特性が良くなる。
(4) アノード電極17とカソード電極18とが対向配置され、且つ第1の層12aにシリコンがドーピングされているので、アノード電極17とカソ−ド電極18と間の抵抗値及び電圧を下げることができ、発光ダイオ−ドの消費電力を小さくすることが可能になる。
(5) バッファ層12に含まれている複数の第1の層12aのそれぞれが量子力学的なトンネル効果の生じる厚さに設定されているので、バッファ層12の抵抗の増大を抑えることができる。
(6) 基板11とGaN系半導体領域10との熱膨張係数差に起因する歪みの発生を抑制できる。即ち、シリコンの熱膨張係数とGaNの熱膨張係数とは大きく相違するため、両者を直接に積層すると熱膨張係数差に起因する歪みが発生し易い。しかし、本実施例の第1の層12aと第2の層12bとの複合層から成るバッファ層12の熱膨張係数は基板11の熱膨張係数とGaN系半導体領域10の熱膨張係数との中間値を有する。このため、このバッファ層12によって基板11とGaN半導体領域10との熱膨張係数の差に起因する歪みの発生を抑制することができる。
(7) 第2の層12bの厚みが比較的厚い30nmであるので、基板11のエネルギ−バンドと第2の層12bのエネルギ−バンドとの不連続性が改善され、動作時におけるアノ−ド電極19とカソ−ド電極18との間の抵抗値及び電圧が低くなる。
(8) 従来のサファイア基板を使用した発光素子に比べてカソ−ド電極18の形成が容易になる。即ち、従来のサファイア基板を使用した発光素子の場合は、図1及び図2のp形半導体領域15及び活性層14に相当するものの一部を除去してn形半導体領域13の一部を露出させ、この露出したn形半導体領域13にカソ−ド電極を接続することが必要になった。このため、従来の発光素子は、カソ−ド電極が形成しにくいという欠点、及びカソ−ド電極を形成するためにn形半導体領域の面積が大きくなるという欠点があった。図1及び図2の発光素子は上記欠点を有さない。
(9) シリコン基板11の主面11aの結晶方位を(111)ジャスト面としたので、半導体領域10におけるステップが少なくなり、発光効率が高くなる。
【0021】
【第2の実施形態】
次に、図3を参照して第2の実施形態の半導体装置を説明する。但し、図3において図1と実質的に同一の部分には同一の符号を付してその説明を省略する。
【0022】
図3の半導体装置は、図1に示した発光ダイオ−ドのシリコン基板11に別の半導体素子としてのトランジスタ20を設けたものである。トランジスタ20は素子分離用のP形半導体領域21の中に形成されたコレクタ領域Cとベ−ス領域Bとエミッタ領域Eとから成る。このように、発光ダイオ−ドとトランジスタとを複合化すると、これ等を含む回路装置の小型化及び低コスト化を図ることができる。
【0023】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) 基板11を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物とすることができる。
(2) 半導体基体16の各層の導電形を実施例と逆にすることができる。
(3) n形半導体領域13、活性層14及びp形半導体領15のそれぞれを、複数の半導体領域の組み合せで構成することができる。また、n形半導体領域13を省いてバッファ層12の上にGaInNから成る活性層14を直接に接触させることができる。これにより、肉厚のAlGaNクラッド層を介在させて活性層14を形成する場合に比較して活性層14に加わる引っ張り応力が緩和される。このため、活性層14の結晶性が良好となり、発光素子の発光特性が更に良好に得られる。
(4) アノ−ド電極17の下にオ−ミックコンタクトのためのP+形半導体領域を設けることができる。
(5) アノ−ド電極17を透明電極とすることができる。
(6) バッファ層12の第2の層12bの数を第1の層12aよりも1層多くして基板11と第1の層12aとの間に第2の層12bを配置することができる。
(7) 第1の層12a及び第2の層12bは、これらの機能を阻害しない範囲で不純物を含むものであってもよい。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に従うの発光ダイオードを示す中央縦断面図である。
【図2】図1の発光ダイオードの斜視図である。
【図3】本発明の第2の実施形態の半導体装置を示す断面図である。
【符号の説明】
10 GaN系半導体領域
11 シリコン単結晶から成る基板
12 バッファ層
12a 第1の層
12b 成る第2の層
13 n形半導体領域
14 活性層
15 p形半導体領域
16 基体
18 アノード電極
19 カソード電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light emitting device using a gallium nitride compound semiconductor.
[0002]
[Prior art]
Semiconductor light-emitting devices such as blue light-emitting diodes using gallium nitride-based compound semiconductors such as GaN (gallium nitride), GaAlN (gallium aluminum nitride), InGaN (indium gallium nitride), InGaAlN (indium gallium nitride aluminum) are well known. .
A typical conventional light emitting device is an insulating substrate made of sapphire, and is disclosed, for example, in Japanese Patent Application Laid-Open No. 4-297023 formed on one main surface (upper surface) of this insulating substrate.xAl1-xA buffer layer made of N (where x is a numerical value in a range of 0 <x ≦ 1), and an n-type semiconductor region made of a gallium nitride-based compound semiconductor (for example, GaN) formed by epitaxial growth on the buffer layer An active layer made of a gallium nitride-based compound semiconductor (for example, InGaN) formed on the n-type semiconductor region by epitaxial growth, and a p-type semiconductor region formed on the active layer by epitaxial growth. . The cathode electrode is connected to the n-type semiconductor region, and the anode electrode is connected to the p-type semiconductor region.
[0003]
[Problems to be solved by the invention]
As is well known, a light emitting device is manufactured by cutting a wafer on which a large number of devices are formed by dicing, scribing, cleavage, or the like. At this time, since the insulating substrate made of sapphire has high hardness, it is difficult to perform this dicing with good productivity. Further, since sapphire is expensive, the cost of the light emitting element is increased. Further, since the substrate made of sapphire is an insulator, the cathode electrode could not be formed on the substrate. For this reason, it is necessary to expose a part of the n-type semiconductor region and connect a cathode electrode thereto, and the area of the semiconductor substrate, that is, the chip area becomes relatively large, and the cost of the light emitting element is increased accordingly. became. In a conventional light emitting device using a sapphire substrate, current flows not only in the vertical direction of the n-type semiconductor region but also in the horizontal direction, that is, the direction along the main surface of the sapphire substrate. Since the thickness of the portion in which the horizontal current flows in the n-type semiconductor region is extremely thin, about 4 to 5 μm, the resistance of the horizontal current path in the n-type semiconductor region becomes considerably large, increasing the power consumption and the operating voltage. Invited. Further, in order to expose the connection portion of the cathode electrode in the n-type semiconductor region, it is necessary to etch away the active layer and the p-type semiconductor region by etching. It was necessary to form it slightly thick. For this reason, the time for epitaxial growth of the n-type semiconductor region becomes long, and the productivity is low.
A light emitting element using a conductive substrate made of silicon carbide (SiC) instead of a sapphire substrate is known. In this light emitting device, the cathode electrode can be formed on the lower surface of the conductive substrate. For this reason, compared with the light emitting element using a sapphire substrate, the light emitting element using a SiC substrate has advantages such as reduction in chip area and simplification of wafer separation by cleavage. However, since SiC is much more expensive than sapphire, it is difficult to reduce the cost of the light emitting element. In addition, it is difficult to bring the n-type semiconductor region into low-resistance contact on the SiC substrate, and the power consumption and operating voltage of this light emitting element are relatively high as in the light emitting element using the sapphire substrate.
[0004]
Therefore, an object of the present invention is to provide a semiconductor light emitting device capable of improving productivity and performance and reducing cost.
[0005]
[Means for Solving the Problems]
The present invention for solving the above problems and achieving the above object is a semiconductor light emitting device having a gallium nitride-based compound semiconductor, which is made of silicon or a silicon compound containing impurities and has a low resistivity. A substrate and one main surface of the substrate, AlxGa1-xA plurality of first layers made of N (where x is a numerical value satisfying 0 <x ≦ 1) and containing silicon as an impurity and having a thickness of 0.5 to 10 nm, and GaN or AlyGa1-yA plurality of second layers made of N (where y is a numerical value satisfying y <x and 0 <y <1) and having a thickness of 10 to 300 nm. And the second layerLayer andAnd a semiconductor region including a plurality of gallium nitride-based compound layers disposed on the buffer layer to obtain a light emitting function; and A semiconductor light emitting device comprising: a first electrode disposed on the surface of the substrate; and a second electrode disposed on the other main surface of the substrate. Each of the plurality of gallium nitride compound semiconductor layers in the semiconductor region is, for example, a GaN (gallium nitride) layer, a GaAlN (gallium aluminum nitride) layer, an InGaN (indium gallium nitride) layer, or InGaAlN (indium gallium nitride). Aluminum) layer. The material of the second layer is the chemical formula AlyGa1-yN (where y is a numerical value satisfying y <x and 0 ≦ y <1).
[0006]
In addition, as shown in claim 2, the second layer preferably contains silicon as an n-type impurity.
According to a third aspect of the present invention, the semiconductor region includes a first semiconductor region of a first conductivity type made of a gallium nitride-based compound disposed on the buffer layer, and on the first semiconductor region. An active layer disposed on the active layer, and a second semiconductor region comprising a gallium nitride-based compound disposed on the active layer and having a second conductivity type opposite to the first conductivity type. It is desirable to have it.
According to a fourth aspect of the present invention, the semiconductor region includes an active layer made of GaInN disposed on the buffer layer, a gallium nitride compound in contact with the active layer, and includes a p-type impurity. The second semiconductor region that iswear.
[0007]
【The invention's effect】
The invention of each claim has the following effects.
(1) Since the substrate is relatively inexpensive silicon or silicon compound, the cost of the light emitting element can be reduced.
(2) Alx Ga1-x A first layer of N and GaN or AlyGa1-yThe buffer layer composed of the composite layer with the second layer composed of N contributes to the improvement of crystallinity and flatness of the gallium nitride compound formed thereon. Accordingly, a light-emitting element having favorable light emission characteristics, that is, light emission efficiency can be provided even though an inexpensive substrate is used.
(3) The buffer layer is Alx Ga1-x A first layer of N and GaN or AlyGa1-ySince this is a composite layer with the second layer made of N, the thermal expansion coefficient of the buffer layer is intermediate between the thermal expansion coefficient of the substrate made of silicon or this compound and the thermal expansion coefficient of the semiconductor region made of the GaN-based compound. Therefore, it is possible to suppress the occurrence of distortion due to the difference in thermal expansion coefficient between the substrate and the semiconductor region.
(4) Since the first and second electrodes are disposed so as to face each other and silicon is contained as an impurity in the first layer, the resistance value of the current path is lowered to reduce power consumption and operating voltage. Can be reduced.
(5) Al having a relatively small difference in lattice constant from silicon x Ga 1-x A first layer of N is disposed on the substrate and this is GaN or Al y Ga 1-y Since it is also arranged between the second layers made of N, the flatness of the buffer layer is improved and the crystallinity of the semiconductor region is also improved. The thickness of the first layer of the buffer layer is 0. Five The thickness of the
According to the invention of claim 2, the power consumption and the operating voltage can be reduced by reducing the resistance value of the second layer.
Further, according to the invention of claim 3, an element having good light emission characteristics can be provided.
According to the invention of claim 4, since the active layer made of GaInN is directly formed on the upper surface of the buffer layer, compared with the case where the active layer is formed with a thick AlGaN cladding layer interposed. The tensile stress applied to the active layer is relaxed. As a result, the crystallinity of the active layer is improved, and the light emitting characteristics of the light emitting device are further improved.Ru.
[0008]
[First Embodiment]
Next, a gallium nitride compound blue light emitting diode as a semiconductor light emitting device according to the first embodiment with reference to FIGS. 1 and 2 will be described.
[0009]
A blue light emitting diode according to the embodiment of the present invention shown in FIGS. 1 and 2 includes a
[0010]
The
[0011]
The
Actually, the
The
AlxGa1-xN
Here, x is an arbitrary numerical value satisfying 0 <x ≦ 1,
It is formed with the material which can be shown by. That is, the
The
AlyGa1-yN
Here, y is an arbitrary numerical value satisfying y <x and 0 <y <1,
It is a very thin film of an n-type semiconductor made of a material that can be represented by Al as the
The thickness of the
The thickness of the
If the thickness of the second layer is 10 nm or more, the resistance and voltage between the first and second electrodes during the operation of the light emitting element are relatively small. That is, if the thickness of the second layer is less than 10 nm, discrete energy levels are generated in the valence band and the conduction band of the second layer, and the second layer is involved in carrier conduction. The energy level to be increased apparently. As a result, the energy band discontinuity between the substrate and the second layer becomes relatively large, and the resistance and voltage between the first and second electrodes during operation of the light emitting element become relatively large. On the other hand, when the thickness of the second layer is 10 nm or more, generation of discrete energy levels in the valence band and the conduction band of the second layer is suppressed, and carrier conduction in the second layer is suppressed. An increase in the energy level involved is suppressed. As a result, the deterioration of the energy band discontinuity between the substrate and the second layer is suppressed, and the resistance and voltage between the first and second electrodes during operation of the light emitting element are reduced.
In the embodiment of FIGS. 1 and 2, the thickness of the
[0012]
Next, a method for manufacturing a semiconductor light emitting device in which the
The
[0013]
Next, an n-
That is, the
[0014]
Subsequently, the heating temperature of the
[0015]
Subsequently, the heating temperature of the
[0016]
According to the MOCVD growth method described above, the
[0017]
The
[0018]
The
[0019]
When the blue light emitting diode of FIG. 1 is attached to an external device, for example, the
[0020]
According to the blue light emitting diode of this embodiment, the following effects can be obtained.
(1) Since the
(2) The
(3) When the
(4) Since the
(5) Since each of the plurality of
(6) Generation of strain due to the difference in thermal expansion coefficient between the
(7) Since the thickness of the
(8) The
(9) Since the crystal orientation of the
[0021]
[Second Embodiment]
Next, the semiconductor device of the second embodiment will be described with reference to FIG. 3 that are substantially the same as those in FIG. 1 are given the same reference numerals, and descriptions thereof are omitted.
[0022]
The semiconductor device of FIG. 3 is obtained by providing a
[0023]
[Modification]
The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.
(1) The
(2) The conductivity type of each layer of the
(3) Each of the n-
(4) P for ohmic contact under the anode electrode 17+A shaped semiconductor region can be provided.
(5) The
(6) The number of the
(7) The
[Brief description of the drawings]
FIG. 1 is a central longitudinal sectional view showing a light emitting diode according to a first embodiment of the present invention.
FIG. 2 is a perspective view of the light emitting diode of FIG.
FIG. 3 is a cross-sectional view showing a semiconductor device according to a second embodiment of the present invention.
[Explanation of symbols]
10 GaN-based semiconductor region
11 Substrate made of silicon single crystal
12 Buffer layer
12a first layer
The second layer consisting of 12b
13 n-type semiconductor region
14 Active layer
15 p-type semiconductor region
16 Base
18 Anode electrode
19 Cathode electrode
Claims (4)
不純物を含むシリコン又はシリコン化合物から成り、且つ低い抵抗率を有している基板と、
前記基板の一方の主面上に配置され、AlxGa1-xN(但し、xは0<x≦1を満足する数値である。)から成り且つ不純物としてシリコンを含み且つ0.5〜10nmの厚みを有している複数の第1の層とGaN又はAlyGa1-yN(但し、yはy<x及び0<y<1を満足する数値である。)から成り且つ10〜300nmの厚みを有している複数の第2の層とを有し、前記第1の層と前記第2の層とが交互に積層されている複合層から成っているバッファ層と、
発光機能を得るために前記バッファ層の上に配置された複数の窒化ガリウム系化合物層を含んでいる半導体領域と、
前記半導体領域の表面上に配置された第1の電極と、
前記基板の他方の主面に配置された第2の電極と
を備えていることを特徴とする半導体発光素子。A semiconductor light emitting device having a gallium nitride compound semiconductor,
A substrate made of silicon or a silicon compound containing impurities and having a low resistivity;
Arranged on one main surface of the substrate, made of Al x Ga 1-x N (where x is a numerical value satisfying 0 <x ≦ 1), containing silicon as an impurity, and 0.5 to It consists of a plurality of first layers having a thickness of 10 nm and GaN or Al y Ga 1-y N (where y is a numerical value satisfying y <x and 0 <y <1) and 10 A buffer layer comprising a plurality of second layers having a thickness of ˜300 nm, and comprising a composite layer in which the first layers and the second layers are alternately stacked;
A semiconductor region including a plurality of gallium nitride compound layers disposed on the buffer layer to obtain a light emitting function;
A first electrode disposed on a surface of the semiconductor region;
And a second electrode disposed on the other main surface of the substrate.
前記バッファ層上に配置された窒化ガリウム系化合物から成る第1の導電形の第1の半導体領域と、
前記第1の半導体領域の上に配置された活性層と、
前記活性層の上に配置された窒化ガリウム系化合物から成り且つ前記第1の導電形と反対の第2の導電形を有している第2の半導体領域と
を備えていることを特徴とする請求項1又は2記載の半導体発光素子。The semiconductor region is
A first semiconductor region of a first conductivity type composed of a gallium nitride-based compound disposed on the buffer layer;
An active layer disposed on the first semiconductor region;
And a second semiconductor region made of a gallium nitride compound disposed on the active layer and having a second conductivity type opposite to the first conductivity type. The semiconductor light-emitting device according to claim 1.
前記バッファ層の上に接触しているGaInNから成る活性層と、
前記活性層の上に配置された窒化ガリウム系化合物から成り且つp形不純物を含んでいる第2の半導体領域と
を備えていることを特徴とする請求項1又は2記載の半導体発光素子。The semiconductor region is
An active layer made of GaInN in contact with the buffer layer;
3. The semiconductor light emitting device according to claim 1, further comprising: a second semiconductor region made of a gallium nitride compound disposed on the active layer and containing a p-type impurity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001309881A JP4041906B2 (en) | 2001-10-05 | 2001-10-05 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001309881A JP4041906B2 (en) | 2001-10-05 | 2001-10-05 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003115606A JP2003115606A (en) | 2003-04-18 |
JP4041906B2 true JP4041906B2 (en) | 2008-02-06 |
Family
ID=19128958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001309881A Expired - Lifetime JP4041906B2 (en) | 2001-10-05 | 2001-10-05 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4041906B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9012939B2 (en) * | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
JP6137468B2 (en) * | 2013-05-13 | 2017-05-31 | サンケン電気株式会社 | Semiconductor light emitting device |
CN114695611B (en) * | 2022-05-31 | 2022-08-23 | 江西兆驰半导体有限公司 | Epitaxial wafer structure of GaN-based light emitting diode and preparation method thereof |
-
2001
- 2001-10-05 JP JP2001309881A patent/JP4041906B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003115606A (en) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6979844B2 (en) | Light-emitting semiconductor device and method of fabrication | |
JP3952210B2 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
JP4168284B2 (en) | Nitride semiconductor devices | |
JP4210823B2 (en) | Shiyaki barrier diode and manufacturing method thereof | |
JPWO2006120908A1 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
KR100615122B1 (en) | Semiconductor light emitting device | |
WO2007086345A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
TW200525783A (en) | Light-emitting semiconductor device and method of fabrication | |
JPWO2012137781A1 (en) | Semiconductor laminate, method for manufacturing the same, and semiconductor element | |
JP4058595B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US8039362B2 (en) | Method for fabricating light emitting device | |
JP3940933B2 (en) | Nitride semiconductor device | |
JP2001313421A (en) | Semiconductor light-emitting element and its manufacturing method | |
JP3981797B2 (en) | Semiconductor light emitting device | |
JP3705637B2 (en) | Group 3 nitride semiconductor light emitting device and method of manufacturing the same | |
JP4041908B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4058592B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4041906B2 (en) | Semiconductor light emitting device | |
JP4058593B2 (en) | Semiconductor light emitting device | |
JP4058594B2 (en) | Semiconductor light emitting device | |
JP4701513B2 (en) | Light emitting device and manufacturing method thereof | |
JP2007103894A (en) | (Al, Ga, In) N COMPOUND SEMICONDUCTOR AND ITS MANUFACTURE | |
JP3978581B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2001274457A (en) | Semiconductor light emitting element | |
JP2004193498A (en) | Semiconductor light-emitting element and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041008 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |