JP4035542B2 - Imaging device - Google Patents
Imaging device Download PDFInfo
- Publication number
- JP4035542B2 JP4035542B2 JP2005031858A JP2005031858A JP4035542B2 JP 4035542 B2 JP4035542 B2 JP 4035542B2 JP 2005031858 A JP2005031858 A JP 2005031858A JP 2005031858 A JP2005031858 A JP 2005031858A JP 4035542 B2 JP4035542 B2 JP 4035542B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- horizontal
- rate
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color Television Image Signal Generators (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は撮像装置に係わり、例えば、撮像素子を用いて撮像した撮像信号を、複数のデータレートのディジタルビデオ信号として出力する撮像装置に用いて好適なものである。 The present invention relates to an image pickup apparatus, and is suitable for use in an image pickup apparatus that outputs, for example, image pickup signals picked up using an image pickup device as digital video signals of a plurality of data rates.
近年、ディジタル信号処理技術の進歩に伴い、撮像信号をディジタル処理し、更にそれをディジタルビデオ信号として出力するようにした方式の撮像装置が多く提案されている。 2. Description of the Related Art In recent years, with the advancement of digital signal processing technology, many image pickup apparatuses of a system that digitally process an image pickup signal and output it as a digital video signal have been proposed.
これらの撮像装置は、ＣＣＤ等の撮像素子の出力信号をＡＤコンバータでアナログディジタル変換し、更に、上記ディジタル化した撮像信号をディジタル信号処理回路で信号処理してディジタルビデオ信号を生成し、出力するようにしている。 These image pickup devices convert an output signal of an image pickup device such as a CCD into an analog-to-digital signal with an AD converter, and further process the digitized image pickup signal with a digital signal processing circuit to generate and output a digital video signal. I am doing so.
上述のような撮像装置が接続された外部機器では、ディジタルビデオ信号を所定の方式（例えば、ＣＣＩＲ Ｒｅｃ．６５６）にフォーマット変換して出力する方式が用いられていた。 In an external device to which the above-described imaging apparatus is connected, a method of converting the format of a digital video signal into a predetermined method (for example, CCIR Rec. 656) and outputting the same has been used.
しかしながら、上記従来例では以下のような欠点があった。すなわち、上記従来例の撮像装置から出力されるディジタルビデオ信号は、種々の外部機器に接続される。例えば、ディジタルＶＴＲや、テレビ会議システム、パソコンの静止画入力機器、同じくパソコンの動画入力機器、カラープリンタ等である。 However, the above conventional example has the following drawbacks. That is, the digital video signal output from the conventional imaging apparatus is connected to various external devices. For example, a digital VTR, a video conference system, a still image input device for a personal computer, a moving image input device for a personal computer, a color printer, and the like.
これらの機器を大別すると、静止画データを扱うもの（上記の例ではパソコンの静止画入力機器やカラープリンタ等）と動画データを扱うもの（同じくディジタルＶＴＲやテレビ会議システム、パソコンの動画入力機器）とに分けることができ、上記静止画データを扱う機器では少しでも画素数の多いデータを必要とする。 These devices can be broadly divided into those that handle still image data (in the above example, still image input devices and color printers for personal computers) and those that handle video data (also digital VTRs, video conference systems, and personal computer video input devices). The device handling the still image data requires data having a large number of pixels.
また、動画データを扱う機器の中でもディジタルＶＴＲは、水平７２０画素／垂直４８０画素の毎秒３０フレームのデータを扱うことが可能である。しかしながら、その他の動画データを扱う機器は、方式や使用ＣＰＵの処理能力などにも依存するが、上記ディジタルＶＴＲのように大量のデータを扱うことができないものがほとんどである。 Among devices that handle moving image data, the digital VTR can handle data of 30 frames per second of horizontal 720 pixels / vertical 480 pixels. However, although other devices that handle moving image data depend on the method and the processing capability of the CPU used, most devices such as the digital VTR cannot handle a large amount of data.
このため、従来の撮像装置においては、画素数を１／４ないし１／９に間引いて３２０×２００ないし２４０×１８０画素等に変換してから記録するようにしていた。この場合、画素データを間引く前に帯域制限フィルタを挿入しないと折り返し成分が発生してモアレ現象が生ずることはよく知られている。 For this reason, in the conventional imaging apparatus, the number of pixels is thinned out to 1/4 to 1/9 and converted to 320 × 200 to 240 × 180 pixels or the like before recording. In this case, it is well known that if the band limiting filter is not inserted before the pixel data is thinned out, the aliasing component is generated and the moire phenomenon occurs.
上記帯域制限フィルタとしては、上述のように、例えば画素数を１／４に間引く場合、水平方向に１／２間引き、垂直方向に１／２間引くようにしているため、垂直水平両方の帯域制限、すなわち２次元フィルタ処理を行わなければならない。 As the band limiting filter, as described above, when the number of pixels is thinned to 1/4, for example, the horizontal direction is thinned by 1/2, and the vertical direction is thinned by 1/2. That is, two-dimensional filtering must be performed.
このような２次元の帯域制限フィルタを実現するためには、ハードウェア処理ではラインメモリが必要である。したがって、上記２次元の帯域制限フィルタをハードウェアで行う場合には回路規模が大幅に増大し、その結果、コストや装置の大きさ及び消費電力等が増加してしまうという問題点があった。
また、ソフトウエア処理で実現するためには、処理時間が非常に長くなってしまい、ディジタルビデオ信号を生成するまでに多大な時間を要してしまうという問題点があった。
In order to realize such a two-dimensional band limiting filter, a line memory is required for hardware processing. Therefore, when the two-dimensional band limiting filter is implemented by hardware, the circuit scale is greatly increased. As a result, there is a problem that the cost, the size of the apparatus, power consumption, and the like increase.
Further, in order to realize by software processing, the processing time becomes very long, and there is a problem that it takes much time to generate a digital video signal.
本発明は上述の問題点にかんがみ、モアレ現象の発生を防止した高画質なディジタルビデオ信号が得られるようにするとともに、当該ディジタルビデオ信号を高速に生成することができるようにすることを目的とする。 SUMMARY OF THE INVENTION In view of the above-described problems, the present invention has an object to obtain a high-quality digital video signal that prevents the occurrence of moire phenomenon and to generate the digital video signal at high speed. To do.
本発明の撮像装置は、Ｒフィルタ、Ｇフィルタ及びＢフィルタから構成される色フィルタを備え、被写体像を撮像して撮像信号を出力する撮像素子と、前記撮像信号を、Ｒ信号と、Ｂ信号と、前記色フィルタの垂直方向に位置が異なる３つのＧ信号とに色分離する色分離手段と、前記色分離手段で色分離された色信号ごとに帯域制限をする帯域制限手段と、前記帯域制限手段で帯域制限された前記３つのＧ信号に基づいて垂直方向の輪郭補正信号を生成する垂直輪郭補正信号生成手段とを有する。 An image pickup apparatus according to the present invention includes a color filter including an R filter, a G filter, and a B filter, an image pickup device that picks up a subject image and outputs an image pickup signal, the image pickup signal, an R signal, and a B signal. Color separation means for color separation into three G signals having different positions in the vertical direction of the color filter, band restriction means for performing band restriction for each color signal color-separated by the color separation means, and the band Vertical contour correction signal generating means for generating a vertical contour correction signal based on the three G signals band-limited by the limiting means.
また、本発明の撮像装置におけるその他の態様は、前記３つのＧ信号のうち、１つのＧ信号から水平方向の輪郭補正信号を生成する水平輪郭補正信号生成手段を更に有する。 In another aspect of the imaging apparatus of the present invention, a horizontal contour correction signal generating unit that generates a horizontal contour correction signal from one G signal of the three G signals is further included.
また、本発明の撮像装置におけるその他の態様は、前記垂直方向の輪郭補正信号によって垂直方向の輪郭が補正され、かつ、前記水平方向の輪郭補正信号によって水平方向の輪郭が補正された色信号から映像信号を出力する映像信号出力手段を更に有し、前記帯域制限手段は、前記映像信号のための色信号を出力するとともに、前記垂直方向の輪郭補正信号のための色信号を出力する。 According to another aspect of the imaging apparatus of the present invention, a color signal in which a vertical contour is corrected by the vertical contour correction signal and a horizontal contour is corrected by the horizontal contour correction signal is used. Video signal output means for outputting a video signal is further provided, and the band limiting means outputs a color signal for the video signal and a color signal for the contour correction signal in the vertical direction.
また、本発明の撮像装置におけるその他の態様は、前記垂直方向の輪郭補正信号によって垂直方向の輪郭が補正され、かつ、前記水平方向の輪郭補正信号によって水平方向の輪郭が補正された色信号ごとにガンマ補正を行うガンマ補正手段を更に有する。 According to another aspect of the imaging apparatus of the present invention, each color signal in which a vertical contour is corrected by the vertical contour correction signal and a horizontal contour is corrected by the horizontal contour correction signal. Further includes gamma correction means for performing gamma correction.
本発明によれば、垂直輪郭補正信号を生成するための色信号を、映像信号（ディジタルビデオ信号）のための色信号とともに取得することができるため、高画質なディジタルビデオ信号を適切な輪郭強調を行いながら高速に生成することが可能となる。 According to the present invention, since a color signal for generating a vertical contour correction signal can be obtained together with a color signal for a video signal (digital video signal), a high-quality digital video signal can be appropriately contour-enhanced. It is possible to generate at high speed while performing.
以下、本発明の撮像装置の一実施形態を図面を参照して説明する。図１は、本発明の撮像装置の第１の実施形態を示す構成図である。
図１において、１は撮像素子として用いられているＣＣＤであり、撮像面の各画素上に微細な色フィルタを配してある。本実施形態においては、各画素に蓄積された電荷を、画素加算することなしに順次読み出す方式（全画素読みだし方式）で動作するようにしている。
Hereinafter, an embodiment of an imaging apparatus of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram showing a first embodiment of an imaging apparatus of the present invention.
In FIG. 1,
２はＣＣＤ１の出力信号を連続信号に変換するサンプルアンドホールド回路、３はサンプルアンドホールド回路２の出力をアナログディジタル変換するＡＤコンバータ、４は入力されたディジタル撮像信号から、Ｒ信号、Ｇ信号、Ｂ信号を分離する色分離回路である。
2 is a sample-and-hold circuit that converts the output signal of the
５、６、７、８、９、１０は第１〜第６のローパスフィルタであり、第２〜第４の各ローパスフィルタ６、７、８と比べて、第１のローパスフィルタ５、第５のローパスフィルタ９及び第６のローパスフィルタ１０は１／２の通過帯域幅となっている。これは、後述するように、ＣＣＤ１の色フィルタの配列に起因している。
１１は垂直アパーチャ補正信号を形成する垂直ＡＰＣ回路、１２は水平アパーチャ補正信号を形成する水平ＡＰＣ回路、１３、１４、１５、１６は加算器である。また、１７、１８、１９はガンマ補正を行うガンマ回路、２０はＲ、Ｇ、Ｂの各信号からＹ、Ｒ−Ｙ、Ｂ−Ｙ等の各信号を形成するためのマトリクス回路である。
11 is a vertical APC circuit that forms a vertical aperture correction signal, 12 is a horizontal APC circuit that forms a horizontal aperture correction signal, and 13, 14, 15 and 16 are adders.
２１は、出力データレートを設定するためのＲＡＴＥ信号に応じて出力レートを可変するレート変換回路である。上記出力データレートを設定するＲＡＴＥ信号は、操作者が不図示のデータレート設定手段を操作することにより、本装置のディジタルビデオ出力信号が接続される機器が必要とするデータレートに合わせて設定される。 21 is a rate conversion circuit that varies the output rate in accordance with the RATE signal for setting the output data rate. The RATE signal for setting the output data rate is set in accordance with the data rate required by the device to which the digital video output signal of the apparatus is connected by operating the data rate setting means (not shown) by the operator. The
例えば、ＣＣＤ１の画素数の信号をそのまま出力する高レートと、ＣＣＤ１の画素数を、水平及び垂直方向に１／２に間引き、全体で１／４のデータレートの信号を出力する低レートが設定可能である。
For example, a high rate that outputs the signal of the number of pixels of the
上述のように構成された本実施形態の撮像装置において、不図示の被写体像は、不図示の光学系によりＣＣＤ１の撮像面上に結像され、ＣＣＤ１の撮像面上に配設された色フィルタで色分解された後、各画素で光電変換され、光量に応じた電荷が発生する。
In the imaging apparatus of the present embodiment configured as described above, a subject image (not shown) is formed on the imaging surface of the
これらの電荷は、画素加算されることなしに、テレビ画面上の左上に対応する画素から順次転送される。そして、ＣＣＤ１の出力部分で電荷電圧変換されて、アナログ撮像信号として出力される。この撮像信号は、サンプルアンドホールド回路２により連続化され、その出力はＡＤコンバータ３によりディジタル撮像信号ＳＤＣＣＤに変換される。
These charges are sequentially transferred from the pixel corresponding to the upper left on the television screen without pixel addition. Then, the charge voltage is converted at the output portion of the
ディジタル撮像信号ＳＤＣＣＤは、色分離回路４に与えられ、ここでＲ、Ｇ、Ｂの各信号が分離される。分離された各信号のうち、Ｇ信号からは垂直方向に位置の違う３つの信号Ｇ１、Ｇ２、Ｇ３が形成される。
The digital image pickup signal SCDCD is supplied to the
この時、上記色分離回路４においては、出力信号の垂直方向の信号帯域をＲＡＴＥ信号に応じて制御する。例えば、上述の高レートが設定されている時は、垂直方向の信号帯域を制限しないが、低レートが設定されている時は、垂直方向の信号帯域を１／２に制限する。
At this time, the
これらの信号は、第１〜第５のローパスフィルタ５、６、７、８、９により夫々低域信号が取り出される。第３のローパスフィルタ７を透過したＧ２信号は、第６のローパスフィルタ１０により更に低域透過されることにより、Ｒ、Ｂ信号と同じ帯域に制限される。この時、各々のローパスフィルタ５、６、７、８、９及び１０の透過帯域は、ＲＡＴＥ信号により可変され、上述の低レートの設定時は、高レートの設定時の１／２の透過帯域になる。
From these signals, low-pass signals are taken out by the first to fifth low-
これらの信号のうち、Ｇ１、Ｇ２、Ｇ３の各信号は、垂直ＡＰＣ回路１１に入力される。垂直ＡＰＣ回路１１では入力された、垂直方向に位置の違う３つのＧ信号を演算して垂直の輪郭信号を検出する。そして、これをベースクリップ処理した後、レベルを調整して、垂直アパーチャ補正信号ＶＡＰＣとして出力する。演算としては、
ＶＡＰＣ＝Ｇ２−（Ｇ１＋Ｇ３）／２
とすると、垂直方向のハイパスフィルタが形成されるため、垂直輪郭成分が検出される。
Of these signals, the G1, G2, and G3 signals are input to the
VAPC = G2- (G1 + G3) / 2
Then, since a vertical high-pass filter is formed, a vertical contour component is detected.
この時、ＲＡＴＥ信号の設定が、高レートの時は、この信号を出力するが、低レートの設定の時は出力を停止する。これにより、更に垂直方向に帯域が制限される。 At this time, when the RATE signal is set at a high rate, this signal is output. When the RATE signal is set at a low rate, the output is stopped. This further limits the bandwidth in the vertical direction.
水平ＡＰＣ回路１２では、上記各信号のうち、Ｇ２信号を入力して、この信号Ｇ２からハイパスフィルタにより水平方向の輪郭信号を検出する。そして、これをベースクリップ処理した後、レベルを調整して水平アパーチャ補正信号ＨＡＰＣとして出力する。
The
なお、水平ＡＰＣ回路１２でも、垂直ＡＰＣ回路１１と同様にＲＡＴＥ信号が高レートの設定のときは、この信号をそのまま出力する。しかし、ＲＡＴＥ信号が低レートの設定の時は出力を停止することにより、水平帯域を更に制限するようにしている。
Note that the
垂直ＡＰＣ回路１１及び水平ＡＰＣ回路１２の出力信号は加算器１３で加算され、ＡＰＣ信号となる。このＡＰＣ信号は、加算器１４、１５、１６にそれぞれ与えられ、Ｒ信号、Ｇ信号及びＢ信号と加算される。これらの加算器１４〜１６の出力信号はそれぞれガンマ補正回路１７、１８、１９によりガンマ補正され、その出力はマトリクス回路２０に入力される。
Output signals of the
マトリクス回路２０では、例えばＮＴＳＣの標準規格に従って、
Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ
Ｒ−Ｙ＝０．７Ｒ−０．５９Ｇ−０．１１Ｂ
Ｂ−Ｙ＝−０．３Ｒ−０．５９Ｇ＋０．８９Ｂ
という演算が行われ、Ｙ、Ｒ−Ｙ、Ｂ−Ｙの各信号が形成される。
In the
Y = 0.3R + 0.59G + 0.11B
RY = 0.7R-0.59G-0.11B
BY = -0.3R-0.59G + 0.89B
Are calculated, and Y, RY, and BY signals are formed.
その出力は、レート変換回路２１に入力され、ＲＡＴＥ信号に応じた所定の信号レートに変換され、ディジタルビデオ信号Ｙ、Ｒ−Ｙ、Ｂ−Ｙとして、不図示の外部機器に出力される。
The output is input to the
上述したように、高レートの設定時は入力信号がそのまま出力されるが、低レートの設定時は、設定レートに合わせてまず水平方向に１画素置きに信号を間引く処理が行われる。そして、１画素置きに間引いた時は、その前の信号を保持し、更に１水平ライン毎に信号を間引き、１水平ラインの信号を、２水平ライン分の時間に引き伸ばして出力するようにしている。これにより、トータルで１／４のデータレートの信号が得られる。 As described above, when the high rate is set, the input signal is output as it is, but when the low rate is set, processing for thinning out signals every other pixel in the horizontal direction is first performed in accordance with the set rate. When every other pixel is thinned out, the previous signal is held, the signal is thinned out every horizontal line, and the signal of one horizontal line is extended to the time of two horizontal lines for output. Yes. As a result, a signal having a data rate of 1/4 is obtained in total.
この時、上述の色分離回路４及び垂直ＡＰＣ回路１１で垂直方向に帯域制限が行われており、また、上述の第１〜第６のローパスフィルタ５、６、７、８、９、１０により水平方向に帯域制限が行われているので、単純な間引きを行っても、垂直及び水平のいずれにおいても折り返し歪みによるモアレ現象が発生して画像が劣化することがない。
At this time, band limitation is performed in the vertical direction by the
図２は、本発明の実施形態のＣＣＤ１に配設される色フィルタの配列の例を示している。図２に示したように、上記色フィルタはＧフィルタが市松状に配置され、ＲフィルタおよびＢフィルタが１ライン毎に交互に配置されている。
FIG. 2 shows an example of the arrangement of color filters arranged in the
これに、配列の時、ＲフィルタおよびＢのフィルタの画素はＧフィルタの画素に比べて１／２の数しかないため、上述のように、第２〜第４のローパスフィルタ６、７、８と比較して第１のローパスフィルタ５及び第５のローパスフィルタ９の帯域は１／２となっている。また、Ｒ、Ｇ信号と帯域を合わせるために、第６のローパスフィルタ１０の帯域は、第１のローパスフィルタ５及び第５のローパスフィルタ９の帯域と同じに設定されている。
In this arrangement, since the pixels of the R filter and the B filter have only half the number of the pixels of the G filter when arranged, as described above, the second to fourth low-
図２において、各画素には説明を容易にするために番号が付してある。以下の説明において、例えば、垂直Ｖ＝２、水平Ｈ＝３の位置の画素をＰ２３のように記す。
図３は、本実施形態中の色分離回路４の詳細例を示している。図３において、１０１〜１０４は１水平ライン分の遅延を行う１水平遅延線である。
In FIG. 2, each pixel is numbered for ease of explanation. In the following description, for example, a pixel at a position of vertical V = 2 and horizontal H = 3 is denoted as P23.
FIG. 3 shows a detailed example of the
また、１０５〜１１９は１画素の遅延を行うためのフリップフロップであり、１２０、１２２、１２４、１２６、１２８、１２９、１３０、１４３、１４４、１４６、１４７、１４８、１４９、１５０、１５３、１５４、１５５、１５７、１５９、１６０は加算器である。
さらに、１２１、１２３、１２５、１２７、１３１、１４５、１５１、１５２、１５６、１５８は所定の係数を乗ずる係数器、１３２〜１４２はスイッチ回路である。 Further, 121, 123, 125, 127, 131, 145, 151, 152, 156, 158 are coefficient multipliers for multiplying predetermined coefficients, and 132 to 142 are switch circuits.
入力信号であるディジタル撮像信号ＳＤＣＣＤは、図３に示したように、まず水平遅延線１０１〜１０４によりそれぞれ１水平ライン分ずつ遅延され、０Ｈ、１Ｈ、２Ｈ、３Ｈ、４Ｈ分だけ遅延された信号が形成される。これらの信号０Ｈ〜４Ｈは、次に、フリップフロップ１０５〜１１９に与えられ、更に１画素分ずつ遅延される。
As shown in FIG. 3, the digital imaging signal SDCD as an input signal is first delayed by one horizontal line by
ここで、各フリップフロップ１０５〜１１９の出力信号をＳ００、Ｓ０１、Ｓ０２、Ｓ１０、Ｓ１１、Ｓ１２、Ｓ２０、Ｓ２１、Ｓ２２、Ｓ３０、Ｓ３１、Ｓ３２、Ｓ４０、Ｓ４１、Ｓ４２と命名する。
Here, the output signals of the flip-
それぞれの信号Ｓ００〜Ｓ４２は、まず、図４に示すように、Ｓ１１信号はそのままＣＮ１信号となる。また、Ｓ２１信号はＣＮ２信号となり、Ｓ３１信号はＣＮ３信号となる。 First, as shown in FIG. 4, the signals S00 to S42 are directly converted into the CN1 signal as shown in FIG. Further, the S21 signal becomes a CN2 signal, and the S31 signal becomes a CN3 signal.
また、Ｓ２０信号とＳ２２信号とが加算器１２０で加算され、その後、係数器１２１で１／２の係数が乗じられてＬＲ信号となる。
Ｓ０１信号とＳ２１信号とが加算器１２２で加算され、その後、係数器１２３で１／２の係数が乗じられてＵＤ１信号となる。
Further, the S20 signal and the S22 signal are added by the
The S01 signal and the S21 signal are added by the
Ｓ１１信号とＳ３１信号とが加算器１２４で加算され、その後、係数器１２５で１／２の係数が乗じられてＵＤ２信号となる。
Ｓ２１信号とＳ４１とが加算器１２６で加算され、その後、係数器１２７で１／２の係数が乗じられてＵＤ３信号となる。
The S11 signal and the S31 signal are added by the
The S21 signal and S41 are added by an
Ｓ１０信号とＳ１２信号とが加算器１２８で加算され、さらにＳ３０信号とＳ３２信号とが加算器１２９で加算される。そして、加算器１２８の出力信号と加算器１２９の出力信号とが加算器１３０で加算され、その加算結果が係数器１２３に与えられ、１／４の係数が乗じられてＣＯ信号となる。
The S10 signal and the S12 signal are added by the
一方、ＧＬ１信号の形成は、以下のように行われる。すなわち、図１０に示すようにＳ１０信号とＳ１２信号とが加算器１４３で加算され、この加算結果とＳ０１信号とが加算器１４４に与えられて加算される。
On the other hand, the formation of the GL1 signal is performed as follows. That is, as shown in FIG. 10, the S10 signal and the S12 signal are added by the
また、Ｓ２１信号が係数器１４５により２倍され、その結果が加算器１４６に与えられ、ここで加算器１４４の出力信号と加算される。
Ｓ３０信号とＳ３２信号とが加算器１４７において加算され、この加算結果とＳ４１信号とが加算器１４８で加算される。そして、この加算結果が加算器１４９に与えられる。上記加算器１４９には、加算器１４６の出力信号が与えられており、ここで加算器１４８と加算されてＧＬ１信号が形成される。
The S21 signal is doubled by the
The
次に、ＧＬ２信号の形成手順について説明する。図５に示すように、Ｓ００信号及びＳ０２信号が加算器１５０に与えられて加算された後、係数器１５１で１／２倍される。
また、Ｓ１１信号が係数器１５２で２倍された後、加算器１５３に与えられて係数器１５１の出力信号と加算される。
Next, a procedure for forming the GL2 signal will be described. As shown in FIG. 5, the S00 signal and the S02 signal are given to the
Further, the S11 signal is doubled by the
また、Ｓ２０信号とＳ２２信号とが加算器１５４で加算され、この加算出力信号が加算器１５５に与えられ、ここで加算器１５３の出力信号と加算される。
また、Ｓ３１信号は係数器１５６で２倍にされ、加算器１５６に与えられる。一方、Ｓ４０信号とＳ４２信号とが加算器１５７で加算され、その加算出力が係数器１５８で１／２倍された後、加算器１５９に与えられ、上記加算器１５９において係数器１５６の出力信号と加算される。更に、加算器１６０において加算器１５５の出力信号と加算されてＧＬ２信号が形成される。
Further, the S20 signal and the S22 signal are added by the
In addition, the S31 signal is doubled by the
Ｒ信号の形成は、以下のようにして行われる。すなわち、図６に示すように、ＣＮ２信号とＵＤ信号がスイッチ回路１３２に与えられ、このスイッチ回路１３２においてＲＰＩＸ信号により何方か一方が選択される。
The R signal is formed as follows. That is, as shown in FIG. 6, the CN2 signal and the UD signal are supplied to the
ＬＲ信号とＣＯ信号はスイッチ回路１３３に与えられ、上記スイッチ回路１３３においてＲＰＩＸ信号により何方か一方が選択される。そして、上記スイッチ回路１３２及び１３３において選択された信号は、スイッチ回路１３４に与えられ、上記スイッチ回路１３４においてＲＬＩＮＥ信号により選択され、Ｒ信号が形成される。なお、上記ＲＰＩＸ信号及びＲＬＩＮＥ信号は不図示のタイミング発生回路により、ＣＣＤ１からの出力信号の対応する色フィルタに応じて発生される信号である。
The LR signal and the CO signal are given to the
Ｂ信号の形成は、以下のようにして行われる。すなわち、図７に示すように、ＣＯ信号とＬＲ信号とがスイッチ回路１３５に与えられ、上記スイッチ回路１３５においてＢＰＩＸ信号により何方か一方が選択される。
The formation of the B signal is performed as follows. That is, as shown in FIG. 7, the CO signal and the LR signal are supplied to the
また、ＵＤ信号とＣＮ２信号がスイッチ回路１３６に与えられ、ＢＰＩＸ信号により何方か一方が選択される。これらのスイッチ回路１３５及びスイッチ回路１３６の出力信号はスイッチ回路１３７に与えられ、ここでＢＬＩＮＥ信号により何方か一方が選択されてＢ信号が形成される。上記ＢＰＩＸ信号及びＢＬＩＮＥ信号は、上述と同様に不図示のタイミング発生回路により、ＣＣＤ１のＢフィルタに対応した出力信号のタイミングで発生される。
Further, the UD signal and the CN2 signal are given to the
Ｇ１信号の形成は以下のようにして行われる。すなわち、図８に示すように、ＣＮ１信号とＵＤ１信号とがスイッチ回路１３８に与えられ、ここでＧ１ＰＩＸ信号により選択され、Ｇ１信号が形成される。上記Ｇ１ＰＩＸ信号は、上述と同様に不図示のタイミング発生回路により、ＣＣＤ１のＧフィルタに対応した出力信号のタイミングで発生される。
The formation of the G1 signal is performed as follows. That is, as shown in FIG. 8, the CN1 signal and the UD1 signal are supplied to the
Ｇ２信号の形成は以下のようにして行われる。すなわち、図９に示すように、ＣＮ２信号とＵＤ２信号とがスイッチ回路１３９に与えられ、ここでＧ２ＰＩＸ信号により選択される。また、ＧＬ１信号とＧＬ２信号はスイッチ回路１４２に与えられ、ここでＰＩＸ信号により何方か一方が選択される。
The formation of the G2 signal is performed as follows. That is, as shown in FIG. 9, the CN2 signal and the UD2 signal are given to the
そして、上記スイッチ回路１３９の出力信号とスイッチ回路１４２の出力信号がスイッチ回路１４０に与えられ、ここでＲＡＴＥ信号により何方か一方が選択され、Ｇ２信号として出力される。
Then, the output signal of the
この場合、上述したようにＲＡＴＥ信号が高レートに設定されている時はスイッチ回路１３９の出力信号が選択され、低レートが設定されている時はスイッチ回路１４２の出力信号が選択される。上記Ｇ２ＰＩＸ信号は、上述と同様に不図示のタイミング発生回路により、ＣＣＤ１のフィルタに対応した出力信号のタイミングで発生される。
In this case, as described above, when the RATE signal is set to a high rate, the output signal of the
Ｇ３信号の形成は、以下のようにして行われる。すなわち、図９に示したように、ＣＮ３信号とＵＤ３信号とがスイッチ回路１４１に与えられ、ここでＧ３ＰＩＸ信号により何方か一方が選択される。Ｇ３ＰＩＸ信号は、上述と同様に不図示のタイミング発生回路により、ＣＣＤ１のＧフィルタに対応した出力信号のタイミングで発生される信号である。
The formation of the G3 signal is performed as follows. That is, as shown in FIG. 9, the CN3 signal and the UD3 signal are supplied to the
ここで、Ｇ２信号の形成方法について詳細に述べる。ＲＡＴＥ信号が高レートの場合、Ｇ２信号は、上述のようにスイッチ回路１３９の出力信号が選択される。図２において、各水平ラインにおいてＧフィルタは１画素置きに配置されている。今、Ｖ＝２のラインを走査しているとして、Ｈ＝０ではＧフィルタ上であるので、Ｇ信号をそのまま出力すればよい。しかし、Ｈ＝１ではＲフィルタ上であるので、周囲の画素から補間してＧ信号を形成する必要がある。
Here, a method for forming the G2 signal will be described in detail. When the RATE signal is at a high rate, the output signal of the
ところで、図１に示されるように、Ｇ信号はアパーチャ信号の形成のためにも用いられるため、水平解像度を重視して、Ｒフィルタの上下のＧ信号から補間するのがよい。したがって、走査がＨ＝１の時はＧ２ＰＩＸ信号により上下の画素を加算平均した信号であるＵＤ２信号が選択される。 By the way, as shown in FIG. 1, since the G signal is also used to form an aperture signal, it is preferable to interpolate from the upper and lower G signals of the R filter with emphasis on the horizontal resolution. Therefore, when scanning is H = 1, the UD2 signal, which is a signal obtained by averaging the upper and lower pixels by the G2PIX signal, is selected.
このように、Ｖ＝２のラインでは水平Ｈが偶数の画素では出力信号がそのまま選択されるように、また、水平Ｈが奇数の画素では上下の画素の加算平均が選択されるようにＧ２ＰＩＸ信号が発生される。 In this way, the G2PIX signal is selected so that the output signal is selected as it is for pixels with an even horizontal H in the V = 2 line, and the addition average of the upper and lower pixels is selected for pixels with an odd horizontal H. Is generated.
さらに、垂直Ｖ＝３のラインを見ると、Ｇフィルタの位置の奇遇がＶ＝２のラインと反対になっているので、Ｇ２ＰＩＸ信号の位相もそれに合わせて発生される。 Further, when looking at the vertical V = 3 line, since the oddity of the position of the G filter is opposite to that of the V = 2 line, the phase of the G2PIX signal is also generated accordingly.
一方、ＲＡＴＥ信号が低レートに設定されている場合、Ｇ２信号は、上述のようにスイッチ回路１４２の出力信号が選択される。スイッチ回路１４２の２つの入力信号の内、ＧＬ１信号は図１０に示すように、Ｓ０１、Ｓ１０、Ｓ１２、Ｓ２１、Ｓ３０、Ｓ３２、Ｓ４１の各信号から形成される。
On the other hand, when the RATE signal is set to a low rate, the output signal of the
各々の信号が、各水平ライン毎にどのような比率で加算されているかを見ると、
０ライン １ （Ｓ０１）
１ライン ２ （Ｓ１０＋Ｓ１２）
２ライン ２ （Ｓ２１×２）
３ライン ２ （Ｓ３０＋Ｓ３２）
４ライン １ （Ｓ４１）となっている。
Looking at the ratio of each signal being added for each horizontal line,
0 line 1 (S01)
1 line 2 (S10 + S12)
2 lines 2 (S21 × 2)
3 lines 2 (S30 + S32)
It is 4 lines 1 (S41).
同様に、ＧＬ２信号についてみてみると、
０ライン １ （（Ｓ００＋Ｓ０２）／２）
１ライン ２ （Ｓ１１×２）
２ライン ２ （Ｓ２０＋Ｓ２２）
３ライン ２ （Ｓ３１×２）
４ライン １ （（Ｓ４０＋Ｓ４２）／２）
となっており、同じ比率で加算されている。
Similarly, looking at the GL2 signal,
0 line 1 ((S00 + S02) / 2)
1 line 2 (S11 × 2)
2 lines 2 (S20 + S22)
3 lines 2 (S31 × 2)
4 lines 1 ((S40 + S42) / 2)
And are added at the same ratio.
この比率から、垂直方向のレスポンスをＺ変換で表すと、
１＋２* Ｚ＾（−１）＋２* Ｚ＾（−２）＋Ｚ* Ｚ＾（−３）＋Ｚ＾（−４）
（但し、＾はべき乗を表す）
であり、ローパスフィルタの特性になる。
From this ratio, if the response in the vertical direction is expressed by Z conversion,
1 + 2 * Z ^ (-1) + 2 * Z ^ (-2) + Z * Z ^ (-3) + Z ^ (-4)
(However, ^ represents power.)
It becomes the characteristic of a low-pass filter.
したがって、垂直方向に帯域制限された信号がＧＬ１信号及びＧＬ２信号から得られる。ＧＬ１信号とＧＬ２信号の違いは、図２において現在走査している画素がＧフィルタかそうでないかの違いによる。Ｇフィルタの場合は、ＧＬ１信号を選択し、そうでない時はＧＬ２信号をスイッチ回路１４２で選択する。したがって、この低レートの場合は、垂直方向に帯域制限されたＧ信号がＧ２信号として出力される。
Therefore, a band-limited signal in the vertical direction is obtained from the GL1 signal and the GL2 signal. The difference between the GL1 signal and the GL2 signal depends on whether the pixel currently scanned in FIG. 2 is a G filter or not. In the case of the G filter, the GL1 signal is selected. Otherwise, the GL2 signal is selected by the
図１１及び図１２は、実施形態中の色分離回路４の詳細例を示す。なお、図１と同一のものには同一の番号を付して詳細な説明を省略する。
図１１において、２０１、２０４、２０６、２０９は不図示の係数設定手段から係数を設定可能な可変係数器である。
11 and 12 show a detailed example of the
In FIG. 11,
また、２０２、２０７及び２１２は加算器であり、２０３及び２０８はスイッチ回路である。さらに、２０５、２１６及び２１７は１水平ライン分の遅延時間を有する１水平遅延線、２１０は１水平ライン−１画素の遅延時間を有する（１Ｈ−１）遅延線である。
202, 207 and 212 are adders, and 203 and 208 are switch circuits.
２１１は係数器であり、２１３〜２１５、２１８〜２３０は１画素の遅延を行うためのフリップフロップである。また、図１２における２３１及び２３２はセレクタである。
211 is a coefficient unit, and 213 to 215 and 218 to 230 are flip-flops for delaying one pixel.
入力信号であるディジタル撮像信号ＳＤＣＣＤは、まず可変係数器２０１に設定された係数Ｋ１が乗ぜられ、加算器２０２で可変係数器２０４の出力信号と加算される。
The digital image pickup signal SCDCD, which is an input signal, is first multiplied by the coefficient K1 set in the
そして、上記加算された結果が、スイッチ回路２０３にＳＤＣＣＤ信号とともに入力され、これらの信号の何方かがＳＥＬ１信号によって選択される。上記スイッチ回路２０３により選択された信号は、水平遅延線２０５に与えられて１水平ライン分遅延され、１Ｈ遅延された信号が形成される。
The added result is input to the
上記１Ｈ遅延された信号は、次に、可変係数器２０６に与えられ、上記可変係数器２０６に設定された係数Ｋ３が乗ぜられた後で加算器２０７に与えられる。そして、上記加算器２０７により可変係数器２０９の出力信号と加算されて、水平遅延線２０５の出力信号とともにスイッチ回路２０８に入力される。
The 1H-delayed signal is then provided to the
これらの２つの信号のうち、何方か一方の信号が上記スイッチ回路２０８において、ＳＥＬ２信号により選択される。そして、選択された信号は、（１Ｈ−１）遅延線２１０によって「１水平ライン分−１画素」分だけ遅延される。
One of these two signals is selected by the SEL2 signal in the
上記遅延線２１０の出力信号は、まず、フリップフロップ２１４及び２１３により２画素分遅延され、加算器２１２において（１Ｈ−１）遅延線２１０の出力信号と加算される。次に、係数器２１１により１／２倍された後で可変係数器２０９に与えられる。
The output signal of the
上記可変係数器２０９においては、ここに設定されている係数Ｋ４が乗ぜられ、その後、上述したように可変係数器２０６の出力信号と共に加算器２０７に与えられて加算される。
In the
また、上記（１Ｈ−１）遅延線２１０の出力信号は、フリップフロップ２１５にも与えられ、ここで１Ｈだけ更に遅延されることにより、２Ｈ遅延された信号が形成される。
The output signal of the (1H-1)
上記２Ｈ遅延された信号は、可変係数器２０４、１水平遅延線２１６及びフリップフロップ２２３にそれぞれ与えられる。
可変係数器２０４においては、設定された係数Ｋ２が乗ぜられ、上述のように、可変係数器２０１の出力信号と共に加算器２０２で加算される。
The signal delayed by 2H is applied to the
In the
１水平遅延線２１６に与えられた信号は、ここで１Ｈ遅延された後で１水平遅延線２１７に与えられ、ここで更に１Ｈ遅延され、それぞれ３Ｈおよび４Ｈ遅延された信号となる。
The signal applied to the 1
入力されたＳＤＣＣＤ信号（０Ｈ）、１水平遅延線２０５の出力信号（１Ｈ）、フリップフロップ２１５の出力信号（２Ｈ）、１水平遅延線２１６の出力信号（３Ｈ）、２１７の出力信号（４Ｈ）はそれぞれフリップフロップ２１８〜２３０により１画素遅延される。
Input SDCD signal (0H), 1
ここで、図３の場合と同様に、各々のフリップフロップの出力信号をＳ００、Ｓ０１、Ｓ１０〜Ｓ１２、Ｓ２０〜Ｓ２２、Ｓ３０〜Ｓ３２、Ｓ４０、Ｓ４１とそれぞれ名付ける。これらの信号は、図３と同じ動作で処理され、Ｒ信号、Ｂ信号、Ｇ１信号、Ｇ３信号が得られる。また、Ｇ２信号は、図３のＲＡＴＥ信号が高レートの設定時と同じ動作で得られる。 Here, similarly to the case of FIG. 3, the output signals of the respective flip-flops are named S00, S01, S10 to S12, S20 to S22, S30 to S32, S40, and S41, respectively. These signals are processed by the same operation as in FIG. 3, and R signal, B signal, G1 signal, and G3 signal are obtained. Further, the G2 signal is obtained by the same operation as when the RATE signal in FIG. 3 is set to a high rate.
ＳＥＬ１信号は、図１２に示すように、ＲＡＴＥ信号によって"０"とＳＥＬ１ＰＩＸとがスイッチ回路２３１によって切り換えられて形成される。ＳＥＬ１ＰＩＸ信号は、不図示のタイミング発生回路によって、ＳＤＣＣＤ信号がＣＣＤ１のＧフィルタに対応する信号でない時に"１"になるように発生される。
As shown in FIG. 12, the SEL1 signal is formed by switching between “0” and SEL1PIX by the
スイッチ回路２３１では、ＲＡＴＥ信号が高レートの設定時は"０"を選択し、低レートの設定時はＳＥＬ１ＰＩＸを選択する。また、ＳＥＬ１が"１"の時は、スイッチ２０３によって加算器２０２の出力信号が選択される。
The
ＳＥＬ２信号は、ＳＥＬ１と同様に、ＲＡＴＥ信号によって、"０"とＳＥＬ２ＰＩＸとがスイッチ回路２３２によって切り換えられて形成される。ＳＥＬ２ＰＩＸ信号は、不図示のタイミング発生回路によって、１水平遅延線２０５の出力信号がＣＣＤ１のＧフィルタに対応する信号である時に"１"となるように発生される。
Similar to SEL1, the SEL2 signal is formed by switching the
スイッチ回路２３２は、ＲＡＴＥ信号が高レートの設定時は"０"を選択し、低レートの設定時はＳＥＬ２ＰＩＸを選択する。また、ＳＥＬ２が"１"の時は、スイッチ２０８によって加算器２０７の出力信号が選択される。
The
また、ＲＡＴＥ信号が高レートに設定されている時は、スイッチ回路２０３はＳＤＣＣＤ信号を選択し、スイッチ回路２０８は１水平遅延線２０５の出力信号を選択する。このため、図３の高レート時の動作と同様の動作により各１水平遅延線及び（１Ｈ−１）遅延線とフリップフロップ２１５により遅延された信号から、Ｇ２信号が形成される。
When the RATE signal is set at a high rate, the
次に、ＲＡＴＥ信号が低レートに設定されている時の動作について説明する。この時、スイッチ回路２０８は１水平遅延線２０５の出力信号がＧフィルタに対応した信号の時は加算器２０７の出力信号を選択する。
Next, the operation when the RATE signal is set to a low rate will be described. At this time, the
上記加算器２０７の出力信号は、１水平遅延線２０５の出力信号に係数Ｋ３を乗じたものと、（１Ｈ−１）遅延線２１０の出力信号に係数Ｋ４を乗じたものの加算結果であり、これにより巡回型のフィルタが構成される。
The output signal of the
ここで、フリップフロップ２１３、２１４及び加算器２１２、係数器２１１による回路は、図２においてＧフィルタが市松状に配置されているため、垂直Ｖが奇数のラインと偶数のラインで、Ｇフィルタの位置がずれており、対応する画素の左右の画素を加算平均することにより補間している。
Here, since the G filters in FIG. 2 are arranged in a checkered pattern in the circuit including the flip-
また、Ｇフィルタに対応する信号のみ選択しているのは、図２においてＲフィルタおよびＢフィルタは１ライン飛ばしに配置されているため、１水平ラインの遅延では違う色のフィルタに対応する信号と加算されて、色分離が不可能になってしまうからである。 Further, only the signal corresponding to the G filter is selected because the R filter and the B filter in FIG. 2 are arranged so as to skip one line, so that the signal corresponding to the filter of a different color is delayed by one horizontal line. This is because the color separation becomes impossible due to the addition.
また、スイッチ回路２０３はこの低レートの設定時はＳＤＣＣＤ信号がＧのフィルタに対応する信号の時はＳＤＣＣＤ信号を選択し、そうでない時は加算器２０２の出力信号を選択する。加算器２０２の入力のうち、可変係数器２０４の入力信号はフリップフロップ２１５の出力信号であるので、２水平ライン分遅延されたことになる。
The
これは、図２においてＧ以外のフィルタ（Ｒフィルタ、Ｂフィルタ）は２水平ラインの繰り返し周期を有しているからである。ＳＣＣＤ信号を２水平ライン遅延された信号とＳＣＣＤを係数Ｋ１と係数Ｋ２により定まる比率で加算することにより、巡回型のフィルタを構成している。 This is because filters other than G (R filter and B filter) in FIG. 2 have a repetition period of two horizontal lines. A cyclic filter is configured by adding the SCCD signal to the signal delayed by two horizontal lines and the SCCD at a ratio determined by the coefficients K1 and K2.
このとき、各係数Ｋ１、Ｋ２、Ｋ３、Ｋ４を可変することにより、上述の２つの巡回型のフィルタの周波数特性を可変することができる。したがって、ＲＡＴＥ信号が上述のように高レートと低レートの２つのみではなくて、種々のレートに応じて、スイッチ回路２３１と２３２および各係数Ｋ１、Ｋ２、Ｋ３、Ｋ４を可変することで、最適な巡回型のフィルタの特性を得ることが可能になる。
At this time, by varying the coefficients K1, K2, K3, and K4, the frequency characteristics of the two cyclic filters described above can be varied. Therefore, the RATE signal is not limited to the high rate and the low rate as described above, but the
例えば、係数Ｋ３＝０．５、係数Ｋ４＝０．５とすると巡回型のローパスフィルタ特性を設定できるが、この係数をＫ３＝０．２５、Ｋ４＝０．７５とすると、さらに透過帯域の低いローパスフィルタの特性を設定することができる。 For example, if the coefficient K3 = 0.5 and the coefficient K4 = 0.5, a cyclic low-pass filter characteristic can be set. If this coefficient is set to K3 = 0.25 and K4 = 0.75, the transmission band is even lower. The characteristics of the low-pass filter can be set.
係数Ｋ１、Ｋ２についても同様である。また、係数Ｋ１、Ｋ２はＲ信号およびＢ信号の特性を設定し、Ｋ３、Ｋ４はＧ信号の特性を設定するが、Ｋ１＝Ｋ３、Ｋ２＝Ｋ４でない設定も可能であり、それぞれに必要な信号帯域に応じた設定にすることが可能である。 The same applies to the coefficients K1 and K2. The coefficients K1 and K2 set the characteristics of the R signal and the B signal, and K3 and K4 set the characteristics of the G signal, but it is possible to set other than K1 = K3 and K2 = K4. It is possible to set according to the band.
図１３は、本発明の実施形態中、レート変換回路２１の詳細例を示す図である。図１３において、３０１は書き込みクロックと読みだしクロックを独立に与えることのできるように構成されたデュアルポートメモリ、３０２はスイッチ回路である。
FIG. 13 is a diagram showing a detailed example of the
入力されるＹ信号は、デュアルポートメモリ３０１の書き込みデータ端子ＷＤとスイッチ回路３０２の一方の入力端子に入力される。上記スイッチ回路３０２の他方の入力端子には、デュアルポートメモリ３０１のデータ読み出し端子ＲＤから読みだされる信号が入力され、これらの信号のうち何方か一方の信号がＲＡＴＥ信号により選択されて出力される。
The input Y signal is input to the write data terminal WD of the
ここで、上記ＲＡＴＥ信号が上述の高レートに設定されている時はＹ信号を選択し、また、上記ＲＡＴＥ信号が低レートに設定されている時はデュアルポートメモリ３０１のデータ読み出し端子ＷＤから読みだされた信号を選択する。
Here, when the RATE signal is set to the above-mentioned high rate, the Y signal is selected, and when the RATE signal is set to the low rate, reading from the data reading terminal WD of the
デュアルポートメモリ３０１の書き込みクロックには、不図示のタイミング発生回路より発生された第１のクロックＣＬＫ１が用いられる。この第１のクロックＣＬＫ１は、入力のＹ信号のデータレートの半分の周波数のクロックレートを有し、奇遇どちらかのラインのみに間欠的に発生される。
As a write clock for the
また、デュアルポートメモリ３０１の読みだしクロックには、不図示のタイミング発生回路より発生されたク第２のロックＣＬＫ２が用いられる。この第２のクロックＣＬＫ２は、入力のＹ信号のデータレートの１／４のクロックレートを有している。
Further, a second lock CLK2 generated by a timing generation circuit (not shown) is used as a read clock of the
この、低レートの設定時の動作を説明すると、まず、デュアルポートメモリ３０１の入力段で、データレートの半分のクロックレートの第１のクロックＣＬＫ１でサンプリングすることにより、画素数を水平方向に半分に間引く。
The operation when the low rate is set will be described. First, the number of pixels is reduced by half in the horizontal direction by sampling at the input stage of the
さらに、第１のクロックＣＬＫ１を奇遇どちらかのラインのみに間欠的に発生させることにより垂直方向にも１／２に間引く。 Further, by intermittently generating the first clock CLK1 only on one of the odd lines, the vertical direction is thinned by half.
この時、第１の実施形態を説明する図１において、既に水平、垂直方向に信号帯域が制限されているため、単純に間引きを行っても折り返し信号の発生によるモアレ現象が発生しない。 At this time, in FIG. 1 for explaining the first embodiment, since the signal band is already limited in the horizontal and vertical directions, the moire phenomenon due to the generation of the folding signal does not occur even if the thinning is simply performed.
こうして間引かれた信号を、デュアルポートメモリ３０１から、入力のＹ信号のデータレートの１／４のクロックレートを有する第２のクロックＣＬＫ２で読み出すことにより、水平方向に引き伸ばして信号の切れ目をなくし、スイッチ３０２を経由して上述のように不図示の外部機器に出力する。
The signal thinned out in this way is read out from the
図１４は、図１３に示したデュアルポートメモリ３０１の動作を説明するための波形図である。図１４において、（ａ）、（ｂ）、（ｃ）は同一の時間軸で描かれており、（ａ）は水平同期信号ＨＤを示し、（ｂ）は第１のクロックＣＬＫ１、（ｃ）は第２のクロックＣＬＫ２をそれぞれ示している。
FIG. 14 is a waveform diagram for explaining the operation of the
（ｂ）に示した第１のクロックＣＬＫ１は、奇数ラインのみに間欠的に発生している。また、第２のクロックＣＬＫ２は、２ラインにわたって切れ目無く発生している。 The first clock CLK1 shown in (b) is intermittently generated only on odd lines. Further, the second clock CLK2 is generated without a break across two lines.
また、図１４において、（ｄ）、（ｅ）、（ｆ）は同一の時間軸で描かれており、（ｄ）は入力のＹ信号のデータレートを決めるメインクロック、（ｅ）は第１のクロックＣＬＫ１を示し、（ｆ）は第２のクロックＣＬＫ２を示している。メインクロックに対し（ｅ）第１のクロックＣＬＫ１は、１／２のクロックレートを有しており、（ｆ）第２のクロックＣＬＫ２は１／４のクロックレートを有している。 In FIG. 14, (d), (e), and (f) are drawn on the same time axis, (d) is the main clock that determines the data rate of the input Y signal, and (e) is the first. The clock CLK1 is shown, and (f) shows the second clock CLK2. (E) The first clock CLK1 has a 1/2 clock rate with respect to the main clock, and (f) the second clock CLK2 has a 1/4 clock rate.
なお、上述の実施形態においては、カラー撮像装置を用いてカラー画像信号を生成する場合について詳細に説明したが、本発明は白黒撮像装置を用いて白黒画像信号を生成する場合についても同様に適用することができる。 In the above-described embodiment, the case of generating a color image signal using a color imaging device has been described in detail. However, the present invention is similarly applied to the case of generating a monochrome image signal using a monochrome imaging device. can do.
１ ＣＣＤ
２ サンプルアンドホールド回路
３ ＡＤコンバータ
４ 色分離回路
５〜１０ ローパスフィルタ
１１ 垂直ＡＰＣ回路
１２ 水平ＡＰＣ回路
１３〜１６ 加算器
１７〜１９ ガンマ回路
２０ マトリクス回路
２１ レート変換回路
1 CCD
2 Sample and hold
Claims (4)
前記撮像信号を、Ｒ信号と、Ｂ信号と、前記色フィルタの垂直方向に位置が異なる３つのＧ信号とに色分離する色分離手段と、
前記色分離手段で色分離された色信号ごとに帯域制限をする帯域制限手段と、
前記帯域制限手段で帯域制限された前記３つのＧ信号に基づいて垂直方向の輪郭補正信号を生成する垂直輪郭補正信号生成手段と、
を有することを特徴とする撮像装置。 An image sensor that includes a color filter including an R filter, a G filter, and a B filter, and that captures a subject image and outputs an image signal;
Color separation means for color-separating the imaging signal into an R signal, a B signal, and three G signals having different positions in the vertical direction of the color filter;
Band limiting means for limiting the band for each color signal color-separated by the color separating means;
Vertical contour correction signal generating means for generating a vertical contour correction signal based on the three G signals band-limited by the band limiting means;
An imaging device comprising:
前記帯域制限手段は、前記映像信号のための色信号を出力するとともに、前記垂直方向の輪郭補正信号のための色信号を出力することを特徴とする請求項２に記載の撮像装置。 Video signal output means for outputting a video signal from a color signal in which a vertical contour is corrected by the vertical contour correction signal and a horizontal contour is corrected by the horizontal contour correction signal. ,
3. The imaging apparatus according to claim 2, wherein the band limiting unit outputs a color signal for the video signal and a color signal for the contour correction signal in the vertical direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005031858A JP4035542B2 (en) | 2005-02-08 | 2005-02-08 | Imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005031858A JP4035542B2 (en) | 2005-02-08 | 2005-02-08 | Imaging device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13028996A Division JP3761971B2 (en) | 1996-05-24 | 1996-05-24 | Imaging device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005130533A JP2005130533A (en) | 2005-05-19 |
| JP2005130533A5 JP2005130533A5 (en) | 2007-01-18 |
| JP4035542B2 true JP4035542B2 (en) | 2008-01-23 |
Family
ID=34651177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005031858A Expired - Fee Related JP4035542B2 (en) | 2005-02-08 | 2005-02-08 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035542B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6314477B2 (en) * | 2013-12-26 | 2018-04-25 | ソニー株式会社 | Electronic devices |
-
2005
- 2005-02-08 JP JP2005031858A patent/JP4035542B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005130533A (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4378804B2 (en) | Imaging device | |
| US6631216B2 (en) | Image interpolation apparatus | |
| JP3967853B2 (en) | Solid-state imaging device and signal readout method | |
| JP2000125213A (en) | Solid-state image pickup device | |
| US6690418B1 (en) | Image sensing apparatus image signal controller and method | |
| JP4035542B2 (en) | Imaging device | |
| JP3761971B2 (en) | Imaging device | |
| JP2004193911A (en) | Image processing apparatus, its method and digital still camera | |
| JP2001086394A (en) | Image-pickup unit | |
| JP2009246653A (en) | Head separation type camera | |
| JP3733182B2 (en) | Imaging apparatus and vertical stripe removal method | |
| JP2010004472A (en) | Image conversion device, and electronic apparatus including the same | |
| JPH0423577A (en) | Solid-state image pickup device | |
| JP3728075B2 (en) | Imaging method and imaging apparatus | |
| JP3754803B2 (en) | Imaging device | |
| JPH11168653A (en) | Contour compensation system | |
| JP3018297B2 (en) | Color imaging device | |
| JP3890095B2 (en) | Image processing device | |
| JP3651477B2 (en) | Image signal processing device | |
| KR100562595B1 (en) | Image apparatus | |
| JP3581457B2 (en) | Imaging device | |
| JP3710189B2 (en) | Imaging device | |
| JP2004147094A (en) | Signal processing device and method therefor, and imaging device | |
| JP3849230B2 (en) | Signal processing device | |
| JP3710185B2 (en) | Imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |