JP4035138B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP4035138B2 JP4035138B2 JP2005187237A JP2005187237A JP4035138B2 JP 4035138 B2 JP4035138 B2 JP 4035138B2 JP 2005187237 A JP2005187237 A JP 2005187237A JP 2005187237 A JP2005187237 A JP 2005187237A JP 4035138 B2 JP4035138 B2 JP 4035138B2
- Authority
- JP
- Japan
- Prior art keywords
- stud bump
- electrode
- mounting substrate
- semiconductor chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
冨田 誠、他3名「表面活性化による低温フリップチップ接合」,第12回マイクロエレクトロニクスシンポジウム論文集、社団法人エレクトロニクス実装学会、2002年10月
本実施形態のフリップチップ実装方法は、図1に示すように第1工程(I)から第4工程(IV)までの4つの工程からなり、第1工程(I)はSiチップからなる半導体チップ1の表面に形成した薄膜の電極2の表面にAuスタッドバンプ3を形成するスタッドバンプ形成工程である。
実施形態1は半導体チップ1側にAuスタッドバンプ3を形成していたが、本実施形態では、実装基板6側のみにAuスタッドバンプ3を形成して半導体チップ1側はAuの薄膜の電極2のみとした点に特徴がある。
本実施形態の方法は、図4に示すように第1工程(I)から第5工程(V)までの5つの工程からなり、第1工程(I)はSiチップからなる半導体チップ1の表面に形成した薄膜の電極2の表面にAuスタッドバンプ3を形成するスタッドバンプ形成工程である。ここで、Auスタッドバンプ3は、実施形態1と同様に形成している。
実施形態3ではAuスタッドバンプ3の接合面5の表面粗さを減少させるために、レベリング材4の押圧面の表面粗さを数10nm以下としたり、接合面5を形成する際に超音波振動を加えたりしているが、本実施形態では更に第2工程(II)と第3工程(III)との間に、例えばCMP(Chemical Mechanical Polishing)装置やエキシマレーザ照射などを用いてAuスタッドバンプ3の接合面5の表面粗さを減少させる工程を付加した点に特徴がある。
実施形態3では第2工程(II)でレベリング材4を用いて同じ高さに揃えたAuスタッドバンプ3の接合面5を形成していたが、本実施形態では、図7(a)、(b)に示すように半導体チップ1の接合対象となる実装基板6を用いてAuスタッドバンプ3の接合面5を形成する点で実施形態3と相違する。
実施形態3で用いる実装基板6の電極7はAuメッキ層7aを表面に施したものであるが、本実施形態では、Auメッキ層7a上に半導体チップ1と同様にAuスタッドバンプ3を形成して半導体チップ1と同様にレベリング材4を用いた接合面5の形成、更に接合面5に対するエネルギー波照射による表面活性化を行った実装基板6を用いた点に特徴があり、図8に示すように第5工程(V)において、半導体チップ1側のAuスタッドバンプ3の接合面5と対応する実装基板6側のAuスタッドバンプ3の接合面5とを圧接して接合するのである。
実施形態3〜6の何れもが半導体チップ1側にAuスタッドバンプ3を形成していたが、本実施形態では、実装基板6側のみにAuスタッドバンプ3を形成して半導体チップ1側はAuの薄膜の電極2のみとした点に特徴がある。
2 電極
3 Auスタッドバンプ
6 実装基板
7 電極
7a Auメッキ層
(I)〜(IV) 第1工程〜第4工程
Claims (10)
- 半導体チップの電極表面にAuスタッドバンプを形成する第1の工程と、該第1の工程の後でAuスタッドバンプをアニールすることによりAuスタッドバンプの硬度を低下させる第2の工程と、該第2の工程の後でAuスタッドバンプ及び半導体チップを実装する実装基板に形成された表面層がAuからなる電極をエネルギー波の照射によって清浄化する第3の工程と、第3の工程の後で常温下において半導体チップのAuスタッドバンプと実装基板の電極とを圧接して接合する第4の工程とを有することを特徴とするフリップチップ実装方法。
- 実装基板側の電極表面にAuスタッドバンプを形成する第1の工程と、該第1の工程の後でAuスタッドバンプをアニールすることによりAuスタッドバンプの硬度を低下させる第2の工程と、該第2の工程の後でAuスタッドバンプ及び半導体チップに形成された表面層がAuからなる電極をエネルギー波の照射によって清浄化する第3の工程と、第3の工程の後で常温下において半導体チップの電極と実装基板のAuスタッドバンプとを圧接して接合する第4の工程とを有することを特徴とするフリップチップ実装方法。
- 半導体チップの電極表面にAuスタッドバンプを形成する第1の工程と、該第1の工程で形成されたAuスタッドバンプの先端部を押圧材によって押潰して平坦な接合面を形成する第2の工程と、該第2の工程の後でAuスタッドバンプをアニールすることによりAuスタッドバンプの硬度を低下させる第3の工程と、該第3の工程の後でAuスタッドバンプの前記接合面及び半導体チップを実装する実装基板に形成された表面層がAuからなる電極をエネルギー波の照射によって清浄化する第4の工程と、該第4の工程の後で常温下において半導体チップのAuスタッドバンプの前記接合面と実装基板の電極とを圧接して接合する第5の工程とを有することを特徴とするフリップチップ実装方法。
- 実装基板側の電極表面にAuスタッドバンプを形成する第1の工程と、該第1の工程で形成されたAuスタッドバンプの先端部を押圧材によって押潰して平坦な接合面を形成する第2の工程と、該第2の工程の後でAuスタッドバンプをアニールすることによりAuスタッドバンプの硬度を低下させる第3の工程と、該第3の工程の後で実装基板のAuスタッドバンプの前記接合面及び半導体チップに形成された表面層がAuからなる電極をエネルギー波の照射によって清浄化する第4の工程と、該第4の工程の後で常温下において半導体チップの電極と実装基板のAuスタッドバンプの前記接合面とを圧接して接合する第5の工程とを有することを特徴とするフリップチップ実装方法。
- 前記第1の工程から前記第2工程との間に、前記第4工程で電極と接合するAuスタッドバンプの部分にAuメッキ層を形成する工程を設けていることを特徴とする請求項1又は2に記載のフリップチップ実装方法。
- 前記実装基板の電極は電極材表面に、先部が押潰されて形成され、且つ清浄化された接合面を有するAuスタッドバンプを設けたものであって、該実装基板側のAuスタッドバンプの前記接合面に対して前記半導体チップ側のAuスタッドバンプの前記接合面を圧接して接合することを特徴とする請求項3に記載のフリップチップ実装方法。
- 前記第2の工程から前記第3工程との間に、前記第5工程で電極と接合するAuスタッドバンプの部分にAuメッキ層を形成する工程を設けていることを特徴とする請求項3又は4又は6に記載のフリップチップ実装方法。
- 前記第2の工程において前記押圧材によってAuスタッドバンプの先端部を押潰する際に超音波振動を前記押圧材に印加することを特徴とする請求項3又は4又は6又は7に記載のフリップチップ実装方法。
- 前記押圧材として前記実装基板を用いるとともに押圧部位を前記第5の工程での接合位置に対応させることを特徴とする請求項3又は4又は6〜8のいずれか1項に記載のフリップチップ実装方法。
- Auの拡散を抑制する金属材料を、前記Auスタッドバンプが形成される電極の材料として、若しくは前記Auスタッドバンプが形成される電極と該電極が形成される部位との間に介在させる材料として用いていることを特徴とする請求項1〜4のいずれか1項に記載のフリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187237A JP4035138B2 (ja) | 2004-07-20 | 2005-06-27 | フリップチップ実装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212069 | 2004-07-20 | ||
JP2005187237A JP4035138B2 (ja) | 2004-07-20 | 2005-06-27 | フリップチップ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060194A JP2006060194A (ja) | 2006-03-02 |
JP4035138B2 true JP4035138B2 (ja) | 2008-01-16 |
Family
ID=36107375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005187237A Expired - Fee Related JP4035138B2 (ja) | 2004-07-20 | 2005-06-27 | フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4035138B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099765A (ja) * | 2007-10-17 | 2009-05-07 | Seiko Epson Corp | 電子部品の実装構造 |
JP5181158B2 (ja) * | 2007-10-24 | 2013-04-10 | ボンドテック株式会社 | 接合方法およびこの方法により作成されるデバイス並びに接合装置 |
JP5622137B2 (ja) * | 2007-10-29 | 2014-11-12 | デクセリアルズ株式会社 | 電気的接続体及びその製造方法 |
JP6174473B2 (ja) * | 2013-12-06 | 2017-08-02 | 日本電信電話株式会社 | 実装方法 |
JP6602544B2 (ja) * | 2015-03-06 | 2019-11-06 | 三菱重工業株式会社 | 接合方法 |
-
2005
- 2005-06-27 JP JP2005187237A patent/JP4035138B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006060194A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255019B (en) | Flip chip bonding method for enhancing the performance of connection in flip chip packaging process and layered metal architecture of substrate for stud bump | |
JP4768343B2 (ja) | 半導体素子の実装方法 | |
JP5585447B2 (ja) | 半導体装置及びその製造方法 | |
US6565687B2 (en) | Ultrasonic bonding method | |
CN108369913A (zh) | 提升直接接合的接触对准容限 | |
JP4035138B2 (ja) | フリップチップ実装方法 | |
US6737295B2 (en) | Chip scale package with flip chip interconnect | |
WO2011004665A1 (ja) | 弾性波デバイスおよび弾性波デバイスの製造方法 | |
JP4036786B2 (ja) | 電子部品実装方法 | |
JP3447690B2 (ja) | 半導体チップの積層実装方法 | |
US20170317008A1 (en) | Semiconductor device and method of manufacturing same | |
JP2001093938A (ja) | 半導体装置及びその製造方法 | |
JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
JP2012527754A5 (ja) | ||
JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5476891B2 (ja) | 超音波フリップチップ実装方法および超音波実装装置 | |
JP2006237278A (ja) | 半導体装置 | |
JP4640380B2 (ja) | 半導体装置の実装方法 | |
JP2006332151A (ja) | 半導体装置の実装方法 | |
CN219286402U (zh) | 封装结构 | |
JP5152157B2 (ja) | 半導体装置の製造方法 | |
WO2016171122A1 (ja) | 半導体装置及びその製造方法 | |
JP5195715B2 (ja) | 半導体装置の部品実装方法、及び半導体装置の実装部品 | |
JP2007324211A (ja) | バンプ状接続部材の形成方法 | |
JP4444022B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20061023 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4035138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |