JP4032562B2

JP4032562B2 - Frequency synthesizer circuit used in radio equipment

Info

Publication number: JP4032562B2
Application number: JP14716799A
Authority: JP
Inventors: 健二小林
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-05-26
Filing date: 1999-05-26
Publication date: 2008-01-16
Anticipated expiration: 2019-05-26
Also published as: JP2000341121A

Description

【０００１】
【発明の属する技術分野】
本発明は、ワイドバンドのＣＤＭＡ（Code Division Multiple Access）方式を用いた携帯・自動車電話等の無線機に用いられる周波数シンセサイザ回路に関する。
【０００２】
【発明が解決しようとする課題】
ワイドバンドのＣＤＭＡ（Ｗ−ＣＤＭＡ）方式を用いた携帯・自動車電話等の無線機においては、ＣＤＭＡ規格により４．０９６Ｍｃｐｓのチップレートを用いているため、４．０９６ＭＨｚ×Ｎ倍のクロックを生成して、基地局からの信号周波数に同期させるようにしている。
【０００３】
この場合、無線機は、例えば図２に示すように構成される。図において、１は直交変調器、２は送信帯域制限フィルタ、３は送信電力増幅器、４は分波器、５はアンテナ、６は１．９５ＧＨｚ帯周波数切換シンセサイザ、７は１９０ＭＨｚ固定周波数シンセサイザ、８は受信高周波低雑音増幅器、９は受信高周波帯域制限フィルタ、１０は周波数混合器（ミキサ）、１１は受信ＩＦ増幅器、１２は１９０ＭＨｚ帯域制限フィルタ、１３は直交復調器である。
【０００４】
このような構成において、送信時には、直交変調器１において１．９５ＧＨｚ帯周波数切換シンセサイザ６から出力されるチャネル切換用周波数（１．９２〜１．９８ＧＨｚ）の信号を用いて直交変調を行い、送信帯域制限フィルタ２にて送信帯域の制限を行った後、送信電力増幅器３で電力増幅を行い、分波器４を介してアンテナ５から送信を行う。
【０００５】
また、受信時には、アンテナ５から分波器４を介して入力された信号（周波数が２．１１〜２．１７ＧＨｚの信号）を、受信高周波低雑音増幅器８にて低雑音増幅し、受信高周波帯域制限フィルタ９にて受信高周波帯域の制限を行う。この後、周波数混合器１０にて、１．９５ＧＨｚ帯周波数切換シンセサイザ６から出力されるチャネル切換用周波数の信号を用いて周波数混合を行うと、１９０ＭＨｚの信号が得られる。そして、その信号を受信ＩＦ増幅器１１にて増幅し、１９０ＭＨｚ帯域制限フィルタ１２にて帯域制限を行った後、直交復調器１３において１９０ＭＨｚ固定周波数シンセサイザ７から出力される１９０ＭＨｚの信号を用いて復調を行う。
【０００６】
上記した１．９５ＧＨｚ帯周波数切換シンセサイザ６から出力されるチャネル切換用周波数の信号およびこの無線機の制御に用いられる４．０９６ＭＨｚ×Ｎ倍（Ｎ＝４として１６．３８４ＭＨｚ）のクロックは、例えば図３に示す周波数シンセサイザ回路によって生成される。
【０００７】
図において、２１は基準信号用温度補償型水晶発振器（以下ＴＣＸＯという）、２２は１６．３８４ＭＨｚ固定周波数シンセサイザ、２３は３８０ＭＨｚ固定周波数シンセサイザ、２４は２．３ＧＨｚ帯周波数切換シンセサイザ、２５は周波数混合器である。このような構成において、ＴＣＸＯ２１からの１２．６ＭＨｚの基準信号に基づいて、１６．３８４ＭＨｚ固定周波数シンセサイザ２２から１６．３８４ＭＨｚの信号が出力される。この信号は、無線機の制御のためのクロックとして用いられる。また、３８０ＭＨｚ固定周波数シンセサイザ２３からは３８０ＭＨｚの信号が出力され、２．３ＧＨｚ帯周波数切換シンセサイザ２４からは２．３〜２．３６ＧＨｚの信号が出力される。そして、両信号を周波数混合器２５で周波数混合することにより、１．９２〜１．９８ＧＨｚの信号が出力される。
【０００８】
このような構成の場合、周波数シンセサイザが３つ必要となるため、構成が複雑になるという問題がある。
【０００９】
そこで、図３に示す構成に代えて、図４に示すように、周波数シンセサイザを２つにするものが考えられる。図において、ＴＣＸＯ２１は、１６．３８４ＭＨｚの基準信号を出力する。このＴＣＸＯ２１からの１６．３８４ＭＨｚの基準信号は、そのまま無線機の制御用のクロックとして用いられる。また、３８０ＭＨｚ固定周波数シンセサイザ２３は、ＴＣＸＯ２１からの１６．３８４ＭＨｚの基準信号を基に、３８０ＭＨｚの信号を生成する。また、２．３ＧＨｚ帯周波数切換シンセサイザ２４は、ＴＣＸＯ２１からの１６．３８４ＭＨｚの基準信号を基に、２．３〜２．３６ＧＨｚの信号を生成する。
【００１０】
しかしながら、このように構成した場合には、次のような問題がある。すなわち、２．３ＧＨｚ帯周波数切換シンセサイザ２４は、図５に示すように、位相比較器２４ａ、ローパスフィルタ（以下、ＬＰＦという）２４ｂ、電圧制御発振器（以下、ＶＣＯという）２４ｃ、可変分周回路２４ｄ、可変分周回路２４ｅ等により構成されたＰＬＬ回路で構成される。ここで、可変分周回路２４ｅから位相比較器２４ａに出力される基準信号の周波数（位相比較器２４ｅの基準信号周波数であって、以下、基準分周周波数という）は、１６．３８４ＭＨｚと２．３〜２．３６ＧＨｚの最大公約数である３２ＫＨｚ以下（例えば８ＫＨｚ）となる。このように基準分周周波数が３２ＫＨＺ以下という低周波になると、２．３ＧＨｚ帯周波数切換シンセサイザ２４のＣ／Ｎ（キャリアノイズ比）特性、位相雑音特性、スプリアス特性が悪化する。
【００１１】
本発明は上記問題を解決できる周波数シンセサイザ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、基準信号発生器（２１）から出力された基準信号に基づいて固定周波数の信号を出力する周波数シンセサイザ（２３）と、この周波数シンセサイザ（２３）から出力された固定周波数の信号に基づいて所望周波数帯の信号を出力する周波数切換シンセサイザ（２４）と、周波数シンセサイザ（２３）から出力された固定周波数の信号と周波数切換シンセサイザ（２４）から出力された所望周波数帯の信号を周波数混合する周波数混合器（２５）と、を備えて、周波数混合器（２５）から無線機のチャネル切換用周波数の信号が出力されるようになっており、周波数切換シンセサイザ（２４）における基準分周周波数が、基準信号の周波数と所望周波数帯の信号の周波数の最大公約数よりも高くなっていることを特徴としている。
【００１３】
このように、周波数切換シンセサイザ（２４）において、周波数シンセサイザ（２３）から出力された固定周波数の信号に基づいて所望周波数帯の信号を出力するようにして、周波数切換シンセサイザ（２４）における基準分周周波数を、基準信号の周波数と所望周波数帯の信号の周波数の最大公約数よりも高くしているから、周波数切換シンセサイザ（２４）のＣ／Ｎ特性、位相雑音特性、スプリアス特性などを良好にすることが可能になる。
【００１４】
この場合、請求項２に記載の発明のように、周波数シンセサイザ（２３）から出力された固定周波数の信号を分周する周波数分周器（２６）を備えれば、入力信号の周波数に上限が設定されている周波数切換シンセサイザ（２４）を用いた周波数シンセサイザ回路にも本発明を適用することができる。
【００１５】
また、請求項３に記載の発明のように、基準信号発生器（２１）からの基準信号を無線機の制御用のクロックとしてそのまま用いるようにすれば、周波数シンセサイザ回路における周波数シンセサイザの数を少なくすることができる。
【００１６】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００１７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
【００１８】
図１に本発明の一実施形態に係る周波数シンセサイザ回路の構成を示す。図において、ＴＣＸＯ２１は、図４に示すものと同様、１６．３８４ＭＨｚの基準信号を出力する。この１６．３８４ＭＨｚの基準信号は、そのまま無線機の制御用のクロックとして用いられる。また、３８０ＭＨｚ固定周波数シンセサイザ２３は、ＴＣＸＯ２１からの１６．３８４ＭＨｚの基準信号を基に、３８０ＭＨｚの信号を生成して出力する。
【００１９】
ここで、この実施形態においては、図４に示すものと異なり、２．３ＧＨｚ帯周波数切換シンセサイザ２４に入力される信号を、ＴＣＸＯ２１からの１６．３８４ＭＨｚの基準信号でなく、３８０ＭＨｚ固定周波数シンセサイザ２３から出力される３８０ＭＨｚの信号としている。
【００２０】
この場合、２．３ＧＨｚ帯周波数切換シンセサイザ２４の具体的な構成を示す図５において、可変分周回路２４ｅから位相比較器２４ａに出力される基準信号の周波数として、３８０ＭＨｚと２．３〜２．３６ＧＨｚの公約数である例えば２０ＭＨｚとすることができる。従って、図５に示す構成の場合と比べて基準分周周波数を非常に高くすることができるため、２．３ＧＨｚ帯周波数切換シンセサイザ２４のＣ／Ｎ特性、位相雑音特性、スプリアス特性を良好なものとすることができる。この場合、Ｃ／Ｎ特性を良くなった分だけＬＰＦ２４ｂでＣ／Ｎ特性を下げれば、チャネル切換のスイッチング特性を良好にすることができる。
【００２１】
なお、２．３ＧＨｚ帯周波数切換シンセサイザ２４をＩＣで構成した場合のように、入力信号の周波数に上限がある場合、例えば入力信号の周波数が４０ＭＨｚ以下に制限される場合には、図１に示すように周波数分周器２６を設け、３８０ＭＨｚ固定周波数シンセサイザ２３から出力される３８０ＭＨｚの信号を１／２^Nで分周するようにしてもよい。この場合、その分周された信号の周波数と２．３〜２．３６ＧＨｚの公約数から設定される基準分周周波数を、図５に示す構成とした場合の基準分周周波数の最大周波数（１６．３８４ＭＨｚと２．３〜２．３６ＧＨｚの最大公約数）よりも高くすれば、２．３ＧＨｚ帯周波数切換シンセサイザ２４のＣ／Ｎ特性、位相雑音特性、スプリアス特性などを図５に示すものよりも良好にすることができる。
【００２２】
また、上記した周波数シンセサイザは、図２に示すような無線機以外の他の構成の無線機にも適用することができる。例えば、図６に示すように、図２に示す１．９５ＧＨｚ帯周波数切換シンセサイザ６の代わりに上記した２．３ＧＨｚ帯周波数切換シンセサイザ２４を用い、また図２に示す１９０ＭＨｚ固定周波数シンセサイザ７の代わりに上記した３８０ＭＨｚ固定周波数シンセサイザ２３を用い、２．３ＧＨｚ帯周波数切換シンセサイザ２４からの信号と３８０ＭＨｚ固定周波数シンセサイザ２３からの信号を周波数混合器２５で周波数混合して、１．９２〜１．９８ＧＨｚの信号を得、これを直交変調器１に出力する。
【００２３】
この場合、２．３ＧＨｚ帯周波数切換シンセサイザ２４から出力される２．３〜２．３６ＧＨｚの信号を用いて周波数混合器１０で周波数混合を行うと、１９０ＭＨｚの信号が得られる。また、３８０ＭＨｚ固定周波数シンセサイザ２３から出力される３８０ＭＨｚの信号を、２倍周波数を入力とし内部で１／２分周する直交復調器１３に入力すれば、直交復調器１３において１９０ＭＨｚの信号を用いた復調を行うことができる。
【００２４】
図２に示す構成の場合には、１．９５ＧＨｚ帯周波数切換シンセサイザ６から出力される信号の周波数と送信変調周波数が同じになっているため、１．９５ＧＨｚ帯周波数切換シンセサイザ６に変調波が悪影響を及ぼし、２．３ＧＨｚ帯周波数切換シンセサイザ２４のＣ／Ｎ特性、位相雑音特性が劣化して変調精度が悪くなるという問題が生じるが、図６に示すように構成した場合には、２．３ＧＨｚ帯周波数切換シンセサイザ２４から出力される信号の周波数と送信変調周波数が異なっているため、変調精度の劣化を最小限にとどめることができる。
【００２５】
また、図２に示す構成のように、直交復調器１３に入力されるローカル信号の周波数を、受信ＩＦ増幅器１１、１９０ＭＨｚ帯域制限フィルタ１２を介して直交復調器１３に入力されるＩＦ信号と同じにしているため、直交復調器１３で直交復調した後のＩ、Ｑ信号に不要な直流成分が乗畳されてしまうという問題が生じるが、図６に示すように直交復調器１３に入力されるローカル信号の周波数を３８０ＭＨｚにすることにより、直流成分の乗畳による影響を最小限にとどめることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る周波数シンセサイザ回路の構成を示す図である。
【図２】ワイドバンドのＣＤＭＡ方式を用いた無線機の構成を示す図である。
【図３】図２に示す無線機に用いられる周波数シンセサイザの第１構成例を示す図である。
【図４】図２に示す無線機に用いられる周波数シンセサイザの第２構成例を示す図である。
【図５】２．３ＧＨｚ帯周波数切換シンセサイザ２４の具体的な構成を示す図である。
【図６】ワイドバンドのＣＤＭＡ方式を用いた無線機の他の構成例を示す図である。
【符号の説明】
１…直交変調器、２…送信帯域制限フィルタ、３…送信電力増幅器、
４…分波器、５…アンテナ、６…１．９５ＧＨｚ帯周波数切換シンセサイザ、
７…１９０ＭＨｚ固定周波数シンセサイザ、８…受信高周波低雑音増幅器、
９…受信高周波帯域制限フィルタ、１０…周波数混合器、
１１…受信ＩＦ増幅器、１２…１９０ＭＨｚ帯域制限フィルタ、
１３…直交復調器、２１…ＴＣＸＯ、
２２…１６．３８４ＭＨｚ固定周波数シンセサイザ、
２３…３８０ＭＨｚ固定周波数シンセサイザ、
２４…２．３ＧＨｚ帯周波数切換シンセサイザ、２５…周波数混合器、
２６…周波数分周器。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency synthesizer circuit used in a wireless device such as a mobile phone or a car phone using a wideband CDMA (Code Division Multiple Access) system.
[0002]
[Problems to be solved by the invention]
Wireless devices such as mobile phones and automobile phones using the wideband CDMA (W-CDMA) system use a chip rate of 4.096 Mcps according to the CDMA standard, and generate a clock of 4.096 MHz × N times. Thus, it is synchronized with the signal frequency from the base station.
[0003]
In this case, the wireless device is configured as shown in FIG. 2, for example. In the figure, 1 is a quadrature modulator, 2 is a transmission band limiting filter, 3 is a transmission power amplifier, 4 is a duplexer, 5 is an antenna, 6 is a 1.95 GHz band frequency switching synthesizer, 7 is a 190 MHz fixed frequency synthesizer, 8 Is a reception high frequency low noise amplifier, 9 is a reception high frequency band limiting filter, 10 is a frequency mixer (mixer), 11 is a reception IF amplifier, 12 is a 190 MHz band limiting filter, and 13 is a quadrature demodulator.
[0004]
In such a configuration, at the time of transmission, the quadrature modulator 1 performs quadrature modulation using the signal of the channel switching frequency (1.92 to 1.98 GHz) output from the 1.95 GHz band frequency switching synthesizer 6 to transmit the signal. After the transmission band is limited by the band limiting filter 2, power is amplified by the transmission power amplifier 3, and transmission is performed from the antenna 5 via the duplexer 4.
[0005]
At the time of reception, a signal (a signal having a frequency of 2.11 to 2.17 GHz) input from the antenna 5 via the duplexer 4 is low-noise amplified by the reception high-frequency low-noise amplifier 8, and the reception high-frequency band The limiting filter 9 limits the reception high frequency band. Thereafter, when the frequency mixer 10 performs frequency mixing using the channel switching frequency signal output from the 1.95 GHz band frequency switching synthesizer 6, a signal of 190 MHz is obtained. The signal is amplified by the reception IF amplifier 11, band-limited by the 190 MHz band-limiting filter 12, and then demodulated using the 190 MHz signal output from the 190 MHz fixed frequency synthesizer 7 in the orthogonal demodulator 13. Do.
[0006]
The channel switching frequency signal output from the 1.95 GHz band frequency switching synthesizer 6 described above and the 4.096 MHz × N times (16.384 MHz as N = 4) clock used for controlling this radio are shown in FIG. 3 is generated by the frequency synthesizer circuit shown in FIG.
[0007]
In the figure, reference numeral 21 is a reference signal temperature compensated crystal oscillator (hereinafter referred to as TCXO), 22 is a 16.384 MHz fixed frequency synthesizer, 23 is a 380 MHz fixed frequency synthesizer, 24 is a 2.3 GHz band frequency switching synthesizer, and 25 is a frequency mixer. It is. In such a configuration, the 16.384 MHz fixed frequency synthesizer 22 outputs a 16.384 MHz signal based on the 12.6 MHz reference signal from the TCXO 21. This signal is used as a clock for controlling the radio. The 380 MHz fixed frequency synthesizer 23 outputs a 380 MHz signal, and the 2.3 GHz band frequency switching synthesizer 24 outputs a 2.3 to 2.36 GHz signal. Then, both signals are frequency mixed by the frequency mixer 25 to output a signal of 1.92 to 1.98 GHz.
[0008]
In such a configuration, since three frequency synthesizers are required, there is a problem that the configuration becomes complicated.
[0009]
Therefore, in place of the configuration shown in FIG. 3, two frequency synthesizers can be considered as shown in FIG. In the figure, the TCXO 21 outputs a 16.384 MHz reference signal. The 16.384 MHz reference signal from the TCXO 21 is used as it is as a clock for controlling the radio. The 380 MHz fixed frequency synthesizer 23 generates a 380 MHz signal based on the 16.384 MHz reference signal from the TCXO 21. The 2.3 GHz band frequency switching synthesizer 24 generates a signal of 2.3 to 2.36 GHz based on the 16.384 MHz reference signal from the TCXO 21.
[0010]
However, such a configuration has the following problems. That is, as shown in FIG. 5, the 2.3 GHz band frequency switching synthesizer 24 includes a phase comparator 24a, a low-pass filter (hereinafter referred to as LPF) 24b, a voltage controlled oscillator (hereinafter referred to as VCO) 24c, and a variable frequency dividing circuit 24d. And a PLL circuit composed of a variable frequency divider 24e and the like. Here, the frequency of the reference signal output from the variable frequency dividing circuit 24e to the phase comparator 24a (the reference signal frequency of the phase comparator 24e, hereinafter referred to as the reference frequency) is 16.384 MHz and 2. It becomes 32 KHz or less (for example, 8 KHz) which is the greatest common divisor of 3 to 2.36 GHz. As described above, when the reference frequency division frequency is as low as 32 KHZ or less, the C / N (carrier noise ratio) characteristics, phase noise characteristics, and spurious characteristics of the 2.3 GHz band frequency switching synthesizer 24 are deteriorated.
[0011]
It is an object of the present invention to provide a frequency synthesizer circuit that can solve the above problems.
[0012]
[Means for Solving the Problems]
To achieve the above object, according to the first aspect of the present invention, a frequency synthesizer (23) for outputting a signal of a fixed frequency based on the reference signal output from the reference signal generator (21), and the frequency synthesizer A frequency switching synthesizer (24) that outputs a signal in a desired frequency band based on the fixed frequency signal output from (23), and a fixed frequency signal and frequency switching synthesizer (24) output from the frequency synthesizer (23). And a frequency mixer (25) for frequency-mixing a signal of a desired frequency band output from the radio, and a signal of a frequency for switching the channel of the radio is output from the frequency mixer (25). , the reference divider frequency in the frequency switching synthesizer (24), the greatest common the frequency of the desired frequency band of the signal of the reference signal It is characterized in that is higher than that.
[0013]
Thus, in the frequency switching synthesizer (24), a signal in a desired frequency band is output based on the fixed frequency signal output from the frequency synthesizer (23), and the reference frequency division in the frequency switching synthesizer (24) is performed. Since the frequency is higher than the greatest common divisor of the frequency of the reference signal and the signal of the desired frequency band, the C / N characteristics, phase noise characteristics, spurious characteristics, etc. of the frequency switching synthesizer (24) are improved. It becomes possible.
[0014]
In this case, if the frequency divider (26) for dividing the fixed frequency signal output from the frequency synthesizer (23) is provided as in the invention described in claim 2, the upper limit of the frequency of the input signal is provided. The present invention can also be applied to a frequency synthesizer circuit using a set frequency switching synthesizer (24).
[0015]
Further, if the reference signal from the reference signal generator (21) is used as it is as a clock for controlling the radio as in the invention described in claim 3, the number of frequency synthesizers in the frequency synthesizer circuit is reduced. can do.
[0016]
In addition, the code | symbol in the above-mentioned parenthesis shows the correspondence with the specific means of embodiment description later mentioned.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below.
[0018]
FIG. 1 shows a configuration of a frequency synthesizer circuit according to an embodiment of the present invention. In the figure, the TCXO 21 outputs a 16.384 MHz reference signal, similar to that shown in FIG. This 16.384 MHz reference signal is used as it is as a clock for controlling the radio. The 380 MHz fixed frequency synthesizer 23 generates and outputs a 380 MHz signal based on the 16.384 MHz reference signal from the TCXO 21.
[0019]
In this embodiment, unlike the one shown in FIG. 4, the signal input to the 2.3 GHz band frequency switching synthesizer 24 is not the 16.384 MHz reference signal from the TCXO 21 but the 380 MHz fixed frequency synthesizer 23. The output signal is a 380 MHz signal.
[0020]
In this case, in FIG. 5 showing a specific configuration of the 2.3 GHz band frequency switching synthesizer 24, 380 MHz and 2.3 to 2.3 are used as the frequency of the reference signal output from the variable frequency dividing circuit 24e to the phase comparator 24a. For example, 20 MHz which is a common divisor of 36 GHz can be used. Accordingly, since the reference frequency division frequency can be made very high compared to the configuration shown in FIG. 5, the C / N characteristics, phase noise characteristics, and spurious characteristics of the 2.3 GHz band frequency switching synthesizer 24 are excellent. It can be. In this case, if the C / N characteristic is lowered by the LPF 24b by an amount corresponding to the improvement of the C / N characteristic, the switching characteristic of channel switching can be improved.
[0021]
As shown in FIG. 1, when there is an upper limit to the frequency of the input signal, for example, when the frequency of the input signal is limited to 40 MHz or less, as in the case where the 2.3 GHz band frequency switching synthesizer 24 is configured with an IC. Thus, the frequency divider 26 may be provided so that the 380 MHz signal output from the 380 MHz fixed frequency synthesizer 23 may be divided by 1/2 ^N. In this case, the maximum frequency (16) of the reference frequency division frequency when the frequency of the frequency-divided signal and the reference frequency division frequency set from the common divisor of 2.3 to 2.36 GHz are set as shown in FIG. .384 MHz and the greatest common divisor of 2.3 to 2.36 GHz), the C / N characteristics, phase noise characteristics, spurious characteristics, etc. of the 2.3 GHz band frequency switching synthesizer 24 are higher than those shown in FIG. Can be good.
[0022]
Further, the above-described frequency synthesizer can be applied to a radio having a configuration other than the radio as shown in FIG. For example, as shown in FIG. 6, instead of the 1.95 GHz band frequency switching synthesizer 6 shown in FIG. 2, the above-described 2.3 GHz band frequency switching synthesizer 24 is used, and instead of the 190 MHz fixed frequency synthesizer 7 shown in FIG. Using the 380 MHz fixed frequency synthesizer 23 described above, the signal from the 2.3 GHz band frequency switching synthesizer 24 and the signal from the 380 MHz fixed frequency synthesizer 23 are frequency mixed by the frequency mixer 25 to obtain a signal of 1.92 to 1.98 GHz. Is output to the quadrature modulator 1.
[0023]
In this case, when frequency mixing is performed by the frequency mixer 10 using a 2.3 to 2.36 GHz signal output from the 2.3 GHz band frequency switching synthesizer 24, a signal of 190 MHz is obtained. Further, if the 380 MHz signal output from the 380 MHz fixed frequency synthesizer 23 is input to the quadrature demodulator 13 that receives the double frequency and divides the frequency internally by 1/2, the quadrature demodulator 13 uses the 190 MHz signal. Demodulation can be performed.
[0024]
In the case of the configuration shown in FIG. 2, since the frequency of the signal output from the 1.95 GHz band frequency switching synthesizer 6 and the transmission modulation frequency are the same, the modulated wave adversely affects the 1.95 GHz band frequency switching synthesizer 6. However, the C / N characteristics and phase noise characteristics of the 2.3 GHz band frequency switching synthesizer 24 are deteriorated and the modulation accuracy is deteriorated. However, when configured as shown in FIG. Since the frequency of the signal output from the band frequency switching synthesizer 24 and the transmission modulation frequency are different, the deterioration of the modulation accuracy can be minimized.
[0025]
2, the frequency of the local signal input to the quadrature demodulator 13 is the same as the IF signal input to the quadrature demodulator 13 via the reception IF amplifier 11 and the 190 MHz band limiting filter 12. Therefore, there arises a problem that unnecessary DC components are superimposed on the I and Q signals after quadrature demodulation by the quadrature demodulator 13, but they are input to the quadrature demodulator 13 as shown in FIG. By setting the frequency of the local signal to 380 MHz, the influence of the DC component multiplication can be minimized.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a frequency synthesizer circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration of a wireless device using a wideband CDMA system.
FIG. 3 is a diagram illustrating a first configuration example of a frequency synthesizer used in the wireless device illustrated in FIG. 2;
4 is a diagram illustrating a second configuration example of a frequency synthesizer used in the wireless device illustrated in FIG. 2;
FIG. 5 is a diagram showing a specific configuration of a 2.3 GHz band frequency switching synthesizer 24;
FIG. 6 is a diagram illustrating another configuration example of a wireless device using a wideband CDMA system.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Quadrature modulator, 2 ... Transmission band-limiting filter, 3 ... Transmission power amplifier,
4 ... duplexer, 5 ... antenna, 6 ... 1.95 GHz band frequency switching synthesizer,
7 ... 190 MHz fixed frequency synthesizer, 8 ... receiving high frequency low noise amplifier,
9 ... reception high frequency band limiting filter, 10 ... frequency mixer,
11 ... Reception IF amplifier, 12 ... 190MHz band limiting filter,
13: Quadrature demodulator, 21 ... TCXO,
22 ... 16.384 MHz fixed frequency synthesizer,
23 ... 380 MHz fixed frequency synthesizer,
24 ... 2.3 GHz band frequency switching synthesizer, 25 ... frequency mixer,
26: Frequency divider.

Claims

基準信号発生器（２１）から出力された基準信号に基づいて固定周波数の信号を出力する周波数シンセサイザ（２３）と、
この周波数シンセサイザ（２３）から出力された固定周波数の信号に基づいて所望周波数帯の信号を出力する周波数切換シンセサイザ（２４）と、
前記周波数シンセサイザ（２３）から出力された前記固定周波数の信号と前記周波数切換シンセサイザ（２４）から出力された前記所望周波数帯の信号を周波数混合する周波数混合器（２５）と、を備えて、前記周波数混合器（２５）から無線機のチャネル切換用周波数の信号が出力されるようになっており、
前記周波数切換シンセサイザ（２４）における位相比較器の基準信号周波数が、前記基準信号の周波数と前記所望周波数帯の信号の周波数の最大公約数よりも高くなっていることを特徴とする周波数シンセサイザ回路。A frequency synthesizer (23) for outputting a signal of a fixed frequency based on the reference signal output from the reference signal generator (21);
A frequency switching synthesizer (24) for outputting a signal of a desired frequency band based on a fixed frequency signal output from the frequency synthesizer (23);
A frequency mixer (25) for frequency-mixing the signal of the fixed frequency output from the frequency synthesizer (23) and the signal of the desired frequency band output from the frequency switching synthesizer (24), The frequency mixer (25) is adapted to output a signal of the channel switching frequency of the radio.
A frequency synthesizer circuit characterized in that the reference signal frequency of the phase comparator in the frequency switching synthesizer (24) is higher than the greatest common divisor of the frequency of the reference signal and the frequency of the signal in the desired frequency band .

前記周波数シンセサイザ（２３）から出力された前記固定周波数の信号を分周する周波数分周器（２６）を備え、前記周波数切換シンセサイザ（２４）は、前記周波数分周器（２６）にて分周された前記固定周波数の信号に基づいて前記所望周波数帯の信号を出力するようになっていることを特徴とする請求項１に記載の周波数シンセサイザ回路。A frequency divider (26) that divides the signal of the fixed frequency output from the frequency synthesizer (23) is provided, and the frequency switching synthesizer (24) divides by the frequency divider (26). 2. The frequency synthesizer circuit according to claim 1, wherein the signal of the desired frequency band is output based on the signal of the fixed frequency.

前記基準信号発生器（２１）からの基準信号が前記無線機の制御用のクロックとしてそのまま用いられるようになっていることを特徴とする請求項１又は２に記載の周波数シンセサイザ回路。 3. The frequency synthesizer circuit according to claim 1, wherein the reference signal from the reference signal generator (21) is used as it is as a clock for controlling the radio device.