JP4030383B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4030383B2
JP4030383B2 JP2002244523A JP2002244523A JP4030383B2 JP 4030383 B2 JP4030383 B2 JP 4030383B2 JP 2002244523 A JP2002244523 A JP 2002244523A JP 2002244523 A JP2002244523 A JP 2002244523A JP 4030383 B2 JP4030383 B2 JP 4030383B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
channel field
channel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002244523A
Other languages
English (en)
Other versions
JP2004087640A (ja
Inventor
幸博 熊谷
裕之 太田
真吾 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002244523A priority Critical patent/JP4030383B2/ja
Priority to US10/625,616 priority patent/US7109568B2/en
Publication of JP2004087640A publication Critical patent/JP2004087640A/ja
Application granted granted Critical
Publication of JP4030383B2 publication Critical patent/JP4030383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、ｎチャネル電界効果型トランジスタとｐチャネル電界効果型トランジスタからなる相補型電界効果トランジスタを有する半導体装置に係る。
【０００２】
【従来の技術】
近年、情報通信機器の発達に伴いＬＳＩ等の半導体装置に要求される処理能力は年々厳しくなっており、トランジスタの動作速度の高速化が図られている。特に、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタで構成される相補型電界効果トランジスタは、低消費電力であることから広く用いられているが、その高速化は、主として構造の微細化によって進められ、半導体素子を加工するリソグラフィー技術の進歩に支えられてきた。
【０００３】
しかしながら、最近では、要求される最小加工寸法（ゲートの最小加工寸法）がリソグラフィーに用いる光の波長レベル以下になってきており、より一層の微細化加工は困難になりつつある。
【０００４】
そこで、シリコン結晶をひずませると電子の移動度（有効質量）が変化することを利用して、特開平１１―３４０３３７号公報では、電界効果トランジスタを形成する下地膜に、シリコンより格子定数の大きなシリコンゲルマニウムを用い、その上にシリコン層をエピタキシャル成長させることにより、チャネル部分となるシリコンにひずみを与えて、移動度を高めて、トランジスタの高速化を図るという方法が開示されている。
【０００５】
また、特開平６−２３２１７０号においては、電界効果トランジスタのゲート電極の応力制御によって、ドレイン電流の立ち上がり遅延を制御するという方法が開示されている。
【０００６】
【発明が解決しようとする課題】
近年の半導体装置においては、電界効果トランジスタの動作速度の高速化が進められており、その為の手段の一つとして、シリコンより格子定数の大きなシリコンゲルマニウム材料をチャネル部分のシリコンの下地に用いて、シリコンにひずみを与え移動度を高める、といった方法が検討されている。
【０００７】
しかしながら、特開平１１−３４０３３７号公報のように、結晶の格子定数の異なる材料を格子整合させるようにエピタキシャル成長させると、結晶に生じるひずみのエネルギーが大きく、ある臨界膜厚以上の膜厚では、結晶に転位が発生するといった問題や、ＬＳＩ等の半導体装置の製造プロセスにおいて、一般的ではないシリコンゲルマニウムという材料の導入による新たな製造装置の導入に伴うコストの増加など実用化は容易ではない。
【０００８】
また、相補型電界効果トランジスタは、電子をキャリアとするｎチャネル型電界効果トランジスタと、正孔をキャリアとするｐチャネル型電界効果トランジスタにより構成されるが、半導体装置の高速化の為には、ｎチャネル型、およびｐチャネル型各々の高速化を図ることが好ましい。
【０００９】
また、特開平６−２３２１７０号公報においては、その対象となるトランジスタは、化合物半導体で作られるトランジスタであり、現在、LSIやDRAM等に、主として用いられているシリコン基板上に作られるトランジスタは考慮されておらず、また、その電界効果トランジスタは、nチャネル型のみで、応力の制御方向も一軸のみしか考慮されていないなど不十分なものであった。
【００１０】
ところで、一般的に、シリコン基板に形成される電界効果トランジスタのチャネルの方向（ドレイン電流が主として流れる方向）は、＜１１０＞結晶軸と平行な方向に配置される。しかしながら、pチャネル型電界効果トランジスタの高速化の観点から、チャネル方向を＜１００＞結晶軸方向とした、相補型電界効果トランジスタの開発も進められている（佐山弘和、井上靖朗：応用物理、第69巻、第9号、1099(2000)）。pチャネル型電界効果トランジスタの高速化のメカニズムは、＜１００＞結晶軸の正孔の移動度が、＜１１０＞軸に比べて大きく、また、短チャネル特性が改善されるためとされている。
【００１１】
しかし、結晶軸の違いは、単に、シリコン結晶の（ひずみのない）理想状態の移動度が変わるだけではなく、応力（ひずみ）に対する感受性も変わる可能性がある。つまり、＜１１０＞軸のトランジスタで、引張ひずみで増加したドレイン電流（移動度）が、＜１００＞軸のトランジスタでは、逆に、減少する可能性がある。
【００１２】
したがって、結晶をひずませることにより、高速化を図るという手段は、チャネル方向が＜１００＞軸方向のトランジスタは、一般に、検討されているチャネル方向が＜１１０＞軸方向の電界効果トランジスタとは違う可能性がある。
【００１３】
そこで、本発明の目的は、チャネル方向が＜１００＞軸方向の、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタのドレイン電流特性に優れた半導体装置を効果的に実現することである。
【００１４】
【課題を解決するための手段】
本願発明者らは、チャネル方向が＜１００＞軸方向の電界効果トランジスタのドレイン電流の応力依存性を測定し、一般的な＜１１０＞軸方向のトランジスタとは、応力依存性が異なることを明らかにした。
【００１５】
図２は、Ｓｉ（００１）面上に、ドレイン電流が＜１００＞軸に平行に流れるように形成したｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタのドレイン電流の応力依存性の実験結果を示すグラフである。なお、評価した電界効果トランジスタのゲート長は0.2μｍである。また、応力の方向は電界効果トランジスタのチャネルを流れるドレイン電流に対して平行方向のチャネル面内一軸応力（チャネルに平行な応力）と、ドレイン電流に対して直角方向のチャネル面内一軸応力（チャネルに直角な応力）であり、応力の符号は、プラスは引張応力、マイナスは圧縮応力を表す。
【００１６】
図２において、ｎチャネル型電界効果トランジスタの場合、引張応力に対してドレイン電流が増加する（チャネルに平行な応力では約4.3％／100ＭＰａ、チャネルに直角な応力では約0.85％／100ＭＰａ）。
【００１７】
また、ｐチャネル型電界効果トランジスタの場合には、圧縮応力に対してドレイン電流が増加する（チャネルに平行な応力では約0.41％／100ＭＰａ、チャネルに直角な応力では約2.2％／100ＭＰａ）。
【００１８】
一方、図３は、上記の実験と同様な実験をチャネル方向が＜１１０＞方向のトランジスタについて行った結果である。
【００１９】
図３において、ｎチャネル型電界効果トランジスタの場合、引張応力に対してドレイン電流が増加する（チャネルに平行な応力では約4.3％／100ＭＰａ、チャネルに直角な応力では約1.7％／100ＭＰａ）。
【００２０】
また、ｐチャネル型電界効果トランジスタの場合には、チャネルに直角な方に対してはドレイン電流は増加するが（約3.6％／100ＭＰａ）、チャネルに平行な方向に対しては、ドレイン電流は減少する（約6.3％／100ＭＰａ）。
【００２１】
図２と図３の結果から明らかなように、チャネル方向によりドレイン電流の応力依存性が大きく異なることが分かる。特に、ｐチャネル型電界効果トランジスタで依存性の違いは大きく、＜１１０＞軸に平行なトランジスタと同様な応力制御で、＜１００＞軸に平行なトランジスタを製作すると、逆に、ドレイン電流が減少してしまう可能性があると考えられる。
【００２２】
つまり、チャネル方向が＜１００＞軸方向のトランジスタのドレイン電流を増加させるには、nチャネル型電界効果トランジスタには、チャネル面内に平行、直角方向ともに引張応力、pチャネル型電界効果トランジスタには、チャネル面内に平行、直角方向ともに圧縮応力を負荷すれば良いことが明らかになった。
【００２３】
なお、弾性変形内の議論では応力とひずみは比例関係にある。したがって、上述の実験結果で、例えば、ｎチャネル電界効果トランジスタに対してチャネルに平行に引張応力を負荷した場合に、ドレイン電流が増加したのは、チャネルを構成するシリコンの結晶格子が、応力負荷前に比べて、チャネル面内平行引張方向にひずんだ為、電子の移動度が増加したものと考えられる。このような、シリコン結晶に生じるひずみは、ＴＥＭや、電子線回折や、ラマン分光法などによって測定することも可能である。
【００２４】
ところで、トランジスタのような多層膜の積層構造では、材料間の線膨張係数の違いによる熱応力や、格子定数の違いや結晶化時の膜収縮などによる真性応力が発生し、構造内部には残留応力が発生する。一般に、年々、微細化が進む電界効果トランジスタは、そのゲート長で世代が表現される。
【００２５】
本願発明者らは、電界効果トランジスタ構造の応力解析を行い、ゲートの加工寸法の縮小が進むと、構造の微細化や新規材料の利用などによって、構造内部に発生する応力が大きくなることを明らかにした。特に、ゲート長0.1μｍ世代の電界効果トランジスタでは、浅溝素子分離（STI：Shallow Trench Isolation）による酸化起因応力などが応力の発生源となる。
【００２６】
図４はゲート長各世代の電界効果トランジスタのチャネル部分の応力を有限要素法により応力解析した結果を示すグラフである。図４において、ゲート長が比較的大きな2μｍ世代のトランジスタではゲート下のチャネル部分に発生する応力は低いが、ゲート長が0.25μｍ以下の世代のトランジスタになると、急激に応力は高くなり、0.1μｍ世代では2μｍ世代の約３倍に達する。電界効果トランジスタに発生する応力のトランジスタ特性への影響については研究がなされている。例えば、電界効果トランジスタの特性の一つである相互コンダクタンス（Ｇｍ）の応力依存性についての研究がなされている（Akemi Hamada、 et al.、 IEEE Trans. Electron Devices、 vol. 38、 No. 4、 pp.895-900、 1991）。
【００２７】
しかしながら、従来は電界効果トランジスタの特性が応力によって変動するといったことは問題になっていなかった。これは、0.25μｍ以前、つまり、0.25μｍ以上の電界効果トランジスタでは、図４に示すように、トランジスタ構造に発生する応力が小さかった為と考えられる。
【００２８】
さらに、トランジスタそのものの応力に対する感受性も低かったことも考えられる。
【００２９】
よって、本発明はゲート長が0.25μｍ以下の半導体装置に適応すると実効が得られて好ましい。
【００３０】
図５は、上述の文献（Akemi Hamada、 et al.、 IEEE Trans. Electron Devices、 vol. 38、 No. 4、 pp.895-900、1991）の相互コンダクタンスＧｍの応力依存性の実験結果（ゲート長：2μｍ）と、本願発明者らのＧｍの応力依存性の実験結果（ゲート長：0.2μｍ）を比較して示すグラフである。
【００３１】
なお、図５における比較は、チャネルが＜１１０＞結晶軸に平行なｎチャネル型電界効果トランジスタに対する、チャネルに平行方向の応力負荷で行った。ゲート長が２μｍの世代のトランジスタに対して、ゲート長０．２μｍ世代のトランジスタは、応力に対するＧｍの依存性が約４倍大きい。つまり、トランジスタの世代が進むことによって、応力に対するトランジスタ特性の感受性が高まっていることを示している。
【００３２】
また、応力解析によれば、電界効果トランジスタのＳｉ基板のチャネル部分に形成される基板深さ方向の応力分布は、ゲート電極近傍に応力集中場が形成される。ゲート長の小さな０．１μｍ世代のトランジスタの拡散層の形成領域は、従来のゲート長の大きなトランジスタに比べて、基板表面に近い浅い領域に形成される。その結果、０．１μｍ世代のトランジスタでは、素子動作領域が応力の影響を受け易くなっているとも考えられる。
【００３３】
そこで、本願発明者らは、ゲート長が0.08μmの電界効果トランジスタ構造について有限要素法による応力解析を行い、電界効果トランジスタを構成する材料、およびその周辺の材料が、ドレイン電流が流れるチャネル部分の応力に与える影響について、感度解析を行った。感度解析に用いた構造の標準寸法（厚さ）を以下の通りである。ゲート長80ｎｍ、ゲート高さ150ｎｍ、ゲート電極を上面から内包する膜の膜厚50ｎｍ、サイドウォール膜厚（シリコン基板に接する部分）50ｎｍ、シリサイド膜厚30ｎｍ、STI溝幅5μm、STI溝深さ350ｎｍ、ゲート電極からSTIまでの距離0.62μm、である。なお、本明細書においては、窒化珪素はＳｉＮ、酸化シリコンはＳｉＯ２として示す。
その結果、本願発明者らは、ゲート電極を上面から内包する膜（解析ではSiN膜を仮定）の応力と、浅溝素子分離の応力が、チャネル部分の応力に影響が大きいことを明らかにした。（図６、７）
本発明により、例えば、チャネル部分の応力を圧縮応力側にするには、ゲート電極を覆う圧縮の真性応力となるSiN膜のトランジスタを覆う面積の増加、あるいはＳＴＩ溝幅を狭くすることによって、達成することができることを明らかにした。
【００３４】
上記事項に鑑み、次のような状態を構成することが好ましい。
シリコン基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置において、上記トランジスタのドレイン電流が主として流れる方向は、＜１００＞結晶軸、若しくは＜１００＞結晶軸に等価な方向と、平行であり、
上記ｎチャネル型電界効果トランジスタのチャネル部の残留応力（残留ひずみ）は、上記ｐチャネル型電界効果トランジスタのチャネル部の残留応力（残留ひずみ）より、引張応力側に大である。
【００３５】
または、シリコン基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置において、上記トランジスタのドレイン電流が主として流れる方向は、＜１００＞結晶軸、若しくは＜１００＞結晶軸に等価な方向と、平行であり、
上記ｎチャネル型電界効果トランジスタのチャネル部の残留応力（残留ひずみ）は引張応力（引張ひずみ）であり、上記ｐチャネル型電界効果トランジスタのチャネル部のドレイン電流が流れる方向に沿った方向の残留応力（残留ひずみ）は圧縮応力（圧縮ひずみ）である。
【００３６】
これにより、nチャネル型、pチャネル型、共にドレイン電流特性を向上できるので全体としての性能に優れた半導体装置を実現することができる。
【００３７】
また、本発明の半導体装置は、欠陥等を抑制した信頼性の高い半導体装置を実現することができる。
【００３８】
なお、＜１００＞結晶軸に等価な軸とは、例えば、＜０１０＞軸、＜００１＞軸、＜−１,０,０＞軸、＜０,−１,０＞軸などのことである。
【００３９】
上記の何れかの形態をとる為に具体的には、以下の構成をとることが好ましい。
（１）半導体基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタを有する半導体装置であって、前記トランジスタは、ゲート電極とそれに対応するソース及びドレインを備え、前記ソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶のひずみは、前記ｎチャネル型電界効果トランジスタのチャネル部分の結晶のひずみより、大きい圧縮ひずみが形成されることを特徴とする半導体装置である。
なお、例えば、具体的には、前記ｐチャネル型電界効果トランジスタのチャネル部分のゲート絶縁膜に平行な面における，前記ソースとドレインを結ぶ方向に直角な方向の結晶ひずみは，前記ｎチャネル型電界効果トランジスタのチャネル部分のそれよりも，大きな圧縮ひずみを形成することを特徴とする半導体装置である。より好ましくは、前記に加えて、前記前記ソースとドレインを結ぶ方向に平行な方向の結晶ひずみは，前記ｎチャネル型電界効果トランジスタのチャネル部分のそれよりも，大きな圧縮ひずみを形成することを特徴とする半導体装置である。
或いは、前記ソースとドレインを結ぶ方向に直角な方向における前記ｐチャネル型電界効果トランジスタのチャネル部分は、前記ソースとドレインを結ぶ方向に直角な方向における前記ｎチャネル型電界効果トランジスタのチャネル部分より大きな圧縮ひずみを形成すると言うこともできる。より好ましくは、前記ソースとドレインを結ぶ方向に平行な方向においても同様に大きな圧縮ひずみを形成する。
これらにより、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを備えた半導体装置の電流特性を全体として向上させることができる。更に、上記構成により、上記絶縁膜の調整変更によっても電流特性に影響を及ぼさないので効果的に上記効果を達成できる。なお、前記半導体装置において、上記絶縁膜は窒化珪素を主成分としても良い。
【００４０】
（２）なお、前記（１）は、ｎチャネル型電界効果トランジスタのチャネル部分の結晶のひずみは、前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶のひずみより、大きい引張りひずみが形成されることを特徴とする半導体装置であるということもできる。
ここで、軸に沿った方向とは、軸に平行であることが好ましい。但し、これに限るものではなく、少なくとも軸と４５°の方向（例えば<１１０>或いはその等価方向）よりも前記<１００>軸・等価な軸方向のほうが近くなるように配置されていることを要するものである。更には、製造誤差その他の原因によって、前述のように厳密に平行でなくとも、それに±５°程度の範囲で配置していることがより好ましい。
なお、例えば、前記ｎチャネル型電界効果トランジスタのチャネル部分のゲート絶縁膜に平行な面における，前記ソースとドレインを結ぶ方向に直角な方向及び平行な方向の結晶ひずみは，前記ｐチャネル型電界効果トランジスタのチャネル部分よりも，大きな引張ひずみを形成することを特徴とする半導体装置である。
或いは、前記ソースとドレインを結ぶ方向に直角な方向及び平行な方向における前記ｎチャネル型電界効果トランジスタのチャネル部分は、前記ソースとドレインを結ぶ方向に直角な方向及び平行な方向における前記ｐチャネル型電界効果トランジスタのチャネル部分より大きな引張りひずみを形成するということもできる。
【００４１】
（３）半導体基板と、前記半導体基板上に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えた複数のトランジスタと、前記トランジスタの上に形成される半導体基板より抵抗の高い絶縁膜と、前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、前記トランジスタは、複数のｎチャネル型電界効果トランジスタと、複数のｐチャネル型電界効果トランジスタと、を有し、前記絶縁膜は引張応力を有し、前記ｐチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜は、前記ｎチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜より薄い絶縁膜が形成されることを有することを特徴とする半導体装置である。
【００４２】
（４）なお、前記絶縁膜より上に上端を有する層間絶縁膜と、層間絶縁膜の上に配線層を備える。
【００４３】
（５）前記（３）は、言替えれば、前記pチャネル型電界効果トランジスタのアクティブに隣接するフィールド領域上には、前記第一のnチャネル型電界効果トランジスタと、前記第二のnチャネル型電界効果トランジスタとの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置である。
【００４４】
（６）また、前記ｎチャネル型電界効果トランジスタと前記ｐチャネル型電界効果トランジスタの上部には引張応力を有する絶縁膜が形成され、pチャネル型電界効果トランジスタのアクティブに隣接するフィールド領域上には、前記第一のnチャネル型電界効果トランジスタと、前記第二のnチャネル型電界効果トランジスタとの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置である。
【００４５】
（７）前記（３）と異なり、前記絶縁膜が圧縮応力を有する場合は、前記ｎチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜は、前記ｐチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜より薄い絶縁膜が形成されることを有することを特徴とする半導体装置である。
【００４６】
前記トランジスタの周囲とは例えば、当該トランジスタとその周囲に位置するトランジスタとの間の領域であることができる。トランジスタが群として配置されている場合はトランジスタ群の周囲が前記周囲に相当することができる。
【００４７】
（８）前記（７）は、言替えれば、前記ｎチャネル型電界効果トランジスタのアクティブに隣接するフィールド領域上には、前記第一のｐチャネル型電界効果トランジスタと、前記第二のｐチャネル型電界効果トランジスタとの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置である。
【００４８】
（９）また、前記ｎチャネル型電界効果トランジスタと前記ｐチャネル型電界効果トランジスタの上部には圧縮応力を有する絶縁膜が形成され、nチャネル型電界効果トランジスタのアクティブに隣接するフィールド領域上には、前記第一のpチャネル型電界効果トランジスタと、前記第二のpチャネル型電界効果トランジスタとの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置である。
【００４９】
（１０）半導体基板と、前記半導体基板上に形成された、素子分離領域を介して形成されたゲート電極と、前記ゲート電極に対応するソースとドレインとを備えた複数のトランジスタと、前記トランジスタの上に形成される絶縁膜と、前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、前記トランジスタは、複数のｎチャネル型電界効果トランジスタと、複数のｐチャネル型電界効果トランジスタと、を有し、前記ｐチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅よりも、狭いことを特徴とする半導体装置である。
これにより、前記の全体としての向上効果に加えて、マスクパターンを調整すれば良いので容易に効果的に上記効果を達成できる。
【００５０】
（１１）また、（１０）において、前記ｐチャネル型電界効果トランジスタが形成された領域に隣接し、前記ソースとドレインとを結ぶ方向に平行方向及び垂直方向に位置する素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタが形成された領域に隣接し、前記ソースとドレインとを結ぶ方向に平行方向及び垂直方向に位置する素子分離領域の溝幅より狭くなるよう形成されている。
【００５１】
（１２）基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置において、上記ｎチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトが、上記ｐチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトより小さいことを特徴とする半導体装置である。
【００５２】
（１３）（１）から（１１）において、上記絶縁膜は窒化珪素を主成分とすることを特徴とする半導体装置である。
【００５３】
（１４）半導体基板にゲート電極と前記ゲート電極に対応するソース及びドレインを備えたｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタを形成する工程と、前記電界効果トランジスタを被うように応力制御膜を堆積する工程と、前記応力制御膜の上にマスクを堆積してパターンニングする工程と、前記応力制御膜をエッチングする工程と、を有し、前記応力制御膜を堆積後に層間絶縁膜を堆積する工程と、前記層間絶縁膜の上に前記トランジスタと電気的に連絡する配線層を形成する工程と、を備え、前記ソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、前記応力制御膜に引張り或いは圧縮ひずみを残留させ、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｐチャネル型電界効果トランジスタのチャネル部分は、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｎチャネル型電界効果トランジスタのチャネル部分より大きな圧縮ひずみを有するよう形成することを特徴とする半導体装置の製造方法である。
【００５４】
（１５）前記（１４）において、前記エッチング工程によって、コンタクトプラグを形成する領域に前記応力制御膜を除去すると共に、前記ｐチャネル型電界効果トランジスタの周囲に前記ｎチャネル型電界効果トランジスタの周囲より薄くするか或いは除去することを特徴とする半導体装置の製造方法である。
【００５５】
（１６）半導体基板と、前記半導体基板上に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えた複数のトランジスタと、前記トランジスタを備えた複数の回路を有し、第一の回路は第一のトランジスタは第一の回路を備え、第二の回路は第二のトランジスタを備え、前記第一の回路の前記第一のトランジスタを構成するソースと対応するドレインとを結ぶ方向は、前記基板の＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、前記第二の回路の前記第二のトランジスタを構成するソースと対応するドレインとを結ぶ方向は、前記基板の＜１１０＞結晶軸、若しくは、＜１１０＞結晶軸と等価な軸に沿った方向に形成される、ことを特徴とする半導体装置である。
【００５６】
なお、前記（１６）は、前記第一の回路は、メモリ回路であり、前記第二の回路は低電圧回路のような周辺回路である。例えばメモリ回路はＳＲＡＭ等であることができる。
【００５７】
このようにすることにより、高速性と回路レイアウト性及び製造性に優れたチップを形成することができる。
【００５８】
また、高速動作するメモリを＜１００＞軸或いはその等価軸方向に形成し、高速性のそれ程要求されない定電圧回路を＜１１０＞軸或いはその等価軸方向に形成し、これらの回路を搭載した半導体基板を＜１１０＞軸方向或いはその等価軸方向に沿ってダイシングすることが好ましい。
【００５９】
なお、公知例を調査したところチャネル部に応力を課すために、以下の関連技術が抽出されたが、何れも本願発明の構成を奏するものは見出せなかった。
例えば、特開６０−５２０５２号公報には、チャネル部の下地の層をｐチャネル部の下にスピネル層、ｎチャネル部の下にSiO2層を配置に作り分けること、特開平７−３２１２２号公報、特開平１０−９２９４７号公報、特開平２０００−２４３８５４号公報、特開平２０００−１６０５９９号公報には、ｐチャネルを下地にＳｉ層を配置したＳｉＧｅ層とし、ｎチャネルを下地にＳｉＧｅ層を配置したＳｉ層とするように、作り分けることが開示されているが、下地領域（チャネル部の電子あるいは正孔、が流れる領域より下の領域（例えば、ゲート絶縁膜との界面から約５ｎｍ以上、ゲート絶縁膜とは反対方向に離れた領域））に層を挿入するので、チャネルと下地の界面や端部に欠陥が生じると、リーク電流等の電気特性に影響を及ぼす恐れがある。また、特開２０００―３６５６７号公報、特開平２０００−３６６０５号公報に、特開平２００１−２４４６８号公報には、ＰＭＯＳ部のトランジスタに隣接する素子分離部をＬＯＣＯＳとし、その酸化量をコントロールして応力を加えることが開示されているが、ＬＯＣＯＳで素子分離しているため高集積化に効果的に対応することが困難であり、ＳＴＩと作り分けるための工程が増加し、製造コストの大幅アップになる恐れがある。
【００６０】
【発明の実施の形態】
以下、本発明の第１実施例を図１、２、６、８、９と、図10から12、および図24を用いて説明する。
【００６１】
図１は、本発明の第１実施例の半導体装置の平面レイアウトの模式図（図１は図9の一部分（Xで示した枠内近傍）を拡大した模式図）、図２は、チャネル方向が＜１００＞軸方向の電界効果トランジスタのドレイン電流の応力依存性を示す図、図6は、ゲート電極を上面より内包するＳｉＮ膜の真性応力が、チャネル部分応力（ドレイン電流に平行でチャネル面内の応力）に与える影響を応力解析した結果を示す図、図8は本実施例を適用した２NAND回路図、図９は本実施例の半導体装置の平面レイアウトの模式図、図10は、図１の平面レイアウトのＡからＤまでの断面構造を示した模式図である。図11は、本発明の他の実施形態である、応力制御膜が圧縮応力の場合の、半導体装置の平面レイアウトの模式図（図11は図12の一部分（Xで示した枠内近傍）を拡大した模式図）、図24は、ゲート電極を上面より内包するＳｉＮ膜の膜厚が、チャネル部分応力（ドレイン電流に平行でチャネル面内の応力）に与える影響を応力解析した結果を示す図である。
【００６２】
本発明の第１実施例の半導体装置は、半導体基板上にフィールド領域（素子分離領域）に囲まれた複数のアクティブ領域（素子形成領域）を有し、アクティブ領域にはトランジスタが形成される。また、トランジスタは、半導体基板であるシリコン基板の（１００）面若しくは（１００）面に等価な面に形成される。
【００６３】
チャネル方向が＜１００＞結晶軸に平行な２つのｐチャネル型電界効果トランジスタP1、P2と、２つのｎチャネル型電界効果トランジスタN1、N2からなる2NAND回路である。これらのトランジスタN1、N2、P1、P2は、それぞれ、図8に示すトランジスタN1、N2、P1、P2に対応する。
【００６４】
1つの2NAND回路は、図１において、ゲート電極FGを共有するpチャネル型電界効果トランジスタP1とnチャネル型電界効果トランジスタN2、そして同様にP2とN1と、それぞれのトランジスタの電気的な接続を図るための、コンタクトプラグCONT、や配線MLによって構成される。ここで、前記pチャネル型電界効果トランジスタP1、P2は一つのアクティブACT1上に、nチャネル型電界効果トランジスタN1、N2は一つのアクティブACT2上に形成される。
【００６５】
本実施例の半導体装置は、2NAND回路を複数個、連続して並べた繰り返しパターンである。すなわち、図9に示すように、pチャネル型電界効果トランジスタP1、P2と、nチャネル型電界効果トランジスタN1、N2を複数個、繰り返し並べた、nチャネル型電界効果トランジスタが連続した領域NMと、pチャネル型電界効果トランジスタが連続した領域PMにより構成される。
【００６６】
ここで、本実施例においては、応力制御膜209が、引張応力の膜応力であり、nチャネル型、およびpチャネル型電界効果トランジスタの形成部分、それぞれに、図１に示す平面パターンで形成される。すなわち、回路レイアウト全面を被覆する応力制御膜のうち、pチャネル型電界効果トランジスタのアクティブ領域を囲むフィールド領域上で、膜形成されていないことを特徴としている。（応力制御膜209は、図１に示すトランジスタ回路において、pチャネル型電界効果トランジスタのアクティブに挟まれたフィールド上以外の部分、すなわち、nチャネル型電界効果トランジスタの連続方向には、応力制御膜は他の素子上まで連続して形成される。）
これを巨視的に見ると、図9のように、pチャネル型電界効果トランジスタが多数形成される領域PMにおいて、応力制御膜209にはスリット（膜が不連続となっている部分）が形成されている。
図１の平面レイアウト図における断面構造A〜Dについての模式図を図10に示す。本実施例の半導体装置は、シリコン基板201の主面に形成した、ｎチャネル型電界効果トランジスタ210と、ｐチャネル型電界効果トランジスタ230と、それらのトランジスタの上面に形成された応力制御膜209で構成される。
【００６７】
nチャネル型電界効果トランジスタは、p型ウェル211に形成されたｎ型のソース・ドレイン（212、213）と、ゲート絶縁膜214、ゲート電極215で構成され、ゲート電極215の上面、およびソース・ドレイン（212、213）の上面には、シリサイド217、218が形成される。なお、ｎ型ソース・ドレインとは、ゲート電極215を挟んで対向する212、213で示された、ソース領域、もしくはドレイン領域のことである。ソースとドレインの違いは、電流がどちらからどちらへ流すかという違いであり、基本的な構造上の違いはないので、本明細書では、ソース・ドレイン（212、213）として、表記する。次に説明するｐチャネル型電界効果トランジスタ、および、それ以降についても同様である。
【００６８】
なお、チャネル部分とは、ドレイン電流が流れる領域であり、図としてはゲート絶縁膜の下に位置する半導体基板の表面附近の領域である。例えば、基板表面から100nmより浅い領域が該当する。
【００６９】
また、ｐチャネル型電界効果トランジスタは、n型ウェル231に形成されたp型ソース・ドレイン（232、233）と、ゲート絶縁膜234、ゲート電極235で構成され、ゲート電極235の上面、およびソース・ドレイン（232、233）の上面には、シリサイド237、238が形成される。また、ゲート絶縁膜214、234とゲート電極215、235、シリサイド217、218、237、238の側壁には窒化珪素（SiN）や、シリコン酸化膜（SiO2）からなるサイドウォール216、236が形成される。これらのトランジスタは、シリコン酸化膜（SiO２）や、窒化珪素（SiN）からなる、浅溝素子分離202によって、他のトランジスタとの絶縁がなされる。
【００７０】
ゲート酸化膜２１４、２３４は、例えば、シリコン酸化膜（ＳｉＯ2）、窒化珪素膜（ＳｉＮ）、酸化チタン（ＴｉＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、五酸化タンタル（Ｔａ2Ｏ５）などの誘電体膜、あるいはこれらの積層構造からなる。
【００７１】
なお、チャネル部分のソース・ドレインを結ぶ方向が半導体基板の＜１００＞軸方向に配置されている場合、例えば、ソース・ドレインに挟まれたゲート電極の長手方向は、半導体基板の＜０１０＞軸方向或いはその等価軸方向に沿って形成されるようにすることができる。
【００７２】
また、ゲート電極２１５、２３５は、例えば、多結晶シリコン膜、あるいはタングステン（Ｗ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）等の金属膜、あるいはこれらの積層構造からなる。
【００７３】
nチャネル型、pチャネル型電界効果トランジスタの上面には、応力制御膜209が形成され、さらにその上面には、例えば、ＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜や、ＳＯＧ（Spin On Glass）膜、あるいはＴＥＯＳ(Tetra-Ethyl-Ortho-Silicate)膜、あるいは化学気相成長法、あるいはスパッタ法で形成したシリコン酸化膜なる層間絶縁膜203、220と、コンタクトプラグ207により電気的な接続がされた配線223が形成される。
【００７４】
ここで、本実施例においては、応力制御膜209の膜応力は、引張応力であること特徴とし、主として窒化珪素（ＳｉＮ）からなり、化学気相成長法、あるいはスパッタ法によって形成される。
【００７５】
そして、応力制御膜209は、pチャネル型電界効果トランジスタのソース・ドレインを横切る断面（図1のA−B断面、図10(a)）では、浅溝素子分離上において不連続に形成される。例えば浅溝素子分離202aを挟んで隣接する２つのトランジスタ上に形成される応力制御膜は、浅溝素子分離202a上で応力制御膜が不連続となる。一方、nチャネル型電界効果トランジスタを横切る断面（図１のC−D断面、図10(c)）においては、隣接するトランジスタ上に形成された応力制御膜は連続となる。すなわち、浅溝素子分離上、例えば、202d、202e上で応力制御膜は連続である。
【００７６】
また、図１のB−C断面に示すように、浅溝素子分離を介して、nチャネル型と、pチャネル型を横切る断面では、応力制御膜209は不連続となるが、nチャネル型側の方が、フィールド領域上に掛かる部分が大きくなる。
【００７７】
なお、応力制御膜が不連続となる部分は、必ずしも完全に膜がない状態である必要はない。少なくともそれ以外の部分よりも薄い膜にする。若干、薄い膜が形成されていても構わない。より好ましくは、ｎチャネル型電界効果トランジスタのソース・ドレイン上に形成される膜厚に対して、20％以上、薄膜化されているのが望ましい。具体的には、ｎチャネル型電界効果トランジスタのソース・ドレイン上での膜厚は50ｎｍより大きく、より好ましくは80ｎｍ以上であり、ｐチャネル型電界効果トランジスタのアクティブに隣接するフィールド上での膜厚は50ｎｍ以下であるのが望ましい。
なお、本実施例に示した2NAND回路は、本発明を実際の電気回路レイアウトに適用した例の一つである。平面レイアウトは、本実施例以外のものであっても構わないし、適用する電気回路は、例えば、AND回路、NOR回路、OR回路、入出力バッファ回路であっても構わない。また、応力制御膜以外の構造や材料、製造方法については、本実施例以外であっても構わない。
【００７８】
以下、本実施例の作用効果について説明する。
【００７９】
ＬＳＩ等の半導体装置の開発においては、電界効果トランジスタのドレイン電流の向上（ドレイン電流の増加）が年々進められている。本願発明者らは、トランジスタ構造因子がチャネル部分の応力に与える影響を明らかにし、チャネル方向が＜１００＞軸方向となるトランジスタのドレイン電流を向上させる方法を見出した。
【００８０】
図２は、チャネル方向が＜１００＞軸方向の電界効果トランジスタのドレイン電流の応力依存性を示すグラフである。図２より、ｎチャネル型電界効果トランジスタでは、チャネルに平行、直角方向とも引張応力によってドレイン電流が増加し、ｐチャネル型電界効果トランジスタでは、逆に、チャネルに平行、直角方向とも圧縮応力によってドレイン電流が増加することが分かる。
【００８１】
図６は、ゲート長0.08μｍの電界効果トランジスタ構造において、ゲート電極上面を覆うＳｉＮの膜応力が、ドレイン電流が流れる部分（チャネル）の応力（ドレイン電流に平行方向でチャネル面内の応力）に与える影響を有限要素法により応力解析した結果を示すグラフである。この結果から、ゲート電極を覆う膜の膜応力が引張側に強くなると、チャネル部分の応力も引張側に強くなることを明らかとなった。
【００８２】
これは、ゲート電極を内包する膜がソース・ドレイン領域の上面にまで拡張して形成されており、この部分の膜の引張応力（膜の収縮）が、チャネル部分の応力を引張側にシフトさせるためである。
【００８３】
実際のデバイス回路においては、膜は平面的に形成されるため、トランジスタのチャネル部分には、二軸の応力、すなわち、チャネルに平行方向と直角方向の応力が作用する。膜応力が引張応力であるゲート電極上面を覆う膜（応力制御膜）を、トランジスタ上面、および周辺全面に一様に成膜した場合には、トランジスタのチャネル部分には平行方向、直角方向ともに、引張応力が作用する。ここで、この応力制御膜の一部をエッチングして、トランジスタを覆う面積を小さくすれば、力の発生源が小さくなるので、トランジスタのチャネル部分に発生する引張応力は、チャネルに平行、直角方向ともに緩和する。
【００８４】
そこで、図２に示したドレイン電流の応力依存性の結果を考慮して、応力制御膜の平面レイアウトを適正化すると次のようになる。すなわち、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置においては、ゲート電極を内包する膜の膜応力が引張応力である場合には、nチャネル型電界効果トランジスタ側については、該膜が周辺領域まで広く覆うようにする。これにより、ｎチャネル型電界効果トランジスタのチャネル部分には、チャネルに平行、直角方向とも、強い引張応力を与えることができるので、ドレイン電流を増加させることができる。
【００８５】
一方、pチャネル型電界効果トランジスタ側については、ｎチャネル型電界効果トランジスタ側より小さい領域を被うようにする。このように膜が必要最小限の領域を覆うようにすることにより、引張応力を緩和することができるので（圧縮側に応力をシフトすることができるので）、ｐチャネル型についてもドレイン電流の増加が期待できる。
【００８６】
よって、以上のような構成にすることにより、ｎチャネル型、ｐチャネル型の両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。
【００８７】
逆に、ゲート電極を内包する膜の膜応力が圧縮応力である場合には、nチャネル型電界効果トランジスタ側については、ｐチャネル型電界効果トランジスタ側より小さい領域を被うようにして、好ましくは該膜が必要最小限の領域を覆うようにし、pチャネル型電界効果トランジスタ側については、該膜が周辺領域まで広く覆うようにすれば良い。（図11、12）
本発明の第１実施例の半導体装置は、図1に示すように、回路全面に被覆した引張膜応力の応力制御膜から、pチャネル型電界効果トランジスタの素子分離領域で囲まれたアクティブに対応するフィールド上の応力制御膜を辞去する。これにより、pチャネル型電界効果トランジスタのチャネルに平行方向の引張応力を低減させることができる。それ以外の方向、nチャネル型電界効果トランジスタのチャネルに平行、直角方向については、引張応力を作用させることができる。
【００８８】
したがって、nチャネル型、pチャネル型電界効果トランジスタともに、チャネル面内の2軸方向の応力制御がなされるので、nチャネル型、pチャネル型ともにドレイン電流が増加できるという効果が得られる。
【００８９】
また、本実施例によれば、応力制御膜は、ｎチャネル型電界効果トランジスタ、およびｐチャネル型電界効果トランジスタともに、コンタクトホールが形成される領域までは残されることが好ましい。これにより、応力制御膜209を窒化珪素（ＳｉＮ）とした場合、層間絶縁膜の形成後、ソース・ドレイン領域に上層配線から電気的接続を図るための、シリコン酸化膜からなる層間絶縁膜にコンタクトホールを開ける時のエッチストッパとしても、応力制御膜を利用することが出来るという効果が得られる。
【００９０】
また、本実施例に述べた応力制御膜の加工は、自己整合コンタクト孔の形成と同じ工程で行うことができるので、マスクは自己整合コンタクトと共有することができる。すなわち、応力制御膜209を、一様に成膜した後、自己整合コンタクト孔形成プロセスと同時に、応力制御膜加工プロセス（浅溝素子分離202cや202b上の応力制御膜の除去）を行うことができる。その後の加工は、従来の自己整合コンタクトを行うプロセスを続ければ良い。このように、本実施例によれば、従来のプロセスを、マスクレイアウトを変更するだけで、使用することができるので、製造コストに優れた半導体装置が得られるという効果が得られる。
【００９１】
なお、pチャネル型電界効果トランジスタのチャネルに平行方向に与える引張応力はできるだけ小さい方が良い。つまり、pチャネル型電界効果トランジスタ側の応力制御膜はコンタクトホール形成領域、すなわち、自己整合コンタクトとして利用する部分に形成され、その周囲の素子が形成されていない領域に非形成にするのが望ましい。
【００９２】
なお、応力制御膜が除去されたスリットの部分は、必ずしも完全に膜がない状態である必要はない。若干、薄い膜が形成されていても構わない。図24に、ゲート長0.08μｍのトランジスタにおけるチャネル部分の応力に与える構造因子の影響について、図６に示した解析と同様に、応力制御膜（材料としては、真性応力が引張応力であるＳｉＮを仮定。）の膜厚について、感度解析した結果を示す。引張応力の応力制御膜によって、引張応力側にシフトしたチャネル部分の応力は、応力制御膜の膜厚が50ｎｍより薄くなると、急激に応力制御膜の効果が小さくなることが明らかになった。ソース・ドレイン上からフィールド領域上に伸びる応力制御膜の影響が小さくなる（応力発生源が小さくなる）ことが、原因の一つと考えられる。
【００９３】
したがって、ｐチャネル型電界効果トランジスタのアクティブに隣接するフィールド上における応力制御膜の薄膜化は、ｎチャネル型電界効果トランジスタのソース・ドレイン上における膜厚よりも、20％以上、薄膜化するのが望ましく、より好ましくは、ｎチャネル型電界効果トランジスタのソース・ドレイン上での膜厚は50ｎｍより大きく、さらに好ましくは80ｎｍ以上であり、ｐチャネル型電界効果トランジスタのアクティブに隣接するフィールド上での膜厚は50ｎｍ以下であるのが望ましい。
【００９４】
なお、上記の膜厚の比較は、例えば、本実施例のように、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタが対になって用いられるNAND回路に形成される膜で比較することが好ましい。
【００９５】
なお、本実施例に示した図6、24の感度解析に用いた構造の標準寸法（厚さ）を以下に示す。ゲート長80ｎｍ、ゲート高さ150ｎｍ、サイドウォール膜厚（シリコン基板に接する部分）50ｎｍ、シリサイド膜厚30ｎｍ、STI溝幅5μm、STI溝深さ350ｎｍ、ゲート電極からSTIまでの距離0.62μm、である。これらの寸法は、半導体装置の高性能化に伴い微細化するので、本発明の適用形態としては、本寸法に限られるものではない。
【００９６】
なお、シリコン基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置において、上記トランジスタのドレイン電流が主として流れる方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に、平行であり、上記ｎチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトが、上記ｐチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトより小さい。
【００９７】
例えば、ｎチャネル型電界効果トランジスタのチャネル部をＴＥＭで観察した際の結晶格子間隔は、ｐチャネル型電界効果トランジスタのチャネル部をＴＥＭで観察した際の結晶格子間隔より広くなっている。上記の各試料は、ソース・ドレインを横切るような方向に沿って形成した試料を用いることが好ましい。
【００９８】
次に、本発明の第２実施例を図10(a)と、図13から図17を用いて説明する。本実施例は、第１実施例の製造方法を、第１実施例の代表的な断面構造である図10(a)を用いて説明したものである。
【００９９】
本実施例の製造方法は以下の通りである。
（1）シリコン基板201上に電界効果トランジスタ230、シリサイド218、217等を形成し、応力制御膜209を上面全面に形成する。（図13）
（2）応力制御膜209の上面に、応力制御膜209を加工するマスク204を形成する。マスクパターンは、応力制御のための加工とコンタクトプラグ207形成のための加工の両方を兼ねるようにする。（図14）
（3）応力制御膜209をエッチングにより、加工する。（図15）
（4）層間絶縁膜203を形成し、コンタクトプラグ207の形成部分のみに孔を開ける。（図16）
（5）コンタクトプラグ207を形成する。（図17）
（6）上層の配線223、層間絶縁膜220等を形成する。（図10(a)）
本実施例によれば、応力制御膜209の応力制御の加工プロセスと、コンタクトプラグ形成のための自己整合コンタクトのプロセスが、同じマスクを用いて、同時に行うことができる。したがって、製造コストに優れた信頼性の高い半導体装置が得られるという効果が得られる。
【０１００】
なお、本実施例に示した製造方法は、第１実施例を製造する方法の一例に過ぎない。第１実施例の製造方法は、本実施例以外であっても構わない。
【０１０１】
次に、本発明の第３実施例を図4および、図18から図21を用いて説明する。図4はゲート長各世代の電界効果トランジスタのチャネル部分の応力を有限要素法により応力解析した結果を示すグラフ、図18は本発明の第３実施例である半導体装置の平面レイアウトを示す模式図、図19(a)は本発明の半導体装置の断面の模式図（図18のA−B線に沿った断面）、図19(b)は本発明の半導体装置の断面の模式図（図18のB−C線に沿った断面）、図20は従来の半導体装置の平面レイアウトを示す模式図、図21(a)は従来の半導体装置の断面の模式図（図20のA−B線に沿った断面）、図21(b)は本発明の半導体装置の断面の模式図（図20のB−C線に沿った断面）である。
【０１０２】
本実施例の、第１実施例との違いは、第１実施例においてはチャネル部分の応力制御を応力制御膜の形状によって行ったのに対し、本実施例では、STIの溝幅によって行っているという点である。
【０１０３】
本実施例の半導体装置は、図18に示すように、チャネル方向が＜１００＞軸に平行な複数のpチャネル型電界効果トランジスタがアクティブACT上に、STIを介して、互いに隣接するように配置された回路である。
【０１０４】
図18の平面レイアウトにおける断面構造A〜Cについての模式図を図19に示す。本実施例の半導体装置は、シリコン基板201の主面に形成した、複数のｐチャネル型電界効果トランジスタ230と、それらのトランジスタを分離する浅溝素子分離（STI）202で構成される。
【０１０５】
pチャネル型電界効果トランジスタは、n型ウェル231に形成されたp型ソース・ドレイン（232、233）と、ゲート絶縁膜234、ゲート電極235で構成され、ゲート電極235の上面、およびソース・ドレイン（232、233）の上面には、シリサイド237、238が形成される。また、ゲート絶縁膜234とゲート電極235、シリサイド237、238の側壁にはサイドウォール236が形成される。これらのトランジスタは、浅溝素子分離202によって、他のトランジスタとの絶縁がなされる。各材料、成膜方法、及び構造寸法は第1実施例に述べたものを用いても良い。
【０１０６】
ここで、前記ｐチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅よりも、狭くなるよう形成する。
【０１０７】
一例としては、pチャネル型トランジスタのアクティブに隣接するSTIの溝幅が可能な限り狭いくすることが好ましい。具体的には、0.25μm以下、より好ましくは、該半導体装置における最小加工寸法であることが望ましい。
【０１０８】
以下、本実施例の半導体装置の作用効果について説明する。
【０１０９】
初めに図20、図21を用いて、比較例の平面レイアウトの一例について説明する。該平面レイアウトは相補型電界効果トランジスタで構成される半導体装置の一部分に用いられる、複数のpチャネル型電界効果トランジスタ230で構成される回路レイアウトを示したものである。チャネル方向は＜１００＞軸方向である。複数のpチャネル型電界効果トランジスタ230が、ソース・ドレイン（232、233）領域を共有するように、STI（202l、202m、202n）を介して複数本配置されたアクティブACT上に形成される。このpチャネル型電界効果トランジスタの平面レイアウトはPLLの発振機等の相補型電界効果トランジスタを用いた半導体装置に多用されている。
【０１１０】
前述したように、ＬＳＩ等の半導体装置の開発においては、電界効果トランジスタのドレイン電流の向上が課題となっている。そこで本願発明者らは、前出の知見をもとに、応力（ひずみ）を用いてドレイン電流を向上させる平面レイアウトを考案した。
【０１１１】
相補型電界効果トランジスタを形成するのに用いられる浅溝素子分離（STI）は、トランジスタ等の素子を電気的に分離するために、必須なものであるが、STIは溝内が酸化されることにより体積膨張が発生するために、隣接するアクティブに強い圧縮応力を発生させる材料でもある。
【０１１２】
図20に示した比較例の平面レイアウトでは、チャネルに直角方向のSTI（202l、202m、202n）の溝幅が応力の観点から十分に制御されておらず、また、チャネルに平行方向については、シリサイド238の結晶化に伴う引張応力が発生しているため、pチャネル型電界効果トランジスタのドレイン電流を低下させる要因となっていた。
【０１１３】
そこで、本願発明者らは、STIの応力を利用して、チャネル部分に応力を負荷し、ドレイン電流を向上させることを検討した。前述のようにSTIの応力は、シリコン基板に形成された浅く狭い溝内が酸化されることによる体積膨張に起因するものである。溝幅が狭くなると、体積膨張に対する拘束が大きくなるため、隣接するアクティブに発生する圧縮応力は大きくなる。図4に示したゲート長各世代におけるチャネル部分の応力の変化を示したグラフにおいて、設計ルールの微細化が進むと応力が増加したのは、STIの溝が狭くなったことによる酸化起因応力の増加による寄与が大きい。特に0.25μm以下において応力の増加が大きくなる。
【０１１４】
本実施例の半導体装置は、pチャネル型電界効果トランジスタに隣接するSTI（202l、202m、202n）の溝幅（STIを介して隣接する隣のアクティブまでの距離）を、チャネルに平行、直角方向ともに、可能な限り狭くすることが好ましい。具体的には、0.25μm以下、より好ましくは、該半導体装置における最小加工寸法であることが望ましい。
【０１１５】
その結果、チャネル部分に、チャネルに直角、並行方向ともに、圧縮応力を与えることができるので、ドレイン電流を増加することができるという効果が得られる。
【０１１６】
また、この第３実施例によれば、レイアウト変更のみですむので、従来の製造工程をそのまま利用できるという効果が得られる。
【０１１７】
なお、本実施例は、本発明の形態の一つとして示したものである。本発明は、pチャネル型電界効果トランジスタに隣接するSTIの溝幅が、可能な限り狭く、具体的には0.25μm以下、より好ましくは、該半導体装置における最小加工寸法であることを特徴としているのであって、従来例に示したPLLに限定しているものではない。
【０１１８】
また、本実施例は、STIの溝幅を適正化するものである。ゲート電極、その他の構造については、本実施例以外であってもよい。
【０１１９】
次に、本発明の第４実施例を図22及び図23を用いて説明する。図22は本発明の第４実施例である半導体装置の平面レイアウトを示す模式図、図23(a)は本発明の半導体装置の断面の模式図（図22のA−B線に沿った断面）、図23(b)は本発明の半導体装置の断面の模式図（図22のB−C線に沿った断面）である。
【０１２０】
本実施例の、第１実施例との違いは、第１実施例においてはチャネル部分の応力制御を応力制御膜の形状によって行っていたのに対し、本実施例では、STIの溝幅によって行っているという点であり、第３実施例との違いは、トランジスタに隣接するSTIの溝幅の制御を、トランジスタを形成しないアクティブ（以下、ダミーアクティブ）で行っているという点である。
【０１２１】
本実施例の半導体装置は、図22に示すように、チャネル方向が＜１００＞軸方向であるpチャネル型電界効果トランジスタにより構成される回路において、ｐチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタに隣接する素子分離領域の溝幅よりも、狭くなるよう形成する。
【０１２２】
例えば、好ましくは、トランジスタの形成されるアクティブACTに隣接するSTIの溝幅が、可能な限り狭く、具体的には、0.25μm以下、より好ましくは、該半導体装置における最小加工寸法になるように、他のトランジスタあるいは、ダミーアクティブACT-DMが形成される。
【０１２３】
なお、ダミーアクティブACT-DMの形状は、トランジスタの形成されるアクティブACTと同様な形状である必要はない。例えば、ダミーアクティブ間のSTI（202i）は形成されなくても良い。
【０１２４】
以下、本実施例の半導体装置の作用効果について説明する。
【０１２５】
第３実施例のように、pチャネル型電界効果トランジスタが、チャネルに平行、直角方向ともに形成されている時には、隣接するSTIの溝幅を狭めるようにするために、互いの配置を変更することにより、ドレイン電流を増加させることができる。
【０１２６】
しかし、回路の端部や、他の電気回路との位置関係の都合により、隣接する位置にpチャネル型電界効果トランジスタが形成されていない場合、第３実施例の適用は、難しい面もある。
【０１２７】
そこで、本実施例のように、トランジスタの形成されないアクティブACT-DMを形成することにより、pチャネル型電界効果トランジスタに隣接するSTIの溝幅を、狭めることができる。
【０１２８】
これにより、回路の端部のpチャネル型電界効果トランジスタについても、チャネルに平行、直角方向ともに、圧縮応力を負荷することができるので、第3実施例同様、ドレイン電流を増加することが出来るという効果が得られる。
【０１２９】
また、本実施例によれば、第３実施例と同様に、レイアウト変更のみですむので、従来の製造工程をそのまま利用できるという効果が得られる。
【０１３０】
【発明の効果】
本発明によれば、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を効果的に実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の平面模式図（図９の部分拡大図）である。
【図２】チャネル方向が＜１００＞軸に平行な、ｎチャネル型及びｐチャネル型電界効果トランジスタのドレイン電流の応力依存性の実験結果を示すグラフである。
【図３】チャネル方向が＜１１０＞軸に平行な、ｎチャネル型及びｐチャネル型電界効果トランジスタのドレイン電流の応力依存性の実験結果を示すグラフである。
【図４】 ゲート長各世代のチャネル部分の応力を解析した結果を示すグラフである。
【図５】電界効果トランジスタの世代による相互コンダクタンス（Ｇｍ）の応力に対する依存性の違いを示した実験結果を示すグラフである。
【図６】ゲート電極を上面より内包するＳｉＮ膜の真性応力が、チャネル部分の応力に与える影響を解析した結果を示すグラフである。
【図７】ＳＴＩの酸化起因応力が、チャネル部分の応力に与える影響を解析した結果を示すグラフである。
【図８】本発明の第１実施例である半導体装置の電気回路図である。
【図９】本発明の第１実施例である半導体装置の平面模式図である。
【図１０】本発明の第１実施例である半導体装置の断面を示す模式図である。
【図１１】本発明のその他の第１実施例である半導体装置の平面模式図（図12の部分拡大図）である。
【図１２】本発明のその他の第１実施例である半導体装置の平面模式図である。
【図１３】本発明の第１実施例である半導体装置の製造工程の一部を示す断面模式図である。
【図１４】本発明の第１実施例である半導体装置の製造工程の一部を示す断面模式図である。
【図１５】本発明の第１実施例である半導体装置の製造工程の一部を示す断面模式図である。
【図１６】本発明の第１実施例である半導体装置の製造工程の一部を示す断面模式図である。
【図１７】本発明の第１実施例である半導体装置の製造工程の一部を示す断面模式図である。
【図１８】本発明の第３実施例である半導体装置の平面模式図である。
【図１９】本発明の第３実施例である半導体装置の断面模式図である。
【図２０】本発明の第３実施例である半導体装置の比較例の平面模式図である。
【図２１】本発明の第３実施例である半導体装置の比較例の断面模式図である。
【図２２】本発明の第４実施例である半導体装置の平面模式図である。
【図２３】本発明の第４実施例である半導体装置の断面模式図である。
【図２４】ゲート電極を上面より内包するＳｉＮ膜の膜厚が、チャネル部分の応力に与える影響を解析した結果を示すグラフである。
【符号の説明】
２０１ シリコン基板
２０２、２０２a〜２０２ｎ 浅溝素子分離
２０３、２２０ 層間絶縁膜
２０４ マスク
ACT、ACT1、ACT2 アクティブ
２２３、ML 配線
２０７、CONT コンタクトプラグ
２０９ 応力制御膜
２１０、N１、N2 ｎチャネル型電界効果トランジスタ
２１１、P-WELL ｐ型ウェル
２１２、２１３ ｎ型ソース・ドレイン
２１４、２３４ ゲート絶縁膜
２１５、２３５、FG ゲート電極
２１６、２３６、２１６a、２１６b サイドウォール
２１７、２１８ シリサイド
２３０、P1、P2 ｐチャネル型電界効果トランジスタ
２３１ ｎ型ウェル
２３２、２３３ ｐ型ソース・ドレイン
ACT-DM ダミーアクティブ

Claims (17)

  1. 半導体基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタを有する半導体装置であって、
    それぞれの前記電界効果トランジスタは、ゲート電極とそれに対応するソース及びドレインを備え、
    前記電界効果トランジスタのソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、
    前記ｎチャネル型電界効果トランジスタのチャネル部分の結晶と前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶とには圧縮ひずみが形成され、前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶の圧縮ひずみは、前記ｎチャネル型電界効果トランジスタのチャネル部分の結晶の圧縮ひずみより大きいことを特徴とする半導体装置。
  2. 半導体基板上に形成された、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタを有する半導体装置であって、
    それぞれの前記電界効果トランジスタは、ゲート電極とそれに対応するソース及びドレインを備え、
    前記電界効果トランジスタのソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、
    前記ｎチャネル型電界効果トランジスタのチャネル部分の結晶と前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶とには引張りひずみが形成され、前記ｎチャネル型電界効果トランジスタのチャネル部分の結晶の引張りひずみは、前記ｐチャネル型電界効果トランジスタのチャネル部分の結晶の引張りひずみより大きいことを特徴とする半導体装置。
  3. 半導体基板と、前記半導体基板上に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えたトランジスタからなる複数のｎチャネル型電界効果トランジスタ及び複数のｐチャネル型電界効果トランジスタと、前記トランジスタの上に形成される絶縁膜とを有し、
    前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、
    前記絶縁膜は引張り応力を有し、
    前記ｐチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜は、前記ｎチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜より薄く形成されることを特徴とする半導体装置。
  4. 請求項３において、前記絶縁膜より上に上端を有する層間絶縁膜と、前記層間絶縁膜の上に配線層を備えることを特徴とする半導体装置。
  5. 半導体基板と、前記半導体基板上に形成されたフィールド領域に囲まれた複数のアクティブ領域と、前記アクティブ領域に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えたトランジスタからなる複数のｎチャネル型電界効果トランジスタ及び複数のｐチャネル型電界効果トランジスタと、前記トランジスタの上に形成される絶縁膜と、を有し、
    前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、
    前記絶縁膜は引張り応力を有し、
    前記ｐチャネル型電界効果トランジスタの形成されたアクティブ領域に隣接するフィールド領域上には、前記複数のｎチャネル型電界効果トランジスタの隣接するものの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置。
  6. シリコン基板上に形成されたフィールド領域に囲まれた複数のアクティブ領域と、前記アクティブ領域に形成された、複数のｎチャネル型電界効果トランジスタと複数のｐチャネル型電界効果トランジスタを有する半導体装置において、
    それぞれの前記電界効果トランジスタのドレイン電流が主として流れる方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向であり、
    前記ｎチャネル型電界効果トランジスタと前記ｐチャネル型電界効果トランジスタの上部には引張り応力を有する絶縁膜が形成され、
    前記ｐチャネル型電界効果トランジスタの形成されたアクティブ領域に隣接するフィールド領域上には、前記複数のｎチャネル型電界効果トランジスタの隣接するものの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置。
  7. 半導体基板と、前記半導体基板上に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えたトランジスタからなる複数のｎチャネル型電界効果トランジスタ及び複数のｐチャネル型電界効果トランジスタと、前記トランジスタの上に形成される絶縁膜と、を有し、
    前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、
    前記絶縁膜は圧縮応力を有し、
    前記ｎチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜は、前記ｐチャネル型電界効果トランジスタの周囲であって、前記ソースとドレインを結ぶ方向に垂直な方向及び平行な方向に位置する領域に形成される前記絶縁膜より薄く形成されることを特徴とする半導体装置。
  8. 半導体基板と、前記半導体基板上に形成されたフィールド領域に囲まれた複数のアクティブ領域と、前記アクティブ領域に形成された、ゲート電極と、前記ゲート電極に対応するソースとドレインとを備えたトランジスタからなる複数のｎチャネル型電界効果トランジスタ及び複数のｐチャネル型電界効果トランジスタと、前記トランジスタの上に形成される絶縁膜と、を有し、
    前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、
    前記絶縁膜は圧縮応力を有し、
    前記ｎチャネル型電界効果トランジスタの形成されたアクティブ領域に隣接するフィールド領域上には、前記複数のｐチャネル型電界効果トランジスタの隣接するものの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置。
  9. シリコン基板上に形成されたフィールド領域に囲まれた複数のアクティブ領域と、前記アクティブ領域に形成された、複数のｎチャネル型電界効果トランジスタと複数のｐチャネル型電界効果トランジスタを有する半導体装置において、
    それぞれの前記電界効果トランジスタのドレイン電流が主として流れる方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向であり、
    前記ｎチャネル型電界効果トランジスタと前記ｐチャネル型電界効果トランジスタの上部には圧縮応力を有する絶縁膜が形成され、
    前記ｎチャネル型電界効果トランジスタの形成されたアクティブ領域に隣接するフィールド領域上には、前記複数のｐチャネル型電界効果トランジスタの隣接するものの間に位置する領域に形成される前記絶縁膜より薄い前記絶縁膜が形成されるか、或いは、前記絶縁膜を非設置とすることを特徴とする半導体装置。
  10. 半導体基板と、前記半導体基板上に浅溝素子分離領域を介して複数配置された素子形成領域と、前記素子形成領域に形成されたゲート電極と、前記ゲート電極に対応するソースとドレインとを備えたトランジスタからなる複数のｎチャネル型電界効果トランジスタ及び複数のｐチャネル型電界効果トランジスタと、前記トランジスタの上に形成される絶縁膜と、を有し、
    前記トランジスタのソースと対応するドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿った方向に形成され、
    前記ｐチャネル型電界効果トランジスタが形成された素子形成領域に隣接する浅溝素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタが形成された素子形成領域に隣接する浅溝素子分離領域の溝幅よりも、狭いことを特徴とする半導体装置。
  11. 請求項１０において、前記ｐチャネル型電界効果トランジスタが形成された素子形成領域に隣接し、前記ソースとドレインとを結ぶ方向に平行方向及び垂直方向に位置する浅溝素子分離領域の溝幅は、前記ｎチャネル型電界効果トランジスタが形成された素子形成領域に隣接し、前記ソースとドレインとを結ぶ方向に平行方向及び垂直方向に位置する浅溝素子分離領域の溝幅より狭くなるよう形成されていることを特徴とする半導体装置。
  12. 請求項１から１１のいずれか１項において、前記ｎチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトが、前記ｐチャネル型電界効果トランジスタのチャネル部にレーザを照射した際のラマン分光のラマンシフトより小さいことを特徴とする半導体装置。
  13. 請求項３から１１のいずれか１項において、前記絶縁膜は窒化珪素を主成分とすることを特徴とする半導体装置。
  14. 半導体基板にゲート電極と前記ゲート電極に対応するソース及びドレインを備えたｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタを形成する工程と、
    それぞれの前記電界効果トランジスタを被うように応力制御膜を堆積する工程と、
    前記応力制御膜の上にマスクを堆積してパターンニングする工程と、
    前記応力制御膜をエッチングする工程と、
    前記応力制御膜のエッチング後に層間絶縁膜を堆積する工程と、
    前記層間絶縁膜の上に前記トランジスタと電気的に連絡する配線層を形成する工程と、を備え、
    前記電界効果トランジスタのソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、
    前記応力制御膜に圧縮応力を残留させ、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｐチャネル型電界効果トランジスタのチャネル部分は、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｎチャネル型電界効果トランジスタのチャネル部分より大きな圧縮側のひずみを有するよう形成することを特徴とする半導体装置の製造方法。
  15. 請求項１４において、前記応力制御膜をエッチングする工程によって、コンタクトプラグを形成する領域における前記応力制御膜を除去すると共に、前記ｎチャネル型電界効果トランジスタの周囲における前記応力制御膜を前記ｐチャネル型電界効果トランジスタの周囲より薄くするか或いは除去することを特徴とする半導体装置の製造方法。
  16. 半導体基板にゲート電極と前記ゲート電極に対応するソース及びドレインを備えたｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタを形成する工程と、
    それぞれの前記電界効果トランジスタを被うように応力制御膜を堆積する工程と、
    前記応力制御膜の上にマスクを堆積してパターンニングする工程と、
    前記応力制御膜をエッチングする工程と、
    前記応力制御膜のエッチング後に層間絶縁膜を堆積する工程と、
    前記層間絶縁膜の上に前記トランジスタと電気的に連絡する配線層を形成する工程と、を備え、
    前記電界効果トランジスタのソースとドレインとを結ぶ方向は、＜１００＞結晶軸、若しくは、＜１００＞結晶軸と等価な軸に沿う方向に形成され、
    前記応力制御膜に引張り応力を残留させ、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｎチャネル型電界効果トランジスタのチャネル部分は、前記ソースとドレインを結ぶ方向に垂直な方向における前記ｐチャネル型電界効果トランジスタのチャネル部分より大きな引張り側のひずみを有するよう形成することを特徴とする半導体装置の製造方法。
  17. 請求項１６において、前記応力制御膜をエッチングする工程によって、コンタクトプラグを形成する領域における前記応力制御膜を除去すると共に、前記ｐチャネル型電界効果トランジスタの周囲における前記応力制御膜を前記ｎチャネル型電界効果トランジスタの周囲より薄くするか或いは除去することを特徴とする半導体装置の製造方法。
JP2002244523A 2002-08-26 2002-08-26 半導体装置およびその製造方法 Expired - Fee Related JP4030383B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002244523A JP4030383B2 (ja) 2002-08-26 2002-08-26 半導体装置およびその製造方法
US10/625,616 US7109568B2 (en) 2002-08-26 2003-07-24 Semiconductor device including n-channel fets and p-channel fets with improved drain current characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002244523A JP4030383B2 (ja) 2002-08-26 2002-08-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004087640A JP2004087640A (ja) 2004-03-18
JP4030383B2 true JP4030383B2 (ja) 2008-01-09

Family

ID=32052957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002244523A Expired - Fee Related JP4030383B2 (ja) 2002-08-26 2002-08-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7109568B2 (ja)
JP (1) JP4030383B2 (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183346A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US6936881B2 (en) 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7105908B2 (en) * 2003-09-05 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell having stepped boundary regions and methods of fabrication
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US20050116360A1 (en) * 2003-12-01 2005-06-02 Chien-Chao Huang Complementary field-effect transistors and methods of manufacture
US7129139B2 (en) * 2003-12-22 2006-10-31 Intel Corporation Methods for selective deposition to improve selectivity
KR101025761B1 (ko) 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
US7101765B2 (en) * 2004-03-31 2006-09-05 Intel Corporation Enhancing strained device performance by use of multi narrow section layout
US7190033B2 (en) * 2004-04-15 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of manufacture
DE102005005327A1 (de) * 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
SG119256A1 (en) * 2004-07-28 2006-02-28 Taiwan Semiconductor Mfg Semiconductor-on-insulator chip with <100> oriented transistors
DE102004036971B4 (de) * 2004-07-30 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bewertung lokaler elektrischer Eigenschaften in Halbleiterbauelementen
JP2008508716A (ja) * 2004-07-30 2008-03-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスの技術分野において局所的電気的特徴を評価するための技術
KR100541656B1 (ko) * 2004-08-03 2006-01-11 삼성전자주식회사 성능이 향상된 ｃｍｏｓ 소자 및 그 제조 방법
JP5017771B2 (ja) * 2004-08-20 2012-09-05 日本電気株式会社 相補型電界効果型トランジスタ、および電界効果型トランジスタの製造方法
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs
KR100585180B1 (ko) * 2005-02-21 2006-05-30 삼성전자주식회사 동작 전류가 개선된 반도체 메모리 소자 및 그 제조방법
JP2006245408A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路および半導体装置
US7205639B2 (en) * 2005-03-09 2007-04-17 Infineon Technologies Ag Semiconductor devices with rotated substrates and methods of manufacture thereof
JP4617943B2 (ja) * 2005-03-18 2011-01-26 株式会社日立製作所 力学量測定装置
US7348611B2 (en) * 2005-04-22 2008-03-25 International Business Machines Corporation Strained complementary metal oxide semiconductor (CMOS) on rotated wafers and methods thereof
JP4936418B2 (ja) * 2005-05-17 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法、及び半導体装置の設計プログラム
US7060549B1 (en) * 2005-07-01 2006-06-13 Advanced Micro Devices, Inc. SRAM devices utilizing tensile-stressed strain films and methods for fabricating the same
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
JP4546371B2 (ja) * 2005-09-20 2010-09-15 パナソニック株式会社 半導体装置およびその製造方法
JP4618068B2 (ja) * 2005-09-21 2011-01-26 ソニー株式会社 半導体装置
JP4787593B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 半導体装置
US7221024B1 (en) * 2005-10-27 2007-05-22 International Business Machines Corporation Transistor having dielectric stressor elements for applying in-plane shear stress
US7420202B2 (en) * 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
JP2007134577A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置
US20070108526A1 (en) * 2005-11-14 2007-05-17 Toshiba America Electronic Components, Inc. Strained silicon CMOS devices
JP4963175B2 (ja) * 2005-11-21 2012-06-27 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置、及び電子機器
JP4764160B2 (ja) * 2005-12-21 2011-08-31 株式会社東芝 半導体装置
JP2007258330A (ja) 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007130240A1 (en) * 2006-04-28 2007-11-15 Advanced Micro Devices , Inc. A transistor having a channel with tensile strain and oriented along a crystallographic orientation with increased charge carrier mobility
DE102006019835B4 (de) * 2006-04-28 2011-05-12 Advanced Micro Devices, Inc., Sunnyvale Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
US7719089B2 (en) * 2006-05-05 2010-05-18 Sony Corporation MOSFET having a channel region with enhanced flexure-induced stress
JP5080844B2 (ja) * 2006-05-19 2012-11-21 パナソニック株式会社 半導体装置及びその製造方法
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
JP2008016475A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US8569858B2 (en) * 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
JP5132943B2 (ja) * 2007-01-24 2013-01-30 パナソニック株式会社 半導体装置
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
US7952910B2 (en) * 2007-02-02 2011-05-31 Oracle America, Inc. Memory device with split power switch
US20100019325A1 (en) * 2007-03-05 2010-01-28 Hidetatsu Nakamura Semiconductor device
JP2008218881A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
WO2008120378A1 (ja) 2007-03-29 2008-10-09 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US20080246061A1 (en) * 2007-04-03 2008-10-09 United Microelectronics Corp. Stress layer structure
US7816198B2 (en) * 2007-07-10 2010-10-19 Infineon Technologies Ag Semiconductor device and method for manufacturing the same
JP5347250B2 (ja) * 2007-08-20 2013-11-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
JP4568336B2 (ja) * 2008-02-21 2010-10-27 株式会社東芝 半導体装置、およびその製造方法
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
JP5295651B2 (ja) * 2008-06-13 2013-09-18 株式会社東芝 乱数生成装置
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8008802B2 (en) * 2009-03-03 2011-08-30 Leonard Thomas W Bi-level switching with power packs
US8159009B2 (en) * 2009-11-19 2012-04-17 Qualcomm Incorporated Semiconductor device having strain material
JP5531848B2 (ja) * 2010-08-06 2014-06-25 富士通セミコンダクター株式会社 半導体装置、半導体集積回路装置、ＳＲＡＭ、Ｄｔ−ＭＯＳトランジスタの製造方法
JP2013055238A (ja) * 2011-09-05 2013-03-21 Seiko Instruments Inc 半導体装置
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
JP5712985B2 (ja) * 2012-08-27 2015-05-07 ソニー株式会社 半導体装置
JP5712984B2 (ja) * 2012-08-27 2015-05-07 ソニー株式会社 半導体装置
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
WO2016200971A1 (en) 2015-06-08 2016-12-15 Synopsys, Inc. Substrates and transistors with 2d material channels on 3d geometries

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603848A (en) * 1969-02-27 1971-09-07 Tokyo Shibaura Electric Co Complementary field-effect-type semiconductor device
JPS6052052A (ja) 1983-08-31 1985-03-23 Fujitsu Ltd 相補型ｍｉｓ半導体装置
JPS6448462A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Semiconductor device
JPH06232170A (ja) 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US5534713A (en) 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
JP3311940B2 (ja) 1996-09-17 2002-08-05 株式会社東芝 半導体装置及びその製造方法
JP4258034B2 (ja) 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
KR100296130B1 (ko) * 1998-06-29 2001-08-07 박종섭 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
KR100265350B1 (ko) 1998-06-30 2000-09-15 김영환 매립절연층을 갖는 실리콘 기판에서의 반도체소자 제조방법
JP3179420B2 (ja) 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP2000243854A (ja) 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2001024468A (ja) 1999-07-09 2001-01-26 Toyo Commun Equip Co Ltd 圧電振動子の電極膜構造
KR100767950B1 (ko) * 2000-11-22 2007-10-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7109568B2 (en) 2006-09-19
US20040217448A1 (en) 2004-11-04
JP2004087640A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
JP4030383B2 (ja) 半導体装置およびその製造方法
JP5380567B2 (ja) 半導体装置
JP3997089B2 (ja) 半導体装置
KR100562441B1 (ko) 반도체장치
JP4173658B2 (ja) 半導体装置及びその製造方法
US20090179251A1 (en) Device and design structures for memory cells in a non-volatile random access memory and methods of fabricating such device structures
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
JP3506694B1 (ja) Ｍｏｓｆｅｔデバイス及びその製造方法
JP2006504267A (ja) ダブルおよびトリプルゲートｍｏｓｆｅｔデバイス、およびこれらのｍｏｓｆｅｔデバイスを製造する方法
TW200945556A (en) Semiconductor device and method of manufacturing semiconductor device
US7964467B2 (en) Method, structure and design structure for customizing history effects of soi circuits
US20150035059A1 (en) Method, structure and design structure for customizing history effects of soi circuits
US7374980B2 (en) Field effect transistor with thin gate electrode and method of fabricating same
US20230290855A1 (en) Transistor structure having an air spacer and method for making the same
US20230411473A1 (en) Self-aligned gate jumper connecting adjacent gates
JP2005197676A (ja) 半導体装置及びその製造方法
WO2021241072A1 (ja) 半導体装置
KR20090024030A (ko) 반도체 집적 회로 장치 및 그 제조 방법
CN118073370A (zh) 半导体器件
US7700428B2 (en) Methods of fabricating a device structure for use as a memory cell in a non-volatile random access memory
US7804124B2 (en) Device structures for a memory cell of a non-volatile random access memory and design structures for a non-volatile random access memory
JP2007273526A (ja) 半導体集積回路装置の製造方法
JP2006156568A (ja) 半導体装置
KR20040041876A (ko) 반도체 소자의 게이트 산화막 형성 방법
JPH10223749A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Ref document number: 4030383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees