JP4026593B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP4026593B2 JP4026593B2 JP2003429996A JP2003429996A JP4026593B2 JP 4026593 B2 JP4026593 B2 JP 4026593B2 JP 2003429996 A JP2003429996 A JP 2003429996A JP 2003429996 A JP2003429996 A JP 2003429996A JP 4026593 B2 JP4026593 B2 JP 4026593B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- current
- voltage
- matching
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
図1において、送受信装置は、送信装置と受信装置とも半導体集積回路で構成されている。入力端子1には‘1’,‘0’のデータ信号VINが入力され、インバータINV1を通して反転されたデータ信号がNMOSトランジスタQN1,QN4のゲートに入力し、インバータINV1を通して反転されたデータ信号を更にインバータINV2で反転されたデータ信号がNMOSトランジスタQN2,QN3のゲートに入力している。NMOSトランジスタQN1,QN3のソースは共に定電流源IHを介して低電位点(基準電位点)VEEに接続し、NMOSトランジスタQN2,QN4のソースは共に定電流源ILを介して低電位点(基準電位点)VEEに接続している。また、NMOSトランジスタQN1,QN2のドレインは共にラインL1を介して出力端子2に接続し、NMOSトランジスタQN3,QN4のドレインは共にラインL2を介して出力端子3に接続している。従って、インバータINV1の出力が‘1’のときNMOSトランジスタQN1,QN4が同時にオンして、ラインL1には出力端子2から定電流IHをNMOSトランジスタQN1を通して低電位点VEEへ流すことができ、ラインL2には出力端子3から定電流ILをNMOSトランジスタQN4を通して低電位点VEEへ流すことができる。また、インバータINV1の出力が‘0’のときNMOSトランジスタQN2,QN3が同時にオンして、ラインL2には出力端子3から定電流ILをNMOSトランジスタQN2を通して低電位点VEEへ流すことができ、ラインL2には出力端子3から定電流IHをNMOSトランジスタQN3を通して低電位点VEEへ流すことができる。すなわち、データ入力信号VINが‘0’のときには、ラインL1,L2(即ち伝送路4,5)にはそれぞれ定電流IH,ILを流すことができ、入力信号VINが‘1’のときには、ラインL1,L2(即ち伝送路4,5)にはそれぞれ定電流IL,IHを流すことができる。
低インピーダンス回路手段12は、ゲートに供給される電圧によって前記電流電圧変換機能を有するPMOSトランジスタQP1のドレイン(及びゲート)と前記受信ノード6との間に流れる電流を制御する電流制御機能を備えたNMOSトランジスタQN5と、このNMOSトランジスタQN5のソース側の電圧を反転し、その反転電圧を制御信号としてNMOSトランジスタQN5のゲートにフィードバックする電圧反転手段としてのインバータINV3と、で構成されている。
Claims (5)
- 差動電流駆動方式のデータ転送の受信装置であって、
差動電流信号を受信する受信ノードと、
前記受信ノードからの差動電流信号に対応した電圧に変換する電流電圧変換手段と、
前記受信ノードと前記電流電圧変換手段との間に設けられて、前記受信ノードの入力インピーダンスとして前記受信ノードに接続する送信側伝送路の特性インピーダンス以下のインピーダンスを生成可能なインピーダンス回路手段を含み、前記入力インピーダンスを前記送信側伝送路の特性インピーダンスに整合させる低インピーダンス整合手段と、
前記電流電圧変換手段からの差動電圧信号が比較信号として入力され、その比較結果を出力データとするコンパレータと、
を具備したことを特徴とする受信装置。 - 前記低インピーダンス回路手段は、
前記電流電圧変換手段と前記受信ノードとの間に流れる電流を制御する電流制御手段と、
前記電流制御手段の出力端の電圧を反転し、その反転電圧を制御信号として前記電流制御手段に供給する電圧反転手段と、
で構成されることを特徴とする請求項1記載の受信装置。 - 前記インピーダンス整合手段は、前記送信側伝送路とのインピーダンス整合に必要なインピーダンスのうち、整合に必要なインピーダンスより少ないインピーダンスを前記低インピーダンス回路手段によって生成し、整合に必要な不足分のインピーダンスを抵抗で補う構成としたことを特徴とする請求項1記載の受信装置。
- 前記インピーダンス整合手段は、前記低インピーダンス回路手段によって生成されるインピーダンスをほぼ零とし、整合に必要なインピーダンスのほぼ全部を抵抗で補う構成としたことを特徴とする請求項1記載の受信装置。
- 前記電流電圧変換手段は、第1導電型のMOSトランジスタを含み、
前記第1導電型のMOSトランジスタは、ソースが第1の電源に接続され、ドレインとゲートが共通に接続され、ドレインが前記電流電圧変換手段の出力であり、
前記インピーダンス整合手段は、第2導電型のMOSトランジスタ及びインバータを含み、
前記インバータの入力は前記受信ノードに接続され、
前記第2導電型のMOSトランジスタは、ソースが前記受信ノードに接続され、ドレインが前記
第1導電型のMOSトランジスタのドレインに接続され、ゲートが前記インバータの出力に接続される、
ことを特徴とする請求項1記載の受信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429996A JP4026593B2 (ja) | 2003-12-25 | 2003-12-25 | 受信装置 |
CNB2004100967285A CN1317826C (zh) | 2003-12-25 | 2004-12-01 | 接收装置 |
DE602004014238T DE602004014238D1 (de) | 2003-12-25 | 2004-12-09 | Empfangsvorrichtung |
EP04029184A EP1548944B1 (en) | 2003-12-25 | 2004-12-09 | Receiving device |
US11/019,191 US7176709B2 (en) | 2003-12-25 | 2004-12-23 | Receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429996A JP4026593B2 (ja) | 2003-12-25 | 2003-12-25 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191864A JP2005191864A (ja) | 2005-07-14 |
JP4026593B2 true JP4026593B2 (ja) | 2007-12-26 |
Family
ID=34545018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003429996A Expired - Fee Related JP4026593B2 (ja) | 2003-12-25 | 2003-12-25 | 受信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7176709B2 (ja) |
EP (1) | EP1548944B1 (ja) |
JP (1) | JP4026593B2 (ja) |
CN (1) | CN1317826C (ja) |
DE (1) | DE602004014238D1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4518321B2 (ja) * | 2004-05-28 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | データ伝送装置、及び受信装置 |
WO2006102666A1 (en) * | 2005-03-23 | 2006-09-28 | Qualcomm Incorporated | Current mode interface for off-chip high speed communication |
KR100588752B1 (ko) * | 2005-04-26 | 2006-06-12 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 전송 시스템 |
JP4816152B2 (ja) * | 2005-05-02 | 2011-11-16 | セイコーエプソン株式会社 | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 |
KR100706580B1 (ko) * | 2005-07-13 | 2007-04-13 | 삼성전자주식회사 | 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법 |
US7983347B2 (en) * | 2006-04-27 | 2011-07-19 | Panasonic Corporation | Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines |
EP1906534B1 (de) * | 2006-09-28 | 2011-01-12 | ABB Technology AG | Verfahren zum Bestimmen einer Einschaltschwelle und elektronische Schaltungsanordnung zur Durchführung des Verfahrens |
KR100863127B1 (ko) | 2006-12-22 | 2008-10-15 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 데이터 전송 시스템 |
JP2008182570A (ja) * | 2007-01-25 | 2008-08-07 | Nec Electronics Corp | 送信装置、受信装置および送受信システム |
TWI339494B (en) | 2007-03-19 | 2011-03-21 | Chimei Innolux Corp | Impedance matching circuit and impedance matching method and personal computer using the impedance matching circuit |
US8502566B2 (en) * | 2007-05-31 | 2013-08-06 | Qualcomm, Incorporated | Adjustable input receiver for low power high speed interface |
US7800414B2 (en) | 2008-09-12 | 2010-09-21 | Magnachip Semiconductor Ltd. | Differential current driving type data transmission system |
US20110128089A1 (en) * | 2008-11-28 | 2011-06-02 | Kohei Teramoto | Signal transmission device |
KR101030957B1 (ko) * | 2008-12-29 | 2011-04-28 | 주식회사 실리콘웍스 | 차동전류 구동 방식의 인터페이스 시스템 |
US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
KR20160105091A (ko) * | 2015-02-27 | 2016-09-06 | 에스케이하이닉스 주식회사 | 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 |
CN108337010B (zh) * | 2018-01-03 | 2020-02-18 | 浙江大学 | 一种基于载波加强技术的射频接收器 |
US10365682B1 (en) * | 2018-09-12 | 2019-07-30 | Realtek Semiconductor Corp. | Multi-mode clock transmission network and method thereof |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794941A (en) * | 1972-05-08 | 1974-02-26 | Hughes Aircraft Co | Automatic antenna impedance tuner including digital control circuits |
DE3685006D1 (de) * | 1985-12-16 | 1992-05-27 | Siemens Ag | Optischer empfaenger. |
JPH0779231B2 (ja) | 1986-06-20 | 1995-08-23 | 富士通株式会社 | インタフェイス回路 |
US4745365A (en) * | 1986-12-31 | 1988-05-17 | Grumman Aerospace Corporation | Digital receiver with dual references |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
JP2919012B2 (ja) | 1990-07-30 | 1999-07-12 | 日本電信電話株式会社 | 整合回路 |
US5317214A (en) * | 1993-03-09 | 1994-05-31 | Raytheon Company | Interface circuit having differential signal common mode shifting means |
JP3139868B2 (ja) | 1993-03-10 | 2001-03-05 | 株式会社東芝 | 入力回路 |
JPH08162942A (ja) | 1994-11-29 | 1996-06-21 | Mitsubishi Electric Corp | 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム |
US5578943A (en) * | 1995-01-05 | 1996-11-26 | Bell-Northern Research Ltd. | Signal transmitter and apparatus incorporating same |
US5578939A (en) * | 1995-01-23 | 1996-11-26 | Beers; Gregory E. | Bidirectional transmission line driver/receiver |
DE19533274A1 (de) | 1995-09-08 | 1997-03-13 | Thomson Brandt Gmbh | Empfängerschaltung mit konstanten Eingangswiderstand |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP3544533B2 (ja) | 2001-06-15 | 2004-07-21 | 松下電器産業株式会社 | 信号伝送回路 |
JP3788928B2 (ja) * | 2001-11-01 | 2006-06-21 | 株式会社ルネサステクノロジ | 抵抗可変器 |
US7702293B2 (en) * | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
JP3807407B2 (ja) | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
US6924660B2 (en) * | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
-
2003
- 2003-12-25 JP JP2003429996A patent/JP4026593B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-01 CN CNB2004100967285A patent/CN1317826C/zh not_active Expired - Fee Related
- 2004-12-09 EP EP04029184A patent/EP1548944B1/en not_active Expired - Fee Related
- 2004-12-09 DE DE602004014238T patent/DE602004014238D1/de not_active Expired - Fee Related
- 2004-12-23 US US11/019,191 patent/US7176709B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005191864A (ja) | 2005-07-14 |
US20050140424A1 (en) | 2005-06-30 |
DE602004014238D1 (de) | 2008-07-17 |
US7176709B2 (en) | 2007-02-13 |
CN1317826C (zh) | 2007-05-23 |
EP1548944B1 (en) | 2008-06-04 |
EP1548944A3 (en) | 2006-05-31 |
EP1548944A2 (en) | 2005-06-29 |
CN1638279A (zh) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4026593B2 (ja) | 受信装置 | |
US7088166B1 (en) | LVDS input circuit with extended common mode range | |
US6603348B1 (en) | Center tap level control for current mode differential driver | |
US7501853B2 (en) | Data processing circuit | |
KR100305492B1 (ko) | 저전압 차동 스윙 상호 접속 버퍼 회로 | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
US7352207B2 (en) | Output driver with common mode feedback | |
JP3967321B2 (ja) | 半導体集積回路 | |
CN107276869B (zh) | 电子设备、用于数据传输的方法和电子*** | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
US7109759B2 (en) | Voltage mode current-assisted pre-emphasis driver | |
US7528636B2 (en) | Low differential output voltage circuit | |
KR100630133B1 (ko) | 전류 드라이버회로 | |
US9628076B2 (en) | Transmission circuit and semiconductor integrated circuit | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
JP2003298395A (ja) | 差動終端抵抗調整回路 | |
JP2002314397A (ja) | 差動信号出力回路 | |
KR20110114470A (ko) | 반도체 장치 | |
US6218884B1 (en) | Cancellation of Ron resistance for switching transistor in LVDS driver output | |
JP6464638B2 (ja) | 送信回路および半導体集積回路 | |
Sim et al. | A 1-Gb/s bidirectional I/O buffer using the current-mode scheme | |
JP2015091092A (ja) | ドライバ回路および半導体集積回路装置 | |
JP2015019160A (ja) | ドライバ回路、それを用いた差動トランスミッタ、電子機器、産業機器 | |
US5633602A (en) | Low voltage CMOS to low voltage PECL converter | |
US6703864B2 (en) | Buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |