JP4025654B2 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP4025654B2 JP4025654B2 JP2003020863A JP2003020863A JP4025654B2 JP 4025654 B2 JP4025654 B2 JP 4025654B2 JP 2003020863 A JP2003020863 A JP 2003020863A JP 2003020863 A JP2003020863 A JP 2003020863A JP 4025654 B2 JP4025654 B2 JP 4025654B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- switch
- transmission
- die pad
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、高周波モジュールに関し、特にマルチバンド用移動無線端末に好適に用いられ、分波器(ダイプレクサ)、スイッチ、および低域通過フィルタを少なくとも備えた送信用の高周波モジュールに関するものである。
【0002】
【従来技術】
近年、1台の携帯電話機内に2つ以上の送受信系を搭載するマルチバンド方式を採用した携帯電話機が提案されている。マルチバンド方式の携帯電話機は、地域性や使用目的等に合った送受信系を選択して送受信することができるようにした利便性の高い機器として期待されているものである。
【0003】
通信帯域の異なる複数の送受信系としてGSM/DCSの2方式を搭載したデュアルバンド方式の携帯電話機が普及している。
【0004】
デュアルバンド方式の携帯電話機では各送受信系の構成に必要な回路を搭載する必要があるが、それぞれ個別の専用部品を用いて回路を構成すれば、機器の大型化、高コスト化を招来することとなる。そこで、共通可能な回路部分は、可及的に共通化するようにして機器の小型化、低コスト化を有利に展開する事が要請されている。またさらに、携帯電話の大部分の電力を消費する送信用電力増幅器の電力付加効率を向上させることが要求されている。
【0005】
このような要求に対して、例えば、特許文献1には小型化を図るデュアルバンド用高周波スイッチモジュールASM1が開示されている。
【0006】
図8は、このデュアルバンド用高周波スイッチモジュールASM1を示すもので、通過帯域の異なる2つの送受信系を各送受信系に分けるノッチ回路からなる分波回路と、前記各送受信系を送信系と受信系に切りかえるスイッチ回路SWと、各送信系に配置された低域通過フィルタLPFとから構成される。
【0007】
前記分波回路はLC素子が並列接続されたノッチ回路を2つ用い、各ノッチ回路の一端同士は接続されて2系統の送受信系に共通の共通端子とされ、一方、各ノッチ回路の他端は各スイッチ回路SWに接続されている。
【0008】
各スイッチ回路SWは、それぞれ、例えば、ダイオード2個、高周波チョーク用のインダクタ素子1個、バイアス電流制御用の抵抗1個、約4分の1波長のインダクタ素子1個より構成される。
【0009】
各スイッチ回路の送信側には、低域通過フィルタLPFがそれぞれ接続されている。低域通過フィルタLPFは、送信信号の基本波を通過させて高調波成分を減衰する機能を持ち、インダクタ素子とコンデンサより構成されている。
【0010】
【特許文献1】
特開平11−225088号公報
【0011】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に開示されるように、分波器、スイッチ、低域通過フィルタを一体化してモジュール化する場合、以下に述べるような課題が存在する。
【0012】
まず、従来のモジュールにおいては、送受信を切替えるスイッチにダイオードを用いており、各送受信系におけるスイッチ1つにつき、ダイオード2個、高周波チョーク用のインダクタ素子1個、バイアス電流制御用の抵抗1個、約4分の1波長のインダクタ素子1個が少なくとも必要である。そのため、多層基板の上面にダイオード等の表面実装部品が必要となり、高周波モジュールの小型化の要求に逆行することとなる。特に、マルチバンド化が進み、1つのモジュールで更に多くのバンドに対応する必要が生じた場合、バンド数に比例した表層のスペースが必要となり、ますます小型化の実現が困難な状況となる。
【0013】
また、ダイオードを用いた高周波スイッチを備えた、従来の高周波モジュールでは、ダイオードを駆動するために数ミリアンペアのバイアス電流が必要であり、機器の低消費電力化の市場要求に対する課題の一つとなっている。
【0014】
ただし、高周波モジュールを構成する素子として高周波半導体集積回路素子を用いるとしても、送受信切替え機能の他にバンド切替え機能をも高周波半導体集積回路素子で行う回路構成を採用すると、以下の3点の課題が生ずる。
【0015】
第1に、高周波半導体集積回路素子は、オンになる経路の両端が丁度50オームで整合が取れるとは限らないため、アンテナ端子に高周波半導体回路を直接に接続すると、両者の間のインピーダンス整合手段がなくなってしまう。逆に、インピーダンス整合用の素子を新たに追加すると、高周波モジュールの小型化と低ロス化に逆行することとなる。
【0016】
第2に、高周波半導体集積回路素子は、受動素子に比較して高電圧サージに対する耐性が弱いという欠点がある。このため、アンテナ端子に高周波半導体集積回路素子を直接に接続すると、携帯電話の外部よりアンテナ端子を介して入力した高電圧サージが、直接的に高周波半導体集積回路素子に入力されることになるため、該高周波半導体集積回路素子の破壊確率が高まり、高周波モジュールの信頼性が低下するという課題が生ずる。
【0017】
第3に、マルチバンド対応のモジュールにおいては、あるシステムの高調波成分の周波数帯域が、他のシステムの基本波の周波数帯域とオーバーラップしている場合があり、このような場合、送受信切替え機能の他にバンド切替え機能をも高周波半導体集積回路素子で行う回路構成を採用すると、半導体集積回路素子の内部パターンの干渉により、あるシステムの高調波成分が、他のシステムの経路を介してアンテナ端子まで伝送され、高調波成分の減衰量が不足するという課題が生ずる。
【0018】
従って、本発明は、かかる課題を解消するためになされたもので、送受信切替えスイッチを小型化し、消費電流を低減し、アンテナ端子とスイッチの間の整合を調整する手段を与え、かつ、スイッチの高電圧サージに対する耐性を向上し、モジュール全体として小型化、低ロス化、高アイソレーション化を実現することを目的とする。
【0019】
【課題を解決するための手段】
本発明の高周波モジュールは、アンテナ端子に接続され通過帯域の異なる複数の送受信系を各送受信系に分ける分波器と、該分波器に接続され前記各送受信系を送信系と受信系に切り替えるスイッチと、前記送信系の通過帯域での送信信号の高調波成分を減衰する低域通過フィルタとを、少なくとも備えてなる高周波モジュールにおいて、前記スイッチが、高周波部品として、誘電体層と導体層が積層されてなる多層基板の上面に表面実装されて構成され、前記分波器、前記低域通過フィルタが、前記多層基板の上面に表面実装された部品および/または前記多層基板に内蔵された素子で構成されており、前記多層基板の上面の導体層にダイパッドを備え、前記多層基板の下面に、前記高周波モジュールと外部回路とを接続するための信号用端子パターン、接地用端子パターンおよびバイアス用端子パターンが形成され、前記多層基板の下面の中央部に接地用端子パターンが形成されており、前記スイッチが前記ダイパッドを介して前記多層基板に実装され、前記ダイパッドが、前記多層基板の下面の前記接地用端子パターンに複数のビアホール導体を介して接続されており、該ビアホール導体が、前記ダイパッドの外周付近に少なくとも3つ以上備えられ、前記多層基板の積層方向に透視した平面において前記ビアホール導体を頂点とする多角形が前記スイッチを構成する素子の実装面を包含することを特徴とする。
【0020】
このような高周波モジュールでは、分波器から電力増幅器までを構成する回路要素を一体化して小型化できるとともに、各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なうことができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図ることができる。
【0021】
また、スイッチが高周波部品で形成され、該スイッチが前記多層基板の上面に搭載されることで、従来のようにダイオード、インダクタ素子、キャパシタ素子のそれぞれを複数個、多層基板上面に搭載するかまたは多層基板に内蔵する場合に比べてスイッチを小型化できるとともに、多層基板の部分でスイッチが搭載された面の下側の部分にスイッチ以外の回路素子を内蔵することができ、モジュール全体としても小型化が可能となる。また、スイッチ部を構成する部品点数が減少することにより、製造工程の短縮化を計ることができる。小型化と製造工程短縮化にともないコスト削減が可能となる。さらに、ダイオードのオン/オフには10mAオーダーのバイアス電流が必要であるのに対して高周波部品、特に高周波半導体集積回路素子を用いたスイッチのオン/オフには0.5mAオーダーの電流しか必要としないため、消費電流の低減化を計ることが出来る。
【0022】
また、通過帯域の異なる複数の送受信系を各送受信系に分ける機能を高周波部品で形成されたスイッチに付与せず、アンテナ端子とスイッチの間に備えられ、多層基板の上面に表面実装された部品および/または前記多層基板に内蔵された素子で構成された分波器で行うことにより、スイッチのロスが最小となるためのインピーダンス調整機能を分波器を構成する素子で兼用することができ、整合のために新たな素子を設けることなくロスが最小となるような調整をすることができる。
【0023】
また、通過帯域の異なる複数の送受信系を各送受信系に分ける機能を高周波部品で形成されたスイッチに付与せず、アンテナ端子とスイッチの間に備えられ、多層基板の上面に表面実装された部品および/または前記多層基板に内蔵された素子で構成された分波器で行うことにより、アンテナ端子に入力した高電圧サージが高周波部品で形成されたスイッチに直接的に入力されることなく、分波器やその前後に備えられたフィルタの減衰機能に応じて減衰された後に間接的に該スイッチに入力することとなり、スイッチひいては高周波モジュールの耐高電圧に関する信頼性を向上することができる。
【0024】
また、本発明の高周波モジュールにおいては、前記多層基板下面の周辺部に、前記高周波モジュールと外部とを接続するための信号用端子パターン、接地用端子パターン、バイアス用端子パターンが形成され、前記多層基板下面の中央部に接地用端子パターンが形成されている。
【0025】
このような高周波モジュールでは、第一に、多層基板の積層方向への透視図において、多層基板内に素子を構成可能な面積に対する多層基板を外部基板に実装するために必要な面積の割合を最小限に留めることが可能となり、回路素子の密度を最大限に向上させることができる。第二に、多層基板の下面の中央部に接地用端子パターンが形成されたことにより、多層基板に内蔵された素子のグランドが安定化されるとともに、高周波モジュールの放熱特性を向上させることができ、温度上昇によって電力増幅器の出力電力、電力付加効率等の特性が劣化する不具合を防止することができる。
【0026】
また、本発明の高周波モジュールでは、前記スイッチがGaAs(ガリウム砒素)化合物を主成分とする基板上に回路パターンが形成された高周波半導体集積回路素子によって形成することが望ましく、かかる構成によって、多層基板の上面に実装されるスイッチのサイズを小型化しかつ通過ロスを減少することが可能となる。また、多層基板としてアルミナやガラスセラミックスなどのセラミック材料を用いる場合、一般的なSi化合物よりもGaAs化合物の方が体積膨張率としてセラミック材料に近い値となるため、スイッチを多層基板にベアチップ実装した場合に、実装信頼性の向上を図ることができる。
【0027】
さらに、本発明の高周波モジュールは、前記多層基板の上面の導体層にダイパッドを備え、前記スイッチが該ダイパッドを介して前記多層基板に実装されており、かかる構成によって、前記スイッチの実装状態のバラツキが、多層基板に内蔵された素子の特性のバラツキに影響することを防止できる。
【0028】
また、上記の場合、前記ダイパッドの面積が、前記スイッチの実装面の面積よりも大きいことが望ましく、かかる構成によって、前記スイッチを前記多層基板に実装する際に多層基板に対するスイッチの実装位置がバラツキを生じたとしても、十分な大きさのダイパッドを備えていることによってスイッチの影響を遮蔽し、多層基板に内蔵された素子の特性を安定化させることができる。
さらに、本発明の高周波モジュールは、前記ダイパッドが、前記多層基板の下面の接地用端子パターンに1個または複数のビアホール導体を介して接続されている。このような高周波モジュールでは、前記ダイパッドをグランドとして安定化することが可能となり、多層基板に内蔵された2つ以上の素子が前記ダイパッドを介して干渉するのを防止することができる。すなわち、素子間のアイソレーションを確保することが可能となる。そこで、第一に、送信系から耐電圧の低い表面波フィルタ等の属する受信系へのアイソレーションを減少することが可能となる。第二に、上記アイソレーション向上の別の効果として、送受信系のロスを低減することができる。
またさらに、本発明の高周波モジュールによれば、前記ダイパッドと接地用端子パターンを接続するビアホール導体が、ダイパッドの外周付近に少なくとも3つ以上備えられ、多層基板の積層方向に透視した平面図において該ビアホール導体を頂点とする多角形が前記スイッチの実装面を包含する。このような高周波モジュールでは、最小限の個数のビアホール導体で前記ダイパッドのグランドの安定化を計ることが可能であり、多層基板の部分でスイッチの下側で前記ビアホール導体がない部分の体積を最大限に確保しつつ、その部分に内蔵された素子間のアイソレーションを確保することができる。したがって、小型化と同時にアイソレーションとロスの向上を計ることが可能となる。
【0029】
さらに、本発明の高周波モジュールでは、前記多層基板の下面の前記接地用端子パターンと前記ダイパッドとに挟まれた前記多層基板の一部分に、前記分波器、前記低域通過フィルタ、を構成する基板内蔵素子の一部または全てが形成されていることが望ましい。かかるモジュールにおいては、前記多層基板の下面の接地用端子パターンと前記ダイパッドとに挟まれた多層基板の一部分を有効に活用して多層基板内部の素子密度を増大させることができるとともにスイッチと内蔵素子との間のアイソレーション確保のためにダイパッドを活用させることも可能となり、高周波モジュールの小型化が実現できる。
【0030】
また、本発明の高周波モジュールにおいては、前記多層基板の下面の前記接地用端子パターンと前記ダイパッドとに挟まれた前記多層基板の一部分に、前記分波器および/または前記低域通過フィルタのうち、通過帯域の周波数が最も低い送受信系を構成する基板内蔵素子のみを備えることが望ましい。
【0031】
一般に、寄生容量が送受信系に及ぼす影響は、通過帯域の周波数が高いほど増大する。したがって、上記のように通過帯域の周波数が最も低い送受信系を構成する基板内蔵素子のみを備えることにより、寄生容量の影響を最小限に抑えながら、同時に、多層基板内部の素子密度を増大させることができる。
【0036】
また、本発明の高周波モジュールは、前記送受信系が通過帯域の周波数が異なる第1の送受信系と第2の送受信系より構成され、前記ダイパッドと接地用端子パターンを接続するビアホール導体が前記第1の送受信系を構成する内蔵素子と前記第2の送受信系を構成する内蔵素子との境界に備えられていることが望ましい。
【0037】
このような高周波モジュールでは、第1の送受信系を構成する部分と第2の送受信系を構成する部分の距離を離すことができるとともに境界部のダイパッドのグランドを安定化することができる。したがって、両者のアイソレーションを確保することができ、特に、第1の送受信系の高調波成分の周波数が第2の送受信系の通過帯域の周波数と重なっている場合、第1の送受信系の高調波成分が第2の送受信系を介してアンテナ端子に漏れることを防止することができる。
【0038】
さらに、本発明の高周波モジュールにおいては、前記スイッチの接地用端子が前記多層基板の上面に備えられたボンディングパッドにボンディングワイヤで接続され、該ボンディングパッドが前記多層基板の下面の前記接地用端子パターンを介することなく前記ダイパッドに直接に接続されていることが望ましい。
【0039】
このような高周波モジュールでは、スイッチの接地用端子が接続されたボンディングパッドをそれぞれ別々にビアホール導体を介して多層基板の下面まで接続する必要がなくなるため、多層基板内で素子を内蔵可能な領域を大きく取ることができる。
【0040】
【発明の実施の形態】
図1は、本発明に係る高周波モジュールの一例を示すブロック図であり、本発明の高周波モジュールは1つの共通のアンテナ端子と、そのアンテナ端子に接続されるGSM850方式(850MHz帯)、GSM900方式(900MHz帯)、DCS方式(1800MHz帯)、PCS方式(1900MHz帯)の4つの送受信系から構成される。
【0041】
高周波モジュールRFM10は、アンテナ端子ANTに対して通過帯域の異なる複数の送受信系を各送受信系、GSM850/GSM900とDCS/PCSに分ける分波回路DIP10と、各送受信系GSM850/GSM900とDCS/PCSを、それぞれ、送信系TXと受信系RXとにそれぞれ切替えるスイッチSW110、SW120と、前記スイッチの状態を制御するデコーダDEC10と、スイッチSW110、SW120に接続するGSM850/GSM900、DCS/PCSの各送信系に設けられて各送信信号の高調波成分を減衰する低域通過フィルタLPF30、LPF40とで構成されている。
【0042】
図1のブロック図における、スイッチSW110、SW120は、前記送受信系GSM850/GSM900/DCS/PCSの各送信系/受信系のうちアンテナ端子に接続する系を切替えて選択する機能をもつ。
【0043】
図2は、図1に示す高周波モジュールの回路図で、本発明の高周波モジュールは1つの共通のアンテナ端子ANTと、そのアンテナ端子ANTに接続されるGSM850方式(850MHz帯)、GSM900方式(900MHz帯)、DCS方式(1800MHz帯)、PCS方式(1900MHz帯)の4つの送受信系から構成される。
【0044】
アンテナ端子ANTは分波回路DIP10を介してスイッチSW110、SW120に接続されている。すなわち、アンテナ端子ANTから受信されたGSM850/GSM900方式の受信信号は分波回路DIP110を経てGSM850/GSM900側の送受信系へ導かれ、DCS/PCS方式の受信信号は分波回路DIP10を経てDCS/PCS側の送受信系に導かれる。
【0045】
スイッチSW110は、GSM850/GSM900の送受信系において受信系RXと送信系TXとを切替えるものである。送受信の切替えには、例えば時分割方式が採用されている。スイッチSW110の送信系TX側には、高周波モジュールの外部よりGSM850/GSM900 TX端子を介して入力した送信信号の高調波成分を減衰する低域通過フィルタLPF30が設けられている。
【0046】
スイッチSW120は、DCS/PCSの送受信系において受信系RXと送信系TXとを切替えるものである。送受信の切替えには、例えば時分割方式が採用されている。スイッチSW120の送信系TX側には、高周波モジュールの外部よりDCS/PCS TX端子を介して入力した送信信号の高調波成分を減衰する低域通過フィルタLPF40が設けられている。
【0047】
つぎに、上記各回路の詳細を説明する。
【0048】
まず、GSM850/GSM900側の回路について説明すると、分波器DIP10は、分布定数線路SLAG1、コンデンサCAG1、低域通過フィルタLPF10とから形成されている。低域通過フィルタLPF10は、分布定数線路、分布定数線路に並列に配置されたコンデンサ、該分布定数線路とグランドとの間に形成されたコンデンサにより構成されている。この低域通過フィルタLPF10は、GSM850/GSM900 TX端子を介して入力した送信信号の高調波成分を低減させるとともに、アンテナ端子からの信号を周波数によって送受信系GSM850/GSM900と送受信系DCS/PCSとに分ける機能の一部を有する。また、高域通過フィルタHPF10はANT端子に入力したESDなどのサージからスイッチSW110を保護する機能を有する。
【0049】
スイッチSW110は、分波器DIP10、GSM850/GSM900の送信系、GSM850の受信系、GSM900の受信系に、それぞれ、An1端子、Tx1端子、Rx1端子、Rx2端子を介して接続される。機能としては、送受信の切替えを行う機能と、送信時に送信信号が受信側に漏れる量を減衰する機能を併せ持つ。スイッチSW110は、その状態をモジュールの外部から制御するバイアス端子Vdd、Vc1、Vc2、Vc3等とデコーダDEC10を介して接続されている。デコーダDEC10は、バイアス端子Vc1、Vc2、Vc3に印加される電圧に応じてスイッチSW110を制御する機能をもつ。
【0050】
低域通過フィルタLPF30は分布定数線路、該分布定数線路に並列に形成されたコンデンサ、前記分布定数線路の複数箇所とグランドとの間に備えられたコンデンサより構成される。この低域通過フィルタにより、本実施例に示すモジュールに対して、GSM850/GSM900 TX端子を介して入力する高調波不要信号を低減することができる。
【0051】
つぎに、DCS/PCS側の回路について説明する。
分波器DIP10のDCS/PCS側は、高域通過フィルタHPF20で構成されている。高域通過フィルタHPF20は、直列接続されたコンデンサ2個と、該コンデンサの間とグランドとの間に形成された分布定数線路により構成されている。この高域通過フィルタHPF20は、アンテナ端子からの信号を周波数によって送受信系GSM850/GSM900と送受信系DCS/PCSとに分ける機能の一部を有する。
【0052】
スイッチSW120は、分波器DIP10、DCS/PCSの送信系、DCSの受信系、PCSの受信系に、それぞれ、An2端子、Tx2端子、Rx3端子、Rx4端子を介して接続される。機能としては、送受信の切替えを行う機能と、送信時に送信信号が受信側に漏れる量を減衰する機能を併せ持つ。スイッチSW120は、その状態をモジュールの外部から制御するバイアス端子Vdd、Vc1、Vc2、Vc3等とデコーダDEC10を介して接続されている。デコーダDEC10は、バイアス端子Vc1、Vc2、Vc3に印加される電圧に応じてスイッチSW120を制御する機能をもつ。
【0053】
低域通過フィルタLPF40は分布定数線路、該分布定数線路に並列に形成されたコンデンサ、前記分布定数線路の複数箇所とグランドとの間に備えられたコンデンサより構成される。この低域通過フィルタにより、本実施例に示すモジュールに対して、DCS/PCS TX端子を介して入力する高調波不要信号を低減することができる。
【0054】
図3は、本発明に係る高周波モジュールの一部切欠斜視図、図4は、この高周波モジュールの概略断面図である。図3、4に示すように、本発明の高周波モジュールは、誘電体層と導体層が積層されてなる多層基板Aに形成されている。図3の多層基板Aによれば、セラミックなどからなる同一寸法形状の8層の誘電体層11〜17が積層されて多層基板が構成されており、各誘電体層11〜17間には、所定のパターンからなる導体層21が形成されている。なお、図3では、多層基板Aにおける誘電体層11〜17の一部、および、誘電体層11〜17の上面の導体層の一部は作図上省略されている。
【0055】
誘電体層11〜17は、例えば、低温焼成用のセラミックスで形成され、導体層21は、銅や銀などの低抵抗導体によって形成される。このような多層基板は、周知の多層セラミック技術によって形成されるもので、例えば、セラミックグリーンシートの表面に導電ペーストを塗布して上述した各回路を構成する導体パターンをそれぞれ形成した後、導体パターンが形成されたグリーンシートを積層し、所要の圧力と温度の下で熱圧着し焼成して形成されている。
【0056】
また、各誘電体層11〜17には複数の層にわたって回路を構成乃至は接続するために必要なビアホール導体23が適宣形成されている。
【0057】
この多層基板Aの上面は、エポキシ樹脂などの封止樹脂55で封止され、さらに多層基板の下面で該多層基板の側面に近い部分には信号用端子パターン22がLGA(ランドグリッドアレイ)方式の電極として形成されている。
【0058】
本発明の高周波モジュールによれば、スイッチSW110、SW120、デコーダDEC10を具備するスイッチSW100は、高周波半導体集積回路素子24として、多層基板Aの上面に、AgまたはAuSnに接着剤を混ぜた導電性接着剤、または有機樹脂系の非導電性の接着剤47を介して表面実装されている。特に、図3、4に示すように、高周波半導体集積回路素子24は、素子24の実装面の面積よりも大きい面積のダイパッド26を介して実装されている。この高周波半導体集積回路素子24は、小型化、低ロス化を図るために、GaAs(ガリウム砒素)化合物を主成分とする基板上に回路パターンが形成された、GaAs J−FET構造を有した高周波モノリシック半導体集積回路素子で形成されている。
【0059】
また、かかる高周波モジュールにおいては、前述した回路における分波器DIP10、低域通過フィルタLPF30、LPF40を構成するコンデンサ、インダクタ等の一部が、チップ部品(集中定数素子)として該多層基板の上面に設けられ、分波器DIP10、低域通過フィルタLPF30、LPF40を構成するコンデンサ、インダクタ等の一部が、多層基板Aの上面または内層に導体パターンとして設けられている。
【0060】
そして、スイッチSW100を構成する高周波半導体集積回路素子24の信号用端子または接地用端子が、ボンディングワイヤ56や、多層基板A表面の導体層21を経由して、分波器DIP10、低域通過フィルタLPF30、LPF40などを構成する基板内蔵素子と電気的に接続されている。
【0061】
なお、スイッチSW110、スイッチSW120、デコーダDEC10は、すべてが1チップに集積されていることが望ましいが、デコーダDEC10は高周波モジュールの外部に別の電子部品として構成されていても良い。
【0062】
図5、図6に本実施例の多層基板を積層方向の上面から見た模式図を記載する。図5が多層基板の内層部分に内蔵された素子の配置、図6が多層基板の上面に実装された素子の配置をそれぞれ示す。
【0063】
図5に示すように、多層基板Aにおける片側の領域には、低域通過フィルタLPF30、LPF40が形成され、他方の片側の領域には、分波器DIP10が形成されている。また、図6に示すように、分波器DIP10が形成された領域の上面の一部分にはスイッチSW100を実装するダイパッド26が形成されている。
【0064】
また、低域通過フィルタLPF30、LPF40の間には、多層基板A上面および内層に、多層基板A下面に形成された図7の接地用端子パターン37とビアホール導体25によって接続された干渉防止接地用パターン27が形成されている。これによりGSM850/GSM900側回路とDCS/PCS側回路との電磁気的結合を低減することができ、高調波成分が電磁結合により他の回路へ漏れて適切なフィルタ回路を経由せずにアンテナ端子に放出されるのを防ぐことができる。
【0065】
スイッチSW100を構成する高周波集積回路素子24が実装されるダイパッド26は、図5に示されるように、ビアホール導体28、29にて多層基板の下面の接地用端子パターン37と接続されている。
【0066】
このため、該ダイパッド26が他のパターンと非接続の浮遊パターンとなってその下部に備えられた分波器を構成する素子間の不要な干渉を招く等の不具合を防止できる。また、該ビアホール導体28、29は、図6に示すように、長方形のダイパッド26の外周付近に接続して備えられ、多層基板の積層方向に透視した平面において該ビアホール導体28、29を頂点とする多角形がスイッチを構成する高周波集積回路素子24の実装面を包含するように配置されているため、ダイパッド26外周の一部分のグランドが弱くなって不要な干渉が発生することを防止できる。
【0067】
また図5によれば、分波器DIP10は、SLAG1、CAG1、LPF10、HPF10で構成されるGSM850/GSM900側の部分30とHPF20、LPF20で構成されるDCS/PCS側の部分31との2つの部分よりなる。本実施例では、前記2つの部分のうち、GSM850/GSM900側の部分30は前記スイッチのダイパッド26の下側の領域(平面的にみて同一の領域)内に形成され、DCS/PCS側の部分31は、該ダイパッド26の下側の領域外(平面的にみてダイパッド26形成外の領域)に形成されている。
【0068】
また、該ダイパッド26を多層基板の下面の接地用端子パターン27と接続しているビアホール導体28、29のうち、ピアホール導体28は、配置的には、前記分波器のGSM850/GSM900側の部分30とDCS/PCS側の部分31の間に形成されている。したがって、ビアホール導体28は、前記ダイパッド26を接地する役割と、分波器内部のGSM850/GSM900側とDCS/PCS側との間の干渉を防止する役割との、二つの役割を兼ね備えている。そのため、多層基板の内部のパターン密度を向上することができ、高周波モジュールの小型化を図ることができる。
【0069】
図7に、本実施例の高周波モジュールの多層基板Aの下面、即ち誘電体層17の裏面を示す。多層基板Aの下面の周辺部には、外部との接続のための信号用端子パターン、バイアス用端子パターン等の端子パターン35や、接地用端子パターン36が形成されている。
【0070】
また、多層基板Aの下面の中央部には、少なくとも1つ以上のLGA構造の接地用端子パターン37が形成されており、前記多層基板Aの下面の周辺部に形成された接地用端子パターン36と接続されている。
【0071】
なお、多層基板Aの下面中央部に形成されたLGA構造の接地用端子パターン37は、下面の周辺部に形成された外部との接続のための信号用端子パターンおよびバイアス用端子パターン等の端子パターン35と電気的に接しないような1つの大きなパターンとして形成しても良い。このように接地用端子パターン37が大きい場合、この多層基板Aを実装するプリント配線基板との接続のための接地用端子パターン37への半田印刷が不均一となり、プリント配線基板との接続に不良が発生する場合があるために、下面中央部に形成された接地用端子パターン37上には、少なくとも1つ以上の接地用端子パターン37が露出するようにオーバーコートガラス41が塗布して形成されている。図7の斜線を引いた部分がオーバーコートガラス41塗布領域である。
【0072】
また、高周波モジュールの小型化と高効率化のためには、本実施例では示していない回路または素子を前記多層基板の内蔵素子または表面実装部品としてモジュール化してもよい。例えば、送信系として電力増幅回路、その整合回路、方向性結合器、自動電力増幅器、VCO等を取りこんでモジュール化してもよいし、受信系として表面波フィルタなどの帯域通過フィルタ、ローノイズアンプ等を取りこんでモジュール化してもよい。
【0073】
なお、上記の実施例においては、スイッチSW100を構成する高周波半導体集積回路素子24と、他の回路との接続にあたり、ワイヤボンディングに代えて、周知の金あるいはアルミニウムなどのバンプを用いたフリップチップボンディング法を用いて搭載しても良い。この場合には、フリップチップボンディング法を用いて搭載することにより小面積化、薄型化、低価格化を促進できる。
【0074】
また、上記の例では、スイッチSW100は、高周波半導体集積回路素子24として形成されるものであったが、このスイッチは、高周波部品として、高周波半導体集積回路素子24以外に、MEMS等のプロセス技術を用いて形成された機械的スイッチを採用しても、多層基板の上面に実装する部品であることに関しては前記高周波モノリシック半導体集積回路素子と同等であるため、本発明の高周波モジュールの特徴は損なわれない。特に、送信系とアンテナ端子間または送信系と受信系間に大きなアイソレーションが要求される場合は、機械的スイッチを採用する方が望ましい。
【0075】
また、上記実施例における多層基板Aを8層の誘電体層からなる積層基板の例で説明したが、誘電体層の層数はこれに限定されない。
【0076】
【発明の効果】
本発明の高周波モジュールは、アンテナ端子に接続され通過帯域の異なる複数の送受信系を各送受信系に分ける分波器と、該分波器に接続され前記各送受信系を送信系と受信系に切り替えるスイッチと、該送信系の通過帯域での送信信号の高調波成分を減衰する低域通過フィルタと、を少なくとも備えた高周波モジュールであって、前記分波器、スイッチ、低域通過フィルタが、誘電体層と導体層が交互に積層されてなる多層基板の上面に表面実装された部品および/または前記多層基板に内蔵された素子で構成された高周波モジュールにおいて、前記スイッチが高周波半導体集積回路素子で形成され、該スイッチが前記多層基板の上面に搭載されてなり、前記多層基板の上面の導体層にダイパッドを備え、前記多層基板の下面に、前記高周波モジュールと外部回路とを接続するための信号用端子パターン、接地用端子パターンおよびバイアス用端子パターンが形成され、前記多層基板の下面の中央部に接地用端子パターンが形成されており、前記スイッチが前記ダイパッドを介して前記多層基板に実装され、該ダイパッドが、前記多層基板の下面の接地用端子パターンに複数のビアホール導体を介して接続されており、該ビアホール導体が、ダイパッドの外周付近に少なくとも3つ以上備えられ、多層基板の積層方向に透視した平面において該ビアホール導体を頂点とする多角形が前記スイッチを構成する素子の実装面を包含することを特徴とする。
【0077】
このような高周波モジュールでは、スイッチが高周波半導体集積回路素子で形成され、該スイッチが前記多層基板の上面に搭載されることで、従来のようにダイオード、インダクタ素子、キャパシタ素子のそれぞれを複数個、多層基板上面に搭載するかまたは多層基板に内蔵する場合に比べてスイッチを小型化できるとともに、多層基板の部分でスイッチが搭載された面の下側の部分にスイッチ以外の回路素子を内蔵することができ、モジュール全体としても小型化が可能となる。
【0078】
また、スイッチ部を構成する部品点数が減少することにより、製造工程の短縮化を計ることができる。小型化と製造工程短縮化にともないコスト削減が可能となる。さらに、ダイオードのオン/オフには10mAオーダーのバイアス電流が必要であるのに対して高周波半導体集積回路素子を用いたスイッチのオン/オフには0.5mAオーダーの電流しか必要としないため、消費電流の低減を計ることができる。
【0079】
また、通過帯域の異なる複数の送受信系を各送受信系に分ける機能を、高周波半導体集積回路素子で形成されたスイッチに付与せず、アンテナ端子とスイッチの間に備えられ多層基板の上面に表面実装された部品および/または該多層基板に内蔵された素子で構成された分波器で行うことにより、スイッチのロスが最小となるためのインピーダンス調整機能を分波器を構成する素子で兼用することができ、整合のために新たな素子を設けることなくロスが最小となるような調整をすることができる。
【0080】
また、通過帯域の異なる複数の送受信系を各送受信系に分ける機能を高周波半導体集積回路素子で形成されたスイッチに付与せず、アンテナ端子とスイッチの間に備えられ多層基板の上面に表面実装された部品および/または該多層基板に内蔵された素子で構成された分波器で行うことにより、アンテナ端子に入力した過渡的な高電圧サージが高周波半導体集積回路素子で形成されたスイッチに直接的に入力されることなく、分波器やその前後に備えられたフィルタの減衰機能に応じて減衰された後に間接的に該スイッチに入力することが可能となり、スイッチひいては高周波モジュールの信頼性を向上することができる。
また、本発明の高周波モジュールは、前記ダイパッドが、前記多層基板の下面の接地用端子パターンに1個または複数のビアホール導体を介して接続されている。このような高周波モジュールでは、前記ダイパッドをグランドとして安定化することが可能となり、多層基板に内蔵された2つ以上の素子が前記ダイパッドを介して干渉するのを防止することができる。すなわち、素子間のアイソレーションを確保することが可能となる。そこで、第一に、送信系から耐電圧の低い表面波フィルタ等の属する受信系へのアイソレーションを減少することが可能となる。第二に、上記アイソレーション向上の別の効果として、送受信系のロスを低減することができる。
また、本発明の高周波モジュールによれば、前記ダイパッドと接地用端子パターンを接続するビアホール導体が、ダイパッドの外周付近に少なくとも3つ以上備えられ、多層基板の積層方向に透視した平面図において該ビアホール導体を頂点とする多角形が前記スイッチの実装面を包含する。このような高周波モジュールでは、最小限の個数のビアホール導体で前記ダイパッドのグランドの安定化を計ることが可能であり、多層基板の部分でスイッチの下側で前記ビアホール導体がない部分の体積を最大限に確保しつつ、その部分に内蔵された素子間のアイソレーションを確保することができる。したがって、小型化と同時にアイソレーションとロスの向上を計ることが可能となる。
ことができる。
【図面の簡単な説明】
【図1】 本発明の高周波モジュールのブロック図である。
【図2】 本発明の高周波モジュールの回路図である。
【図3】 本発明の高周波モジュールの一部切欠斜視図である。
【図4】 本発明の高周波モジュールの断面図である。
【図5】 本発明の高周波モジュールの多層基板の内部の回路配置を説明するための模式図である。
【図6】 本発明の高周波モジュールの多層基板の上面(表層)の回路配置を説明するための模式図である。
【図7】 本発明の高周波モジュールの多層基板の下面の端子配置を説明する図である。
【図8】従来の高周波モジュールのブロック図である。
【符号の説明】
DIP10・・・分波器
SW100、SW110,SW120・・・スイッチ
DEC10・・・デコーダ
LPF10、LPF30、LPF40・・・低域通過フィルタ
HPF10、HPF20・・・高域通過フィルタ
11〜18・・・誘電帯層
22・・・LGA端子
24・・・高周波半導体集積回路素子
26・・・ダイパッド
27・・・干渉防止接地用パターン
28、29・・・ダイパッドの接地用パターン兼干渉防止用接地パターン
30・・・分波器の一部分で、基本波の周波数が低い送受信系に属する部分
31・・・分波器の一部分で、基本波の周波数が低い送受信系に属する部分
55・・・樹脂
56・・・ボンディングワイヤ
57・・・半田ボール
35・・・端子パターン
36、37・・・接地用端子パターン
41・・・オーバーコートガラス
Claims (5)
- アンテナ端子に接続され通過帯域の異なる複数の送受信系を各送受信系に分ける分波器と、該分波器に接続され前記各送受信系を送信系と受信系に切り替えるスイッチと、前記送信系の通過帯域での送信信号の高調波成分を減衰する低域通過フィルタとを、少なくとも備えてなる高周波モジュールにおいて、前記スイッチが、高周波部品として、誘電体層と導体層が積層されてなる多層基板の上面に表面実装されて構成され、前記分波器、前記低域通過フィルタが、前記多層基板の上面に表面実装された部品および/または前記多層基板に内蔵された素子で構成されており、
前記多層基板の上面の導体層にダイパッドを備え、前記多層基板の下面に、前記高周波モジュールと外部回路とを接続するための信号用端子パターン、接地用端子パターンおよびバイアス用端子パターンが形成され、前記多層基板の下面の中央部に接地用端子パターンが形成されており、
前記スイッチが前記ダイパッドを介して前記多層基板に実装され、前記ダイパッドが、前記多層基板の下面の前記接地用端子パターンに複数のビアホール導体を介して接続されており、
該ビアホール導体が、前記ダイパッドの外周付近に少なくとも3つ以上備えられ、前記多層基板の積層方向に透視した平面において前記ビアホール導体を頂点とする多角形が前記スイッチを構成する素子の実装面を包含することを特徴とする高周波モジュール。 - 前記多層基板の下面の前記接地用端子パターンと前記ダイパッドとに挟まれた前記多層基板の一部分に、前記分波器および/または前記低域通過フィルタを構成する内蔵素子が形成されていることを特徴とする請求項1に記載の高周波モジュール。
- 前記多層基板の下面の前記接地用端子パターンと前記ダイパッドとに挟まれた前記多層基板の一部分に、前記分波器および/または前記低域通過フィルタのうち通過帯域の周波数が最も低い送受信系を構成する内蔵素子のみが備えられていることを特徴とする請求項2に記載の高周波モジュール。
- 前記送受信系が通過帯域の周波数が異なる第1の送受信系と第2の送受信系より構成され、前記ダイパッドと前記接地用端子パターンを接続するビアホール導体が前記第1の送受信系を構成する内蔵素子と前記第2の送受信系を構成する内蔵素子との境界に備えられていることを特徴とする請求項1乃至請求項3のいずれかに記載の高周波モジュール。
- 前記スイッチの接地用端子が前記多層基板の上面に備えられたボンディングパッドにボンディングワイヤで接続され、該ボンディングパッドが前記多層基板の下面の前記接地用端子パターンを介することなく前記ダイパッドに直接に接続されていることを特徴とする請求項1乃至請求項4のいずれかに記載の高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003020863A JP4025654B2 (ja) | 2003-01-29 | 2003-01-29 | 高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003020863A JP4025654B2 (ja) | 2003-01-29 | 2003-01-29 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235877A JP2004235877A (ja) | 2004-08-19 |
JP4025654B2 true JP4025654B2 (ja) | 2007-12-26 |
Family
ID=32950380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020863A Expired - Fee Related JP4025654B2 (ja) | 2003-01-29 | 2003-01-29 | 高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4025654B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103190082A (zh) * | 2010-11-24 | 2013-07-03 | 日立金属株式会社 | 电子部件 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100616640B1 (ko) * | 2004-12-02 | 2006-08-28 | 삼성전기주식회사 | 집적형 듀얼밴드 저역통과필터 |
JP2006186596A (ja) | 2004-12-27 | 2006-07-13 | Hitachi Media Electoronics Co Ltd | アンテナ共用装置およびそれを用いた無線通信端末 |
JP2007036315A (ja) | 2005-07-22 | 2007-02-08 | Tdk Corp | 高周波電子部品 |
US7978031B2 (en) | 2008-01-31 | 2011-07-12 | Tdk Corporation | High frequency module provided with power amplifier |
CN104081676B (zh) | 2012-04-18 | 2016-12-21 | 株式会社村田制作所 | 通信装置 |
JP6070588B2 (ja) * | 2014-01-24 | 2017-02-01 | 株式会社村田製作所 | 多層配線基板 |
-
2003
- 2003-01-29 JP JP2003020863A patent/JP4025654B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103190082A (zh) * | 2010-11-24 | 2013-07-03 | 日立金属株式会社 | 电子部件 |
CN103190082B (zh) * | 2010-11-24 | 2015-09-16 | 日立金属株式会社 | 电子部件 |
Also Published As
Publication number | Publication date |
---|---|
JP2004235877A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11476226B2 (en) | Radio-frequency module and communication device | |
US7596357B2 (en) | High-frequency switching circuit, high-frequency module, and wireless communications device | |
US9985681B2 (en) | Front end circuit, module, and communication device | |
TWI420834B (zh) | 分頻電路、高頻電路及高頻模組 | |
US7239217B2 (en) | Antenna duplexer | |
KR101622452B1 (ko) | 모듈 기판 및 모듈 | |
JP4465286B2 (ja) | 高周波選択回路、高周波モジュール及び無線通信装置 | |
US11043983B2 (en) | Radio frequency module and communication device including the same | |
JP5645143B2 (ja) | 高周波部品及び通信装置 | |
US9484608B2 (en) | Switch module | |
JP2004297456A (ja) | 高周波モジュール | |
JP4025654B2 (ja) | 高周波モジュール | |
JP4527570B2 (ja) | 高周波モジュ−ル及びそれを搭載した無線通信装置 | |
KR20070110957A (ko) | 프론트 앤드 모듈 | |
US20030220083A1 (en) | High frequency composite component | |
JP2004297455A (ja) | 高周波モジュール | |
JP4485982B2 (ja) | 高周波スイッチングモジュール及び無線通信装置 | |
JP2006211144A (ja) | 高周波モジュール及び無線通信機器 | |
JP4735773B2 (ja) | 高周波モジュール | |
JP2006203470A (ja) | 高周波モジュール及び無線通信機器 | |
JP2005136887A (ja) | 高周波モジュール及び無線通信機器 | |
JP2005117497A (ja) | 高周波モジュール及びそれを搭載した無線通信装置 | |
JP2005260878A (ja) | 高周波モジュール及び無線通信装置 | |
JP2010212962A (ja) | 高周波部品およびそれを用いた通信装置 | |
KR101610372B1 (ko) | 이동통신 단말기의 프론트 앤드 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |